[go: up one dir, main page]

KR101877448B1 - 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 - Google Patents

프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101877448B1
KR101877448B1 KR1020110064733A KR20110064733A KR101877448B1 KR 101877448 B1 KR101877448 B1 KR 101877448B1 KR 1020110064733 A KR1020110064733 A KR 1020110064733A KR 20110064733 A KR20110064733 A KR 20110064733A KR 101877448 B1 KR101877448 B1 KR 101877448B1
Authority
KR
South Korea
Prior art keywords
layer
forming
electrode
thin film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110064733A
Other languages
English (en)
Other versions
KR20130003399A (ko
Inventor
정영기
이석우
오금미
신동천
송인혁
이한석
박원근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110064733A priority Critical patent/KR101877448B1/ko
Priority to US13/301,015 priority patent/US8465995B2/en
Priority to CN201110433370.0A priority patent/CN102854682B/zh
Priority to TW100149272A priority patent/TWI467772B/zh
Publication of KR20130003399A publication Critical patent/KR20130003399A/ko
Priority to US13/895,677 priority patent/US8927993B2/en
Application granted granted Critical
Publication of KR101877448B1 publication Critical patent/KR101877448B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 화소영역이 정의된 기판 상의 각 화소영역에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 위로 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 공통전극을 형성하는 단계와; 상기 공통전극 위로 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층 위로 제 1 두께의 보조 절연층을 형성하는 단계와; 상기 보조절연층 위로 제 2 두께를 갖는 제 1 포토레지스트 패턴과 상기 제 2 두께보다 얇은 제 3 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 보조 절연층과 그 하부의 제 2 및 제 1 보호층을 순차적으로 식각하여 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계와; 애싱을 진행하여 상기 제 2 포토레지스트 패턴을 제거함으로써 상기 보조 절연층을 노출시키는 단계와; 건식식각을 진행하여 상기 제 1 포토레지스트 외측에 위치하는 보조 절연층을 제거함으로써 상기 제 1 보호층을 노출시키며 상기 제 1 포토레지스트 하부에 언더컷 형태를 갖는 절연패턴을 형성하는 단계와; 상기 제 1 포토레지스트 패턴 위로 전면에 상기 제 1 두께보다 얇은 제 4 두께를 갖는 투명 도전성 물질층을 형성하는 단계와; 상기 제 1 포토레지스트 패턴과 이의 상부에 위치하는 상기 투명 도전성 물질층을 동시에 제거하는 리프트 오프를 진행함으로써 상기 절연패턴이 형성된 부분을 개구로 하는 화소전극을 각 화소영역별로 형성하는 단계를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법 및 이에 의해 제조된 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판을 제공한다.

Description

프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법{Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same}
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로, 특히, 마스크 공정수를 저감할 수 있는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법 및 이에 의해 제조된 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판에 관한 것이다.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.
이하, 도 1을 참조하여 일반적인 횡전계형 액정표시장치에 관하여 상세히 설명한다.
도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.
도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액정층(11)이 개재되어 있다.
상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)은 상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.
도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도이다.
우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한 액정(11b)은 이 공통전극(17)과 화소전극(30)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다.
그러므로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우방향으로 약 80도∼85도 방향에서도 반전현상 없이 가시 할 수 있다.
다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프(off)상태이므로 상기 공통전극과 화소전극 간에 수평전계가 형성되지 않으므로 액정층(11)의 배열 상태가 변하지 않는다.
하지만, 이러한 구성을 갖는 횡전계형 액정표시장치는 시야각을 향상시키는 장점을 갖지만 개구율 및 투과율이 낮은 단점을 갖는다.
따라서, 이러한 횡전계형 액정표시장치의 단점을 개성하기 위하여 프린지 필드(Fringe field)에 의해 액정이 동작하는 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치(fringe field switching mode LCD)가 제안되었다.
도 3은 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역의 중앙부를 관통하여 절단한 부분에 대한 단면도이다.
도시한 바와 같이, 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(31)에는 박막트랜지스터(Tr)가 구비되는 스위칭 영역(TrA)에 대응하여 차광층(33)이 구비되고 있으며, 상기 차광층(33) 위로 전면에 버퍼층(38)이 구비되고 있다.
또한, 상기 버퍼층(38) 상부에는 상기 소자 영역(TrA)에 폴리실리콘으로 이루어진 반도체층(50)이 형성되어 있다.
상기 반도체층(50) 상부에는 게이트 절연막(38)이 형성되어 있고, 상기 게이트 절연막(38) 위로 상기 소자 영역(TrA)에는 게이트 전극(62)이 형성되어 있다. 또한, 상기 게이트 전극(62) 상부에는, 제 1, 2 반도체층 콘택홀(73a, 73b)을 포함하는 층간절연막(70)이 형성되어 있으며, 상기 층간절연막(70) 상부에는 상기 제 1, 2 반도체층 콘택홀(73a, 73b)을 통해 상기 반도체층(50)과 각각 접촉하며, 상기 게이트 전극(62)의 양측으로 서로 이격하는 소스 전극(78) 및 드레인 전극(80)이 형성되어 있다.
이때, 순차 적층된 상기 반도체층(50)과 게이트 절연막(38)과 게이트 전극(62)과 층간절연막(70)과 소스 및 드레인 전극(78, 80)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 소스 및 드레인 전극(78, 80) 상부에는 제 1 보호층(85)이 구비되고 있으며, 상기 제 1 보호층(85) 위로는 상기 소자 영역(TrA)에 대응하여 제 1 개구(op1)를 가지며 표시영역 전면에 공통전극(90)이 형성되고 있다.
그리고 상기 공통전극(90) 상부에는 제 2 보호층(92)이 구비되고 있으며, 이때 상기 제 1 및 제 2 보호층(85, 92)에는 상기 드레인 전극(80)을 노출시키는 드레인 콘택홀(93)이 구비되고 있다.
이러한 드레인 콘택홀(93)이 구비된 상기 제 2 보호층(92) 상부에는 각 화소영역(P)별로 상기 드레인 콘택홀(93)을 통해 상기 드레인 전극(80)과 접촉하며 그 내부에 바(bar) 형태의 다수의 제 2 개구(op2)를 갖는 화소전극(99)이 형성되고 있다.
전술한 구성을 갖는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(31)은 상기 반도체층(50)의 도핑 공정을 포함하여 총 9회의 마스크 공정을 진행하여 완성되고 있다.
즉, 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(31)은 차광층(33)을 형성하는 단계, 폴리실리콘의 반도체층(50)을 형성하는 단계, 게이트 배선(미도시) 및 게이트 전극(62)을 형성하는 단계, 반도체층 콘택홀(73a, 73b)을 갖는 층간절연막(70)을 형성하는 단계, 데이터 배선(미도시)과 소스 및 드레인 전극(78, 80)을 형성하는 단계, 제 1 보호층(85)을 형성하는 단계, 제 1 개구(op1)를 갖는 공통전극(90)을 형성하는 단계, 제 2 보호층(92)을 형성하는 단계 및 다수의 제 2 개구(op2)를 갖는 화소전극(99)을 형성하는 단계를 진행하여 완성되고 있는 실정이다.
마스크 공정이라 함을 포토리소그래피 공정을 의미하며 패터닝하기 위한 물질층을 기판 상에 형성한 후, 그 상부에 감광성 특성을 갖는 포토레지스트층의 형성, 빛의 투과영역과 차단영역을 갖는 노광 마스크를 이용한 노광, 노광된 포토레지스트층의 현상, 현상되고 남은 포토레지스트 패턴을 이용한 상기 물질층의 식각, 포토레지스트 패턴의 스트립 등 일련의 복잡한 단위공정을 포함한다.
따라서 1회의 마스크 공정을 진행하기 위해서는 각 단위 공정 진행을 위한 단위 공정 장비와 각 단위 공정 진행을 위한 재료를 필요로 하며 나아가 각 단위 공정 장비를 통한 각 공정 진행 시간이 필요로 되고 있다.
마스크 공정은 전술한 바와 같이 다수의 단위공정을 진행해야 하므로 제조 비용 및 시간을 상승시키는 요인이 되고 있으며, 따라서, 액정표시장치의 각 제조사는 어레이 기판의 제조 비용 저감 및 생산성 향상을 위해 마스크 공정을 저감시키기 위한 노력을 하고 있다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 폴리실리콘의 반도체층을 포함하는 박막트랜지스터를 구비하면서 총 8회의 마스크 공정 진행에 의해 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조가 가능한 제조 방법을 제공함으로써 제조 비용을 저감하고 단위시간당 생산성을 향상시키는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법은, 화소영역이 정의된 기판 상의 각 화소영역에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 위로 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 공통전극을 형성하는 단계와; 상기 공통전극 위로 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층 위로 제 1 두께의 보조 절연층을 형성하는 단계와; 상기 보조절연층 위로 제 2 두께를 갖는 제 1 포토레지스트 패턴과 상기 제 2 두께보다 얇은 제 3 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 보조 절연층과 그 하부의 제 2 및 제 1 보호층을 순차적으로 식각하여 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계와; 애싱을 진행하여 상기 제 2 포토레지스트 패턴을 제거함으로써 상기 보조 절연층을 노출시키는 단계와; 건식식각을 진행하여 상기 제 1 포토레지스트 외측에 위치하는 보조 절연층을 제거함으로써 상기 제 1 보호층을 노출시키며 상기 제 1 포토레지스트 하부에 언더컷 형태를 갖는 절연패턴을 형성하는 단계와; 상기 제 1 포토레지스트 패턴 위로 전면에 상기 제 1 두께보다 얇은 제 4 두께를 갖는 투명 도전성 물질층을 형성하는 단계와; 상기 제 1 포토레지스트 패턴과 이의 상부에 위치하는 상기 투명 도전성 물질층을 동시에 제거하는 리프트 오프를 진행함으로써 상기 절연패턴이 형성된 부분을 개구로 하는 화소전극을 각 화소영역별로 형성하는 단계를 포함한다.
이때, 상기 제 2 보호층과 상기 보조 절연층은 동일한 물질로 동일한 챔버내에서 연속적으로 형성하는 것이 특징이며, 이 경우, 상기 제 2 보호층은 화학기상증착 장치의 상기 챔버내에서, 상기 챔버의 내부 온도를 210℃ 내지 230℃, 압력을 1000 내지 1200mT, 파워를 700 내지 900W, 그리고 NH3 및 SiH4의 챔버(195) 내부로 유입되는 유량을 각각 580 내지 700sccm, 90 내지 120sccm으로 하는 제 1 분위기가 되도록 함으로써 형성하고, 상기 보조 절연층은 상기 화학기상증착 장치의 상기 챔버내에서, 상기 챔버내 분위기를 210℃ 내지 230℃의 온도, 1700 내지 1900mT의 압력, 1200 내지 1400W의 파워, 그리고 NH3 및 SiH4의 챔버 내부로 유입되는 유량을 각각 280 내지 360sccm, 140 내지 180sccm가 되도록 함으로써 형성하는 것이 특징이다.
또한, 상기 건식식각은 등방성 건식식각인 것이 특징이며, 건식식각 장비의 챔버 내부에 상기 기판을 위치시키고, 상기 건식식각 장비의 챔버 내부의 압력을 140~160mT, 파워를 270~330W 그리고 SF6: O2: He: Cl2 = 100~150sccm:30sccm:30sccm:30sccm의 식각 가스 유량비를 갖도록 상기 식각가스를 공급하며 진행하는 것이 특징이다.
상기 공통전극은 상기 박막트랜지스터에 대응하여 개구를 가지며 화소영역간의 구분없이 표시영역 전면에 형성하거나, 또는 상기 각 화소영역별로 형성되며 연결패턴에 의해 서로 이웃한 화소영역간에 전기적으로 연결되도록 형성하는 것이 특징이다.
또한, 상기 박막트랜지스터를 형성하는 단계는, 상기 기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층으로 폴리실리콘층으로 결정화하는 단계와; 상기 폴리실리콘층을 패터닝하여 각 화소영역에 폴리실리콘의 반도체층을 형성하는 단계와; 상기 반도체층 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 반도체층의 중앙부에 대응하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 도핑 마스크로 하여 불순물을 도핑함으로써 상기 반도체층에 오믹콘택층을 형성하는 단계와; 상기 게이트 전극 위로 상기 오믹콘택층을 노출시키는 층간절연막을 형성하는 단계와; 상기 층간절연막 위로 상기 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 전극 및 상기 드레인 전극을 형성하는 단계를 포함하며, 상기 비정질 실리콘층을 형성하기 이전에 상기 기판상에 상기 박막트랜지스터에 대응하여 차광막을 형성하는 단계와; 상기 차광막 위로 버퍼층을 형성하는 단계를 포함할 수 있다.
또한, 상기 박막트랜지스터를 형성하는 단계는, 상기 기판상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 순수 비정질 실리콘의 액티브층과 이의 상부에 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층으로 구성된 반도체층을 형성하는 단계와; 상기 반도체층 위로 서로 이격하는 소스 전극 및 상기 드레인 전극을 형성하는 단계를 포함한다.
이때, 상기 게이트 전극을 형성하는 단계는 상기 게이트 전극과 연결된 게이트 배선을 형성하는 단계를 포함하고, 상기 소스 전극 및 드레인 전극을 형성하는 단계는 상기 소스 전극과 연결된 데이터 배선을 형성하는 단계를 포함한다.
또한, 상기 각 화소영역에 구비되는 상기 화소전극과 절연패턴 및 데이터 배선은 상기 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 형태를 이루도록 형성하는 것이 특징이다.
본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판은, 화소영역이 정의된 기판 상의 상기 각 화소영역에 형성된 박막트랜지스터와; 상기 박막트랜지스터 위로 형성된 제 1 보호층과; 상기 제 1 보호층 위로 형성된 공통전극과; 상기 공통전극 위로 형성된 제 2 보호층과; 상기 제 2 보호층 위로 각 화소영역 내에 바 형태를 형성된 제 1 두께의 절연패턴과; 상기 제 2 보호층 위로 각 화소영역 내에 상기 제 1 두께의 절연패턴과 인접하여 상기 절연패턴이 형성된 부분에 대응하여 바(bar) 형태의 개구를 가지며, 상기 제 2 및 제 1 보호층에 구비된 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 포함한다.
상기 박막트랜지스터는, 순수 폴리실리콘의 액티브층과 이의 양측에 불순물이 도핑된 폴리실리콘의 오믹콘택층으로 이루어진 반도체층과, 상기 반도체층 위로 형성된 게이트 절연막과, 상기 게이트 절연막 위로 상기 반도체층의 액티브층에 대응하여 형성된 게이트 전극과, 상기 게이트 전극 위로 상기 오믹콘택층을 노출시키며 형성된 층간절연막과, 상기 층간절연막 위로 상기 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 전극 및 상기 드레인 전극을 포함하는 탑 게이트 구조를 이루거나, 또는 게이트 전극과, 상기 게이트 전극 위로 형성된 게이트 절연막과, 상기 게이트 절연막 위로 순수 비정질 실리콘의 액티브층과 이의 상부에 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층으로 구성된 반도체층과, 상기 반도체층 위로 서로 이격하는 소스 전극 및 상기 드레인 전극을 포함하는 보텀 게이트 구조를 이루는 것이 특징이다.
이때, 상기 게이트 전극이 형성된 층에는 상기 게이트 전극과 연결된 게이트 배선이 구비되고, 상기 소스 전극 및 드레인 전극이 형성된 층에는 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선이 구비된다.
또한, 상기 폴리실리콘의 반도체층 하부에는 상기 기판상에 상기 박막트랜지스터에 대응하여 차광층과 이를 덮으며 버퍼층이 더욱 구비된 것이 특징이다.
상기 각 화소영역에 구비되는 상기 화소전극과 절연패턴 및 데이터 배선은 상기 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 형태를 이루는 것이 특징이다.
또한, 상기 제 1 보호층은 유기절연물질로 이루어지며 그 표면이 평탄하며, 상기 제 2 보호층 및 절연패턴은 동일한 무기절연물질로 분위기를 달리하여 형성됨으로써 그 내부 밀도를 달리함으로써 건식식각에 노출 시 식각되는 비율을 달리하는 것이 특징이다.
본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판은 폴리실리콘의 반도체층을 포함하는 박막트랜지스터를 구비하면서도 총 8회의 마스크 공정을 진행하여 완성됨으로써 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법 대비 공정수 저감에 의한 단위 시간당 생산성을 향상시키며, 나아가 재료 저감 및 단위 공정 장비 투과를 최소화함으로써 제조 비용을 저감시키는 효과가 있다.
나아가 비정질 실리콘의 반도체층을 포함하는 박막트랜지스터를 구비하는 경우 6회의 마스크 공정을 진행하여 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판이 완성될 수 있으므로 더욱더 단위 시간당 생산성을 향상시키며, 제조 비용을 저감시키는 효과가 있다.
도 1은 일반적인 횡전계형 액정표시장치의 일부를 개략적으로 도시한 단면도.
도 2a, 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도.
도 3은 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역의 중앙부를 관통하여 절단한 부분에 대한 단면도.
도 4a 내지 도 4r은 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 5a 및 도 5b는 본 발명의 실시예의 변형예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 공정 단면도.
도 6은 본 발명의 실시예의 또 다른 변형예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 공정 단면도로서 박막트랜지스터를 형성하는 단계를 나타난 도면.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 4a 내지 도 4r은 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 이때, 설명의 편의를 위해 각 화소영역(P) 내에 박막트랜지스터(Tr)가 구비되는 영역을 소자 영역(TrA)이라 정의한다.
우선, 도 4a에 도시한 바와 같이, 불투명 금속물질을 증착하거나 또는 광학밀도(optical density)가 4 이상인 블랙레진을 도포하고 이에 대해 포토레지스트의 도포, 노광 마스크를 이용한 노광, 마스크 공정을 진행함으로서 차광층(103)을 형성한다.
이러한 차광층(103)은 반도체층(도 4r의 120)이 최하부에 구비되는 탑 게이트 형태의 박막트랜지스터(Tr)가 구비되는 경우, 상기 반도체층(도 4r의 120)으로 백라이트 유닛(미도시)로 나온 빛이 직접 조사되어 광누설 전류가 발생됨으로써 박막트랜지스터(도 4r의 Tr)의 스위칭 특성 등을 저하시키는 요인이 되므로 이를 방지하기 위해 형성하는 것이며, 반드시 형성할 필요는 없으며 생략될 수도 있다.
다음, 상기 차광층(103) 상부로 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 버퍼층(108)을 형성한다. 상기 버퍼층(108)은 추후 공정에서 비정질 실리콘을 폴리실리콘으로 재결정화 할 경우, 레이저 조사 등에 의해 발생하는 열로 인해 기판(101) 내부에 존재하는 알칼리 이온 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리실리콘의 막 특성이 저하되는 것을 방지하기 위지하며, 상기 차광층(103)이 금속물질로 이루어지는 경우 추후 형성되는 반도체층(도 4r의 120)과 상기 차광층(103)과의 전기적 연결을 차단시키기 위함이다.
이때, 상기 버퍼층(108)은 상기 차광층(103)이 금속물질로 이루어지는 경우는 반드시 형성되어야 하며, 상기 차광층(103)이 블렉레진으로 이루어지거나 또는 차광층(103)이 생략되는 경우 상기 기판(101)의 재질에 따라 생략될 수 있다.
다음, 도 4b에 도시한 바와같이, 상기 버퍼층(108) 위로 순수 비정질 실리콘을 전면에 증착하여 순수 비정질 실리콘층(미도시)을 형성하고, 이에 대해 결정화 공정을 진행하여 결정화함으로써 순수 폴리실리콘층(119)을 이루도록 한다.
이때 상기 결정화 공정은 일례로 600℃ 내지 800℃의 분위기에서 열처리를 통한 써말 결정화(Thermal Crystallization) 또는 교번자장 결정화 장치를 이용한 600℃ 내지 700℃의 온도 분위기에서의 교번자장 결정화(Alternating Magnetic Field Crystallization) 공정 또는 레이저를 이용한 ELA(Excimer Laser Annealing) 또는 SLS(Sequential lateral Solidification) 공정 중 어느 하나인 것이 바람직하다.
다음, 도 4c에 도시한 바와같이, 상기 순수 폴리실리콘층(도 4b의 119)에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 소자 영역(TrA)에 있어 상기 차광층(103)에 대응하여 순수 폴리실리콘의 반도체층(120)을 형성한다.
이때, 상기 결정화 공정은 기판(101) 전면에 순수 비정질 실리콘층(미도시)이 형성된 상태에서 진행하였지만, 상기 순수 비정질 실리콘층(미도시)을 우선 패터닝하여 각 소자 영역(TrA)에 순수 비정질 실리콘 패턴(미도시)을 형성한 후, 상기 결정화 공정을 진행하여 순수 폴리실리콘의 반도체층(120)을 형성할 수도 있다.
다음, 도 4d에 도시한 바와같이, 상기 순수 폴리실리콘의 반도체층 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 전면에 게이트 절연막(122)을 형성하고, 그 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상을 증착하여 단일층 또는 다중층 구조를 갖는 제 1 금속층(미도시)을 형성한다.
이후, 상기 제 1 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로서 일방향으로 연장하는 다수의 게이트 배선(미도시)을 형성하고, 동시에 상기 소자 영역(TrA)에 대응하여 상기 게이트 배선(미도시)과 연결되며 상기 순수 폴리실리콘 의 반도체층(120)의 중앙부에 대응하여 게이트 전극(132)을 형성한다.
다음, 도 4e에 도시한 바와같이, 상기 게이트 배선(미도시)과 게이트 전극(132)이 형성된 기판(101)에 대해 n형 또는 p형 불순물을 도핑함으로써 상기 게이트 전극(132) 양측으로 노출된 반도체층(120) 영역에 오믹콘택층(120b)을 각각 형성한다.
이때, 상기 게이트 전극(132)에 의해 도핑되지 않은 상기 반도체층(120)의 중앙부는 순수 폴리실리콘으로 이루어진 액티브층(120a)을 이루게 된다. 따라서 상기 반도체층(120)은 그 중앙부가 순수 폴리실리콘의 액티브층(120a) 그리고 이의 양측은 불순물이 도핑된 오믹콘택층(120b)으로 이루어진 폴리실리콘의 반도체층(120)을 이루게 된다.
한편, 도면에 있어서는 상기 반도체층(120)은 액티브층(120a)과 오믹콘택층(120b)으로 이루어진 것을 일례로 보이고 있지만, 특히 상기 오믹콘택층(120b)이 n형 불순물이 도핑된 경우에는 도 5a 및 도 5b(본 발명의 실시예의 변형예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 공정 단면도)에 도시한 바와같이, 상기 게이트 전극(132) 위로 상기 게이트 전극(132)보다 더 큰 폭을 갖는 포토레지스트 패턴(390)을 더욱 형성하고, 이를 도핑 마스크로 하여 제 1 도즈량을 갖는 n형 불순물을 도핑하여 오믹콘택층(120b)을 형성하고, 상기 포토레지스트 패턴(390)을 제거한 상태에서 상기 제 1 도즈량보다 작은 제 2 도즈량을 갖는 n형 불순물을 도핑함으로써 게이트 전극(132)에 의해 도핑이 방지됨으로써 순수 폴리실리콘으로 이루어진 액티브층(120a)과 상기 액티브층(120a) 양측에 형성된 오믹콘택층(120b) 사이에 LDD(lightly dopped drain)층(120c)을 더욱 형성할 수도 있다. 이렇게 LDD층(120c)을 더욱 형성할 경우 1회의 마스크 공정이 더욱 진행되게 된다.
다음, 도 4f에 도시한 바와 같이, 상기 게이트 전극(132)과 게이트 배선(미도시) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포함으로서 층간절연막(140)을 형성하고, 이를 패터닝함으로써 상기 액티브층 양층에 각각 위치하는 오믹콘택층(120b)을 각각 노출시키는 제 1 및 제 2 반도체층 콘택홀(143a, 143b)을 형성한다.
다음, 도 4g에 도시한 바와같이, 상기 제 1 및 제 2 반도체층 콘택홀(143a, 143b)을 갖는 층간절연막(140) 위로 금속물질 예를들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중에서 선택되는 하나 또는 두 개 이상의 물질을 증착하여 단일층 또는 다중층 구조의 제 2 금속층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 소자 영역(TrA)에 상기 제 1 및 제 2 반도체층 콘택홀(143a, 143b)을 통해 상기 오믹콘택층(120b)과 각각 접촉하며 서로 이격하는 소스 전극 및 드레인 전극(145b, 147b, 149b)을 형성하고, 동시에 상기 게이트 배선과 교차하여 화소영역을 정의하며 상기 소스 전극과 연결된 데이터 배선을 형성한다.
이때, 상기 소자 영역(TrA)에 순차 적층된 상기 반도체층(120)과 게이트 절연막과 게이트 전극(132)과 층간절연막(140)과 소스 및 드레인 전극은 박막트랜지스터(Tr)를 이룬다.
상기 데이터 배선은 곧은 직선 형태로 형성할 수도 있으며, 또는 멀티 도메인 구현을 위해 화소영역의 중앙부에서 각 화소영역별로 대칭을 이루도록 꺾임부가 구비됨으로써 표시영역에서 지그재그 형태를 이루도록 형성할 수도 있다.
한편, 도면에서는 폴리실리콘의 반도체층(120)이 최하부에 위치하는 탑 게이트 형 박막트랜지스터(Tr)를 형성하는 것을 일례로 제시하였지만, 도 6(본 발명의 실시예의 또 다른 변형예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 공정 단면도로서 박막트랜지스터를 형성하는 단계를 나타난 도면)에 도시한 바와같이, 상기 박막트랜지스터(Tr)는 기판(201)상에 게이트 전극(205)과, 게이트 절연막(210)과, 순수 비정질 실리콘의 액티브층(220a)과 이의 상부로 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층(220b)으로 이루어진 반도체층(220)과, 서로 이격하는 소스 및 드레인 전극(233, 236)으로 구성된 보텀 게이트 구조의 박막트랜지스터(Tr)를 형성할 수도 있다. 이 경우 게이트 배선(alehtl)은 상기 게이트 전극(205)이 형성된 층에, 데이터 배선(미도시)은 상기 소스 및 드레인 전극(233, 236)이 형성된 층에 형성되며, 이러한 구조를 갖는 박막트랜지스터(Tr)의 경우, 차광층을 필요로 하지 않으며 도핑 또한 필요없으므로 총 3회의 마스크 공정을 통해 형성할 수 있다.
다음, 도 4h에 도시한 바와 같이, 상기 소스 전극(148) 및 드레인 전극(150)과 데이터 배선(145) 위로 전면에 무기절연물질 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포함으로서 그 표면이 평탄한 상태의 제 1 보호층(155)을 형성한다.
이때, 도면에 나타내지 않았지만, 표시영역 외측의 비표시영역에는 상기 게이트 배선(미도시)과 데이터 배선(145)의 일끝단을 노출시키도록 상기 제 1 보호층(155)은 패터닝되고 있다.
이렇게 유기절연물질로 이루어진 상기 제 1 보호층(155)을 비표시영역 일부에 대해 패터닝하여 제거하는 것은, 상기 게이트 및 데이터 배선(미도시, 145) 일끝단을 노출시키기 위함도 있지만, 추후 컬러필터 기판(미도시)과 씰패턴(미도시)을 개재하여 합착 시 컬러필터 기판(미도시)과의 합착력을 더욱 향상시키고 뜯김 불량을 방지하기 위함이며, 접착제인 상기 씰패턴(미도시)은 유기물질과의 접착력보다는 무기물질과의 접착력이 더욱 우수하기 때문이다.
다음, 도 4i에 도시한 바와같이, 상기 비표시영역 일부를 노출시키는 제 1 보호층(155) 위로 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 제 1 투명 도전성 물질층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 소자 영역(TrA)을 노출시키는 제 1 개구(op1)를 갖는 공통전극(160)을 형성한다.
이때, 상기 공통전극(160) 또한 비표시영역에 대해서는 제거된 상태가 되며, 도면에 나타나지 않았지만, 상기 비표시영역에 상기 게이트 배선(미도시) 또는 데이터 배선(145)을 형성하는 단계에서 형성된 공통배선(미도시)과 접촉하도록 형성되는 것이 특징이다.
한편, 상기 공통전극(160)은 표시영역에 있어서는 각 소자 영역(TrA)을 노출시키는 형태로 제 1 개구(op1)를 형성한 것을 일례로 나타내었지만, 상기 공통전극(160)은 각 화소영역(P)별로 패터닝되어 형성될 수도 있으며, 이때, 각 화소영역(P)별로 형성된 공통전극(160)은 각 화소영역(P)의 경계에 대응하여 상기 공통전극을 형성한 동일한 단계에서 동일한 물질로 이루어진 배선 형태의 연결패턴(미도시)에 의해 전기적으로 연결된 상태를 이룬다.
다음, 도 4j에 도시한 바와 같이, 상기 공통전극(160)이 형성된 기판(101)을 화학기상증착 장비의 진공 챔버(195)에 위치시키고, 상기 챔버(195) 내부 온도를 210℃ 내지 230℃, 압력을 1000 내지 1200mT, 파워는 700 내지 900W, 그리고 NH3 및 SiH4의 챔버(195) 내부로 유입되는 유량은 각각 580 내지 700sccm, 90 내지 120sccm의 제 1 분위기가 되도록 함으로써 상기 공통전극(160) 위로 무기절연물질인 질화실리콘으로 이루어진 제 2 보호층(162)을 형성한다.
다음, 도 4k에 도시한 바와같이, 상기 제 2 보호층(162)을 형성한 후 상기 챔버(195)내 분위기를 210℃ 내지 230℃의 온도, 1700 내지 1900mT의 압력, 1200 내지 1400W의 파워, 그리고 NH3 및 SiH4의 챔버 내부로 유입되는 유량을 각각 280 내지 360sccm, 140 내지 180sccm가 되도록 바꿈으로써 상기 제 2 보호층(162) 상부에 무기절연물질인 질화실리콘으로 이루어진 보조 절연층(166)을 형성한다.
이때, 상기 제 2 보호층(162)과 보조 절연층(166)은 모두 동일한 챔버(195)내에서 무기절연물질인 질화실리콘으로 이루어지지만, 챔버(195)내 분위기를 앞서 설명한 바와같이 다르게 하여 형성됨으로써 즉, 보조 절연층(166)의 형성 시 제 2 보호층(162)의 형성 시 보다 챔버(195) 내부의 압력 및 파워는 더 높고, NH3 유량이 적고, SiH4 유량은 더 크게 함으로써 이들 두 층의 내부 분자간 조밀도 등에 차이가 발생하며, 따라서 특정 조건을 만족하는 건식식각 공정 진행 시 식각율에 차이가 발생되는 것이 특징이다. 이때, 건식시각의 특정 조건에 대해서는 추후 설명한다.
다음, 도 4l에 도시한 바와같이, 상기 보조 절연층(166) 위로 포토레지스트를 도포하여 포토레지스트층(190)을 형성한다. 이때 상기 포토레지스트층(190)은 노광 후 현상 시 빛을 받은 부분이 남게되는 네가티브 타입을 사용한 것을 일례로 보이고 있지만, 노광 마스크(199)의 빛의 차단영역(BA)과 투과영역(TA)의 형태를 바꾼다면 포지티브 타입을 사용할 수도 있다.
이후, 상기 포토레지스트층(190) 위로 빛을 거의 100% 투과시키는 투과영역(TA)과 100% 차단하는 차단영역(BA) 그리고 빛의 투과율이 10% 내지 90%에서 적절히 선택되는 반투과영역(HTA)을 갖는 노광 마스크(199)를 위치시킨 후, 상기 노광 마스크(199) 상부에서 상기 포토레지스트층(190)을 향해 UV광을 조사하는 노광을 실시한다.
이때, 상기 차단영역(BA)은 각 소자 영역(TrA)의 드레인 전극(150)에 대응되도록 하고, 상기 반투과영역(HTA)은 각 화소영역(P) 내부에 있어 추후 형성되는 화소전극(도 4r의 170) 내부에 구비되는 바(bar) 형태의 다수의 제 2 개구(도 4r의 op2)를 제외한 영역 즉 화소전극(도 4r의 170)의 핑거부에 대응되도록 하고 나머지 영역에 대응해서는 투과영역(TA)이 대응되도록 상기 노광 마스크(199)를 위치시킨 후 상기 노광을 실시한다.
다음, 도 4m에 도시한 바와 같이, 노광된 포토레지스트층(도 4l의 190)을 현상함으로써 제 1 두께를 갖는 제 1 포토레지스트 패턴(190a)과, 상기 제 1 두께보다 얇은 제 2 포토레지스트 패턴(190b)을 형성한다. 이때, 상기 각 소자 영역(TrA)의 드레인 전극(150)에 대응해서는 상기 포토레지스트층(도 4l의 190)이 완전히 제거되어 상기 보조 절연층(166)이 노출된 상태가 된다.
다음, 도 4n에 도시한 바와같이, 상기 제 1 및 제 2 포토레지스트 패턴(190a, 190b)이 형성된 기판(101)에 있어, 상기 제 1 및 제 2 포토레지스트 패턴(190a, 190b) 외측으로 노출된 상기 보조 절연층(166)과 그 하부에 위치하는 상기 제 2 보호층(162) 및 제 1 보호층(155)을 순차적으로 식각하여 제거함으로써 상기 각 소자 영역(TrA)에 있어 상기 드레인 전극(150)을 노출시키는 드레인 콘택홀(163)을 형성한다.
다음, 도 4o에 도시한 바와같이, 상기 드레인 콘택홀(163)이 형성된 상기 기판(101)에 대해 애싱(ashing)을 진행함으로써 상기 제 2 두께를 갖는 제 2 포토레지스트 패턴(도 4n의 190b)을 제거함으로써 상기 보조 절연층(166) 일부를 노출시킨다. 이때, 상기 애싱(ashing)에 의해 상기 제 1 포토레지스트 패턴(190a) 또한 그 두께가 줄어들지만 여전히 기판(101)상에 남아있게 된다.
다음, 도 4p에 도시한 바와같이, 상기 제 2 포토레지스트 패턴(도 4n의 190b)이 제거되어 상기 보조 절연층(도 4o의 166) 일부가 노출된 기판(101)을 건식식각 장비의 챔버(197) 내부에 위치시키고, 상기 챔버(197) 내부의 압력을 140~160mT, 파워를 270~330W 그리고 질화실리콘으로 이루어진 보조 절연층(도 4o의 166)과 제 2 보호층(162)을 식각하기 위한 식각 가스의 유량비가 SF6: O2: He: Cl2 = 100~150sccm:30sccm:30sccm:30sccm 가 되도록 분위기를 조성한 후 상기 제 1 포토레지스트 패턴(190a) 외측으로 노출된 상기 보조 절연층(도 4o의 166)의 식각을 진행한다.
이 경우, 상기 등방성 건식식각의 조건에 의해 상기 제 2 보호층(162)보다는 상기 보조 절연층(도 4o의 166)이 훨씬 빠른 속도록 식각이 진행되며, 이때, 등방성 건식식각 시간을 적절히 조절함으로써 상기 제 1 포토레지스트 패턴(190a) 외부로 노출된 부분은 모두 제거되어 상기 제 2 보호층(162)을 노출시키는 상태가 되는 동시에 상기 제 1 포토레지스트 패턴(190a)에 의해 가려짐으로써 상기 제 2 보호층(162) 상에 남게되는 상기 보조 절연층(도 4o의 166) 부분이 상기 제 1 포토레지스트 패턴(190a)보다 작은 폭을 갖게되어 언더컷 형태를 이루도록 하는 것이 특징이다. 이때, 상기 제 1 포토레지스트 패턴(190a) 하부로 언더컷 형태로 남게되는 보조 절연층(도 4o의 166) 부분은 절연패턴(167)이 된다.
한편, 이러한 보조 절연층(도 4o의 166)의 등방성 건식식각에 의해 상기 제 2 보호층(162) 또한 약간의 식각이 이루어지게 되며, 따라서 상기 드레인 콘택홀(163)은 그 직경이 더 커진 상태가 된다.
다음, 도 4q에 도시한 바와같이, 상기 제 1 포토레지스트 패턴(190a) 하부로 언더컷 형태의 절연패턴(167)이 형성된 기판(101)에 있어 상기 제 1 포토레지스트 패턴(190a) 위로 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착함으로써 제 2 투명 도전성 물질층(171)을 형성한다.
이때, 상기 제 2 투명 도전성 물질층(171)은 상기 절연패턴(167)의 두께보다 얇은 두께가 되는 것이 특징이며, 상기 제 1 포토레지스트 패턴(190a) 하부에 언더컷 형태를 이루는 상기 절연패턴(167)에 의해 상기 제 1 포토레지스트 패턴(190a) 각각의 측단은 실질적으로 수직하게 제 2 보호층(162)과 이격하는 형태가 되므로 상기 제 2 투명 도전성 물질층(171)은 상기 제 1 포토레지스트 패턴(190a) 상부에 형성되는 부분과 상기 제 1 포토레지스트 패턴(190a) 외측으로 노출된 상기 제 2 보호층(162) 상부에 형성되는 부분과는 끊김이 발생된다.
이 경우, 상기 제 2 보호층(162) 상에 형성된 제 2 투명 도전성 물질층(171) 부분은 상기 드레인 콘택홀(163)을 통해 상기 드레인 전극(150)과 접촉하며 각 화소영역(P)별로 패터닝 된 화소전극(170)을 이루게 된다.
다음, 도 4r에 도시한 바와같이, 상기 제 2 투명 도전성 물질층(도 4q의 171)이 형성된 기판(101)을 상기 제 1 포토레지스트 패턴(도 4q의 190a)과 반응하여 이를 녹이는 현상액에 노출시킴으로써 상기 제 1 포토레지스트 패턴(도 4q의 190a)을 상기 기판(101) 상에서 리프트 오프시켜 제거함으로써 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)을 완성한다. 이때, 상기 제 1 포토레지스트 패턴(도 4q의 190a) 상부 및 측면에 형성된 제 2 투명 도전성 물질층(도 4q의 171)이 함께 제거됨으로써 상기 기판(101) 상의 제 2 보호층(162) 상부에는 최종적으로 절연패턴(167)과 화소전극(170)만이 남게 된다.
이때, 상기 화소전극(170)은 각 화소영역(P) 내에서 상기 절연패턴(167)이 형성된 부분에 대해서는 패터닝되어 제거된 상태가 되며 이 부분은 바(bar) 형태의 제 2 개구(op2)를 이루는 것이 특징이다.
이 경우, 상기 화소전극(170)과 다수의 상기 제 2 개구(op2)는 각 화소영역(P) 내에서 곧은 직선 형태를 이루거나, 또는 각 화소영역(P)의 중앙부를 기준으로 대칭적으로 꺾인 구성이 되도록 형성할 수 있다. 이렇게 상기 화소전극(170)과 다수의 제 2 개구(op2)를 화소영역(P)의 중앙부에서 꺾인 구성을 이루도록 한 것은 각 화소영역(P)이 상하로 나뉘어 이중 도메인을 이루도록 하기 위함이다.
한편, 상기 리프트 오프(lift-off)는 상기 제 1 포토레지스트 패턴(도 4q의 190a) 하부에 언더컷 형태의 절연패턴(167)이 구비되고, 상기 절연패턴(167) 사이에 상기 절연패턴(167)보다 얇은 두께를 갖는 화소전극(170)이 구비됨으로써 상기 제 1 포토레지스트 패턴(도 4q의 190a) 하부에 현상액이 용이하게 침투 가능한 구조가 됨으로써 진행될 수 있는 것이다.
한편, 도면에 나타내지 않았지만, 상기 리프트 오프 공정을 진행하기 전에 우선적으로 상기 제 2 투명 도전층(도 4q의 171)이 형성된 기판(101)을 130 내지 150℃의 온도 분위기에서 10 내지 20분간 열처리를 더욱 실시할 수도 있다. 이러한 조건에서의 열처리에 의해 상기 제 1 포토레지스트 패턴(도 4q의 190a)은 그 부피가 팽창되며, 이에 의해 이의 상부 및 측면에 구비된 제 2 투명 도전층(도 4q의 171)에 크렉이 발생되며, 이후 리프트 오프 공정을 진행하면 상기 크렉이 발생된 부분으로 현상액이 더욱 잘 침투하게 되므로 더욱더 상기 제 1 포토레지스트 패턴(도 4q의 190a)과 현상액의 접촉이 이루어짐으로서 더 효율적으로 리프트 오프 공정이 진행된다.
전술한 바와같이 제조되는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)은 폴리실리콘의 반도체층(120)을 포함하는 박막트랜지스터(Tr)를 구비하는 경우 총 8 회 그리고 비정질 실리콘의 반도체층(도 6의 220)을 포함하는 박막트랜지스터(도 6의 Tr)를 구비한 경우 총 6 회의 마스크 공정을 진행하여 완성됨으로써 종래의 총 9회의 마스크 공정을 진행하여 완성되는 폴리실리콘의 반도체층을 포함하는 박막트랜지스터를 구비한 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(도 3의 31)의 제조 방법 대비 제조 공정을 단순화하고 제조 비용을 저감시키는 효과가 있다.
한편, 본 발명은 전술한 실시예 및 변형예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
101 : (어레이)기판 103 : 차광층
108 : 버퍼층 120 : 반도체층
120a : 액티브층 120b : 오믹콘택층
125 : 게이트 절연막 132 : 게이트 전극
140 : 층간절연막 143a, 143b : 반도체층 콘택홀
145 : 데이터 배선 148 : 소스 전극
150 : 드레인 전극 155 : 제 1 보호층
160 : 공통전극 162 : 제 2 보호층
163 : 드레인 콘택홀 167 : 절연패턴
170 : 화소전극 op1, op2 : 제 1 및 제 2 개구
P : 화소영역 Tr : 박막트랜지스터
TrA : 소자 영역

Claims (16)

  1. 화소영역이 정의된 기판 상의 각 화소영역에 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터 위로 제 1 보호층을 형성하는 단계와;
    상기 제 1 보호층 위로 공통전극을 형성하는 단계와;
    상기 공통전극 위로 무기절연물질로 이루어지는 제 2 보호층을 형성하는 단계와;
    상기 제 2 보호층 위로 무기절연물질로 이루어지는 제 1 두께의 보조 절연층을 형성하는 단계와;
    상기 보조절연층 위로 제 2 두께를 갖는 제 1 포토레지스트 패턴과 상기 제 2 두께보다 얇은 제 3 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 보조 절연층과 그 하부의 제 2 및 제 1 보호층을 순차적으로 식각하여 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계와;
    애싱을 진행하여 상기 제 2 포토레지스트 패턴을 제거함으로써 상기 보조 절연층을 노출시키는 단계와;
    건식식각을 진행하여 상기 제 1 포토레지스트 외측에 위치하는 보조 절연층을 제거함으로써 상기 제 1 보호층을 노출시키며 상기 제 1 포토레지스트 하부에 언더컷 형태를 갖는 절연패턴을 형성하는 단계와;
    상기 제 1 포토레지스트 패턴 위로 전면에 상기 제 1 두께보다 얇은 제 4 두께를 갖는 투명 도전성 물질층을 형성하는 단계와;
    상기 제 1 포토레지스트 패턴과 이의 상부에 위치하는 상기 투명 도전성 물질층을 동시에 제거하는 리프트 오프를 진행함으로써 상기 절연패턴이 형성된 부분을 개구로 하는 화소전극을 각 화소영역별로 형성하는 단계
    를 포함하고,
    상기 건식식각에 대한 상기 보조 절연층의 식각율은 상기 건식식각에 대한 상기 제 1 보호층의 식각율보다 큰 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 2 보호층과 상기 보조 절연층은 동일한 물질로 동일한 챔버내에서 연속적으로 형성하는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 제 2 보호층은 화학기상증착 장치의 상기 챔버내에서, 상기 챔버의 내부 온도를 210℃ 내지 230℃, 압력을 1000 내지 1200mT, 파워를 700 내지 900W, 그리고 NH3 및 SiH4의 챔버(195) 내부로 유입되는 유량을 각각 580 내지 700sccm, 90 내지 120sccm으로 하는 제 1 분위기가 되도록 함으로써 형성하고,
    상기 보조 절연층은 상기 화학기상증착 장치의 상기 챔버내에서, 상기 챔버내 분위기를 210℃ 내지 230℃의 온도, 1700 내지 1900mT의 압력, 1200 내지 1400W의 파워, 그리고 NH3 및 SiH4의 챔버 내부로 유입되는 유량을 각각 280 내지 360sccm, 140 내지 180sccm가 되도록 함으로써 형성하는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 건식식각은 등방성 건식식각인 것이 특징이며, 건식식각 장비의 챔버 내부에 상기 기판을 위치시키고, 상기 건식식각 장비의 챔버 내부의 압력을 140~160mT, 파워를 270~330W 그리고 SF6: O2: He: Cl2 = 100~150sccm:30sccm:30sccm:30sccm의 식각 가스 유량비를 갖도록 상기 식각가스를 공급하며 진행하는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 공통전극은 상기 박막트랜지스터에 대응하여 개구를 가지며 화소영역간의 구분없이 표시영역 전면에 형성하거나, 또는 상기 각 화소영역별로 형성되며 연결패턴에 의해 서로 이웃한 화소영역간에 전기적으로 연결되도록 형성하는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 박막트랜지스터를 형성하는 단계는,
    상기 기판 상에 비정질 실리콘층을 형성하는 단계와;
    상기 비정질 실리콘층으로 폴리실리콘층으로 결정화하는 단계와;
    상기 폴리실리콘층을 패터닝하여 각 화소영역에 폴리실리콘의 반도체층을 형성하는 단계와;
    상기 반도체층 위로 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 반도체층의 중앙부에 대응하여 게이트 전극을 형성하는 단계와;
    상기 게이트 전극을 도핑 마스크로 하여 불순물을 도핑함으로써 상기 반도체층에 오믹콘택층을 형성하는 단계와;
    상기 게이트 전극 위로 상기 오믹콘택층을 노출시키는 층간절연막을 형성하는 단계와;
    상기 층간절연막 위로 상기 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 전극 및 상기 드레인 전극을 형성하는 단계를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 비정질 실리콘층을 형성하기 이전에 상기 기판상에 상기 박막트랜지스터에 대응하여 차광막을 형성하는 단계와;
    상기 차광막 위로 버퍼층을 형성하는 단계를 포함하는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 1 항에 있어서,
    상기 박막트랜지스터를 형성하는 단계는,
    상기 기판상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 위로 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 순수 비정질 실리콘의 액티브층과 이의 상부에 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층으로 구성된 반도체층을 형성하는 단계와;
    상기 반도체층 위로 서로 이격하는 소스 전극 및 상기 드레인 전극을 형성하는 단계를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
  9. 제 6 항 또는 제 8 항에 있어서,
    상기 게이트 전극을 형성하는 단계는 상기 게이트 전극과 연결된 게이트 배선을 형성하는 단계를 포함하고,
    상기 소스 전극 및 드레인 전극을 형성하는 단계는 상기 소스 전극과 연결된 데이터 배선을 형성하는 단계를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 각 화소영역에 구비되는 상기 화소전극과 절연패턴 및 데이터 배선은 상기 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 형태를 이루도록 형성하는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법.
  11. 화소영역이 정의된 기판 상의 상기 각 화소영역에 형성된 박막트랜지스터와;
    상기 박막트랜지스터 위로 형성된 제 1 보호층과;
    상기 제 1 보호층 위로 형성된 공통전극과;
    상기 공통전극 위로 형성되고 무기절연물질로 이루어지는 제 2 보호층과;
    상기 제 2 보호층 위로 각 화소영역 내에 바 형태를 형성되고 무기절연물질로 이루어지는 제 1 두께의 절연패턴과;
    상기 제 2 보호층 위로 각 화소영역 내에 상기 제 1 두께의 절연패턴과 인접하여 상기 절연패턴이 형성된 부분에 대응하여 바(bar) 형태의 개구를 가지며, 상기 제 2 및 제 1 보호층에 구비된 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극
    을 포함하고,
    건식식각에 대한 상기 절연패턴의 식각율은 상기 건식식각에 대한 상기 제 1 보호층의 식각율보다 큰 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
  12. 제 11 항에 있어서,
    상기 박막트랜지스터는,
    순수 폴리실리콘의 액티브층과 이의 양측에 불순물이 도핑된 폴리실리콘의 오믹콘택층으로 이루어진 반도체층과, 상기 반도체층 위로 형성된 게이트 절연막과, 상기 게이트 절연막 위로 상기 반도체층의 액티브층에 대응하여 형성된 게이트 전극과, 상기 게이트 전극 위로 상기 오믹콘택층을 노출시키며 형성된 층간절연막과, 상기 층간절연막 위로 상기 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 전극 및 상기 드레인 전극을 포함하는 탑 게이트 구조를 이루거나,
    또는 게이트 전극과, 상기 게이트 전극 위로 형성된 게이트 절연막과, 상기 게이트 절연막 위로 순수 비정질 실리콘의 액티브층과 이의 상부에 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층으로 구성된 반도체층과, 상기 반도체층 위로 서로 이격하는 소스 전극 및 상기 드레인 전극을 포함하는 보텀 게이트 구조를 이루는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
  13. 제 12 항에 있어서,
    상기 게이트 전극이 형성된 층에는 상기 게이트 전극과 연결된 게이트 배선이 구비되고, 상기 소스 전극 및 드레인 전극이 형성된 층에는 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선이 구비된 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
  14. 제 12 항에 있어서,
    상기 폴리실리콘의 반도체층 하부에는 상기 기판상에 상기 박막트랜지스터에 대응하여 차광층과 이를 덮으며 버퍼층이 더욱 구비된 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
  15. 제 11 항에 있어서,
    상기 각 화소영역에 구비되는 상기 화소전극과 절연패턴 및 데이터 배선은 상기 각 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 형태를 이루는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
  16. 제 11 항에 있어서,
    상기 제 1 보호층은 유기절연물질로 이루어지며 그 표면이 평탄하며, 상기 제 2 보호층 및 절연패턴은 동일한 무기절연물질로 분위기를 달리하여 형성됨으로써 그 내부 밀도를 달리함으로써 건식식각에 노출 시 식각되는 비율을 달리하는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
KR1020110064733A 2011-06-30 2011-06-30 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 Active KR101877448B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110064733A KR101877448B1 (ko) 2011-06-30 2011-06-30 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
US13/301,015 US8465995B2 (en) 2011-06-30 2011-11-21 Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same
CN201110433370.0A CN102854682B (zh) 2011-06-30 2011-12-21 用于边缘场切换模式液晶显示器的阵列基板及其制造方法
TW100149272A TWI467772B (zh) 2011-06-30 2011-12-28 用以邊緣電場切換模式液晶顯示器之陣列基板及其製造方法
US13/895,677 US8927993B2 (en) 2011-06-30 2013-05-16 Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110064733A KR101877448B1 (ko) 2011-06-30 2011-06-30 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130003399A KR20130003399A (ko) 2013-01-09
KR101877448B1 true KR101877448B1 (ko) 2018-07-12

Family

ID=47389663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110064733A Active KR101877448B1 (ko) 2011-06-30 2011-06-30 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Country Status (4)

Country Link
US (2) US8465995B2 (ko)
KR (1) KR101877448B1 (ko)
CN (1) CN102854682B (ko)
TW (1) TWI467772B (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9366922B2 (en) * 2012-02-07 2016-06-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array and method for manufacturing the same
TWI572960B (zh) * 2012-03-19 2017-03-01 群康科技(深圳)有限公司 液晶顯示裝置及導電基板的製作方法
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP2014021170A (ja) * 2012-07-12 2014-02-03 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその製造方法
US9570469B2 (en) * 2012-10-29 2017-02-14 Sharp Kabushiki Kaisha Active-matrix substrate and liquid-crystal display device
KR102067669B1 (ko) * 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102104356B1 (ko) * 2012-12-24 2020-04-24 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
CN103984170A (zh) * 2013-02-19 2014-08-13 上海天马微电子有限公司 阵列基板及其制造方法、液晶显示器
CN103258726B (zh) * 2013-03-25 2016-01-06 北京京东方光电科技有限公司 薄膜表面平坦化的方法、阵列基板及其制备方法和显示装置
KR101971991B1 (ko) * 2013-03-29 2019-04-24 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
TWI501015B (zh) * 2013-04-03 2015-09-21 Au Optronics Corp 畫素結構及其製作方法
KR102007833B1 (ko) * 2013-04-30 2019-08-06 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR102097023B1 (ko) 2013-06-17 2020-04-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102081827B1 (ko) 2013-07-02 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치
TWI502263B (zh) * 2013-07-25 2015-10-01 Au Optronics Corp 畫素結構、顯示面板及其製作方法
KR20150027342A (ko) * 2013-08-30 2015-03-12 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN103489827B (zh) 2013-09-27 2015-08-26 京东方科技集团股份有限公司 一种薄膜晶体管驱动背板及其制作方法、显示面板
KR102068962B1 (ko) * 2013-09-30 2020-01-22 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
KR102142483B1 (ko) * 2013-11-01 2020-08-07 엘지디스플레이 주식회사 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 박막 트랜지스터 어레이 기판
KR102204976B1 (ko) * 2013-11-13 2021-01-20 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR102207941B1 (ko) * 2013-12-04 2021-01-26 엘지디스플레이 주식회사 어레이기판
KR102084061B1 (ko) * 2014-01-15 2020-03-04 삼성디스플레이 주식회사 액정 표시 장치
CN104091807B (zh) * 2014-06-19 2016-09-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104183603B (zh) * 2014-07-16 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR101565818B1 (ko) * 2014-09-11 2015-11-06 엘지디스플레이 주식회사 액정표시장치
CN104332477B (zh) 2014-11-14 2017-05-17 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
KR102241444B1 (ko) * 2014-12-31 2021-04-16 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
CN104617104B (zh) * 2015-01-08 2017-06-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104637957B (zh) * 2015-02-05 2018-04-06 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板及显示装置
CN104656333A (zh) * 2015-03-18 2015-05-27 深圳市华星光电技术有限公司 Coa型液晶面板的制作方法及coa型液晶面板
JP2016218094A (ja) * 2015-05-14 2016-12-22 東京エレクトロン株式会社 液晶表示装置の製造方法及び液晶表示装置の製造装置
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
CN105097841B (zh) * 2015-08-04 2018-11-23 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
TWI638206B (zh) 2015-09-01 2018-10-11 友達光電股份有限公司 主動元件陣列基板
CN105185743B (zh) * 2015-10-09 2018-05-08 武汉华星光电技术有限公司 薄膜晶体管阵列基板的制备方法
KR102148491B1 (ko) 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
KR102426497B1 (ko) * 2015-12-24 2022-07-27 엘지디스플레이 주식회사 터치 표시장치용 어레이기판 및 그 제조방법
KR102449066B1 (ko) * 2015-12-29 2022-09-28 엘지디스플레이 주식회사 표시장치용 어레이기판 및 그 제조방법
CN105552027B (zh) * 2016-02-14 2018-08-14 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板
KR102567713B1 (ko) * 2016-03-24 2023-08-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN105870197A (zh) * 2016-04-21 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板、显示装置
CN106125432A (zh) * 2016-08-29 2016-11-16 武汉华星光电技术有限公司 显示器及其显示面板
CN106405963B (zh) * 2016-10-31 2020-03-06 厦门天马微电子有限公司 阵列基板及包括该阵列基板的显示面板
KR102691132B1 (ko) * 2016-10-31 2024-08-01 엘지디스플레이 주식회사 액정표시장치
CN106935597B (zh) * 2017-03-14 2020-02-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN107068903A (zh) * 2017-04-07 2017-08-18 惠科股份有限公司 一种显示面板和显示装置
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
US10516100B2 (en) 2017-06-12 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon oxynitride based encapsulation layer for magnetic tunnel junctions
CN107482063A (zh) * 2017-08-24 2017-12-15 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制造方法
CN107785382A (zh) * 2017-12-05 2018-03-09 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法及显示装置的制作方法
CN108803168B (zh) * 2018-06-05 2020-03-31 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法、液晶显示装置
US10720454B2 (en) * 2018-06-05 2020-07-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for array substrate and liquid crystal display device
KR102722127B1 (ko) * 2018-10-18 2024-10-24 엘지디스플레이 주식회사 고해상도 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 고해상도 디지털 엑스레이 검출기
KR102624516B1 (ko) * 2018-12-04 2024-01-16 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR102819878B1 (ko) * 2019-03-15 2025-06-12 삼성디스플레이 주식회사 표시 장치
CN110047939B (zh) * 2019-04-01 2022-04-26 Tcl华星光电技术有限公司 Coa基板及coa基板色阻层膜厚测量方法
CN110620079A (zh) * 2019-09-23 2019-12-27 武汉华星光电技术有限公司 一种阵列基板及其制备方法
CN110828476B (zh) * 2019-10-16 2022-04-05 武汉华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN111045262B (zh) * 2019-12-09 2021-07-06 深圳市华星光电半导体显示技术有限公司 Coa基板及显示面板
KR102823684B1 (ko) * 2020-06-30 2025-06-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN114512495A (zh) * 2020-10-23 2022-05-17 合肥鑫晟光电科技有限公司 阵列基板及显示装置
CN113156734B (zh) * 2021-03-11 2022-07-01 昆山龙腾光电股份有限公司 辅助散射面板及其制作方法和显示装置
US11842937B2 (en) * 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
US20230123834A1 (en) * 2021-10-19 2023-04-20 Meta Platforms Technologies, Llc Euv lithography using polymer crystal based reticle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091700A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 프린지 필드 스위칭 액정표시장치
KR20060079035A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR20080043417A (ko) * 2006-11-14 2008-05-19 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20110071313A (ko) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 Ｆｆｓ 모드 액정표시장치용 기판 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
US7244627B2 (en) * 2003-08-25 2007-07-17 Lg.Philips Lcd Co., Ltd. Method for fabricating liquid crystal display device
KR100855782B1 (ko) * 2007-01-29 2008-09-01 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
US7589808B2 (en) * 2007-06-15 2009-09-15 University Of Central Florida Research Foundation, Inc. Wide viewing angle transflective liquid crystal displays
US7988871B2 (en) * 2007-07-20 2011-08-02 Lg Display Co., Ltd. Method of lifting off and fabricating array substrate for liquid crystal display device using the same
KR101517034B1 (ko) * 2008-12-04 2015-05-04 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판
TWI420210B (zh) * 2009-08-03 2013-12-21 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
CN102148195B (zh) * 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091700A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 프린지 필드 스위칭 액정표시장치
KR20060079035A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR20080043417A (ko) * 2006-11-14 2008-05-19 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20110071313A (ko) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 Ｆｆｓ 모드 액정표시장치용 기판 및 그 제조방법

Also Published As

Publication number Publication date
TWI467772B (zh) 2015-01-01
CN102854682B (zh) 2015-01-28
KR20130003399A (ko) 2013-01-09
TW201301521A (zh) 2013-01-01
US20130248870A1 (en) 2013-09-26
US8927993B2 (en) 2015-01-06
CN102854682A (zh) 2013-01-02
US20130001579A1 (en) 2013-01-03
US8465995B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
KR101877448B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101772511B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
US7646442B2 (en) Liquid crystal display device including polycrystalline silicon thin film transistor and method of fabricating the same
US8045078B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
CN100504524C (zh) 液晶显示装置的阵列基板及其制造方法
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
WO2015081652A1 (zh) 阵列基板及其制作方法、显示装置
KR101682078B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR101221951B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
KR20090058445A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20130028642A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20030094528A (ko) 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법
US20070154845A1 (en) Method for fabricating liquid crystal display device
KR20070045751A (ko) 포토 마스크
KR101960052B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101898212B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR20110067369A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR100683142B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
KR101765100B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 액정표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110630

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160616

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110630

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180111

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180629

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180705

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180705

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210614

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220615

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240617

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20250616

Start annual number: 8

End annual number: 8