CN105097841B - Tft基板的制作方法及tft基板 - Google Patents
Tft基板的制作方法及tft基板 Download PDFInfo
- Publication number
- CN105097841B CN105097841B CN201510471923.XA CN201510471923A CN105097841B CN 105097841 B CN105097841 B CN 105097841B CN 201510471923 A CN201510471923 A CN 201510471923A CN 105097841 B CN105097841 B CN 105097841B
- Authority
- CN
- China
- Prior art keywords
- contact region
- layer
- drain
- source
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 230000007423 decrease Effects 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 301
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 21
- 238000000206 photolithography Methods 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 17
- -1 phosphorus ions Chemical class 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 4
- 239000007790 solid phase Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 34
- 239000003031 high energy carrier Substances 0.000 abstract description 3
- 230000005012 migration Effects 0.000 abstract description 3
- 238000013508 migration Methods 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract 2
- 230000005685 electric field effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
Landscapes
- Thin Film Transistor (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
本发明提供一种TFT基板的制作方法及TFT基板，本发明TFT基板的制作方法，通过对多晶硅有源层的源、漏极接触区进行蚀刻，使其高度低于中间沟道区的高度，并且将所述源、漏极接触区设计为台阶状，使得载流子在漏极接触区附近受到偏离多晶硅/栅极绝缘层界面方向电场的作用(Vds电场)，迁移路径被拉离多晶硅/栅极绝缘层界面，减少高能载子注入栅极绝缘层内，并且由于漏极接触区的台阶的存在，使得漏极接触区附近横向电场(Vds电场)峰值强度以及漏极接触区纵向电场(Vgs电场)强度均下降，夹断点往漏极接触区边缘移动，减小阈值电压漂移等，提高TFT可靠性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT基板的制作方法及TFT基板。
背景技术
薄膜晶体管(Thin Film Transistor，简称TFT)是目前液晶显示装置(LiquidCrystal Display，简称LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix/Organic Light-Emitting Diode，简称AMOLED)中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管的材料也具有多种，低温多晶硅(Low Temperature Poly-silicon，简称LTPS)材料是其中较为优选的一种，由于低温多晶硅的原子规则排列，载流子迁移率高，对电压驱动式的液晶显示装置而言，多晶硅薄膜晶体管由于其具有较高的迁移率，可以使用体积较小的薄膜晶体管实现对液晶分子的偏转驱动，在很大程度上缩小了薄膜晶体管所占的体积，增加透光面积，得到更高的亮度和解析度；对于电流驱动式的有源矩阵驱动式有机电致发光显示装置而言，低温多晶硅薄膜晶体管可以更好的满足驱动电流要求。
热载流子效应是金属氧化物半导体(MOS)器件的一个重要的失效机理，随着MOS器件尺寸的日益缩小，器件的热载流子注入效应越来越严重。以P型金属氧化物半导体(PMOS)器件为例，沟道中的空穴，在漏源之间高横向电场的作用下被加速，形成高能载流子，高能载流子与硅晶格碰撞，产生电离的电子空穴对，电子由衬底收集，形成衬底电流，大部分碰撞产生的空穴，流向漏极，但还有部分空穴，在纵向电场的作用下，注入到栅极中形成栅极电流，这种现象称为热载流子注入(Hot Carrier Injection)。
热载流子会造成硅衬底与二氧化硅栅氧界面处能键的断裂，在硅衬底与二氧化硅栅氧界面处产生界面态，导致器件性能，如阈值电压、跨导以及线性区/饱和区电流的退化，最终造成MOS器件失效。MOS器件失效通常首先发生在漏端，这是由于载流子通过整个沟道的电场加速，在到达漏端后，载流子的能量达到最大值，因此漏端的热载流子注入现象比较严重。因此，如何减小半导体器件热载流子注入损伤成为本领域工作人员的研究热点。
对于低温多晶硅薄膜晶体管(LTPS TFT)来说，相较于非晶硅多晶硅薄膜晶体管(a-Si TFT)拥有较高的约20-100倍的载流子迁移率，同样容易出现热载流子效应，载流子在高电场(>4E10^4V/cm)下运动，从电场中获得能量大于与晶格作用损失的能量，载流子速率越来越大，出现热载流子效应；为减小热载流子注入损伤，目前一般采取方法是通过用离子注入形成浅掺杂过渡区，如轻掺杂漏区(Lightly Doped Drain，LDD)、栅极重叠轻掺杂漏区(Gate Overlapped Lightly Doped Drain，GOLDD)等，而这些方法较为复杂且容易出现掺杂偏差而失效。
发明内容
本发明的目的在于提供一种TFT基板的制作方法，通过对有源层的源、漏极接触区进行蚀刻，使其高度低于中间沟道区的高度，并且将所述源、漏极接触区设计为台阶状，由于漏极接触区的台阶的存在，降低沟道漏极附近横向电场(Vds电场)峰值强度以及降低漏极纵向电场(Vgs电场)强度，夹断点往漏极端移动，减小阈值电压Vth漂移等，提高TFT器件的可靠性。
本发明的目的还在于提供一种TFT基板，可以减少热载子效应，减少阈值电压Vth漂移，提高薄膜晶体管的可靠性。
为实现上述目的，本发明首先提供一种TFT基板的制作方法，包括如下步骤：
步骤1、提供一基板，在基板上依次沉积缓冲层与非晶硅层；
步骤2、对所述非晶硅层进行准分子激光退火或固相晶化处理，使所述非晶硅层转化为低温多晶硅层，采用一道光刻制程对所述低温多晶硅层进行图案化处理，得到间隔设置的第一有源层、第二有源层；
步骤3、在所述第一有源层、第二有源层、及基板上涂布光阻层，通过对所述光阻层进行曝光、显影，暴露出所述第一有源层的两端区域，以所述光阻层为遮蔽层，对所述第一有源层的两端进行N型或P型离子注入，得到分别位于所述第一有源层两端的第一源极接触区与第一漏极接触区；定义所述第一源极接触区与第一漏极接触区之间的区域为第一沟道区；
步骤4、对所述光阻层进行灰化处理，对所述第一有源层的第一源极接触区与第一漏极接触区进行部分刻蚀，使所述第一源极接触区与第一漏极接触区的高度均低于所述第一沟道区的高度；
步骤5、剥离光阻层，在所述第一有源层、第二有源层、及基板上沉积栅极绝缘层，在所述栅极绝缘层上沉积第一金属层，采用一道光刻制程对该第一金属层进行图案化处理，得到分别对应于第一有源层、第二有源层上方的第一栅极、第二栅极；
步骤6、在所述第一栅极、第二栅极上方涂布光阻层，对所述光阻层进行曝光、显影，暴露出第二栅极以及栅极绝缘层上对应于所述第二有源层上方的区域；以所述第二栅极为遮蔽层，对所述第二有源层的两端进行P型或N型离子注入，得到分别位于所述第二有源层两端的第二源极接触区、第二漏极接触区，定义所述第二源极接触区与第二漏极接触区之间的区域为第二沟道区；
步骤7、剥离光阻层，在所述第一栅极、第二栅极、及栅极绝缘层上沉积层间介电层，采用一道光刻制程对所述层间介电层及栅极绝缘层进行图案化处理，在所述层间介电层及栅极绝缘层上对应于所述第一源极接触区、第一漏极接触区的上方形成第一通孔，对应于所述第二源极接触区、第二漏极接触区的上方形成第二通孔；
步骤8、在所述层间介电层上沉积第二金属层，采用一道光刻制程对该第二金属层进行图案化处理，得到第一源极、第一漏极、第二源极、第二漏极，所述第一源极、第一漏极分别经由第一通孔与所述第一源极接触区、第一漏极接触区相接触，所述第二源极、第二漏极分别经由第二通孔与所述第二源极接触区、第二漏极接触区相接触；
步骤9、在所述第一源极、第一漏极、第二源极、第二漏极、及层间介电层上涂布平坦层，在所述平坦层上沉积钝化层，采用一道光刻制程对所述平坦层及钝化层进行图案化处理，在所述平坦层及钝化层上对应于所述第二漏极的上方形成第三通孔；
步骤10、在所述钝化层沉积透明导电氧化物层，采用一道光刻制程对所述透明导电氧化物层进行图案化处理，得到像素电极，所述像素电极经由第三通孔与所述第二漏极相接触，从而完成TFT基板的制作。
经过所述步骤4的刻蚀后，所述第一源极接触区、第一漏极接触区的上表面为低于所述第一沟道区上表面的平面或斜面，即所述第一源极接触区、第一漏极接触区的上表面相对于所述第一沟道区上表面形成一个台阶；
或者，所述第一源极接触区、第一漏极接触区的上表面包括从所述第一沟道区向外侧高度依次递减的数个台阶，所述数个台阶的台阶面为平面或斜面。
所述步骤4中，采用氧气对所述光阻层进行灰化处理，同时在氧气中加入多晶硅刻蚀性气体对所述第一源极接触区与第一漏极接触区进行刻蚀；
或者，首先采用氧气对所述光阻层进行灰化处理，然后采用光刻制程对所述第一源极接触区与第一漏极接触区进行刻蚀。
当所述步骤4对第一源极接触区与第一漏极接触区进行N型离子注入时，所述步骤6对所述第二源极接触区与第二漏极接触区进行P型离子注入；
当所述步骤4对所述第一源极接触区与第一漏极接触区进行P型离子注入时，所述步骤6对第二源极接触区与第二漏极接触区进行N型离子注入。
所述N型离子为磷离子，所述P型离子为硼离子。
本发明还提供一种TFT基板，包括：一基板，设于所述基板上的缓冲层，设于所述缓冲层上的第一有源层、第二有源层，设于所述第一有源层、第二有源层上的栅极绝缘层，设于所述栅极绝缘层上且分别与所述第一有源层、第二有源层对应设置的第一栅极、第二栅极，设于所述第一栅极、第二栅极上的层间介电层，设于所述层间介电层上的第一源极、第一漏极、第二源极、第二漏极，设于所述第一源极、第一漏极、第二源极、第二漏极上的平坦层，设于所述平坦层上的钝化层，以及设于所述钝化层上的像素电极；
其中，所述第一有源层、第二有源层均为低温多晶硅层；
所述第一有源层包括位于中间的第一沟道区、及位于所述第一沟道区两侧的第一源极接触区、第一漏极接触区，且所述第一源极接触区与第一漏极接触区的高度均低于所述第一沟道区的高度；
所述第二有源层包括位于中间且与所述第二栅极完全对应的第二沟道区、及位于所述第二沟道区两侧的第二源极接触区、第二漏极接触区。
所述第一源极接触区、第一漏极接触区的上表面为低于所述第一沟道区上表面的平面或斜面，即所述第一源极接触区、第一漏极接触区的上表面相对于所述第一沟道区上表面形成一个台阶；
或者，所述第一源极接触区、第一漏极接触区的上表面包括从所述第一沟道区向外侧高度依次递减的数个台阶，所述数个台阶的台阶面为平面或斜面。
所述第一源极接触区与第一漏极接触区均为N型重掺杂区，所述第二源极接触区与第二漏极接触区均为P型重掺杂区；
或者，所述第一源极接触区与第一漏极接触区均为P型重掺杂区，所述第二源极接触区与第二漏极接触区均为N型重掺杂区。
所述N型重掺杂区中掺入的杂质为磷离子，所述P型重掺杂区中掺入的杂质为硼离子。
所述层间介电层及栅极绝缘层上设有分别对应于所述第一源极接触区、第一漏极接触区上方的第一通孔，以及分别对应于所述第二源极接触区、第二漏极接触区上方的第二通孔；所述第一源极、第一漏极分别经由第一通孔与所述第一源极接触区、第一漏极接触区相接触，所述第二源极、第二漏极分别经由第二通孔与所述第二源极接触区、第二漏极接触区相接触；
所述平坦层及钝化层上对应于所述第二漏极的上方设有第三通孔，所述像素电极经由第三通孔与所述第二漏极相接触。
本发明的有益效果：本发明的TFT基板的制作方法，通过对有源层的源、漏极接触区进行蚀刻，使其高度低于中间沟道区的高度，并且将所述源、漏极接触区设计为台阶状，使得载流子在漏极接触区附近受到偏离多晶硅/栅极绝缘层界面方向电场的作用(Vds电场)，迁移路径被拉离多晶硅/栅极绝缘层界面，减少高能载子注入栅极绝缘层内，并且由于漏极接触区的台阶的存在，使得漏极接触区附近横向电场(Vds电场)峰值强度以及漏极接触区纵向电场(Vgs电场)强度均下降，夹断点往漏极接触区边缘移动，减小阈值电压漂移等，提高TFT可靠性；本发明的TFT基板，通过将所述有源层的源、漏极接触区的高度设计为低于中间沟道区的高度，并且将所述源、漏极接触区设计为台阶状，使得漏极接触区附近横向电场(Vds电场)峰值强度以及漏极接触区纵向电场(Vgs电场)强度均下降，夹断点往漏极接触区边缘移动，减小阈值电压漂移等，提高TFT可靠性。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明TFT基板的制作方法的步骤1的示意图；
图2为本发明TFT基板的制作方法的步骤2的示意图；
图3为本发明TFT基板的制作方法的步骤3的示意图；
图4为本发明TFT基板的制作方法的步骤4的示意图；
图5为本发明TFT基板的制作方法的步骤5的示意图；
图6为本发明TFT基板的制作方法的步骤6的示意图；
图7为本发明TFT基板的制作方法的步骤7的示意图；
图8为本发明TFT基板的制作方法的步骤8的示意图；
图9为本发明TFT基板的制作方法的步骤9的示意图；
图10为本发明TFT基板的制作方法的步骤10的示意图兼本发明TFT基板的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1-10，本发明首先提供一种TFT基板的制作方法，包括如下步骤：
步骤1、如图1所示，提供一基板1，在基板1上依次沉积缓冲层2与非晶硅层21。
具体的，所述缓冲层2可以为氧化硅(SiOx)层、氮化硅(SiNx)层、或氧化硅层与氮化硅层的堆叠组合。
步骤2、如图2所示，对所述非晶硅层21进行准分子激光退火(Excimer LaserAnnealing，ELA)或固相晶化(Solid Phase Crystallization，SPC)处理，使所述非晶硅层转化为低温多晶硅层，采用一道光刻制程对所述低温多晶硅层进行图案化处理，得到间隔设置的第一有源层31、第二有源层32。
步骤3、如图3所示，在所述第一有源层31、第二有源层32、及基板1上涂布光阻层30，通过对所述光阻层30进行曝光、显影，暴露出所述第一有源层31的两端区域，以所述光阻层30为遮蔽层，对所述第一有源层31的两端进行N型或P型离子注入，得到分别位于所述第一有源层31两端的第一源极接触区311与第一漏极接触区312；定义所述第一源极接触区311与第一漏极接触区312之间的区域为第一沟道区313。
具体的，所述N型离子可以为磷离子等五价离子，所述P型离子可以为硼离子等三价离子。
步骤4、如图4所示，对所述光阻层30进行灰化处理，对所述第一有源层31的第一源极接触区311与第一漏极接触区312进行部分刻蚀，使所述第一源极接触区311与第一漏极接触区312的高度均低于所述第一沟道区313的高度。
具体的，通过所述步骤4的刻蚀后，所述第一源极接触区311、第一漏极接触区312的上表面为低于所述第一沟道区313上表面的平面(如图4所示)或斜面，即所述第一源极接触区311、第一漏极接触区312的上表面相对于所述第一沟道区313上表面形成一个台阶，该台阶面与所述第一沟道区313上表面的高度差为
或者，所述第一源极接触区311、第一漏极接触区312的上表面包括从所述第一沟道区313向外侧高度依次递减的数个台阶，所述数个台阶的台阶面为平面或斜面，相邻两台阶面的高度差为
具体的，所述光阻层30的灰化处理和第一源极接触区311、第一漏极接触区312的刻蚀过程可以同时进行，比如：采用氧气对所述光阻层55进行灰化处理，同时在氧气中加入多晶硅刻蚀性气体对所述第一源极接触区311与第一漏极接触区312进行刻蚀。
具体的，所述光阻层55的灰化处理和第一源极接触区311、第一漏极接触区312的刻蚀过程也可以分两步进行，比如：首先采用氧气对所述光阻层30进行灰化处理，然后采用其它方法如光刻制程对所述第一源极接触区311与第一漏极接触区312进行刻蚀。
步骤5、如图5所示，剥离光阻层30，在所述第一有源层31、第二有源层32、及基板1上沉积栅极绝缘层4，在所述栅极绝缘层4上沉积第一金属层，采用一道光刻制程对该第一金属层进行图案化处理，得到分别对应于第一有源层31、第二有源层32上方的第一栅极51、第二栅极52。
具体的，所述栅极绝缘层4可以为氧化硅层、氮化硅层、或氧化硅层与氮化硅层的堆叠组合。
具体的，所述第一金属层可以为两钼层之间夹设一铝层的复合层结构(Mo/Al/Mo)、或者为两钛层之间夹设一铝层的复合层结构(Ti/Al/Ti)。
步骤6、如图6所示，在所述第一栅极51、第二栅极52上方涂布光阻层50，对所述光阻层50进行曝光、显影，暴露出第二栅极52以及栅极绝缘层4上对应于所述第二有源层32上方的区域；以所述第二栅极52为遮蔽层，对所述第二有源层32的两端进行P型或N型离子注入，得到分别位于所述第二有源层32两端的第二源极接触区321、第二漏极接触区322；定义所述第二源极接触区321与第二漏极接触区322之间的区域为第二沟道区323。
具体的，所述N型离子可以为磷离子等五价离子，所述P型离子可以为硼离子等三价离子。
具体的，当所述步骤4对所述第一源极接触区311与第一漏极接触区312进行N型离子注入时，所述步骤6对所述第二源极接触区321与第二漏极接触区322进行P型离子注入；
当所述步骤4对所述第一源极接触区311与第一漏极接触区312进行P型离子注入时，所述步骤6对所述第二源极接触区321与第二漏极接触区322进行N型离子注入。
步骤7、如图7所示，剥离光阻层50，在所述第一栅极51、第二栅极52、及栅极绝缘层4上沉积层间介电层6，采用一道光刻制程对所述层间介电层6及栅极绝缘层4进行图案化处理，在所述层间介电层6及栅极绝缘层4上对应于所述第一源极接触区311、第一漏极接触区312的上方形成第一通孔61，对应于所述第二源极接触区321、第二漏极接触区322的上方形成第二通孔62。
步骤8、如图8所示，在所述层间介电层6上沉积第二金属层，采用一道光刻制程对该第二金属层进行图案化处理，得到第一源极71、第一漏极72、第二源极73、第二漏极74，所述第一源极71、第一漏极72分别经由第一通孔61与所述第一源极接触区311、第一漏极接触区312相接触，所述第二源极73、第二漏极74分别经由第二通孔62与所述第二源极接触区321、第二漏极接触区322相接触。
具体的，所述第二金属层可以为两钼层之间夹设一铝层的复合层结构(Mo/Al/Mo)、或者为两钛层之间夹设一铝层的复合层结构(Ti/Al/Ti)。
步骤9、如图9所示，在所述第一源极71、第一漏极72、第二源极73、第二漏极74、及层间介电层6上涂布平坦层8，在所述平坦层8上沉积钝化层9，采用一道光刻制程对所述平坦层8及钝化层9进行图案化处理，在所述平坦层8及钝化层9上对应于所述第二漏极74的上方形成第三通孔91。
步骤10、如图10所示，在所述钝化层9沉积透明导电氧化物层，采用一道光刻制程对所述透明导电氧化物层进行图案化处理，得到像素电极10，所述像素电极10经由第三通孔91与所述第二漏极74相接触，从而完成TFT基板的制作。
具体的，所述透明导电氧化物层的材料为ITO(氧化铟锡)。
请参阅图10，基于上述TFT基板的制作方法，本发明还提供一种TFT基板，包括：一基板1，设于所述基板1上的缓冲层2，设于所述缓冲层2上的第一有源层31、第二有源层32，设于所述第一有源层31、第二有源层32上的栅极绝缘层4，设于所述栅极绝缘层4上且分别与所述第一有源层31、第二有源层32对应设置的第一栅极51、第二栅极52，设于所述第一栅极51、第二栅极52上的层间介电层6，设于所述层间介电层6上的第一源极71、第一漏极72、第二源极73、第二漏极74，设于所述第一源极71、第一漏极72、第二源极73、第二漏极74上的平坦层8，设于所述平坦层8上的钝化层9，以及设于所述钝化层9上的像素电极10。
具体的，所述第一有源层31、第二有源层32均为低温多晶硅层。
具体的，所述第一有源层31包括位于中间的第一沟道区313、及位于所述第一沟道区313两侧的第一源极接触区311、第一漏极接触区312，且所述第一源极接触区311与第一漏极接触区312的高度均低于所述第一沟道区313的高度；
具体的，所述第一源极接触区311、第一漏极接触区312的上表面为低于所述第一沟道区313上表面的平面(如图10所示)或斜面，即所述第一源极接触区311、第一漏极接触区312的上表面相对于所述第一沟道区313上表面形成一个台阶，该台阶面与所述第一沟道区313上表面的高度差为
或者，所述第一源极接触区311、第一漏极接触区312的上表面包括从所述第一沟道区313向外侧高度依次递减的数个台阶，所述数个台阶的台阶面为平面或斜面，相邻两台阶面的高度差为
具体的，所述第二有源层32包括位于中间且与所述第二栅极52完全对应的第二沟道区323、及位于所述第二沟道区323两侧的第二源极接触区321、第二漏极接触区322。
具体的，所述第一源极接触区311与第一漏极接触区312均为N型重掺杂区，所述第二源极接触区321与第二漏极接触区322均为P型重掺杂区；
或者，所述第一源极接触区311与第一漏极接触区312均为P型重掺杂区，所述第二源极接触区321与第二漏极接触区322均为N型重掺杂区；
所述N型重掺杂区中掺入的杂质为磷离子等五价离子，所述P型重掺杂区中掺入的杂质为硼离子等三价离子。
具体的，所述层间介电层6及栅极绝缘层4上设有分别对应于所述第一源极接触区311、第一漏极接触区312上方的第一通孔61，以及分别对应于所述第二源极接触区321、第二漏极接触区322上方的第二通孔62；所述第一源极71、第一漏极72分别经由第一通孔61与所述第一源极接触区311、第一漏极接触区312相接触，所述第二源极73、第二漏极74分别经由第二通孔62与所述第二源极接触区321、第二漏极接触区322相接触。
具体的，所述平坦层8及钝化层9上对应于所述第二漏极74的上方设有第三通孔91，所述像素电极10经由第三通孔91与所述第二漏极74相接触。
具体的，所述缓冲层2可以为氧化硅(SiOx)层、氮化硅(SiNx)层、或氧化硅层与氮化硅层的堆叠组合。
所述第一栅极51、第二栅极52、第一源极71、第一漏极72、第二源极73、第二漏极74可以为两钼层之间夹设一铝层的复合层结构(Mo/Al/Mo)、或者为两钛层之间夹设一铝层的复合层结构(Ti/Al/Ti)。
具体的，所述像素电极10的材料为ITO(氧化铟锡)。
综上所述，本发明的TFT基板的制作方法，通过对有源层的源、漏极接触区进行蚀刻，使其高度低于中间沟道区的高度，并且将所述源、漏极接触区设计为台阶状，使得载流子在漏极接触区附近受到偏离多晶硅/栅极绝缘层界面方向电场的作用(Vds电场)，迁移路径被拉离多晶硅/栅极绝缘层界面，减少高能载子注入栅极绝缘层内，并且由于漏极接触区的台阶的存在，使得漏极接触区附近横向电场(Vds电场)峰值强度以及漏极接触区纵向电场(Vgs电场)强度均下降，夹断点往漏极接触区边缘移动，减小阈值电压漂移等，提高TFT可靠性；本发明的TFT基板，通过将所述有源层的源、漏极接触区的高度设计为低于中间沟道区的高度，并且将所述源、漏极接触区设计为台阶状，使得漏极接触区附近横向电场(Vds电场)峰值强度以及漏极接触区纵向电场(Vgs电场)强度均下降，夹断点往漏极接触区边缘移动，减小阈值电压漂移等，提高TFT可靠性。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (7)
1.一种TFT基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(1)，在基板(1)上依次沉积缓冲层(2)与非晶硅层(21)；
步骤2、对所述非晶硅层(21)进行准分子激光退火或固相晶化处理，使所述非晶硅层转化为低温多晶硅层，采用一道光刻制程对所述低温多晶硅层进行图案化处理，得到间隔设置的第一有源层(31)、第二有源层(32)；
步骤3、在所述第一有源层(31)、第二有源层(32)、及基板(1)上涂布光阻层(30)，通过对所述光阻层(30)进行曝光、显影，暴露出所述第一有源层(31)的两端区域，以所述光阻层(30)为遮蔽层，对所述第一有源层(31)的两端进行N型或P型离子注入，得到分别位于所述第一有源层(31)两端的第一源极接触区(311)与第一漏极接触区(312)；定义所述第一源极接触区(311)与第一漏极接触区(312)之间的区域为第一沟道区(313)；
步骤4、对所述光阻层(30)进行灰化处理，对所述第一有源层(31)的第一源极接触区(311)与第一漏极接触区(312)进行部分刻蚀，使所述第一源极接触区(311)与第一漏极接触区(312)的高度均低于所述第一沟道区(313)的高度；
步骤5、剥离光阻层(30)，在所述第一有源层(31)、第二有源层(32)、及基板(1)上沉积栅极绝缘层(4)，在所述栅极绝缘层(4)上沉积第一金属层，采用一道光刻制程对该第一金属层进行图案化处理，得到分别对应于第一有源层(31)、第二有源层(32)上方的第一栅极(51)、第二栅极(52)；
步骤6、在所述第一栅极(51)、第二栅极(52)上方涂布光阻层(50)，对所述光阻层(50)进行曝光、显影，暴露出第二栅极(52)以及栅极绝缘层(4)上对应于所述第二有源层(32)上方的区域；以所述第二栅极(52)为遮蔽层，对所述第二有源层(32)的两端进行P型或N型离子注入，得到分别位于所述第二有源层(32)两端的第二源极接触区(321)、第二漏极接触区(322)，定义所述第二源极接触区(321)与第二漏极接触区(322)之间的区域为第二沟道区(323)；
步骤7、剥离光阻层(50)，在所述第一栅极(51)、第二栅极(52)、及栅极绝缘层(4)上沉积层间介电层(6)，采用一道光刻制程对所述层间介电层(6)及栅极绝缘层(4)进行图案化处理，在所述层间介电层(6)及栅极绝缘层(4)上对应于所述第一源极接触区(311)、第一漏极接触区(312)的上方形成第一通孔(61)，对应于所述第二源极接触区(321)、第二漏极接触区(322)的上方形成第二通孔(62)；
步骤8、在所述层间介电层(6)上沉积第二金属层，采用一道光刻制程对该第二金属层进行图案化处理，得到第一源极(71)、第一漏极(72)、第二源极(73)、第二漏极(74)，所述第一源极(71)、第一漏极(72)分别经由第一通孔(61)与所述第一源极接触区(311)、第一漏极接触区(312)相接触，所述第二源极(73)、第二漏极(74)分别经由第二通孔(62)与所述第二源极接触区(321)、第二漏极接触区(322)相接触；
步骤9、在所述第一源极(71)、第一漏极(72)、第二源极(73)、第二漏极(74)、及层间介电层(6)上涂布平坦层(8)，在所述平坦层(8)上沉积钝化层(9)，采用一道光刻制程对所述平坦层(8)及钝化层(9)进行图案化处理，在所述平坦层(8)及钝化层(9)上对应于所述第二漏极(74)的上方形成第三通孔(91)；
步骤10、在所述钝化层(9)沉积透明导电氧化物层，采用一道光刻制程对所述透明导电氧化物层进行图案化处理，得到像素电极(10)，所述像素电极(10)经由第三通孔(91)与所述第二漏极(74)相接触，从而完成TFT基板的制作；
经过所述步骤4的刻蚀后，所述第一源极接触区(311)、第一漏极接触区(312)的上表面为低于所述第一沟道区(313)上表面的斜面，即所述第一源极接触区(311)、第一漏极接触区(312)的上表面相对于所述第一沟道区(313)上表面形成一个台阶；
或者，所述第一源极接触区(311)、第一漏极接触区(312)的上表面包括从所述第一沟道区(313)向外侧高度依次递减的数个台阶，所述数个台阶的台阶面为平面或斜面；
所述步骤4中，采用氧气对所述光阻层(30)进行灰化处理，同时在氧气中加入多晶硅刻蚀性气体对所述第一源极接触区(311)与第一漏极接触区(312)进行刻蚀；
或者，首先采用氧气对所述光阻层(30)进行灰化处理，然后采用光刻制程对所述第一源极接触区(311)与第一漏极接触区(312)进行刻蚀。
2.如权利要求1所述的TFT基板的制作方法，其特征在于，当所述步骤4对第一源极接触区(311)与第一漏极接触区(312)进行N型离子注入时，所述步骤6对所述第二源极接触区(321)与第二漏极接触区(322)进行P型离子注入；
当所述步骤4对所述第一源极接触区(311)与第一漏极接触区(312)进行P型离子注入时，所述步骤6对第二源极接触区(321)与第二漏极接触区(322)进行N型离子注入。
3.如权利要求1所述的TFT基板的制作方法，其特征在于，所述N型离子为磷离子，所述P型离子为硼离子。
4.一种TFT基板，其特征在于，包括：一基板(1)，设于所述基板(1)上的缓冲层(2)，设于所述缓冲层(2)上的第一有源层(31)、第二有源层(32)，设于所述第一有源层(31)、第二有源层(32)上的栅极绝缘层(4)，设于所述栅极绝缘层(4)上且分别与所述第一有源层(31)、第二有源层(32)对应设置的第一栅极(51)、第二栅极(52)，设于所述第一栅极(51)、第二栅极(52)上的层间介电层(6)，设于所述层间介电层(6)上的第一源极(71)、第一漏极(72)、第二源极(73)、第二漏极(74)，设于所述第一源极(71)、第一漏极(72)、第二源极(73)、第二漏极(74)上的平坦层(8)，设于所述平坦层(8)上的钝化层(9)，以及设于所述钝化层(9)上的像素电极(10)；
其中，所述第一有源层(31)、第二有源层(32)均为低温多晶硅层；
所述第一有源层(31)包括位于中间的第一沟道区(313)、及位于所述第一沟道区(313)两侧的第一源极接触区(311)、第一漏极接触区(312)，且所述第一源极接触区(311)与第一漏极接触区(312)的高度均低于所述第一沟道区(313)的高度；
所述第二有源层(32)包括位于中间且与所述第二栅极(52)完全对应的第二沟道区(323)、及位于所述第二沟道区(323)两侧的第二源极接触区(321)、第二漏极接触区(322)；
所述第一源极接触区(311)、第一漏极接触区(312)的上表面为低于所述第一沟道区(313)上表面的斜面，即所述第一源极接触区(311)、第一漏极接触区(312)的上表面相对于所述第一沟道区(313)上表面形成一个台阶；
或者，所述第一源极接触区(311)、第一漏极接触区(312)的上表面包括从所述第一沟道区(313)向外侧高度依次递减的数个台阶，所述数个台阶的台阶面为平面或斜面。
5.如权利要求4所述的TFT基板，其特征在于，所述第一源极接触区(311)与第一漏极接触区(312)均为N型重掺杂区，所述第二源极接触区(321)与第二漏极接触区(322)均为P型重掺杂区；
或者，所述第一源极接触区(311)与第一漏极接触区(312)均为P型重掺杂区，所述第二源极接触区(321)与第二漏极接触区(322)均为N型重掺杂区。
6.如权利要求5所述的TFT基板，其特征在于，所述N型重掺杂区中掺入的杂质为磷离子，所述P型重掺杂区中掺入的杂质为硼离子。
7.如权利要求4所述的TFT基板，其特征在于，所述层间介电层(6)及栅极绝缘层(4)上设有分别对应于所述第一源极接触区(311)、第一漏极接触区(312)上方的第一通孔(61)，以及分别对应于所述第二源极接触区(321)、第二漏极接触区(322)上方的第二通孔(62)；所述第一源极(71)、第一漏极(72)分别经由第一通孔(61)与所述第一源极接触区(311)、第一漏极接触区(312)相接触，所述第二源极(73)、第二漏极(74)分别经由第二通孔(62)与所述第二源极接触区(321)、第二漏极接触区(322)相接触；
所述平坦层(8)及钝化层(9)上对应于所述第二漏极(74)的上方设有第三通孔(91)，所述像素电极(10)经由第三通孔(91)与所述第二漏极(74)相接触。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510471923.XA CN105097841B (zh) | 2015-08-04 | 2015-08-04 | Tft基板的制作方法及tft基板 |
| US14/778,090 US9570618B1 (en) | 2015-08-04 | 2015-08-24 | TFT substrate manufacturing method and TFT substrate |
| PCT/CN2015/087912 WO2017020362A1 (zh) | 2015-08-04 | 2015-08-24 | Tft基板的制作方法及tft基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510471923.XA CN105097841B (zh) | 2015-08-04 | 2015-08-04 | Tft基板的制作方法及tft基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097841A CN105097841A (zh) | 2015-11-25 |
| CN105097841B true CN105097841B (zh) | 2018-11-23 |
Family
ID=54577906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510471923.XA Active CN105097841B (zh) | 2015-08-04 | 2015-08-04 | Tft基板的制作方法及tft基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9570618B1 (zh) |
| CN (1) | CN105097841B (zh) |
| WO (1) | WO2017020362A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105552084A (zh) * | 2015-12-14 | 2016-05-04 | 昆山工研院新型平板显示技术中心有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN105489618B (zh) * | 2016-01-22 | 2019-04-26 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法 |
| CN106094366B (zh) * | 2016-08-23 | 2019-02-01 | 深圳市华星光电技术有限公司 | Ips型阵列基板的制作方法及ips型阵列基板 |
| JP2019021659A (ja) * | 2017-07-11 | 2019-02-07 | キヤノン株式会社 | 半導体装置および機器 |
| CN107768309B (zh) * | 2017-10-11 | 2019-12-10 | 深圳市华星光电半导体显示技术有限公司 | 混合型cmos器件及其制作方法 |
| US10559696B2 (en) | 2017-10-11 | 2020-02-11 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Hybrid CMOS device and manufacturing method thereof |
| US10957713B2 (en) * | 2018-04-19 | 2021-03-23 | Wuhan China Star Optoelectronics Technology Co., Ltd. | LTPS TFT substrate and manufacturing method thereof |
| CN108565247B (zh) * | 2018-04-19 | 2020-09-29 | 武汉华星光电技术有限公司 | Ltps tft基板的制作方法及ltps tft基板 |
| KR20200069446A (ko) * | 2018-12-06 | 2020-06-17 | 삼성디스플레이 주식회사 | 박막트랜지스터와 그것을 구비한 디스플레이 장치 및 그들의 제조방법 |
| CN110620119A (zh) * | 2019-08-26 | 2019-12-27 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060091397A1 (en) * | 2004-11-04 | 2006-05-04 | Kengo Akimoto | Display device and method for manufacturing the same |
| JP4957942B2 (ja) * | 2005-08-05 | 2012-06-20 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタを備えた半導体装置の製造方法 |
| JP2008021719A (ja) * | 2006-07-11 | 2008-01-31 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタ装置およびその製造方法 |
| CN100505221C (zh) * | 2007-03-28 | 2009-06-24 | 友达光电股份有限公司 | 液晶显示器的半导体结构及其制作方法 |
| KR101563409B1 (ko) * | 2010-11-04 | 2015-10-26 | 샤프 가부시키가이샤 | 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법 |
| KR101877448B1 (ko) * | 2011-06-30 | 2018-07-12 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| CN102299104A (zh) * | 2011-09-20 | 2011-12-28 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法及tft阵列基板 |
| CN104465509B (zh) * | 2013-09-18 | 2017-08-04 | 昆山国显光电有限公司 | 一种oled显示器件阵列基板及其制备方法 |
| CN103700709B (zh) * | 2013-12-27 | 2016-10-05 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示器 |
| KR102295611B1 (ko) * | 2013-12-27 | 2021-08-30 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판의 제조방법 |
| KR102188690B1 (ko) * | 2014-01-20 | 2020-12-09 | 삼성디스플레이 주식회사 | 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치 |
| TWM483036U (zh) * | 2014-03-06 | 2014-08-01 | li-xing You | 香爐之過濾系統 |
| CN104465702B (zh) * | 2014-11-03 | 2019-12-10 | 深圳市华星光电技术有限公司 | Amoled背板的制作方法 |
| CN104600028B (zh) * | 2014-12-24 | 2017-09-01 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及其结构 |
| CN104617104B (zh) * | 2015-01-08 | 2017-06-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
-
2015
- 2015-08-04 CN CN201510471923.XA patent/CN105097841B/zh active Active
- 2015-08-24 WO PCT/CN2015/087912 patent/WO2017020362A1/zh active Application Filing
- 2015-08-24 US US14/778,090 patent/US9570618B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017020362A1 (zh) | 2017-02-09 |
| US9570618B1 (en) | 2017-02-14 |
| CN105097841A (zh) | 2015-11-25 |
| US20170040462A1 (en) | 2017-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105097841B (zh) | Tft基板的制作方法及tft基板 | |
| CN106558594B (zh) | 阵列基板、显示面板、显示装置及制备方法 | |
| CN104465702B (zh) | Amoled背板的制作方法 | |
| CN103996716B (zh) | 一种多晶硅薄膜晶体管的制备方法 | |
| CN103730510B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| WO2017020358A1 (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
| CN105929615A (zh) | 一种薄膜晶体管阵列基板及液晶面板 | |
| CN104240633A (zh) | 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法 | |
| CN104882485A (zh) | 薄膜晶体管及其制造方法 | |
| CN105304500B (zh) | N型tft的制作方法 | |
| CN110649101B (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104576399B (zh) | 一种薄膜晶体管及其制造方法 | |
| WO2016061961A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102405527A (zh) | 显示装置用薄膜半导体器件及其制造方法 | |
| CN105702623A (zh) | Tft阵列基板的制作方法 | |
| US20210091124A1 (en) | Manufacturing method for cmos ltps tft substrate | |
| CN103985716B (zh) | 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板 | |
| CN109037343B (zh) | 一种双层沟道薄膜晶体管及其制备方法、显示面板 | |
| US20150380565A1 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
| CN108565247B (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| CN104779167A (zh) | 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板 | |
| CN105789317A (zh) | 薄膜晶体管器件及其制备方法 | |
| CN104465509B (zh) | 一种oled显示器件阵列基板及其制备方法 | |
| CN104241390A (zh) | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |