[go: up one dir, main page]

KR102449066B1 - 표시장치용 어레이기판 및 그 제조방법 - Google Patents

표시장치용 어레이기판 및 그 제조방법 Download PDF

Info

Publication number
KR102449066B1
KR102449066B1 KR1020150188868A KR20150188868A KR102449066B1 KR 102449066 B1 KR102449066 B1 KR 102449066B1 KR 1020150188868 A KR1020150188868 A KR 1020150188868A KR 20150188868 A KR20150188868 A KR 20150188868A KR 102449066 B1 KR102449066 B1 KR 102449066B1
Authority
KR
South Korea
Prior art keywords
light blocking
layer
electrode
blocking layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150188868A
Other languages
English (en)
Other versions
KR20170078394A (ko
Inventor
김수용
김영준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150188868A priority Critical patent/KR102449066B1/ko
Publication of KR20170078394A publication Critical patent/KR20170078394A/ko
Application granted granted Critical
Publication of KR102449066B1 publication Critical patent/KR102449066B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L51/5281—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H01L27/3223—
    • H01L27/3246—
    • H01L27/3262—
    • H01L27/3276—
    • H01L29/78618—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 화소를 포함하는 기판과, 상기 기판 상부에 배치되고, 테이퍼 형상을 갖는 차광층과, 상기 차광층 상부에 배치되고, 액티브층, 게이트전극, 소스전극 및 드레인전극을 포함하는 박막트랜지스터와, 상기 기판 상부에 배치되고, 서로 교차하여 상기 화소를 정의하는 게이트배선 및 데이터배선을 포함하고, 상기 소스전극 및 상기 드레인전극은 각각 콘택홀을 통하여 상기 액티브층에 연결되고, 상기 차광층은 상기 콘택홀 영역을 제외한 상기 액티브층 하부에 배치되는 표시장치용 어레이기판을 제공하는데, 차광층을 콘택홀이 형성되는 부분을 제외한 액티브층 하부에 형성함으로써, 콘택홀을 통한 전극과 차광층의 단락을 방지하여 수율이 개선되고 제조비용이 절감되고 표시품질이 개선된다.

Description

표시장치용 어레이기판 및 그 제조방법{Array Substrate For Display Device And Method Of Fabricating The Same}
본 발명은 어레이기판에 관한 것으로서, 보다 상세하게는, 박막트랜지스터를 포함하는 표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
최근 정보화 사회가 발전함에 따라, 디스플레이 분야에 대한 요구도 다양한 형태로 증가하고 있으며, 이에 부응하여 박형화, 경량화, 저소비 전력화 등의 특징을 지닌 다양한 종류의 평판표시장치(flat panel display: FPD), 예를 들어, 액정표시장치(liquid crystal display: LCD), 플라즈마 표시장치(plasma display panel: PDP), 유기발광다이오드 표시장치(organic light emitting diode: OLED) 등이 널리 연구되고 있다.
이러한 표시장치는, 다수의 화소영역을 포함하는 표시패널과, 표시패널에 신호 및 전원을 공급하는 구동부로 구성되는데, 표시패널의 어레이기판의 다수의 화소영역에는 박막트랜지스터(thin film transistor: TFT)가 형성된다.
일반적으로 박막트지스터의 액티브층은 주로 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon) 등과 같은 반도체 물질을 이용하여 제작되며, 표시장치에 있어서 균일한 전기적 특성을 구현할 수 있다.
그런데, 최근 대면적 및 고해상도의 표시장치가 요구됨에 따라, 보다 빠른 신호처리속도와 함께 안정된 작동 및 내구성이 확보된 박막트랜지스터의 필요성이 대두되고 있으나, 비정질 실리콘 박막트랜지스터는 이동도(mobility)가 1cm2/Vsec 이하 이므로, 대면적 및 고해상도의 표시장치에 사용되기에 부족한 면이 부각되었다.
이에 따라, 이동도 및 오프전류 등의 전기적 특성이 우수한 산화물 반도체 물질로 액티브층을 형성하는 산화물 박막트랜지스터에 대한 연구가 활발히 진행되고 있다.
이러한 박막트랜지스터에서 액티브층에 빛이 조사될 경우, 누설전류가 발생하여 박막트랜지스터가 오동작할 수 있는데, 이를 방지하기 위하여 박막트랜지스터의 액티브층 하부에 형성되는 차광층을 포함하는 어레이기판이 제안되었는데, 이를 도면을 참조하여 설명한다.
도 1은 종래의 표시장치용 어레이기판의 평면도이고, 도 2는 도 1의 절단선 II-II에 따른 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 종래의 표시장치용 어레이기판은, 기판(20)과, 기판(20) 상부에 형성되는 구동 박막트랜지스터(Td) 및 스토리지 커패시터(Cs)를 포함한다.
구체적으로, 기판(20) 상부에는 차광층(22) 및 파워배선(24)이 형성되고, 차광층(22) 및 파워배선(24) 상부의 기판(20) 전면에는 버퍼층(26)이 형성된다.
차광층(22)에 대응되는 버퍼층(26) 상부에는 제1 및 제2액티브층(28, 30)이 형성되고, 제1액티브층(28) 상부에는 게이트절연층(32)이 형성된다.
제1액티브층(28)은 중앙의 채널영역(28a)과 채널영역(28a) 양측의 소스드레인 영역(28b)을 포함하고, 게이트절연층(32)은 채널영역(28a)에 대응되도록 형성된다.
게이트절연층(32) 상부에는 게이트전극(34)이 형성되고, 게이트전극(34) 상부의 기판(20) 전면에는 층간절연층(36)이 형성된다.
층간절연층(36)에는 제1 및 제2액티브층(28, 30)을 각각 노출하는 제1 및 제2콘택홀(CH1, CH2)이 형성되고, 층간절연층(36) 및 버퍼층(26)에는 파워배선(24)을 노출하는 제3콘택홀(CH3)이 형성된다.
층간절연층(36) 상부에는 드레인전극(38), 연결전극(40) 및 소스전극(42)이 형성된다.
여기서, 제1액티브층(28), 게이트전극(34), 소스전극(42) 및 드레인전극(38)은 구동 박막트랜지스터(Td)를 구성하고, 제2액티브층(28)은 별도의 게이트전극, 소스전극 및 드레인 전극과 함께 스위칭 박막트랜지스터를 구성한다.
그리고, 드레인전극(38), 연결전극(40) 및 소스전극(42) 상부에는 보호층(44)이 형성되고, 보호층(42) 상부에는 화소전극(46)이 형성된다.
여기서, 제1액티브층(28) 및 연결전극(40)과 그 사이의 층간절연층(36)은 제1커패시터를 구성하고, 연결전극(40) 및 화소전극(46)과 그 사이의 보호층(44)은 제2커패시터를 구성하고, 제1 및 제2커패시터는 스토리지 커패시터(Cs)를 구성한다.
드레인전극(38)은, 제1콘택홀(CH1)을 통하여 제1액티브층(28)에 연결되고, 제3콘택홀(CH3)을 통하여 파워배선(24)에 연결된다.
연결전극(40)은, 제2콘택홀(CH2)을 통하여 제2액티브층(30)에 연결되고, 별도의 콘택홀을 통하여 게이트전극(34)에 연결된다.
그리고, 소스전극(42)은, 게이트전극(34)을 기준으로 제1콘택홀(CH1)과 반대쪽에 위치하는 별도의 콘택홀을 통하여 제1액티브층(28)에 연결되고, 다른 별도의 콘택홀을 통하여 차광층(22)에 연결된다.
이상과 같은 종래의 표시장치용 어레이기판에서는, 제1 및 제2액티브층(28, 30) 하부에 입사광을 차단하기 위한 차광층(22)이 형성되는데, 차광층(22)의 단차부(B)에 의하여 제2액티브층(30)이 절단되는 불량이 발생할 수 있다.
즉, 차광층(22)의 두께에 비하여 제1 및 제2액티브층(28, 30)의 두께는 상대적으로 작으므로, 차광층(22)의 단차부(B)에서 제2액티브층(30)이 파괴되어 절단될 수 있으며, 그 결과 스위칭 박막트랜지스터의 드레인전극과 구동 박막트랜지스터(Td)의 게이트전극(34)이 단선(open)되어 해당 화소가 동작하지 않게 되는 문제가 있다.
이러한 문제를 최소화하기 위하여, 제1 및 제2액티브층(28, 30) 전체가 차광층(22) 상부, 즉 차광층(22) 내부에 배치되도록 차광층(22)을 확장 형성할 수 있는데, 이 경우 제1 및 제2콘택홀(CH1, H2)의 하부에도 차광층(22)이 형성된다.
그런데, 층간절연층(36) 적층 후 이러한 콘택홀영역(A)에 제1 및 제2콘택홀(CH1, H2)을 형성하기 위한 식각공정에서, 이물질 등에 의하여 층간절연층(36) 뿐만 아니라 제1 및 제2액티브층(28, 30)과 버퍼층(26)까지 제거될 수 있다.
즉, 제1 및 제2콘택홀(CH1, CH2)을 통하여 제1 및 제2액티브층(28, 30)의 측면과 차광층(22)의 상면이 노출될 수 있으며, 후속공정에서 형성되는 드레인전극(38) 및 연결전극(40)이 각각 제1 및 제2액티브층(28, 30)의 측면과 접촉하고 차광층(22)의 상면과 접촉함으로써, 제1 및 제2액티브층(28, 30)과 차광층(22)이 각각 드레인전극(38) 및 연결전극(40)에 의하여 서로 전기적으로 연결될 수 있다.
이때, 차광층(22)은 구동 박막트랜지스터(Td)의 동작에 영향을 주지 않도록 소스전극(42)에 연결되어 있으므로, 구동 박막트랜지스터(Td)의 드레인전극(38)과 소스전극(42)이 차광층(22)을 통하여 전기적으로 연결되는데, 유기발광다이오드 표시장치의 경우 구동 박막트랜지스터(Td)의 드레인전극(38) 및 소스전극(42)의 단락(shortage)은 휘점 불량으로 나타나서 표시품질이 저하되고 수율이 감소하는 문제가 있다.
본 발명은 이러한 문제점을 해결하기 위하여 제시된 것으로, 습식식각 및 건식식각의 2단계 식각공정을 통하여 차광층을 형성하여 차광층의 측면이 약 60도 이하의 각을 갖도록 함으로써, 차광층의 단차부에 의한 액티브층의 절단을 방지하여 수율이 개선되고 제조비용이 절감되는 표시장치용 어레이기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
그리고, 본 발명은, 차광층을 콘택홀이 형성되는 부분을 제외한 박막트랜지스터의 액티브층 하부에 선택적으로 형성함으로써, 콘택홀을 통한 전극과 차광층의 단락을 방지하여 수율이 개선되고 제조비용이 절감되고 표시품질이 개선되는 표시장치용 어레이기판 및 그 제조방법을 제공하는 것을 다른 목적으로 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 화소를 포함하는 기판과, 상기 기판 상부에 배치되고, 테이퍼 형상을 갖는 차광층과, 상기 차광층 상부에 배치되고, 액티브층, 게이트전극, 소스전극 및 드레인전극을 포함하는 박막트랜지스터와, 상기 기판 상부에 배치되고, 서로 교차하여 상기 화소를 정의하는 게이트배선 및 데이터배선을 포함하고, 상기 소스전극 및 상기 드레인전극은 각각 콘택홀을 통하여 상기 액티브층에 연결되고, 상기 차광층은 상기 콘택홀 영역을 제외한 상기 액티브층 하부에 배치되는 표시장치용 어레이기판을 제공한다.
그리고, 상기 차광층은 상기 기판에 대하여 10도 내지 60도로 경사진 측면을 가질 수 있다.
또한, 상기 차광층은 불투명한 금속물질, 불투명한 유기물질, 불투명한 반도체물질 중 하나를 포함할 수 있다.
그리고, 상기 액티브층은 비정질 실리콘, 다결정 실리콘, 산화물 반도체물질 중 하나를 포함할 수 있다.
한편, 본 발명은, 화소를 포함하는 기판 상부에 테이퍼 형상을 갖는 차광층을 형성하는 단계와, 상기 차광층 상부에 액티브층, 게이트전극, 소스전극 및 드레인전극을 포함하는 박막트랜지스터를 형성하는 단계와, 상기 기판 상부에 서로 교차하여 상기 화소를 정의하는 게이트배선 및 데이터배선을 형성하는 단계를 포함하고, 상기 소스전극 및 상기 드레인전극은 각각 콘택홀을 통하여 상기 액티브층에 연결되고, 상기 차광층은 상기 콘택홀 영역을 제외한 상기 액티브층 하부에 배치되는 표시장치용 어레이기판의 제조방법을 제공한다.
그리고, 상기 차광층을 형성하는 단계는, 상기 기판 상부에 차광물질층을 형성하는 단계와, 상기 차광물질층 상부에 포토레지스트패턴을 형성하는 단계와, 상기 포토레지스트패턴을 식각마스크로 이용하는 건식식각을 통하여 상기 차광층을 형성하는 단계를 포함할 수 있다.
또한, 상기 포토레지스트패턴은 상기 건식식각의 식각가스에 등방적으로 제거될 수 있다.
그리고, 상기 차광층을 형성하는 단계는, 상기 건식식각 전에 상기 포토레지스트패턴을 식각마스크를 이용하는 습식식각을 통하여 상기 차광물질층을 식각하여 차광물질패턴을 형성하는 단계를 더 포함할 수 있다.
본 발명은, 습식식각 및 건식식각의 2단계 식각공정을 통하여 차광층을 형성하여 차광층의 측면이 약 60도 이하의 각을 갖도록 함으로써, 차광층의 단차부에 의한 액티브층의 절단을 방지하여 수율이 개선되고 제조비용이 절감되는 효과를 갖는다.
그리고, 본 발명은, 차광층을 콘택홀이 형성되는 부분을 제외한 박막트랜지스터의 액티브층 하부에 선택적으로 형성함으로써, 콘택홀을 통한 전극과 차광층의 단락을 방지하여 수율이 개선되고 제조비용이 절감되고 표시품질이 개선되는 효과를 갖는다.

도 1은 종래의 표시장치용 어레이기판의 평면도.
도 2는 도 1의 절단선 II-II에 따른 단면도.
도 3은 본 발명의 실시예에 따른 표시장치용 어레기판을 도시한 도면.
도 4는 본 발명의 실시예에 따른 표시장치용 어레이기판의 평면도.
도 5는 도 4의 절단선 V-V에 따른 단면도.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 표시장치용 어레이기판의 차광층 형성공정을 설명하기 위한 단면도.
첨부한 도면을 참고로 하여 본 발명에 따른 표시장치용 어레이기판 및 그 제조방법을 설명한다.
도 3은 본 발명의 실시예에 따른 표시장치용 어레기판을 도시한 도면으로, 유기발광다이오드 표시장치를 예로 들어 설명한다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치용 어레이기판의 화소는, 스위칭 박막트랜지스터(Ts), 구동 박막트랜지스터(Td), 기준 박막트랜지스터(Tr), 스토리지 커패시터(Cs) 및 발광다이오드(De)를 포함한다.
도시하지는 않았지만, 표시장치용 어레이기판은 서로 교차하여 화소를 정의하는 게이트배선 및 데이터배선과, 게이트배선으로부터 이격되는 센싱배선과, 데이터배선으로부터 이격되는 파워배선 및 기준배선 등의 다수의 배선을 포함할 수 있다.
스위칭 박막트랜지스터(Ts)는 게이트배선의 게이트신호에 따라 데이터배선의 데이터신호(Vd)를 구동 박막트랜지스터(Td)에 공급하고, 구동 박막트랜지스터(Td)는 스위칭 박막트랜지스터(Ts)를 통하여 게이트전극에 인가되는 데이터신호(Vd)에 따라 파워배선의 고전위전압(EVDD)을 발광 다이오드(De)에 공급한다.
그리고, 기준 박막트랜지스터(Tr)는 센싱배선의 센싱신호(Vs)에 따라 기준배선의 기준신호(Vr)를 구동 박막트랜지스터(Td) 및 발광다이오드(De) 사이의 노드(node)에 공급하거나, 구동 박막트랜지스터(Td) 및 발광다이오드(De) 사이의 노드의 전압을 외부로 전달한다.
발광다이오드(De)는 구동 박막트랜지스터(Td) 및 발광다이오드(De) 사이의 노드의 전압과 저전위전압(EVSS)의 전압차에 따른 상이한 전류를 이용하여 다양한 계조(gray level)를 표시한다.
이러한 표시장치용 어레이기판의 구동 박막트랜지스터의 구성을 도면을 참조하여 설명한다.
도 4는 본 발명의 실시예에 따른 표시장치용 어레이기판의 평면도이고, 도 5는 도 4의 절단선 V-V에 따른 단면도로서, 도 3을 함께 참조하여 설명한다.
도 4 및 도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치용 어레이기판은, 기판(120)과, 기판(120) 상부에 형성되는 스위칭 박막트랜지스터(Ts), 구동 박막트랜지스터(Td) 및 스토리지 커패시터(Cs)를 포함한다.
구체적으로, 기판(120) 상부에는 차광층(122) 및 파워배선(124)이 형성되고, 차광층(122) 및 파워배선(124) 상부의 기판(120) 전면에는 버퍼층(126)이 형성된다.
차광층(122)은 박막트랜지스터의 액티브층으로 입사되는 빛을 차단하기 위한 것으로, 예를 들어, 불투명한 금속물질, 불투명한 유기물질, 불투명한 반도체물질 중 적어도 하나를 포함할 수 있다.
이때, 차광층(122)은 습식식각(wet etching) 및 건식식각(dry etching)의 2단계 식각공정을 통하여 형성됨으로써, 측면이 기판(120)에 대하여 약 60도 이하의 각으로 경사진 테이퍼(taper) 형상을 갖는데, 2단계 식각공정에 대해서는 도 6a 내지 도 6c에서 상세히 설명한다.
차광층(122)에 대응되는 버퍼층(126) 상부에는 제1액티브층(128)이 형성되고, 차광층(122)에 대응되지 않는 버퍼층(126) 상부에는 제1액티브층(128)과 이격되는 제2액티브층(130)이 형성되는데, 제1액티브층(128)은 중앙의 채널영역(128a)과 채널영역(128a) 양측의 소스드레인 영역(128b)을 포함한다.
제1 및 제2액티브층(128, 130)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon)과 같은 실리콘이나, 인듐 갈륨 징크 옥사이드(indium gallium zinc oxide: IGZO), 징크 틴 옥사이드(zinc tin oxide: ZTO), 징크 인듐 옥사이드(zinc indium oxide: ZIO)와 같은 산화물 반도체물질로 이루어질 수 있다.
여기서, 차광층(122)은 기판(120)에 대하여 60도 이하의 각으로 경사진 측면을 가지므로, 차광층(122)의 단차부(B)는 종래에 비하여 완화되며, 버퍼층(126)을 통하여 더 완화된다.
따라서, 차광층(122)의 단차부(B)에 대응되는 버퍼층(126) 상부에 제1 및 제2액티브층(128, 130)이 형성되더라도, 제1 및 제2액티브층(128, 130)은 절단되지 않으며, 스위칭 박막트랜지스터의 드레인전극과 구동 박막트랜지스터(Td)의 게이트전극(134)의 단선이 방지된다.
제1액티브층(128)의 채널영역(128a) 상부에는 게이트절연층(132)이 형성되고, 게이트절연층(132) 상부에는 게이트전극(134)이 형성된다.
이러한 게이트절연층(132) 및 게이트전극(134)은 하나의 마스크공정을 통하여 형성할 수 있다.
예를 들어, 산화물 반도체물질로 제1 및 제2액티브층(128, 130)을 형성할 경우, 제1액티브층(128) 상부의 기판(120) 전면에 게이트절연물질층을 형성하고, 게이트절연물질층 상부에 금속물질을 이용하여 게이트전극물질층을 형성하고, 사진식각공정을 통하여 게이트전극물질층을 패터닝 하여 게이트전극(134)을 형성하고, 연속적으로 게이트절연물질층을 패터닝함으로써, 게이트전극(134) 및 게이트전극(134)에 대응되는 게이트절연층(132)을 형성할 수 있다.
이때, 게이트전극물질층은 습식식각(wet etching)으로 패터닝 할 수 있고, 게이트절연물질층은 건식식각(dry etching)으로 패터닝 할 수 있으며, 건식식각 공정 중에 게이트전극(134) 외부로 노출되는 제1액티브층(128)의 양단부는 도체화 되어 도전성을 갖는 소스드레인영역(128b)이 될 수 있다.
그리고, 게이트전극(134) 상부의 기판(120) 전면에는 층간절연층(136)이 형성된다.
층간절연층(136)에는 제1 및 제2액티브층(128, 130)을 각각 노출하는 제1 및 제2콘택홀(CH1, CH2)이 형성되고, 층간절연층(136) 및 버퍼층(126)에는 파워배선(124)을 노출하는 제3콘택홀(CH3)이 형성된다.
이때, 제1 및 제2콘택홀(CH1, CH2)을 통하여 노출되는 제1 및 제2액티브층(128, 130)의 직하부에는 차광층(122)이 형성되지 않으며, 제1 및 제2콘택홀(CH1, CH2)은 차광층(122)과 중첩되지 않고 평면적으로 이격되도록 배치된다.
따라서, 제1 및 제2콘택홀(CH1, CH2) 형성 공정 시 이물질 등에 의하여 제1 및 제2액티브층(128, 130)과 버퍼층(126)이 제거되더라도, 하부의 차광층(122)은 제1 및 제2콘택홀(CH1, CH2)을 통하여 노출되지 않으며, 그 결과 후속공정에서 형성되는 드레인전극(138) 및 연결전극(140)이 제1 및 제2콘택홀(CH1, CH2)을 통하여 제1 및 제2액티브층(128, 130)과 버퍼층(126) 하부까지 연장되는 경우에도 차광층(122)과는 접촉하지 않으며, 드레인전극(138) 및 연결전극(140)을 통한 제1 및 제2액티브층(128, 130)과 차광층(122)의 전기적 연결이 방지된다.
즉, 제1 및 제2콘택홀(CH1, CH2)과 같은 콘택홀 영역(A)을 제외한 제1 및 제2액티브층(128, 130) 하부에 차광층(122)을 선택적으로 형성함으로써, 드레인전극(138) 및 연결전극(140)을 통한 제1 및 제2액티브층(128, 130)과 차광층(122)의 단락(shortage)을 방지할 수 있다.
그리고, 층간절연층(136) 상부에는 드레인전극(138), 연결전극(140) 및 소스전극(142)이 형성된다.
여기서, 제1액티브층(128), 게이트전극(134), 소스전극(142) 및 드레인전극(138)은 구동 박막트랜지스터(Td)를 구성하고, 제2액티브층(128)은 별도의 게이트전극, 소스전극 및 드레인 전극과 함께 스위칭 박막트랜지스터를 구성한다.
그리고, 드레인전극(138), 연결전극(140) 및 소스전극(142) 상부에는 보호층(144)이 형성되고, 보호층(142) 상부에는 화소전극(146)이 형성된다.
여기서, 제1액티브층(128) 및 연결전극(140)과 그 사이의 층간절연층(136)은 제1커패시터를 구성하고, 연결전극(140) 및 화소전극(146)과 그 사이의 보호층(144)은 제2커패시터를 구성하고, 제1 및 제2커패시터는 소스전극(142) 및 게이트전극(134) 사이에 병렬 연결되는 스토리지 커패시터(Cs)를 구성한다.
드레인전극(138)은, 제1콘택홀(CH1)을 통하여 제1액티브층(128)에 연결되고, 제3콘택홀(CH3)을 통하여 파워배선(124)에 연결된다.
연결전극(140)은, 제2콘택홀(CH2)을 통하여 제2액티브층(130)에 연결되고, 별도의 콘택홀을 통하여 게이트전극(134)에 연결된다.
소스전극(142)은, 게이트전극(134)을 기준으로 제1콘택홀(CH1)과 반대쪽에 위치하는 별도의 콘택홀을 통하여 제1액티브층(128)에 연결되고, 다른 별도의 콘택홀을 통하여 차광층(122)에 연결된다.
그리고, 화소전극(146)은 보호층(144)의 콘택홀을 통하여 소스전극(142)에 연결되고, 소스전극(142)은 발광다이오드(De)의 양극(anode)일 수 있다.
이상과 같이, 본 발명의 실시예에 따른 표시장치용 어레이기판에서는, 제1 및 제2콘택홀(CH1, CH2)와 같은 콘택홀 영역을 제외한 제1 및 제2액티브층(128, 130) 하부에 차광층(122)을 선택적으로 형성함으로써, 드레인전극(138) 및 연결전극(140)을 통한 제1 및 제2액티브층(128, 130)과 차광층(122)의 단락(shortage)을 방지할 수 있으며, 그 결과 표시장치용 어레이기판의 수율이 개선되고 제조비용이 절감되며 표시장치의 영상의 표시품질이 개선된다.
그리고, 본 발명의 실시예에 따른 표시장치용 어레이기판에서는, 2단계 식각공정을 통하여 차광층(122)을 테이퍼 형상으로 형성함으로써, 후속공정에서의 차광층(122)의 단차부(B)에 의한 제1 및 제2액티브층(128, 130)의 절단을 방지할 수 있는데, 이러한 2단계 식각공정을 도면을 참조하여 설명한다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 표시장치용 어레이기판의 차광층 형성공정을 설명하기 위한 단면도이다.
도 6a에 도시한 바와 같이, 기판(120) 상부에 차광물질층(150)을 형성하고, 차광물질층(150) 상부에 제1포토레지스트(photoresist: PR)패턴(160)을 형성한다.
차광물질층(150)은, 불투명한 금속물질, 불투명한 유기물질, 불투명한 반도체물질 중 적어도 하나를 포함할 수 있으며, 스퍼터링(sputtering), 화학기상증착(CVD), 도포(coating) 등의 방법으로 형성될 수 있다.
예를 들어, 스퍼터로 약 100nm 내지 약 150nm의 몰리브덴 티타늄(MoTi)의 차광물질층(150)을 형성할 수 있다.
도 6b에 도시한 바와 같이, 제1PR패턴(160)을 식각마스크(etching mask)로 이용하여 하부의 차광물질층(150)을 습식식각(wet etching)함으로써, 차광물질패턴(152)을 형성한다.
이때, 제1PR패턴(160)은 습식식각용 식각액에 의하여 거의 영향을 받지 않고 제거되지 않아 원래의 형태를 유지하고, 차광물질패턴(152)은 측면이 기판(120)에 대하여 약 60도보다 큰 제1각(a)으로 경사진 테이퍼 형상 또는 역테이퍼 형상을 갖는다.
도 6c에 도시한 바와 같이, 제1PR패턴(160)을 식각마스크로 이용하여 하부의 차광물질패턴(152)을 건식식각(dry etching)함으로써, 차광층(122)을 형성한다.
이때, 제1PR패턴(160)은 건식식각용 식각가스에 의하여 등방적(isotropic)으로 제거되어 제1PR패턴(160)보다 폭 및 두께가 축소된 제2PR패턴(162)이 되는데, 건식식각 과정에서 제1PR패턴(160)의 폭이 축소됨에 따라 차광물질패턴(152)의 상면이 점차 드러나므로, 제2PR패턴(162)으로부터 차광물질패턴(152)의 측면으로 갈수록 식각가스에 노출되는 시간이 길어서 차광물질패턴(152)의 상면으로부터 제거되는 차광물질의 양이 많아지게 된다.
따라서, 차광층(122)은 측면이 기판(120)에 대하여 약 60도 이하의 제2각(b)으로 경사진 테이퍼 형상을 갖게 되며, 차광층(122)이 역테이퍼 형상을 갖는 것이 방지된다.
예를 들어, 차광층(122)은 측면이 기판(120)에 대하여 약 10도 내지 약 60도로 경사진 테이퍼 형상을 가질 수 있다.
이상과 같이, 본 발명의 실시예에 따른 표시장치용 어레이기판에서는, 습식식각 및 건식식각의 2단계 식각공정을 통하여 차광층(122)을 약 60도 이하의 테이퍼 형상으로 형성함으로써, 후속공정에서의 차광층(122)의 단차부(B)에 의한 제1 및 제2액티브층(128, 130)의 절단을 방지할 수 있으며, 그 결과 그 결과 표시장치용 어레이기판의 수율이 개선되고 제조비용이 절감된다.
본 발명의 실시예에서는 습식식각 및 건식식각의 2단계 식각공정을 예로 들었으나, 다른 실시예에서는 식각가스 등을 조절하여 건식식각의 1단계 식각공정으로도 약 60도 이하의 테이퍼 형상의 차광층을 형성할 수 있으며, 그 경우 습식식각은 생략할 수 있다.
그리고, 본 발명의 실시예에서는 콘택홀영역을 제외한 구동 박막트랜지스터(Td)의 제1액티브층(128) 하부에 차광층(122)이 선택적으로 형성되는 것을 예로 들었으나, 다른 실시예에서는 스위칭 박막트랜지스터(Ts) 또는 기준 박막트랜지스터(Tr)의 액티브층 하부에도 콘택홀영역을 제외하여 선택적으로 차광층을 형성할 수 있으며, 연결배선으로 사용되는 액티브층 하부에도 콘택홀영역을 제외하여 선택적으로 차광층을 형성할 수 있으며, 이 경우에도 약 60도 이하의 테이퍼 형상으로 차광층을 형성함으로써, 차광층의 단차부에 의한 액티브층의 절단을 방지할 수 있다.
또한, 본 발명의 실시예에서는 유기발광다이오드 표시장치용 어레이기판을 예로 들었으나, 다른 실시예에서는 액정표시장치용 어레이기판 또는 플라즈마 표시장치용 어레이기판에도 약 60도 이하의 테이퍼 형상의 차광층의 콘택홀영역을 제외한 선택적 배치를 적용할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
120: 기판 122: 차광층
128, 130: 제1 및 제2액티브층 134: 게이트전극
138: 드레인전극 140: 연결전극
142: 소스전극

Claims (10)

  1. 화소를 포함하는 기판과;
    상기 기판 상부에 배치되고, 테이퍼 형상을 갖는 차광층과;
    상기 차광층 상부에 배치되고, 제1액티브층, 게이트전극, 소스전극 및 드레인전극을 포함하는 구동 박막트랜지스터와;
    상기 기판 상부에 배치되고, 서로 교차하여 상기 화소를 정의하는 게이트배선 및 데이터배선
    을 포함하고,
    상기 소스전극 및 상기 드레인전극은 각각 콘택홀을 통하여 상기 제1액티브층에 연결되고,
    상기 차광층은 상기 콘택홀 영역을 제외한 상기 제1액티브층 하부에 배치되고,
    상기 소스전극은 상기 차광층에 연결되는 표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 차광층은 상기 기판에 대하여 10도 내지 60도로 경사진 측면을 갖는 표시장치용 어레이기판.
  3. 제 1 항에 있어서,
    상기 차광층은 불투명한 금속물질, 불투명한 유기물질, 불투명한 반도체물질 중 하나를 포함하는 표시장치용 어레이기판.
  4. 제 1 항에 있어서,
    상기 제1액티브층은 비정질 실리콘, 다결정 실리콘, 산화물 반도체물질 중 하나를 포함하는 표시장치용 어레이기판.
  5. 화소를 포함하는 기판 상부에 테이퍼 형상을 갖는 차광층을 형성하는 단계와;
    상기 차광층 상부에 제1액티브층, 게이트전극, 소스전극 및 드레인전극을 포함하는 구동 박막트랜지스터를 형성하는 단계와;
    상기 기판 상부에 서로 교차하여 상기 화소를 정의하는 게이트배선 및 데이터배선을 형성하는 단계
    를 포함하고,
    상기 소스전극 및 상기 드레인전극은 각각 콘택홀을 통하여 상기 제1액티브층에 연결되고,
    상기 차광층은 상기 콘택홀 영역을 제외한 상기 제1액티브층 하부에 배치되고,
    상기 소스전극은 상기 차광층에 연결되는 표시장치용 어레이기판의 제조방법.
  6. 제 5 항에 있어서,
    상기 차광층을 형성하는 단계는,
    상기 기판 상부에 차광물질층을 형성하는 단계와;
    상기 차광물질층 상부에 포토레지스트패턴을 형성하는 단계와;
    상기 포토레지스트패턴을 식각마스크로 이용하는 건식식각을 통하여 상기 차광층을 형성하는 단계
    를 포함하는 표시장치용 어레이기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 포토레지스트패턴은 상기 건식식각의 식각가스에 등방적으로 제거되는 표시장치용 어레이기판의 제조방법.
  8. 제 6 항에 있어서,
    상기 차광층을 형성하는 단계는,
    상기 건식식각 전에 상기 포토레지스트패턴을 식각마스크를 이용하는 습식식각을 통하여 상기 차광물질층을 식각하여 차광물질패턴을 형성하는 단계를 더 포함하는 표시장치용 어레이기판의 제조방법.
  9. 제 1 항에 있어서,
    상기 제1액티브층과 이격되는 제2액티브층을 포함하는 스위칭 박막트랜지스터와;
    상기 제2액티브층과 상기 게이트전극에 연결되고, 층간절연층을 사이에 두고 상기 제1액티브층에 중첩되는 연결전극
    을 더 포함하고,
    상기 제1액티브층, 상기 층간절연층 및 상기 연결전극은 제1커패시터를 구성하는 표시장치용 어레이기판.
  10. 제 9 항에 있어서,
    상기 소스전극에 연결되고, 보호층을 사이에 두고 상기 연결전극에 중첩되는 화소전극을 더 포함하고,
    상기 연결전극, 상기 보호층 및 상기 화소전극은 제2커패시터를 구성하고,
    상기 제1 및 제2커패시터는 상기 소스전극 및 상기 게이트전극 사이에 병렬 연결되는 스토리지 커패시터를 구성하는 표시장치용 어레이기판.
KR1020150188868A 2015-12-29 2015-12-29 표시장치용 어레이기판 및 그 제조방법 Active KR102449066B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150188868A KR102449066B1 (ko) 2015-12-29 2015-12-29 표시장치용 어레이기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150188868A KR102449066B1 (ko) 2015-12-29 2015-12-29 표시장치용 어레이기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170078394A KR20170078394A (ko) 2017-07-07
KR102449066B1 true KR102449066B1 (ko) 2022-09-28

Family

ID=59353615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150188868A Active KR102449066B1 (ko) 2015-12-29 2015-12-29 표시장치용 어레이기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102449066B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102692578B1 (ko) 2019-12-30 2024-08-07 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 표시 장치
KR20210103017A (ko) 2020-02-12 2021-08-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220006686A (ko) 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383703B1 (ko) * 2007-10-04 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101877448B1 (ko) * 2011-06-30 2018-07-12 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102251177B1 (ko) * 2014-02-24 2021-05-12 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치

Also Published As

Publication number Publication date
KR20170078394A (ko) 2017-07-07

Similar Documents

Publication Publication Date Title
US10367073B2 (en) Thin film transistor (TFT) with structured gate insulator
KR101272892B1 (ko) 어레이 기판
US9305942B2 (en) TFT array substrate having metal oxide part and method for manufacturing the same and display device
US20160351643A1 (en) Array substrate, its manufacturing method and display device
US20150214373A1 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
US10120256B2 (en) Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus
KR100696479B1 (ko) 평판표시장치 및 그의 제조방법
US11355519B2 (en) Array substrate, manufacturing method thereof, and display device
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
US10340392B2 (en) Semiconductor device including mark portion and production method for same
KR20140140822A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
KR20170080047A (ko) 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법
US10510781B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8258024B2 (en) Display device and method of manufacturing the same
US9741861B2 (en) Display device and method for manufacturing the same
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
KR102449066B1 (ko) 표시장치용 어레이기판 및 그 제조방법
KR20120043404A (ko) 표시장치 및 이의 제조방법
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
US20020149054A1 (en) Flat panel display device and method of manufacturing the same
EP3754637B1 (en) Pixel unit, array substrate and display device
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151229

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201210

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151229

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220120

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220630

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220926

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220926

End annual number: 3

Start annual number: 1

PG1601 Publication of registration