[go: up one dir, main page]

KR100683142B1 - 박막트랜지스터-액정표시장치의 제조방법 - Google Patents

박막트랜지스터-액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100683142B1
KR100683142B1 KR1020000068987A KR20000068987A KR100683142B1 KR 100683142 B1 KR100683142 B1 KR 100683142B1 KR 1020000068987 A KR1020000068987 A KR 1020000068987A KR 20000068987 A KR20000068987 A KR 20000068987A KR 100683142 B1 KR100683142 B1 KR 100683142B1
Authority
KR
South Korea
Prior art keywords
gate
signal line
layer
source
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020000068987A
Other languages
English (en)
Other versions
KR20020039088A (ko
Inventor
임승무
김현진
이교웅
조진희
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020000068987A priority Critical patent/KR100683142B1/ko
Publication of KR20020039088A publication Critical patent/KR20020039088A/ko
Application granted granted Critical
Publication of KR100683142B1 publication Critical patent/KR100683142B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/138—Manufacture of transparent electrodes, e.g. transparent conductive oxides [TCO] or indium tin oxide [ITO] electrodes
    • H10F71/1385—Etching transparent electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트와 소오스/드레인을 하나의 공정으로 형성하면서, 채널층으로서의 비정질실리콘(a-Si)층과 보호층이 동시에 성막 및 에칭제거가 가능하고 소오스/드레인과 비정질실리콘(a-Si)층에 대한 별도의 오믹접촉구조를 필요로 하지 않도록 해서 대체로 4-마스크공정으로 실현되는 박막트랜지스터-액정표시장치의 제조방법에 관한 것이다. 본 발명의 바람직한 실시예에 의하면, 투명한 글래스기판상에 금속막을 증착하고 동일한 마스크를 사용하여 게이트전극을 포함하는 게이트신호선과 소오스/드레인전극을 포함하는 데이터신호선을 형성하되 상기 데이터신호선을 연결되게 형성하고 상기 게이트신호선은 상기 데이터신호선과 수직되어 교차하는 부분에서 단락되게 형성하는 단계와, 상기 투명한 글래스기판 상에 상기 게이트전극과 상기 소오스/드레인전극을 덮도록 게이트절연막을 형성하고 패터닝하여 상기 소오스/드레인전극을 노출시키면서 상기 게이트신호선의 상기 데이터신호선 양측의 단락된 부분을 노출시키는 단계와; 상기 게이트절연막 상에 상기 노출된 소오스/드레인전극과 상기 노출된 게이트신호선과 접촉되도록 ITO를 적층하고 패터닝하여 상기 드레인전극과 접촉되는 화소전극을 형성하면서 상기 게이트신호선의 단락된 부분을 전기적으로 연결하는 단계; 상기 게이트절연막과 상기 화소전극 상에 비정질실리콘(a-Si)층과 보호층을 형성하는 단계를 포함한다.

Description

박막트랜지스터-액정표시장치의 제조방법{METHOD FOR FABRICATING TFT LCD}
도 1은 본 발명에 따른 박막트랜지스터-액정표시장치의 제조방법에서 게이트와 소오스/드레인을 단일의 마스크를 사용하여 형성하는 공정을 설명하는 도면,
도 2는 도 1에 도시된 구조에 게이트절연막을 형성하는 공정을 나타낸 도면,
도 3은 도 2에 도시된 구조에 화소전극의 형성을 위한 ITO층을 형성하는 공정을 나타낸 도면,
도 4는 도 3에 도시된 구조에 비정질실리콘(a-Si)층을 형성하는 공정을 나타낸 도면,
도 5는 도 4에 도시된 구조에 보호층(Passivation layer)를 형성하는 공정을 나타낸 도면이다.
*도면의 주요부분에 대한 부호의 설명*
10: 글래스기판, 20: 게이트,
30: 소오스/드레인, 40: 게이트절연막,
50: 화소전극, 60: 비정질실리콘(a-Si)층,
70: 보호층.
본 발명은 박막트랜지스터-액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 게이트와 소오스/드레인을 동일한 공정에서 형성하도록 해서 전체적인 공정단순화를 도모하도록 된 박막트랜지스터-액정표시장치의 제조방법에 관한 것이다.
최근에, 평판표시장치로서 주목되는 박막트랜지스터-액정표시장치(Thin film transistor-Liquid crystal device; TFT-LCD)는 저전압구동 및 저소비전력 구동이 가능하여 예컨대 노트북컴퓨터라든지 텔레비전 등의 다양한 제품에 적용되어 화상 재현에 적용되고 있다.
그 TFT-LCD패널에는 필수적으로 투명기판상에 저 저항화를 위한 단층 또는 다층구조의 Al에 의한 게이트가 형성되고, 그 게이트와의 사이에서 채널을 형성하는 소오스/드레인, 그 소오스/드레인과 신호적으로 접촉되어 실제적인 데이터신호가 인가되는 화소전극, 상기 소오스/드레인과 화소전극의 사이에 개재되는 비정질실리콘(a-Si)층 및, 그 전체적인 구조상에 형성되는 보호층이 갖추어지게 된다.
그런데, 상기한 예의 TFT-LCD를 포함하는 통상적인 LCD패널의 제조과정에서는 대체로 5-마스크 또는 7-마스크를 사용하여 막형성이 달성됨에 따라 전체적인 공정의 단축효과는 기대되지 않는 실정이다.
또, 게이트가 상측에 설계되는 소위 '톱-게이트(Top gate)'형태의 TFT구조에서는 게이트패턴이 a-Si 채널층의 상측에 형성되기 때문에 TFT의 구동시 백라이트(Back Light)에 의해 채널층에 전자-정공 쌍이 형성되기 쉽고, 그 경우에는 Ioff전류(즉, Photo current)가 증가되게 된다.
따라서, 본 발명은 상기한 종래기술을 감안하여 이루어진 것으로, 게이트와 소오스/드레인을 하나의 공정으로 형성하면서, 채널층으로서의 비정질실리콘(a-Si)층과 보호층이 동시에 성막 및 에칭제거가 가능하고 소오스/드레인과 비정질실리콘(a-Si)층에 대한 별도의 오믹접촉구조를 필요로 하지 않도록 공정화함으로써 포토전류의 저감과 공정단축효과를 극대화하도록 된 박막트랜지스터-액정표시장치의 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 박막트랜지스터-액정표시장치의 제조방법은 투명한 글래스기판상에 금속막을 증착하고 동일한 마스크를 사용하여 게이트전극을 포함하는 게이트신호선과 소오스/드레인전극을 포함하는 데이터신호선을 형성하되 상기 데이터신호선을 연결되게 형성하고 상기 게이트신호선은 상기 데이터신호선과 수직되어 교차하는 부분에서 단락되게 형성하는 단계와, 상기 투명한 글래스기판 상에 상기 게이트전극과 상기 소오스/드레인전극을 덮도록 게이트절연막을 형성하고 패터닝하여 상기 소오스/드레인전극을 노출시키면서 상기 게이트신호선의 상기 데이터신호선 양측의 단락된 부분을 노출시키는 단계와; 상기 게이트절연막 상에 상기 노출된 소오스/드레인전극과 상기 노출된 게이트신호선과 접촉되도록 ITO를 적층하고 패터닝하여 상기 드레인전극과 접촉되는 화소전극을 형성하면서 상기 게이트신호선의 단락된 부분을 전기적으로 연결하는 단계; 상기 게이트절연막과 상기 화소전극 상에 비정질실리콘(a-Si)층과 보호층을 형성하는 단계를 포함한다.
바람직하게, 상기 게이트전극과 상기 소오스/드레인전극을 Mo,MoW의 단층구조 또는 상부 Mo/하부 Al, Mo/Al/Mo의 다층구조로 동시에 형성한다.
상기 화소전극과 상기 비정질실리콘(a-Si)층을 PH3 플라즈마처리하여 오믹접촉되도록 하고, 상기 화소전극을 상기 소오스/드레인의 오믹접촉영역에 패터닝되도록 하여 상기 비정질실리콘(a-Si)층과 오믹접촉층으로 적용되도록 한다.
본 발명에 따르면, 상기 게이트절연막은 SiN, SiON의 단층구조 또는 SiN/SiON, SiN/SiO2의 다층구조로 형성한다.
삭제
또, 본 발명에 따르면, 상기 비정질실리콘(a-Si)층과 상기 보호층은 연속하여 성막한다.
상기한 본 발명에 따른 박막트랜지스터-액정표시장치의 제조방법에 의하면, 투명한 글래스기판상에 게이트(게이트라인)와 소오스/드레인(데이터라인)가 동시에 형성되고, 비정질실리콘(a-Si)층과 보호층도 동일한 공정에서 성막이 가능하게 되며, 화소전극의 형성을 위한 ITO에 PH3플라즈마처리를 실행하여 오믹접촉을 달성함에 따라 별도의 오믹접촉층(n+ a-Si층)의 성막 및 에칭공정이 불필요하게 되고, 그에 따라 TFT어레이의 전체적인 제조공정이 간단화되게 된다.
이하, 본 발명에 대해 첨부도면을 참조하여 상세하게 설명한다.
도 1 내지 도 5는 본 발명의 바람직한 실시예에 따른 박막트랜지스터-액정표시장치의 제조과정을 설명하는 단면도이다.
도 1을 참조하면, 투명한 글래스기판(10)상에는 예컨대 단층 또는 다층구조의 게이트금속층에 의해 라인형상으로 형성되는 게이트(20)과 소오스/드레인(30)이 바람직하게 단일의 마스크를 사용하여 패터닝형성된다.
여기서, 바람직하게 상기 게이트(20)를 형성하기 위한 게이트금속층은 Mo, MoW, Al중에서 선택되는 금속의 단층구조로 형성되거나, 상부 Mo/하부 Al 또는 Mo/Al/Mo의 다층구조로 형성된다.
이어, 상기 도 1에 도시된 구조에서 상기 게이트(20)는 전체적으로 커버링하면서 상기 소오스/드레인(30)의 오믹접촉영역은 노출되는 형태로 게이트절연층(40)이 패터닝형성된다(도 2 참조).
여기서, 상기 게이트절연층(40)은 예컨대 SiN, SiON, SiO2에 의한 단일층 구조나 SiN/SiON, SiN/SiO2의 다층 구조의 형태로 제조되며, 그 게이트절연층(40)은 그 패터닝형성시 소오스/드레인 오믹접촉영역과 게이트(20)의 게이트신호선과 상기 소오스/드레인(30)의 데이터신호선이 교차하는 부분의 게이트신호선 단락부위가 동시에 개구된다.
그 후, 상기 도 2에 도시된 구조에서 상기 소오스/드레인(30)상에는 화소전극(50)을 형성하기 위한 ITO(Indium Tin Oxide)가 적층되고(도 3 참조), 그 도 3에 도시된 전체적인 구조상에 비정질실리콘(a-Si)층(60)이 형성되는 바(도 4 참조), 상기 화소전극(50)의 형성을 위한 ITO와 상기 비정질실리콘(a-Si)층(60)은 PH3 플라즈마 처리로 오믹접촉되게 된다.
또, 상기 게이트(20)의 게이트신호선과 상기 소오스/드레인(30)의 데이터신호선이 교차하는 부분에서 그 게이트신호선을 단락시키고나서 상기 ITO의 공정에서 연결하게 된다.
또, 상기 화소전극(50)의 형성을 위한 ITO는 상기 소오스/드레인의 오믹접촉 영역에 패터닝되어 상기 비정질실리콘(a-Si)층(60)과의 오믹접촉층으로 적용된다.
여기서, 상기 ITO는 상기 소오스/드레인(30)의 오믹접촉영역에 패터닝되어 상기 비정질실리콘(a-Si)층(60)에 대한 오믹접촉층으로서 적용된다.
본 발명에 따르면, 그러한 ITO는 상기 오믹접촉층과 상기 화소전극으로 동시에 형성되며, 그 ITO에 의해 게이트신호선의 단락부분의 연결이 가능하게 된다.
그리고서, 상기한 도 4의 구조상에 보호층(PVX; 70)이 적층형성되는 바, 바람직하게 그 보호층(70)은 상기 비정질실리콘(a-Si)층(60; a-Si 채널층)과 보호층(70)은 동시에 성막하고나서 연속적인 공정으로 에칭하여 패터닝할 수 있게 된다.
상기한 바와 같이, 본 발명에 따른 박막트랜지스터-액정표시장치의 제조방법에 의하면, 게이트와 소오스/드레인 패턴을 하나의 공정에서 형성함에 따라 게이트 상부의 a-Si채널층에서 발생하는 포토전류를 최소화할 수 있게 된다.
또, 게이트절연막의 상부에서 ITO를 패터닝하고나서 PH3 플라즈마처리 및 a-Si층의 성막, 보호막(PVX)절연층의 성막 공정이 연속적으로 이루어지기 때문에 2회의 스퍼터공정 및 2회의 CVD(화학적 기상성장법)에 의한 박막의 형성이 가능하게 되어 전체적인 TFT-LCD제조공정의 단순화도 가능하게 된다

Claims (11)

  1. 투명한 글래스기판상에 금속막을 증착하고 동일한 마스크를 사용하여 게이트전극을 포함하는 게이트신호선과 소오스/드레인전극을 포함하는 데이터신호선을 형성하되 상기 데이터신호선을 연결되게 형성하고 상기 게이트신호선은 상기 데이터신호선과 수직되어 교차하는 부분에서 단락되게 형성하는 단계와,
    상기 투명한 글래스기판 상에 상기 게이트전극과 상기 소오스/드레인전극을 덮도록 게이트절연막을 형성하고 패터닝하여 상기 소오스/드레인전극을 노출시키면서 상기 게이트신호선의 상기 데이터신호선 양측의 단락된 부분을 노출시키는 단계와;
    상기 게이트절연막 상에 상기 노출된 소오스/드레인전극과 상기 노출된 게이트신호선과 접촉되도록 ITO를 적층하고 패터닝하여 상기 드레인전극과 접촉되는 화소전극을 형성하면서 상기 게이트신호선의 단락된 부분을 전기적으로 연결하는 단계;
    상기 게이트절연막과 상기 화소전극 상에 비정질실리콘(a-Si)층과 보호층을 형성하는 단계로 이루어진 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
  2. 제 1항에 있어서, 상기 게이트전극과 상기 소오스/드레인전극을 동시에 형성하는 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 게이트전극과 상기 소오스/드레인전극을 Mo,MoW의 단층구조로 형성하는 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 게이트전극과 상기 소오스/드레인전극을 상부 Mo/하부 Al, Mo/Al/Mo의 다층구조로 형성되는 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
  5. 제 1항에 있어서, 상기 화소전극과 상기 비정질실리콘(a-Si)층을 PH3 플라즈마처리하여 오믹접촉되도록 하는 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
  6. 제 1항에 있어서, 상기 화소전극을 상기 소오스/드레인의 오믹접촉영역에 패터닝되도록 하여 상기 비정질실리콘(a-Si)층과 오믹접촉층으로 적용되는 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
  7. 제 1항에 있어서, 상기 게이트절연막을 SiN, SiON의 단층구조로 형성하는 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
  8. 제 1항에 있어서, 상기 게이트절연막을 SiN/SiON, SiN/SiO2의 다층구조로 형성하는 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
  9. 삭제
  10. 삭제
  11. 제 1항에 있어서, 상기 비정질실리콘(a-Si)층과 상기 보호층을 연속하여 성막하는 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
KR1020000068987A 2000-11-20 2000-11-20 박막트랜지스터-액정표시장치의 제조방법 Expired - Lifetime KR100683142B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000068987A KR100683142B1 (ko) 2000-11-20 2000-11-20 박막트랜지스터-액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000068987A KR100683142B1 (ko) 2000-11-20 2000-11-20 박막트랜지스터-액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20020039088A KR20020039088A (ko) 2002-05-25
KR100683142B1 true KR100683142B1 (ko) 2007-02-15

Family

ID=19700082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000068987A Expired - Lifetime KR100683142B1 (ko) 2000-11-20 2000-11-20 박막트랜지스터-액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100683142B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866136B2 (en) 2009-12-02 2014-10-21 Samsung Electronics Co., Ltd. Transistor, method of manufacturing the transistor and electronic device including the transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037983A (ko) * 1997-11-01 1999-06-05 구자홍 박막트랜지스터 및 그의 제조방법
KR20000021352A (ko) * 1998-09-28 2000-04-25 김영환 액정 표시 장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037983A (ko) * 1997-11-01 1999-06-05 구자홍 박막트랜지스터 및 그의 제조방법
KR20000021352A (ko) * 1998-09-28 2000-04-25 김영환 액정 표시 장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866136B2 (en) 2009-12-02 2014-10-21 Samsung Electronics Co., Ltd. Transistor, method of manufacturing the transistor and electronic device including the transistor

Also Published As

Publication number Publication date
KR20020039088A (ko) 2002-05-25

Similar Documents

Publication Publication Date Title
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN1858911B (zh) Tft阵列面板、包含它的液晶显示器及tft阵列面板制造方法
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
JP4499337B2 (ja) ２層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US20100133541A1 (en) Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
US6853405B2 (en) Method of fabricating liquid crystal display
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
KR100799463B1 (ko) 액정표시장치 및 그 제조방법
KR101152528B1 (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
JPH04283729A (ja) アクティブマトリクス表示装置
KR101056013B1 (ko) 액정표시장치용 어레이기판 제조방법
JPH09160509A (ja) アクティブマトリクス基板及びその製造方法
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100997963B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100683142B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR20080073573A (ko) 액정패널과 이의 제조방법
KR20020011574A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100466392B1 (ko) 프린지 필드 스위칭 액정표시장치의 제조방법
KR100242946B1 (ko) 박막트랜지스터 및 그 제조방법
JPH04268536A (ja) アクティブマトリクス基板およびその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001120

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20011009

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030228

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040827

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001120

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060322

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070208

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070209

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100127

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101216

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111229

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130107

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140116

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150116

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170119

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180118

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20200128

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20210520

Termination category: Expiration of duration