CN106405963B - 阵列基板及包括该阵列基板的显示面板 - Google Patents

Abstract

本发明实施例公开了一种阵列基板及显示面板，该阵列基板包括：第一基板；位于第一基板第一侧相互绝缘且交叉设置的多条数据线和多条扫描线，多条数据线和多条扫描线限定出多个子像素；位于第一基板第一侧的多个像素电极；位于第一基板第一侧的与子像素一一对应的薄膜晶体管，该薄膜晶体管包括栅极、源极、漏极以及有源层，其中，漏极在第一基板上的投影与扫描线在第一基板上的投影至少部分交叠，从而通过将薄膜晶体管的漏极向扫描线方向移动，使得漏极与扫描线至少部分交叠的方式，减小各子像素中薄膜晶体管所占的面积，提高各子像素的开口率，进而提高该阵列基板及包括该阵列基板的显示面板的开口率。

Description

阵列基板及包括该阵列基板的显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及包括该阵列基板的显示面板。

背景技术

随着显示技术的发展，显示面板的分辨率越来越高，即相同面积下包括的子像素数量越来越多，工作时，每个子像素都需要一个与其对应的薄膜晶体管控制其显示，因此，各子像素中薄膜晶体管所占的面积严重影响着显示面板的开口率。

发明内容

为解决上述技术问题，本发明实施例提供了一种阵列基板及包括该阵列基板的显示面板，以提高所述显示面板的开口率。

为解决上述问题，本发明实施例提供了如下技术方案：

一种阵列基板，包括：

第一基板；

位于所述第一基板第一侧相互绝缘且交叉设置的多条数据线和多条扫描线，所述多条数据线和所述多条扫描线限定出多个子像素；

位于所述第一基板第一侧的多个像素电极；

位于所述第一基板第一侧的与所述子像素一一对应的薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极以及有源层，其中，所述源极与所述数据线电连接，所述栅极与所述扫描线电连接，所述漏极与所述像素电极电连接；

其中，所述漏极在所述第一基板上的投影与所述扫描线在所述第一基板上的投影至少部分交叠。

一种显示面板，包括上述阵列基板以及与所述阵列基板相对设置的第二基板。

与现有技术相比，本发明实施例所提供的阵列基板中，所述薄膜晶体管的漏极在所述第一基板上的投影与所述扫描线在所述第一基板上的投影至少部分交叠，使得所述漏极与所述扫描线至少部分交叠，减小各子像素中薄膜晶体管所占的面积，提高各子像素的开口率，进而提高该阵列基板及包括该阵列基板的显示面板的开口率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一个实施例所提供的阵列基板的结构示意图；

图2为图1所示阵列基板中，薄膜晶体管处的剖视图；

图3为图1所示阵列基板中一个子像素的局部俯视图；

图4为本发明另一个实施例所提供的阵列基板中，薄膜晶体管处的剖视图；

图5为本发明又一个实施例所提供的阵列基板中，薄膜晶体管处的剖视图；

图6示出了本发明一个实施例所提供的显示面板的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

如图1和图2所示，图1为本发明一个实施例所提供的阵列基板的结构示意图，图2为图1所示阵列基板中，薄膜晶体管处的剖视图。在本发明实施例中，阵列基板包括：

第一基板10；

位于第一基板10第一侧相互绝缘且交叉设置的多条数据线20和多条扫描线30，多条数据线20和多条扫描线30限定出多个子像素40；

位于第一基板10第一侧的多个像素电极50；

位于第一基板10第一侧的与子像素40一一对应的薄膜晶体管60，薄膜晶体管60包括：栅极g、源极s、漏极d以及有源层61，其中，有源层61包括：与源极s电连接的源区，与漏极电连接的漏区，以及位于源区和漏区之间的沟道区；源极s与数据线20电连接，栅极g与扫描线30电连接，漏极d与像素电极50电连接。

需要说明的是，在本发明实施例中，栅极与扫描线位于同一层，但扫描线在空间位置上不包括栅极，栅极划分为薄膜晶体管的一部分。

如图3所示，图3为图1所示阵列基板中一个子像素的局部俯视图，在本实施例中，漏极d在第一基板10上的投影与扫描线30在第一基板10上的投影至少部分交叠。具体地，图3示出了一种低温多晶硅的薄膜晶体管，其有源层61为U型沟道，且薄膜晶体管为顶栅型结构，即低温多晶硅薄膜晶体管应用较多的结构。在本实施例中，通过将漏极d与扫描线30设置为部分交叠，减小各子像素中非透光区的占用面积比例，给像素电极50留出了更大的空间，从而能够提高子像素的开口率。需要说明的是，为了方便说明，图3示意出了常见的U型沟道的顶栅低温多晶硅薄膜晶体管结构，但是本发明实施例并非局限于此，在其他的实施例中，薄膜晶体管还可以是L型沟道的顶栅结构、U型底栅结构以及L型底栅结构等中的一种。

可选的，在本发明实施例中，漏极在第一基板上的投影与扫描线在第一基板上的投影至少部分交叠为：固定扫描线的位置不变(即本发明实施例所提供的阵列基板中扫描线的位置与现有阵列基板中扫描线的位置相同)，通过设置薄膜晶体管中漏极的位置，将薄膜晶体管的漏极向与该薄膜晶体管的栅极电连接的扫描线方向靠近，从而通过缩小薄膜晶体管的占用面积，增加各子像素的开口率，从而增加阵列基板的开口率。

可选的，在上述实施例的基础上，在本发明的一个具体实施例中，薄膜晶体管的漏极在第一基板上的投影在垂直于扫描线延伸方向上完全覆盖与该薄膜晶体管电连接的扫描线在第一基板上的投影，以最大程度的提高各子像素的开口率。但本发明对此并不做限定，具体视情况而定。

继续如图2所示，，在本发明实施例中，阵列基板还包括：位于第一基板10第一侧与像素电极50相绝缘的公共电极80。具体工作时，扫描线控制薄膜晶体管的导通和截止，在薄膜晶体管导通时，数据线上的信号经薄膜晶体管传输至像素电极，在像素电极和公共电极之间形成控制电场，控制各子像素的显示。

可选的，在本发明的一个具体实施例中，公共电极80位于像素电极50朝向第一基板10一侧，在本发明实施例中，栅极g与有源层61通过栅绝缘层91相绝缘，漏极d通过层间绝缘层92与栅极g相绝缘，漏极d通过平坦化层93与公共电极80相绝缘，公共电极80通过钝化层94与像素电极50相绝缘。钝化层94中设置有第一子过孔，平坦化层93中设置有第二子过孔，第一子过孔与第二子过孔相连通构成第一过孔71，漏极d与像素电极50通过第一过孔71电连接。需要说明的是，在本发明实施例中，漏极d与有源层61可以位于同一层，也可以位于不同层，本发明对此并不做限定，当漏极d与有源层61位于不同层时，可选的，漏极d通过第二过孔72与有源层61电连接。

可选的，在本发明实施例中，源极s与数据线位于同一层，且与漏极d位于同一层，其中，源极s与有源层61通过第三过孔73电连接。

在上述实施例的基础上，在本发明的一个实施例中，第二过孔在第一基板上的投影与扫描线在第一基板上的投影至少部分交叠，以使得漏极在向其对应的扫描线靠近的时候，与该漏极电连接的第二过孔也一起向其对应的扫描线靠近，以减小第一过孔在第一基板上的投影与第二过孔在第一基板上的投影的交叠面积，从而避免第一过孔形成过程中所使用的光刻胶进入第二过孔所在的区域，导致光刻胶残留增加的现象。可选的，第二过孔在第一基板上的投影在垂直于扫描线方向上完全覆盖与其对应的扫描线在第一基板上的投影，第一过孔在第一基板上的投影与第二过孔在第一基板上的投影不交叠，本发明对此并不做限定，具体视情况而定。

需要说明的是，在上述实施例的基础上，在本发明的一个具体实施例中，漏极在第一基板上的投影完全覆盖第一过孔在第一基板上投影，以最大程度的增加第一过孔与漏极的接触面积，降低像素电极与漏极之间的电阻。

还需要说明的是，虽然当漏极在第一基板上的投影与扫描线在第一基板上的投影至少部分交叠时，在垂直于第一基板表面方向上，漏极与扫描线的交叠面积处会产生寄生电容，从而在各薄膜晶体管导通和截止的时间，产生馈通电压，影响各子像素的显示。然而，经过发明人研究发现，本发明中扫描线与漏极交叠对子像素的显示影响非常微弱。

如表1所示，表1示出了同一U型沟道的顶栅低温多晶硅薄膜晶体管结构中，其漏极与扫描线至少部分交叠和不交叠时，其源极电连接的数据线上的信号电压，其漏极电连接的像素电极上的信号电压，以及其充电率的仿真数据。

需要说明的是，所述数据信号驱动电压为所述数据线输出给所述薄膜晶体管的驱动电压，由于具体仿真时，无法做到完全一致，因此稍有偏差；所述像素电极电压为该薄膜晶体管对应的像素电极上的电压，充电率为像素电极电压与数据信号驱动电压的比值。从表1可以看出，相较于漏极与扫描线无交叠的阵列基板，本发明所提供的阵列基板中，扫描线与漏极至少部分交叠时，充电率并没有明显降低，即扫描线与漏极至少部分交叠对子像素的像素电压影响较小，从而对子像素的显示影响较小。

具体的，在薄膜晶体管打开和关闭的瞬间，扫描线电压的变化会经由寄生电容C_gs，影响到像素电极的电压。当显示面板上每行图像的扫描线驱动打开时，薄膜晶体管栅极的电压由V_gl升至V_gh，会产生一个向上的馈通电压(feed though voltage)到像素电极上，不过由于此时扫描线是打开的，数据线上的信号会对像素电极开始充电，因此，即便一开始因为馈通电压的影响，使得像素电极上的电压不对，但最终数据线上的信号仍会将像素电极上的电压充电到正常电压，使其对画面显示的影响不大。

但是，在薄膜晶体管关断瞬间，薄膜晶体管栅极的电压会由V_gh降至V_gl，由于数据线上的信号已不再对像素电极上的电压进行充电，所以扫描线关闭时的电压压降，就会经由寄生电容C_gs影响到像素电极上的电压，使得像素电极上的电压有一个馈通电压的电压压降，从而影响到画面显示的正确性。所以整体而言，像素电极上的有效电压会比数据线上的信号电压要低，而减少的电压刚好为扫描线电压变化经由寄生电容Cgs给像素电极上所产生的馈通电压。其中，馈通电压的计算公式为：

V_feedthough＝(V_gh-V_gl)*C_gs/(C_lc+C_st+C_gs)

＝(V_gh-V_gl)/(C_lc/C_gs+C_st/C_gs+1)。

由此可见，像素电极上所产生的馈通电压随着漏极(或像素电极)和扫描线之间的寄生电容的增加而增大，随着(V_gh-V_gl)的增大而增大。又因为显示面板中每行子像素对应同一扫描线，而扫描线本身具有一定的电阻性能，因此，在薄膜晶体管关断时，沿着扫描线的延伸方向，各子像素对应的(V_gh-V_gl)逐渐减小。

而且，由于扫描线在信号传输方向上，不同位置的延迟不同，使得对应的薄膜晶体管的(V_gh-V_gl)也有差异，最后导致馈通电压也不同。其中扫描线始端关闭较快，其馈通电压最大。

因此，为了降低扫描线在信号传输方向上馈通电压的差异，使得各薄膜晶体管对应的像素电极上的馈通电压相同，提高显示面板显示画面的均匀性，进一步减小该阵列基板中漏极与扫描线至少部分交叠时对显示画面的影响。在上述任一实施例的基础上，在本发明的一个实施例中，与同一扫描线电连接的多个子像素中包括沿扫描线中驱动信号的传输方向依次排布的第一子像素和第二子像素，其中，第一子像素对应的漏极在第一基板上的投影与扫描线在第一基板上的投影的交叠面积小于第二子像素对应的漏极在第一基板上的投影与扫描线在第一基板上的投影的交叠面积。可选的，在扫描线信号的传输方向上，越靠近扫描线始端(即信号先传送到的一端)，漏极与扫描线的交叠面积越小。

可选的，与同一扫描线电连接的多个子像素中，沿扫描线中驱动信号的传输方向，各薄膜晶体管中的漏极在第一基板上的投影与该扫描线在第一基板上的投影交叠面积逐渐减小。但本发明对此并不做限定，具体视情况而定。

如图4所示，图4示出了本发明另一个实施例所提供的阵列基板中，薄膜晶体管处的剖视图，在本发明实施例中，薄膜晶体管为顶栅结构，即在该薄膜晶体管中，栅极g位于有源层61背离第一基板10的一侧，与有源层61绝缘。

需要说明的是，由于当栅极g位于有源层61背离第一基板10一侧时，外界环境中的光线透过第一基板10射向有源层61的沟道区时，会影响薄膜晶体管的性能，因此，在本发明的一个可选实施例中，阵列基板还包括：位于第一基板10与有源层61之间的遮光层95，遮光层95在第一基板10上的投影与有源层61在第一基板10上的投影具有重叠部分，以利用遮光层95遮挡外界环境中射向有源层61的光线。特别地，当有源层为低温多晶硅时，由于低温多晶硅的电学性质受光照影响与非晶硅相比要大，因此，遮光层95的设置更加重要。

如图5所示，图5示出了本发明又一个实施例所提供的阵列基板中，薄膜晶体管处的剖视图，在本发明实施例中，薄膜晶体管为底栅结构，即栅极g位于有源层61朝向第一基板10的一侧，本发明对此并不做限定，具体视情况而定。

继续如图4所示，在本发明的一个实施例中，栅极为双栅结构，包括位于同一层且并列设置的第一栅极和第二栅极，第一栅极和第二栅极与同一条扫描线电连接；但本发明对此并不做限定，在本发明的其他实施例中，栅极还可以为单栅结构，如图5所示，具体视情况而定。

如图6所示，图6示出了本发明一个实施例所提供的显示面板的结构示意图，在本发明实施例中，显示面板包括：上述任一实施例所提供的阵列基板100，与阵列基板100相对设置的第二基板。可选的，在本发明的一个实施例中，显示面板为液晶显示面板，在本发明实施例中，显示面板还包括位于阵列基板100与第二基板200之间的液晶层300，但本发明对此并不做限定，具体视情况而定。

综上所述，本发明实施例所提供的阵列基板及包括该阵列基板的显示面板中，薄膜晶体管的漏极在第一基板上的投影与扫描线在第一基板上的投影至少部分交叠，从而通过将薄膜晶体管的漏极向扫描线方向移动，使得漏极与扫描线至少部分交叠的方式，减小各子像素中薄膜晶体管所占的面积，提高各子像素的开口率，进而提高该阵列基板及包括该阵列基板的显示面板的开口率。

本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种阵列基板，其特征在于，包括：

第一基板；

位于所述第一基板第一侧相互绝缘且交叉设置的多条数据线和多条扫描线，所述多条数据线和所述多条扫描线限定出多个子像素；

位于所述第一基板第一侧的多个像素电极；

位于所述第一基板第一侧的与所述子像素一一对应的薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极以及有源层，其中，所述源极与所述数据线电连接，所述栅极与所述扫描线电连接，所述漏极与所述像素电极电连接，所述有源层为U型沟道，所述有源层与所述扫描线有两个交叠的区域，所述薄膜晶体管为低温多晶硅薄膜晶体管；

其中，所述漏极在所述第一基板上的投影与所述扫描线在所述第一基板上的投影至少部分交叠；

与同一所述扫描线电连接的多个子像素中包括沿所述扫描线中驱动信号的传输方向依次排布的第一子像素和第二子像素，其中，所述第一子像素对应的漏极在所述第一基板上的投影与所述扫描线在所述第一基板上的投影的交叠面积小于所述第二子像素对应的漏极在所述第一基板上的投影与所述扫描线在所述第一基板上的投影的交叠面积；

所述漏极与所述像素电极通过第一过孔电连接，所述像素电极包括主体部和与所述主体部连接的延伸部，所述延伸部通过所述第一过孔和所述漏极电连接，且所述延伸部与所述扫描线交叠；

所述漏极通过第二过孔与所述有源层电连接；所述第二过孔在所述第一基板上的投影与所述扫描线在所述第一基板上的投影至少部分交叠，以缩小所述薄膜晶体管的占用面积，增加各子像素的开口率。

2.根据权利要求1所述的阵列基板，其特征在于，所述漏极在所述第一基板上的投影完全覆盖所述第一过孔在所述第一基板上的投影。

3.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管中，所述栅极位于所述有源层背离所述第一基板一侧，且与所述有源层相绝缘。

4.根据权利要求3所述的阵列基板，其特征在于，还包括：

位于所述第一基板与所述有源层之间的遮光层，所述遮光层在所述第一基板上的投影与所述有源层在所述第一基板上的投影具有重叠部分。

5.根据权利要求1所述的阵列基板，其特征在于，所述栅极包括位于同一层且并列设置的第一栅极和第二栅极，所述第一栅极和所述第二栅极与同一条所述扫描线电连接。

6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：

位于所述第一基板第一侧与所述像素电极相绝缘的公共电极。

7.一种显示面板，其特征在于，包括：权利要求1-6任一项所述的阵列基板，以及与所述阵列基板相对设置的第二基板。

Images