KR101808016B1 - 반도체 장치 및 그 제작 방법 - Google Patents

Abstract

인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 산화물 반도체막을 사용하는 트랜지스터에 있어서, 소스 전극 또는 드레인 전극의 콘택트 저항을 저감한 박막 트랜지스터 및 그 제작 방법을 제공하는 것을 과제의 하나로 한다.
소스 전극층 및 드레인 전극층과 IGZO 반도체층의 사이에 IGZO 반도체층보다 캐리어 농도가 높은 버퍼층을 의도적으로 형성함으로써 오믹 접촉을 형성한다.

Description

반도체 장치 및 그 제작 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 채널 형성 영역에 산화물 반도체막을 사용한 박막 트랜지스터(이하, TFT라고도 한다)로 구성된 회로를 갖는 반도체 장치 및 그 제작 방법에 관한 것이다. 예를 들어, 액정 표시 패널로 대표되는 전기 광학 장치나 발광 소자를 갖는 발광 표시 장치를 부품으로 하여 탑재한 전자 기기에 관한 것이다.

또한, 본 명세서 중에 있어서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반(全般)을 가리키고, 전기 광학 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치이다.

근년에 들어, 매트릭스 상태로 배치된 표시 화소마다 TFT로 이루어지는 스위칭 소자를 형성한 액티브 매트릭스형의 표시 장치(액정 표시 장치나 발광 표시 장치나 전기 영동식(泳動式) 표시 장치)가 활발하게 개발되고 있다. 액티브 매트릭스형의 표시 장치는, 화소(또는 1 도트)마다 스위칭 소자가 형성되어, 단순 매트릭스 방식과 비교하여 화소 밀도가 증가하는 경우에 저전압 구동할 수 있으므로 유리하다.

또한, 채널 형성 영역에 산화물 반도체막을 사용하여 박막 트랜지스터(TFT) 등을 제작하고, 전자 디바이스나 광 디바이스에 응용하는 기술이 주목을 받고 있다. 예를 들어, 산화물 반도체막으로서 산화아연(ZnO)을 사용하는 TFT나 InGaO₃(ZnO)_m을 사용하는 TFT를 들 수 있다. 이들의 산화물 반도체막을 사용한 TFT를 투광성을 갖는 기판 위에 형성하여 화상 표시 장치의 스위칭 소자 등으로 사용하는 기술이 특허 문헌 1, 및 특허 문헌 2로 개시된다.

[특허 문헌 1] 특개2007-123861호 공보

[특허 문헌 2] 특개2007-96055호 공보

채널 형성 영역에 산화물 반도체막을 사용하는 박막 트랜지스터에는 동작 속도가 빠르고, 제조 공정이 비교적으로 간단하고, 충분한 신뢰성을 갖는 것이 요구된다.

박막 트랜지스터를 형성하는 데, 소스 전극 및 드레인 전극은 저저항의 금속 재료를 사용한다. 특히, 대면적의 표시를 행하는 표시 장치를 제조할 때, 배선의 저항에 의한 신호의 지연 문제가 현저해진다. 따라서, 배선이나 전극의 재료로서는, 전기 저항값이 낮은 금속 재료를 사용하는 것이 바람직하다. 한편 전기 저항값이 낮은 금속 재료로 이루어지는 소스 전극 및 드레인 전극과, 산화물 반도체막이 직접 접하는 박막 트랜지스터 구조로 하면, 콘택트 저항이 높아질 우려가 있다. 콘택트 저항이 높아지는 원인은, 소스 전극 및 드레인 전극과 산화물 반도체막의 접촉면에서 쇼트 키 접합이 형성되는 것이 요인의 하나로 생각할 수 있다.

상술한 요인에 더하여, 소스 전극 및 드레인 전극과 산화물 반도체막이 직접 접하는 부분에는 용량이 형성되고, 주파수 특성(f 특성이라고 불린다)이 낮아짐으로써, 박막 트랜지스터의 고속 동작을 방해할 우려가 있다.

인듐(In), 갈륨(Ga), 및 아연(Zn)을 포함하는 산화물 반도체막을 사용하는 박막 트랜지스터에 있어서, 소스 전극 또는 드레인 전극의 콘택트 저항을 저감한 박막 트랜지스터 및 그 제작 방법을 제공하는 것을 과제의 하나로 한다.

또한, In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용하는 박막 트랜지스터의 동작 특성이나 신뢰성을 향상시키는 것도 과제의 하나로 한다.

또한, In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용하는 박막 트랜지스터의 전기 특성의 편차를 저감하는 것도 과제의 하나로 한다. 특히, 액정 표시 장치에 있어서는, 개개의 소자간에서의 편차가 큰 경우, 그 TFT 특성의 편차에 기인하는 표시 불균일이 발생할 우려가 있다.

또한, 발광 소자를 갖는 표시 장치에 있어서도, 화소 전극에 일정한 전류가 흐르도록 배치된 TFT(구동 회로 또는 화소에 배치되는 발광 소자에 전류를 공급하는 TFT)의 온 전류(I_on)의 편차가 큰 경우, 표시 화면에 있어서 휘도의 편차가 생길 우려가 있다.

이상, 본 발명의 일 형태는 상기 과제의 적어도 하나를 해결하는 것을 목적으로 한다.

본 발명의 일 형태는, 반도체층으로서 In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용하여 반도체층과 소스 전극층 및 드레인 전극층의 사이에 버퍼층이 형성된 박막 트랜지스터를 포함하는 것을 요지로 한다.

본 명세서에 있어서, In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용하여 형성된 반도체층을 “IGZO 반도체층”이라고도 기재한다.

소스 전극층과 IGZO 반도체층은, 오믹 접촉이 필요하고, 또 그 콘택트 저항은 가능한 한 저감하는 것이 바람직하다. 마찬가지로, 드레인 전극과 IGZO 반도체층은, 오믹 접촉이 필요하고, 또 그 콘택트 저항은 가능한 한 저감하는 것이 바람직하다.

그래서, 소스 전극층 및 드레인 전극층과 IGZO 반도체층의 사이에 IGZO 반도체층보다 캐리어 농도가 높은 버퍼층을 의도적으로 형성함으로써, 오믹 접촉을 형성한다.

버퍼층으로서는, n형의 도전형을 갖는 In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용한다. 버퍼층에 n형을 부여하는 불순물 원소를 포함시켜도 좋다. 불순물 원소로서, 예를 들어, 마그네슘, 알루미늄, 티타늄, 철, 주석, 칼슘, 게르마늄, 스칸듐, 이트륨, 지르코늄, 하프늄, 붕소, 탈륨, 납 등을 사용할 수 있다. 마그네슘, 알루미늄, 티타늄 등을 버퍼층에 포함시키면, 산소의 블로킹 효과 등이 있고, 성막 후의 가열 처리 등에 의하여 반도체층의 산소 농도를 최적의 범위 내로 유지할 수 있다.

버퍼층은 n⁺층으로서 기능하고, 드레인 영역 또는 소스 영역이라고도 부를 수 있다.

박막 트랜지스터의 전기 특성의 편차를 저감하기 위해서는, IGZO 반도체층은 아모퍼스 상태인 것이 바람직하다.

본 명세서에서 개시하는 반도체 장치의 일 형태는, 게이트 전극층과, 상기 게이트 전극층 위에 게이트 절연층과 상기 게이트 절연층 위에 소스 전극층 및 드레인 전극층과, 상기 소스 전극층 및 드레인 전극층 위에 n형의 도전형을 갖는 버퍼층과, 상기 버퍼층 위에 반도체층을 포함하는 박막 트랜지스터를 갖고, 게이트 전극층과 겹치는 반도체층의 일부는 게이트 절연층 위에 접하고, 또한 소스 전극층과 드레인 전극층 사이에 형성되고, 반도체층 및 버퍼층은 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체층이고, 버퍼층의 캐리어 농도는, 반도체층의 캐리어 농도보다 높고, 반도체층과 소스 전극층 및 드레인 전극층은 버퍼층을 통하여 전기적으로 접속한다.

본 발명의 1형태는 상기 과제의 적어도 하나를 해결한다.

상기 구성에 있어서, 또한, 반도체층과 버퍼층의 사이에 캐리어 농도가 반도체층보다 높고, 버퍼층보다 낮은 제 2 버퍼층을 형성하여도 좋다. 제 2 버퍼층은 n^-층으로서 기능한다.

In, Ga, 및 Zn을 포함하는 산화물 반도체막(IGZO막)은, 캐리어 농도가 높아질수록 정공 이동도도 높아지는 특성을 갖는다. 따라서, In, Ga, 및 Zn을 포함하는 산화물 반도체막의 캐리어 농도와 정공 이동도의 관계는 도 25에 도시하는 바와 같다. 본 발명에 있어서, 반도체층의 채널로서 적합한 IGZO막의 캐리어 농도 범위(채널용 농도 범위 1)는 1×10¹⁷atoms/cm³ 미만(더 바람직하게는, 1×10¹¹atoms/cm³ 이상), 버퍼층으로서 적합한 IGZO막의 캐리어 농도 범위(버퍼층 농도 범위 2)는, 1×10¹⁸atoms/cm³ 이상(더욱 바람직하게는 1×10²²atoms/cm³ 이하)이 바람직하다. 상기 IGZO막의 캐리어 농도는 반도체층으로서 사용한 경우, 실온에서 소스, 드레인, 및 게이트 전압을 인가하지 않는 상태의 값이다.

채널용의 IGZO막의 캐리어 농도 범위가 상기 범위를 넘으면, 박막 트랜지스터로서 노멀리 온이 될 우려가 있다. 따라서, 상기 캐리어 농도 범위의 IGZO막을 반도체층의 채널로서 사용함으로써, 신뢰성이 높은 박막 트랜지스터로 할 수 있다.

또한, 소스 전극층 및 드레인 전극층에 티타늄막을 사용하는 것이 바람직하다. 예를 들어, 티타늄막, 알루미늄막, 티타늄막의 적층을 사용하면 저저항이고, 또 알루미늄막에 힐록(hillock)이 발생하기 어렵다.

또한, 소스 전극층의 측면과 상기 측면과 대향하는 드레인 전극층의 측면은 버퍼층으로 덮여 있다. 따라서, 박막 트랜지스터의 채널 길이(L)는 소스 전극층을 덮는 제 1 버퍼층과 드레인 전극층을 덮는 제 2 버퍼층의 간격에 상당한다.

또한, 상기 구조를 실현하기 위한 발명의 구성은 기판 위에 게이트 전극층을 형성하고, 상기 게이트 전극층의 위에 게이트 절연층을 형성하고, 상기 게이트 절연층 위에 소스 전극층 및 드레인 전극층을 형성하고, 상기 소스 전극층 및 드레인 전극층 위에 n형의 도전형을 갖는 버퍼층을 형성하고, 상기 버퍼층 위에 반도체층을 형성하고, 상기 반도체층 및 버퍼층은 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체층을 사용하여 형성하고, 버퍼층의 캐리어 농도는 반도체층의 캐리어 농도보다 높고, 반도체층과 소스 전극층 및 드레인 전극층은 버퍼층을 개재하여 전기적으로 접속하는 것을 특징으로 하는 반도체 장치의 제작방법이다.

또한, 상기 제작방법에 있어서 반도체층의 일부는 게이트 전극층과 겹치는 게이트 절연층 위에 접하고, 또한 소스 전극층과 드레인 전극층의 사이에 형성한다.

반도체층, n형의 도전형을 갖는 버퍼층, 소스 전극층 및 드레인 전극층은 스퍼터법(스퍼터링법)으로 형성하면 좋다. 게이트 절연층 및 반도체층은 산소 분위기하(또는 산소 90% 이상, 희가스(아르곤) 10% 이하)에서 형성하는 것이 바람직하고, n형의 도전형을 갖는 버퍼층은 희가스(아르곤) 분위기하에서 형성하는 것이 바람직하다.

스퍼터법에는 스퍼터용 전원에 고주파 전원을 사용하는 RF 스퍼터법과 DC 스퍼터법이 있고, 또 펄스적으로 바이어스를 부여하는 펄스 DC 스퍼터법도 있다. RF 스퍼터법은 주로 절연막을 성막하는 경우에 사용되고, DC 스퍼터법은 주로 금속막을 성막하는 경우에 사용된다.

또한, 재료가 다른 타깃을 복수 설치할 수 있는 다원 스퍼터 장치도 있다. 다원 스퍼터 장치는 동일 챔버에서 다른 재료막을 적층 성막하는 경우에도, 동일 챔버에서 복수 종류의 재료를 동시에 방전시켜서 성막할 수도 있다.

또한, 챔버 내부에 자석 기구를 구비한 마그네트론 스퍼터법을 사용하는 스퍼터 장치나 글로 방전을 사용하지 않고 마이크로파를 사용하여 발생시킨 플라즈마를 사용하는 ECR 스퍼터법을 사용하는 스퍼터 장치가 있다.

또한, 스퍼터법을 사용하는 성막방법으로서 성막 중에 타깃 물질과 스퍼터 가스 성분을 화학 반응시켜 이들의 화합물 박막을 형성하는 리액티브 스퍼터법이나 성막 중에 기판에도 전압을 가하는 바이어스 스퍼터법도 있다.

이들의 각종의 스퍼터법을 사용하여 반도체층, n형의 도전형을 갖는 버퍼층, 소스 전극층 및 드레인 전극층을 형성한다.

본 발명에 의해서 광전류가 적고, 기생 용량이 적고, 온 및 오프의 비율이 높은 박막 트랜지스터를 얻을 수 있고, 양호한 동 특성을 갖는 박막 트랜지스터를 제작할 수 있다. 따라서, 전기 특성이 높고 신뢰성이 좋은 박막 트랜지스터를 갖는 반도체 장치를 제공할 수 있다.

도 1은 본 발명의 1형태의 반도체 장치를 설명하는 도면.
도 2는 본 발명의 1형태의 반도체 장치를 설명하는 도면.
도 3은 본 발명의 1형태의 반도체 장치의 제작방법을 설명하는 도면.
도 4는 본 발명의 1형태의 반도체 장치를 설명하는 도면.
도 5는 본 발명의 1형태의 반도체 장치를 설명하는 도면.
도 6은 반도체 장치의 블록도를 설명하는 도면.
도 7은 신호선 구동 회로의 구성을 설명하는 도면.
도 8은 신호선 구동 회로의 동작을 설명하는 타이밍차트.
도 9는 신호선 구동 회로의 동작을 설명하는 타이밍 차트.
도 10은 시프트 레지스터의 구성을 설명하는 도면.
도 11은 도 10에 도시하는 플립플롭의 접속 구성을 설명하는 도면.
도 12는 본 발명의 1형태의 반도체 장치를 설명하는 도면.
도 13은 본 발명의 1형태의 반도체 장치를 설명하는 도면.
도 14는 본 발명의 1형태의 반도체 장치를 설명하는 도면.
도 15는 본 발명의 1형태의 반도체 장치를 설명하는 도면.
도 16은 본 발명의 1형태의 반도체 장치를 설명하는 도면.
도 17은 본 발명의 1형태의 반도체 장치를 설명하는 도면.
도 18은 본 발명의 1형태의 반도체 장치를 설명하는 도면.
도 19는 본 발명의 1형태의 반도체 장치를 설명하는 도면.
도 20은 전자페이퍼의 사용 형태의 예를 설명하는 도면.
도 21은 전자서적의 일례를 도시하는 외관도.
도 22는 텔레비전 장치 및 디지털 포토 프레임의 예를 도시하는 외관도.
도 23은 유기기의 예를 도시하는 외관도.
도 24는 휴대전화기의 일례를 도시하는 외관도.
도 25는 홀 이동도와 캐리어 농도의 관계를 설명하는 도면.

본 발명의 실시형태에 대해서, 도면을 사용하여 자세히 설명한다. 그러나, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 범위에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정해서 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 다른 도면간에서 공통적으로 사용하고, 그 반복되는 설명은 생략한다.

(실시형태 1)

본 실시형태에서는, 박막 트랜지스터 및 그 제작 공정에 대해서 도 1 및 도 2를 사용하여 설명한다.

본 실시형태의 보톰 게이트 구조의 일종(보톰 콘택트 구조라고도 부름)인 박막 트랜지스터(171a, 171b)를 도 1 및 도 2에 도시한다. 도 1a는 평면도이고, 도 1b는 도 1a에 있어서의 선 A1-A2의 단면도이다.

도 1에 있어서 기판(100) 위에 게이트 전극층(101), 게이트 절연층(102), 소스 전극층 또는 드레인 전극층(105a, 105b), n형의 도전형을 갖는 버퍼층(104a, 104b), 및 반도체층(103)을 갖는 박막 트랜지스터(171a)가 설치되어 있다.

반도체층(103)으로서 In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용하여 소스 전극층 또는 드레인 전극층(105a, 105b)과 IGZO 반도체층인 반도체층(103)의 사이에 반도체층(103)보다 캐리어 농도가 높은 버퍼층(104a, 104b)을 의도적으로 형성함으로써 오믹 접촉을 형성한다.

버퍼층(104a, 104b)으로서는, n형의 도전형을 갖는 In, Ga, 및 Zn을 포함하는 산화물 반도체막을 사용한다. 버퍼층(104a, 104b)에 n형을 부여하는 불순물 원소를 포함시켜도 좋다. 불순물 원소로서, 예를 들어, 마그네슘, 알루미늄, 티타늄, 철, 주석, 칼슘, 게르마늄, 스칸듐, 이트륨, 지르코늄, 하프늄, 붕소, 탈륨, 납 등을 사용할 수 있다. 마그네슘, 알루미늄, 티타늄 등을 버퍼층에 포함시키면, 산소의 블로킹 효과 등이 있고, 성막 후의 가열 처리 등에 의하여 반도체층의 산소 농도를 최적의 범위 내로 유지할 수 있다.

본 발명에 있어서, 반도체층의 캐리어 농도 범위는 1×10¹⁷atoms/cm³ 미만(더 바람직하게는, 1×10¹¹atoms/cm³ 이상), 버퍼층의 캐리어 농도 범위는, 1×10¹⁸atoms/cm³ 이상(1×10²²atoms/cm³ 이하)이 바람직하다.

채널용의 IGZO막의 캐리어 농도 범위가 상기 범위를 넘으면, 박막 트랜지스터로서 노멀리 온이 될 우려가 있다. 따라서 상기 캐리어 농도 범위의 IGZO막을 반도체층의 채널로서 사용함으로써, 신뢰성이 높은 박막 트랜지스터로 할 수 있다.

또한, 반도체층과 버퍼층의 사이에 n^-층으로서 기능하는 버퍼층보다 캐리어 농도가 낮고 반도체층보다 캐리어 농도가 높은 제 2 버퍼층을 형성하는 경우는, 제 2 버퍼층의 캐리어 농도를 반도체층과 버퍼층의 캐리어 농도 사이의 농도 범위로 하면 좋다.

버퍼층(104a, 104b)은, n⁺층으로서 기능하여 드레인 영역 또는 소스 영역이라고도 부를 수 있다.

도 1a 및 도 1b의 박막 트랜지스터(171a)의 제작방법을 도 3a 내지 도 3e를 사용하여 설명한다.

기판(100) 위에 게이트 전극층(101), 게이트 절연층(102), 도전막(117)을 형성한다(도 3a 참조). 기판(100)은, 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리, 또는 알루미노 실리케이트 유리 등, 퓨전(fusion)법이나 플로트(float)법으로 제작되는 무알칼리 유리 기판, 세라믹 기판 이외에, 본 제작 공정의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판 등을 사용할 수 있다. 또한, 스테인리스 합금 등의 금속 기판의 표면에 절연막을 형성한 기판을 적용하여도 좋다. 기판(100)의 크기는, 320mm×400mm, 370mm×470mm, 550mm×650mm, 600mm×720mm, 680mm×880mm, 730mm×920mm, 1000mm×1200mm, 1100mm×1250mm, 1150mm×1300mm, 1500mm×1800mm, 1900mm×2200mm, 2160mm×2460mm, 2400mm×2800mm, 또는 2850mm×3050mm 등을 사용할 수 있다.

또 기판(100) 위에 하지막으로서 절연막을 형성하여도 좋다. 하지막으로서는 CVD법이나 스퍼터법 등을 사용하여, 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 또는 질화산화실리콘막의 단층 또는 적층으로 형성하면 좋다.

게이트 전극층(101)은 티타늄, 몰리브덴, 크롬, 탄탈, 텅스텐, 알루미늄 등의 금속 재료 또는 그 합금 재료를 사용하여 형성한다. 게이트 전극층(101)은 스퍼터법이나 진공 증착법으로 기판(100) 위에 도전막을 형성하고, 상기 도전막 위에 포토리소그래피 기술 또는 잉크젯법으로 마스크를 형성하고, 상기 마스크를 사용하여 도전막을 에칭함으로써 형성할 수 있다. 또한, 은, 금, 동 등의 도전성 나노페이스트를 사용하여 잉크젯법으로 토출하여 소성하여, 게이트 전극층(101)을 형성할 수 있다. 또한, 게이트 전극층(101)의 밀착성 향상과 게이트 전극층(101)의 재료의 기판이나 하지막으로의 확산을 방지하는 배리어 메탈로서, 상기 금속 재료의 질화물막을 기판(100) 및 게이트 전극층(101)의 사이에 형성하여도 좋다. 또한, 게이트 전극층(101)은 단층 구조이어도 좋고, 적층 구조이어도 좋고, 예를 들면 기판(100)측으로부터 몰리브덴막과 알루미늄막의 적층, 몰리브덴막과 알루미늄과 네오듐의 합금막의 적층, 티타늄막과 알루미늄막의 적층, 티타늄막, 알루미늄막 및 티타늄막의 적층 등을 사용할 수 있다.

또한, 게이트 전극층(101) 위에는 반도체막이나 배선을 형성하기 때문에 단선 방지를 위해 단부가 테이퍼형이 되도록 가공하는 것이 바람직하다.

게이트 절연층(102)은 CVD법이나 스퍼터법 등을 사용하여 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 또는 질화산화실리콘막으로 형성할 수 있다. 도 2에 도시하는 박막 트랜지스터(171b)는 절연층(102)을 적층하는 예이다.

게이트 절연층(102)으로서, 질화실리콘막 또는 질화산화실리콘막과, 산화실리콘막 또는 산화질화실리콘막의 순서로 적층하여 형성할 수 있다. 또한, 게이트 절연층을 2층으로 하지 않고, 기판 측으로부터 질화실리콘막 또는 질화산화실리콘막과, 산화실리콘막 또는 산화질화실리콘막과, 질화실리콘막 또는 질화산화실리콘막의 순서로 3층 적층하여 형성할 수 있다. 또한, 게이트 절연층을 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 또는 질화산화실리콘막의 단층으로 형성할 수 있다.

또한, 게이트 절연층(102)은, 산소 분위기하(또는 산소 90% 이상, 희가스(아르곤, 또는 헬륨 등) 10% 이하)에서 형성되는 것이 바람직하다.

또한, 게이트 절연층(102)으로서 플라즈마 CVD법으로 게이트 전극층(101) 위에 질화실리콘막을 형성하고, 질화실리콘막 위에 스퍼터법으로 산화실리콘막을 적층하여도 좋다. 플라즈마 CVD법으로 게이트 전극층(101) 위에 질화실리콘막과 산화실리콘막을 차례로 적층하고, 산화실리콘막 위에 또 스퍼터법으로 산화실리콘막을 적층하여도 좋다.

본 명세서에 있어서, 산화질화실리콘막은 그 조성으로서 질소보다도 산소의 함유량이 많은 것으로, 레더포드 후방 산란법(RBS : Rutherford Backscattering Spectrometry) 및 수소 전방 산란법(HFS : Hydrogen Forward Scattering)을 사용하여 측정한 경우에, 농도 범위로서 산소가 50 내지 70원자%, 질소가 0.5 내지 15원자%, Si가 25 내지 35원자%, 수소가 0.1 내지 10원자%의 범위로 포함되는 것을 말한다. 또 질화산화실리콘막은 그 조성으로서 산소보다도 질소의 함유량이 많은 것으로 RBS 및 HFS를 사용하여 측정한 경우에, 농도 범위로서 산소가 5 내지 30%원자%, 질소가 20 내지 55원자%, Si가 25 내지 35원자%, 수소가 10 내지 30원자%의 범위로 포함되는 것을 말한다. 단, 산화질화실리콘막 또는 질화산화실리콘막을 구성하는 원자의 합계를 100원자%로 하였을 때, 질소, 산소, Si 및 수소의 함유 비율이 상기한 범위 내에 포함되는 것으로 한다.

또한, 게이트 절연층(102)으로서 알루미늄, 이트륨, 또는 하프늄의 산화물, 질화물, 산화질화물 또는 질화산화물의 일종 또는 이들의 화합물을 적어도 2종 이상 포함하는 화합물을 사용할 수 있다.

또한, 게이트 절연층(102)에, 염소, 불소 등의 할로겐 원소를 포함시켜도 좋다. 게이트 절연층(102) 중의 할로겐 원소의 농도는 농도 피크에 있어서 1×10¹⁵atoms/㎤ 이상 1×10²⁰atoms/㎤ 이하로 하면 좋다.

도전막(117)은 알루미늄 또는 동, 실리콘, 티타늄, 네오듐, 스칸듐, 몰리브덴 등의 내열성 향상 원소 또는 힐록 방지 원소가 첨가된 알루미늄 합금의 단층 또는 적층으로 형성하는 것이 바람직하다. 또한, 후의 공정에서 형성되는 n형의 도전형을 갖는 반도체막과 접하는 측의 막을 티타늄, 탄탈, 몰리브덴, 텅스텐 또는 이들의 원소의 질화물로 형성하고, 그 위에 알루미늄 또는 알루미늄 합금을 형성한 적층 구조로 하여도 좋다. 또는, 알루미늄 또는 알루미늄 합금의 상면 또는 하면을 티타늄, 탄탈, 몰리브덴, 텅스텐, 또는 이들의 원소의 질화물로 사이에 둔 적층 구조로 하여도 좋다. 여기에서는, 도전막(117)으로서 티타늄막, 알루미늄막, 및 티타늄막의 적층 도전막을 사용한다.

티타늄막, 알루미늄막, 티타늄막의 적층을 사용하면 저저항이며, 또한 알루미늄막에 힐록이 발생하기 어렵다.

도전막(117)은 스퍼터법이나 진공 증착법으로 형성한다. 또한, 도전막(117)은 은, 금, 동 등의 도전성 나노페이스트를 사용하여 스크린 인쇄법, 잉크젯법 등을 사용하여 토출하여 소성하여 형성하여도 좋다.

다음으로, 도전막(117) 위에 마스크(118)를 형성하고, 마스크(118)를 사용하여 에칭함으로써 도전막(117)을 가공하여, 소스 전극층 또는 드레인 전극층(105a, 105b)을 형성한다(도 3b 참조).

다음으로, 마스크(118)를 제거하고, 소스 전극층 또는 드레인 전극층(105a, 105b) 위에 n형의 도전형을 갖는 In, Ga, 및 Zn을 포함하는 산화물 반도체막인 n형의 도전형을 갖는 반도체막을 형성한다. 예를 들면, IGZO를 제 1 타깃으로 하고, n형의 도전형을 갖는 재료를 제 2 타깃으로 하여, 동시에 스퍼터링법을 사용하여 성막(모두 스퍼터링)함으로써, 혼합막을 형성하여, 버퍼층으로서 사용하여도 좋다. 여기서, 소스 전극층 또는 드레인 전극층(105a, 105b)의 상면 및 측면은 n형의 도전형을 갖는 반도체막으로 덮이고, n형의 도전형을 갖는 반도체막은 소스 전극층 또는 드레인 전극층(105a, 105b)을 보호할 수 있다.

다음으로, n형의 도전형을 갖는 반도체막 위에 마스크(116)를 형성하고, 마스크(116)를 사용하여 에칭함으로써 n형의 도전형을 갖는 반도체막을 가공하여, n형의 반도체층(115a, 115b)을 형성한다(도 3c 참조). 여기서는 소스 전극층 또는 드레인 전극층(105a, 105b)을 보호하기 위해서, n형의 도전형을 갖는 반도체막으로 소스 전극층 또는 드레인 전극층(105a, 105b)을 덮는 패턴 형상으로 하고 있다. 단, 도 3c에 도시하는 패턴 형상에 한정되지 않고, 소스 전극층 또는 드레인 전극층(105a, 105b)에 있어서, 적어도 게이트 전극에 가까운 측의 측면은 n형의 도전형을 갖는 반도체막으로 덮을 필요가 있지만, 게이트 전극으로부터 먼 측의 측면은 특별히 덮지 않아도 좋다. 소스 전극층 또는 드레인 전극층(105a, 105b)에 있어서 게이트 전극에 가까운 측의 측면이 n형의 도전형을 갖는 반도체막으로 덮이지 않은 경우, 측면이 채널을 형성하는 IGZO막과 직접 접하게 되어, 쇼트키 접합이 형성되고, 콘택트 저항이 높아질 우려가 있다.

또한, n형의 도전형을 갖는 반도체막을 가공하는 에칭에 의해 형성된 n형 반도체층(115a, 115b)의 간격이 박막 트랜지스터의 채널 길이가 된다. n형 반도체층(115a, 115b)의 간격이 일정하고, 또한 그 간격이 게이트 전극 위쪽에 위치하고 있으면 위치 어긋남이 발생하여도 거의 같은 전기 특성을 얻을 수 있기 때문에, 박막 트랜지스터의 격차를 저감할 수 있다. 또, n형 반도체층(115a, 115b)의 간격을 에칭 조건에 의해서 자유롭게 결정할 수 있다. 종래의 박막 트랜지스터는 소스 전극층과 드레인 전극층의 간격이 채널 길이가 되지만, 도전율이 높은 금속막이나 힐록이 생기기 쉬운 금속막을 사용하기 때문에, 소스 전극층과 드레인 전극층의 간격을 좁은 간격으로 하면 쇼트될 우려가 있었다.

이어서 마스크(116)를 제거하고, n형 반도체층(115a, 115b) 위에 반도체막(111)을 형성한다(도 3d 참조).

반도체막(111)으로서, In, Ga, 및 Zn을 포함하는 산화물 반도체막을 형성한다. 예를 들면, 반도체막(111)으로서 스퍼터법을 사용하여 In, Ga, 및 Zn을 포함하는 산화물 반도체막을 막 두께 500nm으로 형성하면 좋다. 반도체막(111)은 산소 분위기하(또는 산소 90% 이상, 희가스(아르곤 또는 헬륨 등) 10% 이하)에서 성막하는 것이 바람직하다.

반도체막(111)이나 n형의 도전형을 갖는 반도체막 등의 산화물 반도체막의 스퍼터법 이외의 다른 성막 방법으로서는 펄스 레이저 증착법(PLD법) 및 전자빔 증착법 등의 기상법을 사용할 수 있다. 기상법 중에서도 재료계의 조성을 제어하기 쉬운 점에서는, PLD법이 양산성의 점 때문에 상술한 바와 같이 스퍼터법이 적합하다.

반도체막(111)의 구체적인 성막 조건예로서는 직경 8인치의 In, Ga, 및 Zn을 포함하는 산화물 반도체 타깃을 사용하여 기판과 타깃의 사이의 거리를 170mm, 압력 0.4Pa, 직류(DC) 전원 0.5kW, 아르곤 또는 산소 분위기하에서 형성할 수 있다. 또한, 펄스 직류(DC) 전원을 사용하면, 먼지를 경감할 수 있고, 막 두께 분포도 균일해지기 때문에 바람직하다.

다음에 반도체막(111)을 가공하기 위한 마스크(113)를 형성한다(도 3e 참조). 마스크(113)를 사용하여 반도체막(111)을 에칭함으로써 반도체층(103)을 형성할 수 있다.

또한, 같은 마스크(113)를 사용하여 에칭하여 버퍼층(104a, 104b)을 형성할 수 있다. 이 때문에, 도 1에 도시하는 바와 같이, 반도체층(103)의 단부와 버퍼층(104a, 104b)의 단부는 거의 일치하는 형상이 된다. 또한, 반도체막(111)이나 n형 반도체층(115a, 115b) 등의 IGZO 반도체막의 에칭에는 구연산이나 옥살산 등의 유기산을 에천트로서 사용할 수 있다. 예를 들어, 50nm의 반도체막(111)은 ITO07N(KANTO CHEMICAL CO.,INC 제)를 사용하여 150초로 에칭 가공할 수 있다.

또, 반도체층(103)의 단부를 테이퍼를 갖는 형상으로 에칭함으로써 단차 형상에 의한 배선의 단선을 방지할 수 있다.

이후, 마스크(113)를 제거한다. 이상의 공정에 의해, 박막 트랜지스터(171a)를 형성할 수 있다. 또한, 박막 트랜지스터(171a)의 채널 길이(L)는 n형 반도체층(151a, 151b)의 간격(버퍼층(104a, 104b)의 간격)에 상당한다. 따라서, n형 반도체층(151a, 151b)의 간격을 바꾸지 않고, 소스 전극층 또는 드레인 전극층(105a, 105b)의 간격을 넓힐 수 있다. 소스 전극층 또는 드레인 전극층(105a, 105b)의 간격을 넓힘으로써 힐록이 발생하여 소스 전극층과 드레인 전극층의 사이에서 단락이 생기는 것을 방지할 수 있다. 또한, 소스 전극층 또는 드레인 전극층(105a, 105b)의 간격을 넓힘으로써 게이트 전극과 겹치는 면적으로 축소하여 게이트 전극과의 기생용량을 저감할 수 있기 때문에, 양호한 동작 특성, 예를 들면 높은 주파수 특성(f 특성이라고 불림)을 갖는 박막 트랜지스터를 실현할 수 있다.

또, 박막 트랜지스터(171a) 위에 보호막으로서 절연막을 형성하여도 좋다. 보호막으로서는 게이트 절연층과 마찬가지로 형성할 수 있다. 또한, 보호막은 대기중에 부유하는 유기물이나 금속물, 수증기 등의 오염 불순물의 침입을 방지하기 위한 것이며, 치밀한 막이 바람직하다. 예를 들면, 박막 트랜지스터(171a) 위에 보호막으로서 산화실리콘막과 질화실리콘막의 적층을 형성하면 좋다.

또, 반도체층(103) 및 버퍼층(104a, 104b) 등의 산화물 반도체막은 형성 후에 가열 처리를 하는 것이 바람직하다. 가열 처리는 성막 후라면 어느 공정에서 행하여도 좋지만, 성막 직후, 보호막의 형성 후 등에도 행할 수 있다. 또 다른 가열 처리와 겸하여 행하여도 좋다. 또한, 가열 온도는 300℃ 이상 400℃ 이하, 바람직하게는 350℃로 하면 좋다. 가열 처리는 반도체층(103)과 버퍼층(104a, 104b)과 다른 공정에서 복수 회수 행하여도 좋다.

또한, 도 2에 도시하는 박막 트랜지스터(171b)의 제작 공정을 도 3을 참조하여 설명한다. 또한, 도 2에 도시하는 박막 트랜지스터(171b)의 제작공정은 도 1b의 박막 트랜지스터(171a)와 제작 공정이 일부 다를 뿐이기 때문에 그 부분을 이하에 설명한다.

도 2에 있어서, 도 1b와는 게이트 절연층(102)이 2층이라는 점과 버퍼층의 단부의 위치가 반도체층의 단부의 위치와 다르다는 점이 상위점(相違点)이다.

도 3e에 도시하는 마스크(113)를 사용하여 에칭할 때, 반도체층(103)만을 선택적으로 에칭하여, n형 반도체층(115a, 115b)을 잔존시키면 도 2에 도시하는 박막 트랜지스터(171b)를 얻을 수 있다. 도 2에 있어서, n형 반도체층(115a, 115b)이 버퍼층으로서 기능한다. 또한, 박막 트랜지스터(117b) 위에 또 층간 절연막을 형성하고, 층간 절연막 위에 배선을 형성하는 경우, 콘택트 홀의 저면에 n형 반도체층(115a, 115b)이 잔존한 상태이어도 배선과 소스 전극층 및 드레인 전극층과 전기적으로 양호한 접속을 행할 수 있다.

본 실시형태에서는 게이트 전극층, 게이트 절연층, 소스 전극층 및 드레인 전극층, 버퍼층(In, Ga, 및 Zn을 포함하고 n형의 도전형을 갖는 산화물 반도체층), 반도체층(In, Ga, 및 Zn을 포함하는 산화물 반도체층)이라는 적층 구조를 갖는 박막 트랜지스터로 하고, In, Ga, 및 Zn을 포함하는 n형의 도전형을 갖는 산화물 반도체층이라는 캐리어 농도가 높은 버퍼층을 사용함으로써, 반도체층의 막 두께를 박막으로 한 채로, 또한 기생 용량을 억제할 수 있다. 또한, 버퍼층은 박막이어도 게이트 절연층에 대한 비율이 충분하기 때문에 기생 용량은 충분히 억제된다.

본 실시형태에 의하여 광 전류가 적고, 기생 용량이 작고, 온·오프 비율이 높은 박막 트랜지스터를 얻을 수 있어 양호한 동적 특성을 갖는 박막 트랜지스터를 제작할 수 있다. 따라서, 전기 특성이 높고 신뢰성이 좋은 박막 트랜지스터를 갖는 반도체 장치를 제공할 수 있다.

(실시형태 2)

본 실시형태는, 본 발명의 일 형태의 멀티 게이트 구조의 박막 트랜지스터의 예이다. 따라서, 이 외에는 실시형태 1과 마찬가지로 행할 수 있고, 실시형태 1과 동일 부분 또는 같은 기능을 갖는 부분, 및 공정의 반복되는 설명은 생략한다.

본 실시형태에서는 반도체 장치에 사용되는 박막 트랜지스터에 있어서 도 4a, 도 4b 및 도 5a, 도 5b를 사용하여 설명한다.

도 4a는 박막 트랜지스터를 도시하는 평면도이고, 도 4b는 도 4a에 있어서의 선 E1-E2의 박막 트랜지스터(172a)를 도시하는 단면도에 상당한다.

도 4a, 도 4b에 도시하는 바와 같이, 기판(150) 위에 게이트 전극층(151a, 151b), 게이트 절연층(152), 소스 전극층 또는 드레인 전극층(155a, 155b), 버퍼층(154a, 154b, 154c), 반도체층의 채널 형성 영역(153a, 153b)을 포함하는 멀티 게이트 구조의 박막 트랜지스터(172)a)가 형성되어 있다. 또한, 멀티 게이트 구조의 박막 트랜지스터(172a)에 있어서, 제 1 채널 길이(L1)는 버퍼층(154a, 154c)의 간격에 상당하고, 제 2 채널 길이(L2)는 버퍼층(154b, 154c)의 간격에 상당한다.

반도체층의 채널 형성 영역(153a, 153b)은, In, Ga, 및 Zn을 포함하는 산화물 반도체층이며, 버퍼층(154a, 154b, 154c 154d)은, n형의 도전형을 갖는 In, Ga, 및 Zn을 포함하는 산화물 반도체층이다. 소스 영역 또는 드레인 영역(n⁺층)으로서 기능하는 버퍼층(154a, 154b)은, 반도체층의 채널 형성 영역(153a, 153b)보다 캐리어 농도가 높다.

반도체층의 채널 형성 영역(153a)과 반도체층의 채널 형성 영역(153b)은 전기적으로 접속되어 있다. 또한, 반도체층의 채널 형성 영역(153a)은 버퍼층(154a)을 개재하여 소스 전극층 또는 드레인 전극층(155a)과 반도체층의 채널 형성 영역(153b)은 버퍼층(154b)을 개재하여 소스 전극층 또는 드레인 전극층(155b)과 전기적으로 접속되어 있다.

도 5에 다른 구성의 멀티 게이트 구조의 박막 트랜지스터(172b)를 도시한다. 도 5a는 박막 트랜지스터(172b)를 도시하는 평면도이고, 도 5b는 도 5a에 있어서의 선 F1-F2의 박막 트랜지스터(172b)를 도시하는 단면도에 상당한다. 도 5의 박막 트랜지스터(172b)에 있어서는, 반도체층이 복수로 나누어져 있고, 소스 전극층 또는 드레인 전극층(155a, 155b)과 같은 공정에서 형성되는 배선층(156)이 형성되고, 반도체층(153c)과 반도체층(153d)은 버퍼층(154c, 154d)을 개재하여 배선층(156)에 의해서 전기적으로 접속되어 있다.

또한, 멀티 게이트 구조의 박막 트랜지스터(172b)에 있어서, 제 1 채널 길이(L1)는 버퍼층(154a, 154c)의 간격에 상당하고, 제 2 채널 길이(L2)는 버퍼층(154b, 154d)의 간격에 상당한다.

이와 같이, 본 발명의 일 형태의 멀티 게이트 구조의 박막 트랜지스터에 있어서는, 각 게이트 전극층 아래에 형성되는 반도체층은 연속적으로 형성되어도 좋고, 버퍼층 및 배선층 등을 통하여 복수의 반도체층이 전기적으로 접속하여 형성되어도 좋다.

본 발명의 일 형태의 멀티 게이트 구조의 박막 트랜지스터는 오프 전류가 적고, 이러한 박막 트랜지스터를 포함하는 반도체 장치는 높은 전기 특성 및 고신뢰성을 부여할 수 있다.

본 실시형태에서는, 멀티 게이트 구조로서 게이트 전극층이 2개의 더블 게이트 구조의 예를 나타내지만, 본 발명의 일 형태는 더 많은 게이트 전극층을 갖는 트리플 게이트 구조 등에도 적용할 수 있다.

본 실시형태는 다른 실시형태와 적절히 조합하여 실시할 수 있다.

(실시형태 3)

본 실시형태에서는, 본 발명의 일 형태의 반도체 장치의 일례인 표시 장치에 있어서, 동일 기판 위에 적어도 구동 회로의 일부와 화소부에 배치하는 박막 트랜지스터를 제작하는 예에 대해서 이하에 설명한다.

화소부에 배치하는 박막 트랜지스터는, 실시형태 1 또는 실시형태 2에 따라 형성한다. 또한, 실시형태 1 또는 실시형태 2에 나타내는 박막 트랜지스터는 n채널형 TFT이기 때문에, 구동 회로 중에서 n채널형 TFT로 구성할 수 있는 구동 회로의 일부를 화소부의 박막 트랜지스터와 동일 기판 위에 형성한다.

본 발명의 일 형태의 반도체 장치의 일례인 액티브 매트릭스형 액정 표시 장치의 블록도의 일례를 도 6a에 도시한다. 도 6a에 도시하는 표시 장치는, 기판(5300) 위에 표시 소자를 구비한 화소를 복수 갖는 화소부(5301)와, 각 화소를 선택하는 주사선 구동 회로(5302)와, 선택된 화소에 대한 비디오 신호의 입력을 제어하는 신호선 구동 회로(5303)를 갖는다.

또한, 실시형태 1 또는 실시형태 2 중 어느 하나에 나타내는 박막 트랜지스터는, n채널형 TFT이고, n채널형 TFT로 구성하는 신호선 구동 회로에 대해서 도 7을 사용하여 설명한다.

도 7에 도시하는 신호선 구동 회로는, 드라이버 IC(5601), 스위치 군(5602_1 내지 5602_M), 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613) 및 배선(5621_1 내지 5621_M)을 갖는다. 스위치 군(5602_1 내지 5602_M)의 각각은, 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 갖는다.

드라이버 IC(5601)는 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613) 및 배선(5621_1 내지 5621_M)에 접속된다. 그리고, 스위치 군(5602_1 내지 5602_M)의 각각은, 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613) 및 스위치 군(5602_1 내지 5602_M) 각각에 대응한 배선(5621_1 내지 5621_M)에 접속된다. 그리고, 배선(5621_1 내지 5621_M)의 각각은, 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b), 제 3 박막 트랜지스터(5603c)를 통하여 3개의 신호선에 접속된다. 예를 들어, J열째의 배선(5621_J)(배선(5621_1) 내지 배선(5621_M) 중 어느 하나)은, 스위치 군(5602_J)이 갖는 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj-1), 신호선(Sj), 신호선(Sj+1)에 접속된다.

또한, 제 1 배선(5611), 제 2 배선(5612), 제 3 배선(5613)에는 각각 신호가 입력된다.

또한, 드라이버 IC(5601)는 단결정 기판 위에 형성되는 것이 바람직하다. 또한, 스위치 군(5602_1 내지 5602_M)은, 화소부와 동일 기판 위에 형성되는 것이 바람직하다. 따라서, 드라이버 IC(5601)와 스위치 군(5602_1 내지 5602_M)은 FPC 등을 통하여 접속하면 좋다.

다음, 도 7에 도시한 신호선 구동 회로의 동작에 대해서 도 8의 타이밍 차트를 참조하여 설명한다. 또, 도 8의 타이밍 차트는 i행째의 주사선(Gi)이 선택되어 있는 경우의 타이밍 차트를 도시한다. 또한, i행째의 주사선(Gi)의 선택 기간은, 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2 및 제 3 서브 선택 기간 T3으로 분할되어 있다. 또한, 도 7의 신호선 구동 회로는, 다른 행의 주사선이 선택되는 경우에도 도 8과 같은 동작을 한다.

또한, 도 8의 타이밍 차트는, J열째의 배선(5621_J)이 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj-1), 신호선(Sj), 신호선(Sj+1)에 접속되는 경우에 대해서 도시한다.

또한, 도 8의 타이밍 차트는 i행째의 주사선(Gi)이 선택되는 타이밍, 제 1 박막 트랜지스터(5603a)의 온 및 오프의 타이밍(5703a), 제 2 박막 트랜지스터(5603b)의 온 및 오프의 타이밍(5703b), 제 3 박막 트랜지스터(5603c)의 온 및 오프의 타이밍(5703c) 및 J열째의 배선(5621_J)에 입력되는 신호(5721_J)를 도시한다.

또한, 배선(5621_1) 내지 배선(5621_M)에는 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2 및 제 3 서브 선택 기간 T3에 있어서, 각각 다른 비디오 신호가 입력된다. 예를 들어, 제 1 서브 선택 기간 T1에서 배선(5621_J)에 입력되는 비디오 신호는 신호선(Sj-1)에 입력되고, 제 2 서브 선택 기간 T2에서 배선(5621_J)에 입력되는 비디오 신호는 신호선(Sj)에 입력되고, 제 3 서브 선택 기간 T3에 있어서 배선(5621_J)에 입력되는 비디오 신호는 신호선(Sj+1)에 입력된다. 또한, 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2 및 제 3 서브 선택 기간 T3에 있어서, 배선(5621_J)에 입력되는 비디오 신호를 각각 Data_j-1, Data_j, Data_j+1로 한다.

도 8에 도시하는 바와 같이, 제 1 서브 선택 기간 T1에 있어서 제 1 박막 트랜지스터(5603a)가 온되고, 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)가 오프된다. 이때, 배선(5621_J)에 입력되는 Data_j-1이, 제 1 박막 트랜지스터(5603a)를 통하여 신호선(Sj-1)에 입력된다. 제 2 서브 선택 기간 T2에서는, 제 2 박막 트랜지스터(5603b)가 온되고, 제 1 박막 트랜지스터(5603a) 및 제 3 박막 트랜지스터(5603c)가 오프된다. 이때, 배선(5621_J)에 입력되는 Data_j가, 제 2 박막 트랜지스터(5603b)를 통하여 신호선(Sj)에 입력된다. 제 3 서브 선택 기간 T3에서는, 제 3 박막 트랜지스터(5603c)가 온되고, 제 1 박막 트랜지스터(5603a) 및 제 2 박막 트랜지스터(5603b)가 오프된다. 이때, 배선(5621_J)에 입력되는 Data_j+1이, 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj+1)에 입력된다.

이상으로부터, 도 7의 신호선 구동 회로는 1 게이트 선택 기간을 3개로 분할함으로써, 1 게이트 선택 기간 중에 1개의 배선(5621)으로부터 3개의 신호선에 비디오 신호를 입력할 수 있다. 따라서, 도 7의 신호선 구동 회로는 드라이버 IC(5601)가 형성되는 기판과, 화소부가 형성되는 기판의 접속수를 신호선의 수와 비교하여 약 1/3로 할 수 있다. 접속수가 약 1/3이 됨으로써, 도 7의 신호선 구동 회로는, 신뢰성, 수율 등을 향상시킬 수 있다.

또한, 도 7과 같이, 1 게이트 선택 기간을 복수의 서브 선택 기간으로 분할하고, 복수의 서브 선택 기간 각각에 있어서 어떤 1개의 배선으로부터 복수의 신호선 각각에 비디오 신호를 입력할 수 있으면, 박막 트랜지스터의 배치나 수, 구동 방법 등은 한정되지 않는다.

예를 들어, 3개 이상의 서브 선택 기간 각각에 있어서 1개의 배선으로부터 3개 이상의 신호선 각각에 비디오 신호를 입력하는 경우는 박막 트랜지스터 및 박막 트랜지스터를 제어하기 위한 배선을 추가하면 좋다. 다만, 1 게이트 선택 기간을 4개 이상의 서브 선택 기간으로 분할하면, 1개의 서브 선택 기간이 짧아진다. 따라서, 1 게이트 선택 기간은, 2개 또는 3개의 서브 선택 기간으로 분할되는 것이 바람직하다.

다른 예로서, 도 9의 타이밍 차트에 나타낸 바와 같이, 1개의 선택 기간을 프리차지 기간 Tp, 제 1 서브 선택 기간 T1, 제 2 서브 선택 기간 T2, 제 3 선택 기간 T3으로 분할하여도 좋다. 또한, 도 9의 타이밍 차트는, i행째의 주사선 Gi가 선택되는 타이밍, 제 1 박막 트랜지스터(5603a)의 온 및 오프의 타이밍(5803a), 제 2 박막 트랜지스터(5603b)의 온 및 오프의 타이밍(5803b), 제 3 박막 트랜지스터(5603c)의 온 및 오프의 타이밍(5803c) 및 J열째의 배선(5621_J)에 입력되는 신호(5821_J)를 도시한다. 도 9에 도시하는 바와 같이, 프리차지 기간 Tp에 있어서, 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)가 온된다. 이때, 배선(5621_J)에 입력되는 프리차지 전압 Vp가 제 1 박막 트랜지스터(5603a), 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)를 통하여 각각 신호선(Sj-1), 신호선(Sj), 신호선(Sj+1)에 입력된다. 제 1 서브 선택 기간 T1에 있어서 제 1 박막 트랜지스터(5603a)가 온되고, 제 2 박막 트랜지스터(5603b) 및 제 3 박막 트랜지스터(5603c)가 오프된다. 이때, 배선(5621_J)에 입력되는 Data_j-1이, 제 1 박막 트랜지스터(5603a)를 통하여 신호선(Sj-1)에 입력된다. 제 2 서브 선택 기간 T2에서는, 제 2 박막 트랜지스터(5603b)가 온되고, 제 1 박막 트랜지스터(5603a) 및 제 3 박막 트랜지스터(5603c)가 오프된다. 이때, 배선(5621_J)에 입력되는 Data_j가, 제 2 박막 트랜지스터(5603b)를 통하여 신호선(Sj)에 입력된다. 제 3 서브 선택 기간 T3에서는, 제 3 박막 트랜지스터(5603c)가 온되고, 제 1 박막 트랜지스터(5603a) 및 제 2 박막 트랜지스터(5603b)가 오프된다. 이때, 배선(5621_J)에 입력되는 Data_j+1이, 제 3 박막 트랜지스터(5603c)를 통하여 신호선(Sj+1)에 입력된다.

이상으로부터, 도 9의 타이밍 차트를 적용한 도 7의 신호선 구동 회로는, 서브 선택 기간 전에 프리차지 선택 기간을 설정함으로써, 신호선을 프리차지할 수 있기 때문에, 화소에 대한 비디오 신호의 기록을 고속으로 행할 수 있다. 또한, 도 9에 있어서, 도 8과 같은 것에 관해서는 공통되는 부호를 붙이고, 동일 부분 또는 같은 기능을 갖는 부분의 자세한 설명은 생략한다.

또한, 주사선 구동 회로의 구성에 대해서 설명한다. 주사선 구동 회로는 시프트 레지스터, 버퍼를 갖는다. 또한 경우에 따라서는, 레벨 시프터를 가져도 좋다. 주사선 구동 회로에 있어서, 시프트 레지스터에 클록 신호(CLK) 및 스타트 펄스 신호(SP)가 입력됨으로써, 선택 신호가 생성된다. 생성된 선택 신호는 버퍼에 있어서 완충 증폭되고, 대응하는 주사선에 공급된다. 주사선에는, 1라인분의 화소의 트랜지스터의 게이트 전극이 접속된다. 그리고, 1라인분의 화소의 트랜지스터를 일제히 온으로 하여야 하기 때문에, 버퍼는 큰 전류가 흐를 수 있는 것이 사용된다.

주사선 구동 회로의 일부에 사용하는 시프트 레지스터의 일 형태에 대해서 도 10 및 도 11을 사용하여 설명한다.

도 10에 시프트 레지스터의 회로 구성을 도시한다. 도 10에 도시하는 시프트 레지스터는, 복수의 플립플롭(5701_i(플립플롭(5701_1) 내지 플립플롭(5701_n) 중 어느 하나)으로 구성된다. 또한, 제 1 클록 신호, 제 2 클록 신호, 스타트 펄스 신호, 리셋 신호가 입력되어 동작한다.

도 10의 시프트 레지스터의 접속 관계에 대해서 설명한다. 도 10의 시프트 레지스터는 i단째의 플립플롭(5701_i)(플립플롭(5701_1) 내지 플립플롭(5701_n) 중 어느 하나)은, 도 11에 도시한 제 1 배선(5501)이 제 7 배선(5717_i-1)에 접속되고, 도 11에 도시한 제 2 배선(5502)이 제 7 배선(5717_i+1)에 접속되고, 도 11에 도시한 제 3 배선(5503)이 제 7 배선(5717_i)에 접속되고, 도 11에 도시한 제 6 배선(5506)이 제 5 배선(5715)에 접속된다.

또한, 도 11에 도시한 제 4 배선(5504)이 홀수 단째의 플립플롭에서는 제 2 배선(5712)에 접속되고, 짝수 단째 플립플롭에서는 제 3 배선(5713)에 접속되고, 도 11에 도시한 제 5 배선(5505)이 제 4 배선(5714)에 접속된다.

다만, 1단째의 플립플롭(5701_1)의 도 11에 도시하는 제 1 배선(5501)은 제 1 배선(5711)에 접속되고, n단째의 플립플롭(5701_n)의 도 11에 도시하는 제 2 배선(5502)은 제 6 배선(5716)에 접속된다.

또한, 제 1 배선(5711), 제 2 배선(5712), 제 3 배선(5713), 제 6 배선(5716)을 각각 제 1 신호선, 제 2 신호선, 제 3 신호선, 제 4 신호선이라고 불러도 좋다. 또한, 제 4 배선(5714), 제 5 배선(5715)을, 각각 제 1 전원선, 제 2 전원선이라고 불러도 좋다.

다음, 도 10에 도시하는 플리플롭의 자세한 내용에 대해서 도 11에 도시한다. 도 11에 도시하는 플립플롭은 제 1 박막 트랜지스터(5571), 제 2 박막 트랜지스터(5572), 제 3 박막 트랜지스터(5573), 제 4 박막 트랜지스터(5574), 제 5 박막 트랜지스터(5575), 제 6 박막 트랜지스터(5576), 제 7 박막 트랜지스터(5577) 및 제 8 박막 트랜지스터(5578)를 갖는다. 또한, 제 1 박막 트랜지스터(5571), 제 2 박막 트랜지스터(5572), 제 3 박막 트랜지스터(5573), 제 4 박막 트랜지스터(5574), 제 5 박막 트랜지스터(5575), 제 6 박막 트랜지스터(5576), 제 7 박막 트랜지스터(5577) 및 제 8 박막 트랜지스터(5578)는, n채널형 트랜지스터이며, 게이트·소스간 전압(Vgs)이 임계값 전압(Vth)을 상회하였을 때 도통 상태가 되는 것으로 한다.

다음, 도 10에 도시하는 플리플롭의 접속 구성에 대해서 이하에 설명한다.

제 1 박막 트랜지스터(5571)의 제 1 전극(소스 전극 또는 드레인 전극의 한쪽)이 제 4 배선(5504)에 접속되고, 제 1 박막 트랜지스터(5571)의 제 2 전극(소스 전극 또는 드레인 전극의 다른 쪽)이 제 3 배선(5503)에 접속된다.

제 2 박막 트랜지스터(5572)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 2 박막 트랜지스터(5572)의 제 2 전극이 제 3 배선(5503)에 접속된다.

제 3 박막 트랜지스터(5573)의 제 1 전극이 제 5 배선(5505)에 접속되고, 제 3 박막 트랜지스터(5573)의 제 2 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속되고, 제 3 박막 트랜지스터(5573)의 게이트 전극이 제 5 배선(5505)에 접속된다.

제 4 박막 트랜지스터(5574)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 4 박막 트랜지스터(5574)의 제 2 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속되고, 제 4 박막 트랜지스터(5574)의 게이트 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속된다.

제 5 박막 트랜지스터(5575)의 제 1 전극이 제 5 배선(5505)에 접속되고, 제 5 박막 트랜지스터(5575)의 제 2 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속되고, 제 5 박막 트랜지스터(5575)의 게이트 전극이 제 1 배선(5501)에 접속된다.

제 6 박막 트랜지스터(5576)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 6 박막 트랜지스터(5576)의 제 2 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속되고, 제 6 박막 트랜지스터(5576)의 게이트 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속된다.

제 7 박막 트랜지스터(5577)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 7 박막 트랜지스터(5577)의 제 2 전극이 제 1 박막 트랜지스터(5571)의 게이트 전극에 접속되고, 제 7 박막 트랜지스터(5577)의 게이트 전극이 제 2 배선(5502)에 접속된다. 제 8 박막 트랜지스터(5578)의 제 1 전극이 제 6 배선(5506)에 접속되고, 제 8 박막 트랜지스터(5578)의 제 2 전극이 제 2 박막 트랜지스터(5572)의 게이트 전극에 접속되고, 제 8 박막 트랜지스터(5578)의 게이트 전극이 제 1 배선(5501)에 접속된다.

또한, 제 1 박막 트랜지스터(5571)의 게이트 전극, 제 4 박막 트랜지스터(5574)의 게이트 전극, 제 5 박막 트랜지스터(5575)의 제 2 전극, 제 6 박막 트랜지스터(5576)의 제 2 전극 및 제 7 박막 트랜지스터(5577)의 제 2 전극의 접속 개소를 노드(node)(5543)로 한다. 또한, 제 2 박막 트랜지스터(5572)의 게이트 전극, 제 3 박막 트랜지스터(5573)의 제 2 전극, 제 4 박막 트랜지스터(5574)의 제 2 전극, 제 6 박막 트랜지스터(5576)의 게이트 전극 및 제 8 박막 트랜지스터(5578)의 제 2 전극의 접속 개소를 노드(5544)로 한다.

또한, 제 1 배선(5501), 제 2 배선(5502), 제 3 배선(5503) 및 제 4 배선(5504)을, 각각 제 1 신호선, 제 2 신호선, 제 3 신호선, 제 4 신호선이라고 불러도 좋다. 또한, 제 5 배선(5505)을 제 1 전원선, 제 6 배선(5506)을 제 2 전원선이라고 불러도 좋다.

또한, 신호선 구동 회로 및 주사선 구동 회로를 실시형태 1 또는 실시형태 2에 나타내는 n채널형 TFT만으로 제작할 수도 있다. 실시형태 1 또는 실시형태 2에 나타내는 n채널형 TFT는 트랜지스터의 이동도가 크기 때문에, 구동 회로의 구동 주파수를 높일 수 있다. 또한, 실시형태 1 또는 실시형태 2에 나타내는 n채널형 TFT는, n형을 갖는 In, Ga, 및 Zn을 포함하는 산화물 반도체층인 버퍼층에 의하여 기생 용량이 저감되기 때문에, 주파수 특성(f 특성이라고 불린다)이 높다. 예를 들어, 실시형태 1 또는 실시형태 2에 나타내는 n채널형 TFT를 사용한 주사선 구동 회로는, 고속으로 동작시킬 수 있기 때문에, 프레임 주파수를 높이는 것 또는 흑색 화면의 삽입 등을 실현할 수 있다.

또한, 주사선 구동 회로의 트랜지스터의 채널 폭을 크게 하는 것이나, 복수의 주사선 구동 회로를 배치하는 것 등에 의해서, 더욱 높은 프레임 주파수를 실현할 수 있다. 복수의 주사선 구동 회로를 배치하는 경우는, 짝수 행의 주사선을 구동하기 위한 주사선 구동 회로를 한쪽에 배치하고, 홀수 행의 주사선을 구동하기 위한 주사선 구동 회로를 그 반대 쪽에 배치함으로써, 프레임 주파수를 높이는 것을 실현할 수 있다.

또한, 본 발명의 일 형태의 반도체 장치의 일례인 액티브 매트릭스형 발광 표시 장치를 제작하는 경우, 적어도 하나의 화소에 복수의 박막 트랜지스터를 배치하기 때문에, 주사선 구동 회로를 복수 배치하는 것이 바람직하다. 액티브 매트릭스형 발광 표시 장치의 블록도의 일례를 도 6b에 도시한다.

도 6b에 도시하는 발광 표시 장치는, 기판(5400) 위에 표시 소자를 구비한 화소를 복수 갖는 화소부(5401)와, 각 화소를 선택하는 제 1 주사선 구동 회로(5402) 및 제 2 주사선 구동 회로(5404)와, 선택된 화소에 대한 비디오 신호의 입력을 제어하는 신호선 구동 회로(5403)를 갖는다.

도 6b에 도시하는 발광 표시 장치의 화소에 입력되는 비디오 신호를 디지털 형식으로 하는 경우, 화소는 트랜지스터의 온 및 오프의 변환에 따라, 발광 상태 또는 비발광 상태가 된다. 따라서, 면적 계조법 또는 시간 계조법을 사용하여 계조의 표시를 행할 수 있다. 면적 계조법은 1화소를 복수의 부(副)화소로 분할하여 각 부화소를 독립적으로 비디오 신호에 따라 구동시킴으로써, 계조 표시를 행하는 구동 방법이다. 또한, 시간 계조법은 화소가 발광하는 기간을 제어함으로써 계조 표시를 행하는 구동 방법이다.

발광 소자는 액정 소자 등과 비교하여 응답 속도가 빠르기 때문에, 액정 소자보다 시간 계조법에 적합하다. 구체적으로 시간 계조법에 의하여 표시를 행하는 경우, 1프레임 기간을 복수의 서브 프레임 기간으로 분할한다. 그리고 비디오 신호에 따라, 각 서브 프레임 기간에 있어서 화소의 발광 소자를 발광 상태 또는 비발광 상태로 한다. 복수의 서브 프레임 기간으로 분할함으로써, 1프레임 기간 중에 화소가 실제로 발광하는 기간의 합계 길이를 비디오 신호에 따라 제어할 수 있기 때문에, 계조를 표시할 수 있다.

또한, 도 6b에 도시하는 발광 장치에서는, 하나의 화소에 스위치용 TFT와 전류 제어용 TFT의 2개를 배치하는 경우, 스위칭용 TFT의 게이트 배선인 제 1 주사선에 입력되는 신호를 제 1 주사선 구동 회로(5402)로 생성하고, 전류 제어용 TFT의 게이트 배선인 제 2 주사선에 입력되는 신호를 제 2 주사선 구동 회로(5404)로 생성하는 예를 도시하지만, 제 1 주사선에 입력되는 신호와 제 2 주사선에 입력되는 신호의 양쪽 모두를 1개의 주사선 구동 회로로 생성하도록 하여도 좋다. 또한, 예를 들어, 스위칭 소자가 갖는 각 트랜지스터의 수에 따라, 스위칭 소자의 동작을 제어하기 위해서 사용되는 제 1 주사선이 각 화소에 복수 형성되는 일도 있다. 이 경우, 복수의 제 1 주사선에 입력되는 신호를 모두 1개의 주사선 구동 회로로 생성하여도 좋고, 복수의 각 주사선 구동 회로로 생성하여도 좋다.

또한, 발광 표시 장치에 있어서도 구동 회로 중, n채널형 TFT로 구성할 수 있는 구동 회로의 일부를 화소부의 박막 트랜지스터와 동일 기판 위에 형성할 수 있다. 또한, 신호선 구동 회로 및 주사선 구동 회로를 실시형태 1 또는 실시형태 2에 나타내는 n채널형 TFT만으로 제작할 수도 있다.

또한, 상술한 구동 회로는 액정 표시 장치나 발광 표시 장치에 한정되지 않고, 스위칭 소자와 전기적으로 접속하는 소자를 이용하여 전자 잉크를 구동시키는 전자 페이퍼에 사용하여도 좋다. 전자 페이퍼는, 전기 영동(泳動) 표시 장치(전기 영동 디스플레이)라고도 불리고, 종이와 같이 읽기 쉽다는 장점, 다른 표시 장치와 비교하여 저소비 전력, 얇고 가벼운 형상으로 할 수 있는 이점을 갖는다.

전기 영동 디스플레이에는 다양한 형태를 고려할 수 있지만, 양 전하를 갖는 제 1 입자와 음 전하를 갖는 제 2 입자를 포함하는 복수의 마이크로 캡슐이 용매 또는 용질에 복수 분산되고, 마이크로 캡슐에 전계를 인가함으로써 마이크로 캡슐 중의 입자를 서로 반대 방향으로 이동시켜 한쪽에 모인 입자의 색만을 표시하는 것이다. 또한, 제 1 입자 또는 제 2 입자는 염료를 포함하여, 전계가 없는 경우에 있어서, 이동하지 않는 것이다. 또한, 제 1 입자의 색과 제 2 입자의 색은 다른 것(무색을 포함한다)으로 한다.

이와 같이, 전기 영동 디스플레이는 유전 상수가 높은 물질이 높은 전계 영역으로 이동하는, 소위 유전 영동적 효과를 이용한 디스플레이이다. 전기 영동 디스플레이는, 액정 표시 장치에는 필요한 편광판, 대향 기판도 전기 영동 표시 장치에는 필요가 없어, 두께나 무게가 반감된다.

상기 마이크로 캡슐을 용매 중에 분산시킨 것이 전자 잉크라고 불리는 것이며, 이 전자 잉크는 유리, 플라스틱, 피륙, 종이 등의 표면에 인쇄할 수 있다. 또한, 컬러 필터나 색소를 갖는 입자를 사용함으로써, 컬러 표시도 가능하다.

또한, 액티브 매트릭스 기판 위에 적절히 2개의 전극 사이에 끼워지도록 상기 마이크로 캡슐을 복수 배치하면, 액티브 매트릭스형의 표시 장치가 완성되며, 마이크로 캡슐에 전계를 인가하면 표시할 수 있다. 예를 들어, 실시형태 1 또는 실시형태 2의 박막 트랜지스터에 의하여 얻어지는 액티브 매트릭스 기판을 사용할 수 있다.

또한, 마이크로 캡슐 중의 제 1 입자 및 제 2 입자는, 도전체 재료, 절연체 재료, 반도체 재료, 자성(磁性) 재료, 액정 재료, 강유전성 재료, 일렉트로 루미네선스 재료, 일렉트로크로믹 재료, 자기 영동 재료로부터 선택된 일종의 재료, 또는 이들의 복합 재료를 사용하면 좋다.

이상의 공정에 의하여, 반도체 장치로서 신뢰성이 높은 표시 장치를 제작할 수 있다.

본 실시형태는 실시형태 2 또는 실시형태 2에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.

(실시형태 4)

본 발명의 일 형태의 박막 트랜지스터를 제작하여 상기 박막 트랜지스터를 화소부, 또 구동 회로에 사용하여 표시 기능을 갖는 반도체 장치(표시 장치라고도 부른다)를 제작할 수 있다. 또한, 본 발명의 일 형태의 박막 트랜지스터를 이용한, 구동 회로의 일부 또는 전체를 화소부와 같은 기판 위에 일체 형성하여 시스템 온 패널을 형성할 수 있다.

표시 장치는 표시 소자를 포함한다. 표시 소자로서는 액정 소자(액정 표시 소자라고도 한다), 발광 소자(발광 표시 소자라고도 한다)를 사용할 수 있다. 발광 소자는 전류 또는 전압에 의해서 휘도가 제어되는 소자를 그 범주에 포함하고 있고, 구체적으로는 무기 EL(Electro Luminescence) 소자, 또는 유기 EL 소자 등이 포함된다. 또한, 전자 잉크 등, 전기적 작용에 의하여 콘트라스트가 변화되는 표시 매체도 적용할 수 있다.

또한, 표시 장치는, 표시 소자가 밀봉된 상태에 있는 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다. 또한, 본 발명의 일 형태는 상기 표시 장치를 제작하는 과정에 있어서의, 표시 소자가 완성되기 전의 일 형태에 상당하는 소자 기판에 관하여, 상기 소자 기판은 전류를 표시 소자에 공급하기 위한 수단을 복수의 각 화소에 구비한다. 소자 기판은 구체적으로는, 표시 소자의 화소 전극만이 형성된 상태이어도 좋고, 화소 전극이 되는 도전막을 성막한 후이며, 에칭하여 화소 전극을 형성하기 전의 상태라도 좋고, 모든 형태가 적합하다.

또한, 본 명세서 중에서의 표시 장치란, 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치도 포함한다)을 가리킨다. 또한, 커넥터, 예를 들어, FPC(Flexible Printed Circuit) 또는 TAB(Tape Automated Bonding) 테이프, 또는 TCP(Tape Carrier Package)가 부착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 설치된 모듈, 또는 표시 소자에 COG(Chip On Glass) 방식에 의하여 IC(집적회로)가 직접 실장된 모듈도 모두 표시 장치에 포함하는 것으로 한다.

본 실시형태에서는, 본 발명의 일 형태의 반도체 장치로서 액정 표시 장치의 예를 나타낸다.

도 12a 및 도 12b에 본 발명을 적용한 액티브 매트릭스형 액정 표시 장치를 도시한다. 도 12a는 액정 표시 장치의 평면도이며, 도 12b는 도 12a에 있어서의 선 V-X의 단면도이다. 반도체 장치에 사용되는 박막 트랜지스터(201)로서는, 실시형태 2에서 나타내는 박막 트랜지스터와 마찬가지로 제작할 수 있고, IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터이다. 또한, 실시형태 1에서 나타내는 박막 트랜지스터도 본 실시형태의 박막 트랜지스터(201)로서 적용할 수도 있다.

도 12a의 본 실시형태의 액정 표시 장치는 소스 배선층(202), 멀티 게이트 구조의 박막 트랜지스터(201), 게이트 배선층(203), 용량 배선층(204)을 포함한다.

또한, 도 12b에 있어서, 본 실시형태의 액정 표시 장치는, 멀티 게이트 구조의 박막 트랜지스터(201), 절연층(211), 절연층(212), 절연층(213), 및 표시 소자에 사용하는 전극층(255), 배향막으로서 기능하는 절연층(261), 편광판(268)이 형성된 기판(200), 배향막으로서 기능하는 절연층(263), 표시 소자에 사용하는 전극층(265), 컬러 필터로서 기능하는 착색층(264), 편광판(267)이 형성된 기판(266)이 액정층(262)을 협지하여 대향하여, 액정 표시 소자(260)를 갖는다.

또한, 배향막을 사용하지 않는 블루 상(blue phase)을 나타내는 액정을 사용하여도 좋다. 블루 상은 액정상의 하나이며, 콜레스테릭(cholesteric) 액정을 승온하면, 콜레스테릭 상으로부터 등방상으로 전이하기 직전에 발현하는 상이다. 블루 상은 좁은 온도 범위에서만 발현하기 때문에, 온도 범위를 개선하기 위해서 5wt% 이상의 키랄(chiral)제를 혼합시킨 액정 조성물을 사용하여 액정층(262)에 사용한다. 블루 상을 나타내는 액정과 키랄 제를 포함하는 액정 조성물은 응답 속도가 10μs 내지 100μs로 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하고, 시야각 의존성이 작다.

또한, 도 12a 및 도 12b는 투과형 액정 표시 장치의 예이지만, 본 발명의 일 형태는 반사형 액정 표시 장치라도 적용할 수 있고, 반투과형 액정 표시 장치라도 적용할 수 있다.

또한, 도 12a 및 도 12b의 액정 표시 장치에서는, 기판(266)의 외측(시인측)에 편광판(267)을 형성하고, 내측에 착색층(264), 표시 소자에 사용하는 전극층(265)의 순서로 형성하는 예를 도시하지만, 편광판(267)은 기판(266)의 내측에 형성하여도 좋다. 또한, 편광판과 착색층의 적층 구조도 도 12b에 한정되지 않고, 편광판 및 착색층의 재료나 제작 공정 조건에 의하여 적절히 설정하면 좋다. 또한, 블랙 매트릭스로서 기능하는 차광막을 형성하여도 좋다.

또한, 본 실시형태에서는, 박막 트랜지스터의 표면의 요철을 저감시키기 위해서, 및 박막 트랜지스터의 신뢰성을 향상시키기 위해서 실시형태 2에서 얻어진 박막 트랜지스터를 보호막이나 평탄화 절연막으로서 기능하는 절연층(211, 212, 213)으로 덮는 구성이 된다. 또한, 보호막은 대기 중에 부유하는 유기물이나 금속, 수증기 등의 오염 불순물의 침입을 방지하는 것이며, 치밀한 막이 바람직하다. 보호막은 CVD법 또는 스퍼터법 등을 사용하여 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 또는 질화산화실리콘막의 단층, 또는 적층으로 형성하면 좋다. 또한, 보호막으로서 프로세스 가스에 유기 실란 가스와 산소를 사용하여 플라즈마 CVD법에 의하여 산화실리콘막을 형성하여도 좋다.

유기 실란이란, 규산에틸(TEOS, 화학식; Si(OC₂H₅)₄), 테트라메틸실란(TMS, 화학식; Si(CH₃)₄), 테트라메틸시클로테트라실록산(TMCTS), 옥타메틸시클로테트라실록산(OMCTS), 헥사메틸디실라잔(HMDS), 트리에톡시실란(화학식; SiH(OC₂H₅)₃), 또는 트리스디메틸아미노실란(화학식; SiH(N(CH₃)₂)₃) 등의 화합물이다.

보호막의 1층째로서 절연층(211)을 형성한다. 절연층(211)은 알루미늄막의 힐록 방지에 효과가 있다. 여기서는, 절연층(211)으로서 플라즈마 CVD법을 사용하여 산화실리콘막을 형성한다. 산화실리콘막의 성막용 프로세스 가스에는, TEOS 및 O₂를 사용하고, 그 유량 비율은 TEOS＼O₂=15＼750(sccm)이다. 성막 공정의 기판 온도는 300℃이다.

또한, 보호층의 2층째로서 절연층(212)을 형성한다. 여기서는, 절연층(212)으로서 플라즈마 CVD법을 사용하여 질화실리콘막을 형성한다. 질화실리콘막의 성막용 프로세스 가스에는, SiH₄, N₂, NH₃, 및 H₂를 사용한다. 보호막의 1층으로서 질화실리콘막을 사용하면, 나트륨 등의 가동 이온이 반도체 영역 중에 침입하여 TFT의 전기 특성을 변화시키는 것을 억제할 수 있다.

또한, 보호막을 형성한 후에 IGZO 반도체층의 가열 처리(300℃ 내지 400℃)를 행하여도 좋다.

또한, 평탄화 절연막으로서 절연층(213)을 형성한다. 절연층(213)으로서는, 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 에폭시 등의 내열성을 갖는 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인붕소 유리) 등을 사용할 수 있다. 실록산계 수지는, 치환기로서 수소 외에, 불소, 알킬기, 또는 아릴기 중 적어도 1종을 가져도 좋다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 절연층(213)을 형성하여도 좋다.

또한, 실록산계 수지란, 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산계 수지는, 치환기로서 수소 외에, 불소, 알킬기, 또는 방향족 탄화수소 중, 적어도 1종을 가져도 좋다.

절연층(213)의 형성에는, 그 재료에 따라, CVD법, 스퍼터법, SOG법, 스핀코팅, 디핑, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 사용할 수 있다. 절연층(213)을 재료액을 사용하여 형성하는 경우, 베이크하는 공정에서 동시에 IGZO 반도체층의 가열 처리(300℃ 내지 400℃)를 행하여도 좋다. 절연층(213)의 소성 공정과 IGZO 반도체층의 가열 처리를 겸함으로써, 효율 좋게 반도체 장치를 제작할 수 있다.

화소 전극층으로서 기능하는 전극층(255, 265)은, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라고 기재한다), 인듐아연산화물, 산화실리콘을 첨가한 인듐주석산화물 등의 투광성을 갖는 도전성 재료를 사용할 수 있다.

또한, 전극층(255, 265)으로서 도전성 고분자(도전성 폴리머라고도 한다)를 포함하는 도전성 조성물을 사용하여 형성할 수 있다. 도전성 조성물을 사용하여 형성한 화소 전극은 시트 저항이 10000Ω/□ 이하, 파장 550nm에 있어서의 투광률이 70% 이상인 것이 바람직하다. 또한, 도전성 조성물에 포함되는 도전성 고분자의 저항률이 0.1Ω·cm 이하인 것이 바람직하다.

도전성 고분자로서는, 이른바 π전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 또는 이들의 2종 이상의 공중합체 등을 들 수 있다.

이상의 공정에 의하여, 반도체 장치로서 신뢰성이 높은 액정 표시 장치를 제작할 수 있다.

본 실시형태는 실시형태 1 내지 실시형태 3 중 어느 하나에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.

(실시형태 5)

본 실시형태에서는, 본 발명의 일 형태의 반도체 장치로서 전자 페이퍼의 예를 나타낸다.

도 13은 본 발명을 적용한 반도체 장치의 예로서 액티브 매트릭스형의 전자 페이퍼를 나타낸다. 반도체 장치에 사용되는 박막 트랜지스터(581)로서는, 실시형태 2에서 나타내는 박막 트랜지스터와 마찬가지로 제작할 수 있고, IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터이다. 또한, 실시형태 1에서 나타내는 박막 트랜지스터도 본 실시형태의 박막 트랜지스터(581)로서 적용할 수도 있다.

도 13의 전자 페이퍼는 트위스트볼 표시방식을 사용한 표시 장치의 예이다. 트위스트 볼 표시 방식이란, 백과 흑으로 나누어 칠해진 구형(球形) 입자를 표시 소자에 사용하는 전극층인 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시킨 구형 입자의 방향을 제어함으로써, 표시를 행하는 방법이다.

박막 트랜지스터(581)는 멀티게이트 구조의 역스태거형의 일종(보톰 콘택트형이라고도 부름)의 박막 트랜지스터이고, 소스 전극층 또는 드레인 전극층에 의해서 제 1 전극층(587)과 절연층(585)에 형성하는 개구로 접해 있어 전기적으로 접속되어 있다. 제 1 전극층(587)과 제 2 전극층(588)의 사이에는 흑색 영역(590a) 및 백색 영역(590b)을 갖고, 주위에 액체로 덮여 있는 캐비티(594)를 포함하는 구형 입자(589)가 형성되어 있고, 구형 입자(589)의 주위는 수지 등의 충전재(595)로 충전되어 있다(도 13 참조).

또한, 트위스트볼 대신에, 전기 영동 소자를 사용할 수도 있다. 투명한 액체와, 양으로 대전한 흰 미립자와 음으로 대전한 검은 미립자를 밀봉한 직경 10㎛ 내지 200㎛ 정도의 마이크로 캡슐을 사용한다. 제 1 전극층과 제 2 전극층의 사이에 형성되는 마이크로 캡슐은, 제 1 전극층과 제 2 전극층에 의해서, 전장(電場)이 주어지면, 흰 미립자와, 검은 미립자가 반대 방향으로 이동하여, 백 또는 흑을 표시할 수 있다. 이 원리를 응용한 표시 소자가 전기 영동 표시 소자이고, 일반적으로 전자 페이퍼라고 불리고 있다. 전기 영동 소자는 액정 표시 소자와 비교하여 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또 소비전력이 작고, 어두컴컴한 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않은 경우라도, 한번 표시한 상을 유지하는 것이 가능하기 때문에, 전파 발신원으로부터 표시 기능이 딸린 반도체 장치(단순히 표시 장치, 또는 표시 장치를 구비하는 반도체 장치라고도 한다)를 멀리한 경우라도, 표시된 상을 보존해 두는 것이 가능해진다.

상술한 공정에 의하여 반도체 장치로서 신뢰성이 높은 전자 페이퍼를 제작할 수 있다.

본 실시형태는, 실시형태 1 내지 3 중 어느 하나에 기재한 구성과 적절히 조합하여 실시할 수 있다.

(실시형태 6)

본 실시형태에서는, 본 발명의 일 형태의 반도체 장치로서 발광 표시 장치의 예를 나타낸다. 표시 장치가 갖는 표시 소자로서는, 여기서는 일렉트로루미네선스를 이용하는 발광 소자를 사용하여 나타낸다. 일렉트로루미네선스를 이용하는 발광 소자는, 발광 재료가 유기 화합물인지, 무기 화합물인지에 의하여 구별되어, 일반적으로는, 전자(前者)는 유기 EL 소자, 후자(後者)는 무기 EL 소자라고 불린다.

유기 EL 소자는 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되고, 전류가 흐른다. 그리고, 그들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 되돌아올 때에 발광한다. 이러한 메커니즘 때문에, 이러한 발광 소자는 전류 여기형의 발광 소자라고 불린다.

무기 EL 소자는, 그 소자 구성에 의하여, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는, 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 갖고, 발광 메커니즘은, 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는, 발광층을 유전체층으로 협지하고, 또한 이것을 전극 사이에 끼운 구조이며, 발광 메커니즘은 금속 이온의 내각(內殼) 전자 천이를 이용하는 국재(局在)형 발광이다. 또한, 여기서는, 발광 소자로서 유기 EL 소자를 사용하여 설명한다.

도 14a 및 도 14b는 본 발명을 적용한 반도체 장치의 예로서 액티브 매트릭스형의 발광 표시 장치를 도시한다. 도 14a는 발광 표시 장치의 평면도이며, 도 14b는 도 14a에 있어서의 선 Y-Z의 단면도이다. 또한, 도 15에 도 14a 및 도 14b에 도시하는 발광 표시 장치의 등가 회로를 도시한다.

반도체 장치에 사용되는 박막 트랜지스터(301, 302)로서는, 실시형태 1 및 실시형태 2에서 나타내는 박막 트랜지스터와 마찬가지로 제작할 수 있고, IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터이다.

도 14a 및 도 15에 도시하는 본 실시형태의 발광 표시 장치는, 멀티 게이트 구조의 박막 트랜지스터(301), 박막 트랜지스터(302), 발광 소자(303), 용량 소자(304), 소스 배선층(305), 게이트 배선층(306), 전원선(307)을 포함한다. 박막 트랜지스터(301, 302)는 n채널형 박막 트랜지스터이다.

또한, 도 14b에 있어서, 본 실시형태의 발광 표시 장치는 박막 트랜지스터(302), 절연층(311, 312, 313), 격벽(321), 및 발광 소자(303)에 사용하는 제 1 전극층(320), 전계 발광층(322), 제 2 전극층(323)을 갖는다.

절연층(313)은 아크릴, 폴리이미드, 폴리아미드 등의 유기 수지, 또는 실록산을 사용하여 형성하는 것이 바람직하다.

본 실시형태에서는, 화소의 박막 트랜지스터(302)가 n형이기 때문에, 화소 전극층인 제 1 전극층(320)으로서 음극을 사용하는 것이 바람직하다. 구체적으로는, 음극으로서는 일함수가 작은 재료, 예를 들어, Ca, Al, CaF, MgAg, AlLi 등을 사용할 수 있다.

격벽(321)은 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 사용하여 형성한다. 특히 감광성의 재료를 사용하여, 제 1 전극층(320) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속된 곡률을 갖고 형성되는 경사면이 되도록 형성하는 것이 바람직하다.

전계 발광층(322)은 단일 층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다.

전계 발광층(322)을 덮도록 양극을 사용한 제 2 전극층(323)을 형성한다. 제 2 전극층(323)은 실시형태 4에 화소 전극층으로서 열거한 투광성을 갖는 도전성 재료를 사용한 투광성 도전막으로 형성할 수 있다. 상기 투광성 도전막 외에 질화티타늄막 또는 티타늄막을 사용하여도 좋다. 제 1 전극층(320)과 전계 발광층(322)과 제 2 전극층(323)이 중첩함으로써, 발광 소자(303)가 형성된다. 이 후, 발광 소자(303)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록 제 2 전극층(323) 및 격벽(321) 위에 보호막을 형성하여도 좋다. 보호막으로서는, 질화실리콘막, 질화산화실리콘막, DLC막 등을 형성할 수 있다.

또한, 실제로는, 도 14b까지 완성되면, 외기에 노출되지 않도록 기밀성이 높고, 탈가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재로 더 패키징(밀봉)하는 것이 바람직하다.

다음, 발광 소자의 구성에 대해서 도 16을 사용하여 설명한다. 여기서는, 구동용 TFT가 n형인 경우를 예로 들어, 화소의 단면 구조에 대해서 설명한다. 도 16a 내지 도 16c의 반도체 장치에 사용되는 구동용 TFT인 TFT(7001, 7011, 7021)는, 실시형태 1에서 나타내는 박막 트랜지스터와 마찬가지로 제작할 수 있고, IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터이다. 또한, 실시형태 2에서 나타내는 박막 트랜지스터를 TFT(7001, 7011, 7021)로서 적용할 수도 있다.

발광 소자는 발광을 추출하기 위해서 적어도 양극 또는 음극의 한쪽이 투명하면 좋다. 그리고, 기판 위에 박막 트랜지스터 및 발광 소자를 형성하고, 기판과는 반대 측의 면으로부터 발광을 추출하는 상면 사출이나, 기판 측의 면으로부터 발광을 추출하는 하면 사출이나, 기판 측 및 기판과는 반대 측의 면으로부터 발광을 추출하는 양면 사출 구조의 발광 소자가 있고, 도 16에 도시하는 화소 구성은 어떠한 사출 구조의 발광 소자에나 적용할 수 있다.

상면 사출 구조의 발광 소자에 대해서 도 16a를 사용하여 설명한다.

도 16a에, 구동용 TFT인 TFT(7001)가 n형이며, 발광 소자(7002)로부터 방출되는 광이 양극(7005) 측으로 사출되는 경우의, 화소의 단면도를 도시한다. 도 16a에서는 발광 소자(7002)의 음극(7003)과 구동용 TFT인 TFT(7001)가 전기적으로 접속되고, 음극(7003) 위에 발광층(7004), 양극(7005)이 순차로 적층된다. 음극(7003)은 일함수가 작고 또 광을 반사하는 도전막이라면 다양한 재료를 사용할 수 있다. 예를 들어, Ca, Al, CaF, MgAg, AlLi 등이 바람직하다. 그리고 발광층(7004)은 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 복수의 층으로 구성되는 경우, 음극(7003) 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층의 순서로 적층한다. 또한, 이들 층을 모두 형성할 필요는 없다. 양극(7005)은 광을 투과하는 투광성을 갖는 도전성 재료를 사용하여 형성하고, 예를 들어, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라고 기재한다), 인듐아연산화물, 산화실리콘을 첨가한 인듐주석산화물 등의, 투광성을 갖는 도전성 도전막을 사용하여도 좋다.

음극(7003) 및 양극(7005)으로 발광층(7004)을 끼우는 영역이 발광 소자(7002)에 상당한다. 도 16a에 도시한 화소의 경우, 발광 소자(7002)로부터 방출되는 광은 화살표로 도시하는 바와 같이, 양극(7005) 측으로 사출된다.

다음에, 하면 사출 구조의 발광 소자에 대하여 도 16b를 사용하여 설명한다. 구동용 TFT(7011)가 n형이고, 발광 소자(7012)로부터 방출되는 광이 음극(7013) 측으로 사출되는 경우의 화소의 단면도를 도시한다. 도 16b에서는, 구동용 TFT(7011)와 전기적으로 접속된 투광성을 갖는 도전막(7017) 위에, 발광 소자(7012)의 음극(7013)이 형성되고, 음극(7013) 위에 발광층(7014) 및 양극(7015)이 순차로 적층된다. 또한, 양극(7015)이 투광성을 갖는 경우, 양극 위를 덮도록, 광을 반사 혹은 차폐하기 위한 차폐막(7016)이 형성되어도 좋다. 음극(7013)은, 도 24a의 경우와 마찬가지로, 일함수가 작은 도전성 재료라면 다양한 재료를 사용할 수 있다. 다만, 그의 막 두께는 광을 투과하는 정도(바람직하게는, 5nm 내지 30nm 정도)로 한다. 예를 들어, 20nm의 막 두께를 갖는 알루미늄막을 음극(7013)으로서 사용할 수 있다. 그리고, 발광층(7014)은, 도 16a와 마찬가지로, 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 양극(7015)은 광을 투과할 필요는 없지만, 도 16a와 마찬가지로, 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다. 그리고 차폐막(7016)은 예를 들어 광을 반사하는 금속 등을 사용할 수 있지만, 금속막에 한정되지 않는다. 예를 들어, 흑색의 안료를 첨가한 수지 등을 사용할 수도 있다.

음극(7013)과 양극(7015) 사이에 발광층(7014)을 끼우는 영역이 발광 소자(7012)에 상당한다. 도 16b에 도시하는 화소의 경우, 발광 소자(7012)로부터 방출되는 광은, 화살표로 도시하는 바와 같이, 음극(7013) 측으로 사출된다.

다음에, 양면 사출 구조의 발광 소자에 대하여 도 16c를 사용하여 설명한다. 도 16c에서는, 구동용 TFT(7021)와 전기적으로 접속된 투광성을 갖는 도전막(7027) 위에, 발광 소자(7022)의 음극(7023)이 성막되고, 음극(7023) 위에 발광층(7024), 양극(7025)이 순차로 적층된다. 음극(7023)은, 도 16a의 경우와 마찬가지로, 일함수가 작은 도전성 재료라면 다양한 재료를 사용할 수 있다. 다만, 그 막 두께는, 광을 투과하는 정도로 한다. 예를 들어, 20nm의 막 두께를 갖는 Al을, 음극(7023)으로서 사용할 수 있다. 그리고, 발광층(7024)은, 도 16a와 마찬가지로, 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 양극(7025)은 도 16a와 마찬가지로, 광을 투과하는 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다.

음극(7023)과, 발광층(7024)과, 양극(7025)이 중첩하는 부분이 발광 소자(7022)에 상당한다. 도 16c에 도시한 화소의 경우, 발광 소자(7022)로부터 발생되는 광은 화살표로 도시하는 바와 같이, 양극(7025) 측과 음극(7023) 측의 양쪽으로 사출한다.

또한, 여기서는, 발광 소자로서 유기 EL 소자에 대하여 설명하였지만, 발광 소자로서 무기 EL 소자를 형성할 수도 있다.

또한, 본 실시형태에서는, 발광 소자의 구동을 제어하는 박막 트랜지스터(구동용 TFT)와 발광 소자가 전기적으로 접속되는 예를 나타내지만, 구동용 TFT와 발광 소자 사이에 전류 제어용 TFT가 접속되는 구성이라도 좋다.

또한, 본 실시형태에서 나타내는 반도체 장치는, 도 16에 도시한 구성에 한정되지 않고, 본 발명의 기술적 사상에 의거한 각종 변형이 가능하다.

상술한 공정에 의하여, 반도체 장치로서 신뢰성이 높은 발광 표시 장치를 제작할 수 있다.

본 실시형태는, 실시형태 1 내지 실시형태 3 중 어느 하나에 기재한 구성과 적절히 조합하여 실시할 수 있다.

(실시형태 7)

본 발명의 반도체 장치의 일 형태인 표시 패널의 구성에 대해서 이하에 나타낸다. 본 실시형태에서는, 표시 소자로서 액정 소자를 갖는 액정 표시 장치의 일 형태인 액정 표시 패널(액정 패널이라고도 한다), 표시 소자로서 발광 소자를 갖는 반도체 장치의 일 형태인 발광 표시 패널(발광 패널이라고도 한다)에 대해서 설명한다.

다음에, 본 발명의 반도체 장치의 일 형태에 상당하는 발광 표시 패널의 외관 및 단면에 대하여 도 17a 및 도 17b를 사용하여 설명한다. 도 17a는, 제 1 기판 위에 형성된 IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터 및 발광 소자를 제 2 기판과의 사이에 씰재로 밀봉한 패널의 상면도이며, 도 17b는 도 17a의 H-I에 있어서의 단면도에 상당한다.

제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)를 둘러싸도록 씰재(4505)가 형성된다. 또한, 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b) 위에 제 2 기판(4506)이 형성된다. 따라서, 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 제 1 기판(4501)과 씰재(4505)와 제 2 기판(4506)에 의하여 충전재(4507)와 함께 밀봉된다.

또한, 제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 박막 트랜지스터를 복수 갖고, 도 17b에서는 화소부(4502)에 포함되는 박막 트랜지스터(4510)와 신호선 구동 회로(4503a)에 포함되는 박막 트랜지스터(4509)를 예시한다.

박막 트랜지스터(4509, 4510)는, IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 박막 트랜지스터에 상당하고, 실시형태 1 또는 실시형태 2에 나타내는 박막 트랜지스터를 적용할 수 있다. 본 실시형태에 있어서, 박막 트랜지스터(4509, 4510)는, n채널형 박막 트랜지스터이다.

또한, 부호 4511은 발광 소자에 상당하고, 발광 소자(4511)가 갖는 화소 전극인 제 1 전극층(4517)은, 박막 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된다. 또한, 발광 소자(4511)의 구성은 본 실시형태에 나타낸 구성에 한정되지 않다. 발광 소자(4511)로부터 추출하는 광의 방향 등에 맞추어 발광 소자(4511)의 구성은 적절히 변화시킬 수 있다.

또한, 신호선 구동 회로(4503a, 4503b), 주사선 구동 회로(4504a, 4504b), 또는 화소부(4502)에 주어지는 각종 신호 및 전위는 FPC(4518a, 4518b)로부터 공급된다.

본 실시형태에서는, 접속 단자(4515)가 제 2 전극층(4512)과 같은 도전막으로 형성되고, 배선(4516)은, 발광 소자(4511)가 갖는 제 1 전극층(4517)과 같은 도전막으로 형성된다.

접속 단자(4515)는 FPC(4518a)가 갖는 단자와 이방성 도전막(4519)을 통하여 전기적으로 접속된다.

발광 소자(4511)로부터의 광의 추출 방향으로 위치하는 기판에는, 제 2 기판(4506)은 투광성이어야만 한다. 그 경우에는, 유리 기판, 플라스틱 기판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성을 갖는 재료를 사용한다.

또한, 충전재(4507)로서는 질소나 아르곤 등의 불활성 기체 이외에, 자외선 경화 수지 또는 열 경화 수지를 사용할 수 있고, PVC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘(silicone) 수지, PVB(폴리비닐 부티랄) 또는 EVA(에틸렌비닐 아세테이트)를 사용할 수 있다. 본 실시형태에서는 충전재로서 질소를 사용한다.

또한, 필요하다면, 발광 소자의 사출면에 편광판, 또는 원형 편광판(타원 편광판을 포함한다), 위상차판(λ/4 파장판, λ/2 파장판), 컬러 필터 등의 광학 필름을 적절히 형성하여도 좋다. 또한, 편광판 또는 원형 편광판에 반사 방지막을 형성하여도 좋다. 예를 들어, 표면의 요철에 따라 반사광을 확산하여 반사를 저감할 수 있는 안티-글레어(anti-glare) 처리를 실시할 수 있다.

신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막에 의하여 형성된 구동 회로로 실장되어도 좋다. 또한, 신호선 구동 회로만, 또는 일부, 또는 주사선 구동 회로만, 또는 일부만을 별도 형성하여 실장하여도 좋고, 본 실시형태는 도 17a 및 도 17b의 구성에 한정되지 않는다.

다음에, 본 발명의 반도체 장치의 일 형태에 상당하는 액정 표시 패널의 외관 및 단면에 대하여 도 18을 사용하여 설명한다. 도 18a1, 도 18a2는, 제 1 기판(4001) 위에 형성된 IGZO 반도체층 및 n형의 도전형을 갖는 IGZO 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터(4010, 4011), 및 액정 소자(4013)를 제 2 기판(4006)과의 사이에 씰재(4005)에 의하여 밀봉한, 패널의 상면도이며, 도 18b는 도 18a1 및 도 18a2의 M-N에 있어서의 단면도에 상당한다.

제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록 씰재(4005)가 형성된다. 또한, 화소부(4002)와, 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 형성된다. 따라서, 화소부(4002)와, 주사선 구동 회로(4004)는, 제 1 기판(4001)과 씰재(4005)와 제 2 기판(4006)에 의하여, 액정층(4008)과 함께 밀봉된다. 또한 제 1 기판(4001) 위의 씰재(4005)에 의하여 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장된다.

또한, 별도 형성한 구동 회로의 접속 방법은, 특히 한정되지 않고, COG 방법, 와이어 본딩 방법, 또는 TAB 방법 등을 사용할 수 있다. 도 18a1은 COG 방법에 의하여 신호선 구동 회로(4003)를 실장하는 예이며, 도 18a2는 TAB 방법에 의하여 신호선 구동 회로(4003)를 실장하는 예이다.

또한, 제 1 기판(4001) 위에 형성된 화소부(4002)와 주사선 구동 회로(4004)는 박막 트랜지스터를 복수 갖고, 도 18b에서는 화소부(4002)에 포함되는 박막 트랜지스터(4010)와 주사선 구동 회로(4004)에 포함되는 박막 트랜지스터(4011)를 예시한다.

박막 트랜지스터(4010, 4011)는, IGZO 반도체층 및 n형 도전형을 갖는 IGZO 반도체층을 포함하는 박막 트랜지스터에 상당하여 실시형태 1 또는 실시형태 2에 나타내는 박막 트랜지스터를 적용할 수 있다. 본 실시형태에 있어서, 박막 트랜지스터(4010, 4011)는 n채널형 박막 트랜지스터이다.

또한, 액정 소자(4013)가 갖는 화소 전극층(4030)은, 박막 트랜지스터(4010)와 전기적으로 접속된다. 그리고, 액정 소자(4013)의 대향 전극층(4031)은 제 2 기판(4006) 위에 형성된다. 화소 전극층(4030)과 대향 전극층(4031)과 액정층(4008)이 중첩하는 부분이 액정 소자(4013)에 상당한다. 또한, 화소 전극층(4030), 대향 전극층(4031)은 각각 배향막으로서 기능하는 절연층(4032, 4033)이 형성되고, 절연층(4032, 4033)을 통하여 액정층(4008)을 협지한다.

또한, 제 1 기판(4001) 및 제 2 기판(4006)으로서는, 유리, 금속(대표적으로는, 스테인리스), 세라믹스, 플라스틱을 사용할 수 있다. 플라스틱으로서는, FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐플루오라이드) 필름, 폴리에스테르 필름, 또는 아크릴수지 필름을 사용할 수 있다. 또한, 알루미늄포일을 PVF 필름이나 폴리에스테르 필름으로 끼운 구조의 시트를 사용할 수도 있다.

또한, 4035는 절연막을 선택적으로 에칭함으로써 얻어지는 주상(柱狀)의 스페이서이며, 화소 전극층(4030)과 대향 전극층(4031)의 사이의 거리(셀 갭)를 제어하기 위하여 형성된다. 또한, 구 형상의 스페이서를 사용하여도 좋다.

또한 별도 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 주어지는 각종 신호 및 전위는, FPC(4018)로부터 공급된다.

본 실시형태에서는, 접속 단자(4015)가 액정 소자(4013)가 갖는 화소 전극층(4030)과 같은 도전막으로 형성되고, 배선(4016)은 박막 트랜지스터(4010, 4011)의 게이트 전극층과 같은 도전막으로 형성된다.

접속 단자(4015)는 FPC(4018)가 갖는 단자와 이방성 도전막(4019)을 통하여 전기적으로 접속된다.

또한, 도 18에 있어서는, 신호선 구동 회로(4003)를 별도 형성하여 제 1 기판(4001)에 실장하는 예를 나타내지만, 본 실시형태는 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도 형성하여 실장하여도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성하여 실장하여도 좋다.

도 19는 본 발명을 적용하여 제작되는 TFT 기판(2600)을 사용하여 반도체 장치로서 액정 표시 모듈을 구성하는 일례를 도시한다.

도 19는 액정 표시 모듈의 일례이며, TFT 기판(2600)과 대향 기판(2601)이 씰재(2602)에 의하여 고착되어, 그 사이에 TFT 등을 포함하는 화소부(2603), 액정층을 포함하는 표시 소자(2604), 착색층(2605)이 형성되어 표시 영역을 형성한다. 착색층(2605)은 컬러 표시를 행하는 경우에 필요하고, RGB 방식의 경우에는, 적, 녹, 청의 각 색에 대응한 착색층이 각 화소에 대응하여 제공된다. TFT 기판(2600)과 대향 기판(2601)의 외측에는 편광판(2606, 2607), 확산판(2613)이 배치되어 있다. 광원은 냉음극관(2610)과 반사판(2611)에 의하여 구성되고, 회로 기판(2612)은, 플렉시블 배선 기판(2609)에 의하여 TFT 기판(2600)의 배선 회로부(2608)와 접속되고, 컨트롤 회로나 전원회로 등의 외부 회로가 내장되어 있다. 또한, 편광판과, 액정층의 사이에 위상차판을 갖는 상태로 적층하여도 좋다.

액정 표시 모듈에는 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 사용할 수 있다.

상술한 공정에 의하여 반도체 장치로서 신뢰성이 높은 표시 패널을 제작할 수 있다.

본 실시형태는, 실시형태 1 내지 실시형태 6 중 어느 하나에 기재한 구성과 적절히 조합하여 실시할 수 있다.

(실시형태 8)

본 발명의 반도체 장치의 일 형태는, 전자 페이퍼로서 적용할 수 있다. 전자 페이퍼는, 정보를 표시하는 것이라면 다양한 분야의 전자 기기에 사용할 수 있다. 예를 들어, 전자 페이퍼를 사용하여 전자 서적(전자 북), 포스터, 전차 등의 탈 것류의 차내 광고, 신용 카드 등의 각종 카드에 있어서의 표시 등에 적용할 수 있다. 전자 기기의 일례를 도 20 내지 도 21에 도시한다.

도 20a는 전자 페이퍼로 제작된 포스터(2631)를 도시한다. 광고 매체가 종이의 인쇄물인 경우는, 광고의 교환은 사람들이 행하지만, 본 발명을 적용한 전자 페이퍼를 사용하면, 단시간에 광고의 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고, 안정된 화상을 얻을 수 있다. 또한, 포스터는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.

또한, 도 20b는 전차 등의 탈 것류의 차내 광고(2632)를 도시한다. 광고 매체가 종이인 인쇄물의 경우는, 광고의 교환은 사람들이 행해지만, 본 발명을 적용한 전자 페이퍼를 사용하면, 사람들을 많이 필요로 하지 않고, 단시간에 광고의 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고, 안정된 화상을 얻을 수 있다. 또한, 차내 광고는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.

또한, 도 21은 전자 서적(2700)의 일례를 도시한다. 예를 들어, 전자 서적(2700)은 케이스(2701) 및 케이스(2703)의 2개의 케이스로 구성된다. 케이스(2701) 및 케이스(2703)는 축(軸)부(2711)에 의하여 일체로 되어, 상기 축부(2711)를 축으로 하여 개폐(開閉) 동작을 행할 수 있다. 이러한 구성에 의하여 종이의 서적과 같은 동작을 행할 수 있다.

케이스(2701)에는 표시부(2705)가 내장되고, 케이스(2703)에는 표시부(2707)가 내장된다. 표시부(2705) 및 표시부(2707)는 연속되는 화면을 표시하는 구성으로 하여도 좋고, 다른 화면을 표시하는 구성으로 하여도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들어, 오른쪽의 표시부(도 21에서는 표시부(2705))에 문장을 표시하고, 왼쪽의 표시부(도 21에서는 표시부(2707))에 화상을 표시할 수 있다.

또한, 도 21에서는, 케이스(2701)에 조작부 등을 구비한 예를 도시한다. 예를 들어, 케이스(2701)에 있어서, 전원(2721), 조작키(2723), 스피커(2725) 등을 구비한다. 조작키(2723)에 의하여 페이지를 넘길 수 있다. 또한, 케이스의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 하여도 좋다. 또한, 케이스의 이면이나 측면에 외부 접속용 단자(이어폰 단자, USB 단자, 또는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 하여도 좋다. 또한, 전자 서적(2700)은 전자 사전으로서의 기능을 갖는 구성으로 하여도 좋다.

또한, 전자 서적(2700)은 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의하여 전자 서적 서버로부터 원하는 서적 데이터 등을 사고, 다운로드하는 구성으로 할 수도 있다.

본 실시형태는 실시형태 1 내지 3 중 어느 하나 또는 실시형태 5에 기재한 구성과 적절하게 조합하여 실시하는 것이 가능하다.

(실시형태 9)

본 발명에 따른 반도체 장치는, 다양한 전자 기기(유기기(遊技機)도 포함한다)에 적용할 수 있다. 전자 기기로서는, 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 한다), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코(pachinko)기 등의 대형 게임기 등을 들 수 있다.

도 22a에는 텔레비전 장치(9600)의 일례를 도시한다. 텔레비전 장치(9600)는 케이스(9601)에 표시부(9603)가 내장된다. 표시부(9603)에 의하여 영상을 표시할 수 있다. 또한, 여기서는 스탠드(9605)에 의하여 케이스(9601)를 지지한 구성을 도시한다.

텔레비전 장치(9600)의 조작은 케이스(9601)가 구비하는 조작 스위치나, 별체의 리모트 컨트롤러(9610)에 의하여 행할 수 있다. 리모트 컨트롤러(9610)가 구비하는 조작 키(9609)에 의하여 채널이나 음량을 조작할 수 있어 표시부(9603)에 표시되는 영상을 조작할 수 있다. 또한, 리모트 컨트롤러(9610)에 상기 리모트 컨트롤러(9610)로부터 출력하는 정보를 표시하는 표시부(9607)를 형성하는 구성으로 하여도 좋다.

또한, 텔레비전 장치(9600)는 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반의 텔레비전 방송을 수신할 수 있고, 또 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 일 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자끼리 등)의 정보 통신을 할 수도 있다.

도 22b는 디지털 포토 프레임(9700)의 일례를 도시한다. 예를 들어, 디지털 포토 프레임(9700)은 케이스(9701)에 표시부(9703)가 내장된다. 표시부(9703)는 각종 화상을 표시할 수 있고, 예를 들어, 디지털 카메라 등으로 촬영한 화상 데이터를 표시시킴으로써, 보통의 포토 프레임과 마찬가지로 기능시킬 수 있다.

또한, 디지털 포토 프레임(9700)은, 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 한다. 이들의 구성은 표시부와 동일면에 내장되어도 좋지만, 측면이나 이면에 구비하면 디자인성이 향상되기 때문에 바람직하다. 예를 들어, 디지털 포토 프레임의 기록 매체 삽입부에 디지털 카메라를 사용하여 촬영한 화상 데이터를 기억한 메모리를 삽입하여 화상 데이터를 취득하고, 취득한 화상 데이터를 표시부(9703)에 표시시킬 수 있다.

또한, 디지털 포토 프레임(9700)은, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의하여 원하는 화상의 데이터를 취득하여 표시시키는 구성으로 할 수도 있다.

도 23a는 휴대형 유기기이며, 케이스(9881)와 케이스(9891)의 2개의 케이스로 구성되고, 연결부(9893)에 의하여 개폐 가능하도록 연결된다. 케이스(9881)에는 표시부(9882)가 내장되고, 케이스(9891)에는 표시부(9883)가 내장된다. 또한, 도 23a에 도시하는 휴대형 유기기는, 그 외에 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단(조작키(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액, 자기, 온도, 화학물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경도, 진동, 냄새 또는 적외선을 측정하는 기능을 포함한 것), 마이크로폰(9889)) 등을 포함한다. 물론, 휴대형 유기기의 구성은 상술한 것에 한정되지 않고, 적어도 본 발명에 따른 반도체 장치를 구비한 구성이라면 좋고, 그 외에 부속 설비가 적절히 형성된 구성으로 할 수 있다. 도 23a에 도시하는 휴대형 유기기는 기록 매체에 기록되는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능이나, 다른 휴대형 유기기와 무선 통신을 행하여 정보를 공유하는 기능을 갖는다. 또한, 도 23a에 도시하는 휴대형 유기기가 갖는 기능은 이것에 한정되지 않고, 다양한 기능을 가질 수 있다.

도 23b는 대형 유기기인 슬롯머신(9900)의 일례를 도시한다. 슬롯머신(9900)은, 케이스(9901)에 표시부(9903)가 내장된다. 또한, 슬롯머신(9900)은, 그 외에 스타트 레버(lever)나 스톱 스위치 등의 조작 수단, 코인 투입구, 스피커 등을 구비한다. 물론, 슬롯머신(9900)의 구성은 상술한 것에 한정되지 않고, 적어도 본 발명에 따른 반도체 장치를 구비한 구성이라면 좋고, 그 외 부속 설비가 적절히 형성된 구성으로 할 수 있다.

도 24는 휴대 전화기(1000)의 일례를 도시한다. 휴대 전화기(1000)는, 케이스(1001)에 내장된 표시부(1002) 외에 조작 버튼(1003), 외부 접속 포트(1004), 스피커(1005), 마이크(1006) 등을 구비한다.

도 24에 도시하는 휴대 전화기(1000)는 표시부(1002)를 손가락 등으로 터치(touch)함으로써, 정보를 입력할 수 있다. 또한, 전화를 거는 조작, 또는 메일을 작성하는 등의 조작은 표시부(1002)를 손가락 등에 의하여 터치함으로써 행할 수 있다.

표시부(1002)의 화면은 주로 3개의 모드가 있다. 제 1 모드는 화상의 표시가 주된 표시 모드이며, 제 2 모드는 문자 등의 정보의 입력이 주된 입력 모드이다. 제 3 모드는 표시 모드와 입력 모드의 2개의 모드가 혼합한 표시+입력 모드이다.

예를 들어, 전화를 거는 경우, 또는 메일을 작성하는 경우는, 표시부(1002)를 문자의 입력이 주된 문자 입력 모드로 하여 화면에 표시시킨 문자의 입력 조작을 행하면 좋다. 이 경우, 표시부(1002)의 화면의 대부분에 키보드 또는 번호 버튼을 표시시키는 것이 바람직하다.

또한, 휴대 전화기(1000)의 내부에 자이로스코프(gyroscope), 가속도 센서 등의 기울기를 검출하는 센서를 갖는 검출 장치를 설치함으로써, 휴대 전화기(1000)의 방향(세로인지 가로인지)을 판단하여, 표시부(1002)의 화면 표시를 자동적으로 전환하도록 할 수 있다.

또한, 화면 모드의 전환은 표시부(1002)를 터치함으로써, 또는 케이스(1001)의 조작 버튼(1003)을 조작함으로써 행해진다. 또한, 표시부(1002)에 표시되는 화상의 종류에 따라 전환하도록 할 수도 있다. 예를 들어, 표시부에 표시하는 화상 신호가 동화의 데이터이라면, 표시 모드, 텍스트 데이터이라면 입력 모드로 전환한다.

또한, 입력 모드에 있어서, 표시부(1002)의 광 센서에 의하여 검출되는 신호를 검지하여 표시부(1002)의 터치 조작에 의한 입력이 일정 기간 없는 경우에는, 화면의 모드를 입력 모드로부터 표시 모드로 전환하도록 제어하여도 좋다.

표시부(1002)는, 이미지 센서로서 기능시킬 수도 있다. 예를 들어, 표시부(1002)에 손바닥이나 손가락으로 터치하여 장문(掌紋)이나 지문(指紋)을 촬상함으로써, 본인 인증을 행할 수 있다. 또한, 표시부에 근적외광(近赤外光)을 발광하는 백 라이트 또는 근적외광을 발광하는 검출용 광원을 사용하면, 손가락 정맥(靜脈), 손바닥 정맥 등을 촬상할 수도 있다.

100: 기판 101: 게이트 전극층
102: 게이트 절연층 103: 반도체층
104a, 104b: n형의 도전형을 갖는 버퍼층
105a, 105b: 소스 전극층 또는 드레인 전극층
111: 반도체막 113, 116, 118: 마스크
115a, 115b: n형 반도체층 117: 도전막
117a, 117b: 박막 트랜지스터

Claims (12)

1. 제 1 게이트 전극과, 제 2 게이트 전극과, 산화물 반도체층과, 게이트 절연층과, 제 1 소스 전극 또는 드레인 전극과, 제 2 소스 전극 또는 드레인 전극과, 제 3 소스 전극 또는 드레인 전극을 갖고,
   상기 제 1 소스 전극 또는 드레인 전극과, 상기 제 2 소스 전극 또는 드레인 전극은, 상기 제 1 게이트 전극 위에 있고,
   상기 제 2 소스 전극 또는 드레인 전극과, 상기 제 3 소스 전극 또는 드레인 전극은, 상기 제 2 게이트 전극 위에 있고,
   상기 산화물 반도체층은 상기 제 1 소스 전극 또는 드레인 전극, 상기 제 2 소스 전극 또는 드레인 전극, 및 상기 제 3 소스 전극 또는 드레인 전극 위에 있고,
   상기 산화물 반도체층은 제 1 채널 형성 영역과 제 2 채널 형성 영역을 갖고,
   상기 게이트 절연층은 상기 제 1 게이트 전극과 상기 제 1 채널 형성 영역 사이의 제 1 영역을 갖고,
   상기 게이트 절연층은 상기 제 2 게이트 전극과 상기 제 2 채널 형성 영역 사이의 제 2 영역을 갖고,
   상기 제 1 소스 전극 또는 드레인 전극은 제 1 버퍼층과 상기 제 1 채널 형성 영역과 제 2 버퍼층을 순서대로 통해 상기 제 2 소스 전극 또는 드레인 전극과 전기적으로 접속되고,
   상기 제 2 소스 전극 또는 드레인 전극은 상기 제 2 버퍼층과 상기 제 2 채널 형성 영역과 제 3 버퍼층을 순서대로 통해 상기 제 3 소스 전극 또는 드레인 전극과 전기적으로 접속되고,
   상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하고,
   상기 제 1 버퍼층과 상기 제 2 버퍼층과 상기 제 3 버퍼층 각각은, 인듐, 갈륨, 아연, 및 티탄을 포함하는 산화물이고,
   상기 게이트 절연층은 할로겐 원소를 포함하는 영역을 갖는 것을 특징으로 하는, 반도체 장치.
2. 제 1 게이트 전극과, 제 2 게이트 전극과, 산화물 반도체층과, 게이트 절연층과, 제 1 소스 전극 또는 드레인 전극과, 제 2 소스 전극 또는 드레인 전극과, 제 3 소스 전극 또는 드레인 전극을 갖고,
   상기 제 1 소스 전극 또는 드레인 전극과, 상기 제 2 소스 전극 또는 드레인 전극은, 상기 제 1 게이트 전극 위에 있고,
   상기 제 2 소스 전극 또는 드레인 전극과, 상기 제 3 소스 전극 또는 드레인 전극은, 상기 제 2 게이트 전극 위에 있고,
   상기 산화물 반도체층은 상기 제 1 소스 전극 또는 드레인 전극, 상기 제 2 소스 전극 또는 드레인 전극, 및 상기 제 3 소스 전극 또는 드레인 전극 위에 있고,
   상기 산화물 반도체층은 제 1 채널 형성 영역과 제 2 채널 형성 영역을 갖고,
   상기 게이트 절연층은 상기 제 1 게이트 전극과 상기 제 1 채널 형성 영역 사이의 제 1 영역을 갖고,
   상기 게이트 절연층은 상기 제 2 게이트 전극과 상기 제 2 채널 형성 영역 사이의 제 2 영역을 갖고,
   상기 제 1 소스 전극 또는 드레인 전극은, 제 1 버퍼층과 상기 제 1 채널 형성 영역과 제 2 버퍼층을 순서대로 통해 상기 제 2 소스 전극 또는 드레인 전극과 전기적으로 접속되고,
   상기 제 2 소스 전극 또는 드레인 전극은, 상기 제 2 버퍼층과 상기 제 2 채널 형성 영역과 제 3 버퍼층을 순서대로 통해 상기 제 3 소스 전극 또는 드레인 전극과 전기적으로 접속되고,
   상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하고,
   상기 제 1 버퍼층과 상기 제 2 버퍼층과 상기 제 3 버퍼층 각각은, 인듐, 갈륨, 아연, 및 티탄을 포함하는 산화물이고,
   상기 게이트 절연층은 할로겐 원소의 농도가 1×10¹⁵atoms/cm³ 이상인 영역을 갖는 것을 특징으로 하는, 반도체 장치.
3. 제 1 게이트 전극과, 제 2 게이트 전극과, 산화물 반도체층과, 게이트 절연층과, 제 1 소스 전극 또는 드레인 전극과, 제 2 소스 전극 또는 드레인 전극과, 제 3 소스 전극 또는 드레인 전극을 갖고,
   상기 제 1 소스 전극 또는 드레인 전극과, 상기 제 2 소스 전극 또는 드레인 전극은, 상기 제 1 게이트 전극 위에 있고,
   상기 제 2 소스 전극 또는 드레인 전극과, 상기 제 3 소스 전극 또는 드레인 전극은, 상기 제 2 게이트 전극 위에 있고,
   상기 산화물 반도체층은 상기 제 1 소스 전극 또는 드레인 전극, 상기 제 2 소스 전극 또는 드레인 전극, 및 상기 제 3 소스 전극 또는 드레인 전극 위에 있고,
   상기 산화물 반도체층은 제 1 채널 형성 영역과 제 2 채널 형성 영역을 갖고,
   상기 게이트 절연층은 상기 제 1 게이트 전극과 상기 제 1 채널 형성 영역 사이의 제 1 영역을 갖고,
   상기 게이트 절연층은 상기 제 2 게이트 전극과 상기 제 2 채널 형성 영역 사이의 제 2 영역을 갖고,
   상기 제 1 소스 전극 또는 드레인 전극은, 제 1 버퍼층과 상기 제 1 채널 형성 영역과 제 2 버퍼층을 순서대로 통해 상기 제 2 소스 전극 또는 드레인 전극과 전기적으로 접속되고,
   상기 제 2 소스 전극 또는 드레인 전극은, 상기 제 2 버퍼층과 상기 제 2 채널 형성 영역과 제 3 버퍼층을 순서대로 통해 상기 제 3 소스 전극 또는 드레인 전극과 전기적으로 접속되고,
   상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하고,
   상기 제 1 버퍼층과 상기 제 2 버퍼층과 상기 제 3 버퍼층 각각은, 인듐, 갈륨, 아연, 및 티탄을 포함하는 산화물이고,
   상기 게이트 절연층은 할로겐 원소의 농도가 1×10¹⁵atoms/cm³ 이상, 1×10²⁰atoms/cm³ 이하인 영역을 갖는 것을 특징으로 하는, 반도체 장치.
   
   
   
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제

Images