KR100615236B1 - 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 - Google Patents
박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 Download PDFInfo
- Publication number
- KR100615236B1 KR100615236B1 KR1020040061670A KR20040061670A KR100615236B1 KR 100615236 B1 KR100615236 B1 KR 100615236B1 KR 1020040061670 A KR1020040061670 A KR 1020040061670A KR 20040061670 A KR20040061670 A KR 20040061670A KR 100615236 B1 KR100615236 B1 KR 100615236B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- capacitor
- electrodes
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title abstract description 106
- 239000004065 semiconductor Substances 0.000 claims abstract description 85
- 239000003990 capacitor Substances 0.000 claims description 180
- 238000000034 method Methods 0.000 claims description 31
- 238000002161 passivation Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 18
- 239000010410 layer Substances 0.000 description 121
- 239000010408 film Substances 0.000 description 37
- 238000003860 storage Methods 0.000 description 29
- 239000000463 material Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 235000012489 doughnuts Nutrition 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229920000767 polyaniline Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- -1 polyethylene dihydroxythiophene Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- YOZHUJDVYMRYDM-UHFFFAOYSA-N 4-(4-anilinophenyl)-3-naphthalen-1-yl-n-phenylaniline Chemical compound C=1C=C(C=2C(=CC(NC=3C=CC=CC=3)=CC=2)C=2C3=CC=CC=C3C=CC=2)C=CC=1NC1=CC=CC=C1 YOZHUJDVYMRYDM-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 101100476480 Mus musculus S100a8 gene Proteins 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- DPLVEEXVKBWGHE-UHFFFAOYSA-N potassium sulfide Chemical compound [S-2].[K+].[K+] DPLVEEXVKBWGHE-UHFFFAOYSA-N 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 크로스 토크가 최소화된 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 위하여, 제 1 전극과, 상기 제 1 전극을 동일 평면에서 감싸는 제 2 전극과, 상기 제 2 전극을 동일 평면에서 감싸는 제 3 전극과, 상기 제 3 전극을 동일 평면에서 감싸는 제 4 전극과, 상기 제 1 전극 내지 상기 제 4 전극과 절연되고 상기 제 1 전극 및 상기 제 2 전극 사이의 영역에 대응되도록 구비된 제 1 게이트 전극과, 상기 제 1 전극 내지 상기 제 4 전극과 절연되고 상기 제 3 전극 및 상기 제 4 전극 사이의 영역에 대응되도록 구비된 제 2 게이트 전극, 그리고 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극과 절연되고 상기 제 1 전극 내지 상기 제 4 전극에 접하는 반도체층을 구비하는 것을 특징으로 하는 박막 트랜지스터와, 이를 구비한 평판 디스플레이 장치를 제공한다.
Description
도 1은 종래의 인버티드 코플래나형(inverted coplanar type) 박막 트랜지스터를 개략적으로 도시하는 단면도.
도 2는 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 평면도.
도 3은 도 2의 Ⅲ-Ⅲ 선을 따라 취한 단면도.
도 4는 본 발명의 바람직한 또 다른 일 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 평면도.
도 5는 도 4의 Ⅴ-Ⅴ 선을 따라 취한 단면도.
도 6은 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부의 회로를 개략적으로 도시하는 회로도.
도 7은 상기 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 8은 도 7의 Ⅷ-Ⅷ 선을 따라 취한 단면도.
도 9는 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치를 개략적으로 도시하는 단면도.
도 10은 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 11은 도 10의 XI-XI 선을 따라 취한 단면도.
도 12는 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 13은 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 14는 도 13의 ⅩⅣ-ⅩⅣ 선을 따라 취한 단면도.
도 15는 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치를 개략적으로 도시하는 단면도.
도 16은 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 17는 도 16의 ⅩⅦ-ⅩⅦ 선을 따라 취한 단면도.
도 18은 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 19는 도 18의 ⅩⅨ-ⅩⅨ 선을 따라 취한 단면도.
도 20은 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 21은 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 22는 도 21의 ⅩⅩⅡ-ⅩⅩⅡ 선을 따라 취한 단면도.
도 23은 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 24는 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 25는 도 24의 ⅩⅩⅤ-ⅩⅩⅤ 선을 따라 취한 단면도.
도 26은 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 27은 도 26의 ⅩⅩⅦ-ⅩⅩⅦ 선을 따라 취한 단면도.
도 28은 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 29는 도 28의 ⅩⅩⅨ-ⅩⅩⅨ 선을 따라 취한 단면도.
도 30은 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 31은 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
도 32는 본 발명의 바람직한 또 다른 일 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도.
<도면의 주요부분에 대한 부호의 설명>
101 : 기판 111 : 제 1 전극
112 : 제 2 전극 113 : 제 3 전극
114 : 제 4 전극 121 : 제 1 게이트 전극
121a : 돌출부 122 : 제 2 게이트 전극
본 발명은 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 더 상세하게는 크로스 토크가 최소화된 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것이다.
도 1은 종래의 인버티드 코플래나형(inverted coplanar type) 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 1을 참조하면, 기판(1) 상에 게이트 전극(21, 22)이 구비되어 있고, 그 상부에 소스 전극(11, 13) 및 드레인 전극(12, 14)이 구비되어 있으며, 상기 소스 전극(11, 13) 및 드레인 전극(12, 14)을 상기 게이트 전극(21, 22)으로부터 절연시키기 위해 그 사이에 게이트 절연막(3)이 개재되어 있다. 그리고 상기 소스 전극(11, 13) 및 드레인 전극(12, 14)에 각각 접하는 반도체층(5)이 구비되어 있다. 물론 상기 소스 전극(11, 13)과 드레인 전극(12, 14)은 서로 뒤바뀔 수도 있다.
상기와 같은 구조에 있어서, 상기 반도체층(5)이 패터닝되어 있지 않고 인접한 두 개의 박막 트랜지스터들(10, 20)에 있어서 일체로 구비되어 있다. 이러한 경 우 누설 전류 등으로 인해 인접한 박막 트랜지스터들이 서로 영향을 줄 수 있는 등 소위 크로스 토크가 발생할 수 있으므로, 이를 방지하기 위해 상기 반도체층을 각 박막 트랜지스터 단위로 패터닝하는 것이 좋다. 그러나 상기 반도체층(5)으로 유기 반도체층(organic semiconductor layer)을 이용한 유기 박막 트랜지스터의 경우, 상기 유기 반도체층을 패터닝하는 것은 매우 어려우며, 상기 유기 반도체층이 패터닝되더라도 상기 유기 반도체층의 전기적 특성이 매우 좋지 않게 된다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 크로스 토크가 최소화된 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 제 1 전극과, 상기 제 1 전극을 동일 평면에서 감싸는 제 2 전극과, 상기 제 2 전극을 동일 평면에서 감싸는 제 3 전극과, 상기 제 3 전극을 동일 평면에서 감싸는 제 4 전극과, 상기 제 1 전극 내지 상기 제 4 전극과 절연되고 상기 제 1 전극 및 상기 제 2 전극 사이의 영역에 대응되도록 구비된 제 1 게이트 전극과, 상기 제 1 전극 내지 상기 제 4 전극과 절연되고 상기 제 3 전극 및 상기 제 4 전극 사이의 영역에 대응되도록 구비된 제 2 게이트 전극, 그리고 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극과 절연되고 상기 제 1 전극 내지 상기 제 4 전극에 접하는 반도체층을 구비하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 제 1 게이트 전극과 상기 제 2 게이트 전극은 동일 평면에 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 게이트 전극은 상기 제 1 게이트 전극을 일부분이 개방되도록 감싸고, 상기 제 1 게이트 전극에는 상기 제 2 게이트 전극의 개구부를 통해 외부로 돌출되는 돌출부가 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전극 내지 상기 제 4 전극은 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극의 상부에 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층은 유기 반도체층인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층과, 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극을, 절연시키는 게이트 절연막을 더 구비하는 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판과, 상기 기판의 상부에 구비된 제 1 전극과, 상기 제 1 전극을 동일 평면에서 감싸는 제 2 전극과, 상기 제 2 전극을 동일 평면에서 감싸는 제 3 전극과, 상기 제 3 전극을 동일 평면에서 감싸는 제 4 전극과, 상기 제 1 전극 내지 상기 제 4 전극과 절연되고 상기 제 1 전극 및 상기 제 2 전극 사이의 영역에 대응되도록 구비된 제 1 게이트 전극 과, 상기 제 1 전극 내지 상기 제 4 전극과 절연되고 상기 제 3 전극 및 상기 제 4 전극 사이의 영역에 대응되도록 구비된 제 2 게이트 전극과, 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극과 절연되고 상기 제 1 전극 내지 상기 제 4 전극에 접하는 반도체층과, 상기 제 1 전극 내지 상기 제 4 전극 중 어느 한 전극에 연결된 화소 전극을 구비하는 디스플레이 소자를 구비하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 제 2 게이트 전극은 상기 제 1 게이트 전극을 동일 평면에서 일부분이 개방되도록 감싸고, 상기 제 1 게이트 전극에는 상기 제 2 게이트 전극의 개구부를 통해 외부로 돌출되는 돌출부가 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층은 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극의 상부에 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소 전극은 상기 제 1 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 게이트 전극에 연결되는 제 1 커패시터 전극과, 상기 제 2 전극에 연결되는 제 2 커패시터 전극을 더 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층은 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극의 상부에 구비 되고, 상기 제 1 게이트 전극, 상기 제 2 게이트 전극 및 상기 제 1 커패시터 전극을 덮도록 게이트 절연막이 더 구비되며, 상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층을 덮도록 보호막이 더 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 커패시터 전극은 상기 보호막 상부에 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 3 전극은 상기 제 2 전극을 일부분이 개방되도록 감싸고, 상기 제 4 전극은 상기 제 3 전극을 일부분이 개방되도록 감싸며, 상기 제 2 전극에는 상기 제 3 전극의 개구부와 상기 제 4 전극의 개구부를 통해 외부로 돌출된 돌출부가 구비되고, 상기 돌출부는 상기 제 2 커패시터 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전극 내지 상기 제 4 전극은 상기 게이트 절연막 상에 구비되고, 상기 반도체층은 상기 제 1 전극 내지 상기 제 4 전극을 덮도록 구비되며, 상기 제 2 커패시터 전극은 상기 게이트 절연막 상에 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층은 상기 게이트 절연막 상에 구비되고, 상기 제 1 전극 내지 상기 제 4 전극은 상기 반도체층 상에 구비되며, 상기 제 2 커패시터 전극은 상기 반도체층 상에 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 커패시터 전극은 상기 제 3 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 4 전극은 상기 제 3 전극을 일부 분이 개방되도록 감싸고, 상기 제 3 전극에는 상기 제 4 전극의 개구부를 통해 외부로 돌출된 돌출부가 구비되며, 상기 돌출부는 상기 제 1 커패시터 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 커패시터 전극은 상기 제 4 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소 전극은 상기 제 2 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 게이트 전극에 연결되는 제 1 커패시터 전극과, 상기 제 1 전극에 연결되는 제 2 커패시터 전극을 더 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층은 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극의 상부에 구비되고, 상기 제 1 게이트 전극, 상기 제 2 게이트 전극 및 상기 제 1 커패시터 전극을 덮도록 게이트 절연막이 더 구비되며, 상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층을 덮도록 보호막이 더 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 커패시터 전극은 상기 보호막 상부에 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 전극은 상기 제 1 전극을 일부분이 개방되도록 감싸고, 상기 제 3 전극은 상기 제 2 전극을 일부분이 개방되도록 감싸며, 상기 제 4 전극은 상기 제 3 전극을 일부분이 개방되도록 감싸고, 상기 제 1 전극에는 상기 제 2 전극의 개구부, 상기 제 3 전극의 개구부 및 상기 제 4 전극의 개구부를 통해 외부로 돌출된 돌출부가 구비되고, 상기 돌출부는 상기 제 2 커패시터 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전극 내지 상기 제 4 전극은 상기 게이트 절연막 상에 구비되고, 상기 반도체층은 상기 제 1 전극 내지 상기 제 4 전극을 덮도록 구비되며, 상기 제 2 커패시터 전극은 상기 게이트 절연막 상에 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층은 상기 게이트 절연막 상에 구비되고, 상기 제 1 전극 내지 상기 제 4 전극은 상기 반도체층 상에 구비되며, 상기 제 2 커패시터 전극은 상기 반도체층 상에 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 커패시터 전극은 상기 제 3 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 4 전극은 상기 제 3 전극을 일부분이 개방되도록 감싸고, 상기 제 3 전극에는 상기 제 4 전극의 개구부를 통해 외부로 돌출된 돌출부가 구비되며, 상기 돌출부는 상기 제 1 커패시터 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 커패시터 전극은 상기 제 4 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소 전극은 상기 제 3 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 게이트 전극에 연결되는 제 1 커패시터 전극과, 상기 제 4 전극에 연결되는 제 2 커패시터 전극을 더 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 게이트 전극과 상기 제 1 커패시터 전극, 상기 제 4 전극과 상기 제 2 커패시터 전극은, 각각 일체로 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층은 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극의 상부에 구비되고, 상기 제 1 게이트 전극, 상기 제 2 게이트 전극 및 상기 제 1 커패시터 전극을 덮도록 게이트 절연막이 더 구비되며, 상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층을 덮도록 보호막이 더 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 전극은 상기 제 2 게이트 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 전극은 상기 제 1 전극을 일부가 개방되도록 감싸고, 상기 제 3 전극은 상기 제 2 전극을 일부가 개방되도록 감싸며, 상기 제 1 전극에는 상기 제 2 전극의 개구부 및 상기 제 3 전극의 개구부를 통해 돌출된 돌출부가 구비되고, 상기 돌출부는 상기 제 2 게이트 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2 전극은 상기 제 2 게이트 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 3 전극은 상기 제 2 전극을 일부가 개방되도록 감싸고, 상기 제 2 전극에는 상기 제 3 전극의 개구부를 통해 돌출된 돌출부가 구비되며, 상기 돌출부는 상기 제 2 게이트 전극에 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층은 유기 반도체층인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 디스플레이 소자에서 방출되는 광은 상기 기판을 통해 외부로 출사되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 디스플레이 소자는 전계발광 소자인 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 평면도이고, 도 3은 도 2의 Ⅲ-Ⅲ 선을 따라 취한 단면도이다.
상기 도면들을 참조하면, 기판(101) 상에 제 1 전극(111)이 구비되고, 상기 제 1 전극(111)을 동일 평면에서 감싸는 제 2 전극(112)이 구비되며, 상기 제 2 전극(112)을 동일 평면에서 감싸는 제 3 전극(113)과, 상기 제 3 전극(113)을 동일 평면에서 감싸는 제 4 전극(114)이 구비된다. 그리고 상기 제 1 전극(111) 내지 상기 제 4 전극(114)과 절연되고 상기 제 1 전극(111) 및 상기 제 2 전극(112) 사이 의 영역에 대응되는 제 1 게이트 전극(121)이 구비되며, 상기 제 1 전극(111) 내지 상기 제 4 전극(114)과 절연되고 상기 제 3 전극(113) 및 상기 제 4 전극(114) 사이의 영역에 대응되는 제 2 게이트 전극(122)이 구비된다. 그리고 상기 제 1 게이트 전극(121) 및 상기 제 2 게이트 전극(122)과 절연되고, 상기 제 1 전극(111) 내지 상기 제 4 전극(114)에 접하는 반도체층(105)이 구비된다. 특히, 상기 반도체층(105)은 유기 반도체층이 될 수 있으며, 이는 후술할 실시예들에 있어서 동일하다.
이때, 상기 제 1 게이트 전극(121)과 상기 제 2 게이트 전극(122)은 동일 평면에 구비될 수 있고, 특히 상기 제 2 게이트 전극(122)은 상기 제 1 게이트 전극(121)을 일부분이 개방되도록 감싸고, 상기 제 1 게이트 전극(121)에는 상기 제 2 게이트 전극(122)의 개구부를 통해 외부로 돌출되는 돌출부(121a)가 구비되도록 할 수 있다. 상기와 같은 돌출부(121a)가 구비되도록 함으로써 제 2 게이트 전극(122)이 감싸고 있는 제 1 게이트 전극(121)에 외부의 소자를 손쉽게 연결할 수 있다.
상기 제 1 전극(111) 내지 상기 제 4 전극(114)은 박막 트랜지스터들의 소스 전극들 및 드레인 전극들이 되는 것으로서, 상기 도면들은 두 개의 박막 트랜지스터를 도시하는 도면들이다. 즉 제 1 전극(111), 제 2 전극(112) 및 제 1 게이트 전극(121)이 하나의 박막 트랜지스터가 되고, 제 3 전극(113), 제 4 전극(114) 및 제 2 게이트 전극(122)이 또 다른 하나의 박막 트랜지스터가 되는 것으로서, 각각의 박막 트랜지스터에 있어서 소스 전극 및 드레인 전극 중 어느 한 전극이 다른 전극을 감싸고 있는 구조를 취함과 동시에, 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극을 다른 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극이 감싸고 있는 구조이다. 이때 상기 제 1 전극(111) 및 상기 제 2 전극(112) 중 어느 한 전극이 소스 전극이면 타 전극은 드레인 전극이 된다.
전술한 바와 같이, 반도체층, 특히 유기 반도체층이 패터닝되어 있지 않은 채 인접한 두 개 이상의 박막 트랜지스터들에 있어서 일체로 구비될 경우, 누설 전류 등으로 인해 인접한 박막 트랜지스터들이 서로 영향을 줄 수 있는 등 소위 크로스 토크 등이 발생할 수 있다. 따라서 상기와 같이 각각의 박막 트랜지스터의 소스 전극 및 드레인 전극의 구조에 있어서, 일 전극이 타 전극을 동일 평면에서 감싸는 구조를 취하도록 함으로써 이를 방지할 수 있다. 즉, 상기와 같은 구조에 있어서, 상기 제 1 게이트 전극(121)에 의한 채널은 상기 제 1 전극(111) 및 동일 평면에서 이를 감싸고 있는 상기 제 2 전극(112) 사이에만 형성되며, 더욱이 상기 제 1 전극(111) 및 이를 동일 평면에서 감싸고 있는 상기 제 2 전극(112) 사이에서만 전류가 흐르기 때문에, 상기 반도체층이 패터닝되어 있지 않더라도 인접한 박막 트랜지스터들과의 크로스 토크를 방지할 수 있다.
이 경우, 상기 제 1 전극(111)과, 상기 제 1 전극(111)을 동일 평면에서 감싸는 상기 제 2 전극(112), 그리고 상기 제 1 전극(111)과 상기 제 2 전극(112) 사이의 영역에 대응되도록 구비된 상기 제 1 게이트 전극(121)을 구비하는 박막 트랜지스터와 동일한 형태의 박막 트랜지스터를 병렬로 나열할 경우에는, 상기 두 개의 박막 트랜지스터들이 차지하는 면적이 지나치게 넓어지게 되는 바, 도 2 및 도 3에 도시된 바와 같이 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극을 다른 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극이 동일 평면에서 감싸도록 함으 로써, 그 두 개의 박막 트랜지스터가 차지하는 면적의 크기를 크게 줄일 수 있다.
도 2 및 도 3에 도시된 박막 트랜지스터들은 상기 제 1 전극(111) 내지 상기 제 4 전극(114) 및 상기 반도체층(105)과, 상기 제 1 게이트 전극(121) 및 상기 제 2 게이트 전극(122)을, 절연시키는 게이트 절연막(103)이 구비되어 있다. 그리고 상기 제 1 전극(111) 내지 상기 제 4 전극(114)이 상기 제 1 게이트 전극(121) 및 상기 제 2 게이트 전극(122)의 상부에 구비되어 있고, 특히 반도체층(105)이 상기 제 1 전극(111) 내지 상기 제 4 전극(114)의 상부에 구비되어 있는 인버티드 코플래나형 박막 트랜지스터 구조이나, 제 1 전극 내지 제 4 전극이 반도체층 상부에 구비되는 인버티드 스태거드(inverted staggered)형 박막 트랜지스터에도 적용될 수 있다. 즉, 박막 트랜지스터의 소스 전극 및 드레인 전극 중 일 전극이 타 전극을 동일 평면에서 감싸는 구조를 취하고, 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극을 다른 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극이 감싸는 구조를 취하고 있다면, 어떠한 구조의 박막 트랜지스터에도 적용될 수 있음은 물론이다. 이는 후술할 실시예들에 있어서도 동일하다.
한편, 상기 제 1 게이트 전극(121)은, 상기 제 1 전극(111) 및 상기 제 1 전극(111)을 동일 평면에서 감싸고 있는 상기 제 2 전극(112) 사이에 대응하는 부분에만 구비되도록, 즉 상기 제 1 게이트 전극(121)의 가운데 부분이 비어있는 도넛 형태로 구비되도록 할 수 있다. 이는 상기 제 1 게이트 전극(121)이 도넛 형태가 아니라, 상기 제 1 전극(111) 및 동일 평면에서 상기 제 1 전극(111)을 감싸고 있는 상기 제 2 전극(112) 사이에 대응하는 부분 외에, 상기 제 1 전극(111)에 대응 하는 부분에도 구비된다면, 상기 제 1 전극(111)과 상기 제 1 게이트 전극(121)간에 기생 커패시턴스가 발생할 수도 있기 때문이다. 따라서, 상기 제 1 게이트 전극(121)은 상기 제 1 전극(111) 및 동일 평면에서 상기 제 1 전극(111)을 감싸고 있는 상기 제 2 전극(112) 사이에 대응하는 부분에만 구비되도록, 즉 상기 제 1 게이트 전극(121)의 가운데 부분이 비어있는 도넛 형태로 구비되도록 하는 것이 좋다.
도 4는 본 발명의 바람직한 제 2 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 평면도이고, 도 5는 도 4의 Ⅴ-Ⅴ 선을 따라 취한 단면도이다.
상기 도면을 참조하면, 본 실시예에 따른 박막 트랜지스터와 전술한 제 1 실시예에 따른 박막 트랜지스터와의 차이점은, 본 실시예에 따른 박막 트랜지스터의 경우 제 1 게이트 전극(221) 및 제 2 게이트 전극(222)이, 제 1 전극(211) 내지 제 4 전극(214) 및 반도체층(205)의 상부에 구비되어 있는 스태거드(staggered)형 박막 트랜지스터라는 것이다. 도 4 및 도 5에 도시된 바와 같이 본 발명은, 박막 트랜지스터의 소스 전극 및 드레인 전극 중 일 전극이 타 전극을 동일 평면에서 감싸는 구조를 취하고, 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극을 다른 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극이 감싸는 구조를 취하고 있다면, 어떠한 구조의 박막 트랜지스터에도 적용될 수 있다.
도 6은 본 발명의 바람직한 제 3 실시예에 따른 전계발광 디스플레이 장치의 부화소부의 회로를 개략적으로 도시하는 회로도이고, 도 7은 상기 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이며, 도 8은 도 7의 Ⅷ-Ⅷ 선을 따라 취한 단면도이다.
상기 도면들을 참조하면, 기판(301) 상에 제 1 전극(311)이 구비되고, 상기 제 1 전극(311)을 동일 평면에서 감싸는 제 2 전극(312)이 구비되며, 상기 제 2 전극(312)을 동일 평면에서 감싸는 제 3 전극(313)과, 상기 제 3 전극(313)을 동일 평면에서 감싸는 제 4 전극(314)이 구비된다. 그리고 상기 제 1 전극(311) 내지 상기 제 4 전극(314)과 절연되고 상기 제 1 전극(311) 및 상기 제 2 전극(312) 사이의 영역에 대응되는 제 1 게이트 전극(321)이 구비되며, 상기 제 1 전극(311) 내지 상기 제 4 전극(314)과 절연되고 상기 제 3 전극(313) 및 상기 제 4 전극(314) 사이의 영역에 대응되는 제 2 게이트 전극(322)이 구비된다. 그리고 상기 제 1 게이트 전극(321) 및 상기 제 2 게이트 전극(322)과 절연되고, 상기 제 1 전극(311) 내지 상기 제 4 전극(314)에 접하는 반도체층(305)이 구비된다. 상기 반도체층(105)은 전술한 바와 같이 유기 반도체층이 될 수 있다.
이때, 상기 제 1 게이트 전극(321)과 상기 제 2 게이트 전극(322)은 동일 평면에 구비될 수 있고, 특히 상기 제 2 게이트 전극(322)은 상기 제 1 게이트 전극(321)을 일부분이 개방되도록 감싸고, 상기 제 1 게이트 전극(321)에는 상기 제 2 게이트 전극(322)의 개구부를 통해 외부로 돌출되는 돌출부(321a)가 구비되도록 할 수 있다. 상기와 같은 돌출부(321a)가 구비되도록 함으로써 제 2 게이트 전극(322)이 감싸고 있는 상기 제 1 게이트 전극(321)에 외부의 소자를 손쉽게 연결할 수 있다. 이에 대해서는 후술한다.
상기 제 1 전극(311) 내지 상기 제 4 전극(314)은 박막 트랜지스터들의 소스 전극들 및 드레인 전극들이 되는 것으로서, 상기 도면들은 두 개의 박막 트랜지스 터를 도시하는 도면들이다. 즉 제 1 전극(311), 제 2 전극(312) 및 제 1 게이트 전극(321)이 하나의 박막 트랜지스터가 되고, 제 3 전극(313), 제 4 전극(314) 및 제 2 게이트 전극(322)이 또 다른 하나의 박막 트랜지스터가 되는 것으로서, 각각의 박막 트랜지스터에 있어서 소스 전극 및 드레인 전극 중 어느 한 전극이 다른 전극을 감싸고 있는 구조를 취함과 동시에, 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극을 다른 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극이 감싸고 있는 구조이다. 이때 상기 제 1 전극(311) 및 상기 제 2 전극(312) 중 어느 한 전극이 소스 전극이면 타 전극은 드레인 전극이 된다. 본 실시예에 있어서 어떤 전극이 소스 전극이 되고 어떤 전극이 드레인 전극이 되는지는 후술한다.
그리고 상기 제 1 전극(311) 내지 상기 제 4 전극(314) 중 어느 한 전극에 연결된 화소 전극(341)을 구비하는 디스플레이 소자가 구비되는 바, 특히 본 실시예에서는 상기 화소 전극(341)이 상기 제 1 전극(311)에 연결되어 있다. 도 6 내지 도 8에 도시된 바와 같이 본 실시예에서는 상기 디스플레이 소자가 전계발광 소자(340)인 경우이다. 상기 전계발광 소자(340)의 구조와 작동 원리는 후술한다.
한편 도 7에 도시된 바에 따르면, 상기 화소 전극(341)이 상기 제 1 전극(311) 내지 상기 제 4 전극(314)의 상부가 아닌 곳에 구비되어, 상기 기판(301) 방향으로 광이 출사되는 소위 배면발광형 평판 디스플레이 장치에 해당하는 구조를 취하고 있다. 그러나, 상기 화소 전극(341)은 상기 제 1 전극(311) 내지 상기 제 4 전극(314)의 상부에도 구비될 수 있으며, 배면 발광형, 전면 발광형 및 양면 발광형 등 어떠한 형태의 평판 디스플레이 장치도 될 수 있다. 도 8은 상기 화소 전극 (341)이 상기 제 1 전극(311) 내지 상기 제 4 전극(314)의 상부에도 구비된 경우에 대한 단면도이다. 이는 후술할 실시예들에 있어서도 동일하다.
이때, 상기 평판 디스플레이 장치에는 제 1 커패시터 전극(331) 및 제 2 커패시터 전극(332)으로 구비된 스토리지 커패시터(330)가 구비되는 바, 상기 제 1 게이트 전극(321) 및 제 3 전극(313)에는 상기 제 1 커패시터 전극(331)이, 상기 제 2 전극(312)에는 제 2 커패시터 전극(332)이 연결되어 있다. 이들의 연결구조 및 방법은 후술한다.
그리고 상기 도면에 도시되어 있는 평판 디스플레이 장치에 구비된 박막 트랜지스터들은 인버티드 코플래나형 박막 트랜지스터들, 즉 상기 제 1 전극(311) 내지 상기 제 4 전극(314) 및 상기 반도체층(305)이 상기 제 1 게이트 전극(321) 및 상기 제 2 게이트 전극(322)의 상부에 구비되고, 특히 상기 반도체층(305)이 상기 제 1 전극(311) 내지 상기 제 4 전극(314) 상부에 구비된 박막 트랜지스터들인 경우이다. 또한, 상기 제 1 게이트 전극(321), 상기 제 2 게이트 전극(322) 및 상기 제 1 커패시터 전극(331)을 덮도록 게이트 절연막(303)이 구비되어 있고, 상기 제 1 전극(311) 내지 상기 제 4 전극(314) 및 상기 반도체층(305)을 덮도록 보호막(307)이 구비되어 있으며, 상기 제 2 커패시터 전극(332)은 상기 보호막(307) 상부에 구비되어 있다.
상기와 같은 구조에 있어서, 상기 제 2 게이트 전극(322)은 상기 제 1 게이트 전극(321)을 일부분이 개방되도록 감싸고, 상기 제 1 게이트 전극(321)에는 상기 제 2 게이트 전극(322)의 개구부를 통해 외부로 돌출되는 돌출부(321a)가 구비 되어 있다. 상기와 같은 돌출부(321a)가 구비되도록 함으로써 제 2 게이트 전극(322)이 감싸고 있는 상기 제 1 게이트 전극(321)에 외부의 소자를 손쉽게 연결할 수 있으며, 특히 본 실시예에서는 상기 돌출부(321a)가 상기 제 1 커패시터 전극(331)과 연결되어 있다. 이 경우, 상기 제 1 게이트 전극(321), 상기 돌출부(321a) 및 상기 제 1 커패시터 전극(331)은 일체로 구비될 수 있다.
한편, 상술한 바와 같이 상기 제 3 전극(313)과 상기 제 1 커패시터 전극(331)이 연결되는 바, 상기 게이트 절연막(303)에 구비된 컨택홀(303a)을 통해 연결된다.
그리고, 상기 제 2 커패시터 전극(332)은 상기 보호막(307) 상부에 구비될 수 있으며, 상기 보호막(307)에 구비된 컨택홀(307b)을 통해 상기 제 2 전극(312)과 연결된다. 또한 보호막(307)에 구비된 또 다른 컨택홀(307a)을 통해 상기 제 1 전극(311)과 연결되는 화소 전극(341)도 상기 보호막(307) 상부에 구비될 수 있으며, 이 경우 상기 화소 전극(341)과 상기 제 2 커패시터 전극(332)은 동일 재료로 동시에 구비될 수 있다.
한편, 상기 제 2 게이트 전극(322)은 제 1 도선(350)과 연결되는 바, 일체로 구비될 수 있으며, 상기 제 4 전극(314)은 제 2 도선(360)과 연결되는 바, 역시 일체로 구비될 수 있다. 그리고 마찬가지로 상기 제 2 커패시터 전극(332)은 제 3 도선(370)과 연결되는 바, 역시 일체로 구비될 수 있다.
상기와 같은 구조에 있어서, 도 6 내지 도 8을 참조하여 각 구조의 상호관계를 유기적으로 설명한다.
상기 제 1 전극(311), 상기 제 2 전극(312) 및 상기 제 1 게이트 전극(321)은 하나의 박막 트랜지스터를 형성하며, 상기 제 3 전극(313), 상기 제 4 전극(314) 및 상기 제 2 게이트 전극(322)은 또 다른 하나의 박막 트랜지스터를 형성하는 바, 본 실시예에 따른 평판 디스플레이 장치는 전자의 드라이빙 트랜지스터가 스위칭 트랜지스터이고, 후자의 박막 트랜지스터가 스위칭 트랜지스터인 경우이다. 본 실시예 및 후술할 실시예들에 따른 평판 디스플레이 장치는 상술한 바와 같이 두 개의 박막 트랜지스터들 및 하나의 스토리지 커패시터를 구비한 평판 디스플레이 장치인 경우이나, 그 이외의 구성요소들을 구비한 평판 디스플레이 장치에도 적용될 수 있음은 물론이며, 이는 후술할 실시예들에 있어서도 동일하다.
상기 스위칭 트랜지스터의 연결구조를 살펴보면, 제 2 게이트 전극(322)은 상기 제 1 도선(350)에 의해 구동회로에 연결되고, 상기 제 4 전극(314)은 제 2 도선(220)에 의하여 구동 회로에 연결되며, 제 3 전극(313)은 게이트 절연막(303)에 구비된 컨택홀(303a)을 통해 드라이빙 트랜지스터의 게이트 전극, 즉 제 1 게이트 전극(321)과 제 1 커패시터 전극(331)에 연결된다. 상기와 같은 구조에 있어서 상기 제 4 전극(314)이 상기 스위칭 트랜지스터의 소스 전극이 되고, 상기 제 3 전극(313)이 상기 스위칭 트랜지스터의 드레인 전극이 된다. 또한 상기 제 1 도선(350)이 스캔 라인(scan line)이 되고, 상기 제 2 도선(360)이 데이터 라인(data line)이 된다.
한편, 상기 드리이빙 트랜지스터의 연결 구조를 살펴보면, 상기 스토리지 커패시터(330)의 제 2 커패시터 전극(332)과 상기 제 2 전극(312)은 상기 제 3 도선 (370)에 연결되고, 상기 제 1 전극(311)은 전계발광 소자(340)의 화소 전극(341)에 연결된다. 상기와 같은 구조에 있어서, 상기 제 2 전극(312)은 상기 드라이빙 트랜지스터의 소스 전극이 되고, 상기 제 1 전극(311)은 상기 드라이빙 트랜지스터의 드레인 전극이 되며, 상기 제 3 도선(370)이 Vdd 라인이 된다.
상기와 같은 능동 구동형 전계발광 디스플레이 장치의 작동원리를 간략히 살펴보면 다음과 같다.
구동회로에 의하여 상기 스위칭 트랜지스터의 게이트 전극, 즉 상기 제 2 게이트 전극(322)에 전압이 인가되면 상기 제 4 전극(314), 즉 스위칭 트랜지스터의 소스 전극과, 상기 제 3 전극(313), 즉 스위칭 트랜지스터의 드레인 전극을 연결하는 상기 반도체층(305)에 도전 채널이 형성되는데, 이 때 상기 제 2 도선(360)에 의하여, 상기 전계발광 소자(340)에서 발생하는 광량을 결정하는 데이터를 가진 전하가 상기 제 4 전극(314)에 공급되면, 상기 전하가 상기 제 3 전극(313)으로 이동된다. 그리고 상기 전하는 상기 제 3 전극(313)을 거쳐 제 1 커패시터 전극(331)에 축적되게 되고, 또한 제 3 도선(370)을 통해 공급된 소정의 전하가 제 2 커패시터 전극(332)에 축적되게 되어, 상기 제 1 커패시터 전극(331)과 상기 제 2 커패시터 전극(332) 양단에, 전계발광 소자(340)에서 발생하는 광량을 결정하는 데이터를 가진 전압이 형성된다. 그리고 상기 전압이 상기 드라이빙 트랜지스터의 게이트 전극, 즉 제 1 게이트 전극(321)과, 상기 드라이빙 트랜지스터의 소스 전극, 즉 상기 제 3 전극(313) 간의 전압이 되어, 상기 제 3 도선(370)을 통해 상기 제 3 전극(313)에 공급된 전하 중 상기 드라이빙 트랜지스터의 드레인 전극, 즉 상기 제 1 전극(311)을 거쳐 상기 전계발광 소자(340)의 상기 화소 전극(341)으로 이동하는 전하량, 즉 상기 전계발광 소자(340)에서 발생하는 광량을 결정하는 전하량을 조절하게 된다.
상술한 바와 같은 구조의 평판 디스플레이 장치에 있어서는 각 부화소별로 드라이빙 트랜지스터 및 스위칭 트랜지스터 등의 복수개의 박막 트랜지스터들이 사용되는 바, 상기와 같은 박막 트랜지스터들에 있어서 크로스 토크가 발생하면 전계발광 소자(340)에서의 광량 조절이 제대로 이루어지지 않게 되며, 그 결과 올바른 상을 표현하지 못하게 된다. 따라서 전술한 바와 같은, 소스 전극 및 드레인 전극 중 일 전극이 타 전극을 동일 평면에서 감싸는 구조의 박막 트랜지스터를 사용하면, 반도체층을 패터닝하지 않고도 그와 같은 크로스 토크를 방지함으로써, 보다 선명하고 정확한 상을 나타낼 수 있다.
또한 이 경우, 각각의 박막 트랜지스터에 있어서 소스 전극 및 드레인 전극 중 어느 한 전극이 다른 전극을 감싸고 있는 구조를 취함과 동시에, 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극을 다른 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극이 감싸는 구조를 취하도록 함으로써, 상기 박막 트랜지스터들이 차지하는 면적의 크기를 크게 줄일 수 있다. 이를 통해 상기 기판(301) 방향으로 광이 출사되는 배면 발광형의 경우에는 보다 큰 개구율을 갖는 평판 디스플레이 장치를 만들 수 있다. 물론, 상기 기판(301)의 반대방향으로 광이 출사되는 소위 전면 발광형, 또는 양 방향으로 광이 출사되는 양면 발광형 디스플레이 장치에 있어서도 상기와 같은 구조의 박막 트랜지스터들을 이용할 수 있으며, 이를 통해 보다 고해상도의 디스플레이 장치를 만들 수 있다.
상기와 같은 구조의 박막 트랜지스터 및 이에 연결된 디스플레이 소자를 구비한 평판 디스플레이 장치에 있어서, 상기 디스플레이 소자는 상기와 같은 구조의 박막 트랜지스터에 연결되어 구동되는 것이라면 어떠한 디스플레이 소자도 될 수 있는바, 예컨대 전계발광 소자 또는 액정 소자 등을 들 수 있다. 상술한 바와 같이 본 실시예에 따른 평판 디스플레이 장치는 디스플레이 소자로서 전계발광 소자(340)가 구비된 경우에 대한 것인 바, 상기 전계발광 소자(340)의 구조를 간략히 설명하자면 다음과 같다.
전계발광 디스플레이 장치는 발광층에서의 발광 색상에 따라 다양한 화소 패턴을 구비하는데, 예컨대 적색, 녹색 및 청색의 화소를 구비한다. 상기 적색, 녹색 및 청색으로 형성되는 각 부화소는 자발광 소자인 전계발광 소자 및 상기 전계발광 소자에 연결되는 적어도 하나 이상의 박막 트랜지스터를 구비하게 되는데, 상기 박막 트랜지스터는 전술한 바와 같이, 소스 전극 및 드레인 전극 중 일 전극이 타 전극을 동일 평면에서 감싸는 구조의 박막 트랜지스터가 될 수 있으며, 그 경우 전술한 바와 같은 구조로 상기 전계발광 소자에 연결된다.
상기 전계발광 소자는 전류구동 방식의 발광 소자로서, 상기 소자를 구성하는 양 전극간의 전류 흐름에 따라 적색, 녹색 또는 청색의 빛을 발광하여 소정의 화상을 구현한다. 상기 전계발광 소자의 구성을 간략히 설명하자면, 상기 전계발광 소자는 전술한 바와 같이 상기 제 1 전극(311)에 연결된 화소 전극(341)과, 전체 화소들을 덮도록 또는 각 화소에 대응되도록 구비된 대향 전극(342) 및 이들 화소 전극(341)과 대향 전극(342)의 사이에 배치되는 적어도 발광층을 포함하는 중간층(343)으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 전계발광 디스플레이 장치의 구조가 그대로 적용될 수 있음은 물론이다.
상기 화소 전극(341)은 애노드 전극의 기능을 하고, 상기 대향 전극(342)은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극(341)과 대향 전극(342)의 극성은 반대로 되어도 무방하다.
상기 화소 전극(341)은 투명 전극 또는 반사형 전극으로 구비될 수 있는 데, 투명전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있다. 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있다.
상기 대향 전극(342)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물이 상기 중간층을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인이 구비되도록 할 수 있다. 그리고 반사형 전극으로 사용될 때에는 상기 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물을 전면 증착하여 형성한다. 그러나, 반드시 이에 한정되는 것은 아니며, 화소 전극 및 대향 전극으로 전도성 폴러머 등 유기물을 사용할 수도 있다.
한편, 상기 중간층(343)이 무기막으로 형성되었는가 유기막으로 형성되었는가에 따라 무기 전계발광 소자와 유기 전계발광 소자로 나뉜다. 후자의 경우, 유기막으로 구비된 중간층으로는 저분자 유기막 또는 고분자 유기막으로 구비될 수 있다.
저분자 유기막을 사용할 경우, 상기 중간층은 홀 주입층(HIL: hole injection layer), 홀 수송층(HTL: hole transport layer), 발광층(EML: emission layer), 전자 수송층(ETL: electron transport layer) 및 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이러한 저분자 유기막은 진공 중에서 유기물을 가열하여 증착하는 방식으로 형성될 수 있다. 물론 상기 중간층의 구조는 반드시 위에 한정되는 것은 아니고, 필요에 따라 다양한 층으로서 구성할 수 있다.
고분자 유기막을 사용할 경우에는 상기 중간층은 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비될 수 있다. 상기 고분자 홀 수송층은 폴리에틸렌 디히드록시티오펜(PEDOT : poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI : polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 형성될 수 있다. 상기 고분자 유기 발광층은 PPV, Soluble PPV's, Cyano-PPV, 폴리플루오 렌(Polyfluorene) 등으로 구비될 수 있으며, 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다. 물론 이러한 고분자 유기층의 경우에도 상기 중간층의 구조는 반드시 위에 한정되는 것은 아니고, 필요에 따라 다양한 층으로서 구성할 수 있다.
무기 전계발광 소자의 경우에는 상기 중간층은 무기막으로 구비되며, 이는 발광층 및 상기 발광층과 전극 사이에 개재된 절연층으로 구비될 수 있다. 물론 상기 중간층의 구조는 반드시 위에 한정되는 것은 아니고, 필요에 따라 다양한 층으로서 구성할 수 있다.
상기 발광층은 ZnS, SrS, CaS 등과 같은 금속황화물 또는 CaGa2S4, SrGa2
S4 등과 같은 알카리 토류 칼륨 황화물, 및 Mn, Ce, Tb, Eu, Tm, Er, Pr, Pb 등을 포함하는 천이 금속 또는 알카리 희토류 금속들과 같은 발광중심원자들로 구비될 수 있다.
상술한 바와 같은 구조로 이루어진 전계발광 디스플레이 장치는, 상기 전계발광 소자의 화소 전극(341)에, 전술한 것과 같이, 소스 전극 및 드레인 전극 중 일 전극이 타 전극을 동일 평면에서 감싸는 구조의 박막 트랜지스터의 드레인 전극이 연결되어 상기 화소 전극에 유입되는 전류의 흐름을 제어함으로써 각 화소의 발광여부를 제어하게 된다.
본 실시예에 따른 평판 디스플레이 장치는 디스플레이 소자로서 상기와 같은 구조의 전계발광 소자가 구비된 평판 디스플레이 장치에 대한 것이다. 그러나, 이 외에도 전술한 바와 같은 구조의 박막 트랜지스터에 연결되는 디스플레이 소자라면 어떠한 소자의 경우에도 본 발명이 적용될 수 있음은 물론이며, 후술할 실시예들에 있어서도 이는 동일하다. 설명의 편의를 위해 이하의 실시예들에 있어서는 박막 트랜지스터에 연결된 디스플레이 소자로서 전계발광 소자가 구비된 경우에 대해 설명한다.
또한 전술한 박막 트랜지스터는 게이트 전극의 상부에 상기 게이트 전극을 덮도록 게이트 절연막이 구비되고, 상기 게이트 절연막 상에 소스 전극 및 드레인 전극이 구비되며, 상기 소스 전극 및 상기 드레인 전극 상부에 상기 소스 전극 및 상기 드레인 전극을 덮도록 반도체층이 구비되는, 소위 인버티드 코플래나형 박막 트랜지스터이다. 그러나 이 외에도, 인버티드 스태거드형 등의 다양한 형태의 박막 트랜지스터에도 본 발명이 적용될 수 있음은 물론이며, 후술할 실시예들에 있어서도 이는 동일하다.
도 9는 본 발명의 바람직한 제 4 실시예에 따른 전계발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
본 실시예에 따른 전계발광 디스플레이 장치와 전술한 제 3 실시예에 따른 전계발광 디스플레이 장치의 차이점은, 스토리지 커패시터(430)의 제 2 커패시터 전극(432)이 구비된 위치가 다르다는 점이다.
전술한 제 3 실시예에 따른 전계발광 디스플레이 장치에서의 제 1 커패시터 전극(332)은 보호막(307) 상부에 구비되며, 이 경우 역시 상기 보호막(407) 상부에 구비되는 화소 전극(341)과 동일 재료로 동시에 구비될 수 있었다. 그러나 디스플 레이 장치에 있어서 상기 스토리지 커패시터(330)의 정전용량이 클수록 좋은 바, 이를 위해서는 상기 스토리지 커패시터(330)를 이루는 상기 제 1 커패시터 전극(331) 및 상기 제 2 커패시터 전극(332)의 면적을 넓게 하거나, 상기 제 1 커패시터 전극(331) 및 상기 제 2 커패시터 전극(332) 사이의 거리를 좁게 해야 한다. 그러나 전자의 경우 각 부화소의 면적에 있어서의 발광영역의 면적이 좁아진다는 문제점이 있다.
본 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 상기 제 2 커패시터 전극(432)이 보호막(407) 상부가 아닌 반도체층(405) 상부에 구비되도록 함으로써, 상기 스토리지 커패시터(430)의 전극들(431, 432) 사이의 거리를 줄이고, 이를 통해 상기 스토리지 커패시터(430)의 정전용량이 커질 수 있도록 할 수 있다.
도 10은 본 발명의 바람직한 제 5 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이고, 도 11은 도 10의 XI-XI 선을 따라 취한 단면도이다.
본 실시예에 따른 전계발광 디스플레이 장치와 전술한 제 3 실시예 및 제 4 실시예에 따른 전계발광 디스플레이 장치의 차이점은 제 3 전극(513) 및 제 4 전극(514)의 구조, 제 2 전극(512)과 제 2 커패시터 전극(532)의 연결구조, 그리고 상기 제 2 커패시터 전극(532)이 구비되는 위치 등이 다르다는 점이다.
즉 전술한 제 3 실시예 및 제 4 실시예에 따른 전계발광 디스플레이 장치에 있어서는 제 3 전극(313, 413)과 제 2 커패시터 전극(332, 432)을 연결함에 있어서, 상기 제 2 커패시터 전극(332, 432)이 상기 제 3 전극(313, 413)이 구비되는 평면의 상부에 구비되고, 상기 제 3 전극(313, 413) 상에 컨택홀(307b, 제 4 실시예에서는 미도시)이 구비되어, 상기 컨택홀(307b)을 통해 상기 제 3 전극(313, 413)과 제 2 커패시터 전극(332, 432)이 연결되었다.
본 실시예에 다른 전계발광 디스플레이 장치에 있어서는, 도 10 및 도 11을 참조하면, 제 3 전극(513)은 제 2 전극(512)을 동일 평면에서 일부분이 개방되도록 감싸고, 제 4 전극(514)은 상기 제 3 전극(513)을 동일 평면에서 일부분이 개방되도록 감싸며, 상기 제 2 전극(512)에는 상기 제 3 전극(513)의 개구부와 상기 제 4 전극(514)의 개구부를 통해 외부로 돌출된 돌출부(512a)가 구비되고, 상기 돌출부(512a)가 제 2 커패시터 전극(532)에 연결되도록 되어 있다.
따라서, 제 1 전극(511) 내지 상기 제 4 전극(514)은 게이트 절연막(503) 상에 구비되고, 반도체층(505)은 상기 제 1 전극(511) 내지 상기 제 4 전극(514)을 덮도록 구비되며, 상기 제 2 커패시터 전극(532)은 상기 게이트 절연막(503) 상에 구비된다. 이 경우 상기 제 2 전극(512), 상기 제 2 전극(512)에 구비된 돌출부(512a) 및 상기 제 2 커패시터 전극(532)은 일체로 구비될 수 있다.
상기와 같은 구조를 취함으로써, 전술한 실시예들에 따른 전계발광 디스플레이 장치들에 구비되는 컨택홀들의 개수 보다 더 적은 개수의 컨택홀들을 사용하여 전계발광 디스플레이 장치를 제조할 수 있으며, 이를 통해 전계발광 디스플레이 장치의 제조에 있어서 불량률을 낮출 수 있다. 또한 상기와 같은 구조를 취함에 따라 스토리지 커패시터(530)의 전극들 사이의 간격을 좁혀, 상기 스토리지 커패시터(530)의 정전용량을 증가시킬 수 있다.
이때, 상술한 바와 같은 구조의 박막 트랜지스터들을 구비하더라도, 일 전극이 타 전극을 동일 평면에서 완전히 감싸는 구조의 박막 트랜지스터를 구비한 경우와 동일하게, 누설 전류 등으로 인한 인접한 박막 트랜지스터들간의 크로스 토크 등을 방지할 수 있다. 이러한 구조의 박막 트랜지스터들을 구비하도록 함으로써, 상기 박막 트랜지스터들이 차지하는 면적의 크기를 크게 줄일 수 있다. 이를 통해 전술한 바와 같이 배면 발광형의 경우에는 보다 큰 개구율을 갖는 평판 디스플레이 장치를 만들 수 있고, 전면 발광형 또는 양면 발광형 디스플레이 장치에 있어서도 상기와 같은 구조의 박막 트랜지스터들을 이용함으로써 보다 고해상도의 디스플레이 장치를 만들 수 있다.
도 12는 본 발명의 바람직한 제 6 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이다.
본 실시예에 따른 전계발광 디스플레이 장치와 전술한 제 5 실시예에 따른 전계발광 디스플레이 장치의 차이점은, 제 3 전극(613)과 제 1 커패시터 전극(631)의 연결구조이다.
전술한 제 5 실시예에 따른 전계발광 디스플레이 장치와 본 실시예에 따른 전계발광 디스플레이 장치에 있어서, 제 1 게이트 전극(521, 621)과 제 1 커패시터 전극(531, 631)의 연결구조는 동일하다. 즉, 상기 제 1 게이트 전극(521, 621)을 제 2 게이트 전극(522, 622)이 동일평면에서 일부분이 개방되도록 감싸고, 상기 제 1 게이트 전극(521, 621)에는 상기 제 2 게이트 전극(522, 622)의 개구부를 통해 외부로 돌출되는 돌출부(521a, 621a)가 구비되며, 상기 돌출부(521a, 621a)와 제 1 커패시터 전극(531, 631)이 연결되어 있다. 이때 상기 제 1 게이트 전극(521. 621), 상기 돌출부(521a, 621a), 그리고 상기 제 1 커패시터 전극(531, 631)은 일체로 형성될 수 있다.
이때 전술한 제 5 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 상기 제 1 게이트 전극(521)에 구비된 돌출부(521a)의 상에 컨택홀(503a)이 구비되고, 상기 컨택홀(503a)을 통해 제 3 전극(513)이 상기 제 1 게이트 전극(521) 및 상기 제 1 커패시터 전극(531)에 연결되어 있다.
그러나 본 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 상기 제 4 전극(614)이 상기 제 3 전극(613)을 동일 평면에서 일부분이 개방되도록 감싸고있으므로, 상기 제 3 전극(613)에도 상기 제 4 전극(614)의 개구부를 통해 외부로 돌출된 또 다른 돌출부(613a)가 구비되도록 하고, 상기 돌출부(613a)가 상기 제 1 커패시터 전극(631) 상에 구비된 컨택홀(603a)를 통해 상기 제 1 커패시터 전극(631)에 연결되도록 하여, 상기 제 3 전극(613)과, 상기 제 1 커패시터 전극(631) 및 상기 제 1 커패시터 전극(631)과 일체로 구비된 상기 제 1 게이트 전극(621)을 연결하고 있다.
상기와 같은 구조를 통해 상기 제 3 전극(613)과, 상기 제 1 커패시터 전극(631) 및 상기 제 1 커패시터 전극(631)과 일체로 구비된 상기 제 1 게이트 전극(621)을 보다 확실하게 연결되도록 할 수 있다.
도 13은 본 발명의 바람직한 제 7 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이고, 도 14는 도 13의 ⅩⅣ-ⅩⅣ 선을 따라 취한 단면도이다.
본 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 전술한 실시예들에 다른 전계발광 디스플레이 장치와 동일하게, 제 1 전극(711), 제 2 전극(712) 및 제 1 게이트 전극(721)이 드라이빙 트랜지스터가 되고, 제 3 전극(713), 제 4 전극(714) 및 제 2 게이트 전극(722)이 스위칭 트랜지스터가 된다. 또한 상기 드라이빙 트랜지스터에 있어서, 상기 제 2 전극(712)이 상기 드라이빙 트랜지스터의 소스 전극이 되어 제 2 커패시터 전극(732)과 연결되고, 상기 제 1 전극(711)이 상기 드라이빙 트랜지스터의 드레인 전극이 되어 전계발광 소자의 화소 전극(741)에 연결된다.
그러나 전술한 실시예들에 따른 전계발광 소자의 스위칭 트랜지스터에 있어서는, 외부의 전극이 상기 스위칭 트랜지스터의 소스 전극이 되고, 내부의 전극이 상기 스위칭 트랜지스터의 드레인 전극이 되었으나, 본 실시예에 따른 전계발광 디스플레이 장치의 스위칭 트랜지스터는 이와 다르다. 즉, 제 3 전극(713)이 상기 스위칭 트랜지스터의 소스 전극이 되어 제 2 도선(760)에 연결되어 있고, 제 4 전극(714)이 상기 스위칭 트랜지스터의 드레인 전극이 되어 제 1 커패시터 전극(731)에 연결되어 있다.
이때, 상기 제 3 전극(713) 상에 컨택홀(707c)이 구비되어 상기 제 2 도선(760)에 연결된다. 그리고 상기 제 4 전극(714)에는 제 1 커패시터 전극(731) 방향으로 돌출된 돌출부(714a)가 구비되고, 상기 돌출부(714a)가 상기 제 1 커패시터 전극(731) 상에 구비된 또 다른 컨택홀(703a)을 통해 상기 제 1 커패시터 전극 (731)에 연결됨으로써, 상기 제 4 전극(714)과 상기 제 1 커패시터 전극(731)이 연결된다.
한편, 도 14를 참조하면, 상기 제 2 도선(760), 상기 화소 전극(741) 및 상기 제 2 커패시터 전극(732)은 모두 보호막(707) 상에 구비되는 바, 동일 재료로 동시에 형성될 수 있음은 물론이다.
상기와 같은 구조를 취하도록 함으로써, 제 3 전극(713)이 스위칭 트랜지스터의 소스전극이 되고, 제 4 전극(714)이 스위칭 트랜지스터의 드레인 전극이 되도록 할 수 있다.
도 15는 본 발명의 바람직한 제 8 실시예에 따른 전계발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
전술한 바와 같이, 전계발광 디스플레이 장치에 구비된 스토리지 커패시터의 정전용량을 크게 하는 것이 좋은 바, 그 방법 중 하나는 전술한 바와 같이 상시 스토리지 커패시터의 전극들 사이의 간격을 좁히는 것이다. 도 15를 참조하면, 본 실시예에 따른 전계발광 디스플레이 장치가 전술한 제 7 실시예에 따른 전계발광 디스플레이 장치와 다른 점은, 제 2 커패시터 전극(832)이 보호막(807) 상이 아닌 반도체층(805) 상에 구비되어 있다는 것이다. 상기와 같이 구비되도록 함으로써, 상기 스토리지 커패시터(830)의 정전용량을 증가시킬 수 있다.
도 16은 본 발명의 바람직한 제 9 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이고, 도 17는 도 16의 ⅩⅦ-ⅩⅦ 선을 따라 취한 단면도이다.
본 실시예에 따른 전계발광 디스플레이 장치는 전술한 제 7 실시예 및 제 8 실시예에 따른 전계발광 디스플레이 장치들과 동일하게, 스위칭 트랜지스터의 소스 전극, 즉 제 3 전극(913) 및 드레인 전극, 즉 제 4 전극(914)이, 드라이빙 트랜지스터의 소스 전극, 즉 제 2 전극(912) 및 드레인 전극, 즉 제 1 전극(911)을 감싸고 있다. 그리고 상기 드라이빙 트랜지스터의 상기 소스 전극, 즉 제 2 전극(912)이 상기 드라이빙 트랜지스터의 상기 드레인 전극, 즉 제 1 전극(911)을 감싸고 있고, 상기 스위칭 트랜지스터의 상기 드레인 전극, 즉 제 4 전극(914)이 상기 스위칭 트랜지스터의 상기 소스 전극, 즉 제 3 전극(913)을 감싸고 있다.
상기와 같은 구조에 있어서, 본 실시예에 따른 전계발광 디스플레이 장치가 전술한 제 7 실시예 및 제 8 실시예에 따른 전계발광 디스플레이 장치들과 다른 점은, 상기 드라이빙 트랜지스터의 소스 전극, 즉 제 2 전극(912)과 제 2 커패시터 전극(932)이 연결된 구조이다.
전술한 제 7 실시예 및 제 8 실시예에 따른 전계발광 디스플레이 장치들에 있어서는, 제 2 커패시터 전극(732, 832)이 보호막(707) 또는 반도체층(805) 상에 구비되고, 상기 보호막(707) 또는 상기 반도체층(705, 805)에 구비된 컨택홀(707b)을 통해 상기 제 2 전극(712, 812)에 연결되어 있다.
그러나 본 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 상기 제 3 전극(913)이 상기 제 2 전극(912)을 동일 평면에서 일부분이 개방되도록 감싸고, 상기 제 4 전극(914)이 상기 제 3 전극(913)을 동일 평면에서 일부분이 개방되도록 감싸며, 상기 제 2 전극(912)에는 상기 제 3 전극(913)의 개구부와 상기 제 4 전극 (914)의 개구부를 통해 외부로 돌출된 돌출부(912a)가 구비되고, 상기 돌출부(912a)가 상기 제 2 커패시터 전극(932)에 연결됨으로써, 상기 제 2 전극(912)과 상기 제 2 커패시터 전극(932)이 연결된다. 이때 상기 제 2 전극(912), 상기 제 2 전극(912)에 구비된 돌출부(912a) 및 상기 제 2 커패시터 전극(932)은 동일 평면, 즉 게이트 절연막(903) 상에 구비될 수 있으며, 동일 재료로 동시에 일체로 형성될 수 있음은 물론이다.
상기와 같은 구조를 취함으로써, 전술한 제 7 실시예 및 제 8 실시예에 따른 전계발광 디스플레이 장치들에 구비되는 컨택홀들의 개수 보다 더 적은 개수의 컨택홀들을 사용하여 전계발광 디스플레이 장치를 제조할 수 있으며, 이를 통해 전계발광 디스플레이 장치의 제조에 있어서 불량률을 낮출 수 있다. 또한 상기와 같은 구조를 취함에 따라 스토리지 커패시터(930)의 전극들 사이의 간격을 좁혀, 상기 스토리지 커패시터(930)의 정전용량을 증가시킬 수 있다.
도 18은 본 발명의 바람직한 제 10 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이고, 도 19는 도 18의 ⅩⅨ-ⅩⅨ 선을 따라 취한 단면도이다.
전술한 실시예들에 따른 전계발광 디스플레이 장치들에 있어서는 제 1 전극에 디스플레이 소자, 즉 전계발광 소자의 화소 전극이 연결되어 있었으나, 본 실시예에 따른 전계발광 디스플레이 장치에 있어서는 제 2 전극(1012)에 전계발광 소자의 화소 전극이 연결되어 있다.
즉, 본 실시예에 따른 전계발광 디스플레이 장치는, 전술한 실시예들에 따른 전계발광 디스플레이 장치들과 동일하게, 제 1 전극(1011), 제 2 전극(1012) 및 제 1 게이트 전극(1021)이 드라이빙 트랜지스터가 되고, 상기 전극들을 감싸고 있는 제 3 전극(1013), 제 4 전극(1014) 및 제 2 게이트 전극(1022)이 스위칭 트랜지스터가 된다. 그리고, 본 실시예에 따른 전계발광 디스플레이 장치는, 전술한 제 3 실시예 내지 제 6 실시예에 따른 전계발광 디스플레이 장치들과 동일하게, 상기 제 4 전극(1014)이 상기 스위칭 트랜지스터의 소스 전극이 되고, 상기 제 3 전극(1013)이 상기 스위칭 트랜지스터의 드레인 전극이 된다.
그러나 본 실시예에 따른 전계발광 디스플레이 장치는 전술한 실시예들에 따른 전계발광 디스플레이 장치들과는 달리, 상기 제 1 전극(1011)이 상기 드라이빙 트랜지스터의 소스 전극이 되고, 상기 제 2 전극(1012)이 상기 드리이빙 트랜지스터의 드레인 전극이 된다. 즉 상기 제 1 전극(1011)은 스토리지 커패시터(1030)의 제 2 커패시터 전극(1032)에 연결되고, 상기 제 2 전극(1012)이 전계발광 소자의 화소 전극(1041)에 연결된다.
상기와 같은 구조를 취함으로써, 상기 제 2 전극(1013)에 상기 화소 전극(1041)이 연결되어 있는 구조, 즉 드라이빙 트랜지스터의 드레인 전극이 소스 전극을 감싸고 있는 구조의 전계발광 디스플레이 장치를 제조할 수 있다.
도 20은 본 발명의 바람직한 제 11 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이다.
본 실시예에 따른 전계발광 디스플레이 장치와 전술한 제 10 실시예에 따른 전계발광 디스플레이 장치와의 차이점은, 제 3 전극(1113)과 제 1 커패시터 전극 (1131)의 연결구조, 그리고 제 1 전극(1111)과 제 2 커패시터 전극(1132)의 연결구조이다.
본 실시예에 따른 전계발광 디스플레이 장치에 있어서, 전술한 제 10 실시예에 따른 전계발광 디스플레이 장치와 동일하게, 제 1 게이트 전극(1121)과 제 2 게이트 전극(1122)은 동일 평면에 구비되어 있고, 상기 제 2 게이트 전극(1122)은 상기 제 1 게이트 전극(1121)을 일부분이 개방되도록 감싸고, 상기 제 1 게이트 전극(1121)에는 상기 제 2 게이트 전극(1122)의 개구부를 통해 외부로 돌출되는 돌출부(1121a)가 구비되어 있다. 상기와 같은 돌출부(1121a)는 스토리지 커패시터(1130)의 제 1 커패시터 전극(1131)에 연결되어 있다. 물론 상기 제 1 게이트 전극(1121), 상기 제 1 게이트 전극(1121)에 구비된 돌출부(1121a) 및 상기 제 1 커패시터 전극(1131)은 동일 재료로 일체로 구비될 수 있음은 물론이다.
이때, 전술한 제 10 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 제 1 게이트 전극(1021)에 구비된 돌출부(1021a)는 그 상부의 게이트 절연막(1003)에 구비된 컨택홀(1003a)을 통해 제 3 전극(1013), 즉 스위칭 트랜지스터의 드레인 전극에 연결되어 있다. 이를 통해 상기 제 3 전극(1013)과 제 1 커패시터 전극(1031)을 연결하는 것이다.
그러나 본 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 상기 제 3 전극(1113)을 제 4 전극(1114)이 동일 평면에서 일부분이 개방되도록 감싸고, 상기 제 3 전극(1113)에는 상기 제 4 전극(1114)의 개구부를 통해 외부로 돌출되는 돌출부(1113a)가 구비되며, 상기 돌출부(1113a)는 상기 제 1 커패시터 전극(1131)의 상 부에까지 구비되어 있고, 상기 돌출부(1113a)는 상기 제 1 커패시터 전극(1131) 상의 게이트 절연막(1103)에 구비된 컨택홀(1103a)를 통해 상기 제 1 커패시터 전극(1131)에 연결되어, 상기 제 3 전극(1113)과 상기 제 1 커패시터 전극(1131)을 연결한다.
한편 전술한 제 10 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 제 2 커패시터 전극(1032)이 보호막(1007) 상부에 구비되고, 상기 보호막(1007)에 구비된 컨택홀을 통해 제 1 전극(1011)에 연결되어 있다. 이를 통해 상기 제 1 전극(1011)과 상기 제 2 커패시터 전극(1032)을 연결하는 것이다.
그러나 본 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 제 2 전극(1112)이 상기 제 1 전극(1111)을 동일 평면에서 일부분이 개방되도록 감싸고, 상기 제 3 전극(1113)은 상기 제 2 전극(1112)을 일부분이 개방되도록 감싸며, 상기 제 4 전극(1114)은 상기 제 3 전극(1113)을 일부분이 개방되도록 감싸고, 상기 제 1 전극(1111)에는 상기 제 2 전극(1112)의 개구부, 상기 제 3 전극(1113)의 개구부 및 상기 제 4 전극(1114)의 개구부를 통해 외부로 돌출된 돌출부(1111a)가 구비되고, 상기 돌출부(1111a)는 상기 제 2 커패시터 전극(1132)에 연결되어 있다.
이때 상기 제 1 전극(1111), 상기 제 1 전극(1111)에 구비된 돌출부(1111a) 및 상기 제 2 커패시터 전극(1132)은 게이트 절연막(1103) 상에 동일 재료로 동시에 일체로 구비될 수 있다. 이 경우 상기 제 1 커패시터 전극(1131)과 상기 제 2 커패시터 전극(1132) 사이의 간격이 좁아짐에 따라, 스토리지 커패시터(1130)의 정전용량이 더 커지게 할 수 있다.
상기와 같은 구조를 취하여, 상기 제 3 전극(1113)과 상기 제 1 커패시터 전극(1131)의 연결을 더욱 확실하게 할 수 있고, 전술한 제 10 실시예에 따른 전계발광 디스플레이 장치에서의 컨택홀들의 개수보다 더 적은 개수의 컨택홀들을 사용하여 전계발광 디스플레이 장치를 제조할 수 있으며, 이를 통해 전계발광 디스플레이 장치의 제조에 있어서 불량률을 낮출 수 있다. 또한 상기와 같은 구조를 취함에 따라, 상기 스토리지 커패시터(1130)의 전극들 사이의 간격을 좁혀, 상기 스토리지 커패시터(1130)의 정전용량을 증가시킬 수 있다.
도 21은 본 발명의 바람직한 제 12 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이고, 도 22는 도 21의 ⅩⅩⅡ-ⅩⅩⅡ 선을 따라 취한 단면도이다.
본 실시예에 따른 전계발광 디스플레이 장치는, 전술한 제 10 실시예 및 제 11 실시예에 따른 전계발광 디스플레이 장치들과 동일하게, 제 2 전극(1212)에 전계발광 소자의 화소 전극(1241)이 연결되어 있다.
즉, 본 실시예에 따른 전계발광 디스플레이 장치는, 전술한 실시예들에 따른 전계발광 디스플레이 장치들과 동일하게, 제 1 전극(1211), 제 2 전극(1212) 및 제 1 게이트 전극(1221)이 드라이빙 트랜지스터가 되고, 상기 전극들을 감싸고 있는 제 3 전극(1213), 제 4 전극(1214) 및 제 2 게이트 전극(1222)이 스위칭 트랜지스터가 된다. 그리고, 상기 제 1 전극(1211)이 상기 드라이빙 트랜지스터의 소스 전극이 되고, 상기 제 2 전극(1212)이 상기 드리이빙 트랜지스터의 드레인 전극이 된다. 즉 상기 제 1 전극(1211)은 스토리지 커패시터(1230)의 제 2 커패시터 전극 (1232)에 연결되고, 상기 제 2 전극(1212)이 전계발광 소자의 화소 전극(1241)에 연결된다.
그러나, 본 실시예에 따른 전계발광 디스플레이 장치는, 전술한 제 10 실시예 및 제 11 실시예에 따른 전계발광 디스플레이 장치들과 달리, 상기 제 3 전극(1213)이 상기 스위칭 트랜지스터의 소스 전극이 되어 제 2 도선(1260)에 연결되어 있고, 제 4 전극(1214)이 상기 스위칭 트랜지스터의 드레인 전극이 되어 제 1 커패시터 전극(1231)에 연결되어 있다.
이때, 상기 제 3 전극(1213) 상에 컨택홀(1207c)이 구비되어 상기 제 2 도선(1260)에 연결된다. 그리고 상기 제 4 전극(1214)에는 상기 제 1 커패시터 전극(1231) 방향으로 돌출된 돌출부(1214a)가 구비되고, 상기 돌출부(1214a)가 상기 제 1 커패시터 전극(1231) 상에 구비된 또 다른 컨택홀(1203a)을 통해 상기 제 1 커패시터 전극(1231)에 연결됨으로써, 상기 제 4 전극(1214)과 상기 제 1 커패시터 전극(1231)이 연결된다.
한편, 도 22를 참조하면, 상기 제 2 도선(1260), 상기 화소 전극 및 상기 제 2 커패시터 전극(1232)은 모두 보호막(1207) 상에 구비되는 바, 동일 재료로 동시에 형성될 수 있음은 물론이다.
상기와 같은 구조를 취함으로써, 상기 제 2 전극(1213)에 상기 화소 전극(1241)이 연결되어 있는 구조, 즉 드라이빙 트랜지스터의 드레인 전극이 소스 전극을 감싸고 있는 구조를 취하면서도, 상기 제 3 전극(1213)이 상기 스위칭 트랜지스터의 소스 전극이 되는 전계발광 디스플레이 장치를 제조할 수 있다.
도 23은 본 발명의 바람직한 제 13 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이다.
본 실시예에 따른 전계발광 디스플레이 장치는 전술한 제 12 실시예에 따른 전계발광 디스플레이 장치와 동일하게, 스위칭 트랜지스터의 소스 전극, 즉 제 3 전극(1313) 및 드레인 전극, 즉 제 4 전극(1314)이, 드라이빙 트랜지스터의 소스 전극, 즉 제 1 전극(1311) 및 드레인 전극, 즉 제 2 전극(1312)을 감싸고 있다. 그리고 상기 드라이빙 트랜지스터의 상기 드레인 전극, 즉 제 2 전극(1312)이 상기 드라이빙 트랜지스터의 상기 소스 전극, 즉 제 1 전극(1311)을 감싸고 있고, 상기 스위칭 트랜지스터의 상기 드레인 전극, 즉 제 4 전극(1314)이 상기 스위칭 트랜지스터의 상기 소스 전극, 즉 제 3 전극(1313)을 감싸고 있다.
상기와 같은 구조에 있어서, 본 실시예에 따른 전계발광 디스플레이 장치가 전술한 제 12 실시예에 따른 전계발광 디스플레이 장치와 다른 점은, 상기 드라이빙 트랜지스터의 소스 전극, 즉 제 1 전극(1311)과 제 2 커패시터 전극(1332)이 연결된 구조이다.
전술한 제 12 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 제 2 커패시터 전극(1232)이 보호막(1207) 상에 구비되고, 상기 보호막(1207) 및 상기 반도체층(1205)에 구비된 컨택홀(1207b)을 통해 상기 제 1 전극(1211)에 연결되어 있다.
그러나 본 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 상기 제 2 전극(1312)이 상기 제 1 전극(1311)을 동일 평면에서 일부분이 개방되도록 감싸고, 상기 제 3 전극(1313)이 상기 제 2 전극(1312)을 동일 평면에서 일부분이 개방되도록 감싸며, 상기 제 4 전극(1314)이 상기 제 3 전극(1313)을 동일 평면에서 일부분이 개방되도록 감싸고, 상기 제 1 전극(1311)에는 상기 제 2 전극(1312)의 개구부와 상기 제 3 전극(1313)의 개구부와 상기 제 4 전극(1314)의 개구부를 통해 외부로 돌출된 돌출부(1311a)가 구비되고, 상기 돌출부(1311a)가 상기 제 2 커패시터 전극(1332)에 연결됨으로써, 상기 제 1 전극(1311)과 상기 제 2 커패시터 전극(1332)이 연결된다. 이때 상기 제 1 전극(1311), 상기 제 1 전극(1311)에 구비된 돌출부(1311a) 및 상기 제 2 커패시터 전극(1332)은 동일 평면, 즉 게이트 절연막(1303) 상에 구비될 수 있으며, 동일 재료로 동시에 일체로 형성될 수 있음은 물론이다.
상기와 같은 구조를 취함으로써, 전술한 제 12 실시예에 따른 전계발광 디스플레이 장치에 구비되는 컨택홀들의 개수 보다 더 적은 개수의 컨택홀들을 사용하여 전계발광 디스플레이 장치를 제조할 수 있으며, 이를 통해 전계발광 디스플레이 장치의 제조에 있어서 불량률을 낮출 수 있다. 또한 상기와 같은 구조를 취함에 따라 스토리지 커패시터(1330)의 전극들 사이의 간격을 좁혀, 상기 스토리지 커패시터(1330)의 정전용량을 증가시킬 수 있다.
도 24는 본 발명의 바람직한 제 14 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이고, 도 25는 도 24의 ⅩⅩⅤ-ⅩⅩⅤ 선을 따라 취한 단면도이다.
전술한 실시예들에 따른 전계발광 디스플레이 장치들에 있어서는 제 1 전극 및 제 2 전극 중 어느 한 전극에 디스플레이 소자, 즉 전계발광 소자의 화소 전극이 연결되어 있었으나, 본 실시예에 따른 전계발광 디스플레이 장치에 있어서는 제 3 전극(1413)에 전계발광 소자의 화소 전극이 연결되어 있다.
즉, 본 실시예에 따른 전계발광 디스플레이 장치는, 전술한 실시예들에 따른 전계발광 디스플레이 장치들과 달리, 제 1 전극(1411), 제 2 전극(1412) 및 제 1 게이트 전극(1421)이 스위칭 트랜지스터가 되고, 상기 전극들을 감싸고 있는 제 3 전극(1413), 제 4 전극(1414) 및 제 2 게이트 전극(1422)이 드라이빙 트랜지스터가 된다. 그리고, 본 실시예에 따른 전계발광 디스플레이 장치에 있어서, 상기 제 2 전극(1412)이 상기 스위칭 트랜지스터의 소스 전극이 되고, 상기 제 1 전극(1411)이 상기 스위칭 트랜지스터의 드레인 전극이 되며, 상기 제 4 전극(1414)이 상기 드라이빙 트랜지스터의 소스 전극이 되고, 상기 제 3 전극(1413)이 상기 드라이빙 트랜지스터의 드레인 전극이 된다.
이때, 상기 제 2 전극(1412) 상에 컨택홀(1407d)이 구비되어 상기 제 2 도선(1460)에 연결된다. 그리고, 상기 제 2 게이트 전극(1422), 즉 상기 드라이빙 트랜지스터의 게이트 전극에 제 1 커패시터 전극(1431)이 연결되고, 상기 제 4 전극(1414), 즉 상기 드라이빙 트랜지스터의 소스 전극에 제 2 커패시터 전극(1432)이 연결된다. 이때, 상기 제 2 게이트 전극(1422)과 상기 제 1 커패시터 전극(1431), 상기 제 4 전극(1414)과 상기 제 2 커패시터 전극(1432)은, 각각 일체로 구비되도록 할 수 있다.
그리고, 상기 제 1 전극(1411), 즉 상기 스위칭 트랜지스터의 드레인 전극 은, 상기 제 2 게이트 전극(1422), 즉 드라이빙 트랜지스터의 게이트 전극 및 상기 제 2 게이트 전극(1422)과 일체로 구비된 제 1 커패시터 전극(1431)에 연결되어 있다. 이는 상기 제 1 전극(1411) 상에 구비된 컨택홀(1407b)과, 상기 제 2 게이트 전극(1422) 상에 구비된 컨택홀(1407c), 그리고 상기 제 1 전극(1411) 내지 제 4 전극(1414), 반도체층(1405) 및 스토리지 커패시터(1430)를 덮는 보호막 상부를 통해 브리지 형태의 연결선(1461)을 통해 이루어진다.
이때, 도 24 및 도 25를 참조하면, 상기 제 2 도선(1460), 상기 화소 전극(1441) 및 상기 브리지 형태의 연결선(1461)은 모두 보호막(1407) 상에 구비되는 바, 동일 재료로 동시에 형성될 수 있음은 물론이다.
상기와 같은 구조를 취함으로써, 상기 제 3 전극(1413)에 상기 화소 전극(1441)이 연결되어 있는 구조, 즉 드라이빙 트랜지스터의 소스 전극 및 드레인 전극이 스위칭 트랜지스터의 소스 전극 및 드레인 전극을 감싸고 있으면서, 상기 스위칭 트랜지스터의 소스 전극이 상기 스위칭 트랜지스터의 드레인 전극을 감싸고 있는 구조의 전계발광 디스플레이 장치를 제조할 수 있다.
도 26은 본 발명의 바람직한 제 15 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이고, 도 27은 도 26의 ⅩⅩⅦ-ⅩⅩⅦ 선을 따라 취한 단면도이다.
본 실시예에 따른 전계발광 디스플레이 장치가 전술한 제 14 실시예에 따른 전계발광 디스플레이 장치와 다른 점은, 제 1 전극(1511)과 제 2 게이트 전극(1522)을 연결하는 구조이다.
전술한 제 14 실시예에 따른 전계발광 디스플레이 장치에 있어서도, 본 실시예에 다른 전계발광 디스플레이 장치와 동일하게, 제 1 전극(1411), 즉 스위칭 트랜지스터의 드레인 전극은, 제 2 게이트 전극(1422), 즉 드라이빙 트랜지스터의 게이트 전극 및 상기 제 2 게이트 전극(1422)과 일체로 구비된 제 1 커패시터 전극(1431)에 연결되어 있다. 이는 상기 제 1 전극(1411) 상에 구비된 컨택홀(1407b)과, 상기 제 2 게이트 전극(1422) 상에 구비된 컨택홀(1407c), 그리고 상기 제 1 전극(1411) 내지 제 4 전극(1414), 반도체층(1405) 및 스토리지 커패시터(1430)를 덮는 보호막 상부를 통해 브리지 형태의 연결선(1461)을 통해 이루어진다.
그러나 본 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 스위칭 트랜지스터의 드레인 전극인 제 1 전극(1511)의 하부에 구비된 도넛 형태의 제 1 게이트 전극(1521)의 일부가 개방되어 있고, 상기 제 1 게이트 전극(1521)의 상기 개구부를 통해 상기 제 1 전극(1511)의 하부에까지 뻗어있는 돌출부(1522a)가 상기 제 2 게이트 전극(1522)에 구비되어 있다. 그리고 상기 제 1 전극(1511) 하부에 구비된 게이트 절연막(1503)에는 컨택홀(1503a)이 구비되어, 상기 제 1 전극(1511)과 상기 돌출부(1522a)가 연결됨으로써, 상기 제 1 전극(1511)과 상기 제 2 게이트 전극(1522)이 연결된다.
상기와 같은 구조를 취함으로써, 전술한 실시예들에 따른 전계발광 디스플레이 장치들에 구비되는 컨택홀들의 개수 보다 더 적은 개수의 컨택홀들을 사용하여 전계발광 디스플레이 장치를 제조할 수 있으며, 이를 통해 전계발광 디스플레이 장치의 제조에 있어서 불량률을 낮출 수 있다.
도 28은 본 발명의 바람직한 제 16 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이고, 도 29는 도 28의 ⅩⅩⅨ-ⅩⅩⅨ 선을 따라 취한 단면도이다.
본 실시예에 따른 전계발광 디스플레이 장치가 전술한 제 15 실시예 및 제 16 실시예에 따른 전계발광 디스플레이 장치들과 다른 점은, 제 1 전극(1611)과 제 2 게이트 전극(1622)을 연결하는 구조이다.
전술한 제 14 실시예 및 제 15 실시예에 따른 전계발광 디스플레이 장치들에 있어서도, 본 실시예에 다른 전계발광 디스플레이 장치와 동일하게, 제 1 전극(1411, 1511), 즉 스위칭 트랜지스터의 드레인 전극은, 제 2 게이트 전극(1422, 1522), 즉 드라이빙 트랜지스터의 게이트 전극 및 상기 제 2 게이트 전극(1422, 1522)과 일체로 구비된 제 1 커패시터 전극(1431, 1531)에 연결되어 있다.
전술한 제 14 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 상기 제 1 전극(1411) 상에 구비된 컨택홀(1407b)과, 상기 제 2 게이트 전극(1422) 상에 구비된 컨택홀(1407c), 그리고 상기 제 1 전극(1411) 내지 제 4 전극(1414), 반도체층(1405) 및 스토리지 커패시터(1430)를 덮는 보호막 상부를 통해 브리지 형태의 연결선(1461)을 통해 이루어진다.
그리고 전술한 제 15 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 스위칭 트랜지스터의 드레인 전극인 제 1 전극(1511)의 하부에 구비된 도넛 형태의 제 1 게이트 전극(1521)의 일부가 개방되어 있고, 상기 제 1 게이트 전극(1521)의 상기 개구부를 통해 상기 제 1 전극(1511)의 하부에까지 뻗어있는 돌출부(1522a)가 상기 제 2 게이트 전극(1522)에 구비되어 있다. 그리고 상기 제 1 전극(1511) 하부에 구비된 게이트 절연막(1503)에는 컨택홀(1503a)이 구비되어, 상기 제 1 전극(1511)과 상기 돌출부(1522a)가 연결됨으로써, 상기 제 1 전극(1511)과 상기 제 2 게이트 전극(1522)이 연결된다.
그러나 본 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 제 2 전극(1612)은 상기 제 1 전극(1611)을 동일 평면에서 일부가 개방되도록 감싸고, 제 3 전극(1613)은 상기 제 2 전극(1612)을 동일 평면에서 일부가 개방되도록 감싸며, 상기 제 1 전극(1611)에는 상기 제 2 전극(1612)의 개구부 및 상기 제 3 전극(1613)의 개구부를 통해 돌출된 돌출부(1611a)가 구비되고, 상기 돌출부(1611a)는 상기 제 2 게이트 전극(1622)에 연결됨으로써, 상기 제 1 전극(1611)과 상기 제 2 게이트 전극(1622)을 연결한다. 이때 상기 돌출부(1611a)와 상기 제 2 게이트 전극(1622)의 연결은, 상기 제 2 게이트 전극(1622) 상에 구비된 컨택홀(1603a)을 통해 이루어진다.
상기와 같은 구조를 취함으로써, 상기 제 1 전극(1611)과 상기 제 2 게이트 전극(1622)을 보다 확실하게 연결할 수 있다.
도 30은 본 발명의 바람직한 제 17 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이다.
본 실시예에 따른 전계발광 디스플레이 장치는 전술한 제 14 실시예 내지 제 16 실시예에 다른 전계발광 디스플레이 장치들과 동일하게, 제 1 전극(1711), 제 2 전극(1712) 및 제 1 게이트 전극(1721)이 스위칭 트랜지스터가 되고, 상기 전극들 을 감싸고 있는 제 3 전극(1713), 제 4 전극(1714) 및 제 2 게이트 전극(1722)이 드라이빙 트랜지스터가 된다. 그리고, 상기 제 4 전극(1714)이 상기 드라이빙 트랜지스터의 소스 전극이 되고, 상기 제 3 전극(1713)이 상기 드라이빙 트랜지스터의 드레인 전극이 된다. 그러나 본 실시예에 따른 전계발광 디스플레이 장치는 전술한 제 14 실시예 내지 제 16 실시예에 따른 전계발광 디스플레이 장치들과는 달리, 상기 제 1 전극(1711)이 상기 스위칭 트랜지스터의 소스 전극이 되고, 상기 제 2 전극(1712)이 상기 스위칭 트랜지스터의 드레인 전극이 된다.
이때, 상기 제 1 전극(1711) 상에 컨택홀(1707d)이 구비되어 상기 제 2 도선(1760)에 연결된다. 그리고, 상기 제 2 게이트 전극(1722), 즉 상기 드라이빙 트랜지스터의 게이트 전극에 제 1 커패시터 전극(1731)이 연결되고, 상기 제 4 전극(1714), 즉 상기 드라이빙 트랜지스터의 소스 전극에 제 2 커패시터 전극(1732)이 연결된다. 이때, 상기 제 2 게이트 전극(1722)과 상기 제 1 커패시터 전극(1731), 상기 제 4 전극(1714)과 상기 제 2 커패시터 전극(1732)은, 각각 일체로 구비되도록 할 수 있다.
그리고, 상기 제 2 전극(1712), 즉 상기 스위칭 트랜지스터의 드레인 전극은, 상기 제 2 게이트 전극(1722), 즉 드라이빙 트랜지스터의 게이트 전극 및 상기 제 2 게이트 전극(1722)과 일체로 구비된 제 1 커패시터 전극(1731)에 연결되어 있다. 이는 상기 제 2 전극(1712) 상에 구비된 컨택홀(1707b)과, 상기 제 2 게이트 전극(1722) 상에 구비된 컨택홀(1707c), 그리고 상기 제 1 전극(1711) 내지 제 4 전극(1714), 반도체층(1705) 및 스토리지 커패시터(1730)를 덮는 보호막 상부를 통 해 브리지 형태의 연결선(1761)을 통해 이루어진다.
이때, 도 30을 참조하면, 상기 제 2 도선(1760), 상기 화소 전극(1741) 및 상기 브리지 형태의 연결선(1761)은 모두 보호막(1707) 상에 구비되는 바, 동일 재료로 동시에 형성될 수 있음은 물론이다.
상기와 같은 구조를 취함으로써, 상기 제 3 전극(1713)에 상기 화소 전극(1741)이 연결되어 있는 구조, 즉 드라이빙 트랜지스터의 소스 전극 및 드레인 전극이 스위칭 트랜지스터의 소스 전극 및 드레인 전극을 감싸고 있으면서, 상기 스위칭 트랜지스터의 드레인 전극이 상기 스위칭 트랜지스터의 소스 전극을 감싸고 있는 구조의 전계발광 디스플레이 장치를 제조할 수 있다.
도 31은 본 발명의 바람직한 제 18 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이다.
본 실시예에 따른 전계발광 디스플레이 장치가 전술한 제 17 실시예에 따른 전계발광 디스플레이 장치와 다른 점은, 제 2 전극(1812)과 제 2 게이트 전극(1822)을 연결하는 구조이다.
전술한 제 17 실시예에 따른 전계발광 디스플레이 장치에 있어서도, 본 실시예에 다른 전계발광 디스플레이 장치와 동일하게, 제 2 전극(1712), 즉 스위칭 트랜지스터의 드레인 전극은, 제 2 게이트 전극(1722), 즉 드라이빙 트랜지스터의 게이트 전극 및 상기 제 2 게이트 전극(1722)과 일체로 구비된 제 1 커패시터 전극(1731)에 연결되어 있다. 이는 상기 제 2 전극(1712) 상에 구비된 컨택홀(1707b)과, 상기 제 2 게이트 전극(1722) 상에 구비된 컨택홀(1707c), 그리고 상기 제 1 전극(1711) 내지 제 4 전극(1714), 반도체층(1705) 및 스토리지 커패시터(1730)를 덮는 보호막 상부를 통해 브리지 형태의 연결선(1761)을 통해 이루어진다.
그러나 본 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 스위칭 트랜지스터의 드레인 전극인 제 2 전극(1812)의 하부에까지 뻗어있는 돌출부(1822a)가 상기 제 2 게이트 전극(1822)에 구비되어 있다. 그리고 상기 제 2 전극(1812) 하부에 구비된 게이트 절연막(1803)에는 컨택홀(1803a)이 구비되어, 상기 제 2 전극(1812)과 상기 돌출부(1822a)가 연결됨으로써, 상기 제 2 전극(1812)과 상기 제 2 게이트 전극(1822)이 연결된다.
상기와 같은 구조를 취함으로써, 전술한 실시예들에 따른 전계발광 디스플레이 장치들에 구비되는 컨택홀들의 개수 보다 더 적은 개수의 컨택홀들을 사용하여 전계발광 디스플레이 장치를 제조할 수 있으며, 이를 통해 전계발광 디스플레이 장치의 제조에 있어서 불량률을 낮출 수 있다.
도 32은 본 발명의 바람직한 제 19 실시예에 따른 전계발광 디스플레이 장치의 부화소부를 개략적으로 도시하는 평면도이다.
본 실시예에 따른 전계발광 디스플레이 장치가 전술한 제 17 실시예 및 제 18 실시예에 따른 전계발광 디스플레이 장치들과 다른 점은, 제 2 전극(1912)과 제 2 게이트 전극(1922)을 연결하는 구조이다.
전술한 제 17 실시예 및 제 18 실시예에 따른 전계발광 디스플레이 장치들에 있어서도, 본 실시예에 다른 전계발광 디스플레이 장치와 동일하게, 제 2 전극(1712, 1812), 즉 스위칭 트랜지스터의 드레인 전극은, 제 2 게이트 전극(1722, 1822), 즉 드라이빙 트랜지스터의 게이트 전극 및 상기 제 2 게이트 전극(1722, 1822)과 일체로 구비된 제 1 커패시터 전극(1731, 1831)에 연결되어 있다.
전술한 제 17 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 상기 제 2 전극(1712) 상에 구비된 컨택홀(1707b)과, 상기 제 2 게이트 전극(1722) 상에 구비된 컨택홀(1707c), 그리고 상기 제 1 전극(1711) 내지 제 4 전극(1714), 반도체층(1705) 및 스토리지 커패시터(1730)를 덮는 보호막 상부를 통해 브리지 형태의 연결선(1761)을 통해 이루어진다.
그리고 전술한 제 18 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 스위칭 트랜지스터의 드레인 전극인 제 2 전극(1812)의 하부에까지 뻗어있는 돌출부(1822a)가 상기 제 2 게이트 전극(1822)에 구비되어 있다. 그리고 상기 제 2 전극(1812) 하부에 구비된 게이트 절연막(1803)에는 컨택홀(1803a)이 구비되어, 상기 제 2 전극(1812)과 상기 돌출부(1822a)가 연결됨으로써, 상기 제 2 전극(1812)과 상기 제 2 게이트 전극(1822)이 연결된다.
그러나 본 실시예에 따른 전계발광 디스플레이 장치에 있어서는, 제 3 전극(1913)은 상기 제 2 전극(1912)을 동일 평면에서 일부가 개방되도록 감싸며, 상기 제 2 전극(1912)에는 상기 제 3 전극(1913)의 개구부를 통해 돌출된 돌출부(1912a)가 구비되고, 상기 돌출부(1912a)는 상기 제 2 게이트 전극(1922)에 연결됨으로써, 상기 제 2 전극(1912)과 상기 제 2 게이트 전극(1922)을 연결한다. 이때 상기 돌출부(1912a)와 상기 제 2 게이트 전극(1922)의 연결은, 상기 제 2 게이트 전극(1922) 상에 구비된 컨택홀(1903a)을 통해 이루어진다.
상기와 같은 구조를 취함으로써, 상기 제 2 전극(1912)과 상기 제 2 게이트 전극(1922)을 보다 확실하게 연결할 수 있다.
상기한 바와 같이 이루어진 본 발명의 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 각각의 박막 트랜지스터에 있어서 소스 전극 및 드레인 전극 중 어느 한 전극이 다른 전극을 감싸고 있는 구조를 취함과 동시에, 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극을 다른 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극이 감싸는 구조를 취하도록 함으로써, 반도체층이 패터닝되지 않은 박막 트랜지스터들간의 크로스 토크를 방지할 수 있다.
둘째, 소스 전극 및 드레인 전극 중 어느 한 전극이 타 전극을 동일 평면에서 일부분이 개방되도록 감싸는 구조의 박막 트랜지스터를 이용함으로써, 상기 타 전극이 상기 타 전극을 감싸고 있는 전극의 개구부를 통해 다른 소자들에 연결될 수 있도록 하여, 상기 연결 구조를 간단하고 확실하게 할 수 있다.
셋째, 각각의 박막 트랜지스터에 있어서 소스 전극 및 드레인 전극 중 어느 한 전극이 다른 전극을 감싸고 있는 구조를 취함과 동시에, 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극을 다른 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극이 감싸는 구조를 취하도록 함으로써, 상기 박막 트랜지스터들이 차지하는 면적의 크기를 크게 줄일 수 있다.
넷째, 각각의 박막 트랜지스터에 있어서 소스 전극 및 드레인 전극 중 어느 한 전극이 다른 전극을 감싸고 있는 구조를 취함과 동시에, 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극을 다른 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극이 감싸는 구조를 취하도록 함으로써, 반도체층이 패터닝되지 않은 박막 트랜지스터들간의 크로스 토크가 방지된 평판 디스플레이 장치를 제조함으로써, 화상의 왜곡 및 선명도가 저하되지 않는 평판 디스플레이 장치를 제조할 수 있다.
다섯째, 각각의 박막 트랜지스터에 있어서 소스 전극 및 드레인 전극 중 어느 한 전극이 다른 전극을 감싸고 있는 구조를 취함과 동시에, 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극을 다른 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극이 감싸는 구조를 취하도록 함으로써, 상기 박막 트랜지스터들이 차지하는 면적의 크기를 크게 줄이고, 이를 통해 상기 기판 방향으로 광이 출사되는 배면 발광형의 경우 보다 큰 개구율을 갖는 평판 디스플레이 장치를 제조할 수 있다.
다섯째, 각각의 박막 트랜지스터에 있어서 소스 전극 및 드레인 전극 중 어느 한 전극이 다른 전극을 감싸고 있는 구조를 취함과 동시에, 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극을 다른 하나의 박막 트랜지스터의 소스 전극 및 드레인 전극이 감싸는 구조를 취하도록 함으로써, 상기 박막 트랜지스터들이 차지하는 면적의 크기를 크게 줄이고, 이를 통해 상기 기판의 반대 방향으로 광이 출사되는 전면 발광형의 경우 보다 큰 고해상도의 평판 디스플레이 장치를 제조할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
Claims (40)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 기판;상기 기판의 상부에 구비된 제 1 전극;상기 제 1 전극을 동일 평면에서 감싸는 제 2 전극;상기 제 2 전극을 동일 평면에서 감싸는 제 3 전극;상기 제 3 전극을 동일 평면에서 감싸는 제 4 전극;상기 제 1 전극 내지 상기 제 4 전극과 절연되고, 상기 제 1 전극 및 상기 제 2 전극 사이의 영역에 대응되도록 구비된 제 1 게이트 전극;상기 제 1 전극 내지 상기 제 4 전극과 절연되고, 상기 제 3 전극 및 상기 제 4 전극 사이의 영역에 대응되도록 구비된 제 2 게이트 전극;상기 제 1 게이트 전극 및 상기 제 2 게이트 전극과 절연되고, 상기 제 1 전극 내지 상기 제 4 전극에 접하는 반도체층; 및상기 제 1 전극 내지 상기 제 4 전극 중 어느 한 전극에 연결된 화소 전극을 구비하는 디스플레이 소자;를 구비하며,상기 제 2 게이트 전극은 상기 제 1 게이트 전극을 동일 평면에서 일부분이 개방되도록 감싸고, 상기 제 1 게이트 전극에는 상기 제 2 게이트 전극의 개구부를 통해 외부로 돌출되는 돌출부가 구비되는, 평판 디스플레이 장치.
- 기판;상기 기판의 상부에 구비된 제 1 전극;상기 제 1 전극을 동일 평면에서 감싸는 제 2 전극;상기 제 2 전극을 동일 평면에서 감싸는 제 3 전극;상기 제 3 전극을 동일 평면에서 감싸는 제 4 전극;상기 제 1 전극 내지 상기 제 4 전극과 절연되고, 상기 제 1 전극 및 상기 제 2 전극 사이의 영역에 대응되도록 구비된 제 1 게이트 전극;상기 제 1 전극 내지 상기 제 4 전극과 절연되고, 상기 제 3 전극 및 상기 제 4 전극 사이의 영역에 대응되도록 구비된 제 2 게이트 전극;상기 제 1 게이트 전극 및 상기 제 2 게이트 전극과 절연되고, 상기 제 1 전극 내지 상기 제 4 전극에 접하는 반도체층; 및상기 제 1 전극 내지 상기 제 4 전극 중 어느 한 전극에 연결된 화소 전극을 구비하는 디스플레이 소자;를 구비하며,상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층은 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극의 상부에 구비되는, 평판 디스플레이 장치.
- 기판;상기 기판의 상부에 구비된 제 1 전극;상기 제 1 전극을 동일 평면에서 감싸는 제 2 전극;상기 제 2 전극을 동일 평면에서 감싸는 제 3 전극;상기 제 3 전극을 동일 평면에서 감싸는 제 4 전극;상기 제 1 전극 내지 상기 제 4 전극과 절연되고, 상기 제 1 전극 및 상기 제 2 전극 사이의 영역에 대응되도록 구비된 제 1 게이트 전극;상기 제 1 전극 내지 상기 제 4 전극과 절연되고, 상기 제 3 전극 및 상기 제 4 전극 사이의 영역에 대응되도록 구비된 제 2 게이트 전극;상기 제 1 게이트 전극 및 상기 제 2 게이트 전극과 절연되고, 상기 제 1 전극 내지 상기 제 4 전극에 접하는 반도체층; 및상기 제 1 전극 내지 상기 제 4 전극 중 어느 한 전극에 연결된 화소 전극을 구비하며,상기 화소 전극은 상기 제 1 전극에 연결되는, 평판 디스플레이 장치.
- 제 10항에 있어서,상기 제 1 게이트 전극에 연결되는 제 1 커패시터 전극과, 상기 제 2 전극에 연결되는 제 2 커패시터 전극을 더 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 11항에 있어서,상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층은 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극의 상부에 구비되고, 상기 제 1 게이트 전극, 상기 제 2 게이트 전극 및 상기 제 1 커패시터 전극을 덮도록 게이트 절연막이 더 구비되며, 상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층을 덮도록 보호막이 더 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 12항에 있어서,상기 제 2 커패시터 전극은 상기 보호막 상부에 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 12항에 있어서,상기 제 3 전극은 상기 제 2 전극을 일부분이 개방되도록 감싸고, 상기 제 4 전극은 상기 제 3 전극을 일부분이 개방되도록 감싸며, 상기 제 2 전극에는 상기 제 3 전극의 개구부와 상기 제 4 전극의 개구부를 통해 외부로 돌출된 돌출부가 구비되고, 상기 돌출부는 상기 제 2 커패시터 전극에 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 12항에 있어서,상기 제 1 전극 내지 상기 제 4 전극은 상기 게이트 절연막 상에 구비되고, 상기 반도체층은 상기 제 1 전극 내지 상기 제 4 전극을 덮도록 구비되며, 상기 제 2 커패시터 전극은 상기 게이트 절연막 상에 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 12항에 있어서,상기 반도체층은 상기 게이트 절연막 상에 구비되고, 상기 제 1 전극 내지 상기 제 4 전극은 상기 반도체층 상에 구비되며, 상기 제 2 커패시터 전극은 상기 반도체층 상에 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 12항에 있어서,상기 제 1 커패시터 전극은 상기 제 3 전극에 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 17항에 있어서,상기 제 4 전극은 상기 제 3 전극을 일부분이 개방되도록 감싸고, 상기 제 3 전극에는 상기 제 4 전극의 개구부를 통해 외부로 돌출된 돌출부가 구비되며, 상기 돌출부는 상기 제 1 커패시터 전극에 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 12항에 있어서,상기 제 1 커패시터 전극은 상기 제 4 전극에 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
- 기판;상기 기판의 상부에 구비된 제 1 전극;상기 제 1 전극을 동일 평면에서 감싸는 제 2 전극;상기 제 2 전극을 동일 평면에서 감싸는 제 3 전극;상기 제 3 전극을 동일 평면에서 감싸는 제 4 전극;상기 제 1 전극 내지 상기 제 4 전극과 절연되고, 상기 제 1 전극 및 상기 제 2 전극 사이의 영역에 대응되도록 구비된 제 1 게이트 전극;상기 제 1 전극 내지 상기 제 4 전극과 절연되고, 상기 제 3 전극 및 상기 제 4 전극 사이의 영역에 대응되도록 구비된 제 2 게이트 전극;상기 제 1 게이트 전극 및 상기 제 2 게이트 전극과 절연되고, 상기 제 1 전극 내지 상기 제 4 전극에 접하는 반도체층; 및상기 제 1 전극 내지 상기 제 4 전극 중 어느 한 전극에 연결된 화소 전극을 구비하는 디스플레이 소자;를 구비하며,상기 화소 전극은 상기 제 2 전극에 연결되는, 평판 디스플레이 장치.
- 제 20항에 있어서,상기 제 1 게이트 전극에 연결되는 제 1 커패시터 전극과, 상기 제 1 전극에 연결되는 제 2 커패시터 전극을 더 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 21항에 있어서,상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층은 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극의 상부에 구비되고, 상기 제 1 게이트 전극, 상기 제 2 게이트 전극 및 상기 제 1 커패시터 전극을 덮도록 게이트 절연막이 더 구비되며, 상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층을 덮도록 보호막이 더 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 22항에 있어서,상기 제 2 커패시터 전극은 상기 보호막 상부에 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 22항에 있어서,상기 제 2 전극은 상기 제 1 전극을 일부분이 개방되도록 감싸고, 상기 제 3 전극은 상기 제 2 전극을 일부분이 개방되도록 감싸며, 상기 제 4 전극은 상기 제 3 전극을 일부분이 개방되도록 감싸고, 상기 제 1 전극에는 상기 제 2 전극의 개구부, 상기 제 3 전극의 개구부 및 상기 제 4 전극의 개구부를 통해 외부로 돌출된 돌출부가 구비되고, 상기 돌출부는 상기 제 2 커패시터 전극에 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 22항에 있어서,상기 제 1 전극 내지 상기 제 4 전극은 상기 게이트 절연막 상에 구비되고, 상기 반도체층은 상기 제 1 전극 내지 상기 제 4 전극을 덮도록 구비되며, 상기 제 2 커패시터 전극은 상기 게이트 절연막 상에 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 22항에 있어서,상기 반도체층은 상기 게이트 절연막 상에 구비되고, 상기 제 1 전극 내지 상기 제 4 전극은 상기 반도체층 상에 구비되며, 상기 제 2 커패시터 전극은 상기 반도체층 상에 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 22항에 있어서,상기 제 1 커패시터 전극은 상기 제 3 전극에 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 27항에 있어서,상기 제 4 전극은 상기 제 3 전극을 일부분이 개방되도록 감싸고, 상기 제 3 전극에는 상기 제 4 전극의 개구부를 통해 외부로 돌출된 돌출부가 구비되며, 상기 돌출부는 상기 제 1 커패시터 전극에 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 22항에 있어서,상기 제 1 커패시터 전극은 상기 제 4 전극에 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
- 기판;상기 기판의 상부에 구비된 제 1 전극;상기 제 1 전극을 동일 평면에서 감싸는 제 2 전극;상기 제 2 전극을 동일 평면에서 감싸는 제 3 전극;상기 제 3 전극을 동일 평면에서 감싸는 제 4 전극;상기 제 1 전극 내지 상기 제 4 전극과 절연되고, 상기 제 1 전극 및 상기 제 2 전극 사이의 영역에 대응되도록 구비된 제 1 게이트 전극;상기 제 1 전극 내지 상기 제 4 전극과 절연되고, 상기 제 3 전극 및 상기 제 4 전극 사이의 영역에 대응되도록 구비된 제 2 게이트 전극;상기 제 1 게이트 전극 및 상기 제 2 게이트 전극과 절연되고, 상기 제 1 전극 내지 상기 제 4 전극에 접하는 반도체층; 및상기 제 1 전극 내지 상기 제 4 전극 중 어느 한 전극에 연결된 화소 전극을 구비하는 디스플레이 소자;를 구비하며,상기 화소 전극은 상기 제 3 전극에 연결되는, 평판 디스플레이 장치.
- 제 30항에 있어서,상기 제 2 게이트 전극에 연결되는 제 1 커패시터 전극과, 상기 제 4 전극에 연결되는 제 2 커패시터 전극을 더 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 31항에 있어서,상기 제 2 게이트 전극과 상기 제 1 커패시터 전극, 상기 제 4 전극과 상기 제 2 커패시터 전극은, 각각 일체로 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 31항에 있어서,상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층은 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극의 상부에 구비되고, 상기 제 1 게이트 전극, 상기 제 2 게이트 전극 및 상기 제 1 커패시터 전극을 덮도록 게이트 절연막이 더 구비되며, 상기 제 1 전극 내지 상기 제 4 전극 및 상기 반도체층을 덮도록 보호막이 더 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 31항에 있어서,상기 제 1 전극은 상기 제 2 게이트 전극에 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 34항에 있어서,상기 제 2 전극은 상기 제 1 전극을 일부가 개방되도록 감싸고, 상기 제 3 전극은 상기 제 2 전극을 일부가 개방되도록 감싸며, 상기 제 1 전극에는 상기 제 2 전극의 개구부 및 상기 제 3 전극의 개구부를 통해 돌출된 돌출부가 구비되고, 상기 돌출부는 상기 제 2 게이트 전극에 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 31항에 있어서,상기 제 2 전극은 상기 제 2 게이트 전극에 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 36항에 있어서,상기 제 3 전극은 상기 제 2 전극을 일부가 개방되도록 감싸고, 상기 제 2 전극에는 상기 제 3 전극의 개구부를 통해 돌출된 돌출부가 구비되며, 상기 돌출부는 상기 제 2 게이트 전극에 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 8항 내지 제 37항 중 어느 한 항에 있어서,상기 반도체층은 유기 반도체층인 것을 특징으로 하는 평판 디스플레이 장치.
- 제 8항 내지 제 37항 중 어느 한 항에 있어서,상기 디스플레이 소자에서 방출되는 광은 상기 기판을 통해 외부로 출사되는 것을 특징으로 하는 평판 디스플레이 장치.
- 제 8항 내지 제 37항 중 어느 한 항에 있어서,상기 디스플레이 소자는 전계발광 소자인 것을 특징으로 하는 평판 디스플레이 장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040061670A KR100615236B1 (ko) | 2004-08-05 | 2004-08-05 | 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 |
| JP2005164428A JP4308168B2 (ja) | 2004-08-05 | 2005-06-03 | 薄膜トランジスタ及びこれを備えた平板ディスプレイ装置 |
| US11/186,750 US7250629B2 (en) | 2004-08-05 | 2005-07-22 | Semiconductor device and flat panel display device having the same |
| CNB2005101038524A CN100511680C (zh) | 2004-08-05 | 2005-08-05 | 半导体装置和包含该半导体装置的平板显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040061670A KR100615236B1 (ko) | 2004-08-05 | 2004-08-05 | 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060012941A KR20060012941A (ko) | 2006-02-09 |
| KR100615236B1 true KR100615236B1 (ko) | 2006-08-25 |
Family
ID=36742923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040061670A Expired - Lifetime KR100615236B1 (ko) | 2004-08-05 | 2004-08-05 | 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7250629B2 (ko) |
| JP (1) | JP4308168B2 (ko) |
| KR (1) | KR100615236B1 (ko) |
| CN (1) | CN100511680C (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8138075B1 (en) | 2006-02-06 | 2012-03-20 | Eberlein Dietmar C | Systems and methods for the manufacture of flat panel devices |
| EP2364065A1 (en) * | 2006-04-27 | 2011-09-07 | Ulvac, Inc. | Composite display device |
| TWI508282B (zh) * | 2008-08-08 | 2015-11-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| KR100959106B1 (ko) * | 2008-11-05 | 2010-05-25 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| JP5576796B2 (ja) * | 2010-04-13 | 2014-08-20 | パナソニック株式会社 | 有機半導体装置及び有機半導体装置の製造方法 |
| JP6009182B2 (ja) * | 2012-03-13 | 2016-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI523217B (zh) * | 2013-09-12 | 2016-02-21 | 友達光電股份有限公司 | 畫素結構 |
| KR102240894B1 (ko) * | 2014-02-26 | 2021-04-16 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| KR102351507B1 (ko) * | 2015-01-15 | 2022-01-14 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN104991688B (zh) * | 2015-08-03 | 2018-09-14 | 合肥鑫晟光电科技有限公司 | 基板及其制作方法、显示器件 |
| CN107845674B (zh) * | 2017-10-27 | 2020-07-03 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法和阵列基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141511A (ja) * | 2000-11-01 | 2002-05-17 | Matsushita Electric Ind Co Ltd | アクティブマトリクス液晶表示素子 |
| JP2004048036A (ja) * | 1994-08-31 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847413A (en) * | 1994-08-31 | 1998-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Differential amplifier circuit and analog buffer |
| TW516244B (en) * | 1999-09-17 | 2003-01-01 | Semiconductor Energy Lab | EL display device and method for manufacturing the same |
-
2004
- 2004-08-05 KR KR1020040061670A patent/KR100615236B1/ko not_active Expired - Lifetime
-
2005
- 2005-06-03 JP JP2005164428A patent/JP4308168B2/ja not_active Expired - Lifetime
- 2005-07-22 US US11/186,750 patent/US7250629B2/en active Active
- 2005-08-05 CN CNB2005101038524A patent/CN100511680C/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004048036A (ja) * | 1994-08-31 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2002141511A (ja) * | 2000-11-01 | 2002-05-17 | Matsushita Electric Ind Co Ltd | アクティブマトリクス液晶表示素子 |
Non-Patent Citations (2)
| Title |
|---|
| 14141511 * |
| 16048036 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060027838A1 (en) | 2006-02-09 |
| US7250629B2 (en) | 2007-07-31 |
| KR20060012941A (ko) | 2006-02-09 |
| JP4308168B2 (ja) | 2009-08-05 |
| CN100511680C (zh) | 2009-07-08 |
| CN1767193A (zh) | 2006-05-03 |
| JP2006049833A (ja) | 2006-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113471268B (zh) | 显示基板及其制备方法、显示装置 | |
| US9647046B2 (en) | Organic light emitting diode display having high aperture ratio and method for manufacturing the same | |
| US20180294326A1 (en) | Organic light-emitting diode display having multi-mode cavity structure | |
| KR100669720B1 (ko) | 평판 디스플레이 장치 | |
| US8008656B2 (en) | Organic light-emitting transistor and display device | |
| KR100637164B1 (ko) | 능동 구동형 전계발광 디스플레이 장치 | |
| TW200303504A (en) | Light emitting device | |
| CN104517992A (zh) | 显示单元和电子装置 | |
| JP2006011431A (ja) | 有機薄膜トランジスタを備えた能動駆動型の有機電界発光ディスプレイ装置及びその製造方法 | |
| KR100603361B1 (ko) | 평판 디스플레이 장치 | |
| CN115548054A (zh) | 显示基板及其制备方法、显示装置 | |
| KR100615236B1 (ko) | 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 | |
| US20050121677A1 (en) | Capacitor and flat panel display having the same | |
| KR100603397B1 (ko) | 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 | |
| KR100573134B1 (ko) | 전계 발광 표시장치 | |
| KR102598743B1 (ko) | 유기발광 표시장치 및 그 제조방법 | |
| KR100669770B1 (ko) | 유기 박막 트랜지스터, 그 제조방법 및 상기 유기 박막트랜지스터를 구비한 평판 디스플레이 장치 | |
| US20250143065A1 (en) | Display apparatus having a light-emitting device | |
| KR100708647B1 (ko) | 전계발광 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20040805 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060504 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060726 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060817 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20060818 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20090728 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100727 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110729 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120730 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130731 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160801 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180802 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190801 Start annual number: 14 End annual number: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200803 Start annual number: 15 End annual number: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210802 Start annual number: 16 End annual number: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220721 Start annual number: 17 End annual number: 17 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230801 Start annual number: 18 End annual number: 18 |
|
| PC1801 | Expiration of term |
Termination date: 20250205 Termination category: Expiration of duration |