[go: up one dir, main page]

JP2004349583A - トランジスタの製造方法 - Google Patents

トランジスタの製造方法 Download PDF

Info

Publication number
JP2004349583A
JP2004349583A JP2003146907A JP2003146907A JP2004349583A JP 2004349583 A JP2004349583 A JP 2004349583A JP 2003146907 A JP2003146907 A JP 2003146907A JP 2003146907 A JP2003146907 A JP 2003146907A JP 2004349583 A JP2004349583 A JP 2004349583A
Authority
JP
Japan
Prior art keywords
transistor
zinc oxide
manufacturing
channel layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003146907A
Other languages
English (en)
Inventor
Takeshi Hara
猛 原
Tatsuya Fujita
達也 藤田
Hisao Ochi
久雄 越智
Hiroto Yoshioka
宏人 吉岡
Toshinori Sugihara
利典 杉原
Masashi Kawasaki
雅司 川崎
Hideo Ono
英男 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003146907A priority Critical patent/JP2004349583A/ja
Publication of JP2004349583A publication Critical patent/JP2004349583A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】酸化亜鉛を半導体素子として用いた場合に、操作が簡便でコスト的に有利なインクジェット法を用いて、酸化亜鉛にダメージを与えたり、表示品位の劣化を招いたりすることなくボトムゲート型のトランジスタを製造する方法を提供する。
【解決手段】ガラス基板10上にゲート電極11を所定の形状に形成された後に、ゲート絶縁膜12を積層し、該ゲート絶縁膜12上にソース電極13及びドレーン電極14を配置するボトムゲート型のトランジスタの製造方法において、ソース電極13及びドレーン電極14を所定の形状に形成した後に、酸化亜鉛を含んでなるチャネル層15をインクジェット法にて所定の形状に形成することを特徴としている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、表示装置などに備えられ、酸化亜鉛を半導体素子として用いたボトムゲート型のトランジスタの製造方法に関するものである。
【0002】
【従来の技術】
近年、液晶表示装置や有機EL(エレクトロルミネッセンス)表示装置など薄型表示装置(FPD)の利用が急速に発展している。これらの薄型表示装置の中でも特に、高品位の表示が可能なアクティブマトリクス型表示装置には、アモルファスシリコンTFT(薄膜トランジスタ)やポリシリコンTFTなどが用いられている。これらの材料は可視光領域に光感度を有しているため、光が照射されるとキャリアが生成されて抵抗が低下することにより、表示品位の低下を招く。そこで、金属被膜などによって光を遮断することで光による抵抗を防止しているが、これによって有効表示面積が低下し、エネルギーの利用効率が低くなってしまう。
【0003】
特許文献1では、この問題を解決するために、酸化亜鉛(ZnO)等を半導体素子として用いることで透明なチャネル層を形成し、光を遮断する必要のない薄膜トランジスタを形成している。これにより、表示装置における有効表示面積が大きくなり、エネルギーの利用効率が高くなる。図4には、チャネル層に透明な酸化亜鉛を用いたトランジスタの一例を示す。
【0004】
図4に示すように、上記トランジスタは、例えばガラス基板からなる絶縁基板110上に、ゲート電極111、ゲート絶縁膜112、ソース電極(データ電極)113、ドレーン電極(接続電極)114などが形成されている。そして、上記ゲート絶縁膜112とソース・ドレーン電極113・114との間には、チャネル層として透明な酸化亜鉛を用いた酸化亜鉛層115が形成されている。
【0005】
このトランジスタは、上述のようにチャネル層に透明な酸化亜鉛を材料として用いることによって、可視光領域に光感度を有しないようにすることができる。それゆえ、上記トランジスタが表示装置に用いられる場合に、遮光層を形成する必要を無くし、有効表示面積を大きくすることができる。
【0006】
【特許文献1】
特開2000−150900号公報(公開日:平成12年5月30日)
【0007】
【非特許文献1】
Apll. Phys. Lett., Vol. 82, No. 7, 1117−1119頁(2003年2月17日)
【0008】
【発明が解決しようとする課題】
上述のように酸化亜鉛を半導体素子として用いてボトムゲート型のTFT(薄膜トランジスタ)を作成する場合、絶縁層と半導体層との界面欠陥を低減するために、絶縁層と酸化亜鉛層とを連続成膜することが望ましい。そのため、通常、酸化亜鉛層を形成した後にソース・ドレーン電極が所定の形状に形成されることになる。
【0009】
しかしながら、酸化亜鉛は薬品に対する耐性が非常に弱く、TFTの製造過程におけるダメージが問題となる。即ち、酸化亜鉛層を形成した後に、ソース・ドレーン電極を形成する場合、酸化亜鉛層にダメージを与え、歩留まりの低下や表示品位の低下を招くことになる。さらに、酸化亜鉛の微粒子を含有した溶液をインクジェット法にて吐出した後焼成することで酸化亜鉛層を形成する場合には、インクジェットの吐出量のばらつきや位置精度によって、TFT部のチャネル幅が面内でばらつく可能性があり、表示品位の劣化を招く。
【0010】
そこで、非特許文献1には、酸化亜鉛層をマグネトロンスパッタリング法によって形成する方法が記載されている。しかしながら、このようなスパッタリング法による酸化亜鉛層の形成は、インクジェット法に比べ工程数が増え、材料の利用効率も悪いため、コストがかかるという欠点を有している。
【0011】
本発明は、上記の問題点に鑑みてなされたものであって、操作が簡便でコスト的に有利なインクジェット法を用いて、酸化亜鉛にダメージを与えたり、表示品位の劣化を招いたりすることなくボトムゲート型のトランジスタを製造する方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明のトランジスタの製造方法は、絶縁基板上にゲート電極を所定の形状に形成した後に、絶縁層を積層し、該絶縁層上にソース電極及びドレーン電極を配置するというボトムゲート型のトランジスタの製造方法において、上記ソース電極及び上記ドレーン電極を所定の形状に形成した後に、酸化亜鉛を含んでなるチャネル層をインクジェット法にて所定の形状に形成することを特徴としている。
【0013】
即ち、本発明のトランジスタの製造方法は、液晶表示装置などの半導体装置に内蔵されたトランジスタに関するものであり、その中でもの特にゲート電極が下側に配置され、その上層に絶縁層を介してソース電極及びドレーン電極が配置されたボトムゲート型のトランジスタに関するものである。また、トランジスタには、通常、半導体素子であるチャネル層が設けられているが、本製造方法によって製造されるトランジスタにおいては、上記チャネル層は酸化亜鉛を含んで形成されている。そして、本製造方法では、ソース・ドレーン電極を所定の形状に形成した後に、酸化亜鉛を含んでなる上記チャネル層を、インクジェット法にて形成する。
【0014】
上述のように、透明な酸化亜鉛を半導体素子として用いることによって、光の遮断層を必要としないトランジスタを形成することができ、これによって、表示装置に用いた場合に有効表示面積を大きくし、エネルギーの利用効率を高めることができる。しかしながら、酸化亜鉛は薬品に対する耐性が非常に低く、チャネル層形成後にソース・ドレーン電極を形成するという従来の製造方法では、ソース・ドレーン電極形成時に使用される薬品によって酸化亜鉛を含むチャネル層にダメージを受け、歩留まりの低下や電気的特性の低下を招いてしまう。
【0015】
そこで本発明の製造方法にように、酸化亜鉛を含んでなる上記チャネル層を、ソース・ドレーン電極を所定の形状に形成した後に形成すれば、当該チャネル層に含まれる酸化亜鉛に薬品等によるダメージを与えることなくトランジスタを形成することができる。このように製造されたトランジスタは、電気的特性が向上し、液晶表示装置などに利用した場合に表示品位が劣化することを防止することができる。さらに、製造時に酸化亜鉛の歩留まりを向上させることができる。
【0016】
さらに、上記の製造方法によれば、インクジェット法にて酸化亜鉛を含むチャネル層が所定の形状に形成されるため、スパッタリング法を用いるよりも簡便かつ低コストでトランジスタの製造を行うことができる。
【0017】
なお、従来のトランジスタの製造方法においてインクジェット法を用いると、インクジェットの吐出量のばらつきや位置精度によって、トランジスタ基板上でチャネル幅がばらつく可能性があり、このようなトランジスタを備えた表示装置では表示品位の劣化を招いてしまうという弊害が発生する。
【0018】
しかしながら、本発明のトランジスタの製造方法においては、ソース電極及びドレーン電極が所定の形状に形成された後にインクジェット法によるチャネル層の形成が行われるため、絶縁層上に生じたソース及びドレーン電極の段差をガイドとして利用することができる。即ち、この段差部分にインクジェット法にて吐出された溶液が優先的に広がり、トランジスタのチャネル部分(チャネル層)となるため、トランジスタの基板面においてチャネル幅を容易に一定に保つことができる。それゆえ、上記の製造方法によれば、表示装置に用いた場合にも表示品位の劣化を招くことのないトランジスタを簡便に作成することができる。
【0019】
本発明のトランジスタの製造方法において、上記ソース電極及び上記ドレーン電極を形成する工程と、上記チャネル層を形成する工程との間に、上記絶縁層表面の有機汚れ及び酸化物汚れを除去する工程が含まれていることが好ましい。
【0020】
上記の製造方法によれば、絶縁層とチャネル層と間の界面欠陥を低減することができる。それゆえ、より電気的特性を向上させたトランジスタを作成することができる。
【0021】
本発明のトランジスタの製造方法において、上記絶縁層表面の有機汚れ及び酸化物汚れを除去する工程は、ArあるいはO雰囲気中でのプラズマ処理によって実施されてもよい。
【0022】
上記の製造方法によれば、絶縁層とチャネル層と間の界面欠陥を低減させる効果が高いため、電気的特性をより一層向上させたトランジスタを作成することができる。
【0023】
本発明のトランジスタの製造方法において、上記絶縁層表面の有機汚れ及び酸化物汚れを除去する工程は、フッ酸とフッ化アンモニウムとの混合溶液を用いたウェットエッチング処理によって実施されてもよい。
【0024】
上記の製造方法によれば、絶縁層とチャネル層と間の界面欠陥を低減させる効果が高いため、電気的特性をより一層向上させたトランジスタを作成することができる。
【0025】
本発明のトランジスタの製造方法において、上記チャネル層は、酸化亜鉛と、IIa族元素、IIb族元素、VIb族元素のうちの何れかを含む化合物または混合物によって形成されることが好ましい。
【0026】
上記の製造方法によれば、酸化亜鉛にIIa族元素、IIb族元素、VIb族元素を所定の濃度だけ混入することで、抵抗率、バンドギャップといった特性を制御することができるため、本発明によるトランジスタの特性をより良好なものとすることができる。
【0027】
【発明の実施の形態】
本発明の実施の一形態を図1ないし図3に基づいて以下に説明する。なお、本発明は以下の記載に限定されるものではない。
【0028】
本実施の形態では、液晶表示装置などの薄型表示装置の中でも、特に高品位の表示が可能なアクティブマトリクス型表示装置に設けられた薄膜トランジスタを例に挙げ、その製造方法について説明する。図1は、本実施の形態に係るトランジスタの構造を示す断面図であり、図2は、このトランジスタに設けられた各部材の配設状態を模式的に示す平面図である。
【0029】
図1に示すように、上記トランジスタは構成要素として、ガラス基板(絶縁基板)10、ゲート電極11、ゲート絶縁膜(絶縁層)12、ソース電極13、ドレーン電極14、チャネル層15を有している。また、上記トランジスタは、図2に示すように、ガラス基板10上にゲート電極11およびソース電極13がマトリクス状に配列され、その交点にTFT部が形成されている。このTFT部に画素電極であるドレーン電極14及び半導体素子であるチャネル層15が設けられている。なお、図1は、上記トランジスタのTFT部における断面構造を示している。
【0030】
上記トランジスタのより詳細な構造について、図1を用いて説明する。
【0031】
上記トランジスタは、ガラス基板10上にゲート電極11が所定の形状に配置されており、その上層にゲート絶縁膜12が積層されている。上記ゲート絶縁膜の上層には、先ずソース電極13及びドレーン電極14が所定の形状に設けられている。そして、上記ソース電極13及びドレーン電極14のさらに上部には、半導体素子のチャネル部となるチャネル層15が、所定の形状に設けられている。より詳しく言えば、上記チャネル層15は、ゲート絶縁膜12表面に所定の形状に形成されたソース電極13及びドレーン電極14の間の一部を埋め込み、ゲート絶縁膜12とソース・ドレーン電極13・14との段差を覆うような形状に配置されている。
【0032】
このように、本発明に係るトランジスタは、ガラス基板10などといった絶縁基板上にゲート電極11が積層され、その上層にゲート絶縁膜12を介してソース電極13及びドレーン電極14が配置されているという構造を有している。このようなトランジスタの構造は、ボトムゲート型(あるいは逆スタガー型)と呼ばれる。
【0033】
本発明においては、上記チャネル層15の材料として、通常用いられるアモルファスシリコンやポリシリコンの代わりに、透明な半導体である酸化亜鉛(ZnO)が用いられている。このトランジスタを用いることによって、光の遮断層を必要とせず、有効表示面積が低下することのない表示装置を提供することができる。
【0034】
なお、従来の酸化亜鉛を半導体素子として用いたボトムゲート型のトランジスタにおいては、図4に示すように、先ずゲート絶縁層112上にチャネル層115が形成され、その上層に当該チャネル層115を覆うようにソース・ドレーン電極113・114が形成されている。この場合、ソース・ドレーン電極113・114が形成される前に、酸化亜鉛からなるチャネル層115がゲート絶縁膜112上に形成されるような構造となっているため、ソース。ドレーン電極113・114形成時に、チャネル層115に含まれる酸化亜鉛にダメージを与えてしまうという問題が発生する。
【0035】
一方、本発明のトランジスタは、上述のように、薬品耐性の非常に弱い酸化亜鉛からなるチャネル層15の形成を、ソース・ドレーン電極13・14を所定形状に形成した後に実施して得られる構造を有しているため、酸化亜鉛にダメージを与えることなくチャネル層15を形成することができる。そのため、トランジスタの製造時において、歩留まりの向上に貢献できるとともに、トランジスタの電気的特性を向上させることもできる。
【0036】
続いて、上記トランジスタの各構成要素(部材)の材料について説明する。
【0037】
先ず、チャネル層15は、上述のように、酸化亜鉛(ZnO)から形成されている。このチャネル層15は、結晶性を有していてもよいし、アモルファス状でもよい。結晶性を持たせる場合は、適宜配向性を持たせてもよい。この結晶性あるいは配向性を持たせる方法としては、酸化亜鉛自体が結晶性や配向性を帯びやすい性質を持つことから、成膜レートをより低く調整する方法などが挙げられる。この場合のトランジスタには、移動度の向上が期待できる。
【0038】
上記ソース電極13及びドレーン電極14は、金属や半導体などの導電性物質であり、上記チャネル層15とオーミック接合可能な材料から形成されていれば、特に限定されることはない。上記ソース電極13及びドレーン電極14として、具体的には、例えば厚み0.1〜1.0μmのITOなどからなる透明の導電膜を使用することが可能である。また、ソース電極13及びドレーン電極14の材料として、他にAl、Ag膜、またはAl合金膜(例えばAl−Nd、Al−Zr合金など)、またはAlと他の導電膜との積層膜(例えばAl/Mo、Al/Tiなど)を用いることができる。上記ソース電極13及びドレーン電極14の材料として、高反射率を有する金属材料であるAl、Ag等を用いて上記トランジスタを作成すれば、反射型の表示装置に利用することができる。
【0039】
また、上記ゲート電極11は、上述のソース・ドレーン電極13・14と同様に、金属や半導体などの導電性物質から形成されていればよい。より具体的には、Al、Mo、Taなどの金属を挙げることができる。
【0040】
上記ゲート絶縁膜12としては、例えば、SiNやSiO等の絶縁性の材料を用いることができる。また、その他に、Al、MgO、CeO、ScAlMgO等の透明の絶縁性酸化物、あるいは、ビニール、プラスチックなどの透明な絶縁体を用いてもよい。なお、上記ゲート絶縁膜12は、チャネル層15に含まれる酸化亜鉛と格子マッチングのよい高絶縁性の材料であることがより好ましい。酸化亜鉛と格子マッチングのよい高絶縁性の材料としては、ScAlMgO等を挙げることができる。
【0041】
また、本実施の形態においては、トランジスタの土台となる絶縁基板としてガラス基板10を用いているが、本発明はこれに限定されることなく、絶縁性を有する各種材料を上記絶縁基板の材料に用いることができる。上記絶縁基板として、具体的には、ガラス、シリコンウエハ、プラスチックなどを挙げることができる。なお、上記トランジスタを液晶表示装置などのような透明性の要求される用途に使用する場合には、透明の絶縁基板を用いることが好ましい。
【0042】
本実施の形態に係るトランジスタのチャネル層は、上述のように、酸化亜鉛からなるものであるが、本発明はこれに限定されることなく、チャネル層には酸化亜鉛以外に種々の化合物や元素が含まれていてもよい。
【0043】
そして、上記チャネル層には、酸化亜鉛に加えて、IIa族元素、IIb族元素、VIb族元素のうちの何れかが添加されていることが好ましい。これによれば、酸化亜鉛にIIa族元素、IIb族元素、VIb族元素を所定の濃度だけ混入することで、抵抗率、バンドギャップといった特性を制御することができるため、本発明によるトランジスタの特性をより良好なものとすることができるという効果が得られる。上記IIa族元素とは、例えば、Be、Mg、Ca、Sr、Baなどであり、上記IIb族元素とは、例えば、Zn、Cd、Hgなどであり、上記VIb族元素とは、例えば、S、Se、Teなどである。
【0044】
次に、本実施の形態に係るトランジスタの製造方法の一例を図3(a)ないし(e)を用いて具体的に説明する。なお、図3(a)ないし(e)は、上記トランジスタの断面構造を製造工程順に示す図である。
【0045】
先ず、ガラス基板10として、例えば無アルカリガラス基板が用いられる。そして、図3(a)に示すように、このガラス基板10上にTa、Al、Mo等の金属薄膜からなるゲート電極11を形成する。これらは、ガラス基板10上に上記金属薄膜をスパッタリング法により厚さ約3000Åに成膜した後、所望の形状にパターニングすることにより形成される。このパターニングの方法としては、フォト・エッチング及び剥離工程からなる方法を用いることができる。また、ゲート電極11を形成する方法として、蒸着法やインクジェット法を用いても良い。インクジェット法を用いる場合には、Ta、Al、Mo、Ag等からなる直径5〜100nm程度の金属微粒子を含む溶液をインクジェット法にて吐出した後焼成することでゲート電極11を形成する。
【0046】
次に、図4(b)に示すように、ゲート電極11を覆うようにして、ガラス基板10上面のほぼ全面に、SiNxやSiOx等からなるゲート絶縁膜12をP−CVD法により厚さ約3500Åに成膜する。
【0047】
次に、図3(c)に示すように、ゲート電極11の上方に、ゲート絶縁膜12を介して、ソース電極13及びドレーン電極14を所定の形状に形成する。具体的には、スパッタリング法によって、ITOなどからなる透明導電膜を約3000Åの膜厚で成膜し、次いで、フォト・エッチング、剥離工程を経て、ソース電極13及びドレーン電極14を所定の形状に形成する。ここで、ソース・ドレーン電極13・14の材料として、Al、Ag等の高反射率の金属材料を用いることにより、反射型の表示装置に応用することもできる。また、ソース電極13及びドレーン電極14を形成する方法として、蒸着法やインクジェット法を用いても良い。インクジェット法を用いる場合には、ITO、Al、Ag等からなる直径5〜100nm程度の金属微粒子を含む溶液をインクジェット法にて吐出した後焼成することでソース電極13及びドレーン電極14を形成する。
【0048】
そして、上記ソース・ドレーン電極13・14を所定の形状に形成した後に、図3(d)に示すように、酸化亜鉛からなるチャネル層15をインクジェット法によって形成する。具体的には、酸化亜鉛を含む溶液をインクジェット法にて吐出した後、焼成することによってチャネル層15を形成する。上記酸化亜鉛を含む溶液とは、粒径30nm程度の酸化亜鉛の微粒子を、水、IPA、n−メチルピロリドン、n−オクタノール、イソブタノール、エチレングリコール、トルエン等からなる溶媒に分散させた溶液である。これによれば、上記酸化亜鉛を含む溶液の吐出時に、ゲート絶縁膜12とソース・ドレーン電極13・14との段差部分がガイドとなり、ゲート絶縁膜11上の凹部(即ち、ゲート絶縁膜12表面のソース・ドレーン電極13・14が形成されていない部分)に、上記溶液が優先的に広がるため、チャネル層15の幅(チャネル幅)を容易に確保することができる。これによって、所定のチャネル長、チャネル幅が確保できるため、面内で均一な電気的特性、表示品位を確保できる。
【0049】
このチャネル層15は、ゲート電極11が配置されている部分の上層部の、ゲート絶縁膜12とソース・ドレーン電極13・14との段差が生じている領域に形成される。即ち、チャネル層15は、上記段差を埋め込み、ソース・ドレーン電極13・14の一部を覆うような形状に形成される。
【0050】
なお、上述のようにインクジェット法によってチャネル層15を形成する前に、有機物汚れや酸化物汚れを除去するために、ArもしくはO雰囲気中でプラズマ処理を行うか、あるいは、フッ酸とフッ化アンモニウムとを1:100の割合で混合した溶液によるウェットエッチング処理を行うことが好ましい。これによれば、汚れが除去されたゲート絶縁層11上に、チャネル層15を良好にマッチングさせることができるため、ゲート絶縁膜12とチャネル層15との界面欠陥をより一層低減させることができる。
【0051】
次に、チャネル層15を覆うようにして、絶縁性の保護膜16を形成する。この保護膜16は、P−CVD法にてSiNを厚さ約1000Åに成膜した後、フォト・エッチング、剥離工程を経て所定の形状に形成する。
【0052】
以上のような製造方法によって作成されたトランジスタは、酸化亜鉛を含むチャネル層15にダメージを与えることなく形成することが可能であるため、酸化亜鉛の歩留まりとトランジスタの電気的特性を向上させることができる。さらに、上記の製造方法によれば、インクジェット法にてチャネル層が所定の形状に形成されるため、スパッタリング法を用いるよりも簡便かつ低コストでトランジスタの製造を行うことができる。
【0053】
なお、上記の製造方法によれば、インクジェット法を用いてチャネル層15の形成を行っても、ソース電極13及びドレーン電極14が所定の形状に形成された後に、チャネル層15の形成が行われるため、ゲート絶縁膜12上に生じたソース及びドレーン電極13・14の段差をガイドとして利用することができる。即ち、この段差部分にインクジェット法にて吐出された溶液が優先的に広がり、トランジスタのチャネル層15となるため、トランジスタの基板面においてチャネル幅を容易に一定に保つことができる。それゆえ、表示装置に用いる場合にも、表示品位の劣化を招くことのないトランジスタを簡便に作成することができる。
【0054】
本実施の形態においては、チャネル層15の形成時にインクジェット法によって吐出される溶液は、酸化亜鉛を含むものであったが、本発明はこれに限定されることなく、酸化亜鉛の他に種々の化合物や元素が加えられていてもよい。ここで、酸化亜鉛に加えられる元素としては、IIa族元素、IIb族元素、VIb族元素のうちの何れかであることが好ましい。この場合、酸化亜鉛の微粒子とともに、上記IIa族元素、IIb族元素、VIb族元素のうちの何れかの微粒子(粒径30nm程度)を、水、IPA、n−メチルピロリドン、n−オクタノール、イソブタノール、エチレングリコール、トルエン等からなる溶媒に分散させて吐出用の溶液を作製すればよい。
【0055】
本発明の製造方法によって作成されるトランジスタは、半導体や導体、絶縁体、あるいはその他の各種構成部材などを積層することによって、様々な半導体装置として利用することができる。
【0056】
上記半導体装置としては、例えば、アクティブマトリックス型の液晶表示装置、電磁波検出器などを挙げることができるが、本発明のトランジスタは、これに限定されることなくその他の種々の半導体装置に好適に用いることができる。(※下線部について、本発明のトランジスタの有用な利用方法として考えられるものがありましたら、それらの例示をお願い致します。)液晶表示装置以外にも、有機EL表示装置、多孔質シリコン表示装置、電気泳動表示装置、トナーディスプレイ、ツイストボール、エレクトロクロミック表示装置等の各種ディスプレイに用いることができる。
【0057】
【発明の効果】
以上のように、本発明のトランジスタの製造方法は、絶縁基板上にゲート電極を所定の形状に形成した後に、絶縁層を積層し、該絶縁層上にソース電極及びドレーン電極を配置するというボトムゲート型のトランジスタの製造方法において、上記ソース電極及び上記ドレーン電極を所定の形状に形成した後に、酸化亜鉛を含んでなるチャネル層をインクジェット法にて所定の形状に形成することを特徴としている。
【0058】
上記の製造方法によれば、当該チャネル層に薬品等によるダメージを与えることなくトランジスタを形成することができる。このように製造されたトランジスタは、電気的特性が向上し、液晶表示装置などに利用した場合に表示品位が劣化することを防止することができるという効果を奏する。さらに、本発明の製造方法では、インクジェット法にて酸化亜鉛を含むチャネル層が所定の形状に形成されるため、スパッタリング法を用いるよりも簡便かつ低コストでトランジスタの製造を行うことができる。
【0059】
本発明のトランジスタの製造方法においては、上記ソース電極及び上記ドレーン電極を形成する工程と、上記チャネル層を形成する工程との間に、上記絶縁層表面の有機汚れ及び酸化物汚れを除去する工程が含まれていてもよい。
【0060】
上記の製造方法によれば、絶縁層とチャネル層と間の界面欠陥を低減することができる。それゆえ、より電気的特性を向上させたトランジスタを作成することができるという効果を奏する。
【0061】
本発明のトランジスタの製造方法において、上記チャネル層は、酸化亜鉛と、IIa族元素、IIb族元素、VIb族元素のうちの何れかを含む化合物または混合物によって形成されることが好ましい。
【0062】
上記の製造方法によれば、酸化亜鉛にIIa族元素、IIb族元素、VIb族元素を所定の濃度だけ混入することで、抵抗率、バンドギャップといった特性を制御することができるため、本発明によるトランジスタの特性をより良好なものとすることができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施の一形態におけるトランジスタの構造を示す断面図である。
【図2】本発明の実施の一形態におけるトランジスタの各構成要素の配設状態を模式的に示す平面図である。
【図3】(a)ないし(e)は、本実施の一形態のトランジスタの各製造工程での構造を製造工程順に示す断面図である。
【図4】従来のトランジスタの構造を示す断面図である。
【符号の説明】
10 ガラス基板(絶縁基板)
11 ゲート電極
12 ゲート絶縁膜(絶縁層)
13 ソース電極
14 ドレーン電極
15 チャネル層
16 保護膜

Claims (5)

  1. 絶縁基板上にゲート電極を所定の形状に形成した後に、絶縁層を積層し、該絶縁層上にソース電極及びドレーン電極を配置するボトムゲート型のトランジスタの製造方法において、
    上記ソース電極及び上記ドレーン電極を所定の形状に形成した後に、酸化亜鉛を含んでなるチャネル層をインクジェット法にて所定の形状に形成することを特徴とするトランジスタの製造方法。
  2. 上記ソース電極及び上記ドレーン電極を形成する工程と、上記チャネル層を形成する工程との間に、上記絶縁層表面の有機汚れ及び酸化物汚れを除去する工程が含まれることを特徴とする請求項1に記載のトランジスタの製造方法。
  3. 上記絶縁層表面の有機汚れ及び酸化物汚れを除去する工程は、ArあるいはO雰囲気中でのプラズマ処理によって実施されることを特徴とする請求項2記載のトランジスタの製造方法。
  4. 上記絶縁層表面の有機汚れ及び酸化物汚れを除去する工程は、フッ酸とフッ化アンモニウムとの混合溶液を用いたウェットエッチング処理によって実施されることを特徴とする請求項2記載のトランジスタの製造方法。
  5. 上記チャネル層は、酸化亜鉛と、IIa族元素、IIb族元素、VIb族元素のうちの何れかを含む化合物または混合物によって形成されることを特徴とする請求項1ないし4の何れか1項に記載のトランジスタの製造方法。
JP2003146907A 2003-05-23 2003-05-23 トランジスタの製造方法 Pending JP2004349583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003146907A JP2004349583A (ja) 2003-05-23 2003-05-23 トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003146907A JP2004349583A (ja) 2003-05-23 2003-05-23 トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2004349583A true JP2004349583A (ja) 2004-12-09

Family

ID=33533629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003146907A Pending JP2004349583A (ja) 2003-05-23 2003-05-23 トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2004349583A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190922A (ja) * 2004-12-06 2006-07-20 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
JP2006261664A (ja) * 2005-03-18 2006-09-28 Kovio Inc レーザパターニングされた金属ゲートを備えるmosトランジスタ及びそれを形成するための方法
JP2007158146A (ja) * 2005-12-07 2007-06-21 Toppan Printing Co Ltd 半導体デバイスおよびその製造方法
WO2007089048A3 (en) * 2006-02-02 2007-11-22 Kochi Ind Promotion Ct Thin film transistor and manufacturing method thereof
JP2008010861A (ja) * 2006-06-28 2008-01-17 Samsung Electronics Co Ltd 接合電界効果薄膜トランジスタ
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP2008227442A (ja) * 2007-02-13 2008-09-25 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP2008547195A (ja) * 2005-06-16 2008-12-25 イーストマン コダック カンパニー 亜鉛酸化物をベースとした半導体材料を含む薄膜トランジスタ
JP2009200315A (ja) * 2008-02-22 2009-09-03 Hitachi Ltd 半導体装置の製造方法
KR100922272B1 (ko) * 2006-09-07 2009-10-15 가부시끼가이샤 퓨처 비전 액정 표시 패널의 제조 방법 및 액정 표시 패널
JP2009295997A (ja) * 2009-08-14 2009-12-17 Nec Corp 薄膜デバイス及びその製造方法
JP2010109357A (ja) * 2008-10-03 2010-05-13 Semiconductor Energy Lab Co Ltd 表示装置
US7737517B2 (en) 2007-10-19 2010-06-15 Hitachi Displays, Ltd. Display device
JP2010267975A (ja) * 2005-09-29 2010-11-25 Semiconductor Energy Lab Co Ltd 半導体装置
WO2011013683A1 (ja) * 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
JP2011029579A (ja) * 2008-10-03 2011-02-10 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
US8013331B2 (en) 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
US8652863B2 (en) 2008-12-18 2014-02-18 Shimadzu Corporation Method of manufacturing an optical matrix device
KR101548141B1 (ko) 2005-01-28 2015-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015207789A (ja) * 2008-11-07 2015-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101808016B1 (ko) * 2008-08-08 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10615179B2 (en) 2010-02-05 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2022186889A (ja) * 2008-11-07 2022-12-15 株式会社半導体エネルギー研究所 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275452A (ja) * 1992-03-25 1993-10-22 Semiconductor Energy Lab Co Ltd 薄膜状絶縁ゲイト型半導体装置およびその作製方法
JPH08236775A (ja) * 1995-03-01 1996-09-13 Toshiba Corp 薄膜トランジスタおよびその製造方法
JPH09139370A (ja) * 1995-09-08 1997-05-27 Semiconductor Energy Lab Co Ltd 半導体装置作製方法及び薄膜半導体装置作製方法
JPH11274681A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 電子デバイス及びその製造方法
JP2000068523A (ja) * 1998-08-20 2000-03-03 Lucent Technol Inc 薄膜トランジスタ
JP2002076356A (ja) * 2000-09-01 2002-03-15 Japan Science & Technology Corp 半導体デバイス
JP2002217154A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd ドライ洗浄方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275452A (ja) * 1992-03-25 1993-10-22 Semiconductor Energy Lab Co Ltd 薄膜状絶縁ゲイト型半導体装置およびその作製方法
JPH08236775A (ja) * 1995-03-01 1996-09-13 Toshiba Corp 薄膜トランジスタおよびその製造方法
JPH09139370A (ja) * 1995-09-08 1997-05-27 Semiconductor Energy Lab Co Ltd 半導体装置作製方法及び薄膜半導体装置作製方法
JPH11274681A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 電子デバイス及びその製造方法
JP2000068523A (ja) * 1998-08-20 2000-03-03 Lucent Technol Inc 薄膜トランジスタ
JP2002076356A (ja) * 2000-09-01 2002-03-15 Japan Science & Technology Corp 半導体デバイス
JP2002217154A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd ドライ洗浄方法

Cited By (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190922A (ja) * 2004-12-06 2006-07-20 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
US9356152B2 (en) 2005-01-28 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
KR101548141B1 (ko) 2005-01-28 2015-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2006261664A (ja) * 2005-03-18 2006-09-28 Kovio Inc レーザパターニングされた金属ゲートを備えるmosトランジスタ及びそれを形成するための方法
US8461628B2 (en) 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
JP2008547195A (ja) * 2005-06-16 2008-12-25 イーストマン コダック カンパニー 亜鉛酸化物をベースとした半導体材料を含む薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US9099562B2 (en) 2005-09-29 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8274077B2 (en) 2005-09-29 2012-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8796069B2 (en) 2005-09-29 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8790959B2 (en) 2005-09-29 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8669550B2 (en) 2005-09-29 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629069B2 (en) 2005-09-29 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10304962B2 (en) 2005-09-29 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US12183832B2 (en) 2005-09-29 2024-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8466463B2 (en) 2005-09-29 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010267975A (ja) * 2005-09-29 2010-11-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007158146A (ja) * 2005-12-07 2007-06-21 Toppan Printing Co Ltd 半導体デバイスおよびその製造方法
KR100953784B1 (ko) * 2006-02-02 2010-04-21 자이단호진 고치켄산교신코센타 박막 트랜지스터 및 그 제조 방법
WO2007089048A3 (en) * 2006-02-02 2007-11-22 Kochi Ind Promotion Ct Thin film transistor and manufacturing method thereof
US7981734B2 (en) 2006-02-02 2011-07-19 Kochi Industrial Promotion Center Manufacturing method of thin film transistor including low resistance conductive thin films
JP2008535205A (ja) * 2006-02-02 2008-08-28 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US8013331B2 (en) 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
JP2008010861A (ja) * 2006-06-28 2008-01-17 Samsung Electronics Co Ltd 接合電界効果薄膜トランジスタ
US9209026B2 (en) 2006-08-09 2015-12-08 Nlt Technologies, Ltd. Method of fabricating a thin-film device
US7884360B2 (en) 2006-08-09 2011-02-08 Nec Lcd Technologies, Ltd. Thin-film device and method of fabricating the same
US8889480B2 (en) 2006-08-09 2014-11-18 Nlt Technologies, Ltd. Method of fabricating a thin-film device
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
US8420442B2 (en) 2006-08-09 2013-04-16 Nlt Technologies, Ltd. Method of fabricating a thin-film device
KR100922272B1 (ko) * 2006-09-07 2009-10-15 가부시끼가이샤 퓨처 비전 액정 표시 패널의 제조 방법 및 액정 표시 패널
JP2008227442A (ja) * 2007-02-13 2008-09-25 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
US7737517B2 (en) 2007-10-19 2010-06-15 Hitachi Displays, Ltd. Display device
JP2009200315A (ja) * 2008-02-22 2009-09-03 Hitachi Ltd 半導体装置の製造方法
KR101808016B1 (ko) * 2008-08-08 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2020115557A (ja) * 2008-08-08 2020-07-30 株式会社半導体エネルギー研究所 トランジスタ
US10685985B2 (en) 2008-10-03 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2016225649A (ja) * 2008-10-03 2016-12-28 株式会社半導体エネルギー研究所 表示装置
JP2011029579A (ja) * 2008-10-03 2011-02-10 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
US8907335B2 (en) 2008-10-03 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9324874B2 (en) 2008-10-03 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising an oxide semiconductor
JP2010109357A (ja) * 2008-10-03 2010-05-13 Semiconductor Energy Lab Co Ltd 表示装置
US12230638B2 (en) 2008-10-03 2025-02-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101528793B1 (ko) * 2008-10-03 2015-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
US9589988B2 (en) 2008-10-03 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9978776B2 (en) 2008-10-03 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Display device
JP7681171B2 (ja) 2008-11-07 2025-05-21 株式会社半導体エネルギー研究所 表示装置
JP2022186889A (ja) * 2008-11-07 2022-12-15 株式会社半導体エネルギー研究所 半導体装置
JP2016201568A (ja) * 2008-11-07 2016-12-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015207789A (ja) * 2008-11-07 2015-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2024164125A (ja) * 2008-11-07 2024-11-26 株式会社半導体エネルギー研究所 表示装置
US8652863B2 (en) 2008-12-18 2014-02-18 Shimadzu Corporation Method of manufacturing an optical matrix device
US8558382B2 (en) 2009-07-27 2013-10-15 Kobe Steel, Ltd. Interconnection structure and display device including interconnection structure
WO2011013683A1 (ja) * 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
JP2009295997A (ja) * 2009-08-14 2009-12-17 Nec Corp 薄膜デバイス及びその製造方法
US11469255B2 (en) 2010-02-05 2022-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11749686B2 (en) 2010-02-05 2023-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US12113074B2 (en) 2010-02-05 2024-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11101295B2 (en) 2010-02-05 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10615179B2 (en) 2010-02-05 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP2004349583A (ja) トランジスタの製造方法
US9159749B2 (en) Oxide semiconductor devices, methods of manufacturing oxide semiconductor devices, display devices having oxide semiconductor devices, methods of manufacturing display devices having oxide semiconductor devices
US8895376B2 (en) Thin film transistor, method for manufacturing same, display device, and method for manufacturing same
US9209311B2 (en) Thin film transistor and method for manufacturing the same
JP5729707B2 (ja) 拡散バリアで被覆された基板上の半導体デバイス及びその形成方法
US7510905B2 (en) Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US8895979B2 (en) Vertical thin-film transistor structure of display panel and method of fabricating the same
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN102856389B (zh) 薄膜晶体管及其制造方法
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
JP4141309B2 (ja) 半導体装置およびその製造方法
CN101656270A (zh) 薄膜晶体管及其制造方法
KR20120065854A (ko) 산화물 박막 트랜지스터의 제조방법
TWI387109B (zh) 薄膜電晶體的製造方法
US8877533B2 (en) Method of manufacturing oxide thin film transistor and display device
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
WO2020066287A1 (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN103165528B (zh) 制造阵列基板的方法
CN101625977A (zh) 薄膜晶体管的制造方法
CN103489900A (zh) 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
CN105765709A (zh) 阵列基板及其制备方法、显示面板、显示装置
KR100482164B1 (ko) 폴리실리콘 박막트랜지스터의 제조방법
CN118695682B (zh) 阵列基板及其制备方法以及显示面板
CN108321122A (zh) Cmos薄膜晶体管及其制备方法和显示装置
CN115084277A (zh) 金属氧化物薄膜晶体管及其制作方法、阵列基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022