[go: up one dir, main page]

KR101536174B1 - 산소 확산을 억제할 수 있는 반도체 소자 제조 방법 - Google Patents

산소 확산을 억제할 수 있는 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR101536174B1
KR101536174B1 KR1020140015458A KR20140015458A KR101536174B1 KR 101536174 B1 KR101536174 B1 KR 101536174B1 KR 1020140015458 A KR1020140015458 A KR 1020140015458A KR 20140015458 A KR20140015458 A KR 20140015458A KR 101536174 B1 KR101536174 B1 KR 101536174B1
Authority
KR
South Korea
Prior art keywords
dry cleaning
cleaning process
insulating film
contact
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020140015458A
Other languages
English (en)
Inventor
오훈정
고대홍
구상모
이인근
이환
변대섭
장현철
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020140015458A priority Critical patent/KR101536174B1/ko
Priority to US14/616,856 priority patent/US9412861B2/en
Application granted granted Critical
Publication of KR101536174B1 publication Critical patent/KR101536174B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명에 따라서, 기판(M)의 표면을 플라즈마 가스를 이용하여 건식 세정하는 단계로서, 상기 건식 세정 공정은 질소, 수소 및 불소를 포함하는 반응가스에 플라즈마 가스를 적용하여 상기 기판 표면에 (NH4)xMFx 또는 MFx (M=Si, Ge 또는 금속) 부산물을 형성하고, 이 부산물을 휘발시켜, 상기 기판의 표면을 F-terminated 표면으로 만드는 공정인, 상기 건식 세정 단계와; 상기 건식 세정된 기판 표면 상에 게이트 유전막을 형성하는 단계와; 상기 게이트 유전막에 대해 상기 건식 세정 공정과 동일한 건식 세정 공정을 수행한 후, 게이트 전극막을 형성하는 단계와; 상기 게이트 유전막과 게이트 전극막을 식각하여 게이트 영역을 형성하는 단계와; 소스/드레인을 형성하는 단계와; 상기 소스/드레인이 형성된 반도체 구조에 대해 상기 건식 세정 공정과 동일한 건식 세정 공정을 수행한 후, 층간 절연막을 형성하는 단계와; 상기 층간 절연막에 컨택트 홀을 형성하고 통전 물질을 증착하여 컨택트를 형성하는 단계; 상기 컨택트를 비롯한 층간 절연막 상에 금속막을 형성하고 패터닝하여 금속 배선을 형성하는 단계를 포함하고, 상기 건식 세정 공정에 의해 형성되는 F-terminated surface가 산소의 확산을 방지하는 장벽 역할을 수행하는 것을 특징으로 하는 반도체 소자 제조 방법이 제공된다.

Description

산소 확산을 억제할 수 있는 반도체 소자 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE CAPABLE OF SUPPRESSING OXYGEN DIFFUSION}
본 발명은 반도체 소자 제조 방법에 관한 것으로서, 보다 구체적으로는 산소의 확산을 억제할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
전자 소자의 온/오프 특성이 탁월한 MOSFET(metal oxide semiconductor field effect transistor)을 포함하는 반도체 소자 기술은 1960년대에 이후 실리콘을 기반으로, 소형화 집적화를 거쳐 급속히 발달되어 현재의 모바일 컴퓨팅 및 통신기기의 핵심 기술이며 그 응용분야도 점점 다양해지고 있다.
도 1을 참조하여 MOSFET을 포함하는 소자의 제조 방법을 설명하면, 반도체 기판(1)에 게이트 유전막(2), 게이트전극(3)으로 이루어진 게이트와 소스/드레인으로 구성된 MOSFET 소자부를 형성하고 층간 절연막(4)을 증착한 후 컨택트 홀(contact hole)(5)을 형성하고 통전물질(6)을 채우고 금속 배선(7)을 형성하는 과정을 포함한다. MOSFET을 포함하는 소자의 장점은 온/오프 특성이 다른 소자에 비해 민감하고 게이트 전극의 소형화, 게이트 유전막의 박막화 또는 유전율 증가를 통해 공정 설비의 변화를 최소화하여 소형집적화가 가능하다는 점이다.
이러한 MOSFET 소자가 원활하게 동작하기 위해서는 각 박막 물질의 특성 조절을 통한 전기적 특성 조절이 중요하다. 예를 들면 기판 또는 채널, 유전막, 게이트 전극 물질이 Si, SiO2, poly-Si이던 MOS 구조에서 Ge이나 III-V족 화합물 반도체 같은 고 이동도 채널(high-mobility channel), HfO2같은 고 유전 상수(high-k)를 갖는 유전막, 전하의 공핍(depletion)이 없는 금속 게이트 전극으로 물질을 변화시키는 연구가 활발히 전개되고 있다. 금속배선부에도 층간 절연막(4)의 유전상수를 더욱 감소시켜 RC delay를 감소하기 위하여 SiOC 같은 물질을 도입하여 소자를 제조하는 방법이 연구 개발되고 있다.
한편, 반도체 소자 제조 공정은 적게는 수십, 많게는 수백 개의 공정을 거치게 된다. MOSFET 소자 제조 공정에 사용되는 물질의 특성이 이러한 공정들, 특히 물질간 확산 속도가 증가하는 열 공정이나 산소 유입 공정을 거치면서도 유지, 확보되는 것이 소자 제조 공정의 수율을 높이는 중요한 과제 중의 하나이다. 특히 산소는 확산 속도가 빠르고 대부분의 산화 반응이 열역학적으로 안정하여 반도체 공정 사용 물질의 원하지 않는 산화 반응을 일으키고, 이는 부피 팽창, 조성 변화 등의 물리화학적 반응을 초래한다. 기존의 증착 전 또는 식각 후 표면 세정을 위해 진행한 습식 세정 공정은 표면 오염을 제거하는데 주력하였기에 표면 개질을 통한 확산억제 등의 효과는 없었다. 게이트 유전막은 불순물이 증가하거나 조성이 미량이나마 변화하게 되면 전기적 트랩 생성으로 인한 전기적 특성의 열화가 심각하고, 고유전막의 경우 산소 확산이 발생하면 기판 채널층(1)과 유전막 사이에 불균일한 산화막이 성장하여 유전상수 감소를 초래할 수 있으며, 산소 확산이 유전막(2)에서 게이트 전극(3) 방향으로 발생하는 경우 유전막의 누설전류 증가를 초래할 수 있다. 또한 층간 절연막(4)으로의 산소 확산은 유전 상수의 증가를 초래하여 소자 동작 속도를 감소시킬 수 있다.
본 발명은 상기한 종래 기술의 문제점을 감안하여 이루어진 것으로서, 그 한 가지 목적은 층간 산소 확산을 억제하여, 제조 공정 중 발생하는 산소 확산에 의한 반도체 소자의 열화를 방지하고 반도체 소자 제조 공정의 수율(yield)을 증대시킬 수 있는 반도체 소자 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따라서, 기판(M)의 표면을 플라즈마 가스를 이용하여 건식 세정하는 단계로서, 상기 건식 세정 공정은 질소, 수소 및 불소를 포함하는 반응가스에 플라즈마 가스를 적용하여 상기 기판 표면에 (NH4)xMFx 또는 MFx (M=Si, Ge 또는 금속) 부산물을 형성하고, 이 부산물을 휘발시켜, 상기 기판의 표면을 F-terminated 표면으로 만드는 공정인, 상기 건식 세정 단계와; 상기 건식 세정된 기판 표면 상에 게이트 유전막을 형성하는 단계와; 상기 게이트 유전막에 대해 상기 건식 세정 공정과 동일한 건식 세정 공정을 수행한 후, 게이트 전극막을 형성하는 단계와; 상기 게이트 유전막과 게이트 전극막을 식각하여 게이트 영역을 형성하는 단계와; 소스/드레인을 형성하는 단계와; 상기 소스/드레인이 형성된 반도체 구조에 대해 상기 건식 세정 공정과 동일한 건식 세정 공정을 수행한 후, 층간 절연막을 형성하는 단계와; 상기 층간 절연막에 컨택트 홀을 형성하고 통전 물질을 증착하여 컨택트를 형성하는 단계와; 상기 컨택트를 비롯한 층간 절연막 상에 금속막을 형성하고 패터닝하여 금속 배선을 형성하는 단계를 포함하고, 상기 건식 세정 공정에 의해 형성되는 F-terminated surface가 산소의 확산을 방지하는 장벽 역할을 수행하는 것을 특징으로 하는 반도체 소자 제조 방법이 제공된다.
한 가지 실시예에 있어서, 상기 층간 절연막 형성 전에 상기 건식 세정 공정과 동일한 건식 세정 공정을 수행하여, 층간 절연막과 접촉되는 면을 F-terminated 표면으로 만드는 공정을 더 포함할 수 있다.
한 가지 실시예에 있어서, 상기 컨택트 홀에 대하여 상기 건식 세정 공정과 동일한 건식 세정 공정을 수행한 후 상기 통전 물질을 증착하여 컨택트를 형성할 수 있다.
한 가지 실시예에 있어서, 상기 플라즈마 가스로서, He, Ne, Ar 또는 N2를 이용할 수 있다.
한 가지 실시예에 있어서, 상기 반응 가스로서, NF3+NH3, NH3+HF 또는 N2+H2+HF를 이용할 수 있다.
한 가지 실시예에 있어서, 상기 부산물은 1,000Å 이하의 두께로 형성할 수 있다.
한 가지 실시예에 있어서, 상기 부산물은 200℃ 이하의 온도의 열처리를 통해 휘발될 수 있다.
한 가지 실시예에 있어서, 상기 게이트 유전막으로서 SiOx, SiNx를 포함하는 군으로부터 선택되는 실리콘 화합물 절연물질이나, Al2O3, HfO2, ZrO2, TiOx, TaOx, LaOx, YOx, GdOx를 포함하는 군으로부터 선택되는 금속 산화물 또는 금속 질화물 또는 그 조합을 이용할 수 있다.
한 가지 실시예에 있어서, 상기 게이트 전극막으로서, Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Pt를 포함하는 군으로부터 선택되는 금속 물질 또는, doped Si,WSix, NiSix, CoSix, TiSix를 포함하는 군으로부터 실리콘 금속 화합물을 이용할 수 있다.
한 가지 실시예에 있어서, 상기 층간 절연막으로서, SiOx, SiNx, SiCOx, SiCOxNy, SiCOxHy 및 이들의 조합으로 이루어지는 군으로부터 선택된 화합물을 이용할 수 있다.
한 가지 실시예에 있어서, 상기 통전 물질로서, Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Pt를 포함하는 군으로부터 선택되는 금속 물질 또는, doped Si,WSix, NiSix, CoSix, TiSix를 포함하는 군으로부터 선택되는 실리콘 금속 화합물을 이용할 수 있다.
본 발명의 다른 양태에 따라서, 기판과; 상기 기판 위에 형성된 게이트 유전막과; 상기 게이트 유전막 상에 형성된 게이트 전극과; 소스/드레인 전극과; 상기 게이트 전극 및 소스/드레인 전극을 덮는 층간절연막으로서, 상기 층간절연막에는 상기 소스/전극 및 게이트 전극과 통하는 컨택트 홀이 형성되어 있고, 그 컨택트 홀에는 통전 물질이 증착되어, 컨택트를 형성하고 있는 것인, 상기 층간절연막과; 상기 층간절연막 상에 형성된 금속 배선을 포함하고, 상기 게이트 유전막과 기판이 접하는 부분, 소스/드레인과 기판이 접하는 부분 및 게이트 유전막과 게이트 전극이 접하는 부분에 F-terminated 표면이 형성되고, F-terminated surface가 산소의 확산을 방지하는 장벽 역할을 수행하는 것을 특징으로 하는 반도체 소자가 제공된다.
한 가지 실시예에 있어서, 상기 층간절연막과 기판이 접하는 부분, 컨택트와 층간절연막이 접하는 부분, 층간절연막과 상기 게이트 유전막 및 게이트 전극이 접하는 부분 중 적어도 한 부분에도 상기 산소 확산을 방지하는 F-terminated 표면이 형성될 수 있다.
한 가지 실시예에 있어서, 상기 F-terminated surface은 질소, 수소 및 불소를 포함하는 반응가스에 플라즈마 가스를 적용하여 (NH4)xMFx 또는 MFx (M=Si, Ge 또는 금속) 부산물을 형성하고, 이 부산물을 휘발시키는 플라즈마를 이용한 건식 세정 공정에 의해 형성될 수 있다.
본 발명에 따르면, 반도체 소자 제조 공정시, 예컨대 NH3, NF3 가스를 이용한 플라즈마 건식 세정공정을 실시함으로써 Si을 포함하는 물질 표면을 F-terminated surface로 변화시켜 화학적 안정성을 높일 수 있으며, 따라서 소자 제조시 확산에 의한 이상반응으로 인한 수율 감소를 막을 수 있으며 각 물질의 특성 보존이 개선되어 소자 동작시 노이즈 현상이 감소되어 제품의 전기적 안정성을 개선할 수 있다. 또한 보호하고자 하는 물질 및 공정에 따라 건식세정공정을 추가하여 진행함으로써 다양한 소자제조공정에 적용하여 소자 특성을 개선 또는 조절할 수 있다.
도 1은 종래의 MOSFET 구조를 보여주는 도면이다.
도 2는 본 발명의 한 가지 실시예에 따라, 기판 표면에 플라즈마 건식 세정 공정을 수행하여, 기판의 표면을 F-terminated 표면으로 만든 상태를 모식적으로 보여주는 도면이다.
도 3은 상기 플라즈마 건식 세정에 따른 기판의 표면을 XPS 분석한 결과로서, 기판 표면에 불소가 Si-F 결합한 채로 존재함을 보여준다.
도 4는 상기 건식 세정 공정 후, 산소 플라즈마를 이용한 산화처리를 수행한 후의 XPS 분석 결과를 보여주는 도면으로서, 강력한 산화 조건하에서도 SiO2 두께 변화가 실질적으로 없는, 즉 F-terminated 산화막이 유지됨을 보여준다.
도 5는 게이트 유전막 형성 후, 건식 세정 공정을 진행한 후의 표면 상태를 모식적으로 보여주는 도면이다.
도 6은 게이트 전극막 증착과 패터닝 공정을 진행하여 MOS구조의 게이트가 구현된 후 self-align 방식으로 소스/드레인 영역에 불순물을 주입하고 열공정을 거쳐 소스/드레인의 불순물을 활성화시킨 상태로 MOSFET 구조를 나타낸다.
도 7은 MOSFET의 금속 배선을 위하여 층간 절연막을 증착하고 컨택홀을 패터닝한 후 건식세정공정을 한 후 통전물질로 컨택홀을 매립하고 에치백 등의 컨택 분리 공정을 한 후 금속막을 증착하고 패터닝하여 게이트 전극, 소스/드레인 전극에 대한 금속 배선을 완료하여, 산소확산에 의한 특성 열화를 억제한 MOSFET 소자가 구현된 상태의 구조를 보여주는 도면이다.
이하에서는 첨부 도면을 참조하여, 본 발명을 더욱 구체적으로 설명한다. 이하의 설명에 있어서, 반도체 소자(예컨대, MOSFET) 제조와 관련하여 이미 당업계에서 널리 알려진 기술적 구성에 대한 설명은 생략한다. 이러한 설명을 생략하더라도 당업자라면 이하의 설명을 통해 본 발명의 특징적 구성을 쉽게 이해할 수 있을 것이다.
먼저, 도 2를 참조하면, Si 기판(1)을 본 발명의 한 가지 실시예에 따라 건식 세정 방법을 이용하여 표면 처리한 후의 상태가 도시되어 있다. 즉, Si 기판(1)을 플라즈마를 이용하여 건식 세정한다. 한 가지 실시예에서, Si 기판(1)에 대하여, NF3와 NH3 가스를 이용하여 70W, 1 Torr, NF3 50 sccm, NH3 100 sccm, He 900 sccm 조건에서 30초간 처리한 다음, 180℃에서 N2로 어닐링하였다(플라즈마를 이용한 건식 세정 처리). 이러한 처리 후 XPS 분석을 하였는데(도 3 참조), F1s 피크를 통해 알 수 있는 바와 같이, Si 표면에 불소가 Si-F 화학결합한 상태로 존재함을 알 수 있다(F-terminated surface). 이러한 표면 상태는 HF 용액 등을 이용한 습식 세정을 통해서는 얻을 수 없는 표면 상태이다. 즉, NF3와 NH3 가스를 이용하여 상기 건식 세정 공정을 수행하면, (NH4)2SiF6 또는 SiFx 부산물이 기판의 표면에 형성되고, 이를 200℃ 미만(상기 실시예에서는 180℃)의 온도에서 어닐링 열처리를 수행하면, 상기 부산물은 휘발되는데, 상기 휘발되는 부산물로부터 비롯되는 불소(F)가 Si 기판 표면에서 Si-F 결합을 형성한다.
본 발명자는 상기와 같이 형성한 Si-F 결합이 안정적으로 유지되는지 여부를 확인하였다. 즉, 상기 건식 세정 공정이 끝난 SiO2(Si 기판 표면)에 대해 플라즈마 에너지를 이용하여 산화시키는 조건(250℃, 6000W, O2 10 slm (standard liter per minute; 분당 공급되는 기체의 양을 리터 단위로 나타낸 것으로서, 1 slm = 1,000 sccm), 1Torr, 60sec)을 진행하였고, 그 후의 표면을 XPS 분석하였다. 도 4의 F1s peak를 통해 알 수 있는 바와 같이, 산화력이 강한 O2 plasma 산화 조건에서도 Si 기판의 F-terminated surface가 유지되었다. 또한 건식 세정 후 환원 조건인 H2 anneal을 한 후 O2 plasma 산화시킨 조건에서도 F-terminated surface임을 확인할 수 있다. 건식 세정 공정 후 O2 plasma 산화에 의한 SiO2 두께 변화는 측정오차 범위 내로 측정되었다. 즉 O2 침투 및 확산에 대해 표면 변화가 없는 F-terminated 산화막(SiO2)이 유지됨을 보여준다. 다시 말하면, O2 플라즈마에 의한 산화는 통상의 산화조건보다 훨씬 더 강력한 산화조건을 만들어낸다. 이러한 강한 산화조건 하에서도 F-terminated 표면이 실질상 두께 변화없이 유지되고 있음을 실험적으로 확인할 수 있었고(도 4 참조), 이는 F-terminated 표면에 의해 산소의 확산이 억제된다는 것을 의미한다.
한편, 상기 건식 세정을 통해 기판의 표면에 일시적으로 형성되는 (NH4)2SiF6 또는 SiFx 부산물은 그 두께를 1,000Å 이하가 되도록 형성하고, 이를 200℃ 이하의 온도에서 증발시키는 것이 바람직하다. 즉, 상기 부산물이 1,000Å 보다 두껍게 형성되거나, 또 어닐링 열처리를 200℃보다 높은 온도에서 수행하면, 부산물 제거시 기상 반응 및 재흡착에 의한 오염이 발생할 수 있고, 계면에서 F 확산 속도가 증가하여, 예컨대 Si-F 결합이 형성되기가 어려워진다.
이어서, 게이트 유전막(2)을 증착한 후, 상기한 것과 동일한 건식 세정을 진행하여, 상기 유전막의 표면에 F-terminated 표면을 형성하였다(도 5 참조). 이어서, 게이트 전극막(3)을 증착하고, 상기 게이트 유전막과 게이트 전극막을 식각하여, 게이트 영역을 형성한다. 한편, 게이트 유전막(2)으로는 SiOx, SiNx 등과 같은 실리콘계 유전물질이나, Al2O3, HfO2, ZrO2, TiOx, TaOx, LaOx, YOx, GdOx 등의 금속 산화물 또는 금속 질화물 중의 하나 또는 그 조합을 이용할 수 있지만, 이들에 제한되는 것은 아니다. 또한, 게이트 전극막(3)으로는 Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Pt 등과 같은 금속 물질, doped Si 또는 WSix, NiSix, CoSix, TiSix 등과 같은 실리콘 금속 화합물을 이용할 수 있지만, 이들에 제한되는 것은 아니다. 상기 게이트 전극막은 기판 상에 스퍼터링이나, 통상의 증착법(PVD, CVD)을 통해 형성할 수 있다. 이어서, 게이트를 보호막으로 하여, 불순물을 주입하고 열 공정을 거쳐 소스/드레인의 불순물을 활성화시켜 MOSFET 구조를 형성한다(도 6 참조).
상기 소스/드레인이 형성된 MOSFET 구조에 대해 상기한 것과 동일한 건식 세정을 수행한 다음 층간 절연막(4)을 형성한다. 이러한 층간 절연막으로서, SiOx, SiNx, SiCOx, SiCOxNy, SiCOxHy 및 이들의 조합으로부터 선택된 화합물을 이용할 수 있으나, 이들에 제한되는 것은 아니다. 이어서, 층간 절연막(4)에 대하여 포토리쏘그래픽 공정을 이용하여 컨택트 홀을 형성하고, 상기 형성된 컨택트 홀에 대하여 상기한 것과 동일한 건식 세정을 수행한 다음(컨택트와 층간 절연막 사이에서 일어날 수 있는 산소확산으로 인한 컨택트의 변형을 방지한다. 별도의 배리어 물질을 증착하는 대신에 본 발명에서 제시하는 건식 세정을 통해 산소 확산을 방지한다), 통전 물질을 증착하고 에치백하여, 컨택트를 형성한다. 이어서, 상기 컨택트에 대해 금속막을 증착하고 패터닝하여 금속 배선(7)을 형성한다(도 7 참조). 한편, 상기 통전 물질로서 Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Pt 등과 같은 금속 물질과 doped Si 및 WSix, NiSix, CoSix, TiSix 등과 같은 실리콘 금속 화합물을 이용할 수 있다.
도 7을 통해 쉽게 이해할 수 있는 바와 같이, 상기와 같은 MOSFET 소자를 제조하는 공정 중에 상기한 것과 같은 플라즈마를 이용한 건식 세정 공정을 복수 회 수행한다. 이에 따라, 게이트 유전막(2)과 기판(1)이 접하는 부분, 소스/드레인과 기판(1)이 접하는 부분, 층간절연막(4)과 기판(1)이 접하는 부분, 컨택트와 층간절연막이 접하는 부분, 게이트 유전막(2)과 게이트 전극(3)이 접하는 부분 등에 F-terminated 표면이 형성되고, 이는 산소 확산에 대한 장벽으로서 작용한다. 특히, 도 2 및 도 3을 통해 설명한 바와 같이, 건식 세정에 의해 형성된 F-terminated 표면은 산소 플라즈마를 이용한 강한 산화 조건에서도 그 형태를 그대로 유지하였다. 따라서, 반도체 제조 공정 중 통상의 열 공정이나 산소 유입 공정 중에서도 상기 F-terminated 표면이 그대로 유지되어, 산소 확산을 방지할 수 있다는 것을 쉽게 이해할 수 있다. 따라서, 기판 채널층과 유전막 사이에 불균일한 산화막이 성장되는 현상, 유전막이나 게이트 전극을 통한 산소의 확산으로 인한 누설전류 증가 등을 방지할 수 있다.
이상, 본 발명을 실시예를 참조하여 설명하였지만, 본 발명은 상기 실시예에 제한되는 것은 아니며, 후술하는 특허청구범위 내에서 다양하게 변형 및 수정할 수 있으며, 이들은 본 발명의 범위 내에 속한다.
예컨대, 상기 실시예에서, 특정 공정 중에 건식 세정 공정을 수행하는 것으로 설명하였으나, 산소확산이 문제가 될 수 있는 공정에서는 본 발명의 건식 세정 공정을 수행할 수 있다. 예컨대, 도 7에 도시한 바와 같이, 층간절연막 증착 전에 본 발명의 건식 세정 공정을 진행하여, 층간절연막과 접촉되는 면을 F-terminated 표면으로 할 수 있다.
상기 실시예에서, 플라즈마를 이용하여 건식 세정 공정에 있어서, He을 이용하였으나, 본 발명은 이에 제한되지 않는다. 예컨대, He 외에, Ne, Ar 또는 N2를 이용할 수도 있다.
상기 실시예에서, Si 기판을 이용하고, 이러한 기판에 대해 건식 세정 공정을 수행하여, 그 표면에서 F-terminated surface, 즉 Si-F 결합을 형성하였으나, 본 발명은 이에 제한되지 않는다. 즉, Si 기판 외에도 Ge 기판, HfOx, ZrOx 등과 같은 금속 산화물 기판을 이용할 수도 있으며, 이들 기판에 대해 건식 세정 공정을 수행하여도 그 표면에 F-terminated surface이 형성된다(예컨대, 구체적인 도시 및 설명은 생략하지만, 본 발명에서 제안하는 건식 세정 방법에 의해 (NH4)xMFx, MFx 부산물이 형성되는 것을 확인하였다).
상기 실시예에서, 건식 세정 공정에 있어서, 반응 가스로서 NF3 및 NH3를 이용하였지만, 본 발명은 이에 제한되지 않는다. 즉 부산물로서 (NH4)xMFx, MFx (M=Si, Ge 또는 금속)을 형성할 수 있다면, NF3 및 NH3 외에도, NH3+HF, N2+H2+HF 등과 같이 질소, 수소, 불소를 포함하는 가스를 이용할 수 있다.
1: 기판
2: 게이트 유전막
3: 게이트 전극
4: 층간 절연막
5: 컨택트 홀
6: 통전물질
7: 금속배선

Claims (18)

  1. 기판(M)의 표면을 플라즈마 가스를 이용하여 건식 세정하는 단계로서, 상기 건식 세정 공정은 질소, 수소 및 불소를 포함하는 반응가스에 플라즈마 가스를 적용하여 상기 기판 표면에 (NH4)xMFx 또는 MFx (M=Si, Ge 또는 금속) 부산물을 형성하고, 이 부산물을 휘발시켜, 상기 기판의 표면을 F-terminated 표면으로 만드는 공정인, 상기 건식 세정 단계와;
    상기 건식 세정된 기판 표면 상에 게이트 유전막을 형성하는 단계와;
    상기 게이트 유전막에 대해 상기 건식 세정 공정과 동일한 건식 세정 공정을 수행한 후, 게이트 전극막을 형성하는 단계와;
    상기 게이트 유전막과 게이트 전극막을 식각하여 게이트 영역을 형성하는 단계와;
    소스/드레인을 형성하는 단계와;
    상기 소스/드레인이 형성된 반도체 구조에 대해 상기 건식 세정 공정과 동일한 건식 세정 공정을 수행한 후, 층간 절연막을 형성하는 단계와;
    상기 층간 절연막에 컨택트 홀을 형성하고 통전 물질을 증착하여 컨택트를 형성하는 단계와;
    상기 컨택트를 비롯한 층간 절연막 상에 금속막을 형성하고 패터닝하여 금속 배선을 형성하는 단계
    를 포함하고,
    상기 건식 세정 공정에 의해 형성되는 F-terminated 표면이 산소의 확산을 방지하는 장벽 역할을 수행하는 것을 특징으로 하는 반도체 소자 제조 방법.
  2. 청구항 1에 있어서, 상기 층간 절연막 형성 전에 상기 건식 세정 공정과 동일한 건식 세정 공정을 수행하여, 층간 절연막과 접촉되는 면을 F-terminated 표면으로 만드는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 청구항 2에 있어서, 상기 컨택트 홀에 대하여 상기 건식 세정 공정과 동일한 건식 세정 공정을 수행한 후 상기 통전 물질을 증착하여 컨택트를 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 플라즈마 가스로서, He, Ne, Ar 또는 N2를 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 청구항 4에 있어서, 상기 반응 가스로서, NF3+NH3, NH3+HF 또는 N2+H2+HF를 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.
  6. 청구항 5에 있어서, 상기 부산물은 1,000Å 이하의 두께로 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  7. 청구항 6에 있어서, 상기 부산물은 200℃ 이하의 온도의 열처리를 통해 휘발되는 것을 특징으로 하는 반도체 소자 제조 방법.
  8. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 게이트 유전막으로서 SiOx, SiNx를 포함하는 군으로부터 선택되는 실리콘 화합물 절연물질이나, Al2O3, HfO2, ZrO2, TiOx, TaOx, LaOx, YOx, GdOx를 포함하는 군으로부터 선택되는 금속 산화물 또는 금속 질화물 또는 그 조합을 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.
  9. 청구항 8에 있어서, 상기 게이트 전극막으로서, Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Pt를 포함하는 군으로부터 선택되는 금속 물질 또는, doped Si,WSix, NiSix, CoSix, TiSix를 포함하는 군으로부터 선택되는 실리콘 금속 화합물을 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.
  10. 청구항 9에 있어서, 상기 층간 절연막으로서, SiOx, SiNx, SiCOx, SiCOxNy, SiCOxHy 및 이들의 조합으로 이루어지는 군으로부터 선택되는 화합물을 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.
  11. 청구항 10에 있어서, 상기 통전 물질로서, Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Pt를 포함하는 군으로부터 선택되는 금속 물질 또는, doped Si,WSix, NiSix, CoSix, TiSix를 포함하는 군으로부터 선택되는 실리콘 금속 화합물을 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.
  12. 기판과;
    상기 기판 위에 형성된 게이트 유전막과;
    상기 게이트 유전막 상에 형성된 게이트 전극과;
    소스/드레인 전극과;
    상기 게이트 전극 및 소스/드레인 전극을 덮는 층간절연막으로서, 상기 층간절연막에는 상기 소스/드레인 전극 및 게이트 전극과 통하는 컨택트 홀이 형성되어 있고, 그 컨택트 홀에는 통전 물질이 증착되어, 컨택트를 형성하고 있는 것인, 상기 층간절연막과;
    상기 층간절연막 상에 형성된 금속 배선
    을 포함하고,
    상기 게이트 유전막과 기판이 접하는 부분에는 산소의 확산을 방지하는 장벽 역할을 수행하는 F-terminated 표면이 형성되고, 상기 게이트 유전막과 게이트 전극이 접하는 부분, 상기 소스/드레인 전극과 층간절연막이 접하는 부분 및 상기 소스/드레인 전극과 컨택트가 접하는 부분 중 적어도 하나에도 상기 F-terminated 표면이 형성되는 것을 특징으로 하는 반도체 소자.
  13. 청구항 12에 있어서, 상기 층간절연막과 기판이 접하는 부분, 컨택트와 층간절연막이 접하는 부분, 층간절연막과 상기 게이트 유전막 및 게이트 전극이 접하는 부분 중 적어도 한 부분에도 상기 산소 확산을 방지하는 F-terminated 표면이 형성되어 있는 것을 특징으로 하는 반도체 소자.
  14. 청구항 12 또는 청구항 13에 있어서, 상기 F-terminated 표면은 질소, 수소 및 불소를 포함하는 반응가스에 플라즈마 가스를 적용하여 (NH4)xMFx 또는 MFx (M=Si, Ge 또는 금속) 부산물을 형성하고, 이 부산물을 휘발시키는 플라즈마를 이용한 건식 세정 공정에 의해 형성되는 것을 특징으로 하는 반도체 소자.
  15. 청구항 14에 있어서, 상기 플라즈마 가스로서, He, Ne, Ar 또는 N2를 이용하는 것을 특징으로 하는 반도체 소자.
  16. 청구항 15에 있어서, 상기 반응 가스로서, NF3+NH3, NH3+HF 또는 N2+H2+HF를 이용하는 것을 특징으로 하는 반도체 소자.
  17. 청구항 16에 있어서, 상기 건식 세정 공정에서, 상기 부산물은 1,000Å 이하의 두께로 형성하는 것을 특징으로 하는 반도체 소자.
  18. 청구항 17에 있어서, 상기 부산물은 200℃ 이하의 온도의 열처리를 통해 휘발되는 것을 특징으로 하는 반도체 소자.
KR1020140015458A 2014-02-11 2014-02-11 산소 확산을 억제할 수 있는 반도체 소자 제조 방법 Expired - Fee Related KR101536174B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140015458A KR101536174B1 (ko) 2014-02-11 2014-02-11 산소 확산을 억제할 수 있는 반도체 소자 제조 방법
US14/616,856 US9412861B2 (en) 2014-02-11 2015-02-09 Semiconductor device having structure capable of suppressing oxygen diffusion and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140015458A KR101536174B1 (ko) 2014-02-11 2014-02-11 산소 확산을 억제할 수 있는 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR101536174B1 true KR101536174B1 (ko) 2015-07-14

Family

ID=53775680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140015458A Expired - Fee Related KR101536174B1 (ko) 2014-02-11 2014-02-11 산소 확산을 억제할 수 있는 반도체 소자 제조 방법

Country Status (2)

Country Link
US (1) US9412861B2 (ko)
KR (1) KR101536174B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104550132A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 超深孔等离子刻蚀工艺后关键尺寸一致性的控制方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455321B1 (en) * 2015-05-06 2016-09-27 United Microelectronics Corp. Method for fabricating semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846366B1 (ko) * 2002-06-29 2008-07-15 주식회사 하이닉스반도체 강유전체 메모리 소자 및 그 제조 방법
KR20120040761A (ko) * 2010-08-26 2012-04-30 삼성전자주식회사 비휘발성 메모리 소자의 제조 방법
KR20140007609A (ko) * 2012-07-09 2014-01-20 삼성전자주식회사 반도체 장치의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
WO2011048959A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9040393B2 (en) * 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
JP5786323B2 (ja) * 2010-12-03 2015-09-30 富士通株式会社 化合物半導体装置の製造方法
CN103681276B (zh) * 2012-09-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 金属栅极、mos晶体管及cmos结构分别的形成方法
US20140264484A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Singapore Pte. Ltd. Fluorine-doped channel silicon-germanium layer
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20150132938A1 (en) * 2013-11-13 2015-05-14 Intermolecular, Inc. Methods and Systems for Forming Reliable Gate Stack on Semiconductors
US9224594B2 (en) * 2013-11-18 2015-12-29 Intermolecular, Inc. Surface preparation with remote plasma
US20150140838A1 (en) * 2013-11-19 2015-05-21 Intermolecular Inc. Two Step Deposition of High-k Gate Dielectric Materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846366B1 (ko) * 2002-06-29 2008-07-15 주식회사 하이닉스반도체 강유전체 메모리 소자 및 그 제조 방법
KR20120040761A (ko) * 2010-08-26 2012-04-30 삼성전자주식회사 비휘발성 메모리 소자의 제조 방법
KR20140007609A (ko) * 2012-07-09 2014-01-20 삼성전자주식회사 반도체 장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104550132A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 超深孔等离子刻蚀工艺后关键尺寸一致性的控制方法

Also Published As

Publication number Publication date
US9412861B2 (en) 2016-08-09
US20150228778A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
JP5282419B2 (ja) 半導体装置及びその製造方法
JP5811432B2 (ja) 高ｋゲート誘電体のための、不純物酸素を捕捉する半導体構造および該構造を形成する方法（高ｋゲート誘電体のための捕捉金属スタック）
US6562718B1 (en) Process for forming fully silicided gates
US7303983B2 (en) ALD gate electrode
US6762114B1 (en) Methods for transistor gate fabrication and for reducing high-k gate dielectric roughness
US7579282B2 (en) Method for removing metal foot during high-k dielectric/metal gate etching
US9412837B2 (en) Methods of manufacturing semiconductor devices
JP2012503336A (ja) 金属シリサイド形成のための方法および装置
JP4854245B2 (ja) 半導体装置の製造方法
CN101165898A (zh) 半导体装置及其制造方法
JP2009033032A (ja) 半導体装置及び半導体装置の製造方法
US8258063B2 (en) Method for manufacturing a metal gate electrode/high K dielectric gate stack
US7323419B2 (en) Method of fabricating semiconductor device
CN103871895A (zh) 用于制造场效应晶体管器件的方法
JP5090173B2 (ja) 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法
JP2006522481A (ja) Ｍｏｓトランジスタのためのゲート電極
US8088665B2 (en) Method of forming self-aligned low resistance contact layer
KR101536174B1 (ko) 산소 확산을 억제할 수 있는 반도체 소자 제조 방법
US20150093914A1 (en) Methods for depositing an aluminum oxide layer over germanium susbtrates in the fabrication of integrated circuits
JP4985855B2 (ja) 半導体装置の製造方法
JP3646718B2 (ja) 半導体装置の製造方法
JP2011187498A (ja) 半導体装置の製造方法
JP2006114747A (ja) 半導体装置の製造方法
US9054210B2 (en) Method of fabricating semiconductor device
US8962431B2 (en) Methods of forming metal silicide-comprising material and methods of forming metal silicide-comprising contacts

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140211

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20141127

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150625

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150707

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150707

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180627

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190722

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210418