JP4984416B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4984416B2 JP4984416B2 JP2005101404A JP2005101404A JP4984416B2 JP 4984416 B2 JP4984416 B2 JP 4984416B2 JP 2005101404 A JP2005101404 A JP 2005101404A JP 2005101404 A JP2005101404 A JP 2005101404A JP 4984416 B2 JP4984416 B2 JP 4984416B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- drain electrode
- source electrode
- forming
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 48
- 239000010408 film Substances 0.000 claims description 43
- 239000007788 liquid Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 36
- 230000015572 biosynthetic process Effects 0.000 claims description 29
- 239000002082 metal nanoparticle Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- 238000007639 printing Methods 0.000 claims description 9
- 239000002904 solvent Substances 0.000 claims description 3
- 230000001846 repelling effect Effects 0.000 claims 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 12
- 239000005020 polyethylene terephthalate Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 9
- -1 polyphenylene vinylene Polymers 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000002105 nanoparticle Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920000123 polythiophene Polymers 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000013585 weight reducing agent Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical class C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000005678 ethenylene group Chemical group [H]C([*:1])=C([H])[*:2] 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000083 poly(allylamine) Polymers 0.000 description 1
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 1
- 229920001197 polyacetylene Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002940 repellent Effects 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、薄膜トランジスタの製造方法に関する。
半導体自体を基板としたトランジスタや集積回路などの技術を基礎として、ガラス基板上にアモルファスシリコンやポリシリコンなどを成膜した薄膜トランジスタ（ＴＦＴ）が製造され、液晶ディスプレイや電子ブックに応用されている。このような薄膜トランジスタにおいては、アモルファスシリコン等を４００〜５００度程度の比較的低い成膜温度で成膜できることにより、基板として石英よりも融点の低い安価なガラスが使用されている。
また、電子ペーパーやＲＦＩＤタグなどに対応させるため、フレキシブル化、低コスト化、さらに軽量化などの観点から、電子回路を形成する薄膜トランジスタをフレキシブル基板上に形成する、有機半導体を用いたデバイスの開発が行われている。
この有機半導体や酸化物半導体を用いた薄膜トランジスタにおいては、成膜温度を室温から２００度程度に低減できることから、プラスチック基板を用いた薄膜トランジスタが製造可能になり、軽量かつフレキシブルな論理回路の製造が期待されている。
また、電子ペーパーやＲＦＩＤタグなどに対応させるため、フレキシブル化、低コスト化、さらに軽量化などの観点から、電子回路を形成する薄膜トランジスタをフレキシブル基板上に形成する、有機半導体を用いたデバイスの開発が行われている。
この有機半導体や酸化物半導体を用いた薄膜トランジスタにおいては、成膜温度を室温から２００度程度に低減できることから、プラスチック基板を用いた薄膜トランジスタが製造可能になり、軽量かつフレキシブルな論理回路の製造が期待されている。
一般に、有機半導体をデバイスの構成として用いる場合、液体でのプロセスが可能となるため、大面積化、印刷法の適用、さらにプラスチック基板の利用が可能となり、フレキシブル化、低コスト化及び軽量化の目的を達成できる利点がある（例えば、非特許文献１）。また、低コスト化やフレキシブル化を実現する上においては、半導体のみでなく、ゲート電極、ソース電極、ドレイン電極やゲート絶縁膜も印刷法などにより形成されることが望ましい。
また、印刷法を用いた電極の形成においては、導電性高分子や金属コロイド溶液などを用いた電極パターンの形成に関する開発も行われている（非特許文献２）。
また、印刷法を用いた電極の形成においては、導電性高分子や金属コロイド溶液などを用いた電極パターンの形成に関する開発も行われている（非特許文献２）。
例えば、図９に示すように、プラスチックからなる基板１の上面に長方形状のゲート電極２が形成され、その上にゲート絶縁膜３を挟んでソース電極４およびドレイン電極５が形成され、さらにその上に有機半導体６が形成された薄膜トランジスタ４０が知られている。このような薄膜トランジスタ４０においては、ソース電極４とドレイン電極５がスクリーン印刷によって形成される。一般に、スクリーン印刷においては、ソース電極４とドレイン電極５およびゲート電極２の位置合わせ精度が悪いことを考慮し、電極の重なりが大きく設計される。そのため、電極間の静電容量が大きく、薄膜トランジスタの応答速度が悪くなる虞があった。
このような問題を解決する方法として、透明絶縁基板上にゲート電極が形成され、その上にゲート絶縁膜が形成され、さらにその上にフォトレジストが塗布された後、裏露光によってゲート電極に自己整合したレジストパターンを残し、ソース電極とドレイン電極が形成される位置とレジストパターンを覆うように蒸着した後、レジストパターンをその上の蒸着物ごとリフトオフしてソース電極とドレイン電極を形成し、ゲート電極に対するソース電極およびドレイン電極の位置合わせ精度を向上させる方法がある（非特許文献３）。
ところが、このような方法においては、蒸着という真空プロセスが必要であり、生産コストが上がるという問題があった。また、レジストパターンを逆テーパ状に形成しないと、ソース電極やドレイン電極となる膜と除去する膜が連結してしまい、リフトオフが困難になるという問題があった。
Ｓｃｉｅｎｃｅ ｖｏ１．２６５、１６８４（１９９４） Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ Ｖｏｌ．４３８、２７９（２００３） Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．４３，Ｎｏ．４Ｂ，２３２３（２００４）
ところが、このような方法においては、蒸着という真空プロセスが必要であり、生産コストが上がるという問題があった。また、レジストパターンを逆テーパ状に形成しないと、ソース電極やドレイン電極となる膜と除去する膜が連結してしまい、リフトオフが困難になるという問題があった。
Ｓｃｉｅｎｃｅ ｖｏ１．２６５、１６８４（１９９４） Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ Ｖｏｌ．４３８、２７９（２００３） Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．４３，Ｎｏ．４Ｂ，２３２３（２００４）
本発明は、上記事情に鑑みてなされたものであって、蒸着やリフトオフという高価な工程を使用せずに、ゲート電極、ソース電極およびドレイン電極の位置合わせ精度を向上させ、ゲート電極に対するソース電極およびドレイン電極の重なりを小さくすることを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の薄膜トランジスタの製造方法は、透明絶縁基板上にゲート電極を形成する工程と、前記透明絶縁基板と前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、半導体層を形成する工程と、レジストを塗布する工程と、裏露光によって前記ゲート電極に自己整合したレジストパターンを形成する工程と、ソース電極とドレイン電極を形成する工程と、レジストを除去する工程とを少なくとも有する薄膜トランジスタの製造方法であって、前記ソース電極とドレイン電極を形成する工程が、金属ナノ粒子を含む液体を塗布する工程を含み、ソース電極形成部とドレイン電極形成部との境界部分にレジストパターンを形成し、その上から前記金属ナノ粒子を含む液体を前記ソース電極形成部と前記ドレイン電極形成部を含むように塗布し、前記レジストパターンの前記液体を弾く力を利用して前記液体を前記ソース電極形成部と前記ドレイン電極形成部に区分けしてソース電極とドレイン電極を形成することを特徴とする。
本発明の薄膜トランジスタの製造方法は、透明絶縁基板上にゲート電極を形成する工程と、前記透明絶縁基板と前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、半導体層を形成する工程と、レジストを塗布する工程と、裏露光によって前記ゲート電極に自己整合したレジストパターンを形成する工程と、ソース電極とドレイン電極を形成する工程と、レジストを除去する工程とを少なくとも有する薄膜トランジスタの製造方法であって、前記ソース電極とドレイン電極を形成する工程が、金属ナノ粒子を含む液体を塗布する工程を含み、ソース電極形成部とドレイン電極形成部との境界部分にレジストパターンを形成し、その上から前記金属ナノ粒子を含む液体を前記ソース電極形成部と前記ドレイン電極形成部を含むように塗布し、前記レジストパターンの前記液体を弾く力を利用して前記液体を前記ソース電極形成部と前記ドレイン電極形成部に区分けしてソース電極とドレイン電極を形成することを特徴とする。
かかる方法によれば、裏露光した際にゲート電極が遮光部として作用するため、ゲート電極で遮光される部分のレジストがゲート電極と平面視的配置において同一の形状になり、露光された部分のレジストを除去することによって、ゲート電極に精度良く位置合わせされたレジストが形成される。このレジストに金属ナノ粒子を含む液体を塗布することにより、この液体がゲート絶縁膜上に流出し、レジストの端面を一端面とするソース電極とドレイン電極がゲート絶縁膜上に形成される。これにより、ソース電極とドレイン電極の一端面はゲート電極の端面と同位置に精度良く形成されることになる。
さらに、かかる方法によれば、レジストパターン上に塗布された金属ナノ粒子を含む液体がより確実にソース電極形成部とドレイン電極形成部に流出し、ソース電極とドレイン電極を形成することができる。
さらに、かかる方法によれば、レジストパターン上に塗布された金属ナノ粒子を含む液体がより確実にソース電極形成部とドレイン電極形成部に流出し、ソース電極とドレイン電極を形成することができる。
本発明の薄膜トランジスタの製造方法は、前記ソース電極と前記ドレイン電極を形成する工程が、フレキソ印刷する工程を含むことが好ましい。
また、本発明の薄膜トランジスタの製造方法は、前記ソース電極とドレイン電極を形成する工程が、表パターン露光および前記裏露光によって前記ソース電極形成部と前記ドレイン電極形成部とを作成する工程と、前記ソース電極形成部と前記ドレイン電極形成部に前記金属ナノ粒子を含む液体を塗布する工程とをこの順に含むことを特徴とする。
かかる方法によれば、表露光を使用せずに、裏露光のみでソース電極形成部とドレイン電極形成部とを製造することができる。
また、本発明の薄膜トランジスタの製造方法は、前記ソース電極とドレイン電極を形成する工程が、表パターン露光および前記裏露光によって前記ソース電極形成部と前記ドレイン電極形成部とを作成する工程と、前記ソース電極形成部と前記ドレイン電極形成部に前記金属ナノ粒子を含む液体を塗布する工程とをこの順に含むことを特徴とする。
かかる方法によれば、表露光を使用せずに、裏露光のみでソース電極形成部とドレイン電極形成部とを製造することができる。
本発明の薄膜トランジスタの製造方法は、前記金属ナノ粒子を含む液体を塗布する工程が、ディスペンス工程またはインクジェット工程であることが好ましい。
また、本発明の薄膜トランジスタの製造方法は、前記金属ナノ粒子を含む液体の溶媒の主成分が水であることを特徴とする。
かかる方法によれば、レジスト上に塗布された金属ナノ粒子を含む液体がより確実にゲート絶縁膜上に流出する。この場合、疎水性のレジストを用いることが好ましい。
また、本発明の薄膜トランジスタの製造方法は、前記金属ナノ粒子を含む液体の溶媒の主成分が水であることを特徴とする。
かかる方法によれば、レジスト上に塗布された金属ナノ粒子を含む液体がより確実にゲート絶縁膜上に流出する。この場合、疎水性のレジストを用いることが好ましい。
以上説明したように、本発明の薄膜トランジスタの製造方法によれば、裏露光した際にゲート電極が遮光部として作用するため、ゲート電極で遮光される部分のレジストがゲート電極と平面視的配置においてほぼ同一の形状になり、露光された部分のレジストを除去することによって、ゲート電極に精度良く位置合わせされたレジストが形成される。このレジストを含む試料上に金属ナノ粒子を含む液体を塗布することにより、この液体がゲート絶縁膜上に流出し、レジストの端面を一端面とするソース電極とドレイン電極がゲート絶縁膜上に形成される。これにより、ソース電極とドレイン電極の一端面はゲート電極の端面と同位置に精度良く形成することができる。
また、蒸着のような高コストなプロセスを用いずに、しかも、レジストを逆テーパ形状にしなくても、蒸着リフトオフと同様にゲートに自己整合したソース電極およびドレイン電極を形成できる。
また、蒸着のような高コストなプロセスを用いずに、しかも、レジストを逆テーパ形状にしなくても、蒸着リフトオフと同様にゲートに自己整合したソース電極およびドレイン電極を形成できる。
以下、本発明の実施の形態について図１〜８を参照して説明するが、本発明はこれらに限定されるものではない。尚、以下に使用する図面においては、説明を分かり易くするために縮尺は実際のものと異ならせてある。
（第１の実施形態）
図１の薄膜トランジスタを製造するための本発明の第１の実施形態を、以下に説明する。
尚、図１の薄膜トランジスタ３０は、透明絶縁基板１の上面に長方形状のゲート電極２が形成され、絶縁基板１とゲート電極２がゲート絶縁膜３で覆われている。ゲート絶縁膜３の上面には、長方形状のソース電極４およびドレイン電極５が形成され、ソース電極４とドレイン電極５の間隙が半導体層６で覆われている。
図１の薄膜トランジスタを製造するための本発明の第１の実施形態を、以下に説明する。
尚、図１の薄膜トランジスタ３０は、透明絶縁基板１の上面に長方形状のゲート電極２が形成され、絶縁基板１とゲート電極２がゲート絶縁膜３で覆われている。ゲート絶縁膜３の上面には、長方形状のソース電極４およびドレイン電極５が形成され、ソース電極４とドレイン電極５の間隙が半導体層６で覆われている。
図２に示すように、第１の実施形態の製造方法は、透明絶縁基板１の上面に長方形状のゲート電極２を形成し（図２（ａ））、透明絶縁基板１とゲート電極２を覆うようにゲート絶縁膜３を形成し、ゲート絶縁膜３の上面にポジレジスト２０を形成する（図２（ｂ））。ここで、透明絶縁基板１の背面側からの露光（裏露光）（図２（ｃ））および現像によって、ゲート電極２に自己整合したレジストパターン２１を残す（図２（ｄ））。
次に、金属ナノ粒子を含有する液体を、ソース電極形成部４ａとチャネル部８とドレイン電極形成部５ａを包含するパターンを用いてフレキソ印刷すると、液体はレジストパターン２１に弾かれてゲート絶縁層上に流出する（図２（ｅ））。ここで、低温（１００℃程度）で仮焼成してソース電極４とドレイン電極５を仮形成した後、剥離液に浸けてレジストパターン２１を除去する（図２（ｆ））。その後、１５０℃程度の本焼成を行うことにより、ソース電極４とドレイン電極５を低抵抗化する。最後に、半導体層６を形成する（図２（ｇ））。
次に、金属ナノ粒子を含有する液体を、ソース電極形成部４ａとチャネル部８とドレイン電極形成部５ａを包含するパターンを用いてフレキソ印刷すると、液体はレジストパターン２１に弾かれてゲート絶縁層上に流出する（図２（ｅ））。ここで、低温（１００℃程度）で仮焼成してソース電極４とドレイン電極５を仮形成した後、剥離液に浸けてレジストパターン２１を除去する（図２（ｆ））。その後、１５０℃程度の本焼成を行うことにより、ソース電極４とドレイン電極５を低抵抗化する。最後に、半導体層６を形成する（図２（ｇ））。
尚、レジストパターン２１の形状（順テーパまたは逆テーパ）や幅の広狭などは、露光条件や現像条件によって制御することが可能である。
本発明の製造方法では、レジストパターン２１が順テーパであってもソース電極およびドレイン電極を形成できる。
ソース電極形成部とはソース電極が形成される領域であり、ドレイン電極形成部とはドレイン電極が形成される領域である。また、チャネル部とは、平面視的配置においてソース電極４とドレイン電極５の間の領域であって、半導体層が形成される領域である。
本発明の製造方法では、レジストパターン２１が順テーパであってもソース電極およびドレイン電極を形成できる。
ソース電極形成部とはソース電極が形成される領域であり、ドレイン電極形成部とはドレイン電極が形成される領域である。また、チャネル部とは、平面視的配置においてソース電極４とドレイン電極５の間の領域であって、半導体層が形成される領域である。
（第２の実施形態）
図１の薄膜トランジスタを製造するための本発明の第２の実施形態を、以下に説明する。
図３に示すように、第２の実施形態の製造方法は、透明絶縁基板１の上面に長方形状のゲート電極２を形成し（図３（ａ））、透明絶縁基板１とゲート電極２を覆うようにゲート絶縁膜３を形成し、ゲート絶縁膜３の上面にポジレジスト２０を形成する（図３（ｂ））。ここで、マスク１０を用いた表パターン露光とマスク１１を用いた裏パターン露光（図３（ｃ））および現像によって、ゲート電極２に自己整合したレジストパターン２１およびソース電極形成部４ａとドレイン電極形成部５ａを囲うレジストパターン２２，２３を残す（図３（ｄ））。
図１の薄膜トランジスタを製造するための本発明の第２の実施形態を、以下に説明する。
図３に示すように、第２の実施形態の製造方法は、透明絶縁基板１の上面に長方形状のゲート電極２を形成し（図３（ａ））、透明絶縁基板１とゲート電極２を覆うようにゲート絶縁膜３を形成し、ゲート絶縁膜３の上面にポジレジスト２０を形成する（図３（ｂ））。ここで、マスク１０を用いた表パターン露光とマスク１１を用いた裏パターン露光（図３（ｃ））および現像によって、ゲート電極２に自己整合したレジストパターン２１およびソース電極形成部４ａとドレイン電極形成部５ａを囲うレジストパターン２２，２３を残す（図３（ｄ））。
このように露光するためには、裏露光としては、ゲート電極２を遮光部として露光する。これにより、平面視的配置においてゲート電極２と同一形状のレジストパターン２１を形成する。また、表露光によるレジストパターン２２，２３の形成を阻害しないように、表露光のマスク１０の遮光部１３より若干大きな遮光部１４を有するマスク１１を用いる。表露光としては、ソース電極形成部４ａとドレイン電極形成部５ａを囲うレジストパターン２２，２３を形成するようにマスク１０に遮光部１３を形成しておく。また、裏露光によるレジストパターン２１の形成を阻害しないように、ゲート電極２を囲うとともにゲート電極２より若干大きな遮光部１３を有するマスク１０を用いる。
続いて、ソース電極形成部４ａとドレイン電極形成部５ａに、金属ナノ粒子を含有する液体をディスペンサ等によって塗布する。このとき、液体がレジストパターン２１上に塗布されることがあっても、レジストパターン２１に弾かれてソース電極形成部４ａとドレイン電極形成部５ａに分離する（図３（ｅ））。ここで、低温（１００℃程度）で金属ナノ粒子を含む液体を仮焼成してソース電極４とドレイン電極５を仮形成した後、剥離液に浸けてレジストパターン２１〜２３を除去する（図３（ｆ））。その後、１５０℃程度の本焼成を行うことにより、ソース電極４とドレイン電極５を低抵抗化する。最後に、半導体層６を形成する（図３（ｇ））。
尚、レジストパターン２１の形状（順テーパまたは逆テーパ）や幅の広狭などは、露光条件や現像条件によって制御することが可能である。
また、レジストパターン２２，２３は、表露光パターンで形成する方が精度良く形成できるが、裏露光の遮光部のみで形成してもよい。
また、レジストパターン２２，２３は、表露光パターンで形成する方が精度良く形成できるが、裏露光の遮光部のみで形成してもよい。
（第３の実施形態）
図４の薄膜トランジスタを製造するための本発明の第３の実施形態を、以下に説明する。
尚、図４の薄膜トランジスタ３１は、透明絶縁基板１の上面にゲート電極２およびゲート配線７が形成され、透明絶縁基板１とゲート電極２とゲート配線７がゲート絶縁膜３で覆われている。ゲート絶縁膜３の上面には、半導体層６が形成され、半導体層６の上面には、ソース電極４およびドレイン電極５が形成されている。ソース電極４は円形に形成され、ドレイン電極５は、長方形の中心を円形にくり抜いた形状に形成されている。ゲート電極２は、等幅リング状に形成され、外周円上の一部にゲート配線７が連結されている。平面視的配置において、ソース電極４とドレイン電極５の間にゲート電極２が形成されているとともに、各電極の中心位置は略一致するように形成されている。
図４の薄膜トランジスタを製造するための本発明の第３の実施形態を、以下に説明する。
尚、図４の薄膜トランジスタ３１は、透明絶縁基板１の上面にゲート電極２およびゲート配線７が形成され、透明絶縁基板１とゲート電極２とゲート配線７がゲート絶縁膜３で覆われている。ゲート絶縁膜３の上面には、半導体層６が形成され、半導体層６の上面には、ソース電極４およびドレイン電極５が形成されている。ソース電極４は円形に形成され、ドレイン電極５は、長方形の中心を円形にくり抜いた形状に形成されている。ゲート電極２は、等幅リング状に形成され、外周円上の一部にゲート配線７が連結されている。平面視的配置において、ソース電極４とドレイン電極５の間にゲート電極２が形成されているとともに、各電極の中心位置は略一致するように形成されている。
図５に示すように、第３の実施形態の製造方法は、透明絶縁基板１の上面に、等幅リング状のゲート電極２およびゲート配線７を形成し（図５（ａ））、透明絶縁基板１とゲート電極２とゲート配線７を覆うようにゲート絶縁膜３を形成する。また、ゲート絶縁膜３の上面には半導体層６とポジレジスト２０を順次形成する（図５（ｂ））。次に、マスク１０を用いた表パターン露光と裏露光（図５（ｃ））および現像によって、ゲート配線上のポジレジストを除去し、ゲート電極２に自己整合したレジストパターン２１のみを残す（図５（ｄ））。
このように露光するためには、裏露光としては、ゲート電極２を遮光部として露光する。これにより、平面視的配置においてゲート電極２と同一形状のレジストパターン２１を形成する。また、表露光としては、裏露光によるレジストパターン２１の形成を阻害しないように、ゲート電極２を囲うとともにゲート電極２より若干大きな遮光部１３を有するマスク１０を用いる。
次に、金属ナノ粒子を含有する液体を、ソース電極形成部４ａとチャネル部８とドレイン電極形成部５ａを包含するパターンを用いてフレキソ印刷すると、液体はレジストパターン２１に弾かれてソース電極形成部４ａとドレイン電極形成部５ａに分離する（図５（ｅ））。ここで、低温（１００℃程度）で仮焼成してソース電極４とドレイン電極５を仮形成した後、剥離液に浸けてレジストパターン２１を除去する（図５（ｆ））。その後、１５０℃程度の本焼成を行うことにより、ソース電極４とドレイン電極５を低抵抗化する。
尚、レジストパターン２１の形状（順テーパまたは逆テーパ）や幅の広狭などは、露光条件や現像条件によって制御することが可能である。
尚、レジストパターン２１の形状（順テーパまたは逆テーパ）や幅の広狭などは、露光条件や現像条件によって制御することが可能である。
（第４の実施形態）
図４の薄膜トランジスタを製造するための本発明の第４の実施形態を、以下に説明する。
図６に示すように、透明絶縁基板１の上面に、等幅リング状のゲート電極２およびゲート配線７を形成し（図６（ａ））、その上にゲート絶縁膜３、半導体層６およびポジレジスト２０を順次形成する（図６（ｂ））。ここで、マスク１０を用いた表パターン露光とマスク１１を用いた裏パターン露光（図６（ｃ））および現像によって、ゲート電極２に自己整合したレジストパターン２１およびレジストパターン２３を残す（図６（ｄ））。
図４の薄膜トランジスタを製造するための本発明の第４の実施形態を、以下に説明する。
図６に示すように、透明絶縁基板１の上面に、等幅リング状のゲート電極２およびゲート配線７を形成し（図６（ａ））、その上にゲート絶縁膜３、半導体層６およびポジレジスト２０を順次形成する（図６（ｂ））。ここで、マスク１０を用いた表パターン露光とマスク１１を用いた裏パターン露光（図６（ｃ））および現像によって、ゲート電極２に自己整合したレジストパターン２１およびレジストパターン２３を残す（図６（ｄ））。
このように露光するためには、裏露光としては、ゲート電極２を遮光部として露光する。これにより、平面視的配置においてゲート電極２と同一形状のレジストパターン２１を形成する。また、表露光によるレジストパターン２３の形成を阻害しないように、形成するレジストパターン２３を囲うとともにそれらより若干大きな遮光部１４を有するマスク１１を用いる。表露光としては、ソース電極形成部４ａとドレイン電極形成部５ａを囲うレジストパターン２１，２３を形成するようにマスク１０を作成する。また、裏露光によるレジストパターン２１の形成を阻害しないように、ゲート電極２を囲うとともにゲート電極２より若干大きな遮光部１３を有するマスク１０を用いる。
次に、ソース電極形成部４ａおよびドレイン電極形成部５ａに、金属ナノ粒子を含有する液体をディスペンサ等によって塗布する。このとき、液体がレジストパターン２１上に塗布されることがあっても、レジストパターン２１に弾かれてソース電極形成部４ａとドレイン電極形成部５ａに分離する（図６（ｅ））。ここで、低温（１００℃程度）で仮焼成してソース電極４とドレイン電極５を仮形成した後、剥離液に浸けてレジストパターン２１，２３を除去する（図６（ｆ））。その後、１５０℃程度の本焼成を行うことにより、ソース電極４とドレイン電極５を低抵抗化する。
尚、レジストパターン２１の形状（順テーパまたは逆テーパ）や幅の広狭などは、露光条件や現像条件によって制御することが可能である。
尚、レジストパターン２１の形状（順テーパまたは逆テーパ）や幅の広狭などは、露光条件や現像条件によって制御することが可能である。
（第５の実施形態）
図７の薄膜トランジスタを製造するための本発明の第５の実施形態を、以下に説明する。
尚、図７の薄膜トランジスタ３２は、透明絶縁基板１の上面にゲート電極２およびゲート配線７が形成され、絶縁基板１とゲート電極２とゲート配線７がゲート絶縁膜３で覆われている。ゲート絶縁膜３の上面には、ソース電極４とドレイン電極５と半導体層６が形成されている。ソース電極４は円形に形成され、ドレイン電極５は、長方形の中心を円形にくり抜いた形状に形成されている。ゲート電極２は、等幅リング状に形成され、外周円上の一部にゲート配線７が連結されている。ソース電極４とドレイン電極５の間には半導体層６が形成されている。半導体層６はゲート電極２と重なるように配置されている。すなわち、平面視的配置において、ソース電極４とドレイン電極５の間にゲート電極２が形成されていることになり、各電極の中心位置は略一致するように形成されている。
図７の薄膜トランジスタを製造するための本発明の第５の実施形態を、以下に説明する。
尚、図７の薄膜トランジスタ３２は、透明絶縁基板１の上面にゲート電極２およびゲート配線７が形成され、絶縁基板１とゲート電極２とゲート配線７がゲート絶縁膜３で覆われている。ゲート絶縁膜３の上面には、ソース電極４とドレイン電極５と半導体層６が形成されている。ソース電極４は円形に形成され、ドレイン電極５は、長方形の中心を円形にくり抜いた形状に形成されている。ゲート電極２は、等幅リング状に形成され、外周円上の一部にゲート配線７が連結されている。ソース電極４とドレイン電極５の間には半導体層６が形成されている。半導体層６はゲート電極２と重なるように配置されている。すなわち、平面視的配置において、ソース電極４とドレイン電極５の間にゲート電極２が形成されていることになり、各電極の中心位置は略一致するように形成されている。
図８に示すように、第５の実施形態の製造方法は、透明絶縁基板１の上面に、等幅リング状のゲート電極２およびゲート配線７を形成し（図８（ａ））、その上にゲート絶縁膜３、半導体層６およびポジレジスト２０を順次形成する（図８（ｂ））。ここで、マスク１０を用いた表パターン露光と裏露光（図８（ｃ））および現像によって、ゲート電極２に自己整合したレジストパターン２１のみを残す（図８（ｄ））。
このように露光するためには、裏露光としては、ゲート電極２を遮光部として露光する。これにより、平面視的配置においてゲート電極２と同一形状のレジストパターン２１を形成する。表露光としては、裏露光によるレジストパターン２１の形成を阻害しないように、ゲート電極２を囲うとともにゲート電極２より若干大きな遮光部１３を有するマスク１０を用いる。
次に、半導体層６をエッチングすることによって、レジストパターン２１の下部のみにチャネル部８となる半導体層６を残す（図８（ｅ））。その上に、金属ナノ粒子を含有する液体を、ソース電極形成部４ａとチャネル部８とドレイン電極形成部５ａを包含するパターンを用いてフレキソ印刷すると、液体はレジストパターン２１に弾かれてソース電極形成部４ａとドレイン電極形成部５ａに分離する（図８（ｆ））。ここで、低温（１００℃程度）で仮焼成してソース電極４とドレイン電極５を仮形成した後、剥離液に浸けてレジストパターン２１を除去する（図８（ｇ））。その後、１５０℃程度の本焼成を行うことにより、ソース電極４とドレイン電極５を低抵抗化する。
尚、レジストパターン２１の形状（順テーパまたは逆テーパ）や幅の広狭などは、露光条件や現像条件によって制御することが可能である。
尚、レジストパターン２１の形状（順テーパまたは逆テーパ）や幅の広狭などは、露光条件や現像条件によって制御することが可能である。
以上のように、本発明では、透明絶縁基板上にゲート電極を形成する工程と、前記透明絶縁基板と前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、半導体層を形成する工程と、レジストを塗布する工程と、裏露光によって前記ゲート電極に自己整合したレジストパターンを形成する工程と、ソース電極とドレイン電極を形成する工程と、レジストを除去する工程とを少なくとも有する薄膜トランジスタの製造方法であって、前記ソース電極とドレイン電極を形成する工程が、金属ナノ粒子を含む液体を塗布する工程を含むことを特徴とする。ただし、半導体層の形成は、ゲート絶縁膜の形成の次の工程であってもよいし、ソース電極４およびドレイン電極５を形成した後の工程であってもよい。半導体層６が酸化物である場合には前者が、有機物である場合には後者が好適に使用できるが、それに限定されるものではない。ゲート電極２の形状としては長方形状とリング状を示したが、これらに限定されるものではない。
上記の液体を塗布する工程は、ソース電極４とチャネル部８とドレイン電極５を包含するパターンを用いてフレキソ印刷し、チャネル部８の液体がレジストパターンに弾かれてソース電極４とドレイン電極５に分離する工程であることが好ましい。
また、レジストとしては、疎水性を有するものが好ましく、水による接触角が大きければ大きいほど良いが、３０°以上のものが使用可能である。例えばノボラック系ポジレジストは、水による接触角が４０°〜８０°程度であり、充分使用可能である。撥水剤（例えばシリコーン系やフッ素系）を混合して、接触角を９０°以上にすると、さらに望ましい。また、下地層の水による接触角がレジスト２０の水による接触角よりも小さいことが必要である。
また、レジストとしては、疎水性を有するものが好ましく、水による接触角が大きければ大きいほど良いが、３０°以上のものが使用可能である。例えばノボラック系ポジレジストは、水による接触角が４０°〜８０°程度であり、充分使用可能である。撥水剤（例えばシリコーン系やフッ素系）を混合して、接触角を９０°以上にすると、さらに望ましい。また、下地層の水による接触角がレジスト２０の水による接触角よりも小さいことが必要である。
上記の裏露光は、ゲート電極以外に遮光部を有するマスクを用いたパターン露光であって、チャネル部８のレジストパターン２１とともにソース電極形成部とドレイン電極形成部を形成するレジストパターン２２，２３も残し、ディスペンサ等によって液体を塗布してもよい。この場合、この二種類のレジストパターンの露光は、一括に同時に行ってもよく、又、別々に行ってもよい。
金属ナノ粒子とは、粒径が１μｍ未満の金属粒子である。上記の金属ナノ粒子を含む液体の主成分は水であることが好ましい。ここで主成分が水であるとは、溶媒（即ち金属ナノ粒子は含まない）の５０ｗｔ％以上が水であることを意味する。金属ナノ粒子としては、Ａｇ、Ｎｉ、Ａｕ、Ｐｔ、Ｐｄ等が使用可能である。液体の主成分が水であることにより、レジスト２１〜２３を溶かすことなく、レジスト２１に弾かれて良好な塗布形状が得られる。一方、有機溶剤が主成分であると、レジスト２１を溶かしてしまい、良好な塗布が困難である。
半導体としては、酸化物半導体や有機半導体を用いることができる。酸化物半導体としては、ＩｎＧａＺｎＯ系、ＩｎＺｎＯ系、ＺｎＧａＯ系、ＩｎＧａＯ系、ＺｎＯ系、ＳｎＯ系、あるいはこれらの混合物等が好適に使用され、有機半導体としては、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等が好適に使用される。
酸化物半導体を用いて半導体層を形成する場合には、スパッタやレーザアブレーションによる成膜が好適に使用できる。また、有機金属化学気相成長や、原料の塗布・焼成も使用できる。有機半導体を用いて半導体層を形成する場合には、原料の塗布・焼成が好適に使用できる。
酸化物半導体や有機半導体は、室温あるいは２００℃以下での低温成膜が可能なので、透明絶縁基板１としてプラスチック材料（ポリエチレンテレフタレート（ＰＥＴ）等）が使用できる。
ゲート電極２としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｎｉ等の金属が使用できる。ゲート絶縁層３としては、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮ、Ｔａ２Ｏ５、Ｙ２Ｏ３等の無機物や、エポキシ等の有機物を用いることができる。
（実施例１）
本発明の第１の実施例について、図２を用いて説明する。基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用意し、Ａｌをスパッタ成膜、フォトリソおよびエッチングによって長方形のゲート電極２を作製した（図２（ａ））。厚さは１００ｎｍ、ゲート長さは３００μｍ、幅は５μｍとした。次に、スピンコートおよび焼成によってエポキシからなるゲート絶縁膜３およびポジレジスト２０を成膜した（図２（ｂ））。ゲート絶縁膜３の厚さは５００ｎｍ、ポジレジスト２０の厚さは５μｍとした。
本発明の第１の実施例について、図２を用いて説明する。基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用意し、Ａｌをスパッタ成膜、フォトリソおよびエッチングによって長方形のゲート電極２を作製した（図２（ａ））。厚さは１００ｎｍ、ゲート長さは３００μｍ、幅は５μｍとした。次に、スピンコートおよび焼成によってエポキシからなるゲート絶縁膜３およびポジレジスト２０を成膜した（図２（ｂ））。ゲート絶縁膜３の厚さは５００ｎｍ、ポジレジスト２０の厚さは５μｍとした。
次に、裏露光（図２（ｃ））および現像によって、ゲート電極２に自己整合したレジストパターン２１を残した（図２（ｄ））。その後、Ａｇナノ粒子を含有する液体のフレキソ印刷によって、ソース電極４とドレイン電極５を形成した（図２（ｅ））。１００℃での仮焼成の後、レジストパターン２１を剥離液で除去し（図２（ｆ））、１５０℃の本焼成によって厚さ３００ｎｍのソース電極４とドレイン電極５を形成した。最後に、ポリチオフェン誘導体溶液をディスペンスおよび焼成によって半導体層６を形成した（図２（ｇ））。
（実施例２）
本発明の第２の実施例について、図３を用いて説明する。基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用意し、Ａｌをスパッタ成膜、フォトリソおよびエッチングによって長方形のゲート電極２を作製した（図３（ａ））。厚さは１００ｎｍ、ゲート長さは３００μｍ、幅は５μｍとした。次に、スピンコートおよび焼成によってエポキシからなるゲート絶縁膜３およびポジレジスト２０を成膜した（図３（ｂ））。ゲート絶縁膜３の厚さは５００ｎｍ、ポジレジスト２０の厚さは５μｍとした。
本発明の第２の実施例について、図３を用いて説明する。基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用意し、Ａｌをスパッタ成膜、フォトリソおよびエッチングによって長方形のゲート電極２を作製した（図３（ａ））。厚さは１００ｎｍ、ゲート長さは３００μｍ、幅は５μｍとした。次に、スピンコートおよび焼成によってエポキシからなるゲート絶縁膜３およびポジレジスト２０を成膜した（図３（ｂ））。ゲート絶縁膜３の厚さは５００ｎｍ、ポジレジスト２０の厚さは５μｍとした。
次に、表パターン露光と裏パターン露光（図３（ｃ））および現像によって、ゲート電極２に自己整合したレジストパターン２１およびソース電極形成部４ａとドレイン電極形成部５ａを形成するレジストパターン２２，２３を残した（図３（ｄ））。その後、Ａｇナノ粒子を含有する液体のディスペンスによって、ソース電極４とドレイン電極５を形成した（図３（ｅ））。１００℃での仮焼成の後、レジストパターン２１〜２３を剥離液で除去し（図３（ｆ））、１５０℃の本焼成によって厚さ３００ｎｍのソース電極４とドレイン電極５を形成した。最後に、ポリチオフェン誘導体溶液をディスペンスおよび焼成によって半導体層６を形成した（図３（ｇ））。
（実施例３）
本発明の第３の実施例について、図５を用いて説明する。基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用意し、Ａｌをスパッタ成膜、フォトリソおよびエッチングによってリング状のゲート電極２およびゲート配線７を作製した（図５（ａ））。ゲート電極の厚さは１００ｎｍ、外径は３００μｍ、内径は２９０μｍとした。次に、スパッタによってゲート絶縁膜３としてＳｉＯ２、半導体層６としてＩｎＧａＺｎＯ４を成膜し、スピンコートによってポジレジスト２０を成膜した（図５（ｂ））。ゲート絶縁膜３の厚さは５００ｎｍ、半導体層６の厚さは２００ｎｍ、およびレジスト２０の厚さは５μｍとした。
本発明の第３の実施例について、図５を用いて説明する。基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用意し、Ａｌをスパッタ成膜、フォトリソおよびエッチングによってリング状のゲート電極２およびゲート配線７を作製した（図５（ａ））。ゲート電極の厚さは１００ｎｍ、外径は３００μｍ、内径は２９０μｍとした。次に、スパッタによってゲート絶縁膜３としてＳｉＯ２、半導体層６としてＩｎＧａＺｎＯ４を成膜し、スピンコートによってポジレジスト２０を成膜した（図５（ｂ））。ゲート絶縁膜３の厚さは５００ｎｍ、半導体層６の厚さは２００ｎｍ、およびレジスト２０の厚さは５μｍとした。
次に、表パターン露光と裏露光（図５（ｃ））および現像によって、ゲート電極２に自己整合したレジストパターン２１を残した（図５（ｄ））。そして、Ａｇナノ粒子を含有する液体のフレキソ印刷によって、ソース電極４とドレイン電極５を形成した（図５（ｅ））。１００℃での仮焼成の後、レジストパターン２１を剥離液で除去し（図５（ｆ））、１５０℃の本焼成によって厚さ３００ｎｍのソース電極４とドレイン電極５を形成した。
（実施例４）
本発明の第４の実施例について、図６を用いて説明する。基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用意し、Ａｌをスパッタ成膜、フォトリソおよびエッチングによってリング状のゲート電極２を作製した（図７（ａ））。ゲート電極の厚さは１００ｎｍ、外径は３００μｍ、内径は２９０μｍとした。
次に、スパッタによってゲート絶縁膜３としてＳｉＯ２、半導体層６としてＩｎＧａＺｎＯ４を成膜し、スピンコートによってポジレジスト２０を成膜した（図７（ｂ））。ゲート絶縁膜３の厚さは５００ｎｍ、半導体層６の厚さは２００ｎｍ、レジスト２０の厚さは５μｍとした。
本発明の第４の実施例について、図６を用いて説明する。基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用意し、Ａｌをスパッタ成膜、フォトリソおよびエッチングによってリング状のゲート電極２を作製した（図７（ａ））。ゲート電極の厚さは１００ｎｍ、外径は３００μｍ、内径は２９０μｍとした。
次に、スパッタによってゲート絶縁膜３としてＳｉＯ２、半導体層６としてＩｎＧａＺｎＯ４を成膜し、スピンコートによってポジレジスト２０を成膜した（図７（ｂ））。ゲート絶縁膜３の厚さは５００ｎｍ、半導体層６の厚さは２００ｎｍ、レジスト２０の厚さは５μｍとした。
次に、表パターン露光と裏パターン露光（図７（ｃ））および現像によって、ゲート電極２に自己整合したレジストパターン２１およびドレイン電極形成部を形成するレジストパターン２３を残した（図７（ｄ））。そして、Ａｇナノ粒子を含有する液体のディスペンスによって、ソース電極４とドレイン電極５を形成した（図７（ｅ））。１００℃での仮焼成の後、レジストパターン２１，２３を剥離液で除去し（図７（ｆ））、１５０℃の本焼成によって厚さ３００ｎｍのソース電極４とドレイン電極５を形成した。
（実施例５）
本発明の第５の実施例について、図８を用いて説明する。基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用意し、Ａｌをスパッタ成膜、フォトリソおよびエッチングによってリング状のゲート電極２およびゲート配線７を作製した（図８（ａ））。ゲート電極の厚さは１００ｎｍ、外径は３００μｍ、内径は２９０μｍである。
本発明の第５の実施例について、図８を用いて説明する。基板１として、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）を用意し、Ａｌをスパッタ成膜、フォトリソおよびエッチングによってリング状のゲート電極２およびゲート配線７を作製した（図８（ａ））。ゲート電極の厚さは１００ｎｍ、外径は３００μｍ、内径は２９０μｍである。
次に、スパッタによってゲート絶縁膜３としてＳｉＯ２、半導体層６としてＩｎＧａＺｎＯ４を成膜し、スピンコートによってレジスト２０を成膜した（図８（ｂ））。ゲート絶縁膜３の厚さは５００ｎｍ、半導体層６の厚さは２００ｎｍ、ポジレジスト２０の厚さは５μｍとした。次に、表パターン露光と裏露光（図８（ｃ））および現像によって、ゲート電極２に自己整合したレジストパターン２１を残した（図８（ｄ））。ここで、ウェットエッチングによって半導体層６をエッチングした（図８（ｅ））。そして、Ａｇナノ粒子を含有する液体のフレキソ印刷によって、ソース電極４とドレイン電極５を形成した（図８（ｆ））。１００℃での仮焼成の後、レジストパターン２１を剥離液で除去し（図８（ｇ））、１５０℃の本焼成によって厚さ３００ｎｍのソース電極４とドレイン電極５を形成した。
上記の実施例１〜５の製造方法で作製した薄膜トランジスタにおいて、ゲート電極とソース電極およびドレイン電極との平面視的配置における重なり幅を測定したところ、いずれの実施例においても１μｍ以下であった。また、ゲート電極とソース電極およびドレイン電極とが重ならず、離れている場合においても、その離間距離は１μｍ以下であった。
１・・・透明絶縁基板、２・・・ゲート電極、３・・・ゲート絶縁膜、４・・・ソース電極、４ａ・・・ソース電極形成部、５・・・ドレイン電極、５ａ・・・ドレイン電極形成部、６・・・半導体層、７・・・ゲート配線、８・・・チャネル部、１０，１１・・・フォトマスク、１２・・・紫外線、１３，１４・・・遮光部、２０・・・ポジレジスト、２１〜２３・・・レジストパターン、３０，３１，３２，４０・・・薄膜トランジスタ
Claims (5)
- 透明絶縁基板上にゲート電極を形成する工程と、前記透明絶縁基板と前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、半導体層を形成する工程と、レジストを塗布する工程と、裏露光によって前記ゲート電極に自己整合したレジストパターンを形成する工程と、ソース電極とドレイン電極を形成する工程と、レジストを除去する工程とを少なくとも有する薄膜トランジスタの製造方法であって、
前記ソース電極とドレイン電極を形成する工程が、金属ナノ粒子を含む液体を塗布する工程を含み、
ソース電極形成部とドレイン電極形成部との境界部分にレジストパターンを形成し、その上から前記金属ナノ粒子を含む液体を前記ソース電極形成部と前記ドレイン電極形成部を含むように塗布し、前記レジストパターンの前記液体を弾く力を利用して前記液体を前記ソース電極形成部と前記ドレイン電極形成部に区分けしてソース電極とドレイン電極を形成する
ことを特徴とする薄膜トランジスタの製造方法。 - 前記ソース電極と前記ドレイン電極を形成する工程が、フレキソ印刷する工程を含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
- 前記ソース電極とドレイン電極を形成する工程が、表パターン露光および前記裏露光によって前記ソース電極形成部と前記ドレイン電極形成部とを作成する工程と、前記ソース電極形成部と前記ドレイン電極形成部に前記金属ナノ粒子を含む液体を塗布する工程とをこの順に含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
- 前記金属ナノ粒子を含む液体を塗布する工程が、ディスペンス工程またはインクジェット工程であることを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
- 前記金属ナノ粒子を含む液体の溶媒の主成分が水であることを特徴とする請求項１から４の何れか一項に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005101404A JP4984416B2 (ja) | 2005-03-31 | 2005-03-31 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005101404A JP4984416B2 (ja) | 2005-03-31 | 2005-03-31 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006286719A JP2006286719A (ja) | 2006-10-19 |
| JP4984416B2 true JP4984416B2 (ja) | 2012-07-25 |
Family
ID=37408331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005101404A Expired - Fee Related JP4984416B2 (ja) | 2005-03-31 | 2005-03-31 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4984416B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5458296B2 (ja) * | 2006-10-27 | 2014-04-02 | 国立大学法人岩手大学 | 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法 |
| JP5216204B2 (ja) | 2006-10-31 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置及びその作製方法 |
| JP5105842B2 (ja) | 2006-12-05 | 2012-12-26 | キヤノン株式会社 | 酸化物半導体を用いた表示装置及びその製造方法 |
| JP2009206388A (ja) * | 2008-02-29 | 2009-09-10 | Toyama Univ | 薄膜トランジスタとその製造方法 |
| TWI508282B (zh) * | 2008-08-08 | 2015-11-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| TWI574423B (zh) | 2008-11-07 | 2017-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| KR101962603B1 (ko) * | 2009-10-16 | 2019-03-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기 |
| WO2011068025A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Dc converter circuit and power supply circuit |
| JP2013218337A (ja) * | 2013-04-25 | 2013-10-24 | Semiconductor Energy Lab Co Ltd | 表示装置、表示モジュール、及び電子機器 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3105606B2 (ja) * | 1991-12-25 | 2000-11-06 | 富士通株式会社 | 液晶装置の製造方法 |
| JP2838943B2 (ja) * | 1992-07-07 | 1998-12-16 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| JPH08162477A (ja) * | 1994-12-02 | 1996-06-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2576436B2 (ja) * | 1995-02-15 | 1997-01-29 | 株式会社日立製作所 | 液晶表示装置 |
| JPH0936372A (ja) * | 1995-07-19 | 1997-02-07 | Sharp Corp | 半導体装置の製造方法 |
| JPH1084115A (ja) * | 1996-09-09 | 1998-03-31 | Fujitsu Ltd | 薄膜トランジスタ、その製造方法及び液晶表示装置 |
| JP4035968B2 (ja) * | 2000-06-30 | 2008-01-23 | セイコーエプソン株式会社 | 導電膜パターンの形成方法 |
| JP3980312B2 (ja) * | 2001-09-26 | 2007-09-26 | 株式会社日立製作所 | 液晶表示装置およびその製造方法 |
| JP3970583B2 (ja) * | 2001-11-22 | 2007-09-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2003258256A (ja) * | 2002-02-27 | 2003-09-12 | Konica Corp | 有機ｔｆｔ装置及びその製造方法 |
| JP2004146430A (ja) * | 2002-10-22 | 2004-05-20 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、有機ｔｆｔ装置およびそれらの製造方法 |
| JP4554881B2 (ja) * | 2002-11-08 | 2010-09-29 | 旭化成株式会社 | 有機半導体素子の製造方法 |
| JP2004241758A (ja) * | 2003-01-17 | 2004-08-26 | Advanced Lcd Technologies Development Center Co Ltd | 配線金属層の形成方法および配線金属層 |
| JP2004273514A (ja) * | 2003-03-05 | 2004-09-30 | Konica Minolta Holdings Inc | 有機薄膜トランジスタおよびその製造方法 |
| JP2004335572A (ja) * | 2003-05-01 | 2004-11-25 | Seiko Epson Corp | 塗布装置、薄膜形成装置、半導体装置の製造方法、電気光学装置、並びに電子機器 |
| JP4325479B2 (ja) * | 2003-07-17 | 2009-09-02 | セイコーエプソン株式会社 | 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法 |
| JP2005072528A (ja) * | 2003-08-28 | 2005-03-17 | Shin Etsu Chem Co Ltd | 薄層電界効果トランジスター及びその製造方法 |
| JP2006269709A (ja) * | 2005-03-24 | 2006-10-05 | Hitachi Ltd | 有機薄膜トランジスタを有する半導体装置の製造方法 |
-
2005
- 2005-03-31 JP JP2005101404A patent/JP4984416B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006286719A (ja) | 2006-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9202683B2 (en) | Printed material constrained by well structures and devices including same | |
| JP6437574B2 (ja) | 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置 | |
| CN101582391B (zh) | 图样形成方法、半导体装置制造方法以及显示器制造方法 | |
| JP2009272523A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| US8785263B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
| JP4984416B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20110036672A (ko) | 반도체 장치의 제조 방법 | |
| JP6073880B2 (ja) | トップゲート型トランジスタの形成方法 | |
| JP4622630B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2010283240A (ja) | 薄膜のパターニング方法、デバイス及びその製造方法 | |
| JP2010080552A (ja) | トランジスタの製造方法 | |
| JP2015233044A (ja) | 有機半導体素子の製造方法および有機半導体素子 | |
| KR101211216B1 (ko) | 금속배선의 제조 방법, 이를 이용해 형성된 평판 표시장치 및 이의 제조 방법 | |
| JP5375058B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| CN112420927B (zh) | 有机薄膜晶体管器件制备方法及显示面板 | |
| JP6649765B2 (ja) | 薄膜トランジスタ、及び薄膜トランジスタの製造方法 | |
| JP2008153354A (ja) | 有機半導体パターンの形成方法および半導体装置の製造方法 | |
| US20080230771A1 (en) | Thin film transistor and method for manufacturing the same | |
| JP2009302441A (ja) | 有機ｔｆｔ | |
| JP6627437B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| WO2007119795A1 (ja) | 電子デバイス、電子デバイスの製造方法及び有機ｅｌ表示装置 | |
| JP5200408B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2010123655A (ja) | 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ | |
| JP2010021402A (ja) | 有機ｔｆｔ | |
| KR20100075061A (ko) | 유기박막 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |