[go: up one dir, main page]

JP4325479B2 - 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法 - Google Patents

有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法 Download PDF

Info

Publication number
JP4325479B2
JP4325479B2 JP2004138562A JP2004138562A JP4325479B2 JP 4325479 B2 JP4325479 B2 JP 4325479B2 JP 2004138562 A JP2004138562 A JP 2004138562A JP 2004138562 A JP2004138562 A JP 2004138562A JP 4325479 B2 JP4325479 B2 JP 4325479B2
Authority
JP
Japan
Prior art keywords
gate insulating
manufacturing
insulating layer
organic semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004138562A
Other languages
English (en)
Other versions
JP2005051199A (ja
Inventor
壮一 守谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004138562A priority Critical patent/JP4325479B2/ja
Priority to US10/880,572 priority patent/US20050029514A1/en
Priority to TW093119933A priority patent/TWI284927B/zh
Priority to KR1020040053251A priority patent/KR100641376B1/ko
Publication of JP2005051199A publication Critical patent/JP2005051199A/ja
Priority to US11/589,217 priority patent/US7585697B2/en
Application granted granted Critical
Publication of JP4325479B2 publication Critical patent/JP4325479B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法、かかる薄膜トランジスタを備える電子回路、表示装置および電子機器に関する。
近年、半導体的な電気伝導を示す有機材料（有機半導体材料）を使用した薄膜トランジスタの開発が進められている。この薄膜トランジスタは、半導体層を高温・高真空を必要としない溶液プロセスによって形成することができ、また、薄型軽量化に適すること、可撓性を有すること、材料コストが安価であること等の長所を有しており、フレキシブルディスプレイ等のスイッチング素子として期待されている。このような薄膜トランジスタとしては、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、有機半導体層および配向膜を、それぞれ有機材料で構成したものが提案されている（例えば、非特許文献１参照）。この薄膜トランジスタは、次のような工程で製造される。
すなわち、まず、基板上に、ソース形成領域とドレイン形成領域とを、次工程で配向膜となる隔壁で囲い、この囲われた領域内にソース電極とドレイン電極とを形成する。次に、前記隔壁部分をチャネル方向に沿って、ラビング処理を行うことにより配向膜とする。次に、配向膜上に有機半導体材料を塗布した後、この有機半導体材料が液晶相となる温度まで加熱し、急冷する。これにより、チャネル長方向に配向された有機半導体層が形成される。次に、この有機半導体層上にゲート絶縁層を形成した後、ゲート絶縁層上にゲート電極を形成する。
ところで、薄膜トランジスタの性能を評価する物性値の一つとして、半導体層におけるキャリア移動度がある。この半導体層におけるキャリア移動度が大きい程、薄膜トランジスタの駆動電圧が低く、高いトランジスタ特性を有することを意味する。ところが、有機半導体層は、一般にシリコン等で構成される無機半導体層に比べて、キャリア移動度が２桁以上低く、有機半導体層を有する薄膜トランジスタでは、駆動電圧を低くし、高いトランジスタ特性を備えさせるのが非常に難しい。
そこで、キャリア移動度を向上させる観点から、有機半導体層を構成する有機材料の種類について多くの検討がなされている。また、キャリア移動度は、ゲート電極を介して印加されるゲート電圧や、ゲート絶縁層の比誘電率や膜厚等に依存することから、これらの構成材料の選択や形成条件の最適化も重要となる。さらに、前述したような配向膜を設け、有機半導体層の配向方向を揃える試みもなされている。
しかしながら、配向膜を設けた場合の最適な層構成については、十分に検討がなされておらず、改善の余地があるのが実情である。例えば、非特許文献１に記載の薄膜トランジスタでは、配向膜および有機半導体層を形成した後に、有機半導体層上にゲート絶縁層およびゲート電極を形成する。このため、ゲート絶縁層やゲート電極の形成方法が、有機半導体層の特性を損なわない方法に制限されるという問題がある。
すなわち、有機半導体層は、その構成材料である有機半導体材料が液晶相となる温度を超えた非常に高い温度に曝されると、無配向状態となってしまい、そのキャリア移動度が著しく低下してしまう。さらに、有機半導体材料は、前記温度より高い温度に曝されると、半導体としての性質自体を示さなくなる。また、有機半導体層は、フォトリソグラフィ法で使用される硫酸等のエッチング液により損傷を受け易い。
以上の課題を解決するため、本発明に係るコネクタの一態様は、コネクタ部と、前記本体に取り付けられたホルダ部と、前記コネクタ部に取り付けられた差込み部と、前記コネクタ部に前記ホルダ部の少なくとも一部がはめ込まれるよう形成された空孔部と、前記本体と前記コネクタ部とに取り付けられ、前記本体と前記コネクタ部とを接続する接続部と、を含み、前記ホルダ部が第１弾性部材を有し弾性変形可能であり、前記接続部が第２弾性部材を有し弾性変形可能であり、前記接続部の弾性変化に応じて前記ホルダ部が前記空孔部から外れるよう構成され、前記ホルダ部が前記空孔部から外れたときに前記コネクタ部と前記接続部のうち前記接続部のみが前記本体と前記コネクタ部とを接続するものであることを特徴とする。
上記コネクタにおいて、前記接続部に前記第１部と前記第２部とを電気的に接続させるリード線が配置されている、ことが好ましい。また、前記第１部が前記第２部に対し回転可能である、ことが好ましい。また、前記第２部の前記空孔部が前記第１部を貫通しているものである、ことが好ましい。

川瀬健夫著、「２０００ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ ｔｅｃｈｎｉｃａｌ ｄｉｇｅｓｔ」、ｐ．６２３−６２６
本発明の目的は、駆動電圧が低く、高いトランジスタ特性を有する薄膜トランジスタ、かかる薄膜トランジスタを容易かつ確実に製造し得る薄膜トランジスタの製造方法、信頼性の高い電子回路、表示装置および電子機器を提供することにある。
このような目的は、下記の本発明により達成される。すなわち、本発明に係る有機トランジスタの製造方法の一態様は、ゲート電極上に無機材料からなる第１ゲート絶縁膜をＳＯＧ法により形成する第１工程と、前記第１工程のあと、前記第１ゲート絶縁膜上に有機高分子材料からなる第２ゲート絶縁膜を形成する第２工程と、前記第２工程のあと、前記第２ゲート絶縁膜上にソース電極とドレイン電極とを形成する第３工程と、前記第３工程のあと、前記第２ゲート絶縁膜の上面に偏光を照射し配向処理を施す第４工程と、前記第４工程のあと、前記ソース電極および前記ドレイン電極を覆うように、かつ、前記第２ゲート絶縁膜に接触するように有機半導体膜を形成する第５工程と、を含む、ことを特徴とする。また、本発明に係る有機トランジスタの製造方法の他の態様は、ゲート電極上に無機材料からなる第１ゲート絶縁膜をポリシラザン法により形成する第１工程と、前記第１工程のあと、前記第１ゲート絶縁膜上に有機高分子材料からなる第２ゲート絶縁膜を形成する第２工程と、前記第２工程のあと、前記第２ゲート絶縁膜上にソース電極とドレイン電極とを形成する第３工程と、前記第３工程のあと、前記第２ゲート絶縁膜の上面に偏光を照射し配向処理を施す第４工程と、前記第４工程のあと、前記ソース電極および前記ドレイン電極を覆うように、かつ、前記第２ゲート絶縁膜に接触するように有機半導体膜を形成する第５工程と、を含む、ことを特徴とするものであってもよい。
上記有機トランジスタの製造方法において、前記配向処理が、前記第２ゲート絶縁膜のうち前記ソース電極と前記ドレイン電極の間に位置する部分の分子を、前記ソース電極から前記ドレイン電極へ向かう方向、または前記ドレイン電極から前記ソース電極へ向かう方向に配向させるものである、ことが好ましい。また、上記有機トランジスタの製造方法において、前記配向処理が、前記第２ゲート絶縁膜を加熱しながら行うものである、ことが好ましい。また、上記有機トランジスタの製造方法において、前記第２ゲート絶縁膜を加熱する温度が１００〜２００℃である、ことが好ましい。また、上記有機トランジスタの製造方法において、前記有機高分子材料がジアリルケトン構造を有するポリイミド樹脂を含む、ことが好ましい。
本発明に係るアクティブマトリクス装置の製造方法の一態様は、前記複数の有機トランジスタが上記有機トランジスタの製造方法を用いて製造されるものである、ことが好ましい。また、本発明に係る表示装置の製造方法の一態様は、上記アクティブマトリクス装置の製造方法を用いることを特徴とするものである。また、本発明に係る電子機器の製造方法の一態様は、上記表示装置の製造方法を用いることを特徴とするものである。
本発明に係る薄膜トランジスタの一態様は、チャネル領域を有する有機半導体層と、前記チャネル領域を挟むように設けられたソース領域及びドレイン領域と、前記チャネル領域に対応するゲート電極と、前記ゲート電極と前記有機半導体層の間に設けられ、前記有機半導体層側の面に前記有機半導体層を配向させるための配向面を有するゲート絶縁層とを有することを特徴とする。これにより、駆動電圧が低く、高いトランジスタ特性を有する薄膜トランジスタが得られる。
ここで、配向面とは、例えば、ゲート絶縁層が所定方向に配向されていることにより形成された、ゲート絶縁層の有機半導体層側の面であり、有機半導体層は、このような配向面により所定方向に配向されている。また、配向面は、ゲート絶縁層の有機半導体層側の面に所定方向に沿った複数の溝が形成されていることにより形成された、ゲート絶縁層の有機半導体層側の面であってもよい。有機半導体層は、このような配向面により所定方向に配向されている。これにより、駆動電圧が低く、高いトランジスタ特性を有する薄膜トランジスタが得られる。

また、所定方向は、チャネル領域を介して、ソース領域およびドレイン領域の一方から他方に向かう方向とほぼ平行な方向となっていることが好ましい。これにより、チャネル領域におけるキャリア移動度がより高くなり、その結果、駆動電圧が低く、高いトランジスタ特性を有する薄膜トランジスタが得られる。
本発明の薄膜トランジスタでは、ゲート絶縁層は、その有機半導体層側の面に配向処理が施されることにより、配向面が形成されていることが好ましい。これにより、ゲート絶縁層に、より確実に配向性を付与することができる。さらに、本発明の薄膜トランジスタでは、前記ゲート絶縁層の少なくとも前記有機半導体層側が主としてポリイミド樹脂を主成分とする有機材料で構成されていることが好ましい。これにより、ゲート絶縁層に配向性を付与し易く、有機半導体層との密着性の向上を図ることもできる。
本発明の薄膜トランジスタでは、前記ゲート絶縁層は、前記有機半導体層側とは反対側に設けられた主として無機材料で構成される層を有することが好ましい。これにより、ゲート絶縁層の特性を制御すること、具体的には、高い比誘電率と良好な配向性とを付与することができる。その結果、チャネル領域におけるキャリア移動度をより向上させることができる。
本発明の薄膜トランジスタでは、上述の無機材料は、酸化珪素または窒化珪素を主成分とするものであることが好ましい。これらのものは、特に高い比誘電率を有するものである。また、本発明の薄膜トランジスタでは、上述の有機材料が、ポリイミド樹脂を主成分とするものであることにより、ゲート絶縁層は、耐熱性、耐薬品性等の特性にも優れたものとなる。
本発明の薄膜トランジスタでは、前記ポリイミド樹脂は、ジアリルケトン構造を有することが好ましい。これにより、ゲート絶縁層に、光配向法により容易に配向性を付与することができる。また、本発明の薄膜トランジスタでは、ゲート絶縁層は、有機半導体層に接触していることが好ましい。これにより、有機半導体層に、より確実に配向性を付与することができる。また、前記有機半導体層は、主として高分子の有機半導体材料で構成されていることが好ましい。これにより、有機半導体層に、簡易な方法で比較的容易に配向性を付与することができる。
本発明の薄膜トランジスタでは、前記ソース領域及び前記ドレイン領域は、主として導電性高分子材料で構成されていることが好ましい。なお、ここでソース領域及びドレイン領域は、例えば、チャネル領域を挟んで形成されたソース電極及びドレイン電極である。導電性高分子材料を用いることにより、高温下で行う成膜方法に依らずに、塗布法（溶液プロセス）を用いて成膜が可能であるため、ゲート絶縁層の配向性を損なうことなく、ソース電極およびドレイン電極を形成することができるという利点がある。
本発明の薄膜トランジスタでは、有機半導体層、ゲート電極、ゲート絶縁層、ソース電極およびドレイン電極を支持する基板を有し、ゲート電極は、ソース電極およびドレイン電極よりも基板側に設けられていることが好ましい。本発明は、このような構成、すなわち、ボトムゲート構造の薄膜トランジスタへの適用に適している。
本発明の薄膜トランジスタの製造方法は、ゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にチャネル領域を有する有機半導体層を形成する工程と、前記チャネル領域を挟むようにソース領域及びドレイン領域を形成する工程とを備え、前記有機半導体層を形成する工程において、前記有機半導体層の少なくとも前記ゲート絶縁層側の部分を配向させることを特徴とする。これにより、駆動電圧が低く、高いトランジスタ特性を有する薄膜トランジスタを、容易かつ確実に製造することができる。
本発明の薄膜トランジスタの製造方法では、有機半導体層を、その少なくとも一部がゲート絶縁層に接触するよう形成し、その際に、有機半導体層の少なくとも前記ゲート絶縁層側の面付近に配向を生じさせることが好ましい。これにより、駆動電圧が低く、高いトランジスタ特性を有する薄膜トランジスタを、容易かつ確実に製造することができる。
本発明の薄膜トランジスタの製造方法では、 前記ゲート絶縁層の前記有機半導体層側の面に配向処理を施す工程を備え、その後、前記ソース領域及び前記ドレイン領域を前記ゲート絶縁層の配向方向に沿って所定間隔離間して形成することが好ましい。これにより、ゲート絶縁層に、より確実に配向性を付与することができる。また、本発明の薄膜トランジスタの製造方法では、前記配向処理は、ラビング法または光配向法により行われることが好ましい。これにより、ゲート絶縁層に、より容易に配向性を付与することができる。
本発明の薄膜トランジスタの製造方法では、前記ソース領域及びドレイン領域を形成する工程の後、前記ゲート絶縁層の少なくとも前記有機半導体側の面に配向処理を施す工程を備えることが好ましい。これにより、ゲート絶縁層に、より確実に配向性を付与することができる。
本発明の薄膜トランジスタの製造方法では、前記配向処理は、光配向法により行われることが好ましい。これにより、ゲート絶縁層に、より容易に配向性を付与することができる。また、本発明の薄膜トランジスタの製造方法では、前記ゲート絶縁層を形成する工程では、前記ゲート電極上に主として無機材料で構成される第１の層を形成し、前記第１の層上に主として有機材料で構成される第２の層を形成することが好ましい。これにより、高い比誘電率と良好な配向性とを有するゲート絶縁層が得られる。
本発明の薄膜トランジスタの製造方法では、第１の層は、熱酸化法、ＣＶＤ法、ＳＯＧ法またはポリシラザン法により形成されることが好ましい。かかる方法によれば、比較的容易に第１の層（無機層）を形成することができる。また、前記有機半導体層を形成する工程では、有機半導体材料が液晶相となる温度以上の温度で加熱した後、冷却することが好ましい。これにより、有機半導体層に、より確実に配向性を付与することができる。
本発明の電子回路は、上述の本発明の薄膜トランジスタを備えることを特徴とする。これにより、信頼性の高い電子回路が得られる。また、本発明の表示装置は、上述の本発明の電子回路を備えることを特徴とする。これにより、信頼性の高い表示装置が得られる。また、本発明の電子機器は、電源部と、本発明の表示装置を用いた表示部とを備えることを特徴とする。これにより、信頼性の高い電子機器が得られる。
以下、本発明の薄膜トランジスタ、薄膜トランジスタの製造方法、電子回路、表示装置および電子機器を添付図面に示す好適実施形態に基づいて詳細に説明する。
＜第１実施形態＞
まず、本発明の薄膜トランジスタの第１実施形態について説明する。図１は、本発明の薄膜トランジスタの第１実施形態を示す縦断面図、図２および図３は、それぞれ、図１に示す薄膜トランジスタの第１の製造方法を説明するための図（縦断面図）、図４および図５は、それぞれ、図１に示す薄膜トランジスタの第２の製造方法を説明するための図（縦断面図）である。なお、以下の説明では、図１〜図５中の上側を「上」、下側を「下」と言う。
図１に示す薄膜トランジスタ１は、基板２と、下地層９と、ゲート電極３と、ゲート絶縁層４と、ソース電極５およびドレイン電極６と、有機半導体層７と、保護層８とが、この順で積層されて構成されている。具体的には、薄膜トランジスタ１では、基板２上に下地層９を介してゲート電極３が設けられ、さらに基板２上には、ゲート電極３を覆うようにゲート絶縁層４が設けられている。ゲート絶縁層４上には、ソース電極５およびドレイン電極６が、ゲート電極３の直上部を避けるように分離して設けられ、さらにゲート絶縁層４上には、ソース電極５およびドレイン電極６をそれぞれ覆うように有機半導体層７が設けられている。この有機半導体層７のソース電極５とドレイン電極６との間の領域（ゲート電極３に対応する領域）が、キャリアが移動するチャネル領域７１となっている。そして、この有機半導体層７上には、保護層８が設けられている。このような薄膜トランジスタ１は、ゲート電極３がゲート絶縁層４を介してソース電極５およびドレイン電極６よりも基板２側に設けられた薄膜トランジスタ、すなわち、ボトムゲート構造の薄膜トランジスタである。
以下、薄膜トランジスタ１を構成する各部について、順次説明する。基板２は、薄膜トランジスタ１を構成する各層（各部）を支持するものである。基板２には、例えば、ガラス基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、芳香族ポリエステル（液晶ポリマー）等で構成されるプラスチック基板（樹脂基板）、石英基板、シリコン基板、ガリウム砒素基板等を用いることができる。薄膜トランジスタ１に可撓性を付与する場合には、基板２には、プラスチック基板が選択される。
この基板２上には、下地層９が設けられている。下地層９は、例えば、基板２表面からのイオンの拡散を防止する目的、ゲート電極３と基板２との密着性（接合性）を向上させる目的等により設けられる。下地層９の構成材料としては、特に限定されないが、基板２にガラス基板を用いる場合には、酸化珪素、窒化珪素等が好適に用いられる。
下地層９の厚さ（平均）は、目的に応じて適宜設定され、特に限定されないが、１〜５００ｎｍ程度であるのが好ましく、１０〜３００ｎｍ程度であるのがより好ましい。なお、下地層９は、必要に応じて設けるようにすればよく、省略することもできる。
下地層９上には、ゲート電極３が設けられている。ゲート電極３の構成材料としては、例えば、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕまたはこれらを含む合金等の金属材料、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素材料、ポリアセチレン、ポリピロール、ＰＥＤＯＴ（ｐｏｌｙ−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）のようなポリチオフェン、ポリアニリン、ポリ（ｐ−フェニレン）、ポリ（ｐ−フェニレンビニレン）、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が挙げられる。
ゲート電極３、後述するソース電極５およびドレイン電極６の厚さ（平均）は、特に限定されないが、それぞれ、０．１〜２０００ｎｍ程度であるのが好ましく、１〜１０００ｎｍ程度であるのがより好ましい。また、下地層９上には、ゲート電極３を覆うようにして、ゲート絶縁層４が設けられている。
このゲート絶縁層４は、ゲート電極３に対してソース電極５およびドレイン電極６とを絶縁する機能と、ゲート絶縁層４上に設けられる有機半導体層７を配向させる機能を有するものである。すなわち、ゲート絶縁層４は、絶縁膜と配向膜としての２つの機能を併有するものである。これにより、薄膜トランジスタ１の層構成の複雑化を招くことなく、有機半導体層７の配向方向を所定方向に揃えることができ、チャネル領域７１におけるキャリア移動度の向上を図ることができる。
本実施形態では、ゲート絶縁層４は、その少なくとも上面（有機半導体層７側の面）４１付近が所定方向、特に、チャネル領域７１のチャネル長方向（図１中、左右方向）とほぼ平行となるように配向しており、有機半導体層７の配向方向も、ゲート絶縁層４の配向方向に沿って、すなわち、チャネル領域７１のチャネル長方向とほぼ平行となっている。これにより、チャネル領域７１におけるキャリア移動度が特に高いものとなる。なお、このゲート絶縁層４は、その面方向の全体に亘って配向性を有しているものでなくてもよく、少なくとも有機半導体層７のチャネル領域７１に対応する部分に配向性を有していればよい。
このようなゲート絶縁層４は、主として有機材料（特に有機高分子材料）で構成されているのが好ましい。有機高分子材料を主材料とするゲート絶縁層４は、その形成が容易であるとともに、配向性を付与し易く、ゲート絶縁層４上に形成される有機半導体層７との密着性の向上を図ることもできる。このような有機高分子材料としては、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、ポリテトラフルオロエチレン等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができるが、特に、ポリイミド樹脂を主成分とするものが好適である。ポリイミド樹脂を主材料としてゲート絶縁層４を構成することにより、ゲート絶縁層４は、前記のような効果に加えて、耐熱性、耐薬品性等の特性に優れたものとなる。
ゲート絶縁層４の厚さ（平均）は、特に限定されないが、１０〜５０００ｎｍ程度であるのが好ましく、５０〜１０００ｎｍ程度であるのがより好ましい。ゲート絶縁層４の厚さを前記範囲とすることにより、ゲート電極３とソース電極５およびドレイン電極６とを確実に絶縁しつつ、トランジスタ特性を向上させることができる。
ゲート絶縁層４上には、ソース電極５およびドレイン電極６が、ゲート絶縁層４の配向方向に沿って、所定距離離間して並設されている。これらのソース電極５およびドレイン電極６の構成材料は、後述する薄膜トランジスタ１の製造方法の違いにより適宜選択される。すなわち、ゲート絶縁層４に配向処理を施した後、ゲート絶縁層４上にソース電極５およびドレイン電極６を形成する場合（図２および図３に示す第１の製造方法を用いる場合）、ソース電極５およびドレイン電極６は、導電性高分子材料を主材料として構成するのが好ましい。
導電性高分子材料は、高温下で行う成膜方法に依らずに、塗布法（溶液プロセス）を用いて成膜が可能であるため、ゲート絶縁層４の配向性を損なうことなく、ソース電極５およびドレイン電極６を形成することができるという利点がある。この導電性高分子材料としては、前記ゲート電極３で挙げた導電性高分子材料と同様のものを用いることができる。
一方、ゲート絶縁層４上にソース電極５およびドレイン電極６を形成した後、ゲート絶縁層４に配向処理を施す場合（図４および図５に示す第２の製造方法を用いる場合）、ソース電極５およびドレイン電極６は、前記導電性高分子材料の他、金属材料を主材料として構成することができる。金属材料は、プラズマＣＶＤ法、スパッタリング法等の成膜方法を用いることにより、寸法精度の高いソース電極５およびドレイン電極６を、容易かつ確実に形成することができるという利点がある。したがって、ソース電極５とドレイン電極６と間の距離（チャネル長）を比較的短く設定することが可能となり、薄膜トランジスタ１の駆動電圧を低くし、高いトランジスタ特性を備えさせること、薄膜トランジスタ１の高集積化を図ることができる。この金属材料としては、前記ゲート電極３で挙げた金属材料と同様のものを用いることができる。
また、ゲート絶縁層４上には、ソース電極５およびドレイン電極６を覆うように、かつ、ゲート絶縁層４に接触して有機半導体層７が設けられている。有機半導体層７は、有機半導体材料（半導体的な電気伝導を示す有機材料）を主材料として構成されている。本実施形態では、有機半導体層７は、ゲート絶縁層４の配向性によりチャネル領域７１がチャネル長方向とほぼ平行となるように配向している。これにより、チャネル領域７１におけるキャリア移動度が高いものとなり、その結果、薄膜トランジスタ１は、駆動電圧が低く、高いトランジスタ特性を有するものとなる。
また、有機半導体層７をゲート絶縁層４に接触して設けることにより、ゲート絶縁層４の配向性付与機能が好適に発揮され、有機半導体層７をより確実に配向させることができるようになる。このような有機半導体材料としては、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリ（ｐ−フェニレンビニレン）、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体またはこれらの誘導体のような高分子の有機半導体材料が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができるが、特に、高分子の有機半導体材料を用いるのが好ましい。高分子の有機半導体材料は、簡易な方法で比較的容易に配向させることができる。
また、高分子の有機半導体材料を主材料として構成される有機半導体層７は、薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜トランジスタへの適用に適している。有機半導体層７の厚さ（平均）は、０．１〜１０００ｎｍ程度であるのが好ましく、１〜１００ｎｍ程度であるのがより好ましい。なお、有機半導体層７は、ソース電極５およびドレイン電極６を覆うように設けられるものでなくてもよく、少なくともソース電極５とドレイン電極６との間の領域（チャネル領域７１）に設けられていればよい。
有機半導体層７上には、保護層８が設けられている。この保護層８は、薄膜トランジスタ１を構成する各層を保護するものである。この保護層８の構成材料としては、例えば、ポリエチレン、ポリプロピレン、エチレン−酢酸ビニル共重合体等のポリオレフィン、変性ポリオレフィン、ポリアミド（例：ナイロン６、ナイロン４６、ナイロン６６、ナイロン６１０、ナイロン６１２、ナイロン１１、ナイロン１２、ナイロン６−１２、ナイロン６−６６）、熱可塑性ポリイミド、芳香族ポリエステル等の液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンサルファイド、ポリカーボネート、ポリメチルメタクリレート（ＰＭＭＡ）、ポリエーテル、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、ポリブタジエン系、トランスポリイソプレン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
保護層８の厚さ（平均）は、特に限定されないが、１〜５００ｎｍ程度であるのが好ましく、１０〜３００ｎｍ程度であるのがより好ましい。なお、保護層８は、必要に応じて設けるようにすればよく、省略することもできる。以上のような薄膜トランジスタ１は、ゲート電極３に印加する電圧を変化させることにより、ソース電極５とドレイン電極６との間に流れる電流量が制御される。
すなわち、ゲート電極３に電圧が印加されていないＯＦＦ状態では、ソース電極５とドレイン電極６との間に電圧を印加しても、有機半導体層７中にほとんどキャリアが存在しないため、微少な電流しか流れない。一方、ゲート電極３に電圧が印加されているＯＮ状態では、有機半導体層７のゲート絶縁層４に面した部分に電荷が誘起され、チャネル領域（キャリアの流路）７１が形成される。この状態でソース電極５とドレイン電極６との間に電圧を印加すると、チャネル領域７１を通って電流が流れる。このような薄膜トランジスタ１は、例えば、次のようにして製造することができる。
まず、薄膜トランジスタ１の第１の製造方法について説明する。
［Ａ１］ 下地層形成工程（図２（ａ））
まず、基板２上に、下地層９を形成する。この下地層９は、例えば、ＣＶＤ法、スパッタリング法、真空蒸着法等の薄膜形成法の他、ＳＯＧ（スピン・オン・グラス）法、湿式法等により形成することができる。
［Ａ２］ ゲート電極形成工程（図２（ｂ））
次に、下地層９上に、ゲート電極３を形成する。まず、下地層９上に金属膜（金属層）を形成する。これは、例えば、プラズマＣＶＤ、熱ＣＶＤ、レーザーＣＶＤのような化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング（低温スパッタリング）、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法、ＭＯＤ法、金属箔の接合等により形成することができる。
この金属膜上に、レジスト材料を塗布した後に硬化させ、ゲート電極３の形状に対応する形状のレジスト層を形成する。このレジスト層をマスクとして用いて、金属膜の不要部分を除去する。この金属膜の除去には、例えば、プラズマエッチング、リアクティブイオンエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうちの１種または２種以上を組み合わせて用いることができる。
その後、レジスト層を除去することにより、ゲート電極３が得られる。なお、ゲート電極３は、例えば、導電性粒子を含む導電性材料を各種塗布法を用いて、下地層９上に塗布（供給）した後、必要に応じて、この塗膜に対して後処理（例えば加熱、赤外線の照射、超音波の付与等）を施すことにより形成することもできる。
ここで、塗布法としては、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、マイクロコンタクトプリンティング法等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
[Ａ３] ゲート絶縁層形成工程（図２（ｃ））
次に、ゲート電極３が形成された下地層９上に、ゲート絶縁層４を形成する。例えば、ゲート絶縁層４を有機高分子材料で構成する場合、ゲート絶縁層４は、有機高分子材料またはその前駆体を含む溶液を、前述したような塗布法を用いて、下地層９上にゲート電極３を覆うように塗布（供給）した後、必要に応じて、この塗膜に対して後処理（例えば加熱、赤外線の照射、超音波の付与等）を施すことにより形成することができる。
［Ａ４］ ゲート絶縁層配向処理工程（図２（ｄ））
次に、このゲート絶縁層４の上面（基板２と反対側の面）４１に、ラビング法による配向処理を施すことにより、ゲート絶縁層４の上面４１付近を所定方向（図２中、左右方向）に配向させる。これにより、絶縁性と配向性とを有するゲート絶縁層４が得られる。
ここで、ラビング法とは、ゲート絶縁層４に対して、例えばポリアミド（ナイロン）製の布９００を巻いたローラ９１０を、一定圧力で押し込みながら回転させることにより、ゲート絶縁層４の上面４１を一定方向に擦る（ラビングする）方法である。かかるラビング法によれば、比較的容易にゲート絶縁層４の配向処理を行うことができる。
このラビング法を行う際の各種条件は、ゲート絶縁層４の構成材料等によっても若干異なり、特に限定されないが、例えば次のようにすることができる。押し込み量は、０．０１〜１ｍｍ程度であるのが好ましく、０．１〜０．５ｍｍ程度であるのがより好ましい。回転数は、１０〜５０００ｒｐｍ程度であるのが好ましく、１００〜１０００ｒｐｍ程度であるのがより好ましい。また、送り込み量は、０．０１〜５０ｍ／ｍｉｎ程度であるのが好ましく、０．１〜１０ｍ／ｍｉｎ程度であるのがより好ましい。なお、この配向処理には、後述する第２の製造方法で説明する光配向法を用いることもできる。また、ラビング処理でゲート絶縁層４を配向させる方法だけでなく、ラビング処理を用いてゲート絶縁層４の表面に複数の微細な溝を形成する方法においても、後述する有機半導体層７を急冷する方法において有機半導体層７を配向させることが可能である。なお、当該溝を形成する際には、ゲート絶縁層４の有機半導体層７側の面に、ソース電極およびドレイン電極のいずれか一方から他方に向かう方向とほぼ平行な方向に沿って複数の微細な溝が形成されていることが好ましい。また、溝を形成する際には、所望の有機半導体層の配向状態に応じて、所定の深さや所定のピッチの溝が形成されるように調整することが
好ましい。
［Ａ５］ ソース電極およびドレイン電極形成工程（図３（ｅ））
次に、ゲート絶縁層４上に、ソース電極５およびドレイン電極６をゲート絶縁層４の配向方向に沿って、所定間隔離間して形成する。ソース電極５およびドレイン電極６は、それぞれ、前記ゲート絶縁層４と同様にして形成することができる。なお、塗布法としては、特に、インクジェット法、マイクロコンタクトプリンティング法等の直接形成法を用いるのが好適である。これにより、前記工程［Ａ４］で付与されたゲート絶縁層４の配向性を損なうことなく、ソース電極５およびドレイン電極６を形成することができる。
［Ａ６］ 有機半導体層形成工程（図３（ｆ））
次に、ソース電極５およびドレイン電極６が形成されたゲート絶縁層４上に、ソース電極５およびドレイン電極６を覆うように、かつ、ゲート絶縁層４に接触するように有機半導体層７を形成する。このとき、ソース電極５とドレイン電極６との間（ゲート電極３に対応する領域）には、チャネル領域７１が形成される。
有機半導体層７は、前記ゲート絶縁層４と同様にして形成することができる。また、この際、有機半導体材料の塗膜に対して、有機半導体材料が液晶相となる温度以上の温度で加熱した後、冷却（特に急冷）するようにするのが好ましい。これにより、有機半導体層７を、ゲート絶縁層４の配向方向、すなわち、チャネル領域７１のチャネル長方向（図３中、左右方向）に沿って、より確実に配向させることができる。
この加熱の温度（加熱温度）は、有機半導体材料が液晶相となる温度を２８０［℃］としたとき、２８０〜２８０＋３０℃程度であるのが好ましく、２８０〜２８０＋１０℃程度であるのがより好ましい。加熱温度が高過ぎると、薄膜トランジスタ１を構成する各部の変質・劣化や、有機半導体材料自体が半導体としての性質を示さなくなるおそれがある。なお、この加熱処理は、必要に応じて行うようにすればよく、例えば、有機半導体材料の塗膜形成時において、この塗膜がチャネル領域７１のチャネル長方向に沿って配向したものとなる場合には、省略することもできる。また、この急冷処理方法だけでなく、加熱処理を行うと同時に、ソース電極とドレイン電極間に通電させる方法を用いることで、もしくは加熱処理しながら薄膜トランジスタ１のチャネル領域７１のチャネル長方向に沿って磁場を与えることで、有機半導体層７を、チャネル領域７１のチャネル長方向に沿って配向させることができる。
なお、有機半導体層７の形成領域は、図示の構成に限定されず、有機半導体層７は、ソース電極５とドレイン電極６との間の領域（チャネル領域７１）にのみ形成してもよい。これにより、同一基板上に、複数の薄膜トランジスタ１（素子）を並設する場合に、各素子の有機半導体層７を独立して形成することにより、リーク電流、各素子間のクロストークを抑えることができる。また、有機半導体材料の使用量を削減することができ、製造コストの削減を図ることもできる。
［Ａ７］ 保護層形成工程（図３（ｇ））
次に、有機半導体層７上に保護層８を形成する。保護層８は、前記ゲート絶縁層４と同様にして形成することができる。以上のような工程を経て、第１実施形態の薄膜トランジスタ１が得られる。このような製造方法では、有機半導体層７がゲート絶縁層４より後に形成される。すなわち、ゲート電極３およびゲート絶縁層４の形成時には、有機半導体層７は形成されていない。このため、ゲート電極３やゲート絶縁層４の成膜時の温度やエッチング液等の影響により、有機半導体層７の配向性が損なわれることや、有機半導体層７が変質・劣化（損傷）すること等を考慮することなく、ゲート電極３やゲート絶縁層４の形成方法を選択することができる。これにより、最適な寸法、材料でゲート電極３およびゲート絶縁層４を形成することが可能となり、チャネル領域７１におけるキャリア移動度の向上を図ることができる。
次に、薄膜トランジスタ１の第２の製造方法について説明する。以下、第２の製造方法について、図４および図５を参照しつつ説明するが、前記第１の製造方法との相違点を中心に説明し、同様の事項については、その説明を省略する。第２の製造方法では、ゲート絶縁層４上に、ソース電極５およびドレイン電極６を形成した後、ゲート絶縁層４に配向処理を行い、それ以外は、前記第１の製造方法と同様である。
［Ｂ１］ 下地層形成工程（図４（ａ））
前記工程［Ａ１］と同様の工程を行う。
［Ｂ２］ ゲート電極形成工程（図４（ｂ））
前記工程［Ａ２］と同様の工程を行う。
［Ｂ３］ ゲート絶縁層形成工程（図４（ｃ））
前記工程［Ａ３］と同様の工程を行う。
なお、第２の製造方法では、後工程［Ｂ５］において、ソース電極５およびドレイン電極６を形成した後に、ゲート絶縁層４に配向処理を施す。このため、ゲート絶縁層４の構成材料としては、前述したような材料のうちでも、ソース電極５およびドレイン電極６を形成した後に、配向性を付与し得る材料を用いるのが好ましい。このような材料としては、例えば、ジアリルケトン構造を有するポリイミド樹脂が好適である。このジアリルケトン構造を有するポリイミド樹脂を主材料としてゲート絶縁層４を構成することにより、ゲート絶縁層４には、光配向法により容易かつ確実に配向性を付与することができる。
［Ｂ４］ ソース電極およびドレイン電極形成工程（図４（ｄ））
前記工程［Ｂ１］（工程［Ａ１］）と同様の工程を行う。
［Ｂ５］ ゲート絶縁層配向処理工程（図５（ｅ））
次に、このゲート絶縁層４の上面４１に、光配向法による配向処理を施すことにより、ゲート絶縁層４の上面４１付近を、ソース電極５およびドレイン電極６のいずれか一方から他方に向かう方向（図５中、左右方向）、すなわち、チャネル領域７１のチャネル長方向に配向させる。これにより、絶縁性と配向性とを有するゲート絶縁層４が得られる。
ここで、光配向法とは、偏光照射装置９２０から偏光をゲート絶縁層４に直接照射することにより、偏光方向の高分子鎖を選択的に反応させる方法である。かかる光配向法によれば、ゲート絶縁層４からの粉塵の発生や、静電気の発生を防止しつつ、ゲート絶縁層４の配向処理を行うことができる。これにより、薄膜トランジスタ１の性能が低下することをより確実に防止することができる。
なお、ゲート絶縁層４に対して光配向法による配向処理を行う際には、ゲート絶縁層４を加熱しつつ行うのが好ましい。これにより、ゲート絶縁層４の配向処理を、より確実かつ短時間で行うことができる。この加熱の温度（加熱温度）は、特に限定されないが、５０〜３００℃程度であるのが好ましく、１００〜２００℃程度であるのがより好ましい。
［Ｂ６］ 有機半導体層形成工程（図５（ｆ））
前記工程［Ａ６］と同様の工程を行う。
［Ｂ７］ 保護層形成工程（図５（ｇ））
前記工程［Ａ７］と同様の工程を行う。
以上のような工程を経て、第１実施形態の薄膜トランジスタ１が得られる。このような第２の製造方法によっても、前記第１の製造方法と同様の効果が得られる。
＜第２実施形態＞
次に、本発明の薄膜トランジスタの第２実施形態について説明する。図６は、本発明の薄膜トランジスタの第２実施形態を示す縦断面図、図７は、それぞれ、図６に示す薄膜トランジスタの製造方法を説明するための図（縦断面図）である。なお、以下の説明では、図６および図７中の上側を「上」、下側を「下」と言う。
以下、第２実施形態の薄膜トランジスタについて説明するが、前記第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第２実施形態の薄膜トランジスタ１は、ゲート絶縁層４の構成が異なり、それ以外は、前記第１実施形態と同様である。すなわち、図６に示す薄膜トランジスタ１では、ゲート絶縁層４が、ゲート電極３側に設けられた主として無機材料で構成される無機層（第１の層）４２と、有機半導体層７側に設けられた主として有機材料で構成される有機層（第２の層）４３とで構成されている。
無機層４２の構成材料としては、比誘電率の高い絶縁性無機材料を用いるのが好ましい。これにより、チャネル領域７１におけるキャリア移動度をより向上させることができる。このような無機材料としては、例えば、ＳｉＯ2（酸化珪素）、Ｓｉ2Ｎ3（窒化珪素）、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＢＳＴ、ＰＺＴ等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができるが、特に、ＳｉＯ2またはＳｉ2Ｎ3を主成分とするものが好適である。これらのものは、特に高い絶縁性を有するものである。有機層４３の構成は、前記第１実施形態で説明したゲート絶縁層４と同様の構成とすることができる。
本実施形態では、ゲート絶縁層４を、無機層４２と有機層４３とで構成することにより、ゲート絶縁層４に、無機層４２により比較的高い比誘電率を得ることができるとともに、有機層４３により有機半導体層７に配向性を付与する機能をもたせることができる。これにより、高品質のゲート絶縁層４が得られ、その結果、キャリア領域７１におけるキャリア移動度を特に高いものとすることができる。
このような薄膜トランジスタ１は、例えば、次のようにして製造することができる。
［Ｃ１］ 下地層形成工程（図７（ａ））
前記工程［Ａ１］と同様の工程を行う。
［Ｃ２］ ゲート電極形成工程（図７（ｂ））
前記工程［Ａ２］と同様の工程を行う。
［Ｃ３］ ゲート絶縁層形成工程（図７（ｃ））
まず、ゲート電極３が形成された下地層９上に、無機層４２を形成する。この無機層４２は、各種の成膜方法により形成することができるが、熱酸化法、ＣＶＤ法、ＳＯＧ法またはポリシラザン法により形成することができる。かかる方法によれば、比較的容易に無機層４２を形成することができる。
次いで、前記工程［Ａ３］と同様の工程を行うことにより、有機層４３を形成する。次に、前記第１の製造方法または前記第２の方法と同様にして、ソース電極５およびドレイン電極６の形成、ゲート絶縁層４の配向処理、有機半導体層７の形成、有機半導体層７の加熱処理、保護層８の形成を、順次行う（図示せず）。以上のような工程を経て、第２実施形態の薄膜トランジスタ１が得られる。このような第２実施形態によっても、前記第１実施形態と同様の効果が得られる。
次に、前述したような薄膜トランジスタ１を備えるアクティブマトリクス装置（本発明の電子回路）が組み込まれた本発明の表示装置について、電気泳動装置を代表に説明する。図８は、本発明の表示装置を電気泳動表示装置に適用した場合の実施形態を示す縦断面図、図９は、図８に示す電気泳動表示装置が備えるアクティブマトリクス装置を示すブロック図である。
図８に示す電気泳動表示装置２０は、第２の基板２２上に、アクティブマトリクス装置６０が設けられ、このアクティブマトリクス装置６０上に、第２の電極２４、マイクロカプセル４０、光透過性を有する第１の電極２３および光透過性を有する第１の基板２１がこの順で積層されて構成されている。そして、第２の電極２４は、マトリクス状に、すなわち、縦横に規則正しく配列するように分割されている。各分割された第２の電極２４には、それぞれ、アクティブマトリクス装置６０が備える作用電極６４が接触して設けられている。なお、作用電極６４は、第２の電極２４とほぼ同じ配列かつピッチとなるようパターニングされている。
図９に示すように、アクティブマトリクス装置６０は、互いに直交する複数のデータ線６１と複数の走査線６２とを有し、これらのデータ線６１と走査線６２との交点付近には、それぞれ、薄膜トランジスタ（スイッチング素子）１と作用電極６４とが配置されている。そして、薄膜トランジスタ１のゲート電極３は走査線６２に、ソース電極５およびドレイン電極６のいずれか一方はデータ線６１に、他方は作用電極６４にそれぞれ接続されている。また、各カプセル４０内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色（色相）の異なる２種の電気泳動粒子２５ａ、２５ｂを含む電気泳動分散液１０が封入されている。
このような電気泳動表示装置２０では、１本あるいは複数本の走査線６２に選択信号（選択電圧）を供給すると、この選択信号（選択電圧）が供給された走査線６２に接続されている薄膜トランジスタ１がＯＮとなる。これにより、かかる薄膜トランジスタ１に接続されているデータ線６１と作用電極６４とは、実質的に導通する。このとき、データ線６１に所望のデータ（電圧）を供給した状態であれば、このデータ（電圧）は作用電極６４を介して、第２の電極２４に供給される。
このとき、第１の電極２３と第２の電極２４との間に電界が生じ、この電界の方向、強さ、電気泳動粒子２５ａ、２５ｂの特性等に応じて、電気泳動粒子２５ａ、２５ｂは、いずれかの電極の方向に向かって電気泳動する。一方、この状態から、走査線６２への選択信号（選択電圧）の供給を停止すると、薄膜トランジスタ１はＯＦＦとなり、かかる薄膜トランジスタ１に接続されているデータ線６１と作用電極６４とは非導通状態となる。
したがって、走査線６２への選択信号の供給および停止、あるいは、データ線６１へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置２０の表示面側（本実施形態では、第１の基板２１側）には、所望の画像（情報）を表示させることができる。特に、本実施形態の電気泳動表示装置２０では、電気泳動粒子２５ａ、２５ｂの色を異ならせていることにより、多階調の画像を表示することが可能となっている。
また、本実施形態の電気泳動表示装置２０は、アクティブマトリクス装置６０を有することにより、特定の走査線６２に接続された薄膜トランジスタ１を選択的にＯＮ／ＯＦＦすることができるので、クロストークの問題が生じにくく、また、回路動作の高速化が可能であることから、高い品質の画像（情報）を得ることができる。また、本実施形態の電気泳動表示装置２０は、低い駆動電圧で作動するため、省電力化が可能である。このような電気泳動表示装置２０は、各種電子機器に組み込むことができる。以下、電気泳動表示装置２０を備える本発明の電子機器について説明する。
＜＜携帯電話＞＞
まず、本発明の電子機器を携帯電話に適用した場合の実施形態について説明する。図１０は、本発明の電子機器を携帯電話に適用した場合の実施形態を示す斜視図である。
図１０に示す携帯電話３００は、複数の操作ボタン３０１と、受話口３０２と、送話口３０３と、表示パネル３０４とを備えている。このような携帯電話３００では、表示パネル３０４が、前述したような電気泳動表示装置２０で構成され、そして、本発明の薄膜トランジスタ１は、電気泳動表示装置２０の各画素を駆動する駆動回路における能動素子として使用される。
＜＜ディジタルスチルカメラ＞＞
次に、本発明の電子機器をディジタルスチルカメラに適用した場合の実施形態について説明する。図１１は、本発明の電子機器をディジタルスチルカメラに適用した場合の実施形態を示す斜視図である。なお、図１１中、紙面奥側を「前面」と、紙面手前側を「背面」と言う。また、図１１には、外部機器との接続状態も簡易的に示す。
図１１に示すディジタルスチルカメラ４００は、ケース４０１と、ケース４０１の背面に形成された表示パネル４０２と、ケース４０１の観察側（図１１中、紙面手前側）に形成された受光ユニット４０３と、シャッタボタン４０４と、回路基板４０５とを備えている。受光ユニット４０３は、例えば、光学レンズ、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等で構成されている。
また、表示パネル４０２は、ＣＣＤによる撮像信号に基づいて、表示を行うようになっている。回路基板４０５には、シャッタボタン４０４を押した時点におけるＣＣＤの撮像信号が、転送・格納される。また、本実施形態のディジタルスチルカメラ４００では、ケース４０１の側面に、ビデオ信号出力端子４０６と、データ通信用の入出力端子４０７とが設けられている。このうち、ビデオ信号出力端子４０６には、例えばテレビモニタ４０６Ａが、入出力端子４０７には、例えばパーソナルコンピュータ４０７Ａが、それぞれ、必要に応じて接続される。
このディジタルスチルカメラ４００は、所定の操作により、回路基板４０５のメモリに格納された撮像信号が、テレビモニタ４０６Ａ、パーソナルコンピュータ４０７Ａに出力されるようになっている。このようなディジタルスチルカメラ４００では、表示パネル４０２が、前述したような電気泳動表示装置２０で構成され、そして、本発明の薄膜トランジスタ１は、電気泳動表示装置２０の各画素を駆動する駆動回路における能動素子として使用される。
＜＜電子ブック＞＞
次に、本発明の電子機器を電子ブックに適用した場合の実施形態について説明する。図１２は、本発明の電子機器を電子ブックに適用した場合の実施形態を示す斜視図である。
図１２に示す電子ブック５００は、ブック形状のフレーム５０１と、このフレーム５０１に対して、回動自在に設けられた（開閉可能な）カバー５０２とを備えている。フレーム５０１は、表示面を露出させた状態の表示装置５０３と、操作部５０４とが設けられている。このような電子ブック５００では、表示装置５０３が、前述したような電気泳動表示装置２０で構成され、そして、本発明の薄膜トランジスタ１は、電気泳動表示装置２０の各画素を駆動する駆動回路における能動素子として使用される。
＜＜電子ペーパー＞＞
次に、本発明の電子機器を電子ペーパーに適用した場合の実施形態について説明する。図１３は、本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
図１３に示す電子ペーパー６００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体６０１と、表示ユニット６０２とを備えている。このような電子ペーパー６００では、表示ユニット６０２が、前述したような電気泳動表示装置２０で構成され、そして、本発明の薄膜トランジスタ１は、電気泳動表示装置２０の各画素を駆動する駆動回路における能動素子として使用される。
＜＜電子ノート＞＞
次に、本発明の電子機器を電子ノートに適用した場合の実施形態について説明する。図１４は、本発明の電子機器を電子ノートに適用した場合の実施形態を示す斜視図である。
図１４に示す電子ノート７００は、カバー７０１と、電子ペーパー６００とを備えている。この電子ペーパー６００は、前述したような構成、すなわち、図１３に示す構成と同様のものであり、カバー７０１に挟持されるようにして、複数枚束ねられている。
また、カバー７０１には、表示データを入力する入力手段が設けられており、これにより、電子ペーパー６００が束ねられた状態で、その表示内容を変更することができる。このような電子ノート７００では、電子ペーパー６００が、前述したような電気泳動表示装置２０で構成され、そして、本発明の薄膜トランジスタ１は、電気泳動表示装置２０の各画素を駆動する駆動回路における能動素子として使用される。
＜＜ディスプレイ＞＞
次に、本発明の電子機器をディスプレイに適用した場合の実施形態について説明する。図１５は、本発明の電子機器をディスプレイに適用した場合の実施形態を示す図である。このうち、図１５中（ａ）は断面図、（ｂ）は平面図である。
図１５に示すディスプレイ８００は、本体部８０１と、この本体部８０１に対して着脱自在に設けられた電子ペーパー６００とを備えている。なお、この電子ペーパー６００は、前述したような構成、すなわち、図１３に示す構成と同様のものである。本体部８０１は、その側部（図１５中、右側）に電子ペーパー６００を挿入可能な挿入口８０５が形成され、また、内部に二組の搬送ローラ対８０２ａ、８０２ｂが設けられている。電子ペーパー６００を、挿入口８０５を介して本体部８０１内に挿入すると、電子ペーパー６００は、搬送ローラ対８０２ａ、８０２ｂにより挟持された状態で本体部８０１に設置される。
また、本体部８０１の表示面側（図１５（ｂ）中、紙面手前側）には、矩形状の孔部８０３が形成され、この孔部８０３には、透明ガラス板８０４が嵌め込まれている。これにより、本体部８０１の外部から、本体部８０１に設置された状態の電子ペーパー６００を視認することができる。すなわち、このディスプレイ８００では、本体部８０１に設置された状態の電子ペーパー６００を、透明ガラス板８０４において視認させることで表示面を構成している。
また、電子ペーパー６００の挿入方向先端部（図１５中、左側）には、端子部８０６が設けられており、本体部８０１の内部には、電子ペーパー６００を本体部８０１に設置した状態で端子部８０６が接続されるソケット８０７が設けられている。このソケット８０７には、コントローラー８０８と操作部８０９とが電気的に接続されている。
このようなディスプレイ８００では、電子ペーパー６００は、本体部８０１に着脱自在に設置されており、本体部８０１から取り外した状態で携帯して使用することもできる。また、このようなディスプレイ８００では、電子ペーパー６００が、前述したような電気泳動表示装置２０で構成され、そして、本発明の薄膜トランジスタ１は、電気泳動表示装置２０の各画素を駆動する駆動回路における能動素子として使用される。
なお、本発明の電子機器は共通して電源部を備え、また本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、電気泳動表示装置（本発明の表示装置）２０を適用することが可能である。また、本発明の表示装置において本発明の薄膜トランジスタは画素駆動用に用いられる他、駆動回路として用いても良い。また、本発明の表示装置は、前述したような電気泳動表示装置２０への適用に限定されるものではなく、液晶表示装置（透過型、反射型）、有機または無機ＥＬ材料を用いたＥＬ表示装置等に適用することもできる。
以上、本発明の薄膜トランジスタ、薄膜トランジスタの製造方法、電子回路、表示装置および電子機器を図示の各実施形態に基づいて説明したが、本発明は、これらに限定されるものではなく、各構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
次に、本発明の具体的実施例について説明する。
１．薄膜トランジスタの製造
（実施例１）
Ｉ−１： まず、ガラス基板上に、ＣＶＤ法によりＳｉＯ<SUB>２</SUB>を被着させ、平均厚さ１００ｎｍの下地層を形成した。
Ｉ−２： 次に、下地層上に、真空蒸着法により、平均厚さ５０ｎｍのＡｕ膜を成膜した後、フォトリソグラフィ法により、ゲート電極およびゲート電極に接続される配線を所定パターンに形成した。
Ｉ−３： 次に、ゲート電極を覆うように、下地層上に、スピンコート法により、ポリイミド樹脂の前駆体溶液を塗布した後、２００℃×１時間で、加熱処理することにより、平均厚さ２００ｎｍのゲート絶縁層を形成した。
Ｉ−４： 次に、ゲート絶縁層の上面を、ラビング装置を用いて、押し込み量０．４ｍｍ、回転数６００ｒｐｍ、送り込み速度１ｍ／ｍｉｎの条件で、配向処理（ラビング法）を行った。これにより、ゲート絶縁層の上面付近を、所定方向に配向させた。
Ｉ−５： 次に、ゲート絶縁層上に、ゲート絶縁層の配向方向に沿って、所定間隔離間して、ソース電極およびドレイン電極を形成した。また、これらの電極に接続される配線を形成した。
各電極および配線は、それぞれ、ゲート絶縁層上に、インクジェット法により、ＰＥＤＯＴ（ｐｏｌｙ−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）の水溶液を所定パターンに塗布した後、１８０℃×２時間で、加熱処理することにより形成した。
Ｉ−６： 次に、ソース電極およびドレイン電極を覆うように、ゲート絶縁層上に、スピンコート法により、有機半導体材料であるＦ８Ｔ２（ｆｌｕｏｒｅｎｅ−ｂｉｔｈｉｏｐｈｅｎｅ ｃｏｐｏｌｙｍｅｒ）のキシレン溶液を塗布し、さらに、Ｆ８Ｔ２が液晶相となる温度である３００度まで加熱した後、室温まで急冷することにより、有機半導体層を形成した。これにより、平均厚さ５０ｎｍのチャネル領域のチャネル長方向に配向した有機半導体層を得た。
Ｉ−７： 次に、有機半導体層上に、スピンコート法により、ＰＭＭＡ（ポリメチルメタクリレート）の酢酸ブチル溶液を塗布した後、乾燥させることにより、平均厚さ１００ｎｍの保護層を形成した。
以上のようにして、図１に示すような薄膜トランジスタを製造した。
（実施例２）
II−１： 前記Ｉ−１と同様の工程を行った。
II−２： 前記Ｉ−２と同様の工程を行った。
II−３： 次に、ゲート電極を覆うように、下地層上に、スピンコート法により、ジアリルケトン構造を有するポリイミド樹脂の前駆体溶液を塗布した後、２００℃×１時間で、加熱処理することにより、平均厚さ２００ｎｍのゲート絶縁層を形成した。
II−４： 次に、ゲート絶縁層上に、真空蒸着法により、平均厚さ５０ｎｍのＡｕ膜を成膜した後、フォトリソグラフィ法により、ソース電極、ドレイン電極およびこれらに接続される配線を所定パターンに形成した。
II−５： 次に、ゲート絶縁層を１８０℃に加熱し、この状態で、偏光照射装置から偏光を照射することにより、ゲート絶縁層の上面付近を、チャネル領域のチャネル長方向に配向させた。その後、ゲート絶縁層をガラス転移点以下の温度になるまで放冷した。
II−６： 前記Ｉ−６と同様の工程を行った。
II−７： 前記Ｉ−７と同様の工程を行った。
以上のようにして、図１に示すような薄膜トランジスタを製造した。
（実施例３）
III−１： 前記Ｉ−１と同様の工程を行った。
III−２： 前記Ｉ−２と同様の工程を行った。
III−３： 次に、ゲート電極を覆うように、下地層上に、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を原料としてＣＶＤ法により、ＳｉＯ<SUB>２</SUB>を被着させ、平均厚さ２００ｎｍの無機層を形成した。
次に、無機層上に、スピンコート法により、ポリイミド樹脂の前駆体溶液を塗布した後、２００℃×１時間で、加熱処理することにより、平均厚さ２０ｎｍの有機層を形成した。
III−４： 前記Ｉ−４と同様の工程を行った。
III−５： 前記Ｉ−５と同様の工程を行った。
III−６： 前記Ｉ−６と同様の工程を行った。
III−７： 前記Ｉ−７と同様の工程を行った。
以上のようにして、図６に示すような薄膜トランジスタを製造した。
２．評価
各実施例１〜実施例３で製造した薄膜トランジスタについて、有機半導体層のチャネル領域におけるキャリア移動度を測定した。このキャリア移動度の測定は、アジレント製半導体パラメータアナライザ４１５６Ｃにより行った。 その結果、各実施例１〜実施例３の薄膜トランジスタは、いずれも、キャリア濃度として０．００７〜０．０２ｃｍ<SUP>２</SUP>／Ｖｓの移動度が得られ、有機半導体層のチャネル領域において、十分なキャリア移動度が得られた。
本発明の薄膜トランジスタの第１実施形態を示す縦断面図である。 図１に示す薄膜トランジスタの第１の製造方法を説明するための図（縦断面図）である。 図１に示す薄膜トランジスタの第１の製造方法を説明するための図（縦断面図）である。 図１に示す薄膜トランジスタの第２の製造方法を説明するための図（縦断面図）である。 図１に示す薄膜トランジスタの第２の製造方法を説明するための図（縦断面図）である。 本発明の薄膜トランジスタの第２実施形態を示す縦断面図である。 図６に示す薄膜トランジスタの製造方法を説明するための図（縦断面図）である。 本発明の表示装置を電気泳動表示装置に適用した場合の実施形態を示す縦断面図である。 図８に示す電気泳動表示装置が備えるアクティブマトリクス装置を示すブロック図である。 本発明の電子機器を携帯電話に適用した場合の実施形態を示す斜視図である。 本発明の電子機器をディジタルスチルカメラに適用した場合の実施形態を示す斜視図である。 本発明の電子機器を電子ブックに適用した場合の実施形態を示す斜視図である。 本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。 本発明の電子機器を電子ノートに適用した場合の実施形態を示す斜視図である。 本発明の電子機器をディスプレイに適用した場合の実施形態を示す図である。
符号の説明
１‥‥薄膜トランジスタ ２‥‥基板 ３‥‥ゲート電極 ４‥‥ゲート絶縁層 ４１‥‥上面 ４２‥‥無機層 ４３‥‥有機層 ５‥‥ソース電極 ６‥‥ドレイン電極 ７‥‥有機半導体層 ７１‥‥チャネル領域 ８‥‥保護層 ９‥‥下地層 ２０‥‥電気泳動表示装置 ２１‥‥第１の基板 ２２‥‥第２の基板 ２３‥‥第１の電極 ２４‥‥第２の電極 ２５ａ、２５ｂ‥‥電気泳動粒子 １０‥‥電気泳動分散液 ４０‥‥マイクロカプセル ６０‥‥アクティブマトリクス装置 ６１‥‥データ線 ６２‥‥走査線 ６４‥‥作用電極 ３００‥‥携帯電話 ３０１‥‥操作ボタン ３０２‥‥受話口 ３０３‥‥送話口 ３０４‥‥表示パネル ４００‥‥ディジタルスチルカメラ ４０１‥‥ケース ４０２‥‥表示パネル ４０３‥‥受光ユニット ４０４‥‥シャッタボタン ４０５‥‥回路基板 ４０６‥‥ビデオ信号出力端子 ４０６Ａ‥‥テレビモニタ ４０７‥‥入出力端子 ４０７Ａ‥‥パーソナルコンピュータ ５００‥‥電子ブック ５０１‥‥フレーム ５０２‥‥カバー ５０３‥‥表示装置 ５０４‥‥操作部 ６００‥‥電子ペーパー ６０１‥‥本体 ６０２‥‥表示ユニット ７００‥‥電子ノート ７０１‥‥カバー ８００‥‥ディスプレイ ８０１‥‥本体部 ８０２ａ、８０２ｂ‥‥搬送ローラ対 ８０３‥‥孔部 ８０４‥‥透明ガラス板 ８０５‥‥挿入口 ８０６‥‥端子部 ８０７‥‥ソケット ８０８‥‥コントローラー ８０９‥‥操作部 ９００‥‥布 ９１０‥‥ローラ ９２０‥‥偏光照射装置。

Claims (9)

  1. ゲート電極上に無機材料からなる第１ゲート絶縁膜をＳＯＧ法により形成する第１工程と、
    前記第１工程のあと、前記第１ゲート絶縁膜上に有機高分子材料からなる第２ゲート絶縁膜を形成する第２工程と、
    前記第２工程のあと、前記第２ゲート絶縁膜上にソース電極とドレイン電極とを形成する第３工程と、
    前記第３工程のあと、前記第２ゲート絶縁膜の上面に偏光を照射し配向処理を施す第４工程と、
    前記第４工程のあと、前記ソース電極および前記ドレイン電極を覆うように、かつ、前記第２ゲート絶縁膜に接触するように有機半導体膜を形成する第５工程と、を含む、
    ことを特徴とする有機トランジスタの製造方法。
  2. ゲート電極上に無機材料からなる第１ゲート絶縁膜をポリシラザン法により形成する第１工程と、
    前記第１工程のあと、前記第１ゲート絶縁膜上に有機高分子材料からなる第２ゲート絶縁膜を形成する第２工程と、
    前記第２工程のあと、前記第２ゲート絶縁膜上にソース電極とドレイン電極とを形成する第３工程と、
    前記第３工程のあと、前記第２ゲート絶縁膜の上面に偏光を照射し配向処理を施す第４工程と、
    前記第４工程のあと、前記ソース電極および前記ドレイン電極を覆うように、かつ、前記第２ゲート絶縁膜に接触するように有機半導体膜を形成する第５工程と、を含む、
    ことを特徴とする有機トランジスタの製造方法。
  3. 請求項１または２に記載の有機トランジスタの製造方法において、
    前記配向処理が、前記第２ゲート絶縁膜のうち前記ソース電極と前記ドレイン電極の間に位置する部分の分子を、前記ソース電極から前記ドレイン電極へ向かう方向、または前記ドレイン電極から前記ソース電極へ向かう方向に配向させるものである、
    ことを特徴とする有機トランジスタの製造方法。
  4. 請求項１ないし３のいずれか一項に記載の有機トランジスタの製造方法において、
    前記配向処理が、前記第２ゲート絶縁膜を加熱しながら行うものである、
    ことを特徴とする有機トランジスタの製造方法。
  5. 請求項４に記載の有機トランジスタの製造方法において、
    前記第２ゲート絶縁膜を加熱する温度が１００〜２００℃である、
    ことを特徴とする有機トランジスタの製造方法。
  6. 請求項１ないし５のいずれか一項に記載の有機トランジスタの製造方法において、
    前記有機高分子材料がジアリルケトン構造を有するポリイミド樹脂を含む、
    ことを特徴とする有機トランジスタの製造方法。
  7. 複数の有機トランジスタを有するアクティブマトリクス装置の製造方法であって、
    前記複数の有機トランジスタが請求項１ないし６のいずれか一項に記載の有機トランジスタの製造方法を用いて製造されるものである、
    ことを特徴とするアクティブマトリクス装置の製造方法。
  8. 請求項７に記載のアクティブマトリクス装置の製造方法を用いることを特徴とする表示装置の製造方法。
  9. 請求項８に記載の表示装置の製造方法を用いることを特徴とする電子機器の製造方法。
JP2004138562A 2003-07-17 2004-05-07 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法 Expired - Fee Related JP4325479B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004138562A JP4325479B2 (ja) 2003-07-17 2004-05-07 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
US10/880,572 US20050029514A1 (en) 2003-07-17 2004-07-01 Thin-film transistor, method of producing thin-film transistor, electronic circuit, display, and electronic device
TW093119933A TWI284927B (en) 2003-07-17 2004-07-01 Thin-film transistor, method of producing thin-film transistor, electronic circuit, display, and electronic apparatus
KR1020040053251A KR100641376B1 (ko) 2003-07-17 2004-07-09 박막 트랜지스터, 박막 트랜지스터의 제조 방법, 전자회로, 표시 장치 및 전자 기기
US11/589,217 US7585697B2 (en) 2003-07-17 2006-10-30 Thin-film transistor, method of producing thin-film transistor, electronic circuit, display, and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003198699 2003-07-17
JP2004138562A JP4325479B2 (ja) 2003-07-17 2004-05-07 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法

Publications (2)

Publication Number Publication Date
JP2005051199A JP2005051199A (ja) 2005-02-24
JP4325479B2 true JP4325479B2 (ja) 2009-09-02

Family

ID=34117885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004138562A Expired - Fee Related JP4325479B2 (ja) 2003-07-17 2004-05-07 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法

Country Status (4)

Country Link
US (2) US20050029514A1 (ja)
JP (1) JP4325479B2 (ja)
KR (1) KR100641376B1 (ja)
TW (1) TWI284927B (ja)

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947702B1 (ko) * 2003-02-26 2010-03-16 삼성전자주식회사 경화성 작용기로 표면수식된 탄소나노튜브를 이용한패턴박막 형성방법 및 고분자 복합체의 제조방법
KR101151096B1 (ko) * 2006-11-30 2012-06-01 삼성전자주식회사 표면 수식된 탄소나노튜브를 이용한 유기박막 트랜지스터
KR100656497B1 (ko) * 2004-02-09 2006-12-11 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
TWI241027B (en) * 2004-09-30 2005-10-01 Ind Tech Res Inst Method of preparing electronic device
JP4502382B2 (ja) * 2004-11-02 2010-07-14 キヤノン株式会社 有機トランジスタ
KR100652055B1 (ko) * 2004-12-03 2006-12-01 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자
TWI255059B (en) * 2005-02-18 2006-05-11 Ind Tech Res Inst Organic semiconductor components with multiple protection layers and the manufacturing method thereof
JP4602920B2 (ja) * 2005-03-19 2010-12-22 三星モバイルディスプレイ株式會社 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
KR100719546B1 (ko) * 2005-03-19 2007-05-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
JP4652866B2 (ja) * 2005-03-28 2011-03-16 キヤノン株式会社 有機トランジスタ
JP4636921B2 (ja) 2005-03-30 2011-02-23 セイコーエプソン株式会社 表示装置の製造方法、表示装置および電子機器
JP4984416B2 (ja) * 2005-03-31 2012-07-25 凸版印刷株式会社 薄膜トランジスタの製造方法
US7282735B2 (en) * 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
KR100647690B1 (ko) * 2005-04-22 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR20060116534A (ko) * 2005-05-10 2006-11-15 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
KR100647693B1 (ko) * 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
JP4934995B2 (ja) * 2005-06-03 2012-05-23 大日本印刷株式会社 有機半導体材料、有機半導体構造物及び有機半導体装置
US7705346B2 (en) * 2005-06-06 2010-04-27 Xerox Corporation Barrier layer for an organic electronic device
US7732330B2 (en) * 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
JP2007043113A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法
EP1742194A1 (en) 2005-07-04 2007-01-10 Seiko Epson Corporation Electro-optical display and method of operation
KR20070013132A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
JP2007071928A (ja) * 2005-09-05 2007-03-22 Hitachi Ltd 液晶表示装置
DE102005042166A1 (de) * 2005-09-06 2007-03-15 Polyic Gmbh & Co.Kg Organisches Bauelement und ein solches umfassende elektrische Schaltung
KR20070039238A (ko) * 2005-10-07 2007-04-11 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
ITMI20051901A1 (it) * 2005-10-10 2007-04-11 St Microelectronics Srl Processo di fabbricazione di tramsistori a film sottile in materiale organico e transistore
KR100719566B1 (ko) * 2005-10-22 2007-05-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치
US8668978B2 (en) * 2005-12-01 2014-03-11 Northeastern University Multi-biomarker biosensor
WO2008054411A2 (en) * 2005-12-01 2008-05-08 Northeastern University Directed assembly of carbon nanotubes and nanoparticles using nanotemplates with nanotrenches
US8134144B2 (en) * 2005-12-23 2012-03-13 Xerox Corporation Thin-film transistor
US7440265B2 (en) * 2005-12-27 2008-10-21 Lite-On Technology Corporation Variable-sized screen
KR100768199B1 (ko) 2006-01-02 2007-10-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
JP5084160B2 (ja) * 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
TWI839708B (zh) 2006-05-16 2024-04-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
KR101206661B1 (ko) * 2006-06-02 2012-11-30 삼성전자주식회사 동일 계열의 소재로 형성된 반도체층 및 소스/드레인전극을 포함하는 유기 전자 소자
TWI305684B (en) * 2006-07-31 2009-01-21 Ind Tech Res Inst Organic semiconductor device and method of fabricating the same
KR100797092B1 (ko) * 2006-07-31 2008-01-22 한국기계연구원 미세 접촉 인쇄를 이용한 유기박막 구동소자의 제조방법
TWI328984B (en) * 2006-08-29 2010-08-11 Ind Tech Res Inst Substrate structures and fabrication methods thereof
US20080128685A1 (en) * 2006-09-26 2008-06-05 Hiroyuki Honda Organic semiconductor device, manufacturing method of same, organic transistor array, and display
KR20080033780A (ko) * 2006-10-13 2008-04-17 삼성전자주식회사 다성분계 탄소나노튜브-고분자 복합체, 이를 형성하기 위한조성물 및 그 제조방법
JP2008186885A (ja) * 2007-01-29 2008-08-14 Sony Corp 薄膜半導体装置の製造方法および薄膜半導体装置
TWI330974B (en) * 2007-03-09 2010-09-21 Inventec Appliances Corp Input interface for electrical apparatus and input method thereof
GB2450381B (en) * 2007-06-22 2009-11-11 Cambridge Display Tech Ltd Organic thin film transistors
US7879688B2 (en) * 2007-06-29 2011-02-01 3M Innovative Properties Company Methods for making electronic devices with a solution deposited gate dielectric
US20090001356A1 (en) * 2007-06-29 2009-01-01 3M Innovative Properties Company Electronic devices having a solution deposited gate dielectric
KR100832873B1 (ko) * 2007-07-02 2008-06-02 한국기계연구원 자기정렬 유기박막 트랜지스터 및 그 제조 방법
JP5334236B2 (ja) * 2007-07-25 2013-11-06 株式会社プライマテック 電界効果型トランジスタ
TWI345671B (en) * 2007-08-10 2011-07-21 Au Optronics Corp Thin film transistor, pixel structure and liquid crystal display panel
JP5251068B2 (ja) * 2007-10-17 2013-07-31 株式会社リコー アクティブマトリクス基板及び電子表示装置
CN101458594B (zh) * 2007-12-12 2012-07-18 清华大学 触摸屏及显示装置
CN101458609B (zh) * 2007-12-14 2011-11-09 清华大学 触摸屏及显示装置
CN101419519B (zh) * 2007-10-23 2012-06-20 清华大学 触摸屏
CN101458605B (zh) * 2007-12-12 2011-03-30 鸿富锦精密工业（深圳）有限公司 触摸屏及显示装置
CN101470560B (zh) * 2007-12-27 2012-01-25 清华大学 触摸屏及显示装置
CN101458597B (zh) * 2007-12-14 2011-06-08 清华大学 触摸屏、触摸屏的制备方法及使用该触摸屏的显示装置
CN101464763B (zh) * 2007-12-21 2010-09-29 清华大学 触摸屏的制备方法
CN101458593B (zh) * 2007-12-12 2012-03-14 清华大学 触摸屏及显示装置
CN101655720B (zh) * 2008-08-22 2012-07-18 清华大学 个人数字助理
CN101458604B (zh) * 2007-12-12 2012-03-28 清华大学 触摸屏及显示装置
CN101419518B (zh) * 2007-10-23 2012-06-20 清华大学 触摸屏
CN101470559B (zh) * 2007-12-27 2012-11-21 清华大学 触摸屏及显示装置
CN101470558B (zh) * 2007-12-27 2012-11-21 清华大学 触摸屏及显示装置
CN101458600B (zh) * 2007-12-14 2011-11-30 清华大学 触摸屏及显示装置
CN101458603B (zh) * 2007-12-12 2011-06-08 北京富纳特创新科技有限公司 触摸屏及显示装置
CN101458608B (zh) * 2007-12-14 2011-09-28 清华大学 触摸屏的制备方法
CN101458606B (zh) * 2007-12-12 2012-06-20 清华大学 触摸屏、触摸屏的制备方法及使用该触摸屏的显示装置
CN101458598B (zh) * 2007-12-14 2011-06-08 清华大学 触摸屏及显示装置
CN101458596B (zh) * 2007-12-12 2011-06-08 北京富纳特创新科技有限公司 触摸屏及显示装置
CN101656769B (zh) * 2008-08-22 2012-10-10 清华大学 移动电话
CN101458602B (zh) * 2007-12-12 2011-12-21 清华大学 触摸屏及显示装置
CN101470566B (zh) * 2007-12-27 2011-06-08 清华大学 触摸式控制装置
CN101676832B (zh) * 2008-09-19 2012-03-28 清华大学 台式电脑
CN101458599B (zh) * 2007-12-14 2011-06-08 清华大学 触摸屏、触摸屏的制备方法及使用该触摸屏的显示装置
CN101458595B (zh) * 2007-12-12 2011-06-08 清华大学 触摸屏及显示装置
CN101620454A (zh) * 2008-07-04 2010-01-06 清华大学 便携式电脑
TWI416380B (zh) * 2007-11-09 2013-11-21 Hon Hai Prec Ind Co Ltd 觸摸屏
CN101458975B (zh) * 2007-12-12 2012-05-16 清华大学 电子元件
CN101458601B (zh) * 2007-12-14 2012-03-14 清华大学 触摸屏及显示装置
CN101458607B (zh) * 2007-12-14 2010-12-29 清华大学 触摸屏及显示装置
CN101464757A (zh) * 2007-12-21 2009-06-24 清华大学 触摸屏及显示装置
CN101464764B (zh) * 2007-12-21 2012-07-18 清华大学 触摸屏及显示装置
US8574393B2 (en) * 2007-12-21 2013-11-05 Tsinghua University Method for making touch panel
CN101464766B (zh) * 2007-12-21 2011-11-30 清华大学 触摸屏及显示装置
CN101470565B (zh) * 2007-12-27 2011-08-24 清华大学 触摸屏及显示装置
CN101464765B (zh) * 2007-12-21 2011-01-05 鸿富锦精密工业（深圳）有限公司 触摸屏及显示装置
TWI386831B (zh) * 2007-12-31 2013-02-21 Hon Hai Prec Ind Co Ltd 觸摸屏及顯示裝置
TWI423084B (zh) * 2007-12-31 2014-01-11 Hon Hai Prec Ind Co Ltd 觸摸屏及顯示裝置
TWI423083B (zh) * 2007-12-31 2014-01-11 Hon Hai Prec Ind Co Ltd 觸摸屏及顯示裝置
US11227315B2 (en) 2008-01-30 2022-01-18 Aibuy, Inc. Interactive product placement system and method therefor
US20110191809A1 (en) 2008-01-30 2011-08-04 Cinsay, Llc Viral Syndicated Interactive Product System and Method Therefor
US8312486B1 (en) 2008-01-30 2012-11-13 Cinsay, Inc. Interactive product placement system and method therefor
US9113214B2 (en) 2008-05-03 2015-08-18 Cinsay, Inc. Method and system for generation and playback of supplemented videos
KR101394541B1 (ko) * 2008-06-05 2014-05-13 삼성디스플레이 주식회사 유기 박막트랜지스터, 그의 제조방법 및 이를 구비한유기발광표시장치
US8237677B2 (en) * 2008-07-04 2012-08-07 Tsinghua University Liquid crystal display screen
US8390580B2 (en) 2008-07-09 2013-03-05 Tsinghua University Touch panel, liquid crystal display screen using the same, and methods for making the touch panel and the liquid crystal display screen
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
KR101592012B1 (ko) 2008-12-01 2016-02-05 삼성디스플레이 주식회사 유기 발광표시 장치 및 그 제조 방법
GB2469507B (en) 2009-04-16 2011-05-04 Cambridge Display Tech Ltd Organic thin film transistors
GB0909721D0 (en) * 2009-06-05 2009-07-22 Plastic Logic Ltd Dielectric seed layer
CN101924816B (zh) * 2009-06-12 2013-03-20 清华大学 柔性手机
TW201119110A (en) * 2009-11-18 2011-06-01 Metal Ind Res & Dev Ct Fabrication method of organic thin-film transistors
KR101615636B1 (ko) * 2009-12-08 2016-04-27 삼성전자주식회사 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치
TWI458098B (zh) * 2009-12-31 2014-10-21 Au Optronics Corp 薄膜電晶體
JP2012023199A (ja) 2010-07-14 2012-02-02 Rohm Co Ltd ショットキバリアダイオード
JP5757142B2 (ja) * 2011-04-11 2015-07-29 大日本印刷株式会社 有機半導体素子の製造方法
US10186661B2 (en) * 2015-03-02 2019-01-22 The Regents Of The University Of California Blade coating on nanogrooved substrates yielding aligned thin films of high mobility semiconducting polymers
US10008683B2 (en) * 2012-09-07 2018-06-26 The Regents Of The University Of California Flexible organic transistors with controlled nanomorphology
KR101532310B1 (ko) * 2013-02-18 2015-06-29 삼성전자주식회사 2차원 소재 적층 플렉서블 광센서
EP4164214A1 (en) 2013-09-11 2023-04-12 AiBuy, Inc. Dynamic binding of live video content
CN105579997A (zh) 2013-09-27 2016-05-11 辛赛股份有限公司 补充内容的n-层复制
US10701127B2 (en) 2013-09-27 2020-06-30 Aibuy, Inc. Apparatus and method for supporting relationships associated with content provisioning
GB2519081B (en) * 2013-10-08 2019-07-03 Flexenable Ltd Electronic devices including organic materials
JP2015111741A (ja) * 2015-03-12 2015-06-18 セイコーエプソン株式会社 半導体装置
EP3623865B1 (en) * 2017-05-10 2021-10-20 National Institute for Materials Science Electrochromic device using organic/metal hybrid polymer and method for producing same
KR102573780B1 (ko) * 2018-09-28 2023-08-31 엘지디스플레이 주식회사 표시 장치
JP2022018426A (ja) * 2020-07-15 2022-01-27 株式会社ジャパンディスプレイ 表示装置
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation
CN112117333A (zh) * 2020-09-24 2020-12-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN117747654A (zh) * 2022-09-14 2024-03-22 乂馆信息科技(上海)有限公司 一种新型拓扑的hemt器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
US6326640B1 (en) * 1996-01-29 2001-12-04 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
US5981970A (en) * 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
JPH11142850A (ja) * 1997-11-05 1999-05-28 Hitachi Ltd 偏光照射方法とその装置
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
AU777444B2 (en) * 1999-06-21 2004-10-14 Flexenable Limited Aligned polymers for an organic TFT
GB9914489D0 (en) * 1999-06-21 1999-08-25 Univ Cambridge Tech Transistors
CA2469912A1 (en) * 2001-12-19 2003-06-26 Avecia Limited Organic field effect transistor with an organic dielectric
JP4136482B2 (ja) * 2002-06-20 2008-08-20 キヤノン株式会社 有機半導体素子、その製造方法および有機半導体装置
US7176617B2 (en) * 2002-07-01 2007-02-13 Seiko Epson Corporation Composition, method of forming film, film formation device, electro-optical device, method of manufacturing the same, organic electroluminescent device, method of manufacturing the same, device and method of manufacturing the same, and electronic apparatus
US6803262B2 (en) * 2002-10-17 2004-10-12 Xerox Corporation Process using self-organizable polymer
KR100916602B1 (ko) * 2002-11-11 2009-09-11 엘지디스플레이 주식회사 소다라임 글라스를 이용한 액정표시장치와 그 제조방법
US7285440B2 (en) * 2002-11-25 2007-10-23 International Business Machines Corporation Organic underlayers that improve the performance of organic semiconductors
US7294877B2 (en) * 2003-03-28 2007-11-13 Nantero, Inc. Nanotube-on-gate FET structures and applications
US6927108B2 (en) * 2003-07-09 2005-08-09 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method

Also Published As

Publication number Publication date
TW200514141A (en) 2005-04-16
KR20050010494A (ko) 2005-01-27
US20050029514A1 (en) 2005-02-10
US7585697B2 (en) 2009-09-08
KR100641376B1 (ko) 2006-10-31
TWI284927B (en) 2007-08-01
US20070099333A1 (en) 2007-05-03
JP2005051199A (ja) 2005-02-24

Similar Documents

Publication Publication Date Title
JP4325479B2 (ja) 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
US7390694B2 (en) Method for manufacturing an organic semiconductor device, as well as organic semiconductor device, electronic device, and electronic apparatus
US8105870B2 (en) Method for manufacturing semiconductor device, semiconductor device, semiconductor circuit, electro-optical device, and electronic apparatus
JP4888043B2 (ja) 有機半導体用組成物、トランジスタの製造方法、アクティブマトリクス装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
US20060102894A1 (en) Electronic device, method of manufacturing an electronic device, and electronic apparatus
JP2004146430A (ja) 有機薄膜トランジスタ、有機ｔｆｔ装置およびそれらの製造方法
KR20070100167A (ko) 트랜지스터, 화소 전극 기판, 전기 광학 장치, 전자 기기및 반도체 소자의 제조 방법
JP2005243822A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
CN103855085A (zh) 薄膜器件、薄膜器件制造方法和显示器制造方法
JP2010224403A (ja) アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器
JP5655421B2 (ja) 半導体装置、表示装置、および電子機器
US20070295960A1 (en) Semiconductor device, electro-optical device, electronic apparatus, and method of producing semiconductor device
JP2012038924A (ja) 半導体装置、表示装置、および電子機器
JP5132880B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
US7897216B2 (en) Method for manufacturing organic device and electronic apparatus
JP4419425B2 (ja) 有機薄膜トランジスタ素子
US7563638B2 (en) Semiconductor device and method for manufacturing the same
JP2007227595A (ja) 有機薄膜トランジスタの製造方法
JP2008235607A (ja) 薄膜トランジスタ、配線基板、表示装置および電子機器
JP4419365B2 (ja) 有機薄膜トランジスタの製造方法、電気光学装置の製造方法
JP2007238724A (ja) 液状材料、膜付き基板の製造方法、電気光学装置の製造方法および電子機器の製造方法
JP2013089760A (ja) 積層構造、有機半導体素子、配線および表示装置、並びに有機半導体素子の製造方法
JP2006156983A (ja) 半導体装置とその作製方法
JP2006148114A (ja) 半導体を利用した薄膜トランジスタ表示板及びその製造方法
US20080073648A1 (en) Thin film transistor array panel and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090601

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees