KR101628254B1 - 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents
박막 트랜지스터 표시판 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR101628254B1 KR101628254B1 KR1020090088848A KR20090088848A KR101628254B1 KR 101628254 B1 KR101628254 B1 KR 101628254B1 KR 1020090088848 A KR1020090088848 A KR 1020090088848A KR 20090088848 A KR20090088848 A KR 20090088848A KR 101628254 B1 KR101628254 B1 KR 101628254B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistive contact
- film
- contact member
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000010409 thin film Substances 0.000 title abstract description 51
- 238000004519 manufacturing process Methods 0.000 title description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 238000009792 diffusion process Methods 0.000 claims abstract description 47
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000001681 protective effect Effects 0.000 claims abstract description 24
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims description 68
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 claims description 24
- 239000010949 copper Substances 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 13
- 230000002265 prevention Effects 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 12
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 182
- 229910000881 Cu alloy Inorganic materials 0.000 abstract description 9
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 119
- 229910021417 amorphous silicon Inorganic materials 0.000 description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 229910052710 silicon Inorganic materials 0.000 description 32
- 239000010703 silicon Substances 0.000 description 32
- 238000003860 storage Methods 0.000 description 28
- 239000003990 capacitor Substances 0.000 description 24
- 239000004973 liquid crystal related substance Substances 0.000 description 23
- 239000004020 conductor Substances 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 15
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 239000011572 manganese Substances 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 229910052748 manganese Inorganic materials 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 239000011368 organic material Substances 0.000 description 9
- 229910000914 Mn alloy Inorganic materials 0.000 description 8
- HPDFFVBPXCTEDN-UHFFFAOYSA-N copper manganese Chemical compound [Mn].[Cu] HPDFFVBPXCTEDN-UHFFFAOYSA-N 0.000 description 8
- 206010034972 Photosensitivity reaction Diseases 0.000 description 7
- 230000036211 photosensitivity Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000001055 blue pigment Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 239000001056 green pigment Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000001054 red pigment Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 형성되며 있으며 게이트 전극을 가지는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되며 상기 게이트 전극과 중첩하는 반도체층, 상기 반도체층의 상부에 위치하는 제1 저항성 접촉 부재, 상기 저항성 접촉 부재 위에 형성되어 있으며, 질소 및 상기 저항성 접촉 부재와 동일한 물질을 포함하는 확산 방지층, 상기 확산 방지층의 상부에 위치하는 제2 저항성 접촉 부재, 상기 제2 저항성 접촉 부재 상부에 위치하는 소스 전극, 드레인 전극 및 상기 게이트선과 교차하는 데이터선을 포함하며, 구리와 망간의 합금으로 이루어진 데이터 패턴, 상기 데이터 패턴 상부에 형성된 보호막, 그리고, 상기 보호막 상부에 형성되어, 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함한다.
구리합금, 망간, 저항성 접촉 부재, 질소, 박막트랜지스터
Description
본 발명은 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 저저항의 도전 물질로 이루어진 신호선을 가지는 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화 소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
이러한 액정 표시 장치에서, 신호 지연을 방지하기 위하여 영상 신호를 전달하는 게이트선 또는 데이터선은 알루미늄(Al), 구리(Cu), 은(Ag) 또는 알루미늄 합금(Al alloy), 구리 합금(Cu alloy), 은 합금(silver alloy) 등과 같이 낮은 비저항 물질을 사용하는 것이 일반적이다. 상기 저저항 물질들은 물리적 또는 화학적 특성이 약하기 때문에 트랜지스터를 구성하였을 때, 하부의 반도체 층으로 확산하여 트랜지스터를 망가뜨리거나, 트랜지스터의 온 전류(on current)가 낮아져 트랜지스터로 사용할 수 없게 된다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 표시 특성을 향상시킬 수 있는 박막트랜지스터 표시판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 형성되며 있으며 게이트 전극을 가지는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되며 상기 게이트 전극과 중첩하는 반도체층, 상기 반도체층의 상부에 위치하는 제1 저항성 접촉 부재, 상기 저항성 접촉 부재 위에 형성되어 있으며, 질소 및상기 저항성 접촉 부재와 동일한 물질을 포함하는 확산 방지층, 상기 확산 방지층의 상부에 위치하는 제2 저항성 접촉 부재, 상기 제2 저항성 접촉 부재 상부에 위치하는 소스 전극, 드레인 전극 및 상기 게이트선과 교차하는 데이터선을 포함하며, 구리와 망간의 합금으로 이루어진 데이터 패턴, 상기 데이터 패턴 상부에 형성된 보호막, 그리고, 상기 보호막 상부에 형성되어, 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함한다.
상기 반도체층은 상기 소스 전극과 드레인 전극 사이를 제외하고, 데이터 패턴과 거의 동일한 평면 패턴을 가지며, 상기 게이트선은 구리를 포함하는 배선일 수 있다. 상기 박막 트랜지스터 표시판은 절연 기판 위에 형성되며 상기 화소 전극 아래에 위치하는 적, 녹, 청의 색필터를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막, 반도체층을 형성하고, 상기 반도체층 위에 도전성 불순물 이온이 도핑된 제1 저항성 접촉부재, 확산 방지층, 제2 저항성 접촉부재를 차례로 형성하는 단계, 상기 제2 저항성 접촉 부재와 중첩하는 소스 전극 및 드레인 전극을 포함하며 구리와 망간을 포함하는 데이터 패턴을 형성하는 단계, 상기 데이터 패턴 상부에 보호막을 형성하는 단계, 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기 데이터 패턴은 표면에 망간 산화막을 포함하며, 상기 확산 방지층은 상기 제1 저항성 접촉 부재와 동일 성분 및 질소를 포함할 수 있다. 상기 반도체층, 제1 저항성 접촉층, 확산 방지층, 제2 저항성 접촉층, 소스 전극 및 드레인 전극을 포함하는 데이터 패턴은 한번의 노광 공정을 통해서 그 패턴이 형성될 수 있다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 형성되며 있으며 게이트 전극을 가지는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되며 상기 게이트 전극과 중첩하는 반도체층, 상기 반도체층의 상부에 위치하는 제1 저항성 접촉 부재, 상기 저항성 접촉 부재 위에 형성되어 있으며, 질소 및 상기 저항성 접촉 부재와 동일한 물질을 포함하는 확산 방지층, 상기 확산 방지층의 상부에 위치하는 제2 저항성 접촉 부재, 상기 제2 저항성 접촉 부재 상부에 치하는 소스 전극, 드레인 전극 및 상기 게이트선과 교차하는 데이터선을 포함하고, 구리와 망간의 합금으로 이루어지며,표면부는 망간산화막으로 이루어진 데이터 패턴, 상기 데이터 패턴 상부에 형성된 보호막, 그리고, 상기 보호막 상부에 형성되어, 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함한다.
상기 반도체층은 상기 소스 전극과 드레인 전극 사이를 제외하고, 데이터 패턴과 거의 동일한 평면 패턴을 가지며, 상기 게이트선은 구리를 포함하는 배선일 수 있다. 상기 박막 트랜지스터 표시판은 화소 전극 아래에 위치하는 적, 녹, 청의 색필터를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막, 반도체층을 형성하고, 상기 반도체층 위에 도전성 불순물 이온이 도핑된 제1 저항성 접촉부재, 확산 방지층, 제2 저항성 접촉부재를 차례로 형성하 는 단계, 상기 제2 저항성 접촉 부재와 중첩하는 소스 전극 및 드레인 전극을 포함하며 구리와 망간을 포함하는 데이터 패턴을 형성하는 단계, 상기 데이터 패턴 상부에 컬러필터를 형성하는 단계, 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기 데이터 패턴은 표면에 망간 산화막을 포함할 수 있으며, 상기 확산 방지층은 상기 제1 저항성 접촉 부재와 동일 성분 및 질소를 포함한다. 상기 반도체층, 제1 저항성 접촉층, 확산 방지층, 제2저항성 접촉층, 소스 전극 및 드레인 전극을 포함하는 데이터 패턴은 한번의 노광공정을 통해서 그 패턴이 형성된다.
본 발명의 실시예들에 따르면, 구리합금막의 하부에 질소를 포함하는 확산 방지층을 형성하여 도전막의 금속이 반도체층으로 확산되는 것을 방지한다. 따라서 고품질의 박막 트랜지스터 표시판을 제공할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부 분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이제 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
<제1 실시예>
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 평면도고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 1을 참조하면, 액정 표시장치용 박막 트랜지스터는 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)을 포함한다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이루고 있으며, 게이트선(121)의 다른 일부는 화소 영역(190)으로 돌출하여 복수의 확장부(expansion, 127)를 이룬다. 게이트 전극(124)는 게이트 라인(121)으로부터 연장되어 돌출부 형상을 가질 수 있다.
데이터 패턴은 데이터선(171), 소스 전극(173) 및 드레인 전극(175)을 포함한다. 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)과 중첩한다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(154)과 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)에 대응된다. 데이터 패턴은 유지 축전기용 도전체(177)를 더 포함할 수 있으며, 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
상기 박막 트랜지스터(thin film transistor, TFT)로부터 전압을 받는 화소 전극(190)은 접촉구(185)를 통해서 상기 박막트랜지스터의 드레인 전극(175)과 연결되어 있다.
화소 전극(190)과 접촉구(187)를 통해서 연결된 유지 축전기용 도전체(177)는 하부에 위치하는 게이트선의 확장부(127)과 유지 축전기를 형성하여 박막트랜지스터가 턴 오프 된 후에도 화소 전극에 전압을 유지시켜 준다.
상기 유지 축전기용 도전체(177)는 데이터선과 동일한 물질로 형성될 수 있으며, 유지 축전기용 도전체(177)는 게이트선의 확장부(127)와 중첩한다.
저 유전율의 유기 물질로 보호막(180)을 형성하는 경우에는 화소 전극(190)을 이웃하는 게이트선(121) 및 데이터선(171)과 중첩하여 개구율을 높일 수도 있다.
도 2를 참고하여 단면도를 설명하면, 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121) 및 게이트 전극(124)이 형성되어 있다.
게이트선(121)은 알루미늄(Al)이나 알루미늄 합금, 구리, 구리 합금, 은, 은합금, 금, 금 합금 등의 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금, 예를 들어, 몰리브덴-텅스텐(MoW) 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 예를 들어, 상기 게이트선은 하부막과 상부막을 포함하는 이중막 구조를 가질 수 있으며, 하부막과 상 부막의 조합의 예로는, 알루미늄/몰리브덴, 또는 알루미늄 합금/몰리브덴(Mo), 알루미늄/타이타늄, 타이타늄/구리, 몰리브덴/구리 등을 들 수 있다.
게이트선(121) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 반도체층(154)이 형성되어 있다. 상기 반도체층(154)은 게이트 전극(124)과 중첩한다.
반도체층(154)의 상부에는 실리사이드(silicide) 또는 불순물이 고농도로 도핑되어 있는 제1 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 제1 저항성 접촉 부재(161,165)는 쌍을 이루어 상기 반도체층(154) 위에 위치한다. 예를 들어, 제1 저항성 접촉 부재는 서로 이격된 제1 저항성 접촉 패턴(161) 및 제2 저항성 접촉 패턴(165)를 포함할 수 있다. 예를 들면 제1 저항성 접촉 부재(161,165)는 n형 불순물이 도핑된 비정질 규소 층 일수 있다.
그리고 상기 제1 저항성 접촉 부재(161, 165) 위에는 확산 방지층(643, 645)이 형성되어 있다. 확산 방지층(643, 645)은 저항성 접촉 부재(161, 165)와 동일한 물질에 산소 또는 질소를 더 포함할 수 있다. 예를 들면 n형 불순물이 도핑된 비정질 규소에 질소를 포함하는 구성이거나, n형 불순물이 도핑된 비정질 규소에 산소를 포함하는 구성일 수 있다. 예를 들면, 상기 확산 방지층(643, 645)은 상기 제1 저항성 접촉 부재(161, 165)에 질소 소스를 제공하여 형성될 수 있다. 이때 확산 방지층(643, 645)은 제1 저항성 접촉 부재(161, 165)와 동일한 평면 패턴을 가진 다. 따라서, 확산 방지층(643, 645)은 서로 이격된 제1 확산 방지 패턴(643) 및 제2 확산 방지 패턴(165)를 포함할 수 있다.
확산 방지층(643, 645)은 소스 전극(173) 및 드레인 전극(175)의 금속 입자가 반도체층으로 확산되는 것을 방지한다. 그리고 확산방지층은 저항성 접촉 부재와 더불어 소스 전극(173) 및 드레인 전극(175)과 반도체층 사이의 접촉 저항을 낮추어 주는 역할을 한다.
상기 확산 방지층(643,645)의 상부에는 제2 저항성 접촉 부재(162,166)가 형성되어 있다. 예를 들어, 제2 저항성 접촉 부재는 서로 이격된 제3 저항성 접촉 패턴(162) 및 제4 저항성 접촉 패턴(166)를 포함할 수 있다. 제2 저항성 접촉 부재(162,166)는 상기 제1 저항성 접촉 부재와 동일한 조성으로 이루어져 있을 수 있다.
반도체층(154), 제1 저항성 접촉 부재(161, 165) 및 제2 저항성 접촉 부재(162,166)의 측면은 기판의 상면과 예각을 형성하도록 경사져 있을 수 있다.
제2 저항성 접촉 부재(162, 166) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171), 복수의 소스전극(source electrode)(173), 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.
소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)과 중첩한다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(154)과 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이에 형성된다. 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)는 구리와 망간의 합금으로 이루어져 있다. 상기 구리-망간 합금은 구리를 주성분으로 한다. 구리-망간 합금은 적층시에는 하나의 합금 막으로 형성되지만, 어닐링 등의 열처리를 통해서 망간이 막의 표면으로 이동하여 구리합금막의 접촉특성을 강화하고, 구리합금막의 저항을 낮춘다. 또한, 표면의 망간막이 구리가 반도체층 및 저항성 접촉부재로 확산하는 것을 방지한다. 열처리 등을 통해서 표면의 망간막은 망간 산화막으로 존재 할 수 있다.
본 발명의 실시예에서는 데이터선(171), 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)의 중간막(171b, 173b, 175b, 177b)은 주로 구리로 이루어져 있고, 상기 중간막의 둘레에는 표면막(171a, 173a, 175a, 177a)으로 둘러 쌓여 있고, 상기 표면막은 주로 망간산화막으로 이루어져 있다.
상기 반도체층(154)은 소스 전극(173)과 드레인 전극(175) 사이에서 소스 전극(173) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있다.
데이터선(171), 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177) 위에는 보호막(passivation laver, 180)이 형성되어 있다. 상기 보호막은 유기막이나 무기막 등으로 형성 될 수 있다. 보호막(180)은 감광성(photosensitivity)을 가지는 유기 물질로 형성할 수 있으며, 무기막과 유기막의 적층으로 구성 될 수도 있다.
예를 들어, 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)이 드러난 부분에 보호막(180)의 유기 물질이 접하는 것을 방지하기 위해 보호막(180)은 유기막의 하부에 질화 규소 또는 산화 규소로 이루어진 절연막(도시하지 않음)이 추가될 수 있다.
보호막(180)에는 드레인 전극(175), 유지 축전기용 도전체(177), 데이터선(171)의 끝 부분을 각각 드러내는 복수의 접촉구(contact hole)(185, 187, 182)가 형성되어 있다. 보호막과 게이트 절연막에 형성된 접촉구(181)은 게이트선의 끝 부분을 드러낸다. 이때 데이터선(171)의 끝 부분 및 게이트선의 끝 부분은 필요에 따라 게이트선 및 데이터선(171) 보다 넓은 폭을 가질 수도 있다.
보호막(180) 위에는 IZO 또는 ITO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81,82)가 형성되어 있다.
화소 전극(190)은 접촉구(185, 187)를 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받으며, 또한, 유지 축전기용 도전체(177)와 전기적으로 연결되어, 화소 전극(190)의 데이터 전압이 유지 축전기용 도전체(177)에 인가된다.
접촉 보조 부재(81,82)는 접촉구(181, 182)를 통하여 데이터선(171) 및 게이트선의 끝 부분과 각각 연결된다. 접촉 보조 부재(81,82)는 게이트선(121) 및 데이터선(171)의 각 끝 부분과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하 고 이들을 보호한다. 상기 접촉 보조 부재(81,82)는 화소 전극(190)과 동일한 물질로 형성 될 수 있다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 기판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
<제 1 실시예에 따른 제조 방법>
그러면, 도 1 내지 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3a 내지 도 6b을 참고로 하여 상세히 설명한다.
도 3a, 도 4a, 도 5a, 도 6a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 평면도로서 그 순서에 따라 나열한 것이고, 도 3b는 도 3a의 IIIb-IIIb선을 따라 자른 단면도이고, 도 4b는 도 4a의 IVb-IVb선을 따라 자른 단면도이고, 도 5b는 도 4a의 Vb-Vb선을 따라 자른 단면도이고, 도 6b는 도 6a의 VIb-VIb선을 따라 자른 단면도이다.
먼저, 도 3a 및 도 3b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 스퍼터링(sputtering) 따위로 도전막을 형성한 후 사진 식각 공정으로 복수의 게이트 전극(124)을 가지는 게이트선(121)을 형성한다. 예를 들어, 게이트 전극(124)는 이후 형성되는 반도체층과 중첩되는 영역에 의해 정의될 수 있다. 게이트선(121)의 일부는 돌출하여 복수의 확장부(expansion, 127)를 형성한다.
게이트선(121) 및 게이트 전극(124)을 덮도록 게이트 절연막(140), 비정질 규소막(150), 제1 불순물 규소막(160), 불순물 질소 규소막(600) 및 제2 불순물 규소막(160-1)을 연속으로 형성한다. 비정질 규소막(150)은 진성 비정질 규소(intrinsic amorphous silicon)로 이루어지고, 제1, 2 불순물 규소막(160,160-1)은 도전성 불순물 이온이 고농도로 도핑된 비정질 규소(extrinsic amorphous silicon)로 이루어지고, 불순물 질소 규소막(600)은 도전성 불순물 이온 및 질소가 도핑되어 있는 비정질 규소로 이루어진다.
게이트 절연막(140)은 질화 규소 또는 산화 규소로 2,000∼5,000Å의 두께로 형성하는 것이 바람직하다. 그리고 규소를 포함하는 사중막(150, 160, 600, 160-1)은 동일 챔버에서 인-시츄(in-situ) 공정으로 형성할 수 있는데, 먼저 비정질 규소막(150)을 형성한 후 N형 도전성 불순물 이온을 첨가하여 제1 불순물 규소막(160)을 형성하고, 동일한 챔버에서 NH3 또는 N2 기체를 주입하여 불순물 질소 규소막(600)을 형성하고, 다시 질소 소스 가스를 제거한 뒤, N형 도전성 불순물 이온을 포함하는 규소막을 형성하여 제2 불순물 규소막(160-1)을 형성한다.
여기서, 비정질 규소막(150)을 형성한 후 N형 도전성 불순물 이온을 첨가하여 제1 불순물 규소막(160)을 형성하고 난 뒤, 이온 주입(ion implantation), 플라즈마 처리(plasma treatment)등의 질화 처리를 통하여 불순물 질소 규소막(600)을 형성 할 수도 있다. 따라서, 상기 불순물 질소 규소막(600)의 질소는 도핑된 불순물로 및/또는 질화물로 존재할 수 있다. 그 후에 다시 비정질 규소막을 형성한 후 N형 도전성 불순물 이온을 첨가하여 제2 불순물 규소막(160-1)을 형성할 수도 있다. 여기서 불순물 질소 규소막의 두께는 10-100 ㅕ정도 일 수 있다.
비정질 규소막(150)은 박막 트랜지스터의 채널을 형성하며, 제1, 2 불순물 규소막(160,160-1)은 상부의 도전층과 하부의 비정질 규소막의 접촉 저항을 줄여주고, 불순물 질소 규소막(600)은 상부의 도전층이 비정질 규소막으로 도전층의 입자가 확산되는 것을 방지한다.
다음 도 4a 및 도 4b에 도시한 바와 같이, 사진 식각 공정으로 불순물 질소 규소막(600), 제1, 2 불순물 규소막(160, 160-1) 및 비정질 규소막(150)을 식각하여 확산 방지패턴(640), 불순물 반도체 패턴(164, 164-1), 반도체층(154)을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 기판(110) 위에 스퍼터링 등의 방법으로 도전막을 적층하여 데이터 패턴용 도전막을 형성한다. 이때 도전막은 구리-망간 합금으로 형성될 수 있다.
이후 도전막 위에 감광막을 형성하고 이를 식각 마스크로 도전막을 패터닝하여 데이터 패턴을 형성한다. 구체적으로, 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 복수의 유지 축전기용 도전체(177)를 형성한다.
이어, 데이터선(171) 및 드레인 전극(175) 상부의 감광막을 제거하거나 그대로 둔 상태에서, 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 확산 방지 패턴(640), 불순물 반도체패턴(164, 164-1)을 제 거함으로써 확산 방지층(643, 645), 제1 저항성 접촉 부재(161, 165), 제2 저항성 접촉 부재(162, 166)을 완성하는 한편, 그 아래의 반도체층(154)을 노출시킨다.
이처럼 확산 방지층(643, 645)을 형성하면 데이터선을 이루는 금속 입자가 반도체층(154)으로 확산되는 것을 방지할 있다. 또한, 확산 방지층(643, 645) 내의 질소 이온은 N형 도전성 불순물 이온과 같이 소스 전극 및 드레인 전극(173, 175) 과 반도체층(154) 사이의 접촉 저항을 감소시킨다.
다음으로, 도 6a 및 도 6b에 도시한 바와 같이, 기판 위에 노출된 반도체(154) 부분을 덮도록 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 보호막(passivation layer)(180)을 형성한다.
보호막 형성시의 온도로 인하여, 구리-망간 합금막의 망간이 막의 표면으로 확산하여 데이터 라인(171), 소스 전극(173), 드레인 전극(175), 유지 축전기용 도전체(177)의 표면에 망간산화막(171a, 173a, 175a, 177a)이 형성 될 수 있다. 상기 망간 산화막은 내부의 구리막(171b, 173b, 175b, 177b)을 둘러싼다.
그런 다음 보호막(180)을 사진 식각 공정으로 식각하여 복수의 접촉구(181, 182, 185, 187)를 형성한다.
감광성을 가지는 유기 물질로 보호막을 형성하는 경우에는 사진 공정만으로 접촉구를 형성할 수 있다.
접촉구(182, 185, 187)는 데이터선(171)의 끝부분, 드레인 전극(175), 유지 축전기용 도전체(177)를 드러낸다. 이때, 게이트선(121)의 끝 부분을 드러내는 접촉구(181)를 형성하거나 게이트선(121)과 동일한 층으로 이루어진 다른 박막을 드러내는 경우에는 게이트 절연막(140)도 함께 식각한다.
다음, 마지막으로 도 1 및 도 2에 도시한 바와 같이, 기판 위에 IZO 또는 ITO막을 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(190)과 접촉 보조 부재(81, 82)를 형성한다.
화소 전극(190)이 형성된 어레이 기판을 열처리 할 수 있다. 이때, 구리-망간 합금막의 망간이 표면으로 석출되어, 표면에서 망간 산화막을 형성 할 수도 있다.
<제2 실시예>
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 평면도고, 도 8은 도 7의 VIII-VIII선을 따라 자른 단면도이다.
본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조는 대개 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판(제1 실시예)의 층상 구조와 유사하다.
도 7을 참조하면, 도 1 및 도 2에 도시한 박막 트랜지스터 표시판(제1 실시예)과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 게이트선(121)과 동일한 층에 게이트선(121)과 전기적으로 분리된 유지 전극선(131)을 두어 드레인 전극(175)과 중첩시켜 유지 축전기를 형성한다. 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 외부로부터 인가 받으며, 화소 전극(190)과 게이트선(121) 의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있으며, 화소의 개구율을 극대화하기 위해 화소 영역의 가장자리에 배치할 수도 있다.
도 8을 참조하면, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 반도체층(154), 제1 저항성 접촉층(161, 165), 확산 방지층(643, 645), 제2 저항성 접촉층(162, 166)이 차례로 형성되어 있다. 구체적으로, 제1 저항성 접촉층은 서로 이격된 제1 저항성 접촉 패턴(161) 및 제2 저항성 접촉 패턴(165)를 포함하고, 확산 방지층은 서로 이격된 제1 확산 방지 패턴(643) 및 제2 확산 방지 패턴(645)를 포함하고, 제2 저항성 접촉층은 서로 이격된 제3 저항성 접촉 패턴(162) 및 제4 저항성 접촉 패턴(166)을 포함한다.
상기 제2 저항성 접촉층(162, 166)의 상부에는 소스 전극(173)을 포함하는 데이터선(171), 드레인 전극(175)을 포함하는 데이터 패턴이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180)에는 접촉구(182, 185)가 형성되어 있으며, 보호막(180) 위에는 화소 전극(190)과 접촉 보조 부재(82)가 형성되어 있다. 화소 전극(190)은 접촉구(185)를 통하여 드레인 전극(175)과 연결된다.
반도체층(154)은 박막 트랜지스터의 채널부(소스전극과 드레인 전극사이)를 제외하면 데이터선(171), 드레인 전극(175), 소스전극(173), 확산 방지층(643, 645) 및 제1, 제2 저항성 접촉 부재(161, 162, 165, 166)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 반도체층(154)은 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다. 도 7의 평면도에서는 데이터선의 하부에 반도체층, 제1, 2 저항성 접촉부재, 확산방지막이 동일한 평면모양으로 위치하여 있음을 보여준다.
또한, 데이터선(171)은 끝 부분에 구동 회로와 연결하기 위한 접촉부를 가지는데, 접촉부인 데이터선(171)의 끝 부분은 보호막(180)에 형성되어 있는 접촉구(182)를 통하여 노출되어 있다. 그리고 각각의 접촉구(182)를 통해 보호막(180)의 상부에 형성되어 있는 접촉 보조 부재(82)와 각각 연결되어 있다. 게이트선(121)도 외부 구동 회로와 연결 시에는 이러한 접촉부를 가질 수 있다.
<제2 실시예에 따른 제조 방법>
도 9a 내지 도 13b을 참조하여, 제2 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 상세히 설명한다.
도 9a, 도 12a 및 도 13a는 제2 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 평면도로 이고, 도 9b는 도 9a의 IXb-IXb선을 따라 자른 단면도이고, 도 10은 도 9b의 다음 단계에서의 단면도이고, 도 11는 도 10의 다음 단계에서의 단면도이고, 도 12b는 도 12a의 XIIb-XIIb선을 따라 자른 단면도이고, 도 13b는 도 13a의 XIIIb-XIIIb선을 따라 자른 단면도이다.
먼저, 도 9a 및 도 9b에 도시한 바와 같이, 기판(110) 위에 도전막을 형성한 후 사진 식각 공정으로 게이트 전극(124)을 가지는 게이트선(121), 유지 전극선(131)을 형성한다. 이때 도전막은 제1 실시예와 동일한 방법으로 동일한 물질로 형성한다.
다음 도 10에 도시한 바와 같이, 게이트선(121), 유지전극선(131) 및 게이트 전극(124)을 덮도록 게이트 절연막(140), 비정질 규소막(150), 제1 불순물 규소막(160), 불순물 질소 규소막(600), 제2 불순물 규소막(160-1)을 연속으로 적층한다. 비정질 규소막(150)은 진성 비정질 규소(intrinsic amorphous silicon)로 이루어지고, 제1, 2 불순물 규소막(160,160-1)은 도전성 불순물 이온이 고농도로 도핑된 비정질 규소(extrinsic amorphous silicon)로 이루어지고, 불순물 질소 규소막(600)은 도전성 불순물 이온 및 질소가 포함되어 있는 비정질 규소로 이루어질 수 있다.
게이트 절연막은 질화 규소 또는 산화 규소로 약 2,000∼5,000Å의 두께로 형성하는 것이 바람직하다. 그리고 규소를 포함하는 사중막은 동일 챔버에서 인-시츄 공정으로 형성할 수 있는데, 먼저 비정질 규소막(150)을 형성한 후 N형 도전성 불순물 이온을 첨가하여 제1 불순물 규소막(160)을 형성한 뒤, NH3 또는 N2 기체를 주입하여 불순물 질소 규소막(600)을 형성한다. 연이어 질소 소스 가스를 제거하고 제1 불순물 규소막(160)을 형성한 것과 같이 제2 불순물 규소막(160-1)을 형성한다.
여기서, 비정질 규소막(150)을 형성한 후 N형 도전성 불순물 이온을 첨가하여 제1 불순물 규소막(160)을 형성하고 난 뒤, 이온 주입(ion implantation), 플라즈마 처리(plasma treatment)등의 질화 처리를 통하여 불순물 질소 규소막(600)을 형성 할 수도 있다. 그 후에 다시 비정질 규소막을 형성한 후, N형 도전성 불순물 이온을 첨가하여 제2 불순물 규소막(160-1)을 형성할 수도 있다.
제2 불순물 규소막(160-1) 위에 스퍼터링 등의 방법으로 금속을 증착하여 도전막(170)을 형성한다. 여기서 도전막(170)은 제1 실시예와 같이, 구리-망간의 합금일 수 있다.
이후 도전막(170) 위에 감광막을 형성한 후 노광 및 현상하여 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area)뿐 아니라 반투광 영역(transparent area)을 두는 것이 그 예이다. 반투광 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
적절한 공정 조건을 주면 감광막 패턴(52, 54)의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 12a 및 도 12b에 도시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 포함하는 데이터 패턴을 형성하고, 복수의 확산 방지층(643, 645), 제1, 2 저항성 접촉층(161, 162, 165, 166) 및 반도체 층(154)을 형성한다.
배선이 형성될 부분을 배선 영역(A)이라 하고, 채널이 형성되는 부분을 채널 영역(B)이라 하고, 채널 및 배선 영역을 제외한 영역을 기타 영역(C)이라 하자.
이러한 구조를 형성하는 순서의 한 예는 다음과 같다.
먼저, (1) 기타 영역(C)에서 도전막(170), 제1,2 불순물 규소막(160,160-1), 불순물 질소 규소막(600), 비정질 규소막(150)을 제거한다. (2) 채널 영역(B)에 위치한 감광막(54)을 제거한다. (3) 채널 영역(B)에 위치한 도전막(170), 제1,2 불순물 규소막(160,160-1), 불순물 질소 규소막(600)을 제거한다. 그리고 (4) 배선 영역(A)에 위치한 감광막(52)을 제거하는 순으로 진행하는 것이다.
그 외 방법으로는 (1) 기타 영역(C) 의 도전막(170)을 제거한다. (2) 채널 영역(B)에 위치한 감광막(54)을 제거한다. (3) 기타 영역(C)에 위치한 제1, 2 불순물 규소막(160,160-1), 불순물 질소 규소막(600), 비정질 규소막(150)을 제거한다. (4) 채널 영역(B)에 위치한 도전막(170)을 제거한다. (5) 배선 영역(A)에 위치한 감광막(52)을 제거한다. 그리고 (6) 채널 영역(B)에 위치한 제1, 2 불순물 규소막(160,160-1), 불순물 질소 규소막(600)을 제거하는 순으로 진행할 수 도 있다.
여기에서는 첫 번째 예에 대하여 설명한다.
먼저 도 11에 도시한 바와 같이, 기타 영역(C)에 노출되어 있는 도전막(170)을 제거한다. 아직 데이터선과 드레인 전극은 하나의 층으로 연결되어 있는 상태이다. 다음으로 기타 영역(C)에 위치한 불순물 규소막(160), 불순물 질소 규소막(600), 제2 불순물 규소막(160-1), 비정질 규소막(150)을 제거함과 더불어, 채널 영역(B)의 감광막(54)을 제거하여 하부의 도전막(170)을 노출시킨다.
채널 영역(B)의 감광막의 제거는 기타 영역(C)의 불순물 규소막(160), 불순물 질소 규소막(600), 제2 불순물 규소막(160-1), 비정질 규소막(150)의 제거와 동시에 하거나 따로 수행한다. 채널 영역(B)에 남아 있는 감광막(54) 찌꺼기는 애싱(ashing)으로 제거한다. 이 단계에서 반도체층(154)이 완성된다.
다음 도 12a 및 도 12b에 도시한 바와 같이, 채널 영역(B)에 위치한 도전막(170) 및 제1, 2 불순물 규소막(164,164-1), 불순물 질소 규소막(640)을 식각하여 제거한다. 또한, 남아 있는 배선 영역(A)의 감광막(52)도 제거한다.
이렇게 하면, 도전막(170)이 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)으로 분리되면서 완성되고, 불순물 규소막(160), 불순물 질소 규소막(600), 제2 불순물 규소막(160-1)이 식각되어, 제1 저항성 접촉층(161, 165), 확산방지층(643, 645), 제2 저항성 접촉층(162, 166)이 형성된다.
이때 채널 영역(B)에 위치한 비정질 규소막(154) 상부가 일부 제거되어 두께가 작아질 수도 있으며, 배선 영역(A)의 감광막(52)도 이때 어느 정도 식각될 수 있다.
여기서, 상기 반도체층, 제1 저항성 접촉층, 확산 방지층, 제2저항성 접촉층, 소스 전극 및 드레인 전극은 한번의 노광공정을 통해서 그 패턴이 형성된다.
다음, 도 13a 및 도 13b에 도시한 바와 같이, 데이터선(171), 소스 전극(173) 및 드레인 전극(175)에 의해 가려지지 않는 반도체층(154)을 덮도록 보호막(180)을 형성한다. 상기 보호막은 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 형성될 수 있다.
보호막(180)이 형성되는 온도에서 구리-망간 합금의 망간이 표면으로 석출되어 데이터 라인(171), 소스 전극(173), 드레인 전극(175)의 표면에 망간 산화막(171a, 173a, 175a)을 형성할 수 있다. 상기 망간 산화막은 내부의 구리막(171b, 173b, 175b)을 둘러싼다.
이후 보호막(180)을 노광 및 식각하여 접촉구(182, 185)를 형성한다. 이때 보호막(180)은 감광성을 가지지 않는 유기 물질로 형성할 수도 있으며, 감광성을 가지지 않을 경우에는 보호막(180) 위에 접촉구에 대응하는 개구를 갖는 감광막 패턴을 형성한 후 식각한다.
이어, 도 7 및 도 8에 도시한 바와 같이, 기판(110)에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉구(182)를 통해 데이터선의 한쪽 끝부분과 각각 연결되는 접촉 보조 부재(82), 접촉구(185)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.
화소 전극(190)이 형성된 어레이 기판을 열처리 할 수 있다. 이때, 구리-망간 합금막의 망간이 표면으로 석출되어, 표면에서 망간 산화막을 형성 할 수도 있다.
<제3 실시예>
이상 설명한 실시예와 달리 액정 표시 장치의 박막 트랜지스터 표시판에는 색필터가 함께 형성될 수 있다. 도 14는 본 발명의 제3 실시예에 따른 박막 트랜지 스터 표시판의 평면도고, 도 15는 도 14의 XV-XV-XV 선을 따라 자른 단면도이다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 도 14 및 도 15에 도시한 바와 같이, 대부분의 단층 구조가 제1 실시예와 동일하다.
그러나 제3 실시예에서는 제1 및 제2 실시예와 달리 보호막(도시하지 않음) 위에 색필터(230R, 230G, 230B)가 형성되어 있다. 상기 보호막은 무기 물질인 질화 규소 따위로 형성되는 것이 바람직하다. 색필터(230R, 230G, 230B)는 데이터선(171)에 의해 구획되는 화소 열을 따라 데이터선(171)과 나란한 방향으로 적, 녹, 청색 색필터(230R, 230G, 230B)가 길게 뻗어 있을 수 있으며, 화소 열에 교번하여 형성되어 있다.
여기서 적, 녹, 청색 색필터(230R, 230G, 230B)는 외부 회로와 접합되는 게이트선(121) 또는 데이터선(171)의 끝부분에는 형성하지 않는다. 그리고 인접하는 색필터의 가장자리는 데이터선(171) 상부에서 중첩되어 있다. 이처럼 색필터(230R, 230G, 230B)의 가장자리를 중첩하여 형성함으로써 화소 영역의 사이에서 누설되는 빛을 차단하는 기능을 가질 수 있다. 다른 방법으로, 데이터선(171)의 상부에서는 적, 녹, 청의 색필터(230R, 230G, 230B)를 함께 중첩하여 배치할 수도 있다.
그리고 색필터(230R, 230G, 230B) 위에 층간 절연막(180)이 더 형성되어 있다. 층간 절연막(180)은 색필터(230R, 230G, 230B)의 안료가 화소 전극(190)으로 유입되는 것을 방지하며, 색필터(230R, 230G, 230B)에 의해 생기는 단차를 보상하여 기판을 평탄화할 수 있다.
이처럼 색필터가 박막 트랜지스터 표시판에 형성되면 상부 표시판에 블랙 매 트릭스를 박막 트랜지스터 표시판에만 형성할 수 있으므로, 화소의 개구율을 증가시킨다.
<제3 실시예에 따른 제조 방법>
이상 설명한 본 발명의 실시예 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 도 16a 내지 도 17b를 참조하여 상세히 설명한다.
도 16a 및 도 17a는 제3 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 일 단계에서의 평면도고, 도 16b는 도 16a의 XVIb-XVIb선을 따라 자른 단면도이고, 도 17b는 도 16a의 XVIIb-XVIIb선을 따라 자른 단면도이다.
먼저, 제1 실시예의 도 3a 내지 도 5b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 게이트선(121), 게이트 절연막(140), 반도체층(154), 제1저항성 접촉 부재(161, 165), 확산 방지층(643, 645), 제2 저항성 접촉 부재(162,166), 데이터선(171), 소스 전극(173), 드레인 전극(175)을 형성한다.
그런 다음 도 16a 및 도 16b에 도시한 바와 같이, 적, 녹, 청색 안료를 포함하는 감광성 유기 물질을 각각 차례로 도포하고 각각의 사진 공정을 통하여 적, 녹, 청색 색필터(230R, 230G, 230B)를 차례로 형성한다. 이때 질화 규소 또는 산화 규소 등의 무기 물질을 적층하여 보호막(도시하지 않음)을 형성한 후 색필터를 형성할 수 있다. 상기 보호막은 색필터의 안료로부터 반도체층(154)을 보호한다.
마스크를 이용한 사진 공정으로 적, 녹, 청색 색필터(230R, 230G, 230B)를 형성할 때 드레인 전극(175) 및 유지 축전기용 도전체(177)와 대응하는 부분에 개구부(235, 237)를 형성한다.
이후, 도 17a 및 도 17b에 도시한 바와 같이, 색필터(230R, 230G, 230B)의 상부에 덮도록 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 층간 절연막(180)을 형성한다.
이후 층간 절연막(180)을 노광 및 식각하여 개구부(235, 237) 및 데이터 라인(171)의 끝단을 노출하는 접촉구(182, 185, 187)를 형성한다. 이때 층간 절연막(180)은 감광성을 가지지 않는 유기 물질로 형성할 수도 있으며, 감광성을 가지지 않을 경우에는 층간 절연막(180) 상부에 감광막 패턴을 형성한 후 식각한다.
이후 도 14 및 도 15에서 보는 바와 같이, 기판(110)에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 사진 식각 공정으로 개구부(235, 237) 및 접촉구(185, 187)를 통해 드레인 전극(175) 및 유지 축전기용 도전체 패턴(177)과 연결되는 화소 전극(190)을 형성한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 평면도다.
도 2는 도 1의 박막 트랜지스터 표시판을 II-II'선을 따라 잘라 도시한 단면도이다.
도 3a, 도 4a, 도 5a, 도 6a 및 도 7a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 평면도다.
도 3b는 도 3a의 IIIb-IIIb선을 따라 자른 단면도이다.
도 4b는 도 4a의 IVb-IVb선을 따라 자른 단면도이다.
도 5b는 도 4a의 Vb-Vb선을 따라 자른 단면도이다.
도 6b는 도 6a의 VIb-VIb선을 따라 자른 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 평면도다.
도 8은 도 7의 VIII-VIII선을 따라 자른 단면도이다.
도 9a, 도 12a 및 도 13a는 제2 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 평면도다.
도 9b는 도 9a의 IXb-IXb선을 따라 자른 단면도이다.
도 10은 도 9b의 다음 단계에서의 단면도이다.
도 11는 도 10의 다음 단계에서의 단면도이다.
도 12b는 도 12a의 XIIb-XIIb선을 따라 자른 단면도이다.
도 13b는 도 13a의 XIIIb-XIIIb선을 따라 자른 단면도이다.
도 14는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 평면도다.
도 15는 도 14의 XV-XV선을 따라 자른 단면도이다.
도 16a 및 도 17a는 제3 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 일 단계에서의 평면도다.
도 16b는 도 16a의 XVIb-XVIb선을 따라 자른 단면도이다.
도 17b는 도 17a의 XVIIb-XVIIb선을 따라 자른 단면도이다.
Claims (19)
- 절연 기판,상기 절연 기판 위에 형성되며 있으며 게이트 전극을 가지는 게이트선,상기 게이트선 위에 형성되어 있는 게이트 절연막,상기 게이트 절연막 위에 형성되며 상기 게이트 전극과 중첩하는 반도체층,상기 반도체층의 상부에 위치하는 제1 저항성 접촉 부재,상기 제1 저항성 접촉 부재 위에 형성되어 있으며, 질소 및 상기 제1 저항성 접촉 부재와 동일한 물질을 포함하는 확산 방지층,상기 확산 방지층의 상부에 위치하는 제2 저항성 접촉 부재,상기 제2 저항성 접촉 부재 상부에 위치하는 소스 전극, 드레인 전극 및 상기 게이트선과 교차하는 데이터선을 갖는 데이터 패턴,상기 데이터 패턴 상부에 형성된 보호막, 그리고,상기 보호막 상부에 형성되어, 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하고,상기 데이터 패턴에 포함되는 상기 소스 전극, 상기 드레인 전극 및 상기 데이터선 각각은 중간막 및 상기 중간막을 둘러싸는 표면막으로 이루어지고, 상기 중간막은 구리로 이루어지며, 상기 표면막은 망간산화막으로 이루어지는 박막 트랜지스터 표시판.
- 제 1항에서,상기 반도체층은 상기 소스 전극과 상기 드레인 전극 사이를 제외하고, 평면상에서 상기 데이터 패턴과 동일한 형상을 가지는 박막 트랜지스터 표시판.
- 제 2항에서,상기 게이트선은 구리를 포함하는 배선인 박막 트랜지스터 표시판.
- 제 3항에서,상기 절연 기판 위에 형성되며 상기 화소 전극 아래에 위치하는 적, 녹, 청의 색필터를 더 포함하는 박막 트랜지스터 표시판.
- 제 2항에서,상기 절연 기판 위에 형성되며 상기 화소 전극 아래에 위치하는 적, 녹, 청의 색필터를 더 포함하는 박막 트랜지스터 표시판.
- 제 1항에서,상기 게이트선은 구리를 포함하는 배선인 박막 트랜지스터 표시판.
- 삭제
- 삭제
- 제 1항에서,상기 반도체층은 상기 소스 전극과 상기 드레인 전극 사이를 제외하고, 상기 데이터 패턴과 동일한 평면 형상을 가지는 박막 트랜지스터 표시판.
- 절연 기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계,상기 게이트선 위에 게이트 절연막, 반도체층을 형성하고,상기 반도체층 위에 도전성 불순물 이온이 도핑된 제1 저항성 접촉부재, 확산 방지층, 제2 저항성 접촉부재를 차례로 형성하는 단계,상기 제2 저항성 접촉 부재와 중첩하는 소스 전극, 드레인 전극 및 상기 게이트선과 교차하는 데이터선을 갖는 데이터 패턴을 형성하는 단계,상기 데이터 패턴 상부에 보호막을 형성하는 단계, 및상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하고,상기 데이터 패턴에 포함되는 상기 소스 전극, 상기 드레인 전극 및 상기 데이터선 각각은 중간막 및 상기 중간막을 둘러싸는 표면막으로 이루어지고, 상기 중간막은 구리로 이루어지며, 상기 표면막은 망간산화막으로 이루어지는 박막 트랜지스터 표시판의 제조 방법.
- 삭제
- 제10항에서,상기 확산 방지층은 상기 제1 저항성 접촉 부재와 동일한 물질 및 질소를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제12항에서,상기 확산 방지층은 질소 플라즈마 처리를 통하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제13항에서,상기 반도체층, 상기 제1 저항성 접촉부재, 상기 확산 방지층, 상기 제2저항성 접촉부재, 상기 소스 전극 및 상기 드레인 전극을 포함하는 상기 데이터 패턴은 한번의 노광공정을 통해서 그 패턴이 형성되는 박막 트랜지스터 표시판의 제조 방법.
- 제10항에서,상기 반도체층, 상기 제1 저항성 접촉부재, 상기 확산 방지층, 상기 제2저항성 접촉부재, 상기 소스 전극 및 상기 드레인 전극을 포함하는 상기 데이터 패턴은 한번의 노광공정을 통해서 그 패턴이 형성되는 박막 트랜지스터 표시판의 제조 방법.
- 제10항에서,상기 확산 방지층은 상기 제1 저항성 접촉 부재와 동일한 물질과 질소를 포 함하는 박막 트랜지스터 표시판의 제조 방법.
- 제 16항에서,상기 확산 방지층은 질소 플라즈마 처리를 통하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제17항에서,상기 반도체층, 상기 제1 저항성 접촉부재, 상기 확산 방지층, 상기 제2 저항성 접촉부재, 상기 소스 전극 및 상기 드레인 전극을 포함하는 상기 데이터 패턴은 한번의 노광공정을 통해서 그 패턴이 형성되는 박막 트랜지스터 표시판의 제조 방법.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090088848A KR101628254B1 (ko) | 2009-09-21 | 2009-09-21 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| US12/652,379 US8198657B2 (en) | 2009-09-21 | 2010-01-05 | Thin film transistor array panel and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090088848A KR101628254B1 (ko) | 2009-09-21 | 2009-09-21 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110031546A KR20110031546A (ko) | 2011-03-29 |
| KR101628254B1 true KR101628254B1 (ko) | 2016-06-09 |
Family
ID=43755843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090088848A Active KR101628254B1 (ko) | 2009-09-21 | 2009-09-21 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8198657B2 (ko) |
| KR (1) | KR101628254B1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102971857A (zh) * | 2010-07-02 | 2013-03-13 | 合同会社先端配线材料研究所 | 薄膜晶体管 |
| KR101770969B1 (ko) * | 2011-01-21 | 2017-08-25 | 삼성디스플레이 주식회사 | 터치 센싱 기판 및 이의 제조 방법 |
| KR101934977B1 (ko) * | 2011-08-02 | 2019-03-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101903565B1 (ko) | 2011-10-13 | 2018-10-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20130139438A (ko) | 2012-06-05 | 2013-12-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
| KR20140021096A (ko) * | 2012-08-07 | 2014-02-20 | 한국전자통신연구원 | 도핑 베리어를 가지는 자기 정렬 박막 트랜지스터 및 그 제조 방법 |
| KR102169013B1 (ko) * | 2013-12-17 | 2020-10-23 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
| KR102194823B1 (ko) * | 2014-03-06 | 2020-12-24 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법 |
| CN104934442B (zh) * | 2015-04-30 | 2018-02-27 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板及显示装置 |
| CN104882488B (zh) * | 2015-06-15 | 2018-03-20 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| US9859305B2 (en) * | 2015-10-14 | 2018-01-02 | Samsung Display Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
| JP7023114B2 (ja) * | 2015-11-20 | 2022-02-21 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、表示モジュール、電子機器 |
| CN105870202A (zh) | 2016-06-21 | 2016-08-17 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制造方法、液晶显示面板 |
| CN107369716B (zh) | 2017-07-17 | 2021-02-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、显示装置 |
| CN108878445B (zh) * | 2018-06-11 | 2021-01-26 | Tcl华星光电技术有限公司 | Tft基板及其制作方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3288615B2 (ja) * | 1997-10-21 | 2002-06-04 | 株式会社アドバンスト・ディスプレイ | 薄膜トランジスタの製造方法 |
| KR100328847B1 (ko) | 1998-06-26 | 2002-08-14 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터의제조방법 |
| JP2000284326A (ja) | 1999-03-30 | 2000-10-13 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| KR20010003759A (ko) | 1999-06-25 | 2001-01-15 | 김영환 | 박막 트랜지스터의 제조방법 |
| JP2001332740A (ja) | 2000-05-24 | 2001-11-30 | Toshiba Corp | アレイ基板の製造方法 |
| JP2002094069A (ja) | 2000-09-13 | 2002-03-29 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP2002111004A (ja) | 2000-10-02 | 2002-04-12 | Toshiba Corp | アレイ基板の製造方法 |
| KR100980008B1 (ko) * | 2002-01-02 | 2010-09-03 | 삼성전자주식회사 | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 |
| KR100848557B1 (ko) | 2002-05-02 | 2008-07-25 | 엘지디스플레이 주식회사 | 박막트랜지스터 액정표시장치 및 그 제조방법 |
| TWI234288B (en) * | 2004-07-27 | 2005-06-11 | Au Optronics Corp | Method for fabricating a thin film transistor and related circuits |
| KR101090252B1 (ko) * | 2004-09-24 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| KR101119184B1 (ko) * | 2005-02-22 | 2012-03-22 | 삼성전자주식회사 | 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법 |
| KR101189271B1 (ko) * | 2005-07-12 | 2012-10-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2007250804A (ja) | 2006-03-15 | 2007-09-27 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
| KR101240652B1 (ko) * | 2006-04-24 | 2013-03-08 | 삼성디스플레이 주식회사 | 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101318436B1 (ko) * | 2006-06-14 | 2013-10-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR101209045B1 (ko) * | 2006-09-15 | 2012-12-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20080044581A (ko) | 2006-11-17 | 2008-05-21 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| US7919795B2 (en) * | 2006-12-21 | 2011-04-05 | Samsung Electronics Co., Ltd. | Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| JP2009004518A (ja) * | 2007-06-20 | 2009-01-08 | Kobe Steel Ltd | 薄膜トランジスタ基板、および表示デバイス |
| JP2009070881A (ja) | 2007-09-11 | 2009-04-02 | Mitsubishi Materials Corp | 薄膜トランジスター |
| JP5215620B2 (ja) | 2007-09-12 | 2013-06-19 | 三菱電機株式会社 | 半導体デバイス、表示装置及び半導体デバイスの製造方法 |
| TWI521712B (zh) * | 2007-12-03 | 2016-02-11 | 半導體能源研究所股份有限公司 | 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法 |
-
2009
- 2009-09-21 KR KR1020090088848A patent/KR101628254B1/ko active Active
-
2010
- 2010-01-05 US US12/652,379 patent/US8198657B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110031546A (ko) | 2011-03-29 |
| US20110068340A1 (en) | 2011-03-24 |
| US8198657B2 (en) | 2012-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101628254B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100980008B1 (ko) | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 | |
| US20090002587A1 (en) | Thin film transistor array panel and a manufacturing method thereof | |
| KR20090096226A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US20080299712A1 (en) | Manufacturing method of a thin film transistor array panel | |
| JP2004226975A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2004241774A (ja) | 薄膜トランジスタ表示板及びその製造方法とそのためのマスク | |
| KR101090252B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| US20080199788A1 (en) | Manufacturing method of thin film transistor array panel using an optical mask | |
| JP4632617B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR101039022B1 (ko) | 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법 | |
| US20050024550A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR20050028531A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20070006070A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN1901209B (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| KR100796757B1 (ko) | 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판 | |
| KR100750914B1 (ko) | 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100910566B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크 | |
| KR101012786B1 (ko) | 액정 표시 장치 | |
| KR101018758B1 (ko) | 금속 배선의 형성 방법 및 박막 트랜지스터 표시판의 제조방법 | |
| KR101046920B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100920352B1 (ko) | 박막 트랜지스터 표시판 | |
| KR20060028517A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20050019278A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20050102442A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20090921 |
|
| PG1501 | Laying open of application | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20120913 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20140721 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20090921 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20151019 Patent event code: PE09021S01D |
|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20160223 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20151019 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| AMND | Amendment | ||
| PX0901 | Re-examination |
Patent event code: PX09011S01I Patent event date: 20160223 Comment text: Decision to Refuse Application Patent event code: PX09012R01I Patent event date: 20151117 Comment text: Amendment to Specification, etc. |
|
| PX0701 | Decision of registration after re-examination |
Patent event date: 20160330 Comment text: Decision to Grant Registration Patent event code: PX07013S01D Patent event date: 20160324 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20160223 Comment text: Decision to Refuse Application Patent event code: PX07011S01I Patent event date: 20151117 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I |
|
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20160601 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20160602 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190529 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200527 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210601 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230524 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240523 Start annual number: 9 End annual number: 9 |