[go: up one dir, main page]

KR101119184B1 - 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법 - Google Patents

어레이 기판, 이를 갖는 표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR101119184B1
KR101119184B1 KR1020050014653A KR20050014653A KR101119184B1 KR 101119184 B1 KR101119184 B1 KR 101119184B1 KR 1020050014653 A KR1020050014653 A KR 1020050014653A KR 20050014653 A KR20050014653 A KR 20050014653A KR 101119184 B1 KR101119184 B1 KR 101119184B1
Authority
KR
South Korea
Prior art keywords
layer
data
substrate
pad
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020050014653A
Other languages
English (en)
Other versions
KR20060093573A (ko
Inventor
황성용
신경주
오원식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050014653A priority Critical patent/KR101119184B1/ko
Priority to US11/354,046 priority patent/US7943931B2/en
Publication of KR20060093573A publication Critical patent/KR20060093573A/ko
Application granted granted Critical
Publication of KR101119184B1 publication Critical patent/KR101119184B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
    • A63H1/00—Tops
    • A63H1/02—Tops with detachable winding devices
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
    • A63H29/00—Drive mechanisms for toys in general
    • A63H29/24—Details or accessories for drive mechanisms, e.g. means for winding-up or starting toy engines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

어레이 기판, 이를 갖는 표시장치 및 이의 제조방법이 개시된다. 기판은 어레이 영역 및 어레이 영역에 인접한 데이터 패드 영역으로 구분된다. 기판의 어레이 영역에는 게이트 라인, 데이터 라인 및 스위칭 소자가 구비된다. 기판의 데이터 패드 영역에는 데이터 라인의 일단부로부터 연장된 데이터 패드 및 기판과 데이터 패드와의 사이에 개재되어 데이터 패드를 보호막보다 높이 돌출시키는 데이터 돌출층이 구비된다. 따라서, 이방성 도전 필름과의 접속 저항을 감소시킬 수 있다.

Description

어레이 기판, 이를 갖는 표시장치 및 이의 제조방법{ARRAY SUBSTRATE, DISPLAY APPARATUS HAVING THE SAME AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.
도 2는 도 1에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.
도 3a 내지 도 3e는 도 2에 도시된 어레이 기판의 제조 과정을 나타낸 공정도들이다.
도 4는 본 발명의 다른 실시예에 따른 어레이 기판의 단면도이다.
도 5a 내지 도 5e는 도 4에 도시된 어레이 기판의 제조 과정을 나타낸 공정도들이다.
도 6은 본 발명의 또 다른 실시예에 따른 어레이 기판의 평면도이다.
도 7은 도 6에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시장치의 평면도이다.
도 9는 도 8에 도시된 절단선 Ⅲ-Ⅲ`에 따라 절단한 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시장치의 평면도이다.
도 11은 도 10에 도시된 절단선 Ⅳ-Ⅳ`에 따라 절단한 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 어레이 기판 110 : 기판
120, 129 : TFT 121 : 게이트 전극
124, 127 : 소오스 전극 125, 128 : 드레인 전극
126 : 화소전극 131, 134 : 데이터 돌출층
132 : 데이터 패드 133 : 데이터 패드전극
140 : 보호막 151 : 게이트 패드
152 : 게이트 패드전극 200 : 컬러필터기판
300 : 액정표시패널 410 : 데이터 구동칩
420 : 게이트 구동칩 450 : 이방성 도전필름
460 : 제1 TCP 470 : 제2 TCP
500, 600 : 액정표시장치
본 발명은 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 이방성 도전 필름과의 접속 저항을 감소시킬 수 있는 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 화상 데이터가 액정표시패널로 인가되기 이전에 구동 인쇄회로기판에서 신호 처리되는 과정을 필요로 한다. 액정표시장치가 풀 컬러 디스플레이를 수행하기 위해서는 게이트 라인 및 데이터 라인을 포함하는 신호선이 TFT 기판의 일정 면적 내에 조밀하게 형성된다. 또한, 신호선의 일단부에는 신호선의 면적보다 더 넓게 형성된 패드가 연결된다.
구동 인쇄회로기판으로부터 발생된 구동 신호를 정확한 타이밍으로 조밀하게 형성된 신호선으로 인가하기 위해서는 신호 전송을 위한 구동칩을 필요로 한다. 이러한 구동칩은 액정표시패널 상에 구비되는 칩 온 글라스(Chip On Glass: COG) 방식 또는 테이프 캐리어 패키지(Tape Carrier Package: TCP) 상에 구비되는 칩 온 필름(Chip On Film: COF) 방식으로 실장된다.
앞서 설명한 바와 같이 패드와 인접한 패드의 간격이 너무 좁기 때문에 패드는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 매개로 구동칩 또는 테이프 캐리어 패키지와 전기적으로 상호 접속된다.
이방성 도전 필름은 접착수지 및 접착수지 내에 개재된 도전성 입자들로 이루어진다. 이방성 도전 필름은 액정표시패널과 매개체에 개재된 상태에서 열압착되어 구동칩 또는 테이프 캐리어 패키지를 액정표시패널에 고정시킨다. 도전성 입자는 구동칩 또는 테이프 캐리어 패키지로부터 출력된 신호를 액정표시패널에 구비된 패드로 제공하는 역할을 한다.
이때, 도전성 입자와 액정표시패널과의 사이에서 접속 저항이 증가하면 액정표시패널로 제공되는 신호가 왜곡되고, 그 결과 액정표시패널이 오동작을 일으킨다.
따라서, 본 발명의 목적은 이방성 도전 필름과의 접속 저항을 감소시키기 위한 어레이 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 어레이 기판을 갖는 표시장치를 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 상기한 어레이 기판을 제조하는데 적용되는 방법을 제공하는 것이다.
본 발명의 일 특징에 따른 어레이 기판은 기판, 게이트 라인, 데이터 라인, 스위칭 소자, 데이터 패드 및 데이터 돌출층을 포함한다.
상기 기판은 어레이 영역 및 상기 어레이 영역에 인접한 데이터 패드 영역으로 구분되고, 상기 게이트 라인은 상기 기판의 어레이 영역 상에 형성된다. 상기 데이터 라인은 상기 기판의 어레이 영역 상에 형성되고, 상기 게이트 라인과 전기적으로 절연된다. 상기 스위칭 소자는 상기 게이트 라인과 데이터 라인에 전기적으로 연결되고, 상기 데이터 패드는 상기 데이터 라인의 일단부로부터 연장되어 상기 기판의 데이터 패드 영역 상에 형성된다. 상기 데이터 돌출층은 상기 데이터 패드와 상기 기판과의 사이에 개재되어 상기 데이터 패드를 돌출시킨다.
본 발명의 다른 특징에 따른 표시장치는 어레이 기판 및 상기 어레이 기판과 대향하여 결합하는 대향기판을 포함하는 표시패널 및 상기 표시패널에 데이터 신호를 출력하는 데이터 구동칩을 포함한다. 상기 어레이 기판은 기판, 게이트 라인, 데이터 라인, 스위칭 소자, 데이터 패드 및 데이터 돌출층을 포함한다.
상기 기판은 어레이 영역 및 상기 어레이 영역에 인접한 데이터 패드 영역으로 구분되고, 상기 게이트 라인은 상기 기판의 어레이 영역 상에 형성된다. 상기 데이터 라인은 상기 기판의 어레이 영역 상에 형성되고, 상기 게이트 라인과 전기적으로 절연된다. 상기 스위칭 소자는 상기 게이트 라인과 데이터 라인에 전기적으로 연결되고, 상기 데이터 패드는 상기 데이터 라인의 일단부로부터 연장되어 상기 기판의 데이터 패드 영역 상에 형성된다. 상기 데이터 돌출층은 상기 데이터 패드와 상기 기판과의 사이에 개재되어 상기 데이터 패드를 돌출시킨다.
본 발명의 또 다른 특징에 따른 어레이 기판의 제조방법에 따르면, 먼저 제1 금속막을 패터닝하여 기판의 어레이 영역 상에 게이트 라인과 게이트 전극을 형성한다. 이후, 상기 게이트 라인 및 게이트 전극이 형성된 상기 기판 상에 절연막을 형성한다. 다음, 상기 게이트 전극이 형성된 상기 절연막 상에 채널층과 상기 어레이 영역에 인접한 데이터 패드 영역 상에 데이터 돌출층을 형성한다.
계속해서, 제2 금속막을 패터닝하여 상기 어레이 영역에 대응하여 상기 절연막 상에 데이터 라인, 상기 데이터 라인으로부터 분기되어 상기 채널층과 오버랩되는 소오스 전극, 상기 소오스 전극과 이격되고 상기 채널층과 오버랩되는 드레인 전극 및 상기 데이터 라인의 일단부로부터 연장되고 상기 데이터 돌출층을 감싸는 데이터 패드를 형성한다.
본 발명의 또 다른 특징에 따른 어레이 기판의 제조방법에 따르면, 먼저 제1 금속막을 패터닝하여 기판의 어레이 영역 상에 게이트 라인과 게이트 전극을 형성한다. 이후, 상기 게이트 라인 및 게이트 전극이 형성된 상기 기판 상에 절연막을 형성한다. 다음, 상기 절연막 상에 n+a-si층, a-si층 및 제2 금속막을 순차적으로 적층한다.
계속해서, n+a-si층, a-si층 및 제2 금속막을 하나의 마스크로 패터닝하여 상기 어레이 영역에 데이터 라인, 상기 게이트 전극과 오버랩하는 채널층, 상기 데이터 라인으로부터 분기되어 상기 채널층과 오버랩되는 소오스 전극 및 상기 소오스 전극과 이격되고 상기 채널층과 오버랩되는 드레인 전극을 형성하고, 상기 어레이 영역에 인접한 데이터 패드 영역에 데이터 돌출층과 상기 데이터 돌출층 상에 구비된 데이터 패드를 형성한다.
이러한 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법에 따르면, 데이터 패드의 하부에 형성된 데이터 돌출층은 상기 데이터 패드를 주변부보다 높이 돌출시킴으로써 상기 데이터 패드와 이방성 도전 필름과 접속 저항을 감소시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이고, 도 2는 도 1에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 어레이 기판(100)은 기판(110), 게이트 라인(GL), 데이터 라인(DL), 박막 트랜지스터(120), 화소전극(126), 데이터 패드(132) 및 게이트 패드(151)를 포함한다.
상기 기판(110)은 어레이 영역(AA), 상기 어레이 영역(AA)에 인접한 데이터 패드 영역(DPA) 및 게이트 패드 영역(GPA)으로 구분된다. 상기 기판(110)의 어레이 영역(AA)에는 상기 게이트 라인(GL)과 상기 데이터 라인(DL)이 형성된다. 상기 게 이트 라인(GL)은 서로 다른 방향으로 연장되고, 절연막(122)에 의해서 서로 전기적으로 절연된다.
상기 박막 트랜지스터(120)는 상기 게이트 라인(GL)과 상기 데이터 라인(DL)에 전기적으로 연결된다. 구체적으로, 상기 박막 트랜지스터(120)의 게이트 전극(121)은 상기 게이트 라인(GL)으로부터 분기되고, 소오스 전극(124)은 상기 데이터 라인(DL)으로부터 분기되고, 드레인 전극(125)은 상기 소오스 전극(124)과 이격되어 상기 화소전극(126)에 전기적으로 연결된다.
여기서, 상기 박막 트랜지스터(120)는 바텀 게이트 구조를 갖는다. 구체적으로, 상기 게이트 전극(121)이 형성된 위치에서 상기 절연막(122) 상에는 채널층(123)이 형성되고, 상기 채널층(123)은 상기 소오스 전극(124) 및 상기 드레인 전극(125)과 오버랩된다. 상기 채널층(123)은 액티브층(123a) 및 오믹 콘택층(123b)으로 이루어진다. 여기서, 상기 액티브층(123a)은 a-si층이고, 상기 오믹 콘택층(123b)은 n+a-si층이다.
상기 기판(110)의 데이터 패드 영역(DPA)에는 상기 데이터 라인(DL)의 일단부로부터 연장된 데이터 패드(132)가 형성된다. 상기 데이터 패드(132)와 상기 절연막(122)과의 사이에는 데이터 돌출층(131)이 더 형성된다. 상기 데이터 돌출층(131)은 a-si층(131a)과 n+a-si층(131b)으로 이루어진다. 여기서, 상기 데이터 패드(132)는 상기 데이터 돌출층(131)의 상면과 측면을 감싸면서 상기 데이터 돌출층(131)의 외측으로 연장된다.
상기 기판(110)의 게이트 패드 영역(GPA)에는 상기 게이트 라인(GL)의 일단 부로부터 연장된 게이트 패드(151)가 형성된다.
한편, 상기 어레이 기판(100)은 상기 기판(110)의 전 영역에 형성되어 상기 데이터 라인(DL), 소오스 전극(124), 드레인 전극(125) 및 절연막(126)을 커버하는 보호막(140)을 더 포함한다. 상기 보호막(140)에는 상기 드레인 전극(125)을 노출시키는 제1 콘택홀(141)이 형성된다. 상기 화소전극(126)은 상기 박막 트랜지스터(120)에 인접하여 상기 보호막(140) 상에 형성되고, 상기 제1 콘택홀(141)을 통해 상기 드레인 전극(125)과 전기적으로 연결된다.
또한, 상기 보호막(140)에는 상기 데이터 패드(132)를 노출시키는 제2 콘택홀(142) 및 상기 게이트 패드(151)를 노출시키는 제3 콘택홀(143)이 형성된다. 상기 제2 콘택홀(142)에 의해서 노출된 상기 데이터 패드(132) 상에는 데이터 패드 전극(133)이 형성되고, 상기 제3 콘택홀(143)에 의해서 노출된 상기 게이트 패드(151) 상에는 게이트 패드 전극(152)이 형성된다.
여기서, 상기 제2 콘택홀(142)의 사이즈는 상기 데이터 돌출층(131)의 사이즈보다 크다. 따라서, 상기 제2 콘택홀(142)이 형성된 영역 내에서 상기 데이터 패드(132)는 상기 제2 콘택홀(142)에 인접하여 구비된 상기 보호막(140)보다 상기 기판(110)으로부터 높이 돌출될 수 있다.
도 3a 내지 도 3e는 도 2에 도시된 어레이 기판의 제조 과정을 나타낸 공정도들이다. 여기서, 도 3a 내지 도 3e를 참조하여 5매 마스크를 이용한 어레이 기판의 제조 과정을 설명하기로 한다.
도 3a를 참조하면, 알루미늄 네오디뮴(AlNd)으로 이루어진 제1 금속막(미도 시)이 플라즈마 화학 기상 증착 방식에 의해서 기판(110) 상에 증착된다. 제1 마스크를 이용하여 상기 제1 금속막을 패터닝하면 상기 기판(110)에는 게이트 전극(121)이 형성된다.
이후 도 3b를 참조하면, 상기 게이트 전극(121)이 형성된 상기 기판(110) 상에 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 이루어진 게이트 절연막(122)이 형성된다.
다음 도 3c를 참조하면, 상기 게이트 절연막(122) 상에는 a-si층과 n+a-si층이 순차적으로 적층된다. 이후, 제2 마스크를 이용하여 상기 a-si층과 n+a-si층을 패너팅하면 상기 어레이 영역(AA)에는 상기 액티브층(123a) 및 오믹 콘택층(123b)으로 이루어진 채널층(123)이 형성된다. 또한, 패터닝 후 상기 데이터 패드 영역(DPA)에는 a-si층(131a)과 n+a-si층(131b)으로 이루어진 데이터 돌출층(131)이 형성된다. 여기서, 상기 액티브층(123a)과 오믹 콘택층(123b)은 상기 게이트 전극(121)과 오버랩된다.
도 3d에 도시된 바와 같이, 크롬(Cr)으로 이루어진 제2 금속막(미도시)이 플라즈마 화학 기상 증착 방식에 의해서 상기 기판(110) 상에 증착된다. 이후, 제3 마스크를 이용하여 상기 제2 금속막을 패터닝하면, 상기 어레이 영역(AA)에서 상기 채널층(123) 상에는 소오스 전극(124)과 드레인 전극(125)이 소정 간격으로 이격되도록 형성된다. 이로써, 상기 기판(110)의 어레이 영역(AA)에는 박막 트랜지스터(120)가 형성된다.
또한, 상기 제3 마스크를 이용한 패터닝 공정 후, 상기 데이터 패드 영역 (DPA)에서 상기 데이터 돌출층(131) 상에는 데이터 패드(132)가 형성된다. 상기 데이터 패드(132)는 상기 데이터 돌출층(131)보다 넓은 면적을 갖도록 형성되어, 상기 데이터 돌출층(131)의 상면 및 측면을 감싸면서 상기 데이터 돌출층(131)의 외측으로 연장된다.
도 3e를 참조하면, 상기 게이트 절연막(122), 데이터 패드(132), 소오스 및 드레인 전극(124, 125) 상에는 무기 절연막으로 이루어진 보호막(140)이 형성된다. 이후, 제4 마스크를 이용하여 상기 보호막(140)을 패터닝하면 상기 드레인 전극(125)을 노출시키는 제1 콘택홀(141) 및 상기 데이터 패드(132)를 노출시키는 제2 콘택홀(142)이 형성된다.
다시 도 2를 참조하면, 상기 보호막(140) 상에는 투명성 도전층(미도시)이 형성된다. 제5 마스크를 이용하여 상기 투명성 도전층을 패터닝하면 어레이 영역(AA)에는 화소전극(126)이 형성되고, 상기 데이터 패드 영역(DPA)에는 데이터 패드전극(133)이 형성된다. 상기 화소전극(126)은 상기 제1 콘택홀(141)을 통해 상기 드레인 전극(125)과 전기적으로 연결되고, 상기 데이터 패드전극(133)은 상기 제2 콘택홀(142)을 통해 상기 데이터 패드(132)와 전기적으로 연결된다. 여기서, 상기 화소전극(126)과 데이터 패드전극(133)은 투명성 도전 물질인 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; IZO)로 이루어진다.
도 4는 본 발명의 다른 실시예에 따른 어레이 기판의 단면도이다. 단, 도 4에서는 도 2에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 어레이 기판(100)에는 박막 트랜지스터(129)와 데이터 패드(134)가 형성된다. 상기 박막 트랜지스터(129)는 서로 소정 간격으로 이격된 소오스 전극(127)과 드레인 전극(128)을 구비한다. 상기 소오스 전극(127)과 상기 드레인 전극(128)은 상기 채널층(123)의 상면에만 형성된다.
한편, 상기 데이터 패드(134)는 데이터 돌출층(131)과 동일한 사이즈로 이루어져 상기 데이터 돌출층(131)의 상면에만 형성된다. 한편, 보호막(140)에는 상기 데이터 패드(134)보다 큰 사이즈를 갖는 제2 콘택홀(142)이 형성된다. 따라서, 상기 제2 콘택홀(142)은 상기 데이터 패드(134) 뿐만 아니라 상기 데이터 패드(134)에 인접한 절연막(122)을 노출시킨다. 따라서, 상기 데이터 패드(134)는 상기 보호막(140)보다 상기 기판(110)으로부터 높이 돌출될 수 있다.
노출된 상기 데이터 패드(134) 상에는 데이터 패드전극(133)이 형성된다. 또한, 상기 데이터 패드전극(133)은 노출된 상기 절연막(122) 및 상기 제2 콘택홀(142)에 인접한 상기 보호막(140)의 상면으로 연장된다.
도 5a 내지 도 5e는 도 4에 도시된 어레이 기판의 제조 과정을 나타낸 공정도들이다. 여기서, 도 5a 내지 도 5e를 참조하여 4매 마스크를 이용한 어레이 기판의 제조 과정을 설명하기로 한다. 또한, 도 5a 및 도 5b는 도 3a 및 도 3b와 동일하므로 도 5a 및 도 5b에 대한 설명은 생략한다.
도 5c를 참조하면, 게이트 절연막(122) 상에는 a-si층(111)과 n+a-si층(112) 이 순차적으로 적층된다. 또한, 상기 n+a-si층(112) 상에는 크롬(Cr)으로 이루어진 제2 금속막(113)이 플라즈마 화학 기상 증착 방식에 의해서 증착된다.
이후 도 5d를 참조하면, 제2 마스크를 이용하여 상기 제2 금속막(113), a-si층(111) 및 n+a-si층(112)을 패터닝한다. 그러면, 어레이 영역(AA)에서 상기 게이트 절연막(122) 상에는 게이트 전극(121)과 오버랩되도록 액티브층(123a)과 오믹 콘택층(123b)으로 이루어진 채널층(123)이 형성되고, 동시에 상기 채널층(123) 위로 소오스 전극(127)과 드레인 전극(128)이 형성된다.
또한, 데이터 패드 영역(DPA)에서 상기 게이트 절연막(122) 상에는 데이터 돌출층(131)이 형성되고, 동시에 상기 데이터 돌출층(131)의 상면에 데이터 패드(134)가 형성된다. 이와 같이, 동시에 패터닝되므로 상기 소오스 전극(127)과 상기 드레인 전극(128)은 오직 상기 채널층(123) 상에만 형성되고, 상기 데이터 패드(134)는 상기 데이터 돌출층(131)의 상면에만 형성된다.
도 5d에는, 상기 데이터 돌출층(131)이 a-si층(131a)과 n+a-si층(131b)으로 이루어진 구조만을 도시하였으나, 상기 데이터 돌출층(131)은 a-si층(131a)과 n+a-si층(131b) 중 어느 하나의 층만으로 이루어질 수 있다.
다음 도 5e를 참조하면, 상기 게이트 절연막(122), 데이터 패드(132), 소오스 및 드레인 전극(124, 125) 상에는 무기 절연막으로 이루어진 보호막(140)이 형성된다. 이후, 제3 마스크를 이용하여 상기 보호막(140)을 패터닝하면 상기 드레인 전극(125)을 노출시키는 제1 콘택홀(141) 및 상기 데이터 패드(132)를 노출시키는 제2 콘택홀(142)이 형성된다.
여기서, 상기 제2 콘택홀(142)은 상기 데이터 패드(134)보다 큰 사이즈로 형성되어 상기 데이터 패드(134) 뿐만 아니라 상기 데이터 패드(134)에 인접한 절연막(122)을 노출시킨다. 따라서, 상기 데이터 패드(134)는 상기 데이터 패드 영역(DPA)에서 상기 보호막(140)보다 상기 기판(110)으로부터 높이 돌출될 수 있다.
다시 도 4를 참조하면, 상기 보호막(140) 상에는 투명성 도전층(미도시)이 형성된다. 제4 마스크를 이용하여 상기 투명성 도전층을 패터닝하면 어레이 영역(AA)에는 화소전극(126)이 형성되고, 상기 데이터 패드 영역(DPA)에는 데이터 패드전극(133)이 형성된다.
도 1 내지 도 5에서는 상기 데이터 돌출층(131)이 상기 채널층(123)을 형성하는 a-si층(131a)과 n+a-si층(131b)으로 이루어진 이중막 구조를 갖는 만을 도시하였다. 그러나, 상기 데이터 돌출층(131)은 a-si층(131a)과 n+a-si층(131b) 중 어느 하나의 층으로만 이루어질 수 있다.
또한, 상기 데이터 돌출층(131)은 상기 게이트 전극(121) 또는 게이트 라인(GL)을 형성하는 제1 금속막으로 이루어져 상기 게이트 전극(121) 또는 게이트 라인(GL)과 동시에 패터닝되어 형성될 수 있다. 따라서, 추가되는 마스크 없이도 상기 데이터 패드(132)의 직하부에 상기 데이터 돌출층(131)을 형성할 수 있다. 이외에도 상기 데이터 패드(132)를 형성하기 이전에 형성되는 막을 패터닝하여 상기 데이터 패드(132)의 직하부에 상기 데이터 돌출층(131)을 형성할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이고, 도 7은 도 6에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도이다.
도 6 및 도 7을 참조하면, 본 발명의 다른 실시예에 따른 어레이 기판(100)은 기판(110), 게이트 라인(GL), 데이터 라인(DL), 박막 트랜지스터(160), 화소전극(126), 데이터 패드(132) 및 게이트 패드(151)를 포함한다.
상기 기판(110)은 어레이 영역(AA), 상기 어레이 영역(AA)에 인접한 데이터 패드 영역(DPA) 및 게이트 패드 영역(GPA)으로 구분된다. 상기 기판(110)의 어레이 영역(AA)에는 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 박막 트랜지스터(160)가 형성된다.
상기 박막 트랜지스터(160)는 소오스 전극(161), 드레인 전극(162) 및 게이트 전극(166)으로 이루어진다. 여기서, 상기 박막 트랜지스터(160)는 탑 게이트 구조를 갖는다.
구체적으로, 상기 소오스 전극(161)과 상기 드레인 전극(162)은 소정 간격 이격되어 상기 기판(110) 상에 형성된다. 상기 소오스 전극(161)과 상기 드레인 전극(162)과의 사이에 대응하는 상기 기판(110) 상에는 오믹 콘택층(163) 및 액티브층(164)이 순차적으로 형성된다. 또한, 상기 오믹 콘택층(163) 및 액티브층(164)은 상기 소오스 전극(161)과 드레인 전극(162)으로 연장되어, 상기 소오스 전극(161) 및 드레인 전극(162)과 부분적으로 오버랩된다. 여기서, 상기 액티브층(163)은 a-si층이고, 상기 오믹 콘택층(164)은 n+a-si층이다.
상기 액티브층(164) 상에는 층간 절연막(165)이 더 형성되고, 상기 게이트 전극(166)은 상기 층간 절연막(165) 상에 형성된다.
한편, 상기 데이터 패드(132)는 상기 데이터 라인(DL)으로부터 연장되어 상 기 데이터 패드 영역(DPA)에서 상기 기판(110) 상에 형성되고, 상기 게이트 패드(151)는 상기 게이트 라인(GL)으로부터 연장되어 상기 게이트 패드 영역(GPA)에 형성된다. 상기 게이트 패드(151)와 상기 기판(110)과의 사이에는 게이트 돌출층(153)이 더 형성된다. 상기 게이트 돌출층(153)은 a-si층(153a)과 n+a-si층(153b)으로 이루어진다. 여기서, 상기 게이트 패드(151)는 상기 게이트 돌출층(153)의 상면과 측면을 감싸면서 상기 게이트 돌출층(153)의 외측으로 연장된다.
한편, 상기 어레이 기판(100)은 상기 기판(110)의 전 영역에는 보호막(140)이 더 형성되고, 상기 보호막(140)에는 제1 내지 제3 콘택홀(141, 142, 143)이 형성된다. 상기 화소전극(126)은 상기 보호막(140) 상에 형성되고, 상기 제1 콘택홀(141)을 통해 상기 드레인 전극(125)과 전기적으로 연결된다. 또한, 상기 제2 콘택홀(142)에 의해서 노출된 상기 보호막(140) 상에는 데이터 패드 전극(133)이 형성되고, 상기 제3 콘택홀(143)에 의해서 노출된 상기 게이트 패드(151) 상에는 게이트 패드 전극(152)이 형성된다.
여기서, 상기 제3 콘택홀(143)의 사이즈는 상기 게이트 돌출층(153)의 사이즈보다 크다. 따라서, 상기 제3 콘택홀(143)이 형성된 영역 내에서 상기 게이트 패드(151)는 상기 제3 콘택홀(143)에 인접하여 구비된 상기 보호막(140)보다 상기 기판(110)으로부터 높이 돌출될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 표시장치의 평면도이고, 도 9는 도 8에 도시된 절단선 Ⅲ-Ⅲ`에 따라 절단한 단면도이다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 표시장치(500)는 액정표 시패널(300), 데이터 구동칩(410) 및 게이트 구동칩(420)을 포함한다.
상기 액정표시패널(300)은 어레이 기판(100), 컬러필터기판(200) 및 액정층(미도시)으로 이루어진다. 상기 컬러필터기판(200)은 상기 어레이 기판(100)과 대향하여 결합하고, 상기 액정층은 상기 어레이 기판(100)과 상기 컬러필터기판(200)과의 사이에 개재된다.
상기 데이터 구동칩(410)과 상기 게이트 구동칩(420)은 상기 어레이 기판(100) 상에 실장된다. 상기 데이터 구동칩(410)은 상기 어레이 기판(100)에 구비된 다수의 데이터 라인(DL)과 전기적으로 연결되고, 상기 게이트 구동칩(420)은 상기 어레이 기판(100)에 구비된 다수의 게이트 라인(GL)과 전기적으로 연결된다.
도 9에 도시된 바와 같이, 상기 데이터 구동칩(410)은 베이스 칩(411) 및 상기 베이스 칩(411)으로부터 소정의 높이로 돌출된 범프(412)로 이루어진다. 상기 범프(412)는 상기 어레이 기판(100)에 형성된 데이터 패드(132)와 전기적으로 연결되어 상기 베이스 칩(411)으로부터 출력된 신호를 상기 데이터 패드(132)로 제공한다.
상기 데이터 구동칩(410)과 상기 어레이 기판(100)과의 사이에는 이방성 도전 필름(450)이 개재된다. 상기 이방성 도전 필름(450)은 접착수지(451) 및 상기 접착수지(451) 내에 함유된 도전성 입자(452)로 이루어진다. 상기 접착수지(451)는 상기 데이터 구동칩(410)과 상기 어레이 기판(100)을 열압착시킬 때 열에 의해서 경화되어 상기 데이터 구동칩(410)을 상기 어레이 기판(100)에 고정시킨다. 상기 도전성 입자(452)는 열압착 공정에 의해서 상기 범프(412)와 상기 데이터 패드 (132)를 전기적으로 접속시킨다. 따라서, 상기 범프(412)로부터 출력된 신호는 상기 도전성 입자(452)를 경유하여 상기 데이터 패드(132)로 전달된다.
본 발명에서, 상기 데이터 돌출층(131)이 상기 데이터 패드(132)를 보호막(140)보다 높이 돌출시키면, 압력이 상기 도전성 입자(452)에 충분히 가해짐으로써 상기 도전성 입자(452)의 변형을 유도할 수 있다. 따라서, 상기 도전성 입자(452)가 상기 범프(412)와 상기 데이터 패드(132)에 접촉되는 면적이 증가되고, 그 결과 상기 도전성 입자(452)와의 접속 저항을 감소시킬 수 있으며, 그로 인해 접촉 저항에 의한 신호 왜곡을 방지할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 표시장치의 평면도이고, 도 11은 도 10에 도시된 절단선 Ⅳ-Ⅳ`에 따라 절단한 단면도이다.
도 10을 참조하면, 본 발명의 또 다른 실시예에 따른 표시장치(600)는 액정표시패널(300), 제1 테이프 캐리어 패키지(Tape Carrier Package; TCP)(460), 제2 TCP(470), 데이터 구동칩(410) 및 게이트 구동칩(420)을 포함한다.
상기 제1 TCP(460)와 상기 제2 TCP(470)는 이방성 도전 필름(450, 도 11에 도시됨)에 의해서 어레이 기판(100)에 부착된다. 상기 제1 TCP(460)에는 상기 데이터 구동칩(410)이 부착되고, 상기 제2 TCP(470)에는 상기 게이트 구동칩(420)이 부착된다. 따라서, 상기 데이터 구동칩(410)으로부터 출력된 신호는 상기 제1 TCP(460)와 이방성 도전 필름(450)을 경유하여 상기 어레이 기판(100)의 데이터 라인(DL)으로 제공된다. 또한, 상기 게이트 구동칩(420)으로부터 출력된 신호는 상기 제2 TCP(470)와 이방성 도전 필름(450)을 경유하여 상기 어레이 기판(100)의 게이 트 라인(GL)으로 제공된다.
도 11에 도시된 바와 같이, 상기 제1 TCP(460)는 베이스 필름(461) 및 상기 베이스 필름에 형성된 리드선(462)으로 이루어진다. 상기 리드선(462)은 상기 어레이 기판(100)에 형성된 데이터 패드(132)와 전기적으로 연결된다.
상기 제1 TCP(460)와 상기 어레이 기판(100)과의 사이에는 이방성 도전 필름(450)이 개재된다. 상기 이방성 도전 필름(450)의 접착수지(451)는 상기 제1 TCP(460)를 상기 어레이 기판(100)에 부착시킨다. 상기 접착수지(451)에 함유된 도전성 입자(452)는 열압착 공정에 의해서 상기 리드선(462)과 상기 데이터 패드(132)를 전기적으로 접속시킨다.
본 발명에서, 상기 데이터 패드(132)의 직하부에 데이터 돌출층(131)이 형성되어, 상기 데이터 패드(132)를 보호막(140)보다 높이 돌출시킨다. 따라서, 열압착 공정에서 압력이 상기 도전성 입자(452)에 충분하게 가해짐으로써 상기 도전성 입자(452)의 변형을 유도할 수 있다. 따라서, 상기 도전성 입자(452)가 상기 리드선(462)과 상기 데이터 패드(132)에 접촉되는 면적이 증가되고, 그 결과 상기 도전성 입자(452)와의 접속 저항을 감소시킬 수 있으며, 그로 인해 접촉 저항에 의한 신호 왜곡을 방지할 수 있다.
이와 같은 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법에 따르면, 데이터 또는 게이트 패드의 하부에는 상기 데이터 또는 게이트 패드를 주변부보다 높이 돌출시키는 데이터 또는 게이트 돌출층이 형성된다.
따라서, 이방성 도전 필름에 의해서 어레이 기판에 구동칩 또는 TCP를 부착시킬 때 이방성 도전 필름에 개재된 도전성 입자에 충분한 압력이 가해짐으로써, 패드와 구동칩 또는 TCP의 전기적인 접속 불량을 방지할 수 있다.
또한, 충분한 압력에 의해 도전성 입자가 변형율이 증가하여 도전성 입자와의 접촉면적이 증가하여 접촉 저항이 감소되고, 그 결과 신호 왜곡을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 어레이 영역 및 상기 어레이 영역에 인접한 데이터 패드 영역으로 구분되는 기판;
    상기 기판의 어레이 영역 상에 형성된 게이트 라인;
    상기 기판의 어레이 영역 상에 형성되고, 상기 게이트 라인과 전기적으로 절연된 데이터 라인;
    상기 게이트 라인과 데이터 라인에 전기적으로 연결된 스위칭 소자;
    상기 데이터 라인의 일단부로부터 연장되어 상기 기판의 데이터 패드 영역 상에 형성된 데이터 패드; 및
    상기 데이터 패드와 상기 기판과의 사이에 개재되어 상기 데이터 패드를 돌출시키는 데이터 돌출층을 포함하고,
    상기 게이트 라인, 상기 데이터 라인, 상기 스위칭 소자를 커버하는 보호막을 더 포함하며,
    상기 보호막에는 상기 데이터 패드를 노출시키는 콘택홀이 형성되고,
    상기 데이터 패드는 상기 데이터 돌출층에 의해서 상기 보호막보다 상기 기판으로부터 높게 돌출되는 돌출부를 갖는 것을 특징으로 하는 어레이 기판.
  2. 제1항에 있어서, 상기 스위칭 소자는,
    상기 게이트 라인으로부터 분기된 게이트 전극;
    상기 게이트 전극 상에 형성된 절연막;
    상기 절연막 상에 형성되어 상기 게이트 전극과 오버랩되는 채널층;
    상기 데이터 라인으로부터 분기되고, 상기 채널층과 오버랩된 소오스 전극; 및
    상기 소오스 전극과 이격되고 상기 채널층과 오버랩된 드레인 전극을 포함하 는 것을 특징으로 하는 어레이 기판.
  3. 제2항에 있어서, 상기 채널층은 a-si층 및 상기 a-si층 상에 형성된 n+a-si층으로 이루어진 것을 특징으로 하는 어레이 기판.
  4. 제3항에 있어서, 상기 데이터 돌출층은 상기 n+a-si층과 a-si층 중 선택된 하나 이상의 층으로 이루어진 것을 특징으로 하는 어레이 기판.
  5. 제4항에 있어서, 상기 데이터 패드는 상기 데이터 돌출층보다 큰 사이즈로 형성되어 상기 데이터 돌출층의 상면과 상기 데이터 돌출층의 측면을 감싸고 상기 데이터 돌출층의 외측으로 연장되는 것을 특징으로 하는 어레이 기판.
  6. 제4항에 있어서, 상기 데이터 패드는 상기 데이터 돌출층의 상면에만 형성되는 것을 특징으로 하는 어레이 기판.
  7. 삭제
  8. 제1항에 있어서, 상기 콘택홀의 사이즈는 상기 데이터 돌출층의 사이즈보다 큰 것을 특징으로 하는 어레이 기판.
  9. 삭제
  10. 제1항에 있어서, 상기 게이트 라인으로부터 상기 어레이 영역에 인접한 상기 기판의 게이트 패드 영역으로 연장된 게이트 패드; 및
    상기 게이트 패드 상에 구비되어 상기 게이트 패드와 전기적으로 접속된 게이트 패드전극을 더 포함하는 것을 특징으로 하는 어레이 기판.
  11. 제1항에 있어서, 상기 스위칭 소자에 전기적으로 연결된 화소전극; 및
    상기 데이터 패드 상에 구비되어 상기 데이터 패드와 전기적으로 연결된 데이터 패드전극을 더 포함하는 것을 특징으로 하는 어레이 기판.
  12. 어레이 기판 및 상기 어레이 기판과 대향하여 결합하는 대향기판을 포함하는 표시패널; 및
    상기 표시패널에 데이터 신호를 출력하는 데이터 구동칩을 포함하고,
    상기 어레이 기판은,
    어레이 영역 및 상기 어레이 영역에 인접한 데이터 패드 영역으로 구분되는 기판;
    상기 기판의 어레이 영역 상에 형성된 게이트 라인;
    상기 기판의 어레이 영역 상에 형성되고, 상기 게이트 라인과 전기적으로 절연된 데이터 라인;
    상기 게이트 라인과 데이터 라인에 전기적으로 연결된 스위칭 소자;
    상기 데이터 라인으로부터 연장되어 상기 기판의 데이터 패드 영역 상에 형성된 데이터 패드; 및
    상기 데이터 패드와 상기 기판과의 사이에 개재되어 상기 데이터 패드를 돌출시키는 데이터 돌출층을 포함하고,
    상기 게이트 라인, 상기 데이터 라인, 상기 스위칭 소자를 커버하는 보호막을 더 포함하며,
    상기 보호막에는 상기 데이터 패드를 노출시키는 콘택홀이 형성되고,
    상기 데이터 패드는 상기 데이터 돌출층에 의해서 상기 보호막보다 상기 기판으로부터 높게 돌출되는 돌출부를 갖는 것을 특징으로 하는 표시장치.
  13. 제12항에 있어서, 상기 데이터 구동칩을 상기 어레이 기판에 고정시키는 접착수지 및 상기 접착수지에 함유된 도전성 입자로 이루어진 이방성 도전필름을 더 포함하고,
    상기 데이터 구동칩은 상기 도전성 입자에 의해서 상기 데이터 패드와 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  14. 제12항에 있어서, 상기 데이터 구동칩이 실장된 테이프 캐리어 패키지; 및
    상기 테이프 캐리어 패키지를 상기 어레이 기판에 고정시키는 접착수지 및 상기 접착수지에 함유된 도전성 입자로 이루어진 이방성 도전필름을 더 포함하고,
    상기 테이프 캐리어 패키지는 상기 도전성 입자에 의해서 상기 데이터 패드 와 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  15. 제12항에 있어서, 상기 어레이 기판은 상기 게이트 라인으로부터 상기 어레이 영역에 인접한 상기 기판의 게이트 패드 영역으로 연장된 게이트 패드를 더 포함는 것을 특징으로 하는 표시장치.
  16. 제1 금속막을 패터닝하여 기판의 어레이 영역 상에 게이트 라인과 게이트 전극을 형성하는 단계;
    상기 게이트 라인 및 게이트 전극이 형성된 상기 기판 상에 절연막을 형성하는 단계;
    상기 게이트 전극이 형성된 상기 절연막 상에 채널층과 상기 어레이 영역에 인접한 데이터 패드 영역 상에 데이터 돌출층을 형성하는 단계;
    제2 금속막을 패터닝하여 상기 어레이 영역에 대응하여 상기 절연막 상에 데이터 라인, 상기 데이터 라인으로부터 분기되어 상기 채널층과 오버랩되는 소오스 전극, 상기 소오스 전극과 이격되고 상기 채널층과 오버랩되는 드레인 전극 및 상기 데이터 라인의 일단부로부터 연장되고 상기 데이터 돌출층을 감싸는 데이터 패드를 형성하는 단계;
    상기 데이터 라인, 상기 소오스 전극, 상기 드레인 전극 및 상기 데이터 패드를 커버하는 보호막을 형성하는 단계; 및
    상기 보호막을 패터닝하여 상기 드레인 전극을 노출시키는 제1 콘택홀 및 상기 데이터 패드의 일부분을 노출시키는 제2 콘택홀을 형성하는 단계를 포함하고,
    상기 데이터 패드는 상기 데이터 돌출층에 의해서 상기 보호막보다 상기 기판으로부터 높게 돌출되는 돌출부를 갖는 것을 특징으로 하는 어레이 기판의 제조 방법.
  17. 제16항에 있어서, 상기 제1 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결된 화소전극 및 상기 제2 콘택홀을 통해 상기 데이터 패드와 전기적으로 연결되는 데이터 패드전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  18. 제16항에 있어서, 상기 채널층은 a-si층 및 상기 a-si층 상에 형성된 n+a-si층으로 이루어지고,
    상기 데이터 돌출층은 상기 n+a-si층과 a-si층 중 선택된 하나 이상의 층으로 이루어진 것을 특징으로 하는 어레이 기판의 제조방법.
  19. 제1 금속막을 패터닝하여 기판의 어레이 영역 상에 게이트 라인과 게이트 전극을 형성하는 단계;
    상기 게이트 라인 및 게이트 전극이 형성된 상기 기판 상에 절연막을 형성하는 단계;
    상기 절연막 상에 a-si층, n+a-si층 및 제2 금속막을 순차적으로 적층하는 단계; 및
    a-si층, n+a-si층 및 제2 금속막을 하나의 마스크로 패터닝하여 상기 어레이 영역에 데이터 라인, 상기 게이트 전극과 오버랩하는 채널층, 상기 데이터 라인으로부터 분기되어 상기 채널층과 오버랩되는 소오스 전극 및 상기 소오스 전극과 이격되고 상기 채널층과 오버랩되는 드레인 전극을 형성하고, 상기 어레이 영역에 인접한 데이터 패드 영역에 데이터 돌출층과 상기 데이터 돌출층 상에 구비된 데이터 패드를 형성하는 단계;
    상기 데이터 라인, 상기 소오스 전극, 상기 드레인 전극 및 상기 데이터 패드를 커버하는 보호막을 형성하는 단계; 및
    상기 보호막을 패터닝하여 상기 드레인 전극을 노출시키는 제1 콘택홀 및 상기 데이터 패드의 일부분을 노출시키는 제2 콘택홀을 형성하는 단계를 포함하고,
    상기 데이터 패드는 상기 데이터 돌출층에 의해서 상기 보호막보다 상기 기판으로부터 높게 돌출되는 돌출부를 갖는 것을 특징으로 하는 어레이 기판의 제조 방법.
  20. 제19항에 있어서, 상기 제1 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결된 화소전극 및 상기 제2 콘택홀을 통해 상기 데이터 패드와 전기적으로 연결되는 데이터 패드전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  21. 제19항에 있어서, 상기 채널층은 a-si층 및 상기 a-si층 상에 형성된 n+a-si층으로 이루어지고,
    상기 데이터 돌출층은 상기 a-si층과 n+a-si층 중 선택된 하나 이상의 층으로 이루어진 것을 특징으로 하는 어레이 기판의 제조방법.
KR1020050014653A 2005-02-22 2005-02-22 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법 Expired - Lifetime KR101119184B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050014653A KR101119184B1 (ko) 2005-02-22 2005-02-22 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법
US11/354,046 US7943931B2 (en) 2005-02-22 2006-02-14 Array substrate having a supporter for a data pad, and display apparatus having the array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050014653A KR101119184B1 (ko) 2005-02-22 2005-02-22 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20060093573A KR20060093573A (ko) 2006-08-25
KR101119184B1 true KR101119184B1 (ko) 2012-03-22

Family

ID=36911741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050014653A Expired - Lifetime KR101119184B1 (ko) 2005-02-22 2005-02-22 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법

Country Status (2)

Country Link
US (1) US7943931B2 (ko)
KR (1) KR101119184B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058122B1 (ko) * 2004-09-08 2011-08-24 삼성전자주식회사 어레이 기판과, 그의 제조 방법 및 그를 구비한 액정 패널
KR100742376B1 (ko) * 2005-09-30 2007-07-24 삼성에스디아이 주식회사 패드부 및 그 제조 방법
KR101563527B1 (ko) 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP2010156960A (ja) * 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
TW201022779A (en) * 2008-12-12 2010-06-16 Au Optronics Corp Pixel array and manufacturing method thereof
KR101531854B1 (ko) * 2009-03-11 2015-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101628254B1 (ko) * 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101822012B1 (ko) * 2010-12-07 2018-01-26 삼성디스플레이 주식회사 유기전계발광 표시 장치 및 그 제조 방법
US12193283B2 (en) 2020-11-19 2025-01-07 Samsung Display Co., Ltd. Display device including pad area
CN115421609A (zh) * 2022-08-26 2022-12-02 武汉天马微电子有限公司 显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000921A (ko) * 2000-06-21 2002-01-09 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법
KR20030032736A (ko) * 2001-10-19 2003-04-26 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853221B1 (ko) * 2002-08-01 2008-08-20 삼성전자주식회사 고속 고온 네마틱 액정 조성물, 및 이를 포함하는액정표시장치
KR100872494B1 (ko) * 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
KR100560402B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US7612373B2 (en) * 2004-06-30 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000921A (ko) * 2000-06-21 2002-01-09 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법
KR20030032736A (ko) * 2001-10-19 2003-04-26 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치

Also Published As

Publication number Publication date
US20060186414A1 (en) 2006-08-24
US7943931B2 (en) 2011-05-17
KR20060093573A (ko) 2006-08-25

Similar Documents

Publication Publication Date Title
JP5311531B2 (ja) 半導体チップの実装された表示パネル
CN100462790C (zh) 液晶显示面板及其制造方法
KR101826898B1 (ko) 표시패널
JP4952425B2 (ja) 液晶装置および電子機器
CN100510861C (zh) 显示装置及其制造方法
JP5102878B2 (ja) 表示装置用基板及び表示装置
KR101116817B1 (ko) 유기 절연막을 포함하는 액정 패널 및 그 제조 방법
TWI671572B (zh) 顯示面板及其製造方法
KR100470208B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20100048002A (ko) 액정 표시 장치 및 그 제조 방법
CN100547470C (zh) 电光装置、其制造方法以及电子设备
JP6337424B2 (ja) 液晶表示装置および液晶表示装置の検査方法
KR20030016534A (ko) 액정 표시 장치
US7943931B2 (en) Array substrate having a supporter for a data pad, and display apparatus having the array substrate
KR101119196B1 (ko) 표시장치 및 이의 제조 방법
US8111367B2 (en) Display device
KR20080102730A (ko) 표시장치
JP2008090147A (ja) 接続端子基板及びこれを用いた電子装置
CN100378560C (zh) 有源矩阵基板及其制造方法
KR101146533B1 (ko) 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널
KR100574367B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP2004184741A (ja) 電気光学装置と外部端子との接続構造及び電子機器
JP2004118089A (ja) 液晶表示装置
KR101869101B1 (ko) 액정표시장치
JP2008040122A (ja) 電気光学装置、電子機器、および実装構造体

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050222

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100222

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050222

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110629

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120131

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120215

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120216

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150130

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20160129

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20170131

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180201

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190129

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200203

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220127

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20230125

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20240125

Start annual number: 13

End annual number: 13