[go: up one dir, main page]

JP5311531B2 - 半導体チップの実装された表示パネル - Google Patents

半導体チップの実装された表示パネル Download PDF

Info

Publication number
JP5311531B2
JP5311531B2 JP2006227756A JP2006227756A JP5311531B2 JP 5311531 B2 JP5311531 B2 JP 5311531B2 JP 2006227756 A JP2006227756 A JP 2006227756A JP 2006227756 A JP2006227756 A JP 2006227756A JP 5311531 B2 JP5311531 B2 JP 5311531B2
Authority
JP
Japan
Prior art keywords
insulating film
display panel
electrode pad
bumps
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006227756A
Other languages
English (en)
Other versions
JP2007059916A (ja
JP2007059916A5 (ja
Inventor
鎬 民 姜
源 九 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2007059916A publication Critical patent/JP2007059916A/ja
Publication of JP2007059916A5 publication Critical patent/JP2007059916A5/ja
Application granted granted Critical
Publication of JP5311531B2 publication Critical patent/JP5311531B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体チップを実装した表示パネルに関し、特に、異方性導電粒子の残留率を向上させることができる半導体チップを実装した表示パネルに関する。
表示装置として注目されている平板表示装置としては誘電異方性を有する液晶を用いた液晶表示装置（ＬＣＤ）、不活性ガスの放電を用いたプラズマ表示パネル（ＰＤＰ）、有機発光ダイオードを用いた有機電界発光表示装置（ＯＬＥＤ）などが代表的である。これらのうちプラスマ表示パネルは大型ＴＶとしてのみ応用され、反面、液晶表示装置及び有機電界発光表示装置は携帯電話、ノートブック、モニター、ＴＶなどのように小型から大型まで多様な大きさで多くの分野に応用されている。
このような平板表示装置は、画像を表示するための画素マトリックスを有する表示パネルと、表示パネルを駆動するパネル駆動回路を具備する。パネル駆動回路は半導体チップ形態に集積化され表示パネルと電気的に接続される。駆動回路チップ（以下、駆動チップ）を表示パネルと接続させる方法としてはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法とＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法が代表的である。
ＴＡＢ方法は駆動チップが実装されたＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）またはＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）を異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：以下、ＡＣＦと記す）を用いて表示パネルに付着する方法である。ＣＯＧ方法は駆動チップをＡＣＦを用いて表示パネルに直接実装する方法で低費用、小型及び薄型化が要求される表示パネルに主に適用される。
図１はＣＯＧ方式で表示パネルの基板上に実装された駆動チップの端子部分を示した断面図である。
図１に示す駆動チップ２０はＡＣＦ１５を通じて表示パネルの基板１０上に形成された電極パッド１２と電気的に接続されることと同時に基板１０上に付着される。
具体的には、駆動チップ２０はシリコン基板２２に形成されたチップパッド２４、シリコン基板２２を保護しながらチップパッド２４を露出させるコンタクトホールが形成された保護膜２６、保護膜２６のコンタクトホールを通じてチップパッド２４と接続され端子役割をするバンプ２８を具備する。
このような駆動チップ２０はＡＣＦ１５を通じて表示パネルの基板１０上に実装されるか付着される。ＡＣＦ１５は導電粒子１６が含有されたＡＣＦ樹脂（ｒｅｓｉｎ）を含む。このＡＣＦ１５は電極パッド１２が形成された基板１０のパッド領域に塗布される。駆動チップ２０を整列配置させ加熱圧着することで駆動チップ２０が表示パネルの基板１０上に実装される。この際、ＡＣＦ１５の導電粒子１６が駆動チップのバンプ２８と基板１０上の電極パッド１２との間に位置してバンプ２８と電極パッド１２とを電気的に接続させる。
従って、バンプ２８と電極パッド１２との間に位置する導電粒子１６の個数、即ち、残留率はバンプ２８と電極パッド１２間の接続抵抗を決定する。従って、導電粒子１６の残留率は駆動信号の信頼性を確保するように充分なレベルまたは量を有するべきである。
現在の技術では、バンプと電極パッドとの間に位置する導電粒子の残留率が相対的に非常に低いので導電粒子の残留率を向上させることができる方案が要求されている。また、バンプ下の導電粒子残留率を高くするためにＡＣＦの導電粒子含有量を多くする方法が考慮されてきているが、それはＡＣＦの原資材価格を上昇させるという問題点がある。
そこで、本発明は上記従来の半導体チップを実装した表示パネルにおける問題点に鑑みてなされたものであって、本発明の目的は、ＡＣＦの導電粒子の残留率を向上させることができる半導体チップを実装した表示パネルを提供することにある。
上記課題を解決するために、本発明のある観点によれば、 半導体チップが異方性導電フィルムを介して実装された表示パネルにおいて、基板上に形成され、前記半導体チップに形成されたバンプと前記異方性導電フィルム内の導電粒子を介して接続される電極パッドと、前記電極パッドを取り囲み孤立させるオープンホールを有して前記基板上に形成される第１絶縁膜と、を具備し、前記第１絶縁膜は、前記電極パッドより前記基板からさらに伸張され、前記第１絶縁膜の上部エッジ面は、前記バンプの下部エッジ面より低く位置するように伸張されることを特徴とする半導体チップの実装された表示パネルが提供される。
前記第１絶縁膜は、有機絶縁膜であることができる。
前記電極パッドは前記基板上に形成された信号ラインと接続される下部電極パッドと、前記下部電極パッド上に形成される第２絶縁膜のコンタクトホールを介して前記下部電極パッドと接続される上部電極パッドとを具備することができる。
前記オープンホールの平面積は、前記電極パッドの平面積より大きいことができる。
本発明に係る半導体チップ及びその製造方法によれば、バンプ間のスペースに有機絶縁膜を具備することで半導体チップを表示パネルに実装するとき、ＡＣＦの流動が減少されバンプとパッドとの間に存在する導電粒子の残留率を向上させることができるという効果がある。
また、本発明に係る表示パネル及びその製造方法によれば、パッドの間のスペースに有機絶縁膜を具備することで半導体チップを表示パネルに実装するとき、ＡＣＦの流動が減少されバンプとパッドとの間に存在する導電粒子の残留率を向上させることができるという効果がある。
また、本発明に係る半導体チップの実装された表示パネル及びその製造方法によれば、駆動チップのバンプの間のスペーサに第１有機絶縁膜を具備すると同時に、表示パネルのパッドの間のスペースに第２有機絶縁膜を具備することで半導体チップを表示パネルに実装するときＡＣＦの流動が減少されバンプとパッドとの間に存在する導電粒子の残留率を向上させることができるという効果がある。
以上により、ＡＣＦ導電粒子の残留率向上で半導体チップと表示パネルとの接続信頼性を確保することができ、ＡＣＦの導電粒子含有量を減少させＡＣＦの原資材価格を低くすることができ、さらに、ＡＣＦ導電粒子の残留率向上で高解像度に合わせてバンプの面積及びピッチを減少させることができ原価を節減することができるという効果がある。
本発明の実施形態について説明する前に、本発明が導出された技術的な背景、即ち、駆動チップのバンプと表示パネルのパッドとの間にＡＣＦ導電粒子の残留率が不足した具体的な原因を図２に参照して説明する。
図２は従来駆動チップに形成された複数のバンプと基板の接触部分を示す写真である。
図２に示すように、基板２上に実装された駆動チップのバンプ４の下領域内に位置するＡＣＦ導電粒子８の残留率より、バンプ４とバンプ４の間のスペース６内に位置するＡＣＦ導電粒子８の残留率がさらに多いことがわかる。
これはＡＣＦを基板２上に塗布し、その上に駆動チップを整列配置させ加熱圧着する場合、基板２上に実装された駆動チップのバンプ４の下のＡＣＦ樹脂がバンプ４の間のスペース６内に位置したＡＣＦ樹脂より圧力を大きく受けることから起因する。
このような基板２上に実装された駆動チップのバンプ４下とバンプ４の間のスペース６との圧力差に起因して、ＡＣＦ樹脂の流れが基板２上に実装された駆動チップのバンプ４下端からバンプ４の間のスペース６に向かうのでＡＣＦ樹脂の流れに沿ってＡＣＦ導電粒子８も移動する。その結果、基板２上に実装された駆動チップのバンプ４下に位置する導電粒子８の残留率は減少する。
バンプ４の間のスペース６内には導電粒子８が集まる現象が深化される。それにより、スペース６内に集まった導電粒子はバンプ４間の電気的なショートを誘発し、基板２上に実装された駆動チップのバンプ４の下に位置する導電粒子８の残留率減少で接続信頼性に悪い影響を与える。
従って、本発明において、基板上に実装された駆動チップのバンプの下に存在する導電粒子の残留率は基板上に実装された基板のバンプの下とバンプの間のスペースとの圧力差を減少させることで向上され実質的に製造過程の間ＡＣＦ導電粒子の流動を減少させることができる。
次に、本発明に係る半導体チップ及びその製造方法並びにそれを実装した表示パネル及びその製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
図３は、本発明の第１の実施形態による駆動チップ６０が実装された表示パネル４０の一部分を示した断面図であり、図４及び図５は、図３に示す駆動チップ６０でバンプ５４が形成された下部面を示す平面図及びその写真である。
図３に示す駆動チップ６０はＡＣＦ４５を通じて表示パネル４０のいずれか一つの基板、ここでは下部基板３０上に形成された電極パッド３６と電気的に接続されると同時に基板３０上に付着される。
表示パネル４０は下部基板３０上に形成され画像表示部の信号ラインと接続された電極パッド３６を具備する。
電極パッド３６は、画像表示部の信号ラインから延長された下部電極パッド３２、絶縁膜３８を貫通するコンタクトホールを介して下部電極パッド３２と接続された上部電極パッド３４を含む。下部電極パッド３２は画像表示部の信号ラインと共に不透明金属から形成される。上部電極パッド３４は下部電極パッド３２を保護するために透明導電物質から形成される。このような透明導電物質から形成された上部電極パッド３４は画像表示部でサブ画素単位（図示せず）で光を透過させるための画素電極（図示せず）と共にパターニングされ形成される。
駆動チップ６０はシリコン基板５０に形成された駆動回路と接続されたチップパッド５２、シリコン基板５０上に形成された保護膜５６、バンプ５４を含む。保護膜５６はチップパッド５２を露出させるコンタクトホールを含む。バンプ５４は保護膜５６のコンタクトホールを介してチップパッド５２と接続された端子の役割をする。
また、駆動チップ６０はバンプ５４の周辺を取り囲む有機絶縁膜５８をさらに具備する。有機絶縁膜５８はシリコン基板５０に対して垂直した方向に測定された厚さがバンプ５４の厚さより小さい。つまり、有機絶縁膜５８の下部エッジ（面）はバンプ５４の下部エッジ（面）までは伸張しないで、保護膜５６の表面とバンプ５４の下部エッジ（面）との間に位置する。
チップパッド５２はＡｌなどのような金属から形成されるがそれに限定するものではない。バンプ５４はＡｕなどのような金属から形成されるがそれに限定するものではない。このようなチップパッド５２とバンプ５４との間にはチップパッド５２を保護するためのバリヤー層５３が追加で形成されたりもする。バリヤー層５３は金属から形成されそれを限定するものではない。
保護膜５６はチップパッド５２が形成されたシリコン基板５０上に形成され駆動回路が形成されたシリコン基板５０を保護する。このような保護膜５６はチップパッド５６を露出させるコンタクトホールを含む。保護膜５６はＳｉＮｘなどのような絶縁物質から形成される。
バリヤー層５３及びバンプ５４は保護膜５６のコンタクトホールを通じて露出されたチップパッド５２と接続される。
そして、バンプ５４が形成された保護膜５６上には駆動チップ６０に内蔵された駆動回路を保護するために有機絶縁膜５８がさらに形成される。有機絶縁膜５８はポリイミド系樹脂等から形成される。また、有機絶縁膜５８は図４及び図５に示すようにバンプ５４が形成された駆動チップの周辺領域まで拡張され形成され、バンプ５４を露出させるオープンホール５５を具備する。この周辺領域はまた端子領域として定義することができる。
このような有機絶縁膜５８の高さまたは厚さはバンプ５４より低い、駆動チップ６０を基板３０上に実装するとき駆動チップ６０のバンプ５４下とバンプ５４の間のスペースとの圧力差を減少させることで駆動チップ６０のバンプ５４の下端からバンプ５４の間のスペースにＡＣＦ導電粒子４２が漏洩することを減少させることができる。
この際、バンプ５４が完全に露出されるように有機絶縁膜５６に形成されたオープンホール５５は図４及び図５のようにバンプ５４より広い平面積（横断面積）を有するように形成される。オープンホール５５のエッジ部（側壁）がバンプ５４のエッジ部（側面）と離隔され形成することでＡＣＦ導電粒子４２と接触することができるバンプ５４の平面積のようなギャップ形成が充分に確保される。それとは異なり、オープンホール５５はバンプ５４と類似した、または同一の平面積（横断面積）を有するように形成され有機絶縁膜５８の側面とバンプ５４の側面とが接触することもできる。
このような構成を有する駆動チップ６０はＡＣＦ４５を介して表示パネル４０の基板３０上に実装される。ＡＣＦ５４はＡＣＦ導電粒子４２が含有されたＡＣＦ樹脂４４を含む。ＡＣＦ５４は電極パッド３６が形成された基板３０のパッド領域に塗布され駆動チップ６０を整列配置させ加熱圧着することで、駆動チップ６０が表示パネル４０の下部基板３０上に実装される。この際、バンプ５４の間のスペースにバンプ５４より厚さが薄い有機絶縁膜５８が存在することでバンプ５４の下、バンプ５４の間のスペース、即ち、有機絶縁膜５８の下の圧力差が減少するようになる。圧力差減少に対応してＡＣＦ導電粒子４２の流動はＡＣＦ樹脂４４の流動を従って減少し駆動チップ６０のバンプ５４の下からバンプ５４の間のスペースに漏洩されるＡＣＦ導電粒子４２の個数を減少させることができる。その結果、バンプ５４の下のＡＣＦ導電粒子４２残留率が向上または増加するので駆動チップ６０のバンプ５４と表示パネル４０の電極パッド３６と間の接続抵抗を減少させることができる。
一方、図３に示す本発明の駆動チップ６０において、有機絶縁膜５８の高さをバンプ５４と同じにするか高くする場合、即ち、有機絶縁膜５８の下部エッジとバンプ５４の下部エッジが実質的に同一の水平面に位置する場合、バンプ５４と電極パッド３６との間のＡＣＦ導電粒子４２の変形率が減少し接続抵抗が増加する。有機絶縁膜５８は保護膜５６またはシリコン基板５０から下の方に伸張される。有機絶縁膜５８はバンプ５４の下部エッジより上に位置するように伸張されるかバンプ５４の厚さより薄い厚さに形成されることが望ましい。
図６乃至図９は図３に示した本発明の第１の実施形態による駆動チップ６０の製造方法を段階的に説明するための断面図である。
図６に示すように、シリコン基板５０上に駆動回路（図示せず）の電極と共にチップパッド５２が形成される。チップパッド５２はＡｌなどのような金属層がシリコン基板５０上に蒸着された後、フォトリソグラフィ工程及びエッチング工程でパターニングすることで駆動回路の電極と共に形成する。
図７に示すように、駆動回路及びチップパッド５２が形成されたシリコン基板５０上に保護膜５６が形成し、保護膜５６を貫通してチップパッド５２を露出させるコンタクトホール５１を形成する。コンタクトホール５１を有する保護膜５６はＳｉＮｘなどのような無機絶縁物質を駆動回路及びチップパッド５２が形成されたシリコン基板５０上に蒸着した後、フォトリソグラフィ工程及びエッチング工程でパターニングすることで形成する。
図８に示すように、バリヤー層５３及びバンプ５４を形成する。バンプ５４は保護膜５６のコンタクトホール５１を通じて露出されたチップパッド５２の一部を経由してチップパッド５２と接続される。バリヤー層５３及びバンプ５４は保護膜５６上にＡｕ／Ｎｉ／Ｔｉなどのようなバリヤー金属とＡｕなどのようなバンプ用金属を積層した後、フォトリソグラフィ工程及びエッチング工程でパターニングすることで形成する。
図９に示すように、駆動回路を保護すると同時にバンプ５４を露出させる有機絶縁膜５８を保護膜５６上に形成する。有機絶縁膜５８は感光性を有するポリイミド系樹脂等の有機絶縁膜でバンプ５４が形成された保護膜５６上に形成した後、フォトリソグラフィ工程で露光及び現象することで形成する。
図６乃至図９の工程を通じて完成された駆動チップ６０は図３のように電極パッド３６が形成された基板３０上にＡＣＦ４５を塗布した後、そのＡＣＦ４５上に整列配置させ加熱圧着することで実装される。ＡＣＦ４５はＡＣＦ導電粒子４２とＡＣＦ樹脂４４を含む。バンプ５４の間に存在する有機絶縁膜５８によってＡＣＦ樹脂４４及びＡＣＦ導電粒子４２の流動が駆動チップ領域内で減少して電極パッド３６と対応するバンプ５４下のＡＣＦ導電粒子４２残留率が向上する。有機絶縁膜５８はバンプ５４より高さまたは厚さを低く形成する。
図１０は本発明の第２の実施形態による駆動チップ６０が実装された表示パネル４０の一部分を示した断面図であり、図１１は図１０に示した表示パネル４０のパッド領域を示す平面図である。
図１０に示す駆動チップ６０が実装された表示パネル４０は、図３と対比して駆動チップ６０のバンプ５４間のスペースの代わりに電極パッド３６の間のスペースに有機絶縁膜６２が形成されることを除いては同一の構成要素を具備するので、重複される構成要素についての詳細な説明は省略する。
図１０に示す駆動チップ６０がシリコン基板５０に形成された駆動回路（図示せず）と接続されたチップパッド５２、シリコン基板５０上に形成されチップパッド５２を露出させるコンタクトホールが形成された保護膜５６、及び保護膜５６のコンタクトホールを通じてチップパッド５２と接続され端子役割をするバンプ５４を具備する。また、駆動チップ６０は駆動回路領域を保護するためにバンプ５４が形成された端子領域、即ち、駆動チップ６０の周辺領域を除いた駆動回路領域の保護膜５６上に形成された有機絶縁膜（図示せず）を付加的に具備する。駆動チップ６０の周辺領域はバンプ５４が形成された端子領域として画定することができ、駆動チップ６０はチップパッド５２とバンプ５４との間に形成されるバリヤー層５３を付加的に具備してもよい。
電極パッド３６は表示パネル４０の下部基板３０上に形成される。電極パッド３６は画像表示部の信号ライン（図示せず）から延長された下部電極パッド３２と、絶縁膜３８を貫通するコンタクトホールを介して下部電極パッド３２と接続された上部電極パッド３４で構成される。そして、表示パネル４０は電極パッド３６を取り囲んで孤立（ｉｓｏｌａｔｅ）させるために電極パッドより基板に対して垂直な方向に厚さまたは高さが高い有機絶縁膜６２を具備する。有機絶縁膜６２は絶縁膜３８または基板３０から上の方に伸張され、電極パッド３６とバンプ５４と離隔される。有機絶縁膜６２の上部エッジ（面）はバンプ５４の下部エッジ（面）と同一水平面上か又は低く位置する。
下部基板３０の絶縁膜３８上には有機絶縁膜６２が形成される。有機絶縁膜６２には図１１に示すように電極パッド３６と離隔され電極パッド３６を取り囲んで孤立させるオープンホール６３が形成される。このような有機絶縁膜６２は電極パッド３６より高く形成される。有機絶縁膜６２はＡＣＦ４５を通じて駆動チップ６０が実装された場合、絶縁膜３８または基板３０から上の方向に伸張して形成され駆動チップ６０のバンプ５４より低いか又は同一水平面上に形成される。
それにより、電極パッド３６より高い高さで絶縁膜３８または下部基板３０から上の方に伸張された有機絶縁膜６２を含む下部基板３０上に駆動チップ６０を実装するとき駆動チップ６０のバンプ５４の下とバンプ５４の間のスペースとの圧力差を減少させることで駆動チップ６０のバンプ下端からバンプ５４の間のスペースにＡＣＦ導電粒子４２が漏洩することを減少させることができる。
この際、電極パッド３６を取り囲むオープンホール６３は図１１のように電極パッド３６より広い平面積を有するように形成される。即ち、オープンホール６３のエッジ部（側壁）が有機絶縁膜６２と電極パッド３６との間のギャップを形成するように電極パッド３６のエッジ部（側面）と離隔され形成されることでＡＣＦ導電粒子４２と接触することができる電極パッド３６及びバンプ５４の平面積が充分に確保されるようにする。これとは異なり、オープンホール６３は電極パッド３６と同一の平面積を有するように形成され有機絶縁膜６２が電極パッド３６の側面と接触することもできる。
このような構成を有する下部基板３０のパッド領域にＡＣＦ４５、即ち、ＡＣＦ導電粒子４２が含有されたＡＣＦ樹脂４４を塗布し駆動チップ６０を整列配置させ加熱圧着することで駆動チップ６０が表示パネル４０の下部基板３０上に実装される。この際、バンプ５４間のスペースにバンプ５４より低い（又は同じ）高さの有機絶縁膜６２が存在することでバンプ５４の下と、バンプ５４の間のスペース、即ち、下部基板３０から突出した有機絶縁膜６２の上とバンプ下と間の圧力差が減少する。それにより、ＡＣＦ樹脂４４と共にＡＣＦ導電粒子４２の流動が減少してバンプ５４の下端からのバンプ５４間のスペースに漏洩するＡＣＦ導電粒子４２の個数を減少させることができる。その結果、バンプ５４の下の導電粒子４３残留率が向上するので駆動チップ６０のバンプ５４と表示パネル４０の電極パッド３６と間の接続抵抗を減少させることができる。
図１２乃至図１５は、図１０に示した本発明の第２の実施形態による表示パネル４０の製造方法を段階的に説明するための断面図である。
図１２に示すように、下部基板３０上に画像表示部の信号ライン（図示せず）と共に下部電極パッド３２を形成する。下部電極パッド３２はＡｌ系、Ｍｏ系などの金属層が下部基板３０上に蒸着した後、フォトリソグラフィ工程及びエッチング工程でパターニングすることで画像表示部の信号ラインと共に形成する。
図１３に示すように、画像表示部の信号ラインと共に下部電極パッド３２が形成された下部基板３０上に絶縁膜３８を形成する。絶縁膜３８に下部電極パッド３２を露出させるコンタクトホール６１が形成される。コンタクトホール６１を有する絶縁膜３８はＳｉＮｘなどのような無機絶縁物質を信号ライン及び下部電極パッド３２が形成された下部基板３０上に蒸着した後、フォトリソグラフィ工程及びエッチング工程でパターニングすることで形成する。
図１４に示すように、絶縁膜３８上に下部電極パッド３２を露出させるオープンホール６３を有する有機絶縁膜６２を形成する。有機絶縁膜６２は感光性を有するポリイミド系の有機絶縁物質を絶縁膜３８上に蒸着した後、フォトリソグラフィ工程で露光及び現象することで形成する。
図１５に示すように、有機絶縁膜６２のオープンホール６３を通じて露出された下部電極パッド３２と接続される上部電極パッド３４を形成する。上部電極パッド３４は有機絶縁膜６２上に透明導電物質を蒸着した後、フォトリソグラフィ工程及びエッチング工程でパターニングすることで形成する。このような上部電極パッド３４は画像表示部にサブ画素単位（図示せず）で形成される画素電極（図示せず）と共に形成する。
このような図１２〜図１５に示した工程を通じて完成された下部基板３０のパッド領域にＡＣＦ４５を塗布した後、そのＡＣＦ４５上に駆動チップ６０を整列配置させ加熱圧着することで駆動チップ６０が実装される。このとき、バンプ５４の間のスペースにバンプ５４より低い（又は同じ）高さで存在する有機絶縁膜６２が形成された領域内でＡＣＦ樹脂４４及びＡＣＦ導電粒子４２の流動が減少してバンプ５４の下のＡＣＦ導電粒子４２残留率が向上する。
図１６は本発明の第３の実施形態による駆動チップ６０が実装された表示パネル４０の一部分を示す断面図である。
図１６に示す駆動チップ６０が実装された表示パネル４０は、図３に示した表示パネル４０と対比して電極パッド３６の間のスペースに第２の有機絶縁膜６２がさらに形成されることを除いては同一の構成要素を具備するので、重複される構成要素についての詳細な説明は省略する。
図１６に示す駆動チップ６０はシリコン基板５０に形成された駆動回路（図示せず）と接続されたチップパッド５２、シリコン基板５０上に形成されチップパッド５２を露出させるコンタクトホールが形成された保護膜５６、及び保護膜５６のコンタクトホールを通じてチップパッド５２と接続され端子役割をするバンプ５４を具備する。
第１の有機絶縁膜５８は保護膜５６上に形成されバンプ５４の周辺を取り囲む。第１の有機絶縁膜５８はバンプ５４より低い高さに形成される。第１の有機絶縁膜５６は図４、図５及び図１６に示したようにバンプ５４が形成された端子領域、即ち、駆動チップ６０の周辺領域まで拡張して形成され、バンプ５４を露出させるオープンホール５５を具備する。
この際、第１の有機絶縁膜５８に形成されたオープンホール５５は図４及び図５に示すようにバンプ５４より広い平面積を有するように形成されＡＣＦ導電粒子４２と接触することができるバンプ５４の平面積が充分に確保されるようにする。それとは異なり、オープンホール５５はバンプ５４と類似したまたは同一の平面積を有するように形成され第１の有機絶縁膜５８がバンプ５４の側面と接触することもできる。このような構成を有する駆動チップ６０は図６乃至図９に示した上述したような製造方法を通じて完成される。
図１６に示す表示パネル４０の下部基板３０上に形成された電極パッド３６は画像表示部の信号ライン（図示せず）から延長された下部電極パッド３２と、絶縁膜３８を貫通するコンタクトホールを通じて下部電極パッド３２と接続された上部電極パッド３４で構成される。そして、表示パネル４０は電極パッド３６の周辺を取り囲み下部基板３０上に形成された第２の有機絶縁膜６２を具備する。絶縁膜３８から伸張された第２の有機絶縁膜６２は電極パッド３６より高い高さに形成される。
言い換えれば、下部基板３０の絶縁膜３８の上には第２の有機絶縁膜６２が形成され、オープンホール６３のエッジ（側壁）は図１１に示すように第２の有機絶縁膜６２と電極パッド３６との間に形成されたギャップによって離隔され電極パッド３６を取り囲むように形成される。このような第２の有機絶縁膜６２は絶縁膜３８から伸張され電極パッド３６より高く形成される。
ＡＣＦ４５を通じて駆動チップ６０が実装された場合、第２の有機絶縁膜６２は駆動チップ６０のバンプ５４より低く（又は同一に）形成される。第２の有機絶縁膜６２は第１の有機絶縁膜５８と予め設定された距離または間隔を置いて離隔される。第２の有機絶縁膜６２のオープンホール６３は図１１のように電極パッド３６より広い平面積を有するように形成されることでＡＣＦ導電粒子４２と接触することができる電極パッド３６及びバンプ５４の平面積が充分に確保される。これとは異なり、第２の有機絶縁膜６２のオープンホール６３は電極パッド３６と同一の平面積を有するように形成され第２の有機絶縁膜６２が電極パッド３６の側面と接触することもできる。このような構成を有する表示パネル４０は図１２乃至図１５に示した上述したような製造方法を通じて完成される。
第１及び第２の有機絶縁膜５８、６２はシリコン基板５０と下部基板３０に対向するように並んで設置する場合、同一の幅を有する。第１及び第２の有機絶縁膜５８、６２はバンプ５４及び電極パッド３６の一対の間の中央に形成されるか、バンプ５４及び／または電極パッド３６の一対のうちいずれか一つと隣接して形成される。第１及び第２の有機絶縁膜５８、６２はそれらの幅が一致するか、互いに相対的にオフセットした分だけ対応するように位置する。
そして、電極パッド３６が形成された下部基板３０のパッド領域にＡＣＦ４５を塗布し、駆動チップ６０を整列配置させ加熱圧着することで駆動チップ６０が表示パネル４０の下部基板３０上に実装される。この際、駆動チップ６０のバンプ５４の間のスペースにはバンプ５４より低い厚さの第１の有機絶縁膜５８が、表示パネル４０の電極パッド３６の間のスペースには第１の有機絶縁膜５８と一定間隔離隔された第２の有機絶縁膜６２が存在することでバンプ５４の下と、バンプ５４の間のスペース、即ち、第１及び第２の有機絶縁膜５８、６２の間の圧力差が減少する。それにより、ＡＣＦ樹脂４４に基づいてＡＣＦ導電粒子４２の流動が減少しバンプ５４下端からバンプ５４の間のスペースに移動するＡＣＦ導電粒子４２の個数を減少させることができる。その結果、バンプ５４の下の導電粒子４３は残留率が向上し、増加するので駆動チップ６０のバンプ５４と表示パネル４０の電極パッド３６と間の接続抵抗を減少させることができる。
上述したように、本発明の第１〜第３の実施形態による駆動チップが実装された表示パネルは液晶表示装置、有機電界発光装置などのような平板表示装置に適用されることができる。以下、本発明の実施形態が液晶表示装置に適用された場合を図１７に参照して説明する。
図１７は、本発明の実施形態による駆動チップが実装された表示パネルを用いた液晶パネルを概略的に示したのである。
図１７に示す液晶パネルは、下部基板３０と上部基板７０が液晶を間に置いて接合され形成される。ここで、上部基板７０は下部基板３０の周辺領域が露出するようになされる。周辺領域はゲート及びデータ駆動チップ８０、９０が配置される下部基板３０の回路領域として画定することができる。
下部基板３０の表示領域には相互交差するゲートライン（ＧＬ）及びデータライン（ＤＬ）、ゲートライン（ＧＬ）及びデータライン（ＤＬ）の交差部に接続された薄膜トランジスタ（ＴＦＴ）、及び薄膜トランジスタＴＦＴと接続されたサブ画素単位の画素電極が形成される。このような画素電極は上部基板７０に形成された共通電極と液晶を間に置いて重畳される液晶セル、即ち、等価的に液晶キャパシタ（Ｃｌｃ）を形成する。薄膜トランジスタＴＦＴはゲートラインからのゲート信号に応答してデータラインからのデータ信号を画素電極に供給する。それにより、画素電極に供給されたデータ信号と共通電極に供給された共通電圧の電圧差により誘電異方性を有する液晶が駆動され光透過率が調節される。
そして、下部基板３０の周辺領域にはゲートライン（ＧＬ）を駆動するゲート駆動チップ８０と、データライン（ＤＬ）を駆動するデータ駆動チップ９０が本発明の第１〜第３実施形態にて上述したＣＯＧ方式で実装される。
即ち、ゲート駆動チップ８０はＡＣＦを通じて下部基板３０上に実装されゲートラインから延長されたゲートパッドと接続される。データ駆動チップ９０はＡＣＦを通じて下部基板３０上に実装されデータラインから延長されたデータパッドと接続される。この際、ゲート駆動チップ８０及びデータ駆動チップ９０のバンプの間のスペースに第１の有機絶縁膜が形成されるか、下部基板３０のゲートパッドの間、及びデータパッドの間のスペースに第２の有機絶縁膜が形成される。
これとは異なり、ゲート駆動チップ８０及びデータ駆動チップ９０のバンプの間のスペースに第１の有機絶縁膜が形成され、下部基板３０のゲートパッドの間、及びデータパッドの間のスペースに第２有機絶縁膜が形成される。それにより、ゲート駆動チップ８０及びデータ駆動チップ９０が下部基板３０上に実装されるときＡＣＦ樹脂と共に導電粒子の流動が減少してバンプの下端からバンプの間のスペースに漏洩されるＡＣＦ導電粒子の個数を減少させることができる。その結果、バンプの下の導電粒子の残留率が向上されるのでゲート駆動チップ８０及びデータ駆動チップ９０のバンプと液晶パネルの電極パッドと間の接続抵抗を減少させることができる。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
従来の表示パネルにＣＯＧ方式で実装された駆動チップの端子部分を示す断面図である。 従来の駆動チップに形成された複数のバンプと基板の接触部分を示す写真である。 本発明の第１の実施形態によるＣＯＧ方式で駆動チップが実装された表示パネルの一部を示す断面図である。 図３に示す駆動チップでバンプが形成された下部面を部分的に示した平面図である。 本発明の第１の実施形態による駆動チップのバンプ領域を示す写真である。 図３に示した本発明の第１の実施形態駆動チップの製造方法を段階的に説明するための断面図である。 図３に示した本発明の第１の実施形態駆動チップの製造方法を段階的に説明するための断面図である。 図３に示した本発明の第１の実施形態駆動チップの製造方法を段階的に説明するための断面図である。 図３に示した本発明の第１の実施形態駆動チップの製造方法を段階的に説明するための断面図である。 本発明の第２の実施形態によるＣＯＧ方式で駆動チップが実装された表示パネルの一部を示す断面図である。 図１０に示した表示パネルのパッド領域を部分的に示す平面図である。 図１０に示した本発明の第２の実施形態による表示パネルの製造方法を段階的に説明するための断面図である。 図１０に示した本発明の第２の実施形態による表示パネルの製造方法を段階的に説明するための断面図である。 図１０に示した本発明の第２の実施形態による表示パネルの製造方法を段階的に説明するための断面図である。 図１０に示した本発明の第２の実施形態による表示パネルの製造方法を段階的に説明するための断面図である。 本発明の第３の実施形態によるＣＯＧ方式で駆動チップが実装された表示パネルの一部分を示す断面図である。 本発明の第１〜第３実施形態によるＣＯＧ方式で駆動チップが実装された液晶パネルの概略図である。
符号の説明
３０ 下部基板
３２ 下部電極パッド
３４ 上部電極パッド
３６ 電極パッド
３８ 絶縁膜
４０ 表示パネル
４２ ＡＣＦ導電粒子
４４ ＡＣＦ樹脂
４５ ＡＣＦ（異方性導電フィルム）
５０ シリコン基板
５２ チップパッド
５３ バリヤー層
５４ バンプ
５５、６３ オープンホール
５６ 保護膜
５８、６２ 有機絶縁膜
６０ 駆動チップ

Claims (4)

  1. 半導体チップが異方性導電フィルムを介して実装された表示パネルにおいて、
    基板上に形成され、前記半導体チップに形成されたバンプと前記異方性導電フィルム内の導電粒子を介して接続される電極パッドと、
    前記電極パッドを取り囲み孤立させるオープンホールを有して前記基板上に形成される第１絶縁膜と、を具備し、
    前記第１絶縁膜は、前記電極パッドより前記基板からさらに伸張され、前記第１絶縁膜の上部エッジ面は、前記バンプの下部エッジ面より低く位置するように伸張されることを特徴とする半導体チップの実装された表示パネル。
  2. 前記第１絶縁膜は、有機絶縁膜であることを特徴とする請求項１記載の半導体チップの実装された表示パネル。
  3. 前記電極パッドは前記基板上に形成された信号ラインと接続される下部電極パッドと、
    前記下部電極パッド上に形成される第２絶縁膜のコンタクトホールを介して前記下部電極パッドと接続される上部電極パッドとを具備することを特徴とする請求項１記載の半導体チップの実装された表示パネル。
  4. 前記オープンホールの平面積は、前記電極パッドの平面積より大きいことを特徴とする請求項１記載の半導体チップの実装された表示パネル。
JP2006227756A 2005-08-24 2006-08-24 半導体チップの実装された表示パネル Expired - Fee Related JP5311531B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050077657A KR101134168B1 (ko) 2005-08-24 2005-08-24 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
KR10-2005-0077657 2005-08-24

Publications (3)

Publication Number Publication Date
JP2007059916A JP2007059916A (ja) 2007-03-08
JP2007059916A5 JP2007059916A5 (ja) 2009-10-08
JP5311531B2 true JP5311531B2 (ja) 2013-10-09

Family

ID=37778760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006227756A Expired - Fee Related JP5311531B2 (ja) 2005-08-24 2006-08-24 半導体チップの実装された表示パネル

Country Status (5)

Country Link
US (1) US7750469B2 (ja)
JP (1) JP5311531B2 (ja)
KR (1) KR101134168B1 (ja)
CN (1) CN1921095B (ja)
TW (1) TWI419292B (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2841454B1 (fr) 2002-07-01 2004-10-22 Jean Pierre Delmotte "appareil de cuisson d'aliments de type barbecue avec une plaque de regulation multi-fonctionnelle"
CN101385136A (zh) * 2006-02-15 2009-03-11 Nxp股份有限公司 用于模制盖的衬底表面的非导电平坦化
JP2008166381A (ja) * 2006-12-27 2008-07-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR100810242B1 (ko) * 2007-02-13 2008-03-06 삼성전자주식회사 반도체 다이 패키지와 그를 이용한 내장형 인쇄회로 기판
JP2009282285A (ja) * 2008-05-22 2009-12-03 Mitsubishi Electric Corp 画像表示装置、およびその実装検査方法
JP2011009363A (ja) * 2009-06-24 2011-01-13 Nec Corp 半導体装置及びその製造方法並びにこれを用いた複合回路装置
TWI412107B (zh) * 2009-10-02 2013-10-11 Ind Tech Res Inst 凸塊結構、晶片封裝結構及該凸塊結構之製備方法
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
CN102044513A (zh) * 2009-10-21 2011-05-04 日月光半导体制造股份有限公司 半导体组件
TW201117336A (en) * 2009-11-05 2011-05-16 Raydium Semiconductor Corp Electronic chip and substrate providing insulation protection between conducting nodes
TW201121006A (en) * 2009-12-03 2011-06-16 Hannstar Display Corp Connection structure for chip-on-glass driver IC and connection method therefor
US8426251B2 (en) * 2010-01-07 2013-04-23 Infineon Technologies Ag Semiconductor device
CN102237329B (zh) * 2010-04-27 2013-08-21 瑞鼎科技股份有限公司 芯片结构及其芯片接合结构与制造方法
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
CN102064135B (zh) * 2010-10-21 2015-07-22 日月光半导体制造股份有限公司 具有金属柱的芯片及具有金属柱的芯片的封装结构
KR101822012B1 (ko) * 2010-12-07 2018-01-26 삼성디스플레이 주식회사 유기전계발광 표시 장치 및 그 제조 방법
TWM408126U (en) * 2010-12-10 2011-07-21 Chunghwa Picture Tubes Ltd Conductive pad structure, chip package structure and active device array substrate
WO2012102303A1 (ja) * 2011-01-26 2012-08-02 株式会社村田製作所 電子部品モジュールおよび電子部品素子
KR20130013515A (ko) * 2011-07-28 2013-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI531835B (zh) 2011-11-15 2016-05-01 友達光電股份有限公司 顯示面板
WO2013101243A1 (en) 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
WO2013101241A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Organic thin film passivation of metal interconnections
JP2014053597A (ja) * 2012-08-09 2014-03-20 Hitachi Chemical Co Ltd チップ型電子部品及び接続構造体
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US9293438B2 (en) * 2013-07-03 2016-03-22 Harris Corporation Method for making electronic device with cover layer with openings and related devices
CN104347557A (zh) * 2013-07-26 2015-02-11 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
JP6324746B2 (ja) * 2014-02-03 2018-05-16 デクセリアルズ株式会社 接続体、接続体の製造方法、電子機器
CN104900543B (zh) * 2014-03-06 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
US9666814B2 (en) 2014-03-07 2017-05-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same
JP2016018879A (ja) * 2014-07-08 2016-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
US9698134B2 (en) * 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
CN104966676B (zh) * 2015-07-08 2018-04-27 上海新微技术研发中心有限公司 共晶键合方法
CN107046018B (zh) * 2015-09-16 2020-06-02 杨秉荣 玻璃基板封装及其制造方法
KR102393315B1 (ko) * 2015-09-30 2022-04-29 엘지디스플레이 주식회사 디스플레이 장치
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
KR102539031B1 (ko) * 2016-04-28 2023-06-02 삼성디스플레이 주식회사 표시 장치
KR102654925B1 (ko) 2016-06-21 2024-04-05 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102666884B1 (ko) * 2016-07-15 2024-05-17 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN106019663A (zh) * 2016-07-29 2016-10-12 京东方科技集团股份有限公司 集成电路器件及制作方法、电路板、显示面板、显示装置
KR102638304B1 (ko) * 2016-08-02 2024-02-20 삼성디스플레이 주식회사 표시장치
KR102615177B1 (ko) * 2016-10-06 2023-12-20 삼성디스플레이 주식회사 평판표시장치
JP6773884B2 (ja) * 2017-02-28 2020-10-21 富士フイルム株式会社 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
KR102341124B1 (ko) 2017-09-26 2021-12-22 삼성디스플레이 주식회사 전자패널, 표시장치, 및 그 제조 방법
CN109659304A (zh) * 2017-10-12 2019-04-19 上海和辉光电有限公司 一种阵列基板、显示面板及显示装置
US10283471B1 (en) * 2017-11-06 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Micro-connection structure and manufacturing method thereof
CN109860224B (zh) * 2017-11-30 2021-05-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板、显示装置
KR102452462B1 (ko) 2017-12-26 2022-10-06 엘지디스플레이 주식회사 표시장치
KR102633137B1 (ko) 2018-01-23 2024-02-02 삼성전자주식회사 반도체 패키지
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
KR102512724B1 (ko) * 2018-04-19 2023-03-23 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20200005096A (ko) * 2018-07-05 2020-01-15 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN109188790B (zh) * 2018-09-13 2022-04-15 京东方科技集团股份有限公司 基板及其制作方法、显示装置
US20220320457A1 (en) * 2019-07-12 2022-10-06 Sharp Kabushiki Kaisha Display device
KR20210043790A (ko) * 2019-10-11 2021-04-22 삼성디스플레이 주식회사 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
KR102722915B1 (ko) 2019-10-30 2024-10-28 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20210065580A (ko) * 2019-11-27 2021-06-04 엘지디스플레이 주식회사 플렉서블 표시장치
KR20210150649A (ko) * 2020-06-03 2021-12-13 삼성디스플레이 주식회사 표시장치
CN111640722B (zh) * 2020-06-11 2022-07-05 厦门通富微电子有限公司 一种芯片封装方法和芯片封装器件
CN111554582B (zh) * 2020-06-11 2022-07-15 厦门通富微电子有限公司 一种芯片封装方法和芯片封装器件
US11991824B2 (en) * 2020-08-28 2024-05-21 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH095769A (ja) * 1995-06-21 1997-01-10 Rohm Co Ltd 電子素子の配線接続構造
JPH10144727A (ja) * 1996-11-14 1998-05-29 Matsushita Electric Ind Co Ltd 半導体素子の実装方法および半導体素子を実装した電子装置
US5903056A (en) * 1997-04-21 1999-05-11 Lucent Technologies Inc. Conductive polymer film bonding technique
EP0890981B1 (en) * 1997-07-11 2003-02-12 Robert Bosch Gmbh Enhanced underfill adhesion of flip chips
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
KR20020005601A (ko) * 1999-02-25 2002-01-17 가마이 고로 반도체 밀봉용 수지 조성물, 및 이를 사용한 반도체 장치및 반도체 장치의 제조방법
US6451875B1 (en) * 1999-10-12 2002-09-17 Sony Chemicals Corporation Connecting material for anisotropically electroconductive connection
JP2001267370A (ja) * 2000-03-14 2001-09-28 Hitachi Ltd 半導体実装装置および方法
US6677664B2 (en) * 2000-04-25 2004-01-13 Fujitsu Hitachi Plasma Display Limited Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis
JP2001358171A (ja) * 2000-06-12 2001-12-26 Canon Inc 半導体素子実装構造
US6489573B2 (en) * 2000-06-16 2002-12-03 Acer Display Technology Electrode bonding structure for reducing the thermal expansion of the flexible printed circuit board during the bonding process
TW479304B (en) * 2001-02-06 2002-03-11 Acer Display Tech Inc Semiconductor apparatus and its manufacturing method, and liquid crystal display using semiconductor apparatus
KR100456064B1 (ko) 2001-07-06 2004-11-08 한국과학기술원 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름
JP3810064B2 (ja) * 2002-03-15 2006-08-16 松下電器産業株式会社 液晶表示装置
JP2003332384A (ja) * 2002-05-13 2003-11-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6744142B2 (en) * 2002-06-19 2004-06-01 National Central University Flip chip interconnection structure and process of making the same
US20060115927A1 (en) * 2002-11-29 2006-06-01 Infineon Technologies Ag Attachment of flip chips to substrates
JP4115832B2 (ja) * 2002-12-27 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 半導体素子及び液晶表示パネル
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP2005109023A (ja) * 2003-09-29 2005-04-21 Optrex Corp 半導体チップ及びそれを実装した液晶表示装置
JP2005109187A (ja) * 2003-09-30 2005-04-21 Tdk Corp フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
US20050104225A1 (en) * 2003-11-19 2005-05-19 Yuan-Chang Huang Conductive bumps with insulating sidewalls and method for fabricating
TWI262347B (en) * 2004-08-02 2006-09-21 Hannstar Display Corp Electrical conducting structure and liquid crystal display device comprising the same
JP2007335607A (ja) * 2006-06-14 2007-12-27 Sharp Corp Ｉｃチップ実装パッケージ、及びこれを用いた画像表示装置

Also Published As

Publication number Publication date
US20070045841A1 (en) 2007-03-01
CN1921095B (zh) 2012-05-09
JP2007059916A (ja) 2007-03-08
TW200715514A (en) 2007-04-16
TWI419292B (zh) 2013-12-11
US7750469B2 (en) 2010-07-06
KR101134168B1 (ko) 2012-04-09
KR20070023268A (ko) 2007-02-28
CN1921095A (zh) 2007-02-28

Similar Documents

Publication Publication Date Title
JP5311531B2 (ja) 半導体チップの実装された表示パネル
US7714974B2 (en) Liquid crystal display device and method of fabricating the same
JP4386862B2 (ja) 液晶表示装置及びその製造方法
US8325311B2 (en) Liquid crystal display device and method of fabricating the same
US11923397B2 (en) Micro light emitting diode display substrate and manufacturing method thereof
CN103454819B (zh) 用于液晶显示器的阵列基板及其制造方法
CN101207138B (zh) 薄膜晶体管基板及其制造方法
US7459753B2 (en) Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
JP2008070873A (ja) 平板表示装置
US20110086451A1 (en) Flat panel display and method of fabricating the same
US20110242476A1 (en) Liquid crystal display panel and liquid crystal display
US20230301150A1 (en) Display device
KR20150089252A (ko) 표시 기판 및 표시 기판용 모기판의 제조 방법
US12016195B2 (en) Display device including corner display having cutouts and dams
JP2008090147A (ja) 接続端子基板及びこれを用いた電子装置
KR101119184B1 (ko) 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법
JP5247615B2 (ja) 横電界方式の液晶表示装置
JP2010281905A (ja) 電気光学装置
KR20110046887A (ko) 표시장치
KR20060103652A (ko) 액정 표시 장치
KR101993261B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR100993458B1 (ko) 액정표시장치 및 그 제조방법
CN119521951A (zh) 显示装置
CN119730596A (zh) 显示装置
KR20220099200A (ko) 접착 부재, 표시 장치 및 표시 장치 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees