[go: up one dir, main page]

KR102539031B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102539031B1
KR102539031B1 KR1020160052212A KR20160052212A KR102539031B1 KR 102539031 B1 KR102539031 B1 KR 102539031B1 KR 1020160052212 A KR1020160052212 A KR 1020160052212A KR 20160052212 A KR20160052212 A KR 20160052212A KR 102539031 B1 KR102539031 B1 KR 102539031B1
Authority
KR
South Korea
Prior art keywords
connection pad
transmission line
signal transmission
display substrate
driving chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160052212A
Other languages
English (en)
Other versions
KR20170123387A (ko
Inventor
신혜진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160052212A priority Critical patent/KR102539031B1/ko
Priority to US15/367,137 priority patent/US10038044B2/en
Priority to CN201710286230.2A priority patent/CN107342293B/zh
Publication of KR20170123387A publication Critical patent/KR20170123387A/ko
Application granted granted Critical
Publication of KR102539031B1 publication Critical patent/KR102539031B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8148—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

개시된 표시 장치는, 화소 어레이를 포함하는 액티브 영역 및 상기 액티브 영역을 둘러싸는 주변 영역을 포함하는 표시 기판, 상기 표시 기판과 결합되는 구동 칩 및 상기 표시 기판과 상기 구동 칩을 결합하는 도전성 결합 부재를 포함한다. 상기 표시 기판은 제1 연결 패드를 포함하는 제1 신호 전달 라인, 제2 연결 패드 및 접촉 부재를 포함한다. 상기 제1 신호 전달 라인은, 상기 주변 영역에 배치되어, 상기 구동 칩으로부터 제공된 구동 신호를 상기 액티브 영역에 전달한다. 상기 제2 연결 패드는 상기 제1 연결 패드와 다른 층에 배치되며, 상기 제1 신호 전달 라인의 적어도 일부와 중첩한다. 상기 접촉 부재는 상기 제1 연결 패드, 상기 제2 연결 패드 및 상기 도전성 결합 부재와 접촉한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 구동 칩을 포함하는 표시 장치에 관한 것이다.
표시 장치는 화소가 출력하는 광에 기초하여 영상을 표시하며, 각 화소를 구동하기 위한 구동부를 포함한다.
상기 화소를 구동하기 위한 구동부는, 표시 장치의 기판 상에 집적되어 형성되거나, 구동 칩에 포함되어, 상기 표시 장치의 기판에 결합될 수 있다.
일반적으로, 상기 구동 칩은 압착 공정을 통해 상기 표시 장치의 기판에 결합될 수 있으며, 범프를 통하여, 상기 기판 상에 형성된 연결 패드 및 신호 전달 라인 등과 전기적으로 연결된다.
상기 구동 칩을 상기 기판에 결합하는 과정에서, 상기 구동 칩이 결합되는 영역에 압력이 가해지게 되는데, 이 과정에서, 상기 신호 전달 라인 또는 상기 신호 전달 라인을 커버하는 절연막에 손상이 발생할 수 있으며, 이는 상기 신호 전달 라인의 단선 등과 같은 불량을 야기할 수 있다
본 발명의 일 목적은 신뢰성을 개선할 수 있는 표시 장치를 제공하는 것에 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는, 화소 어레이를 포함하는 액티브 영역 및 상기 액티브 영역을 둘러싸는 주변 영역을 포함하는 표시 기판, 상기 표시 기판과 결합되는 구동 칩 및 상기 표시 기판과 상기 구동 칩을 결합하는 도전성 결합 부재를 포함한다. 상기 표시 기판은 제1 연결 패드를 포함하는 제1 신호 전달 라인, 제2 연결 패드 및 접촉 부재를 포함한다. 상기 제1 신호 전달 라인은, 상기 주변 영역에 배치되어, 상기 구동 칩으로부터 제공된 구동 신호를 상기 액티브 영역에 전달한다. 상기 제2 연결 패드는 상기 제1 연결 패드와 다른 층에 배치되며, 상기 제1 신호 전달 라인의 적어도 일부와 중첩한다. 상기 접촉 부재는 상기 제1 연결 패드, 상기 제2 연결 패드 및 상기 도전성 결합 부재와 접촉한다.
일 실시예에 의하면, 상기 표시 기판은, 상기 제2 연결 패드와 연속적으로 연결되며, 상기 구동 신호를 상기 액티브 영역에 전달하는 제2 신호 전달 라인을 더 포함한다.
일 실시예에 의하면, 상기 제1 신호 전달 라인 및 상기 제2 신호 전달 라인은, 상기 액티브 영역의 데이터 라인, 또는 상기 데이터 라인과 연결되는 디멀티플렉서에 전기적으로 연결된다.
일 실시예에 의하면, 상기 제2 연결 패드 및 상기 제2 신호 전달 라인은, 상기 제1 연결 패드 및 상기 제1 신호 전달 라인 위에 배치된다.
일 실시예에 의하면, 상기 표시 기판은, 상기 제1 신호 전달 라인을 커버하고, 상기 제1 연결 패드를 노출하는 개구부를 포함하는 제1 절연층을 더 포함한다.
일 실시예에 의하면, 상기 표시 기판은, 상기 제2 연결 패드를 커버하고, 상기 제1 연결 패드 및 상기 제2 연결 패드를 노출하는 개구부를 포함하는 제2 절연층을 더 포함한다
일 실시예에 의하면, 상기 제1 신호 전달 라인 및 상기 제2 연결 패드는 동일한 물질을 포함한다.
일 실시예에 의하면, 상기 제1 신호 전달 라인 및 상기 제2 연결 패드는 상기 접촉 부재와 다른 물질을 포함한다.
일 실시예에 의하면, 상기 화소 어레이는, 상기 제1 신호 전달 라인과 동일한 층으로부터 형성되는 게이트 전극, 상기 제2 연결 패드와 동일한 층으로부터 형성되며, 상기 게이트 전극의 적어도 일부와 중첩하는 스토리지 패턴 및 상기 접촉 패드와 동일한 층으로부터 형성되는 데이터 라인을 포함한다.
일 실시예에 의하면, 상기 구동 신호는, 상기 화소 어레이의 데이터 라인에 제공되는 데이터 신호를 포함한다.
일 실시예에 의하면, 상기 접촉 부재는, 상기 제1 연결 패드와 접촉하는 제1 접촉부 및 상기 제2 연결 패드와 접촉하는 제2 접촉부를 포함한다.
일 실시예에 의하면, 상기 도전성 결합 부재는, 평면도 상에서, 상기 제1 접촉부 및 상기 제2 접촉부와 중첩한다.
일 실시예에 의하면, 상기 제1 접촉부 및 상기 제2 접촉부는 평면도 상에서 연속적으로 연결된다.
일 실시예에 의하면, 상기 도전성 결합 부재는, 평면도 상에서 상기 제1 접촉부와 중첩하고, 상기 제2 연결 패드와 이격된다.
일 실시예에 의하면, 상기 제2 연결 패드는, 상기 제1 신호 전달 라인을 따라 연장되며, 상기 제1 신호 전달 라인과 중첩하는 연장부를 포함한다.
일 실시예에 의하면, 상기 연장부를 포함하는 상기 제2 연결 패드의 길이는 상기 제1 신호 전달 라인 보다 짧다.
일 실시예에 의하면, 상기 연장부를 포함하는 상기 제2 연결 패드의 길이는, 상기 도전성 결합 부재와 중첩하는 영역의 길이보다 길다.
일 실시예에 의하면, 복수의 도전성 범프들이 엇갈린(staggered) 형태로 배열된다. 상기 연장부는, 제1 방향을 따라 연장되며, 상기 제1 방향과 교차하는 방향으로 이격된 인접하는 도전성 범프들 사이에 배치된다.
일 실시예에 의하면, 상기 연장부의 길이는 상기 인접하는 도전성 범프들의 길이보다 길다.
일 실시예에 의하면, 상기 연장부를 포함하는 상기 제2 연결 패드는 상기 제1 신호 전달 라인 위에 배치되며, 상기 연장부의 폭은 상기 제1 신호 전달 라인의 폭보다 크다.
본 발명의 실시예들에 따른 표시 장치는, 구동 칩과의 연결 신뢰성을 개선함으로써, 표시 품질을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 평면도이다.
도 2는 도 1의 'A' 영역을 확대 도시한 평면도이다.
도 3은 도 2의 I-I' 선에 따른 단면도이다.
도 4는 도 1의 'B' 영역을 확대 도시한 평면도이다.
도 5는 도 4의 II-II' 선에 따른 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치에서 구동 칩이 결합되는 주변 영역을 확대 도시한 평면도이다.
도 7은 도 6의 III-III' 선에 따른 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치에서, 구동 칩이 결합되는 주변 영역을 확대 도시한 평면도이다.
도 9는 도 8의 IV-IV' 선에 따른 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 표시 장치에서, 구동 칩이 결합되는 주변 영역을 확대 도시한 평면도이다.
도 11은 도 10의 V-V' 선에 따른 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치에서, 구동 칩이 결합되는 주변 영역을 확대 도시한 평면도이다.
도 13은 본 발명의 다른 실시예에 따른 표시 장치에서, 구동 칩이 결합되는 주변 영역을 확대 도시한 평면도이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 화소를 나타내는 회로도이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치의 화소를 도시하는 레이아웃 도면이다.
도 16a, 도 16b, 도 17a, 도 17b, 도 18a, 도 18b 및 도 19는 본 발명의 일 실시예에 따른 표시 장치를 제조하기 위한 방법을 도시한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 평면도이다.
도 1을 참조하면, 표시 장치는, 화소(PX) 어레이를 포함하는 표시 기판 및 상기 화소(PX)에 구동 신호를 제공하는 구동 칩(20)을 포함한다. 예를 들어, 상기 표시 기판은 상기 화소(PX) 어레이가 배치되는 액티브 영역 및 상기 액티브 영역을 둘러싸는 주변 영역을 포함하며, 상기 구동 칩(20)은 상기 주변 영역에 결합된다.
예를 들어, 상기 화소(PX)는, 제1 방향(D1)을 따라 연장되는 스캔 라인(SL) 및 상기 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라 연장되는 데이터 라인(DL)과 전기적으로 연결된다. 또한, 상기 화소(PX)는, 전원을 제공받기 위하여 전원 라인(PL)과 전기적으로 연결될 수 있다. 상기 구동 칩(20)은 상기 데이터 라인(DL)에 데이터 신호를 제공할 수 있다. 상기 구동 칩(20)은, 상기 데이터 신호를 생성하는 데이터 구동부(DD)를 포함할 수 있다. 또한, 상기 표시 장치는, 상기 스캔 라인(SL)에 스캔 신호를 제공하는 스캔 구동부(SD)를 더 포함한다. 상기 스캔 구동부(SD)는, 상기 표시 기판 상에 집적된 회로부를 포함할 수 있다. 상기 데이터 구동부(DD)는 상기 구동 칩(20) 상에 집적된 회로부를 포함할 수 있다.
상기 구동 칩(20)은, 상기 표시 기판의 주변 영역에 결합된다. 상기 표시 기판은, 상기 구동 칩(20)으로부터 상기 데이터 라인(DL)에 데이터 신호를 전달하는 신호 전달 라인(TL)을 포함한다.
도 2는, 도 1의 'A' 영역을 확대 도시한 평면도이다. 구체적으로, 도 2는, 상기 구동 칩(20)이 결합되는, 상기 표시 기판의 주변 영역을 도시한다. 도 3은 도 2의 I-I' 선에 따른 단면도이다.
도 2 및 도 3을 참조하면, 상기 표시 기판은, 제1 신호 전달 라인(TL1), 상기 제1 신호 전달 라인과 다른 층에 배치되는 제2 신호 전달 라인(TL2), 및 접촉 부재(CM)를 포함한다. 상기 접촉 부재(CM)는 상기 제1 및 제2 신호 전달 라인(TL1, TL2)과 각각 전기적으로 연결된다. 상기 제1 신호 전달 라인(TL1)은, 상기 접촉 부재(CM)와 접촉하는 제1 연결 패드(CPD1)를 포함하고, 상기 제2 신호 전달 라인(TL2)은, 상기 접촉 부재(CM)와 접촉하는 제2 연결 패드(CPD2)를 포함한다. 상기 제1 신호 전달 라인(TL1), 상기 제2 신호 전달 라인(TL2) 및 상기 접촉 부재(CM)은 베이스 기판(10) 위에 배치된다. 상기 제2 연결 패드(CPD2)는 상기 제1 신호 전달 라인(TL1)의 적어도 일부와 중첩한다. 예를 들어, 상기 제2 연결 패드(CPD2)는 상기 제1 신호 전달 라인(TL1)의 적어도 일부 위에 배치될 수 있다.
상기 제1 연결 패드(CPD1) 및 상기 제2 연결 패드(CPD2)는 특정한 형상에 의해 정의되거나 한정되는 것은 아니며, 예를 들어, 상기 제1 및 제2 신호 전달 라인(TL1, TL2)에서 상기 접촉 부재(CM)와 중첩하는 부분들이 상기 제1 연결 패드(CPD1) 및 상기 제2 연결 패드(CPD2)로 지칭될 수 있다.
상기 제1 신호 전달 라인(TL1)과 상기 제2 신호 전달 라인(TL2)은, 상기 제2 방향(D2)을 따라, 상기 액티브 영역을 향하여 연장될 수 있다. 또한, 상기 제1 신호 전달 라인(TL1)과 상기 제2 신호 전달 라인(TL2)은, 도 1에 도시된 것과 같이 부분적으로 사선 방향으로 연장될 수도 있다.
상기 제1 신호 전달 라인(TL1)과 상기 제2 신호 전달 라인(TL2)은, 평면도 상에서 중첩할 수 있다. 도 2에서, 상기 제1 신호 전달 라인(TL1)의 폭이 상기 제2 신호 전달 라인(TL2)의 폭보다 작은 것으로 도시되나, 이는 설명을 위한 예시적인 것이며, 상기 제1 신호 전달 라인(TL1)의 폭이 상기 제2 신호 전달 라인(TL2)의 폭과 동일하거나, 상기 제2 신호 전달 라인(TL2)의 폭보다 작을 수도 있다.
예를 들어, 상기 제1 신호 전달 라인(TL1)은, 알루미늄(Al), 은(Ag), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브데늄(Mo), 티타늄(Ti), 백금(Pt), 탄탈륨(Ta), 백금(Pt), 네오디뮴(Nd), 스칸듐(Sc), 이들의 합금, 이들의 질화물, 스트론튬 루테늄 산화물(SRO), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있으며, 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 제1 신호 전달 라인(TL1)은, 단층 구조 또는 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 신호 전달 라인(TL2)은, 상기 제1 신호 전달 라인(TL1)과 동일한 물질을 포함할 수 있으나, 다른 실시예에서는 상기 제1 신호 전달 라인(TL1)과 다른 물질을 포함할 수도 있다.
제1 절연층(14)은 상기 제1 연결 패드(CPD1) 및 상기 제1 신호 전달 라인(TL1)을 커버하며, 상기 제1 연결 패드(CPD1)의 적어도 일부를 노출하는 개구부를 갖는다.
제2 절연층(16)은 상기 제2 연결 패드(CPD2) 및 상기 제2 신호 전달 라인(TL2)을 커버하며, 상기 제1 연결 패드(CPD1)의 적어도 일부 및 상기 제2 연결 패드(CPD2)의 적어도 일부를 노출하는 개구부들을 갖는다.
예를 들어, 상기 제1 및 제2 절연층(14, 16)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 포함할 수 있다. 또한, 상기 제1 및 제2 절연층(14, 16)은 단층 구조 또는 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
예를 들어, 상기 제1 신호 전달 라인(TL1)과 상기 베이스 기판(10) 사이에는 제3 절연층(12)이 배치될 수 있다.
상기 접촉 부재(CM)는, 평면도 상에서 상기 제1 연결 패드(CPD1) 및 상기 제2 연결 패드(CPD2)와 중첩하며, 상기 제1 절연층(14) 및 상기 제2 절연층(16)에 형성된 개구부들을 통하여 상기 제1 및 제2 연결 패드(CPD1, CPD2)와 각각 접촉하는 제1 접촉부(CP1) 및 제2 접촉부(CP2)를 포함한다.
예를 들어, 상기 접촉 부재(CM)는 알루미늄(Al), 은(Ag), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브데늄(Mo), 티타늄(Ti), 백금(Pt), 탄탈륨(Ta), 백금(Pt), 네오디뮴(Nd), 이들의 합금, 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있으며, 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 접촉 부재(CM)는 단층 구조 또는 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
일 실시예에서, 상기 접촉 부재(CM)는, 상기 제1 및 제2 연결 패드(CPD1, CPD2)와 다른 물질을 포함할 수 있다. 예를 들어, 상기 접촉 부재(CM)는 티타늄/알루미늄/티타늄의 3층 구조를 가지고, 상기 제1 및 제2 연결 패드(CPD1, CPD2)는 몰리브덴을 포함할 수 있다.
상기 구동 칩(20)은, 도전성 결합 부재, 예를 들어, 도전성 범프(CB)를 통해 상기 표시 기판에 물리적으로 결합되고, 전기적으로 연결된다. 상기 도전성 범프(CB)는 상기 구동 칩(20) 및 상기 접촉 부재(CM)와 접촉하여, 상기 구동 칩(20)으로부터 제공되는 구동 신호를 상기 제1 및 제2 연결 패드(CPD1, CPD2)를 통해 상기 제1 및 제2 신호 전달 라인(TL1, TL2)에 전달한다. 상기 도전성 범프(CB)는, 평면도 상에서, 상기 접촉 부재(CM)의 제1 접촉부(CP1) 및 제2 접촉부(CP2)와 중첩할 수 있다.
상기 구동 칩(20)과 상기 표시 기판은, 열압착에 의해 결합될 수 있다. 따라서, 상기 도전성 범프(CB)는, 상대적으로 낮은 융점을 갖는 금속, 예를 들어, 구리(Cu), 금(Au) 또는 이들의 합금 등을 바람직하게 포함할 수 있으며, 필요에 따라, 아연(Zn), 니켈(Ni), 티타늄(Ti) 등을 더 포함할 수 있다.
일 실시예에서, 상기 제1 신호 전달 라인(TL1)과, 상기 제2 신호 전달 라인(TL2)은, 상기 접촉 부재(CM)로부터 양 방향으로 연장될 수 있으며, 일 말단은 상기 데이터 라인(DL)에 전기적으로 연결되고, 다른 말단은, 검사 패드에 전기적으로 연결될 수 있다. 다른 실시예에서, 상기 제1 신호 전달 라인(TL1)과, 상기 제2 신호 전달 라인(TL2)은, 상기 접촉 부재(CM)로부터 일 방향으로 연장될 수 있다.
상기 제1 및 제2 신호 전달 라인(TL1, TL2)은 화소(PX) 어레이를 포함하는 상기 액티브 영역을 향하여 연장되어, 상기 데이터 라인(DL)에 전기적으로 연결될 수 있다.
상기 접촉 부재(CM)와 상기 도전성 범프(CB)를 포함하는 연결 구조는 일 방향으로 복수개가 배열되거나, 엇갈린(staggered) 형태로 배열 될 수 있다. 예를 들어, 복수의 연결 구조들이 적어도 2개의 로우(row)를 형성하며, 인접하는 컬럼(column)에 배치된 연결 구조들은 서로 다른 로우에 배치될 수 있다.
도 4는 도 1의 'B' 영역을 확대 도시한 평면도이다. 구체적으로, 도 4는, 상기 신호 전달 라인(TL)과 상기 데이터 라인(DL)의 연결부를 도시한다. 도 5는 도 4의 II-II' 선에 따른 단면도이다.
도 4 및 도 5를 참조하면, 상기 제1 신호 전달 라인(TL1)은 단부에 연결된 제3 연결 패드(CPD1)를 포함하고, 상기 제2 신호 전달 라인(TL2)은 단부에 연결된 제4 연결 패드(CPD1)를 포함한다.
상기 제3 연결 패드(CPD3) 및 상기 제4 연결 패드(CPD4)는, 데이터 패드(DP)와 접촉한다. 예를 들어, 상기 데이터 패드(DP)는, 제1 절연층(14) 및 제2 절연층(16)에 형성된 개구부를 통하여, 상기 제3 연결 패드(CPD3)와 접촉하는 제1 데이터 접촉부(DCP1) 및, 상기 제2 절연층(16)에 형성된 개구부를 통하여, 상기 제4 연결 패드(CPD4)와 접촉하는 제2 데이터 접촉부(DCP2)를 포함할 수 있다.
상기 데이터 패드(DP)는 상기 데이터 라인(DL)의 단부일 수 있다. 따라서, 상기 제3 및 제4 연결 패드(CPD3, CPD4)는 상기 데이터 라인(DL)과 전기적으로 연결되어, 데이터 신호를 전달할 수 있다.
다른 실시예에서, 상기 표시 장치가 디멀티플렉서를 포함하는 경우, 상기 제1 및 제2 신호 전달 라인(TL1, TL2)은 상기 디멀티플렉서에 전기적으로 연결되고, 상기 디멀티플렉서를 통하여, 상기 데이터 라인(DL)에 데이터 신호를 전달할 수 있다.
일 실시예에서, 상기 도전성 범프를 포함한 연결 구조는, 상기 구동 칩(20)의 출력 패드에 연결되는 것일 수 있으나, 다른 실시예에서, 상기 도전성 범프를 포함한 연결 구조는, 상기 구동 칩(20)의 입력 패드에 연결될 수도 있다.
일 실시예에서, 상기 구동 칩(20)은 데이터 구동부를 포함하여, 데이터 라인에 데이터 신호를 전달하나, 본 발명은 이에 한정되지 않으며, 예를 들어, 스캔 구동부가 구동 칩에 실장되는 경우, 스캔 구동 칩과 스캔 라인의 전기적 연결에 적용될 수도 있다.
도 6은, 본 발명의 다른 실시예에 따른 표시 장치의, 구동 칩이 결합되는 주변 영역을 확대 도시한 평면도이다. 도 7은 도 6의 III-III' 선에 따른 단면도이다.
도 6 및 7을 참조하면, 표시 기판은, 제1 신호 전달 라인(TL1), 상기 제1 신호 전달 라인과 다른 층에 배치되는 제2 신호 전달 라인(TL2), 및 접촉 부재(CM)를 포함한다. 상기 접촉 부재(CM)는 상기 제1 및 제2 신호 전달 라인(TL1, TL2)과 각각 전기적으로 연결된다. 상기 제1 신호 전달 라인(TL1)은, 상기 접촉 부재(CM)와 접촉하는 제1 연결 패드(CPD1)를 포함하고, 상기 제2 신호 전달 라인(TL2)은, 상기 접촉 부재(CM)와 접촉하는 제2 연결 패드(CPD2)를 포함한다.
상기 접촉 부재(CM)는, 평면도 상에서 상기 제1 연결 패드(CPD1) 및 상기 제2 연결 패드(CPD2)와 중첩하며, 제1 절연층(14) 및 제2 절연층(16)에 형성된 개구부를 통하여 상기 제1 및 제2 연결 패드(CPD1, CPD2)와 각각 접촉하는 제1 접촉부(CP1) 및 제2 접촉부(CP2)를 포함한다.
구동 칩(20)은 도전성 범프(CB)에 의해, 상기 표시 기판에 결합되며, 상기 도전성 범프(CB)를 통해, 상기 접촉 부재(CM)와 전기적으로 연결된다.
일 실시예에서, 상기 제1 연결 패드(CPD1) 및 상기 제2 연결 패드(CPD2)를 함께 노출하는 개구부는 평면도 상에서 연속적인 형상을 가질 수 있다. 따라서, 상기 제1 접촉부(CP1) 및 상기 제2 접촉부(CP2)는 평면도 상에서 실질적으로 연속적으로 연결될 수 있다.
이러한 구조는, 상기 제1 접촉부(CP1)와 상기 제2 접촉부(CP2) 사이의 절연층을 제거함으로써, 상기 개구부 내에 형성되는 상기 접촉 부재(CM)의 단차를 감소시킬 수 있다. 따라서, 상기 도전성 범프(CB)가 상기 접촉 부재(CM)에 결합되는 과정에서의 본딩 불량을 방지 또는 감소시킬 수 있다.
도 8은, 본 발명의 다른 실시예에 따른 표시 장치에서, 구동 칩이 결합되는 주변 영역을 확대 도시한 평면도이다. 도 9는 도 8의 IV-IV' 선에 따른 단면도이다.
도 8 및 도 9를 참조하면, 표시 기판은, 제1 신호 전달 라인(TL1), 상기 제1 신호 전달 라인과 다른 층에 배치되는 제2 신호 전달 라인(TL2), 및 접촉 부재(CM)를 포함한다. 상기 접촉 부재(CM)는 상기 제1 및 제2 신호 전달 라인(TL1, TL2)과 각각 전기적으로 연결된다. 상기 제1 신호 전달 라인(TL1)은, 상기 접촉 부재(CM)와 접촉하는 제1 연결 패드(CPD1)를 포함하고, 상기 제2 신호 전달 라인(TL2)은, 상기 접촉 부재(CM)와 접촉하는 제2 연결 패드(CPD2)를 포함한다.
상기 접촉 부재(CM)는, 평면도 상에서 상기 제1 연결 패드(CPD1) 및 상기 제2 연결 패드(CPD2)와 중첩하며, 제1 절연층(14) 및 제2 절연층(16)에 형성된 개구부들을 통하여 상기 제1 및 제2 연결 패드(CPD1, CPD2)와 각각 접촉하는 제1 접촉부(CP1) 및 제2 접촉부(CP2)를 포함한다.
구동 칩(20)은 도전성 범프(CB)에 의해, 상기 표시 기판에 결합되며, 상기 도전성 범프(CB)를 통해, 상기 접촉 부재(CM)와 전기적으로 연결된다.
일 실시예에서, 상기 도전성 범프(CB)는, 평면도 상에서, 상기 제2 연결 패드(CPD2)와 이격된다. 본 실시예에서는, 상기 도전성 범프(CB)가 상기 제1 연결 패드(CPD1)와 중첩하고, 상기 제2 연결 패드(CPD2)와 중첩하지 않음으로써, 상기 도전성 범프(CB)와 상기 접촉 부재(CM)가 접촉하는 영역에서의 단차를 감소시킬 수 있다. 상기 도전성 범프(CB)가 상기 접촉 부재(CM)에 결합되는 과정에서의 본딩 불량을 방지 또는 감소시킬 수 있다.
도 10은 본 발명의 다른 실시예에 따른 표시 장치에서, 구동 칩이 결합되는 주변 영역을 확대 도시한 평면도이다. 도 11은 도 10의 V-V' 선에 따른 단면도이다.
도 10 및 도 11을 참조하면, 표시 기판은, 제1 신호 전달 라인(TL1), 상기 제1 신호 전달 라인과 다른 층에 배치되는 제2 신호 전달 라인(TL2), 및 접촉 부재(CM)를 포함한다. 상기 접촉 부재(CM)는 상기 제1 및 제2 신호 전달 라인(TL1, TL2)과 각각 전기적으로 연결된다. 상기 제1 신호 전달 라인(TL1)은, 상기 접촉 부재(CM)와 접촉하는 제1 연결 패드(CPD1)를 포함하고, 상기 제2 신호 전달 라인(TL2)은, 상기 접촉 부재(CM)와 접촉하는 제2 연결 패드(CPD2)를 포함한다.
상기 접촉 부재(CM)는, 평면도 상에서 상기 제1 연결 패드(CPD1) 및 상기 제2 연결 패드(CPD2)와 중첩하며, 제1 절연층(14) 및 제2 절연층(16)에 형성된 개구부를 통하여 상기 제1 및 제2 연결 패드(CPD1, CPD2)와 각각 접촉하는 제1 접촉부(CP1) 및 제2 접촉부(CP2)를 포함한다.
구동 칩(20)은 도전성 범프(CB)에 의해, 상기 표시 기판에 결합되며, 상기 도전성 범프(CB)를 통해, 상기 접촉 부재(CM)와 전기적으로 연결된다.
일 실시예에서, 상기 도전성 범프(CB)는, 평면도 상에서, 상기 제2 연결 패드(CPD2)와 이격된다. 본 실시예에서는, 상기 도전성 범프(CB)가 상기 제1 연결 패드(CPD1)와 중첩하고, 상기 제2 연결 패드(CPD2)와 중첩하지 않음으로써, 상기 도전성 범프(CB)와 상기 접촉 부재(CM)가 접촉하는 영역에서의 단차를 감소시킬 수 있다.
또한, 상기 제1 연결 패드(CPD1) 및 상기 제2 연결 패드(CPD2)를 함께 노출하는 개구부는 평면도 상에서 연속적인 형상을 가질 수 있다. 따라서, 상기 제1 접촉부(CP1) 및 상기 제2 접촉부(CP2)는 평면도 상에서 실질적으로 연속적으로 연결될 수 있다. 이러한 구조는, 상기 제1 접촉부(CP1)와 상기 제2 접촉부(CP2) 사이의 절연층을 제거함으로써, 상기 개구부 내에 형성되는 상기 접촉 부재(CM)의 단차를 감소시킬 수 있다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치에서, 구동 칩이 결합되는 주변 영역을 확대 도시한 평면도이다.
도 12를 참조하면, 표시 기판은, 제1 연결 패드(CPD1), 상기 제1 연결 패드(CPD1)와 다른 층에 배치되는 제2 연결 패드(CPD2), 및 접촉 부재(CM)를 포함한다. 상기 접촉 부재(CM)는 상기 제1 연결 패드(CPD1) 및 상기 제2 연결 패드(CPD2)와 접촉한다. 상기 제1 연결 패드(CPD1)은 제1 신호 전달 라인(TL1)에 연결되며, 상기 제1 신호 전달 라인(TL1)의 일부일 수 있다.
도 2에 도시된 표시 기판은, 각 연결 구조가 제1 신호 전달 라인(TL1)과 제2 신호 전달 라인(TL2)을 포함한다. 따라서, 영역 'A'와 영역 'B' 사이의 영역, 팬아웃 영역에서 상기 제1 신호 전달 라인(TL1) 및 상기 제2 신호 전달 라인(TL2)을 포함하는 이중 배선이 배치된다.
도 12에 도시된 표시 기판은, 도 2에 도시된 표시 기판과 달리, 데이터 라인(DL) 또는 디멀티플렉서와 연결되는 제2 신호 전달 라인을 포함하지 않으며, 상기 제2 연결 패드(CPD2)는 일 방향으로 연장되어, 상기 제1 신호 전달 라인(TL1)과 중첩한다. 예를 들어, 상기 제2 연결 패드(CPD2)의 연장부(EP)는 구동 칩이 상기 표시 기판과 결합되는 영역에서 상기 제1 신호 전달 라인(TL1)과 중첩하나, 상기 연장부(EP) 또는 상기 연장부(EP)를 포함하는 상기 제2 연결 패드(CPD2)의 길이는 상기 제1 신호 전달 라인(TL1)보다 짧다. 따라서, 상기 연장부(EP)는 팬아웃 영역에는 형성되지 않으며, 상기 팬아웃 영역에서 제1 신호 전달 라인(TL1)의 단일 배선이 배치된다. 상기 연장부(EP)는 상기 제1 신호 전달 라인(TL1) 위에 배치될 수 있다.
이러한 구성은 상기 팬아웃 영역에서 다른 배선의 배치를 허용할 수 있다. 예를 들어, 상기 제2 연결 패드(CPD2)와 동일한 층에 배치되는 금속 패턴을 형성하여, 화소의 구동에 필요한 다른 배선을 형성할 수 있다.
또한, 상기 도전성 범프(CB)의 결합에 의해 발생하는 절연층, 배선 등의 손상은 압착에 의한 것으로서, 상기 도전성 범프(CB)와 중첩하는 영역 또는 그 주변 영역에서 발생하므로, 상기 팬아웃 영역에 제2 신호 전달 라인을 형성하지 않더라도, 단선 방지의 효과를 달성할 수 있다.
일 실시예에 따르면, 상기 접촉 부재(CM)와 상기 도전성 범프(CB)를 각각 포함하는 복수의 연결 구조들은, 적어도 2개의 로우(row)를 형성하며, 인접하는 컬럼(column)에 배치된 연결 구조들은 서로 다른 로우에 배치되도록 엇갈린(staggered) 형태로 배열 될 수 있다. 상기 연장부(EP)는 인접하는 도전성 범프(CB)들 사이에 배치될 수 있으며, 일 실시예에서, 상기 연장부(EP)는 상기 제1 신호 전달 라인(TL1) 위에 배치된다.
상기 연장부(EP)의 끝단은, 상기 인접하는 도전성 범프(CB)의 끝단보다 액티브 영역에 가깝도록 연장되는 것이 바람직하다. 즉, 상기 제2 연결 패드(CPD2)들이 형성되는 전체 영역의 폭(D2에 따른 길이)은 상기 도전성 범프(CB)들이 형성되는 전체 영역의 폭(D2에 따른 길이)보다 큰 것이 바람직하다. 이러한 구성을 통하여, 상기 도전성 범프(CB)의 압착 공정에서 영향을 받는 영역들을 넓게 보호할 수 있다. 예를 들어, 상기 접촉 부재(CM)들이 제1 로우 및 제2 로우를 형성하고, 제2 로우가 제1 로우보다 상기 액티브 영역에 가까운 경우, 상기 제1 로우에 배치된 접촉 부재(CM)와 연결된 연장부(EP)의 끝단이, 상기 제2 로우에 배치된 도전성 범프(CB)의 끝단보다 액티브 영역에 가깝도록 연장될 수 있다.
또한, 상기 연장부(EP) 또는 상기 연장부(EP)를 포함한 상기 제2 연결 패드(CPD2)의 길이(L2)는 상기 도전성 범프(CB)의 길이(L1)보다 클 수 있으며,
도 13은 본 발명의 다른 실시예에 따른 표시 장치의, 구동 칩이 결합되는 주변 영역을 확대 도시한 평면도이다.
도 13을 참조하면, 표시 기판은, 제1 연결 패드(CPD1), 상기 제1 연결 패드(CPD1)와 다른 층에 배치되는 제2 연결 패드(CPD2), 및 접촉 부재(CM)를 포함한다. 상기 접촉 부재(CM)는 상기 제1 연결 패드(CPD1) 및 상기 제2 연결 패드(CPD2)와 접촉한다. 상기 제1 연결 패드(CPD1)은 제1 신호 전달 라인(TL1)에 연결된다.
상기 제2 연결 패드(CPD2)는 일 방향으로 연장되어, 상기 제1 신호 전달 라인(TL1)과 중첩한다. 예를 들어, 상기 제2 연결 패드(CPD2)의 연장부(EP)는 구동 칩이 상기 표시 기판과 결합되는 영역에서 상기 제1 신호 전달 라인(TL1)과 중첩한다. 상기 연장부(EP)는 팬아웃 영역에는 형성되지 않는다. 따라서, 상기 팬아웃 영역에서 제1 신호 전달 라인(TL1)의 단일 배선이 배치된다. 상기 연장부(EP)의 끝단은, 상기 인접하는 도전성 범프(CB)의 끝단보다 액티브 영역에 가깝도록 연장되는 것이 바람직하다.
일 실시예에서, 상기 연장부(EP)는 상기 제1 신호 전달 라인(TL1) 위에 배치되며, 상기 제1 신호 전달 라인(TL1)의 폭(W2) 보다 큰 폭(W1)을 갖는다.
본 실시예에서는, 상기 연장부(EP)가 상기 제1 신호 전달 라인(TL1)의 주변 영역까지 커버함으로써, 상기 제1 신호 전달 라인(TL1)을 보호할 수 있다.
이하에서는, 상기 구동 칩의 연결 구조 및 유기 발광 화소 어레이를 포함하는 표시 장치 및 그 제조 방법을 설명하기로 한다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 화소를 나타내는 회로도이다.
도 14를 참조하면, 화소(PX)는 유기 발광 다이오드(OLED), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제3 트랜지스터(TR3), 스토리지 커패시터(CST), 제4 트랜지스터(TR4), 제5 트랜지스터(TR5), 제6 트랜지스터(TR6), 및 제7 트랜지스터(TR7)를 포함할 수 있다. 일 실시예에서, 화소(PX)는 기생 커패시턴스(capacitance)에 의해 형성된 셀 커패시터(CEL)를 더 포함할 수 있다.
상기 유기 발광 다이오드(OLED)는 구동 전류(ID)에 기초하여 광을 출력할 수 있다. 상기 유기 발광 다이오드(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 일 실시예에서, 상기 유기 발광 다이오드(OLED)의 제2 단자는 제2 전원 전압(ELVSS)을 제공받을 수 있다. 일 실시예에서, 상기 유기 발광 다이오드(OLED)의 제1 단자는 애노드 단자이고, 제2 단자는 캐소드 단자일 수 있다.
상기 제1 트랜지스터(TR1)는 게이트 단자, 제1 단자, 및 제2 단자를 포함할 수 있다. 상기 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 일 실시예에서, 상기 제1 트랜지스터(TR1)는 포화 영역에서 동작할 수 있다. 이 경우, 상기 제1 트랜지스터(TR1)는 상기 게이트 단자와 소스 단자 사이의 전압차에 기초하여 구동 전류(ID)를 생성할 수 있다. 상기 유기 발광 다이오드(OLED)에 공급되는 구동 전류(ID)의 크기에 기초하여 계조가 표현될 수 있다. 다른 실시예에서, 상기 제1 트랜지스터는 선형 영역에서 동작할 수 있다. 이 경우, 일 프레임 내에서 상기 유기 발광 다이오드에 구동 전류가 공급되는 시간의 합에 기초하여 계조가 표현될 수 있다.
상기 제2 트랜지스터(TR2)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 상기 게이트 단자는 현재 스테이지의 스캔 신호(Scan[n])를 제공받을 수 있다. 상기 제1 단자는 데이터 신호(DATA)를 제공받을 수 있다. 상기 제2 단자는 상기 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다.
상기 제2 트랜지스터(TR2)는 현재 스테이지의 스캔 신호(Scan[n])의 활성화 구간 동안 데이터 신호(DATA)를 상기 제1 트랜지스터(TR1)의 제1 단자로 제공할 수 있다.
상기 제3 트랜지스터(TR3)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 상기 게이트 단자는 현재 스테이지의 스캔 신호(Scan[n])를 제공받을 수 있다. 상기 제1 단자는 상기 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 상기 제2 단자는 상기 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다.
상기 제3 트랜지스터(TR3)는 현재 스테이지의 스캔 신호(Scan[n])의 활성화 구간 동안 상기 제1 트랜지스터(TR1)의 게이트 단자와 상기 제1 트랜지스터(TR1)의 제2 단자를 연결할 수 있다. 따라서, 상기 제3 트랜지스터(TR3)는 현재 스테이지의 스캔 신호(Scan[n])의 활성화 구간 동안 상기 제1 트랜지스터(TR1)를 다이오드 연결시킬 수 있다.
상기 스토리지 커패시터(CST)는 상기 제1 전원 전압(ELVDD)과 상기 제1 트랜지스터(TR1)의 게이트 단자 사이에 연결될 수 있다. 상기 스토리지 커패시터(CST)는 현재 스테이지의 스캔 신호(Scan[n])의 비활성화 구간 동안 상기 제1 트랜지스터(TR1)의 게이트 단자의 전압 레벨을 유지할 수 있다. 현재 스테이지의 스캔 신호(Scan[n])의 비활성화 구간은 발광 신호(EM)의 활성화 구간을 포함할 수 있고, 상기 발광 신호(EM)의 활성화 구간 동안 상기ㅣ 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)는 상기 유기 발광 다이오드(OLED)에 공급될 수 있다. 따라서, 상기 스토리지 커패시터(CST)가 유지하는 전압 레벨에 기초하여 상기 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)가 상기 유기 발광 다이오드(OLED)에 공급될 수 있다.
상기 제4 트랜지스터(TR4)는 게이트 단자, 제1 단자, 및 제2 단자를 포함할 수 있다. 게이트 단자는 이전 스테이지의 스캔 신호(Scan[n-1])를 제공받을 수 있다. 상기 제1 단자는 초기화 전압(VINT)을 제공받을 수 있다. 사기 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다.
상기 제4 트랜지스터(TR4)는 이전 스테이지의 스캔 신호(Scan[n-1])의 활성화 구간 동안 초기화 전압(VINT)을 상기 제1 트랜지스터(TR1)의 게이트 단자에 제공할 수 있다. 따라서, 상기 제4 트랜지스터(TR4)는 이전 스테이지의 스캔 신호(Scan[n-1])의 활성화 구간 동안 상기 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 결과적으로, 이전 스테이지의 스캔 신호(Scan[n-1])는 데이터 초기화 신호로 역할을 수행할 수 있다.
상기 제5 트랜지스터(TR5)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 상기 게이트 단자는 상기 발광 신호(EM)를 제공받을 수 있다. 상기 제1 단자는 상기 제1 전원 전압(ELVDD)을 제공받을 수 있다. 상기 제2 단자는 상기 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다.
상기 제5 트랜지스터(TR5)는 발광 신호(EM)의 활성화 구간 동안 상기제1 트랜지스터(TR1)의 제1 단자에 상기 제1 전원 전압(ELVDD)을 제공할 수 있다. 이와 반대로, 상기 제5 트랜지스터(TR5)는 발광 신호(EM)의 비활성화 구간 동안 상기 제1 전원 전압(ELVDD)의 공급을 차단시킬 수 있다. 상기 제5 트랜지스터(TR5)가 발광 신호(EM)의 활성화 구간 동안 상기 제1 트랜지스터(TR1)의 제1 단자에 제1 전원 전압(ELVDD)을 공급함으로써, 상기 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 또한, 상기 제5 트랜지스터(TR5)가 발광 신호(EM)의 비활성화 구간 동안 제1 전원 전압(ELVDD)의 공급을 차단함으로써, 상기 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 신호(DATA)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
상기 제6 트랜지스터(TR6)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 상기 게이트 단자는 발광 신호(EM)를 제공받을 수 있다. 상기 제1 단자는 상기 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 상기 제2 단자는 상기 유기 발광 다이오드(OLED)의 상기 제1 단자에 연결될 수 있다.
상기 제6 트랜지스터(TR6)는 발광 신호(EM)의 활성화 구간 동안 상기제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 상기 유기 발광 다이오드(OLED)에 제공할 수 있다. 따라서, 상기 제6 트랜지스터(TR6)가 발광 신호(EM)의 활성화 구간 동안 상기 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 상기 유기 발광 다이오드(OLED)에 공급함으로써, 상기 유기 발광 다이오드(OLED)는 광을 출력할 수 있다. 또한, 상기 제6 트랜지스터(TR6)가 발광 신호(EM)의 비활성화 구간 동안 상기 제1 트랜지스터(TR1)와 상기 유기 발광 다이오드(OLED)를 전기적으로 서로 분리시킴으로써, 상기 제1 트랜지스터(TR1)의 제2 단자에 공급된 데이터 신호(DATA)(정확히 말하면, 문턱 전압 보상이 된 데이터 신호)가 상기 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
상기 제7 트랜지스터(TR7)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 상기 게이트 단자는 이전 스테이지의 스캔 신호(Scan[n-1])를 제공받을 수 있다. 상기 제1 단자는 초기화 전압(VINT)을 제공받을 수 있다. 상기 제2 단자는 상기 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있다.
상기 제7 트랜지스터(TR7)는 이전 스테이지의 스캔 신호(Scan[n-1])의 활성화 구간 동안 초기화 전압(VINT)을 유기 발광 다이오드(OLED)의 제1 단자에 제공할 수 있다. 따라서, 상기 제7 트랜지스터(TR7)는 이전 스테이지의 스캔 신호(Scan[n-1])의 활성화 구간 동안 상기 유기 발광 다이오드(OLED)의 제1 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 결과적으로, 이전 스테이지의 스캔 신호(Scan[n-1])는 다이오드 초기화 신호로 역할을 수행할 수 있다.
도 15는 본 발명의 일 실시예에 따른 표시 장치의 화소를 도시하는 레이아웃 도면이다. 도시된 화소의 레이아웃은 도 14의 회로를 구현하기 위한 것일 수 있다.
도 14 및 15를 참조하면, 표시 장치는 액티브 패턴(100), 제1 게이트 전극(105), 제2 게이트 전극(110), 제3 게이트 전극(115), 제4 게이트 전극(120), 및 제5 게이트 전극(125)을 포함할 수 있다.
상기 액티브 패턴(100)은 제1 내지 제14 영역들(a, b, c, d, e, f, g, h, i, j, k, l, m, n)을 포함할 수 있다. 상기 제1 내지 제14 영역들(a, b, c, d, e, f, g, h, i, j, k, l, m, n)에는 불순물이 도핑될 수 있으며, 이에 따라 상기 액티브 패턴(100)의 나머지 영역들보다 높은 전기 전도도를 가질 수 있다. 상기 제1 내지 제14 영역들(a, b, c, d, e, f, g, h, i, j, k, l, m, n)은 상기 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7)의 소스 단자(소스 전극) 또는 드레인 단자(드레인 전극)를 표시하기 위한 것으로, 영역 간 경계가 명확하게 구분되지 않을 수 있고, 서로 전기적으로 연결되어 있을 수 있다.
상기 제1 게이트 전극(105)은 상기 제1 영역(a) 및 상기 제2 영역(b)과 함께 제1 트랜지스터(TR1)를 구성할 수 있다. 상기 제2 게이트 전극(110)은 상기 제3 영역(c) 및 상기 제4 영역(d)과 함께 제2 트랜지스터(TR2)를 구성할 수 있다. 또한, 상기 제2 게이트 전극(110)은 상기 제5 영역(e) 및 상기 제6 영역(f)과 함께 제3 트랜지스터(TR3)를 구성할 수 있다. 상기 제3 게이트 전극(115)은 상기 제7 영역(g) 및 상기 제8 영역(h)과 함께 제4 트랜지스터(TR4)를 구성할 수 있다. 상기 제4 게이트 전극(120)은 상기 제9 영역(i) 및 상기 제10 영역(j)과 함께 제5 트랜지스터(TR5)를 구성할 수 있다. 또한, 상기 제4 게이트 전극(120)은 상기 제11 영역(k) 및 상기 제12 영역(l)과 함께 제6 트랜지스터(TR6)를 구성할 수 있다. 상기 제5 게이트 전극(125)은 상기 제13 영역(m) 및 상기 제14 영역(n)과 함께 제7 트랜지스터(TR7)를 구성할 수 있다. 상기 액티브 패턴(100) 중, 상기 제1 내지 제5 게이트 전극(105, 110, 115, 120, 125) 하부에 배치된 영역은 불순물이 도핑되지 않아, 상기 제1 내지 제7 트랜지스터(TR1, TR2, TR3, TR4, TR5, TR6, TR7)의 채널로 동작할 수 있다.
상기 표시 장치는, 상기 제1 게이트 전극(105)의 적어도 일부와 중첩하는 스토리지 패턴(132)을 더 포함할 수 있다. 상기 스토리지 패턴(132)은 상기 제1 게이트 전극(105)과 함께 도 14의 스토리지 커패시터(CST)를 구성할 수 있다.
예를 들어, 상기 스토리지 패턴(132)은 상기 제1 게이트 전극(105)과 중첩된 부분으로부터 연장하여, 상기 제1 영역(a), 상기 제4 영역(d) 및 상기 제10 영역(j)과 중첩할 수 있다. 상기 스토리지 패턴(132)은, 도 14의 제1 전원 전압(ELVDD)을 제공받을 수 있다.
상기 표시 장치는, 데이터 라인(135), 전원 라인(140), 제1 연결 패턴(145), 제2 연결 패턴(150), 제3 연결 패턴(153) 및 제4 연결 패턴(151)을 더 포함한다.
상기 데이터 라인(135)은 상기 제3 영역(c)에 전기적으로 연결될 수 있다. 예를 들어, 상기 데이터 라인(135)은 제1 콘택 홀(165)을 통해 상기 제3 영역(c)에 접촉할 수 있다. 상기 데이터 라인(135)은 도 14의 데이터 신호(DATA)를 제공받을 수 있다. 따라서, 상기 데이터 라인(135)은 상기 제1 콘택 홀(165)을 통해 상기 제3 영역(c)에 데이터 신호(DATA)를 제공할 수 있다. 상기 데이터 라인(135)은, 일 방향을 따라 연장되며 상기 제4 영역(d) 및 상기 제10 영역(j)과 중첩할 수 있다.
상기 전원 라인(140)은 상기 제9 영역(i) 및 상기 스토리지 패턴(132)에 전기적으로 연결될 수 있다. 예를 들어, 상기 전원 라인(140)은 제2 콘택 홀(170)을 통해 상기 제9 영역(i)에 접촉할 수 있고, 제3 콘택 홀(190)을 통해 상기 스토리지 패턴(132)에 접촉할 수 있다. 상기 전원 라인(140)은 도 14의 제1 전원 전압(ELVDD)을 제공받을 수 있다. 상기 전원 라인(140)은 일 방향을 따라, 예를 들어, 상기 데이터 라인(135)와 동일한 방향으로 연장될 수 있다.
상기 제1 연결 패턴(145)은 상기 제1 게이트 전극(105) 및 상기 제8 영역(h)에 전기적으로 연결될 수 있다. 예를 들어, 상기 제1 연결 패턴(145)은 제4 콘택 홀(175)을 통해 상기 제1 게이트 전극(105)에 접촉할 수 있고, 제5 콘택 홀(180)을 통해 상기 제8 영역(h)에 접촉할 수 있다. 따라서, 상기 제1 연결 패턴(145)은 상기 제1 게이트 전극(105)과 상기 제8 영역(h)을 전기적으로 서로 연결시킬 수 있다.
상기 제2 연결 패턴(150)은 제6 콘택 홀(185)을 통해 상기 제12 영역(l)에 접촉한다. 또한, 상기 제2 연결 패턴(150)은 화소 전극(PE)과 접촉한다. 따라서, 상기 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)가 유기 발광 다이오드에 제공될 수 있다.
상기 제3 연결 패턴(153)은 제7 콘택 홀(155)을 통해 상기 제7 영역(g)에 접촉할 수 있다. 예를 들어, 상기 제3 연결 패턴(153)을 통해 도 14의 초기화 전압(VINT)이 상기 제7 영역(g)에 제공될 수 있다.
상기 제4 연결 패턴(151)은 제8 콘택 홀(187)을 통해 상기 제13 영역(m)에 접촉할 수 있다. 예를 들어, 상기 제4 연결 패턴(151)을 통해 상기 초기화 전압(VINT)이 상기 제13 영역(m)에 제공될 수 있다.
도 16a, 도 16b, 도 17a, 도 17b, 도 18a, 도 18b 및 도 19는 본 발명의 일 실시예에 따른 표시 장치를 제조하기 위한 방법을 도시한 단면도들이다. 구체적으로, 도 16a, 17a, 18a 및 도 19는 도 15의 VI-VI', VII-VII' 및 VIII-VIII' 선에 따라 화소 영역을 도시한 단면도들이고, 도 16b, 도 17b 및 도 18b는 도 6의 III-III' 선에 따라 구동칩과 연결되는 영역을 도시한 단면도들이다. 이하에서 각 단면도들은 대응하는 평면도와 함께 설명될 수 있다.
도 15 및 도 16a를 참조하면, 베이스 기판(10) 위에 반도체층을 형성하고, 이를 패터닝하여 반도체 패턴을 형성한다. 상기 액티브 패턴은 비정질 실리콘, 폴리실리콘 또는 산화물 반도체일 수 있으며, 일 실시예에서, 상기 반도체 패턴은 비정질 실리콘을 결정화하여 형성된 폴리실리콘을 포함할 수 있다.
상기 액티브 패턴을 커버하는 제1 게이트 절연층(12)을 형성한다. 상기 게이트 절연층(12)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 포함할 수 있다.
도 15, 16a 및 도 16b를 참조하면, 상기 제1 게이트 절연층(12) 위에 제1 게이트 금속층을 형성하고, 이를 패터닝하여, 제1 게이트 전극(105), 제2 게이트 전극(110), 제3 게이트 전극(115), 제4 게이트 전극(120), 제5 게이트 전극(125) 및 제1 연결 패드(CPD1)를 포함하는 제1 게이트 금속 패턴을 형성한다.
다음으로, 상기 제1 게이트 금속 패턴과 중첩하지 않는, 상기 반도체 패턴의 영역에 불순물을 도핑하여, 불순물이 도핑된 제1 내지 제14 영역들(a, b, c, d, e, f, g, h, i, j, k, l, m, n) 및 불순물이 도핑되지 않은 채널 영역들(o, p, q, r)을 포함하는 액티브 패턴(100)을 형성한다.
도 15, 17a 및 17b를 참조하면, 상기 제1 게이트 금속 패턴을 커버하는 제2 게이트 절연층(14)을 형성한다. 상기 제2 게이트 절연층(14) 위에 제2 게이트 금속층을 형성하고, 이를 패터닝하여, 스토리지 패턴(132) 및 제2 연결 패드(CPD2)를 포함하는 제2 게이트 금속 패턴을 형성한다. 상기 제2 게이트 금속 패턴은, 상기 제1 게이트 금속 패턴과 동일한 물질, 또는 위에 예시된 물질을 포함할 수 있다.
도 15, 도 18a 및 도 18b를 참조하면, 상기 제2 게이트 금속 패턴을 커버하는 제1 층간 절연층(16)을 형성한다. 상기 제1 층간 절연층(16) 위에 소스 금속층을 형성하고, 이를 패터닝하여, 데이터 라인(135), 전원 라인(140), 제1 연결 패턴(145), 제2 연결 패턴(150), 제3 연결 패턴(153), 제4 연결 패턴(151) 및 접촉 부재(CM)를 포함하는 소스 금속 패턴을 형성한다.
도 19를 참조하면, 상기 소스 금속 패턴을 커버하며, 기판의 상면을 평탄화하며, 상기 소스 금속 패턴의 제4 연결 패턴(151)의 적어도 일부를 노출하는 제2 층간 절연층(18)을 형성한다. 다음으로, 상기 제2 층간 절연층(18) 위에 배치되며, 상기 제4 연결 패턴(151)과 접촉하는 화소 전극(PE)을 형성한다. 다음으로, 상기 화소 전극(PE)의 적어도 일부를 노출하는 개구부를 갖는 화소 정의층(PDL)을 형성한다. 다음으로, 상기 화소 정의층(PDL)의 개구부 내에서 상기 화소 전극(PE) 위에 배치되는 발광층(LE)을 형성한다. 다음으로, 상기 발광층(LE)의 상면과 접촉하는 반대 전극(OE)을 형성한다. 다음으로, 상기 반대 전극(OE)을 커버하는 보호층(90)을 형성한다.
예를 들어, 상기 제1 게이트 절연층(12), 상기 제2 게이트 절연층(14) 및 상기 제1 층간 절연층(16)은, 각각, 무기 절연 물질, 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 포함할 수 있다.
예를 들어, 상기 제2 층간 절연층(18) 및 상기 화소 정의층(PDL)은 각각 유기 절연 물질, 예를 들어, 아크릴계 수지, 폴리이미드계 수지, 폐놀계 수지, 폴리아미드계 수지 또는 실록산계 수지 등을 포함할 수 있다.
예를 들어, 상기 제1 게이트 금속 패턴, 상기 제2 게이트 금속 패턴 및 상기 소스 금속 패턴은, 각각, 알루미늄(Al), 은(Ag), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브데늄(Mo), 티타늄(Ti), 백금(Pt), 탄탈륨(Ta), 백금(Pt), 이들의 합금, 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있으며, 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 제1 게이트 금속 패턴, 상기 제2 게이트 금속 패턴 및 상기 소스 금속 패턴은, 동일한 물질을 포함하거나, 서로 다른 물질을 포함할 수 있다.
예를 들어, 상기 화소 전극(PE) 및 상기 반대 전극(OE)은 금속, 합금, 금속 질화물, 금속 불화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
예를 들어, 상기 발광층(LE)은, 정공 주입층, 정공 수송층, 유기발광층, 전자 수송층, 전자 주입층 등의 기능층 중 적어도 하나 이상의 층을 단층 또는 다층의 구조로 포함할 수 있으며, 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다.
다음으로, 상기 접촉 부재(CM) 위에 도선성 결합 부재 및 구동 칩을 배치시킨 후, 열 압착 등을 동하여, 상기 구동 칩을 상기 표시 장치에 결합시킬 수 있다.
설명된 실시예는 유기 발광 표시 장치에 관한 것이나, 본 발명은 이에 한정되지 않으며, 구동 칩을 포함하는 다른 표시 장치, 예를 들어 액정 표시 장치 등에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 구동 칩을 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 텔레비전, 컴퓨터, 노트북, 디지털 카메라, 비디오 캠코더, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 차량용 네비게이션, 비디오폰 등에 적용될 수 있다.

Claims (20)

  1. 화소 어레이를 포함하는 액티브 영역 및 상기 액티브 영역을 둘러싸는 주변 영역을 포함하는 표시 기판;
    상기 표시 기판과 결합되는 구동 칩; 및
    상기 표시 기판과 상기 구동 칩을 결합하는 도전성 결합 부재를 포함하며,
    상기 표시 기판은,
    상기 주변 영역에 배치되어, 상기 구동 칩으로부터 제공된 구동 신호를 상기 액티브 영역에 전달하며, 제1 연결 패드를 포함하는 제1 신호 전달 라인;
    상기 제1 연결 패드와 다른 층에 배치되며, 상기 제1 신호 전달 라인의 적어도 일부와 중첩하는 제2 연결 패드;
    상기 제1 연결 패드, 상기 제2 연결 패드 및 상기 도전성 결합 부재와 접촉하는 접촉 부재; 및
    상기 제2 연결 패드와 연결되며, 상기 구동 신호를 상기 액티브 영역에 전달하는 제2 신호 전달 라인을 포함하고,
    상기 제1 신호 전달 라인 및 상기 제2 신호 전달 라인은, 상기 액티브 영역의 데이터 라인, 또는 상기 데이터 라인과 연결되는 디멀티플렉서에 전기적으로 연결되는 것을 특징으로 하는 포함하는 표시 장치.
  2. 삭제
  3. 삭제
  4. 화소 어레이를 포함하는 액티브 영역 및 상기 액티브 영역을 둘러싸는 주변 영역을 포함하는 표시 기판;
    상기 표시 기판과 결합되는 구동 칩; 및
    상기 표시 기판과 상기 구동 칩을 결합하는 도전성 결합 부재를 포함하며,
    상기 표시 기판은,
    상기 주변 영역에 배치되어, 상기 구동 칩으로부터 제공된 구동 신호를 상기 액티브 영역에 전달하며, 제1 연결 패드를 포함하는 제1 신호 전달 라인;
    상기 제1 연결 패드와 다른 층에 배치되며, 상기 제1 신호 전달 라인의 적어도 일부와 중첩하는 제2 연결 패드;
    상기 제1 연결 패드, 상기 제2 연결 패드 및 상기 도전성 결합 부재와 접촉하는 접촉 부재; 및
    상기 제2 연결 패드와 연결되며, 상기 구동 신호를 상기 액티브 영역에 전달하는 제2 신호 전달 라인을 포함하고,
    상기 제2 연결 패드 및 상기 제2 신호 전달 라인은, 상기 제1 연결 패드 및 상기 제1 신호 전달 라인 위에 배치되는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서, 상기 표시 기판은, 상기 제1 신호 전달 라인을 커버하고, 상기 제1 연결 패드를 노출하는 개구부를 포함하는 제1 절연층을 더 포함하는 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서, 상기 표시 기판은, 상기 제2 연결 패드를 커버하고, 상기 제1 연결 패드 및 상기 제2 연결 패드를 노출하는 개구부를 포함하는 제2 절연층을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서, 상기 제1 신호 전달 라인 및 상기 제2 연결 패드는 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서, 상기 제1 신호 전달 라인 및 상기 제2 연결 패드는 상기 접촉 부재와 다른 물질을 포함하는 것을 특징으로 하는 표시 장치.
  9. 화소 어레이를 포함하는 액티브 영역 및 상기 액티브 영역을 둘러싸는 주변 영역을 포함하는 표시 기판;
    상기 표시 기판과 결합되는 구동 칩; 및
    상기 표시 기판과 상기 구동 칩을 결합하는 도전성 결합 부재를 포함하며,
    상기 표시 기판은,
    상기 주변 영역에 배치되어, 상기 구동 칩으로부터 제공된 구동 신호를 상기 액티브 영역에 전달하며, 제1 연결 패드를 포함하는 제1 신호 전달 라인;
    상기 제1 연결 패드와 다른 층에 배치되며, 상기 제1 신호 전달 라인의 적어도 일부와 중첩하는 제2 연결 패드; 및
    상기 제1 연결 패드, 상기 제2 연결 패드 및 상기 도전성 결합 부재와 접촉하는 접촉 부재를 포함하고,
    상기 화소 어레이는,
    상기 제1 신호 전달 라인과 동일한 층으로부터 형성되는 게이트 전극;
    상기 제2 연결 패드와 동일한 층으로부터 형성되며, 상기 게이트 전극의 적어도 일부와 중첩하는 스토리지 패턴; 및
    상기 접촉 부재와 동일한 층으로부터 형성되는 데이터 라인을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서, 상기 구동 신호는, 상기 화소 어레이의 데이터 라인에 제공되는 데이터 신호를 포함하는 것을 특징으로 하는 표시 장치.
  11. 화소 어레이를 포함하는 액티브 영역 및 상기 액티브 영역을 둘러싸는 주변 영역을 포함하는 표시 기판;
    상기 표시 기판과 결합되는 구동 칩; 및
    상기 표시 기판과 상기 구동 칩을 결합하는 도전성 결합 부재를 포함하며,
    상기 표시 기판은,
    상기 주변 영역에 배치되어, 상기 구동 칩으로부터 제공된 구동 신호를 상기 액티브 영역에 전달하며, 제1 연결 패드를 포함하는 제1 신호 전달 라인;
    상기 제1 연결 패드와 다른 층에 배치되며, 상기 제1 신호 전달 라인의 적어도 일부와 중첩하는 제2 연결 패드; 및
    상기 제1 연결 패드, 상기 제2 연결 패드 및 상기 도전성 결합 부재와 접촉하는 접촉 부재를 포함하고,
    상기 접촉 부재는, 상기 제1 연결 패드와 접촉하는 제1 접촉부 및 상기 제2 연결 패드와 접촉하는 제2 접촉부를 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11 항에 있어서, 상기 도전성 결합 부재는, 평면도 상에서, 상기 제1 접촉부 및 상기 제2 접촉부와 중첩하는 것을 특징으로 하는 표시 장치.
  13. 제11 항에 있어서, 상기 제1 접촉부 및 상기 제2 접촉부는 평면도 상에서 연속적으로 연결되는 것을 특징으로 하는 표시 장치.
  14. 제11 항에 있어서, 상기 도전성 결합 부재는, 평면도 상에서 상기 제1 접촉부와 중첩하고, 상기 제2 연결 패드와 이격되는 것을 특징으로 하는 표시 장치.
  15. 삭제
  16. 화소 어레이를 포함하는 액티브 영역 및 상기 액티브 영역을 둘러싸는 주변 영역을 포함하는 표시 기판;
    상기 표시 기판과 결합되는 구동 칩; 및
    상기 표시 기판과 상기 구동 칩을 결합하는 도전성 결합 부재를 포함하며,
    상기 표시 기판은,
    상기 주변 영역에 배치되어, 상기 구동 칩으로부터 제공된 구동 신호를 상기 액티브 영역에 전달하며, 제1 연결 패드를 포함하는 제1 신호 전달 라인;
    상기 제1 연결 패드와 다른 층에 배치되며, 상기 제1 신호 전달 라인의 적어도 일부와 중첩하는 제2 연결 패드; 및
    상기 제1 연결 패드, 상기 제2 연결 패드 및 상기 도전성 결합 부재와 접촉하는 접촉 부재를 포함하고,
    상기 제2 연결 패드는, 상기 제1 신호 전달 라인을 따라 연장되며, 상기 제1 신호 전달 라인과 중첩하는 연장부를 포함하고,
    상기 연장부를 포함하는 상기 제2 연결 패드의 길이는 상기 제1 신호 전달 라인 보다 짧은 것을 특징으로 하는 표시 장치.
  17. 제16 항에 있어서, 상기 연장부를 포함하는 상기 제2 연결 패드의 길이는, 상기 도전성 결합 부재와 중첩하는 영역의 길이보다 긴 것을 특징으로 하는 표시 장치.
  18. 제16 항에 있어서, 복수의 도전성 범프들이 엇갈린(staggered) 형태로 배열되며,
    상기 연장부는, 제1 방향을 따라 연장되며, 상기 제1 방향과 교차하는 방향으로 이격된 인접하는 도전성 범프들 사이에 배치되는 것을 특징으로 하는 표시 장치.
  19. 제18 항에 있어서, 상기 연장부의 길이는 상기 인접하는 도전성 범프들의 길이보다 큰 것을 특징으로 하는 표시 장치.
  20. 제16 항에 있어서, 상기 연장부를 포함하는 상기 제2 연결 패드는 상기 제1 신호 전달 라인 위에 배치되며, 상기 연장부의 폭은 상기 제1 신호 전달 라인의 폭보다 큰 것을 특징으로 하는 표시 장치.
KR1020160052212A 2016-04-28 2016-04-28 표시 장치 Active KR102539031B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160052212A KR102539031B1 (ko) 2016-04-28 2016-04-28 표시 장치
US15/367,137 US10038044B2 (en) 2016-04-28 2016-12-01 Display device having a driving chip
CN201710286230.2A CN107342293B (zh) 2016-04-28 2017-04-27 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160052212A KR102539031B1 (ko) 2016-04-28 2016-04-28 표시 장치

Publications (2)

Publication Number Publication Date
KR20170123387A KR20170123387A (ko) 2017-11-08
KR102539031B1 true KR102539031B1 (ko) 2023-06-02

Family

ID=60157507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160052212A Active KR102539031B1 (ko) 2016-04-28 2016-04-28 표시 장치

Country Status (3)

Country Link
US (1) US10038044B2 (ko)
KR (1) KR102539031B1 (ko)
CN (1) CN107342293B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234088B (zh) * 2017-04-21 2023-04-18 群创光电股份有限公司 显示装置
KR102341124B1 (ko) * 2017-09-26 2021-12-22 삼성디스플레이 주식회사 전자패널, 표시장치, 및 그 제조 방법
CN111919510B (zh) * 2018-03-30 2023-09-26 夏普株式会社 显示设备
KR102479058B1 (ko) * 2018-04-17 2022-12-20 삼성디스플레이 주식회사 표시 장치
KR102723409B1 (ko) 2018-11-30 2024-10-30 삼성디스플레이 주식회사 표시 장치
KR102718398B1 (ko) * 2019-01-23 2024-10-18 삼성디스플레이 주식회사 표시 장치
KR20200145877A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 장치, 칩온 필름의 제조 장치, 및 칩온 필름의 제조 방법
KR102656092B1 (ko) * 2019-07-15 2024-04-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210036437A (ko) 2019-09-25 2021-04-05 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR102791851B1 (ko) * 2020-02-27 2025-04-09 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
TWI744030B (zh) * 2020-10-08 2021-10-21 友達光電股份有限公司 顯示器
KR102802221B1 (ko) 2020-11-06 2025-05-02 삼성디스플레이 주식회사 디스플레이 장치
CN117121203A (zh) * 2022-03-23 2023-11-24 京东方科技集团股份有限公司 显示基板、其制作方法及显示装置
CN116500832A (zh) * 2023-05-05 2023-07-28 南昌勤胜电子科技有限公司 一种lcd显示装置、主fpc的绑定方法及智能终端

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008015507A (ja) * 2006-06-30 2008-01-24 Samsung Electronics Co Ltd 表示基板及びそれを具備した表示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3205373B2 (ja) * 1992-03-12 2001-09-04 株式会社日立製作所 液晶表示装置
TW451099B (en) * 1998-01-23 2001-08-21 Hitachi Ltd Liquid crystal display device
KR100430773B1 (ko) * 1998-07-14 2004-05-10 가부시끼가이샤 도시바 액티브 매트릭스형 액정표시장치
KR100957574B1 (ko) * 2003-09-17 2010-05-11 삼성전자주식회사 표시장치
JP2006065327A (ja) * 2004-08-24 2006-03-09 Samsung Electronics Co Ltd 表示基板、これの製造方法及びこれを有する液晶表示装置
JP4747543B2 (ja) * 2004-09-29 2011-08-17 カシオ計算機株式会社 ディスプレイパネル
US7710739B2 (en) * 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101134168B1 (ko) * 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
TWI305390B (en) * 2005-09-07 2009-01-11 Ind Tech Res Inst Chip structure, chip package structure and manufacturing thereof
WO2007041302A2 (en) * 2005-09-30 2007-04-12 Qualcomm Mems Technologies, Inc. Mems device and interconnects for same
JP2007128091A (ja) * 2005-11-03 2007-05-24 Samsung Electronics Co Ltd 表示基板及びその製造方法並びにそれを具備した表示パネル
KR101254029B1 (ko) * 2006-05-19 2013-04-12 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 액정표시장치
KR101365055B1 (ko) * 2006-12-04 2014-02-19 삼성디스플레이 주식회사 표시 장치
KR101499120B1 (ko) * 2009-01-19 2015-03-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2010176851A (ja) * 2009-01-27 2010-08-12 Sumitomo Chemical Co Ltd 表示パネルの製造方法、および表示装置用基板
TWI446314B (zh) * 2010-08-19 2014-07-21 Au Optronics Corp 畫素陣列基板、導電結構以及顯示面板
KR101782872B1 (ko) * 2010-12-15 2017-09-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101884346B1 (ko) * 2011-08-17 2018-08-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI459261B (zh) * 2012-04-16 2014-11-01 Chunghwa Picture Tubes Ltd 觸控立體顯示裝置
KR101968929B1 (ko) * 2012-09-11 2019-04-16 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널
KR102025835B1 (ko) 2012-11-26 2019-11-27 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102020353B1 (ko) * 2013-03-20 2019-11-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102081152B1 (ko) 2013-07-24 2020-02-26 삼성디스플레이 주식회사 Cof 패키지 및 이를 포함하는 표시 장치
KR102151235B1 (ko) 2013-10-14 2020-09-03 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
CN103915571A (zh) 2014-01-27 2014-07-09 上海天马有机发光显示技术有限公司 一种amoled显示面板及膜层制作方法、显示装置
KR102192227B1 (ko) * 2014-10-02 2020-12-17 엘지디스플레이 주식회사 패드 구조 및 이를 포함하는 표시장치
KR102297494B1 (ko) * 2015-01-28 2021-09-03 삼성디스플레이 주식회사 표시장치
KR102363429B1 (ko) * 2015-02-02 2022-02-17 삼성디스플레이 주식회사 유기 발광 표시 장치
US10193442B2 (en) * 2016-02-09 2019-01-29 Faraday Semi, LLC Chip embedded power converters

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008015507A (ja) * 2006-06-30 2008-01-24 Samsung Electronics Co Ltd 表示基板及びそれを具備した表示装置

Also Published As

Publication number Publication date
CN107342293B (zh) 2023-08-29
US20170317153A1 (en) 2017-11-02
US10038044B2 (en) 2018-07-31
KR20170123387A (ko) 2017-11-08
CN107342293A (zh) 2017-11-10

Similar Documents

Publication Publication Date Title
KR102539031B1 (ko) 표시 장치
US12075660B2 (en) Display device
CN106847774B (zh) 一种显示面板及显示面板的制备方法
CN101419978B (zh) 有机发光显示器
KR102634075B1 (ko) 유기 발광 표시 장치
US11800763B2 (en) Display device
KR20170115164A (ko) 표시 장치
US10580835B2 (en) Display panel
US12062667B2 (en) Display device
JP7469943B2 (ja) 表示装置及び表示装置の製造方法
KR102824485B1 (ko) 표시 장치 및 그 제조 방법
KR20130069048A (ko) 유기 발광 표시 장치 및 그 제조방법
KR102572135B1 (ko) 표시 패널
CN111128932B (zh) 半导体装置和具有所述半导体装置的显示装置
US12302704B2 (en) Transistor and display device including the same
US20250204218A1 (en) Display Device
US20230120255A1 (en) Display device
US20250221255A1 (en) Display device
US20230144317A1 (en) Display device and method of manufacturing the same
US20240023385A1 (en) Electroluminescence Display
KR20250066522A (ko) 표시 장치 및 그의 제조 방법
KR20250104265A (ko) 표시 장치
CN112447798A (zh) 显示设备
KR20210062785A (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160428

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210408

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160428

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220919

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230322

PG1601 Publication of registration