[go: up one dir, main page]

KR101474565B1 - 유기 ｅｌ 소자, 및, 유기 ｅｌ 표시 장치 - Google Patents

유기 ｅｌ 소자, 및, 유기 ｅｌ 표시 장치 Download PDF

Info

Publication number
KR101474565B1
KR101474565B1 KR1020080063314A KR20080063314A KR101474565B1 KR 101474565 B1 KR101474565 B1 KR 101474565B1 KR 1020080063314 A KR1020080063314 A KR 1020080063314A KR 20080063314 A KR20080063314 A KR 20080063314A KR 101474565 B1 KR101474565 B1 KR 101474565B1
Authority
KR
South Korea
Prior art keywords
transistor
organic
sub
source
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080063314A
Other languages
English (en)
Other versions
KR20090004635A (ko
Inventor
테츠로 야마모토
카츠히데 우치노
준이치 야마시타
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20090004635A publication Critical patent/KR20090004635A/ko
Application granted granted Critical
Publication of KR101474565B1 publication Critical patent/KR101474565B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 따른 유기 EL 소자는: 유기 EL 발광 소자; 및, 유기 EL 발광 소자를 구동하기 위한 구동 회로를 포함하고, 상기 구동 회로는: (A) 소자 구동 트랜지스터, (B) 영상 신호 기록 트랜지스터, 및, (C) 한 쌍의 전극을 구비한 커패시터를 포함하고, 상기 소자 구동 트랜지스터에서, (A-1) 상기 소자 구동 트랜지스터의 한쪽의 소스/드레인 영역으로 기능하도록 상기 소자 구동 트랜지스터의 한쪽에 마련된 소스/드레인 영역은, 전류 공급부에 접속되고, (A-2) 상기 소자 구동 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 상기 소자 구동 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역은, 상기 유기 EL 발광 소자의 아노드 전극에 접속되고, 또한, 상기 커패시터의 한쪽의 전극에 접속되어, 제 2의 노드를 구성한다.

Description

유기 ＥＬ 소자, 및, 유기 ＥＬ 표시 장치{ORGANIC EL DEVICE AND ORGANIC EL DISPLAY APPARATUS}
우선권 정보
본 발명은 2007년 7월 3일자로 일본특허청에 특허출원된 일본특허원 제2007-175540호를 우선권으로 주장한다.
기술 분야
본 발명은, 유기 EL(Electro Luminescence) 소자, 및, 이 유기 EL 소자를 이용한 유기 EL 표시 장치에 관한 것이다. 본원 명세서에 있어서, "일렉트로 루미네선스"를 EL로 약칭한다. 또한, 구성 요소의 양측을 각각 구성 요소의 한쪽 및 다른 쪽으로 칭한다. 마찬가지로, 구성 요소의 두 전극을 각각 구성 요소의 한쪽의 전극 및 다른 쪽의 전극으로 칭한다. 또한, 한 영역의 양면을 각각 영역의 한쪽의 면 및 다른 쪽의 면으로 칭한다.
유기 EL 소자(이하, 단지, 유기 EL 소자라고 약칭한다)를 발광 소자로서 이용한 유기 EL 표시 장치(이하, 단지, 유기 EL 표시 장치라고 약칭한다)에서, 유기 EL 소자의 휘도는, 유기 EL 소자를 흐르는 전류치에 의해 제어된다. 엄밀하게 말하면, 유기 EL 소자의 휘도는 유기 EL 소자에 이용되는 유기 EL 발광 소자의 휘도이다. 그리고, 액정 표시 장치와 마찬가지로, 유기 EL 표시 장치에서도, 구동 방식으로서, 단순 매트릭스 방식, 및, 액티브 매트릭스 방식이 널리 알려져 있다. 액티브 매트릭스 방식은, 단순 매트릭스 방식에 비하여 구조가 복잡하게 된다는 결점은 있지만, 화상의 휘도를 높은 것으로 할 수 있는 등, 여러가지의 이점을 갖는다.
유기 EL 소자를 구성하는 유기 EL 발광 소자를 구동하기 위한 회로로서 유기 EL 소자에 포함되는 회로는, 예를 들면, 5개의 트랜지스터와 하나의 커패시터를 포함한다. 하기의 설명에서, 5개의 트랜지스터와 하나의 커패시터를 이용하는 구동 회로를 5Tr/1C 구동 회로로 칭한다. 5Tr/1C 구동 회로는 일본 특허공개공보 제2006-215213호와 같은 문헌에 개시되어 있다. 이 5Tr/1C 구동 회로는, 도 36에 도시하는 바와 같이, 5개의 트랜지스터와 하나의 커패시터(C1)를 이용한다. 5개의 트랜지스터는 영상 신호 기록 트랜지스터(TSig), 소자 구동 트랜지스터(TDrv), 발광 제어 트랜지스터(TEL _C), 제 1의 노드 초기화 트랜지스터(TND1), 제 2의 노드 초기화 트랜지스터(TND2)이다. 이 구성에서, 소자 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역은 제 2의 노드(ND2)를 형성하고 소자 구동 트랜지스터(TDrv)의 게이트 전극은 제 1의 노드(ND1)를 형성한다. 하기의 설명에서, 소자 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역은 유기 EL 발광 소자에 가까운 측에 마련되어 소자 구 동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역으로 기능하는 소스/드레인 영역이다.
예를 들면, 상기 언급된 각 트랜지스터는 n채널형의 박막 트랜지스터(TFT)로 이루어지고, 본원의 도면에서 ELP로 표현된 발광 소자는, 구동 회로를 덮도록 형성된 층간 절연층 등의 위에 마련되어 있다. 유기 EL 발광 소자(ELP)의 아노드 전극은, 소자 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역에 접속되어 있다. 한편, 유기 EL 발광 소자(ELP)의 캐소드 전극에는, 예를 들면, 0볼트의 전압(VCat)이 인가된다. 본원의 도면에 나타난 부호 CEL은 유기 EL 발광 소자(ELP)의 기생 용량을 나타낸다.
도 4는 구동 회로의 타이밍 차트를 모식적으로 도시한다. 도 5의 (A) 내지 (D) 및 도 6의 (A) 내지 (E)는, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면이다. 구동 회로의 구동 동작의 상세를 하기에 설명한다. 구동 동작의 일부는 하기와 같이 설명된다. 도 4에 도시하는 바와 같이, 기간(TP(5)1)에서, 하기에 설명될 임계 전압 캔슬 처리를 행하기 위한 전처리가 실행된다. 즉, 도 36에 도시된 제 1의 노드 초기화 트랜지스터 제어 회로(104) 및 제 2의 노드 초기화 트랜지스터 제어 회로(105)가 구동되어, 제 1의 노드 초기화 트랜지스터 제어선(AZND1) 및 제 2의 노드 초기화 트랜지스터 제어선(AZND2)이 하이 레벨이 되도록 한다. 이로써, 도 5의 (B)에 도시하는 바와 같이, 제 1의 노드 초기화 트랜지스터(TND1) 및 제 2의 노드 초기화 트랜지스터(TND2)를 온 상태로 함으로써, 제 1의 노드(ND1)의 전위는, VOfs(예를 들면, 0볼트)가 된다. 한편, 제 2의 노드(ND2)의 전위는, VSS(예를 들면, -10볼트)가 된다. 그리고, 이로써, 구동 트랜지스터(TDrv)의 게이트 전극과 다른 쪽의 소스/드레인 영역 사이의 전위차가, 구동 트랜지스터(TDrv)의 임계 전압(Vth) 이상이 되어, 구동 트랜지스터(TDrv)를 온 상태로 한다.
뒤이어, 도 4에 도시하는 바와 같이, 기간(TP(5)2)에서, 임계 전압 캔슬 처리가 행하여진다. 도 5의 (D)에 도시하는 바와 같이, 제 1의 노드 초기화 트랜지스터(TND1)의 온 상태를 유지한 채로, 기간(TP(5)2)의 시작에서, 발광 제어 트랜지스터 제어 회로(103)가 구동되어, 발광 제어 트랜지스터 제어선(CLEL_C)이 하이 레벨이 되도록 한다. 이로써, 발광 제어 트랜지스터(TEL _C)를 온 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위로부터 구동 트랜지스터(TDrv)의 임계 전압(Vth)을 뺀 전위를 향하여, 제 2의 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2의 노드(ND2)의 전위가 상승한다. 그리고, 구동 트랜지스터(TDrv)의 게이트 전극과 다른 쪽의 소스/드레인 영역 사이의 전위차가 구동 트랜지스터(TDrv)의 임계 전압(Vth)에 도달하면, 구동 트랜지스터(TDrv)는 오프 상태가 된다. 이 상태에서는, 제 2의 노드의 전위는, 대강 (VOfs-Vth)이다. 그 후, 기간(TP(5)3)에서, 제 1의 노드 초기화 트랜지스터(TND1) 의 온 상태를 유지한 채로, 발광 제어 트랜지스터 제어 회로(103)가 구동되어, 발광 제어 트랜지스터 제어선(CLEL _C)이 로우 레벨이 되도록 한다. 이로써, 발광 제어 트랜지스터(TEL _C)를 오프 상태로 한다. 다음에, 기간(TP(5)4)에서, 제 1의 노드 초기화 트랜지스터 제어 회로(104)가 구동되어, 제 1의 노드 초기화 트랜지스터 제어선(AZND1)이 로우 레벨이 되도록 한다. 이로써, 제 1의 노드 초기화 트랜지스터(TND1)를 오프 상태로 한다.
뒤이어, 도 4에 도시하는 바와 같이, 기간(TP(5)5)에서, 구동 트랜지스터(TDrv)에 대한 신호 기록 처리를 행한다. 구체적으로는, 도 6의 (C)에 도시하는 바와 같이, 제 1의 노드 초기화 트랜지스터(TND1), 제 2의 노드 초기화 트랜지스터(TND2), 및, 발광 제어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 데이터선(DTL)의 전위를 영상 신호에 대응하는 전압으로 한다. 따라서 이 전압은 유기 EL 발광 소자(ELP)의 휘도를 제어하기 위한 영상 신호(또는 구동 신호 또는 휘도 신호로 칭함)이다. 뒤이어, 주사선(SCL)을 하이 레벨로 함에 의해 영상 신호 기록 트랜지스터(TSig)를 온 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위는, VSig로 상승한다. 제 1의 노드(ND1)의 전위의 변화분에 의거한 전하는, 커패시터(C1)의 용량(c1), 유기 EL 발광 소자(ELP)의 기생 용량(CEL), 소자 구동 트랜지스터(TDrv)에서의 게이트 전극과 소자 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인으로서 기능하도록 유기 EL 발광 소자(ELP)에 가까운 측에 위치된 소스/드레인 영역 사이의 기생 용량(Cgs)으로 배분된다. 따라서, 제 1의 노드(ND1)의 전위가 변화하면, 제 2의 노드(ND2)의 전위도 변화한다. 그러나, 유기 EL 발광 소자(ELP)의 기생 용량(CEL)의 용량치가 큰 값일 수록, 제 2의 노드(ND2)의 전위의 변화는 작아진다. 그리고, 일반적으로, 유기 EL 발광 소자(ELP)의 기생 용량(CEL)의 값은, 커패시터(C1)의 용량(c1)의 값 및 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소자 구동 트랜지스터(TDrv)의 소스/드레인 영역인 유기 EL 발광 소자(ELP)에 가까운 측에 위치된 소스/드레인 영역 사이의 기생 용량(Cgs)의 값보다도 크다. 상술한 바와 같이, 소자 구동 트랜지스터(TDrv)의 소스/드레인 영역으로 기능하도록 유기 EL 발광 소자(ELP)에 가까운 측에 위치된 소스/드레인 영역은 소자 구동 트랜지스터(TDrv)의 상술한 다른 쪽의 소스/드레인 영역이다. 그래서, 제 2의 노드(ND2)의 전위는 거의 변화하지 않는다고 하면, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소자 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역 사이의 전위차(Vgs)는, 이하의 식 (A)과 같이 된다.
Vgs≒VSig-(VOfs-Vth) (A)
그 후, 도 4에 도시하는 바와 같이, 기간(TP(5)6)에서, 소자 구동 트랜지스터(TDrv)의 특성에 응하여 소자 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역 의 전위를 상승시키는 이동도 보정 처리를 행한다. 소자 구동 트랜지스터(TDrv)의 특성은 소자 구동 트랜지스터(TDrv)의 이동도(μ)를 포함한다. 다른 쪽의 소스/드레인 영역에 나타나는 전위는 제 2의 노드(ND2)에 나타나는 전위이다. 구체적으로는, 도 6의 (D)에 도시하는 바와 같이, 소자 구동 트랜지스터(TDrv)의 온 상태를 유지한 채로, 발광 제어 트랜지스터 제어 회로(103)를 구동하여, 발광 제어 트랜지스터(TEL _C)가 온 상태가 되도록 하고, 뒤이어, 소정의 시간(t0)이 경과한 후, 영상 신호 기록 트랜지스터(TSig)를 오프 상태로 한다. 그 결과, 소자 구동 트랜지스터(TDrv)의 이동도(μ)의 값이 큰 경우, 소자 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역에서의 전위의 상승량(△V)은 커지고, 소자 구동 트랜지스터(TDrv)의 이동도(μ)의 값이 작은 경우, 소자 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역에서의 전위의 상승량(△V)은 작아진다. 하기의 설명에서, 소자 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역에 나타나는 전위의 상승량(△V)은 전압 보정량이라고도 한다. 여기서, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 다른 쪽의 소스/드레인 영역 사이의 전위차(Vgs)는, 식 (A)로부터 이하의 식 (B)와 같이 변형된다. 또한, 이동도 보정 처리를 실행하기 위한 소정의 시간(기간(TP(5)6)의 전(全) 시간(t0))은, 유기 EL 표시 장치를 설계할 때, 설계치로서 미리 결정하여 두면 좋다.
Vgs≒VSig-(VOfs-Vth)-△V (B)
이상의 조작에 의해, 임계 전압 캔슬 처리, 신호 기록 처리, 이동도 보정 처리가 완료된다. 그리고, 그 후의 기간(TP(5)7)에서, 영상 신호 기록 트랜지스터(TSig)가 오프 상태가 되고, 제 1의 노드(ND1)는, 도 6의 (E)에 도시하는 바와 같이, 부유 상태가 된다. 동 도면에 도시된 바와 같이, 제 1의 노드(ND1)는 소자 구동 트랜지스터(TDrv)의 게이트 전극이다. 한편, 발광 제어 트랜지스터(TEL _C)는 온 상태를 유지한다. 유기 EL 발광 소자(ELP)에 가까운 측과 반대측의 발광 제어 트랜지스터(TEL _C)의 소스/드레인 영역은, 유기 EL 발광 소자(ELP)를 구동발광시키는 동작을 제어하기 위한 부(section)로 기능하는 전류 공급부에 연결된다. 전류 공급부는 예를 들면 20볼트의 전압을 생성한다. 따라서, 기간(TP(5)7)에 수행된 동작의 결과, 제 2의 노드(ND2)의 전위가 상승하여, 이른바 부트스트랩 회로에서와 같은 현상이 소자 구동 트랜지스터(TDrv)의 게이트 전극에 생기고, 제 1의 노드(ND1)의 전위도 상승한다. 그 결과, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 다른 쪽의 소스/드레인 영역 사이의 전위차(Vgs)는, 식 (B)의 값을 유지한다. 또한, 유기 EL 발광 소자(ELP)를 흐르는 전류는, 소자 구동 트랜지스터(TDrv)의 드레인으로부터 소스로 흐 르는 드레인 전류(Ids)이다. 따라서, 유기 EL 발광 소자(ELP)를 흐르는 전류는 식 (C)로 나타낼 수 있다. 유기 EL 발광 소자(ELP)는, 드레인 전류(Ids)의 값에 따른 휘도로 발광한다.
Ids=k·μ·(Vgs-Vth)2=k·μ·(VSig-VOfs-△V)2 (C)
지금까지 개요를 설명한 5Tr/1C 구동 회로의 구동 및 다른 특징에 관해서도, 후에 상세히 설명한다.
그런데, 도 36에 도시하는 종래의 5Tr/1C 구동 회로를 구비한 유기 EL 소자에서, 유기 EL 발광 소자(ELP)가 발광 상태에 있을 때, 제 1의 노드(ND1)에 접속된 트랜지스터는 오프 상태에 있다. 구체적으로는, 제 1의 노드(ND1)에 접속된 트랜지스터는 영상 신호 기록 트랜지스터(TSig)와 제 1의 노드 초기화 트랜지스터(TND1))이다. 그러나, 오프 상태에 있는 트랜지스터를 통하여 흐르는 전류를 완전하게 없앨 수는 없다. 오프 상태에 있는 트랜지스터를 통하여 흐르는 전류는 트랜지스터의 리크 전류이다. 따라서, 제 1의 노드(ND1)에 각각 접속된 트랜지스터를 통해 흐르는 리크 전류에 기인하여, 커패시터(C1)에 축적되는 전하량이 변동한다. 그리고, 이 전하량의 변동에 의거하여 제 1의 노드(ND1)의 전위가 변동하고, 전위의 변동에 의해 소자 구동 트랜지스터(TDrv)의 게이트 전극과 다른 쪽의 소스/드레인 영역 사이의 전위차(Vgs)도 변동한다. 상술한 식 (C)에 나타내는 바와 같이, Vgs의 값이 변동하면 소자 구동 트랜지스터(TDrv)의 드레인에서 소자 구동 트랜지스터(TDrv)의 소스로 흐르는 드레인 전류(Ids)의 값도 변동하고, 전류(Ids)의 변동에 의해 최종적으로는, 유기 EL 발광 소자(ELP)의 휘도도 변화게 된다. 또한, 유기 EL 소자의 제 1의 노드(ND1)에 접속된 트랜지스터 각각의 리크 전류 특성이 장치마다 변하게 되면, 유기 EL 발광 소자(ELP)의 휘도 변화의 정도도 장치마다 변하게 되고, 유기 EL 표시 장치에 이용되는 유기 EL 발광 소자의 휘도의 균일성도 악화한다. 정성적으로는, 제 1의 노드(ND1)에 연결되는 트랜지스터 각각의 리크 전류를 설계 단계에서 작게 하면 할수록, 리크 전류 특성의 편차의 폭은 좁아지게 된다. 따라서, 제 1의 노드(ND1)에 연결되는 트랜지스터 각각의 리크 전류를 설계 단계에서 작게 하는 것에 의해, 유기 EL 표시 장치의 휘도의 균일성은 개선될 수 있다.
여기서, 상술한 바와 같이 제 1의 노드(ND1)에 연결되는 트랜지스터의 리크 전류에 의한 유기 EL 발광 소자(ELP)의 휘도 변화를 경감하기 위해, 트랜지스터의 어느 하나를 듀얼 게이트 구조로 설계하는 경우가 고려된다. 듀얼 게이트 구조는, 서로 접속되어 직렬 회로를 형성하는 두 개의 서브 트랜지스터 각각의 두 게이트 전극이 게이트 절연층 상에서 서로 배선으로 연결되고 높은 도전성을 갖는 고농도 영역이 게이트 공통 영역으로서 게이트 전극 사이에 마련되는 구조이다. 도 37에, 한 예로서, 영상 신호 기록 트랜지스터(TSig)를 듀얼 게이트 구조로 한 구동 회로의 등가 회로도를 도시한다. 영역(A1)은 영상 신호 기록 트랜지스터(TSig)를 구성하는 두 개의 서브 트랜지스터 중 제 1의 서브 트랜지스터의 한쪽의 소스/드레인 영역으로, 제 1의 서브 트랜지스터의 한 쪽의 소스/드레인 영역으로서 기능한다. 영역(A2)은 영상 신호 기록 트랜지스터(TSig)를 구성하는 두 개의 서브 트랜지스터 중 제 2의 서브 트랜지스터의 다른 쪽의 소스/드레인 영역으로, 제 2의 서브 트랜지스터의 다른 쪽의 소스/드레인 영역으로서 기능한다. 영역(A3)은 제 1의 서브 트랜지스터의 다른 쪽의 소스/드레인 영역과 제 2의 서브 트랜지스터의 한쪽의 소스/드레인 영역을 겸하는 공통 소스/드레인 영역을 나타낸다. 하기의 설명에서, 공통 소스/드레인 영역을 단순히 공통 영역으로 칭한다. 정성적으로는, 듀얼 게이트 구조의 트랜지스터는, 싱글 게이트 구조의 트랜지스터보다도 리크 전류를 더 억제할 수 있다. 따라서, 상술한 유기 EL 발광 소자(ELP)의 휘도 변화가 억제됨과 함께, 리크 전류 특성의 편차의 폭도 좁아지기 때문에, 유기 EL 표시 장치의 휘도의 균일성의 악화를 억제할 수 있다. 또한, 도 37에 도시된 5Tr/1C 구동 회로에서는, 영상 신호 기록 트랜지스터(TSig)만을 듀얼 게이트 구조로 한 예를 나타냈지만, 대신에, 제 1의 노드 초기화 트랜지스터(TND1)를 듀얼 게이트화한 구성, 또는 또한, 영상 신호 기록 트랜지스터(TSig)와 제 1의 노드 초기화 트랜지스터(TND1)를 함께 듀얼 게이트화한 구성으로 할 수도 있다.
여기서, 도 37에 도시하는 5Tr/1C 구동 회로에서, 영상 신호 기록 트랜지스 터(TSig)를 온 상태로부터 오프 상태로 할 때의, 공통 영역(A3)의 전위에 관해 고찰한다. 도 38의 (A)는 듀얼 게이트 구조의 영상 신호 기록 트랜지스터(TSig)를 도시하는 도면이다. 도면에 도시된 바와 같이, 듀얼 게이트 구조를 구비하는 영상 신호 기록 트랜지스터(TSig)는, 게이트 전극의 하나와 영역(A1) 사이에 기생 용량(CA1)을 포함하고, 다른 게이트 전극과 영역(A2) 사이에 기생 용량(CA2)을 포함하며, 게이트 전극과 공통 영역(A3) 사이에 게이트 전극 기생 용량(CA3)을 포함한다. 도 38의 (B)는 소자 구동 트랜지스터(TDrv)에 대한 신호 기록 처리를 수행하는 5Tr/1C 구동 회로를 도시하는 도면이다. 이 도면에서, 영상 신호를 나타내는 전압(VSig)은 데이터선(DTL)에 나타나는 전위이다. 뒤이어, 주사선(SCL)을 하이 레벨(예를 들면 10볼트)로 함에 의해 영상 신호 기록 트랜지스터(TSig)를 온 상태로 한다. 이 상태에서는, 영역(A1)의 전위, 영역(A2)의 전위 및, 영역(A3)의 전위는, VSig가 된다. 영역(A2)의 전위는 제 1의 노드(ND1)에 나타나는 전위이다. 그 후, 도 38의 (C)에 도시하는 바와 같이, 주사선(SCL)을 로우 레벨(예를 들면 -10볼트)으로 하고, 영상 신호 기록 트랜지스터(TSig)를 오프 상태로 하는 동작을 행한다.
상술한 바와 같이, 듀얼 게이트 구조의 영상 신호 기록 트랜지스터(TSig)는, 게이트 전극의 하나와 영역(A1) 사이에 기생 용량(CA1)을 포함하고, 다른 게이트 전 극과 영역(A2) 사이에 기생 용량(CA2)을 포함하며, 게이트 전극과 공통 영역(A3) 사이에 게이트 전극 기생 용량(CA3)을 포함한다. 따라서, 주사선(SCL)을 하이 레벨로부터 로우 레벨로 할 때, 이들의 기생 용량(CA1, CA2 및 CA3)에 의한 정전(靜電) 결합에 의해, 영역(A1), 영역(A2), 및, 영역(A3)의 전위는, 마이너스측으로 변화하려고 한다. 그러나, 영역(A1)에는 계속해서 데이터선(DTL)으로부터 전압(VSig)이 인가되는 상태이다. 또한, 기생 용량(CA1, CA2, CA3)에 대해, 커패시터(C1)는 충분히 큰 정전 용량을 갖기 때문에, 영역(A2)의 전위도 실질적으로 VSig를 유지한다. 앞서 설명한 바와 같이, 영역(A2)의 전위는 제 1의 노드(ND1)의 전위이다. 따라서, 영상 신호 기록 트랜지스터(TSig)를 온 상태로부터 오프 상태로 하면, 영역(A1)과 영역(A2)의 전위에 대해, 영역(A3)의 전위가 상대적으로 마이너스측으로 변화한다. 따라서, 이 상태에서는, 영역(A3)은 소스 영역, 영역(A1), 영역(A2)은 드레인 영역이 된다.
또한, 제 1의 노드 초기화 트랜지스터(TND1)를 듀얼 게이트 구조의 트랜지스터로 한 경우에도, 상기에서 설명한 것과 같은 현상이 일어난다. 즉, 제 1의 노드 초기화 트랜지스터(TND1)가 제 1의 서브 트랜지스터와 제 2의 서브 트랜지스터로 구성된 듀얼 게이트 구조의 트랜지스터일 때, 제 1의 노드 초기화 트랜지스터(TND1)를 온 상태로부터 오프 상태로 하면, 공통 영역(A3')의 전위는 영역(A1', A2')의 전위보다 상대적으로 낮은 전위로 변화한다. 여기서, 영역(A1')은 제 1의 서브 트랜지 스터의 한 쪽의 소스/드레인 영역으로 기능하도록 제 1의 서브 트랜지스터의 한 쪽에 마련된 소스/드레인 영역이며, 영역(A2)은 제 2의 서브 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 제 2의 서브 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역이며, 공통 영역(A3')은 제 1의 서브 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 제 1의 서브 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역이 제 2의 서브 트랜지스터의 한 쪽의 소스/드레인 영역으로 기능하도록 제 2의 서브 트랜지스터의 한 쪽에 마련된 소스/드레인 영역과 중첩하는 영역이다. 이 상태에서, 공통 영역(A3')은 소스 영역, 영역(A1' 및 A2')은 각각 제 1 및 제 2의 서브 트랜지스터의 드레인으로서 기능한다.
일반적으로, 트랜지스터의 채널 형성 영역에 인가되는 전계가 트랜지스터의 게이트 전극 이외의 전극의 전위 변화에 의한 영향을 받는 것은, 트랜지스터를 이용하는 구동 회로의 동작상, 바람직하지가 않다. 예를 들면, 유기 EL 발광 소자(ELP)의 아노드 전극의 전위는, 표시될 화상의 휘도에 따라 변화한다. 유기 EL 발광 소자(ELP)와 구동 회로가 근접하여 배치되어 있는 경우, 유기 EL 발광 소자(ELP)의 아노드 전극의 전위 변화에 의해, 구동 회로에 이용되는 트랜지스터의 채널 형성 영역에 인가되는 전계가 영향을 받을 가능성이 있다. 이 경우, 트랜지스터의 채널 형성 영역을 절연층을 통하여 덮도록, 예를 들면 접지된 실드 전극을 형성함에 의해, 트랜지스터의 채널 형성 영역에 인가되는 전계에 대한 이와 같은 외부의 전극의 전위 변화에 의한 영향을 경감할 수 있다. 그러나, 듀얼 게이트 구조의 트랜지스터에 관해, 예를 들면, 상술한 영역(A1), 영역(A2), 및, 영역(A3)을 단순하게 덮는 접지된 실드 전극을 형성하면, 리크 전류가 증대하는 부적합함이 발생한다. 즉, 트랜지스터를 온 상태로부터 오프 상태로 할 때에, 제 1의 노드(ND1)에 연결된 트랜지스터의 영역(A3)의 전위가 상대적으로 마이너스측으로 변화하기 때문에, 접지된 실드 전극이 마치 게이트 전극으로서 작용하고, 이른바 백 채널 효과가 생긴다. 이로써, 트랜지스터의 리크 전류가 증대하고, 제 1의 노드(ND1)에 접속되는 트랜지스터를 이른바 듀얼 게이트 구조로 한 효과가 손상된다.
상기 언급된 문제점을 해결하기 위해, 본 발명의 발명가는 유기 EL 소자의 제 1의 노드(ND1)에 접속된 트랜지스터를 듀얼 게이트 구조로 한 효과를 유지하면서, 효과적으로 트랜지스터의 리크 전류를 억제할 수 있는 유기 EL 소자, 및, 이 유기 EL 소자를 이용하는 유기 EL 표시 장치를 발명하였다.
본 발명의 제 1 또는 제 2의 실시예에 따르면, 유기 EL 표시 장치가 제공되는데, 상기 유기 EL 표시 장치는:
(1) 주사 회로,
(2) 영상 신호 출력 회로,
(3) 제 1의 방향으로 N개의 유기 EL 소자와, 제 1의 방향과는 다른 제 2의 방향으로 M개의 유기 EL 소자로 이루어진 2차원 매트릭스 형상으로 배열된 M×N개의 유기 EL 소자,
(4) 주사 회로에 접속되고, 제 1의 방향으로 늘어나는 M개의 주사선,
(5) 영상 신호 출력 회로에 접속되고, 제 2의 방향으로 늘어나는 N개의 데이터선, 및,
(6) 전류 공급부를 구비하고 있다.
본 발명의 제 1의 실시예에 따른 유기 EL 표시 장치를 구성하는 유기 EL 소자, 및, 본 발명의 제 1의 실시예에 따른 유기 EL 소자는, 유기 EL 발광 소자, 및, 유기 EL 발광 소자를 구동하기 위한 구동 회로를 구비하고 있다. 하기의 설명에서, 본 발명의 제 1의 실시예에 따른 유기 EL 표시 장치에 이용되는 유기 EL 소자와 본 발며의 제 1의 실시예에 따른 유기 EL 소자는, 본 발명의 제 1의 실시예에 따른 유기 EL 소자로서 칭해진다.
그리고, 구동 회로는:
(A) 소자 구동 트랜지스터,
(B) 영상 신호 기록 트랜지스터, 및,
(C) 한 쌍의 전극을 구비한 커패시터를 구비하고 있다.
상기 소자 구동 트랜지스터에 있어서,
(A-1) 소자 구동 트랜지스터의 한쪽의 소스/드레인 영역으로 기능하도록 소자 구동 트랜지스터의 한쪽에 마련된 소스/드레인 영역은, 전류 공급부에 접속되어 있고,
(A-2) 소자 구동 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 소자 구동 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역은, 유기 EL 발광 소자의 아노드 전극에 접속되고, 또한, 커패시터의 한쪽의 전극에 접속되어 있고, 제 2의 노드를 구성한다.
하기의 설명에서, 트랜지스터의 한쪽의 소스/드레인 영역으로 기능하도록 임의의 트랜지스터의 한쪽에 마련된 소스/드레인 영역을 간단히 소자 구동 트랜지스터의 한쪽의 소스/드레인 영역이라 칭한다. 마찬가지로, 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 임의의 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역을 간단히 소자 구동 트랜지스터의 다른 쪽의 소스/드레인 영역이라 칭한 다. 또한, 유기 EL 발광 소자의 아노드에 접속된 커패시터 전극을 커패시터의 한쪽의 전극이라 칭하고 커패시터의 다른 측 상의 커패시터 전극을 커패시터의 다른 쪽의 전극이라 칭한다.
또한, 본 발명의 제 1의 실시예에 있어서, 유기 EL 소자가 제공되는데:
영상 신호 기록 트랜지스터는, 제 1의 게이트 전극과 제 1의 채널 형성 영역을 포함하는 제 1의 서브 트랜지스터, 및, 제 2의 게이트 전극과 제 2의 채널 형성 영역을 포함하는 제 2의 서브 트랜지스터를 포함하는 듀얼 게이트 구조의 트랜지스터이며;
제 1의 서브 트랜지스터의 한쪽의 소스/드레인 영역으로 기능하도록 제 1의 서브 트랜지스터의 한쪽에 마련된 소스/드레인 영역은 데이터선의 하나에 접속되고;
제 2의 서브 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 제 2의 서브 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역은 소자 구동 트랜지스터의 게이트 전극과 커패시터의 다른 쪽의 전극에 접속되어, 제 1의 노드를 형성하고;
제 1의 서브 트랜지스터의 제 1의 게이트 전극과 제 2의 서브 트랜지스터의 제 2의 게이트 전극은 주사선의 하나에 접속되고;
제 1의 서브 트랜지스터의 제 1의 게이트 전극은, 제 1의 채널 형성 영역의 한쪽의 면과 제 1의 게이트 전극 사이에 끼인 게이트 절연층을 통해 제 1의 서브 트랜지스터의 제 1의 채널 형성 영역의 한쪽의 면과 대향하고;
제 2의 서브 트랜지스터의 제 2의 게이트 전극은, 제 2의 채널 형성 영역의 한쪽의 면과 제 2의 게이트 전극 사이에 끼인 게이트 절연층을 통해 제 2의 서브 트랜지스터의 제 2의 채널 형성 영역의 한쪽의 면과 대향하고,
제 2의 서브 트랜지스터는, 제 2의 채널 형성 영역의 다른 쪽의 면과 실드 전극 사이에 끼인 실드 절연층을 통해 제 2의 채널 형성 영역의 다른 쪽의 면과 대향하는 실드 전극을 구비하며;
실드 전극은, 제 2의 서브 트랜지스터의 다른 쪽의 소스/드레인 영역에 접속된다.
본 발명의 제 2의 실시예에 따라 마련된 유기 EL 표시 장치에 이용되는 유기 EL 소자와 본 발명의 제 2의 실시예에 따라 마련된 유기 EL 소자는 유기 EL 발광 소자와 유기 EL 발광 소자를 구동하기 위한 구동 회로를 이용한다. 하기의 설명에서, 본 발명의 제 2의 실시예에 따른 유기 EL 표시 장치에서 이용되는 유기 EL 소자와 본 발명의 제 2의 실시예에 따른 유기 EL 소자를 간단히 본 발명의 제 2의 실시예에 따른 유기 EL 소자라 칭한다. 그리고, 상기 구동 회로는:
(A) 소자 구동 트랜지스터,
(B) 영상 신호 기록 트랜지스터,
(C) 한 쌍의 전극을 구비한 커패시터, 및
(D) 제 1의 노드 초기화 트랜지스터를 포함한다.
소자 구동 트랜지스터에 있어서,
(A-1) 소자 구동 트랜지스터의 한쪽의 소스/드레인 영역으로 기능하도록 소 자 구동 트랜지스터의 한쪽에 마련된 소스/드레인 영역은, 전류 공급부에 접속되어 있고,
(A-2) 소자 구동 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 소자 구동 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역은, 유기 EL 발광 소자의 아노드 전극에 접속되고, 또한, 커패시터의 한쪽의 전극에 접속되어 있고, 제 2의 노드를 형성한다.
영상 신호 기록 트랜지스터에 있어서,
(B-1) 영상 신호 기록 트랜지스터의 한쪽의 소스/드레인 영역으로 기능하도록 영상 신호 기록 트랜지스터의 한쪽에 마련된 소스/드레인 영역은, 데이터선의 하나에 접속되고;
(B-2) 영상 신호 기록 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 영상 신호 기록 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역은, 소자 구동 트랜지스터의 게이트 전극 및 커패시터의 다른 쪽의 전극에 접속되어, 제 1의 노드를 구성하며;
(B-3) 영상 신호 기록 트랜지스터의 게이트 전극은, 주사선의 하나에 접속되어 있다.
또한, 본 발명의 제 2의 실시예에 있어서, 유기 EL 소자가 제공되는데:
제 1의 노드 초기화 트랜지스터는, 제 1의 게이트 전극과 제 1의 채널 형성 영역을 포함하는 제 1의 서브 트랜지스터, 및, 제 2의 게이트 전극과 제 2의 채널 형성 영역을 포함하는 제 2의 서브 트랜지스터를 포함하는 듀얼 게이트 구조의 트 랜지스터이고;
제 1의 서브 트랜지스터의 한쪽의 소스/드레인 영역으로 기능하도록 제 1의 서브 트랜지스터의 한쪽에 마련된 소스/드레인 영역은 제 1의 노드 초기화 전압 공급선에 접속되고;
제 2의 서브 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 제 2의 서브 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역은 제 1의 노드에 접속되고;
제 1의 서브 트랜지스터의 제 1의 게이트 전극과 제 2의 서브 트랜지스터의 제 2의 게이트 전극은 제 1의 노드 트랜지스터 제어선에 접속되고;
제 1의 서브 트랜지스터의 제 1의 게이트 전극은, 제 1의 채널 형성 영역의 한쪽의 면과 제 1의 게이트 전극 사이에 끼인 게이트 절연층을 통해 제 1의 서브 트랜지스터의 제 1의 채널 형성 영역의 한쪽의 면과 대향하고;
제 2의 서브 트랜지스터의 제 2의 게이트 전극은, 제 2의 채널 형성 영역과 제 2의 게이트 전극 사이에 끼인 게이트 절연층을 통해 제 2의 서브 트랜지스터의 제 2의 채널 형성 영역의 한쪽의 면과 대향하고;
제 2의 서브 트랜지스터는, 제 2의 채널 형성 영역의 다른 쪽의 면과 실드 전극 사이에 끼인 실드 절연층 통해 제 2의 채널 형성 영역의 다른 쪽의 면과 대향하는 실드 전극을 구비하며;
실드 전극은 제 2의 서브 트랜지스터의 다른 쪽의 소스/드레인 영역에 접속된다.
본 발명의 제 2의 실시예에 따라 마련된 상술한 구성의 유기 EL 소자에 있어서, 영상 신호 기록 트랜지스터는, 예를 들면, 싱글 게이트 구조 또는 듀얼 게이트 구조를 가질 수 있다. 영상 신호 기록 트랜지스터가 듀얼 게이트 구조의 트랜지스터라면, 상술한 바와 같이 본 발명의 제 1의 실시예에 따른 유기 EL 소자를 각각 구현하는 양호한 실시예를 포함하는 복수의 구성 중 하나로 구성될 수 있다. 영상 신호 기록 트랜지스터와 제 1의 노드 초기화 트랜지스터에 실드 전극을 다양한 방식으로 부가하는 것에 의해 얻어지는 구체적인 구성에 대해서는 하기의 표를 통해 설명한다. 특히, 하기의 표의 제 1열의 조합은, 유기 EL 소자에 마련되는 실드 전극의 수를 억제하면서 영상 신호 기록 트랜지스터와 제 1의 노드 초기화 트랜지스터 둘 다의 리크 전류의 크기를 감소할 수 있다는 이점을 제공한다. 하기의 표에서, "○"는 "존재"를 의미하고, "×"는 "존재하지 않음"을 의미한다.
제 1의 노드 초기화
트랜지스터		 영상 신호 기록
트랜지스터
(제 1의)
실드
전극		 제 2의
실드
전극		 제 3의
실드
전극		 제 4의
실드
전극		 (제 1의)
실드
전극		 제 2의
실드
전극		 제 3의
실드
전극		 제 4의
실드
전극
1 ○ × × × ○ × × ×
2 ○ × × × ○ ○ × ×
3 ○ × × × ○ × ○ ×
4 ○ × × × ○ ○ ○ ○
5 ○ ○ × × ○ × × ×
6 ○ ○ × × ○ ○ × ×
7 ○ ○ × × ○ × ○ ×
8 ○ ○ × × ○ ○ ○ ○
9 ○ × ○ × ○ × × ×
10 ○ × ○ × ○ ○ × ×
11 ○ × ○ × ○ × ○ ×
12 ○ × ○ × ○ ○ ○ ○
13 ○ ○ ○ ○ ○ × × ×
14 ○ ○ ○ ○ ○ ○ × ×
15 ○ ○ ○ ○ ○ × ○ ×
16 ○ ○ ○ ○ ○ ○ ○ ○
상술한 양호한 실시예를 포함하는 복수의 구성을 갖는 장치로서 본 발명의 제 1 또는 제 2의 실시예에 따라 마련된 유기 EL 표시 장치 또는 제 1 또는 제 2의 실시예에 따른 유기 EL 소자에 있어서, 주사 회로와 영상 신호 출력 회로와 같은 여러가지 회로, 주사선 및 데이터선을 포함하는 여러가지 선, 전류 공급부와 유기 EL 발광 소자(ELP) 각각은 공지의 구성 및/또는 구조로 설계될 수 있다. 구체적으로는, 예를 들면, 유기 EL 발광 소자는, 아노드 전극, 정공 수송층, 발광층, 전자 수송층 및 캐소드 전극을 포함하는 구성으로 설계될 수 있다. 하기의 설명에 있어서, 본 발명의 제 1 또는 제 2의 실시예에 따라 마련된 유기 EL 표시 장치와 제 1 또는 제 2의 실시예에 따른 유기 EL 소자를 간단히 본 발명으로 칭하기도 하고 유기 EL 발광 소자를 간단히 발광 소자로 칭하기도 한다.
또한, 소자 구동 트랜지스터와 영상 신호 기록 트랜지스터에 더하여, 본 발명의 제 1의 실시예에 따른 유기 EL 소자에 이용되는 구동 회로가 다른 트랜지스터를 이용하는 구성을 제공할 수도 있다. 마찬가지로, 소자 구동 트랜지스터, 영상 신호 기록 트랜지스터, 및 제 1의 노드 초기화 트랜지스터에 더하여, 본 발명의 제 2의 실시예에 따른 유기 EL 소자에 이용되는 구동 회로가 다른 트랜지스터를 이용하는 구성을 제공할 수도 있다. 예를 들면, 본 발명의 제 1 및 제 2의 실시예에 따른 유기 EL 소자 각각에 대해, 소스 또는 드레인으로 각각 기능하는 소스/드레인 영역, 채널 형성 영역 및 게이트 전극을 포함하는 트랜지스터로서 구동 회로 각각에 제 2의 노드 초기화 트랜지스터가 더 마련되는 구성을 제공할 수도 있다. 이 제 2의 노드 초기화 트랜지스터에 있어서, 제 2의 노드 초기화 트랜지스터의 한쪽의 소스/드레인 영역으로 기능하도록 제 2의 노드 초기화 트랜지스터의 한쪽에 마련된 소스/드레인 영역은 제 2의 노드 초기화 전압 공급선에 접속되고, 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 제 2의 노드 초기화 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역은 제 2의 노드에 접속되고 게이트 전극은 제 2의 노드 초기화 트랜지스터 제어선에 접속된다. 다르게는, 본 발명의 제 1 및 제 2의 실시예에 따른 유기 EL 소자의 각각에 대해, 소스 또는 드레인으로서 각각 기능하는 소스/드레인 영역, 채널 형성 영역 및 게이트 전극을 포함하는 트랜지스터로서 구동 회로 각각에 발광 제어 트랜지스터가 더 마련되는 구성을 제공할 수도 있다. 이 다른 구성에서, 소자 구동 트랜지스터의 한쪽의 소스/드레인 영역으로서 기능하도록 소자 구동 트랜지스터의 한쪽에 마련된 소스/드레인 영역은 발광 제어 트랜지스터를 통해 전류 공급부에 접속되고, 발광 제어 트랜지스터의 게이트 전극은 발광 제어 트랜지스터 제어선에 접속된다. 또한, 본 발명의 제 1의 실시예에 따른 유기 EL 소자에 이용되는 구동 회로가 제 1의 노드 초기화 트랜지스터를 이용하는 구성을 제공할 수도 있다. 이 구성에 있어서, 제 1의 노드 초기화 트랜지스터는 싱글 게이트 구조 또는 듀얼 게이트 구조를 가질 수 있다.
일반적으로, 본 발명의 제 1의 실시예에 따른 유기 EL 소자에서 이용되는 구동 회로가, 앞서 설명한 2개의 트랜지스터와 하나의 커패시터만을 포함하는 구성 대신, 예를 들면, 5개의 트랜지스터와 하나의 커패시터, 4개의 트랜지스터와 하나의 커패시터, 3개의 트랜지스터와 하나의 커패시터 또는 2개의 트랜지스터와 하나의 커패시터를 포함하는 구동 회로인 구성을 제공할 수도 있다. 마찬가지로, 본 발명의 제 2의 실시예에 따른 유기 EL 소자에서 이용되는 구동 회로가, 앞서 설명한 3개의 트랜지스터와 하나의 커패시터만을 포함하는 구성 대신, 예를 들면, 5개의 트랜지스터와 하나의 커패시터, 4개의 트랜지스터와 하나의 커패시터 또는 3개의 트랜지스터와 하나의 커패시터를 포함하는 구동 회로인 구성을 제공할 수도 있다.
구동 회로에서 이용되는 트랜지스터 각각은, 예를 들면, n채널형의 TFT(박막 트랜지스터)이다. 그러나, 경우에 따라서는, 예를 들면, 발광 제어 트랜지스터에 p채널형의 박막 트랜지스터를 이용할 수도 있다. 커패시터는, 한쪽의 전극, 다른 쪽의 전극, 및, 이들의 전극에 끼인 유전체층으로 구성할 수 있다. 지금까지 언급한 한쪽 및 다른 쪽의 전극은, 각각, 커패시터의 한쪽 및 다른 쪽에 마련되는 전극이다. 구동 회로를 구성하는 트랜지스터 및 커패시터는, 지지체와 같은 어떤 평면 내에 형성된다. 한편, 유기 EL 발광 소자는 구동 회로에서 이용되는 트랜지스터와 커패시터 상방에 형성된다. 이 구동 회로는, 트랜지스터의 한쪽의 유기 EL 발광 소자와 다른 쪽의 커패시터 사이에 끼인 층간 절연층에 의해 트랜지스터와 커패시터로부터 분리된다. 소자 구동 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 소자 구동 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역은 예를 들면 콘택트 홀을 통하여 유기 EL 발광 소자의 아노드 전극에 접속된다. 또한, 트랜지스터가 반도체 기판 등의 위에 형성되는 구성을 제공할 수도 있다.
본 발명의 제 1의 실시예에 따른 유기 EL 소자에 있어서, 듀얼 게이트 구조의 트랜지스터로서 유기 EL 소자의 구동 회로에 이용되는 영상 신호 기록 트랜지스터의 제 2의 서브 트랜지스터는, 제 2의 채널 형성 영역의 다른 쪽의 면과 실드 전극 사이에 끼인 실드 절연층을 통해 제 2의 서브 트랜지스터의 제 2의 채널 형성 영역의 다른 쪽의 면과 대향하는 실드 전극을 구비한다. 실드 전극은, 제 2의 서브 트랜지스터의 다른 쪽의 소스/드레인 영역 및 제 1의 노드로서 기능하도록 제 2의 서브 트랜지스터의 다른 쪽 상에 마련된 소스/드레인 영역에 접속된다. 상술한 바와 같이, 영상 신호 기록 트랜지스터를 온 상태에서 오프 상태로 하면, 공통 영역은 제 2의 서브 트랜지스터의 소스가 되고, 제 2의 서브 트랜지스터의 다른 쪽의 소스/드레인 영역은 제 2의 서브 트랜지스터의 드레인이 된다. 실드 전극은 제 2의 채널 형성 영역의 드레인 영역측을 피복하고, 이 상태에서, 실드 전극의 전위는 공통 영역의 전위보다 더 높아진다. 실드 전극은 제 2의 채널 형성 영역 상의 캐리어로 기능하는 전자를 끌어 당긴다. 결과적으로, 제 2의 채널 형성 영역의 공통 영역측에 공핍층이 생성되고, 제 2의 채널 형성 영역과 공통 영역 사이에서 흐르는 리크 전류의 크기는 감소한다. 실드 전극의 형상은 유기 EL 소자의 사양에 따라 미리 적절하게 설정될 수 있다. 또한, 본 발명의 제 1의 실시예의 유기 EL 소자에서의 제 2의 실드 전극 내지 제 4의 실드 전극의 형상도, 유기 EL 소자의 사양 등에 따라, 적절히 설정하면 좋다.
또한, 본 발명의 제 2의 실시예의 유기 EL 소자에서는, 듀얼 게이트 구조의 트랜지스터로서 유기 EL 소자의 구동 회로에 이용되는 제 1의 노드 초기화 트랜지스터의 제 2의 서브 트랜지스터는, 제 2의 채널 형성 영역의 다른 쪽의 면과 실드 전극 사이에 끼인 실드 절연층을 통해 제 2의 서브 트랜지스터의 제 2의 채널 형성 영역의 다른 쪽의 면과 대향하는 실드 전극을 구비한다. 상술한 바와 같이, 제 1의 노드 초기화 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 제 1의 노 드 초기화 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역은 제 1의 노드에 접속되고, 실질적으로 제 1의 노드를 형성한다. 실드 전극은 실질적으로, 제 2의 서브 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 제 2의 서브 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역인 제 1의 노드에 접속된다. 또한, 제 1의 노드 초기화 트랜지스터가 온 상태에서 오프 상태로 전환하면, 본 발명의 제 1의 실시예에 따른 유기 EL 소자의 영상 신호 기록 트랜지스터의 현상과 동일한 현상이 발생한다. 결과적으로, 제 2의 채널 형성 영역의 공통 영역측에 공핍층이 발생하고, 제 2의 채널 형성 영역과 공통 영역 사이의 리크 전류가 감소한다. 실드 전극의 형상은, 유기 EL 소자의 사양 등에 따라 적절히 설정하면 좋다. 또한, 본 발명의 제 2의 실시예의 유기 EL 소자에서의 제 2의 실드 전극 내지 제 4의 실드 전극의 형상도, 유기 EL 소자의 사양 등에 따라 적절히 설정하면 좋다.
유기 일렉트로 루미네선스 표시 장치(이하, 단지, 유기 EL 표시 장치라고 약칭한다)는, 예를 들면, (N/3)개의 열과 M개의 행으로 이루어진 2차원 매트릭스형상으로 배열된 (N/3)×M개의 화소로 구성된다. 화소 각각은, 예를 들면, 적색광을 발광하는 적색광 발광 부화소, 녹색광을 발광하는 녹색광 발광 부화소, 및 청색광을 발광하는 청색광 발광 부화소의 세 개의 부화소로 이루어진다. 따라서, 각 열의 화소는 3개열의 부화소로 이루어진다.즉, 매트릭스에서 화소 열의 수는 N/3이고 부화소 열의 수는 N이다. 부화소 각각은 지금까지 설명된 유기 EL 소자이다. 그러나, 유기 EL 표시 장치의 구현이 이러한 구성에 제한되는 것은 아니다. 예를 들면, 유기 EL 표시 장치는 소위 단색의 표시 장치로서 기능하도록 구성될 수도 있다.
상술한 바와 같이 부화소로서 각각 기능하는 유기 EL 소자는, 예를 들면, 선순차 기술(line-to-line sequential technique)의 채택에 의해 구동된다. 상술한 바와 같이, 유기 일렉트로 루미네선스 소자는 간단히 유기 EL 소자로 칭해지기도 한다. 이 경우, 표시 프레임율은 FR(초당 횟수)로 설정된다. 선순차 기술에 따르면, m번째 열에 정렬된 N/3개의 화소 또는 N개의 부화소는 동시에 구동될 수 있다(여기서, m=1, 2, 3…또는 M이고, M은 매트릭스에서의 행의 수를 나타낸다). 구체적으로는, 부화소로서 각각 기능하는 유기 EL 소자는 동시에 구동된다. 다시 말하면, 동일한 행에 정렬된 유기 EL 소자를 구동하는 타이밍은 유기 EL 소자를 하나의 단위로 처리함으로써 제어되거나 또는 모든 유기 EL 소자를 구동하는 타이밍은 행 단위로 제어된다. 그러나, 유기 EL 소자를 구동하는 방법이 선순차 기술에만 제한되는 것은 아니다.
선순차 기술에 기초한 처리에서 한 행에 정렬된 화소에 영상 신호를 기록하는 처리는, 영상 신호를 모든 화소에 동시에 기록하는 처리 또는 개개 화소 각각에 영산 신호를 순차적으로 기록하는 처리일 수 있다. 하기의 설명에서, 영상 신호를 모든 화소에 동시에 기록하는 처리를 단순히 동시 신호 기록 처리로 칭하기도 하고 영상 신호를 개개의 화소 각각에 순차적으로 기록하는 처리를 순차 신호 기록 처리로 칭하기도 한다. 동시 또는 순차 신호 기록 처리는 구동 회로의 구성에 따라 적절하게 선택된다.
대체적으로, 하기의 설명은 m번째 행과 n번째 열의 교차점에 마련된 유기 EL 소자를 구동시키는 처리를 설명하는데, 여기서 n=1, 2, 3…또는 N이고 N은 매트릭 스에서의 부화소의 수를 나타낸다. 하기의 설명에서, m번째 행과 n번째 열의 교차점에 마련된 유기 EL 소자는 (n,m)번째 유기 EL 소자 또는 (n,m)번째 부화소이다. m번째 행에 정렬된 유기 EL 소자를 주사하는 수평 주사 기간의 끝 이전에, 후술하는 임계 전압 캔슬 처리, 신호 기록 처리 및 이동도 보정 처리와 같은 각종의 처리가 완료된다. 하기의 설명에서, m번째 행에 정렬된 유기 EL 소자를 주사하는 수평 주사 기간을 m번째 수평 주사 기간이라 칭한다. 또한, 신호 기록 처리와 이동도 보정 처리는 m번때 수평 주사 기간 내에서 수행될 필요가 있다. 한편, 구동 회로의 타입에 따라, 임계 전압 캔슬 처리와 임계 전압 캔슬 처리에 수반하는 전처리가 m번째 수평 주사 기간 이전에 수행될 수 있다.
그리고, 상술한 각종의 처리가 전부 종료한 후, 제 m행째에 배열된 각 유기 EL 소자를 구성하는 발광 소자를 발광시킨다. 또한, 상술한 각종의 처리가 전부 종료한 후, 곧바로 발광 소자를 발광시켜도 좋고, 소정의 기간이 경과한 후에 발광 소자를 발광시켜도 좋다. 예를 들면, 소정의 기간은 소정의 행(行) 수만큼의 수평 주사 기간이다. 이 소정의 기간은, 유기 EL 표시 장치의 사양 및/또는 구동 회로의 구성에 따라, 적절히 설정할 수 있다. 또한, 이하의 설명에서는, 설명의 편의를 위해, 각종의 처리 종료 후, 곧바로 발광 소자를 발광시키는 것으로 한다. 그리고, 제 m행째에 배열된 각 유기 EL 소자를 구성하는 발광 소자의 발광은, 제 (m+m')행째에 배열된 각 유기 EL 소자의 수평 주사 기간의 시작 직전까지 계속된다. 여기서, m'는, 유기 EL 표시 장치의 설계 사양에 의해 결정된다. 즉, 어떤 표시 프레임의 제 m행째에 배열된 각 유기 EL 소자를 구성하는 발광 소자의 발광은, 제 (m+m'- 1)번째의 수평 주사 기간까지 계속된다. 한편, 제 (m+m')번째의 수평 주사 기간의 시작부터, 다음 표시 프레임에서의 제 m번째의 수평 주사 기간 내에서 신호 기록 처리나 이동도 보정 처리가 완료될 때까지, 제 m행째에 배열된 각 유기 EL 소자를 구성하는 발광 소자는, 원칙적으로 비발광 상태를 유지한다. 상술한 비발광 상태의 기간(이하, 단지, 비발광 기간이라고 부르는 경우가 있다)을 마련함에 의해, 액티브 매트릭스 구동에 수반하는 잔상(殘像) 흐림이 저감되고, 동화상의 품질을 보다 우수한 것으로 할 수 있다. 단, 각 부화소(유기 EL 소자)의 발광 상태/비발광 상태가, 이상에서 설명한 상태로 한정되는 것이 아니다. 또한, 수평 주사 기간의 시간 길이는, (1/FR)×(1/M)초 미만의 시간 길이이다. 따라서, (m+m')의 값이 M을 초과하는 경우, 초과한 분의 수평 주사 기간은, 다음 표시 프레임에서 처리된다.
하나의 트랜지스터가 갖는 2개의 소스/드레인 영역에서, "트랜지스터의 한쪽의 소스/드레인 영역으로 기능하도록 트랜지스터의 한쪽에 마련된 소스/드레인 영역"이라는 용어를, 전원부(電源部)에 접속된 측의 소스/드레인 영역이라는 의미로 사용하는 경우가 있다. 또한, 트랜지스터가 온 상태에 있다 것은, 소스/드레인 영역 사이에 채널이 형성되어 있는 상태를 의미한다. 이러한 트랜지스터의 한쪽의 소스/드레인 영역에서 다른 쪽의 소스/드레인 영역으로 전류가 흐르고 있는지의 여부는 불문한다. 한편, 트랜지스터가 오프 상태에 있다는 것은, 소스/드레인 영역 사이에 채널이 형성되지 않은 상태를 의미한다. 또한, 어떤 트랜지스터의 소스/드레인 영역이 다른 트랜지스터의 소스/드레인 영역에 접속되어 있다는 것은, 어떤 트랜지스터의 소스/드레인 영역과 다른 트랜지스터의 소스/드레인 영역이 같은 영역 을 차지하고 있는 형태를 포함한다. 나아가서는, 소스/드레인 영역이나 공통 영역은, 불순물을 함유한 폴리실리콘이나 어모퍼스 실리콘 등의 도전성 물질로 구성할 수 있을 뿐만 아니라, 금속, 합금, 도전성 입자, 이들의 적층 구조, 유기 재료(도전성 고분자)로 이루어지는 층으로 구성할 수 있다. 또한, 이하의 설명에서 이용하는 타이밍 차트에서, 각 기간을 나타내는 횡축의 길이(시간 길이)는 모식적인 것이고, 각 기간의 시간 길이의 비율을 나타내는 것이 아니다.
상술한 바와 같이, 듀얼 게이트 구조의 트랜지스터로서 유기 EL 소자의 구동 회로에 이용되는 영상 신호 기록 트랜지스터의 제 2의 서브 트랜지스터는, 제 2의 채널 형성 영역의 다른 쪽의 면과 실드 전극 사이에 끼인 실드 절연층을 통해 제 2의 서브 트랜지스터의 제 2의 채널 형성 영역의 다른 쪽의 면과 대향하는 실드 전극을 구비한다. 실드 전극은, 제 2의 서브 트랜지스터의 다른 쪽의 소스/드레인 영역으로 기능하도록 제 2의 서브 트랜지스터의 다른 쪽 상에 마련된 소스/드레인 영역인 제 1의 노드에 접속된다. 상술한 바와 같이, 영상 신호 기록 트랜지스터를 온 상태에서 오프 상태로 하면, 제 2의 채널 형성 영역의공통 영역측 상에 공핍층이 형성되어 제 2의 채널 형성 영역과 공통 영역 사이의 리크 전류의 크기는 감소한다. 따라서, 커패시터에 축적된 전하량의 변화에 의한 제 1의 노드의 전위 변화는 효과적으로 억제된다. 결과적으로, 유기 EL 표시 장치의 휘도의 균일성을 향상시킬 수 있다.
또한, 본 발명의 제 2의 실시예에 따른 유기 EL 소자에 있어서, 듀얼 게이트 구조의 트랜지스터로서 유기 EL 소자의 구동 회로에 이용되는 제 1의 노드 초기화 트랜지스터의 제 2의 서브 트랜지스터는, 제 2의 채널 형성 영역의 다른 쪽의 면과 실드 전극 사이에 끼인 실드 절연층을 통해 제 2의 서브 트랜지스터의 제 2의 채널 형성 영역의 다른 쪽의 면과 대향하는 실드 전극을 구비한다. 실드 전극은, 실질적으로, 제 2의 서브 트랜지스터의 다른 쪽의 소스/드레인으로서 기능하도록 제 2의 서브 트랜지스터의 다른 쪽에 마련된 소스/드레인 영역인 제 1의 노드에 접속된다. 상술한 바와 같이, 제 1의 노드 초기화 트랜지스터가 온 상태에서 오프 상태로 전환하면, 제 2의 채널 형성 영역의 공통 영역측 상에 공핍층이 생성되어, 제 2의 채널 형성 영역과 공통 영역 사이의 누설 전류의 크기가 감소한다. 따라서, 커패시터에 축적된 전하량의 변화에 의한 제 1의 노드의 전위 변화는 효과적으로 억제된다. 결과적으로, 유기 EL 표시 장치의 휘도의 균일성을 향상시킬 수 있다.
이하, 도면을 참조하여, 실시예에 의거하여 본 발명을 설명한다. 제 1의 실시예 내지 제 4의 실시예 및 제 9의 실시예는, 본 발명의 제 1의 실시예에 따른 유기 EL 표시 장치 및 본 발명의 제 1의 실시예에 따른 유기 EL 표시 장치에 이용되는 유기 EL 소자(10)에 관한 것이다. 제 5의 실시예 내지 제 8의 실시예 및 제 10의 실시예는, 본 발명의 제 2의 실시예에 따른 유기 EL 표시 장치 및 본 발명의 제 2의 실시예에 따른 유기 EL 표시 장치에 이용되는 유기 EL 소자(10)에 관한 것이다.
보다 구체적으로는, 제 1의 실시예에 따르면, 영상 신호 기록 트랜지스터가 제 1의 실드 전극을 구비한다. 제 2의 실시예에 따르면, 영상 신호 기록 트랜지스터가 제 1의 실드 전극과 제 2의 실드 전극을 구비한다. 제 3의 실시예에 따르면, 영상 신호 기록 트랜지스터가 제 1의 실드 전극과 제 3의 실드 전극을 구비한다. 제 4의 실시예에 따르면, 영상 신호 기록 트랜지스터가 제 1의 실드 전극 내지 제 4의 실드 전극을 구비한다. 제 9의 실시예는, 제 1의 실시예 내지 제 4의 실시예의 구동 회로를 구성하는 트랜지스터의 수를 줄인 제 1의 변형예 내지 제 3의 변형예에 관한 것이다.
또한, 제 5의 실시예에 따르면, 제 1의 노드 초기화 트랜지스터가 제 1의 실드 전극을 구비한다. 제 6의 실시예에 따르면, 제 1의 노드 초기화 트랜지스터가 제 1의 실드 전극과 제 2의 실드 전극을 구비한다. 제 7의 실시예에 따르면, 제 1의 노드 초기화 트랜지스터가 제 1의 실드 전극과 제 3의 실드 전극을 구비한다. 제 8의 실시예에 따르면, 제 1의 노드 초기화 트랜지스터가 제 1의 실드 전극 내지 제 4의 실드 전극을 구비한다. 제 10의 실시예는, 제 5의 실시예 내지 제 8의 실시예의 구동 회로를 구성하는 트랜지스터의 수를 줄인 변형예에 관한 것이다.
제 1의 실시예
후술하는 제 2의 실시예 내지 제 4의 실시예, 및, 제 9의 실시예는, 본 발명의 제 1의 실시예에 따른 유기 EL 표시 장치 및 본 발명의 제 1의 실시예에 따른 유기 EL 소자(10)에 관한 것이다. 제 2의 내지 제 4의 실시예와 제 9의 실시예는 후술될 것이다. 또한, 제 1의 실시예 및 제 2의 내지 제 4의 실시예에 따른 구동 회로와 본 발명에 관한 종래 기술로서 앞서 설명된 기술에 기초한 구동 회로와의 대비를 용이하게 하기 위해, 제 1의 실시예 및 제 2의 내지 제 4의 실시예에 따른 구동 회로 각각이 5개의 트랜지스터와 하나의 커패시터로 이루어지는 것으로 가정하여 제 1의 실시예 및 제 2의 내지 제 4의 실시예를 설명한다.
도 1은 제 1의 실시예에 따른 유기 EL 소자(10)에 이용되는 구동 회로의 등가 회로를 도시하고, 도 2는 제 1의 실시예에 따른 유기 EL 표시 장치의 개념도를 도시한다. 도 3은 제 1의 실시예의 유기 EL 소자(10)의 일부분의 모식적인 일부 단면도를 도시하고, 도 4는 구동 회로의 타이밍 차트를 도시한다. 도 5의 (A) 내지 (D) 및 도 6의 (A) 내지 (E)는 구동 회로에 이용되는 트랜지스터의 온/오프 상태를 모식적으로 도시한다. 또한, 도 5의 (A) 내지 (D) 및 도 6의 (A) 내지 (E)에서는, 편의상, 소자 구동 트랜지스터를 제외한 모든 트랜지스터를, 싱글 게이트 구조인지 듀얼 게이트 구조인지에 관계없이, 하나의 스위치로 표현하였다.
우선, 제 1의 실시예의 유기 EL 표시 장치에 관해 설명한다. 제 1의 실시예의 유기 EL 표시 장치는, 도 2에 도시하는 바와 같이,
(1) 주사 회로(101),
(2) 영상 신호 출력 회로(102),
(3) 제 1의 방향으로 N개의 유기 EL 소자(10)와, 제 1의 방향과는 다른 제 2의 방향으로 M개의 유기 EL 소자(10)로 이루어진 2차원 매트릭스 형상으로 배열된 M×N개의 유기 EL 소자(10),
(4) 주사 회로(101)에 접속되고, 제 1의 방향으로 늘어나는 M개의 주사선(SCL),
(5) 영상 신호 출력 회로(102)에 접속되고, 제 2의 방향으로 늘어나는 N개의 데이터선(DTL), 및,
(6) 전류 공급부(100)를 구비하고 있다.
후술하는 제 2의 실시예 내지 제 10의 실시예에 이용되는 유기 EL 표시 장치는 상기 설명된 제 1의 실시예에 따른 유기 EL 표시 장치의 구성과 동일한 구성을 갖는다.
또한, 도 2, 및, 후술하는 도 17, 도 22, 도 27, 도 32에서는, 3×3개의 유기 EL 소자(10)를 도시하고 있지만, 이것은, 어디까지나 예시에 지나지 않는다.
그리고, 각 유기 EL 소자(10)는, 유기 EL 발광 소자(ELP), 및, 유기 EL 발광 소자(ELP)를 구동하기 위한 구동 회로를 구비하고 있다. 여기서, 유기 EL 발광 소자(ELP)는, 예를 들면, 아노드 전극, 정공 수송층, 발광층, 전자 수송층, 캐소드 전극 등의 주지의 구성 및/또는 구조를 갖는다. 또한, 주사 회로(101), 영상 신호 출력 회로(102), 주사선(SCL), 데이터선(DTL), 전류 공급부(100)의 구성 및 구조는, 주지의 구성, 구조로 할 수 있다. 후술하는 제 2의 실시예 내지 제 10의 실시예의 유기 EL 소자도 제 1의 실시예의 유기 EL 소자와 동일한 구성을 갖는다. 또한, 후술하는 제 2의 실시예 내지 제 10의 실시예의 유기 EL 발광 소자(ELP)도 제 1의 실시예의 유기 EL 발광 소자(ELP)와 동일한 구성을 갖는다.
도 1에 도시하는 제 1의 실시예의 구동 회로는, 배경 기술에서 설명한 종래의 구동 회로와 마찬가지로, 5개의 트랜지스터와 하나의 커패시터(C1)로 구성된 구 동 회로로 구성되어 있다. 즉, 제 1의 실시예의 구동 회로는, 도 1에 도시하는 바와 같이,
(A) 소자 구동 트랜지스터(TDrv),
(B) 영상 신호 기록 트랜지스터(TSig), 및,
(C) 한 쌍의 전극을 구비한 커패시터(C1)를 구비하고 있다.
제 1의 실시예의 구동 회로는, 또한,
(D) 제 1의 노드 초기화 트랜지스터(TND1),
(E) 제 2의 노드 초기화 트랜지스터(TND2), 및,
(F) 발광 제어 트랜지스터(TEL _C)를 구비하고 있다.
후술하는 제 2의 실시예 내지 제 8의 실시예에 따른 유기 EL 소자에 이용되는 구동 회로는 제 1의 실시예에 따른 유기 EL 소자에 이용되는 구동 회로와 동일한 구성을 갖는다.
소자 구동 트랜지스터(TDrv), 영상 신호 기록 트랜지스터(TSig), 제 1의 노드 초기화 트랜지스터(TND1), 제 2의 노드 초기화 트랜지스터(TND2), 및, 발광 제어 트랜지스터(TEL _C)는, 각각, 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비하는 n채널형의 TFT로 이루어진다. 후술하는 제 2의 실시예 내지 제 10의 실시예에서도 마찬가지이다. 또한, 예를 들면 발광 제어 트랜지스터를 p채널형의 TFT로 구 성하여도 좋다.
소자 구동 트랜지스터(TDrv)에서는,
(A-1) 소자 구동 트랜지스터(TDrv)의 한쪽의 소스/드레인 영역으로 기능하도록 소자 구동 트랜지스터(TDrv)의 한쪽에 마련된 소스/드레인 영역은, 전류 공급부(100)에 접속되어 있고,
(A-2) 소자 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역으로 기능하도록 소자 구동 트랜지스터(TDrv)의 다른 쪽에 마련된 소스/드레인 영역은, 유기 EL 발광 소자(ELP)의 아노드 전극에 접속되고, 또한, 커패시터(C1)의 한쪽의 전극에 접속되어 있고, 제 2의 노드(ND2)를 구성한다.
후술하는 제 2의 실시예 내지 제 10의 실시예에 따른 유기 EL 소자에 이용되는 소자 구동 트랜지스터(TDrv)는 제 1의 실시예에 따른 유기 EL 소자에 이용되는 소자 구동 트랜지스터(TDrv)와 동일한 방식으로 다른 소자에 연결된다.
여기서, 소자 구동 트랜지스터(TDrv)는, 유기 EL 소자(10)의 발광 상태에서는, 이하의 식 (1)에 따라 드레인 전류(Ids)를 흘리도록 구동된다. 유기 EL 소자(10)의 발광 상태에서는, 소자 구동 트랜지스터(TDrv)의 한쪽의 소스/드레인 영역은 드레인 영역으로서 작용하고, 다른 쪽의 소스/드레인 영역은 소스 영역으로서 작용한다. 설명의 편의를 위해, 이하의 설명에서, 소자 구동 트랜지스터(TDrv)의 한쪽의 소스/드레인 영역을 단지 드레인 영역이라고 부르고, 다른 쪽의 소스/드레인 영역을 단지 소스 영역이라고 부르는 경우가 있다. 또한, 이하의 식 (1)에서 사용되는 기호에 대한 설명은 다음과 같다:
μ : 실효적인 이동도
L : 채널 길이
W : 채널 폭
Vgs : 게이트 전극과 소스 영역 사이의 전위차
Vth : 임계 전압
Cox : (게이트 절연층의 비(比)유전율)×(진공의 유전율)/(게이트 절연층의 두께)
k≡(1/2)·(W/L)·Cox로 한다.
상기 설명은, 후술하는 제 2의 실시예 내지 제 10의 실시예에서도 마찬가지이다.
Ids=k·μ·(Vgs-Vth)2 (1)
이 드레인 전류(Ids)가 유기 EL 소자(10)의 유기 EL 발광 소자(ELP)를 통해 흐름으로써, 유기 EL 발광 소자(ELP)가 발광한다. 나아가서는, 이 드레인 전류(Ids) 의 값의 대소에 의해, 유기 EL 소자(10)의 유기 EL 발광 소자(ELP)에서의 발광 상태가 제어된다. 유기 EL 소자(10)에 이용되는 유기 EL 발광 소자(ELP)의 발광 상태를 유기 EL 발광 소자(ELP)의 휘도라고도 칭한다. 후술하는 제 2의 실시예 내지 제 10의 실시예에서의 드레인 전류(Ids)도 제 1의 실시예에서의 드레인 전류(Ids)와 동일한 역할을 한다.
도 3에 도시하는 바와 같이, 제 1의 실시예에서의 구동 회로를 구성하는 트랜지스터 및 커패시터(C1)는 지지체(20)상에 형성되고, 유기 EL 발광 소자(ELP)는, 예를 들면, 층간 절연층(46)을 통하여, 구동 회로를 구성하는 트랜지스터 및 커패시터(C1)의 상방에 형성되어 있다. 후술하는 제 2의 실시예 내지 제 4의 실시예, 및, 제 9의 실시예에서, 트랜지스터, 커패시터(C1) 및 유기 EL 발광 소자(ELP)의 형성에 관해서는, 제 1의 실시예에서와 마찬가지이다. 또한, 도 3, 및, 후술하는 도 9의 (A), 도 10의 (B), 및, 도 11의 (B)에서는, 영상 신호 기록 트랜지스터(TSig)만을 도시한다. 영상 신호 기록 트랜지스터(TSig) 이외의 트랜지스터는 은폐되어 보이지 않는다.
제 1의 실시예에서는, 영상 신호 기록 트랜지스터(TSig)는, 반도체층(33), 반도체층(33)에 마련된 소스/드레인 영역, 및, 소스/드레인 영역 사이의 채널 형성 영역을 구비하고 있다. 도 1 및 도 3에 도시하는 바와 같이, 제 1의 실시예에서는, 영상 신호 기록 트랜지스터(TSig)는, 듀얼 게이트 구조의 트랜지스터로 이루어지고, 제 1의 게이트 전극(31A), 소스/드레인 영역(35A) 및 제 1의 채널 형성 영역(34A)을 구비하는 제 1의 서브 트랜지스터(TSig _1), 및, 제 2의 게이트 전극(31B), 제 2의 소스/드레인 영역(35B) 및 제 2의 채널 형성 영역(34B)을 구비하는 제 2의 서브 트랜지스터(TSig _2)로 구성되어 있다. 후술하는 제 2의 실시예 내지 제 4의 실시예, 및, 제 9의 실시예에서의 영상 신호 기록 트랜지스터(TSig)도 마찬가지이다.
도 3에 도시하는 소스/드레인 영역(35A), 제 2의 소스/드레인 영역(35B), 및, 공통 소스/드레인 영역(35C)은, 각각, 반도체층(33)에 마련된 영역이다. 공통 소스/드레인 영역(35C)은, 제 1의 서브 트랜지스터(TSig _1)의 다른 쪽의 소스/드레인 영역과 제 2의 서브 트랜지스터(TSig _2)의 한쪽의 소스/드레인 영역이 서로 중첩하는 영역이다. 제 1의 서브 트랜지스터(TSig _1)의 제 1의(한쪽의) 소스/드레인 영역(35A)은, 데이터선(DTL)(도 3에서는, 배선(38)에 상당한다)에 접속되어 있다. 제 2의 서브 트랜지스터(TSig _2)의 제 2의(다른 쪽의) 소스/드레인 영역(35B)은, 소자 구동 트랜지스터(TDrv)의 게이트 전극, 또한, 커패시터(C1)의 다른 쪽의 전극(36)에 접속되어 있고, 제 1의 노드(ND1)를 구성하고 있다. 제 1의 서브 트랜지스터(TSig _1)의 제 1의 게이트 전극(31A), 및, 제 2의 서브 트랜지스터(TSig _2)의 제 2의 게이트 전극(31B)은, 주사선(SCL)에 접속되어 있다. 제 1의 서브 트랜지스터(TSig _1)의 제 1의 게이트 전극(31A)은, 제 1의 채널 형성 영역(34A)의 한쪽의 면과 제 1의 게이트 전 극(31A) 사이에 끼인 게이트 절연층(32)을 통해 제 1의 서브 트랜지스터(TSig _1)의 제 1의 채널 형성 영역(34A)의 한 쪽의 면과 대향한다. 제 2의 서브 트랜지스터(TSig _2)의 제 2의 게이트 전극(31B)은, 제 2의 채널 형성 영역(34B)의 한쪽의 면과 제 2의 게이트 전극(31B) 사이에 끼인 게이트 절연층(32)을 통해 제 2의 서브 트랜지스터(TSig _2)의 제 2의 채널 형성 영역(34B)의 한쪽의 면과 대향한다. 후술하는 제 2의 실시예 내지 제 4의 실시예, 및, 제 9의 실시예에서의 영상 신호 기록 트랜지스터(TSig)도 상기 설명된 제 1의 실시예에서의 영상 신호 기록 트랜지스터(TSig)와 동일하게 다른 부품에 연결된다.
그리고, 제 2의 서브 트랜지스터(TSig _2)는, 제 2의 채널 형성 영역(34B)의 다른 쪽의 면과 실드 전극(42) 사이에 끼인 실드 절연층(40)을 통해 제 2의 서브 트랜지스터(TSig_2)의 제 2의 채널 형성 영역(34B)의 다른 쪽의 면과 대향하는 실드 전극(42)을 구비한다. 실드 전극(42)은, 제 2의 서브 트랜지스터(TSig _2)의 다른 쪽의 소스/드레인 영역(35B)에 접속되어 있다. 보다 구체적으로는, 제 1의 실시예에서는, 제 2의 서브 트랜지스터(TSig _2)의 다른 쪽의 소스/드레인 영역(35B)과 접속되는 배선(41)으로부터의 연재부가 실드 전극(42)을 구성하고 있다. 제 1의 실시예에 대한 상기의 설명은, 후술하는 제 2의 실시예 내지 제 4의 실시예, 및, 제 9의 실시예에서도 마찬가지이다.
또한, 다른 트랜지스터도 상기에서 설명한 것과 마찬가지로 반도체층, 게이트 절연막, 게이트 전극 등으로 구성되어 있다. 또한, 후술하는 제 2의 실시예 내지 제 4의 실시예, 및, 제 9의 실시예에서의 다른 트랜지스터 각각도 제 1의 실시예의 다른 트랜지스터의 각각과 동일한 구성을 갖는다.
한편, 커패시터(C1)는, 다른 쪽의 전극(36), 게이트 절연층(32)의 연재부로 구성된 유전체층, 및, 한쪽의 전극(37)(제 2의 노드(ND2)에 상당한다)으로 이루어진다. 게이트 전극(31A, 31B), 게이트 절연층(32)의 일부, 및 다른 쪽의 전극(36)은, 지지체(20)상에 형성되어 있다. 상술한 바와 같이, 영상 신호 기록 트랜지스터(TSig)의 제 1의 서브 트랜지스터(TSig _1)의 제 1의(한쪽의) 소스/드레인 영역(35A)은 배선(38)에 접속되고, 제 2의(다른 쪽의) 소스/드레인 영역(35B)은, 다른 쪽의 전극(36)에 접속되어 있다. 영상 신호 기록 트랜지스터(TSig) 및 커패시터(C1) 등은, 층간 절연층(46)으로 피복되고, 층간 절연층(46)상에, 아노드 전극(51), 정공 수송층, 발광층, 전자 수송층, 및, 캐소드 전극(53)으로 이루어지는 유기 EL 발광 소자(ELP)가 마련되어 있다. 또한, 도면에서는, 정공 수송층, 발광층, 및, 전자 수송층을 1층(52)로 나타내었다. 유기 EL 발광 소자(ELP)가 마련되지 않은 층간 절연층(46)의 부분의 위에는, 제 2의 층간 절연층(54)이 마련되고, 제 2의 층간 절연층(54) 및 캐소드 전극(53)상에는 투명한 기판(21)이 배치되어 있고, 발광층에서 발광한 광은, 기판(21)을 통과하여, 외부에 출사된다. 또한, 커패시터(C1)의 한쪽의 전극(37)과 유기 EL 발광 소자(ELP)의 아노드 전극(51)은, 층간 절연층(46)에 마련된 콘택트 홀에 의해 접속되어 있다. 또한, 유기 EL 발광 소자(ELP)의 캐소드 전극(53)은, 제 2의 층간 절연층(54), 층간 절연층(46)에 마련된 콘택트 홀(56, 55)을 통하여, 게이트 절연층(32)의 연재부상에 마련된 배선(39)에 접속되어 있다. 상기의 설명 내용은 후술하는 제 2의 실시예 내지 제 10의 실시예에서도 마찬가지이다.
상술한 각 트랜지스터, 커패시터(C1), 배선(38)을 포함하는 각종 배선, 실드 전극(42)을 포함하는 각종의 전극 등은, 여러가지의 주지의 방법에 의해 형성할 수 있으며, 후술하는 제 2의 실시예 내지 제 10의 실시예에서도 마찬가지이다.
영상 신호 기록 트랜지스터(TSig)를 구성하는 제 1의 서브 트랜지스터(TSig _1)의 제 1의(한쪽의) 소스/드레인 영역(35A)은, 상술한 바와 같이, 데이터선(DTL)에 접속되어 있다. 그리고, 영상 신호 출력 회로(102)로부터 데이터선(DTL)을 통하여, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 전압(VSig)이, 제 1의(한쪽의) 소스/드레인 영역(35A)에 공급된다. 또한, 데이터선(DTL)을 통하여, VSig 이외의 여러가지의 신호와 전압(프리차지 구동을 위한 신호나 각종의 기준 전압 등)이, 제 1의(한쪽의) 소스/드레인 영역(35A)에 공급되어도 좋다. 또한, 영상 신호 기록 트랜지스터(TSig)의 온/오프 동작은, 영상 신호 기록 트랜지스터(TSig)의 게이트 전극(31A, 31B)에 접속된 주사선(SCL)에 나타나는 신호에 의해 제어된다. 상기 설명 은, 후술하는 제 2의 실시예 내지 제 4의 실시예, 및, 제 9의 실시예에서도 마찬가지이다. 또한, 후술하는 제 5의 실시예 내지 제 8의 실시예, 및, 제 10의 실시예에서도, 소자 구동 트랜지스터(TSig)가 싱글 게이트 구성인 점을 제외하면, 상기에서 설명한 것과 마찬가지이다.
제 1의 노드 초기화 트랜지스터(TND1)의 한쪽의 소스/드레인 영역은, 제 1의 노드 초기화 전압 공급선(PSND1)에 접속되어 있다. 다른 쪽의 소스/드레인 영역은, 제 1의 노드(ND1)에 접속되어 있다. 제 1의 노드 초기화 트랜지스터(TND1)의 게이트 전극은, 제 1의 노드 초기화 트랜지스터 제어선(AZND1)에 접속되어 있다. 제 1의 노드 초기화 트랜지스터 제어선(AZND1)은, 제 1의 노드 초기화 트랜지스터 제어 회로(104)에 접속되어 있다. 후술하는 제 2의 실시예 내지 제 4의 실시예에서의 제 1의 노드 초기화 트랜지스터(TND1)와 다른 부품의 접속은, 상기 설명된 제 1의 실시예에서의 제 1의 노드 초기화 트랜지스터(TND1)와 다른 부품의 접속과 동일하다.
제 1의 노드 초기화 트랜지스터(TND1)의 온/오프 동작은, 제 1의 노드 초기화 트랜지스터(TND1)의 게이트 전극에 접속된 제 1의 노드 초기화 트랜지스터 제어선(AZND1)에 나타나는 신호에 의해 제어된다. 제 1의 노드 초기화 전압 공급선(PSND1)에는, 제 1의 노드(ND1)를 초기화하기 위한 전압(VOfs)이 인가된다. 이 설명은, 후술 하는 제 2의 실시예 내지 제 4의 실시예에서도 마찬가지이다.
그리고, 제 2의 노드 초기화 트랜지스터(TND2)의 한쪽의 소스/드레인 영역은, 제 2의 노드 초기화 전압 공급선(PSND2)에 접속되어 있다. 다른 쪽의 소스/드레인 영역은 제 2의 노드(ND2)에 접속되어 있다. 제 2의 노드 초기화 트랜지스터(TND2)의게이트 전극은, 제 2의 노드 초기화 트랜지스터 제어선(AZND2)에 접속되어 있다. 제 2의 노드 초기화 트랜지스터 제어선(AZND2)은, 제 2의 노드 초기화 트랜지스터 제어 회로(105)에 접속되어 있다. 후술하는 제 2의 실시예 내지 제 8의 실시예, 제 9의 실시예에서의 제 1의 변형예(4Tr/1C 구동 회로), 제 10의 실시예에서의 제 2의 노드 초기화 트랜지스터(TND2)와 다른 부품의 접속은, 상기 설명된 제 1의 실시예에서의 제 1의 노드 초기화 트랜지스터(TND2)와 다른 부품의 접속과 동일하다.
제 2의 노드 초기화 트랜지스터(TND2)의 온/오프 동작은, 제 2의 노드 초기화 트랜지스터(TND2)의 게이트 전극에 접속된 제 2의 노드 초기화 트랜지스터 제어선(AZND2)에 나타나는 신호에 의해 제어된다. 제 2의 노드 초기화 전압 공급선(PSND2)에는, 제 2의 노드(ND2)를 초기화하기 위한 전압(VSS)이 인가된다. 이 설명은, 후술하는 제 2의 실시예 내지 제 8의 실시예, 제 9의 실시예에 따른 구동 회로의 변형예(4Tr/1C 구동 회로), 및 제 10의 실시예에서도 마찬가지이다.
소자 구동 트랜지스터(TDrv)의 드레인 영역과 전류 공급부(100)는, 발광 제어 트랜지스터(TEL _C)를 통하여 접속되어 있다. 발광 제어 트랜지스터(TEL _C)의 게이트 전극은, 발광 제어 트랜지스터 제어선(CLEL_C)에 접속되어 있다. 발광 제어 트랜지스터 제어선(CLEL_C)은, 발광 제어 트랜지스터 제어 회로(103)에 접속되어 있다. 이 설명은, 후술하는 제 2의 실시예 내지 제 8의 실시예, 제 9의 실시예에 따른 구동 회로의 제 1의 변형예(4Tr/1C 구동 회로), 제 10의 실시예에서도 마찬가지이다.
보다 구체적으로는, 발광 제어 트랜지스터(TEL _C)의 한쪽의 소스/드레인 영역은, 전압(VCC)을 생성하는 전류 공급부(100)에 접속되고, 발광 제어 트랜지스터(TEL _C)의 다른 쪽의 소스/드레인 영역은, 소자 구동 트랜지스터(TDrv)의 드레인 영역에 접속되어 있다. 또한, 발광 제어 트랜지스터(TEL_C)의 온/오프 동작은, 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 접속된 발광 제어 트랜지스터 제어선(CLEL_C)에 나타나는 신호에 의해 제어된다. 또한, 전류 공급부(100)는, 유기 EL 발광 소자(ELP)의 발광을 제어하기 위해, 발광 제어 트랜지스터(TEL _C)와 소자 구동 트랜지스터(TDrv)를 통해, 유기 EL 소자(10)의 유기 EL 발광 소자(ELP)에 전류를 공급한다. 이 설명은, 후술하는 제 2의 실시예 내지 제 8의 실시예, 제 9의 실시예에 따른 구동 회로의 제 1의 변형예(4Tr/1C 구동 회로), 제 10의 실시예에서도 마찬가지이다.
유기 EL 발광 소자(ELP)의 아노드 전극은, 상술한 바와 같이, 소자 구동 트랜지스터(TDrv)의 소스 영역에 접속되어 있다. 한편, 유기 EL 발광 소자(ELP)의 캐소드 전극에는, 전압(VCat)이 인가된다. 도면에서, 유기 EL 발광 소자(ELP)의 기생 용량을 부호 CEL로 나타낸다. 또한, 유기 EL 발광 소자(ELP)의 발광에 필요하게 되는 전압을 Vth - EL로 한다. 즉, 유기 EL 발광 소자(ELP)의 아노드 전극과 캐소드 전극 사이에 Vth - EL 이상의 전압이 인가되면, 유기 EL 발광 소자(ELP)는 발광한다. 이 설명은, 후술하는 제 2의 실시예 내지 제 10의 실시예에서도 마찬가지이다. 상기 전압(Vth-EL)은 유기 EL 발광 소자(ELP)의 임계 전압이다.
또한, 도 36을 이용하여 설명한 종래의 5Tr/1C 구동 회로는, 영상 신호 기록 트랜지스터(TSig)가 싱글 게이트 구조인 점을 제외하고, 상기에서 설명한 것과 같은 구성을 갖는다.
이상, 제 1의 실시예의 유기 EL 표시 장치, 유기 EL 소자, 및, 유기 EL 발광 소자(ELP)를 구동하기 위한 구동 회로의 구성에 관해 설명하고, 아울러서, 종래의 5Tr/1C 구동 회로의 구성을 설명하였다.
이상, 제 1의 실시예에 따른 유기 EL 표시 장치, 제 1의 실시예에 따른 유기 EL 소자로서 유기 EL 표시 장치에 이용된 유기 EL 소자(10), 및 유기 EL 발광 소자(ELP)를 구동하기 위한 구동 회로로서 유기 EL 소자에 이용되는 5Tr/1C 구동 회로를 설명하였다.
뒤이어, 도면을 참조하여, 실드 전극(42)에 의한 작용에 관해 설명한다. 도 7의 (A)는, 후술하는 기간(TP(5)7)에서, 영상 신호 기록 트랜지스터(TSig)가 오프 상태에 있을 때의, 제 2의 채널 형성 영역(34B) 부근의 상황을 모식적으로 도시한 도면이다. 본 실시예에서, 공통 소스/드레인 영역(35C)과 제 2의(다른 쪽의) 소스 드레인 영역(35B) 사이의 제 2의 채널 형성 영역(34B)은 제 2의 게이트 전극(31B)의 폭과 거의 동일한 폭을 갖는 영역에 설정되고, 마찬가지로, 공통 소스/드레인 영역(35C)과 제 1의(한쪽의) 소스/드레인 영역(35A) 사이의 제 1의 채널 형성 영역은 제 1의 게이트 전극(31A)의 폭과 거의 동일한 폭을 갖는 영역에 설정된다.
후술하는 기간(TP(5)7)의 직전에, 데이터선(DTL)의 전위는 VSig(예를 들면 15볼트), 주사선(SCL)의 전위는 하이 레벨(예를 들면 10볼트)이다. 데이터선(DTL)의 전위는 도 3에서는, 배선(38)의 전위이다. 게이트 전극(31A, 31B)에는 주사선(SCL)을 통해 10볼트가 인가되어 있고, 영상 신호 기록 트랜지스터(TSig)는 온 상태에 있다. 따라서, 제 1의(한쪽의) 소스/드레인 영역(35A), 제 1의 채널 형성 영역(34A), 공통 소스/드레인 영역(35C), 제 2의 채널 형성 영역(34B), 제 2의(다른 쪽의) 소스/드레인 영역(35B), 배선(41), 실드 전극(42), 및, 다른 쪽의 전극(36)의 전위는, VSig(예를 들면 15볼트)이다.
그리고, 기간(TP(5)7)에서, -10볼트의 전압이 주사선(SCL)을 통해 게이트 전극(31A, 31B)에 인가되고, 영상 신호 기록 트랜지스터(TSig)는 오프 상태가 된다. 이 상태에서는, 배경 기술에서 도 38(A) 내지 (C)를 참조하여 설명한 바와 같이, 영상 신호 기록 트랜지스터(TSig)의 한쪽의 소스/드레인 영역(35A)과 다른 쪽의 소스/드레인 영역(35B)의 전위에 대해, 공통 소스/드레인 영역(35C)의 전위는 상대적으로 마이너스측으로 변화한다. 영상 신호 기록 트랜지스터(TSig)의 한쪽의 소스/드레인 영역(35A)과 다른 쪽의 소스/드레인 영역(35B)의 전위에 대한 상대적인 마이너스측 전위의 예는 0볼트이다. 따라서, 이 상태에서, 공통 소스/드레인 영역(35C)은 제 1의 서브 트랜지스터(TSig _1)와 제 2의 서브 트랜지스터(TSig _W)에 공통인 소스 영역이 되고 제 1의(한쪽의) 소스/드레인 영역(35A)은 제 1의 서브 트랜지스터(TSig _1)의 드레인으로서 기능하고 제 2의(다른 쪽의) 소스/드레인 영역(35B)은 제 2의 서브 트랜지스터(TSig _2)의 드레인 영역으로서 기능한다.
그리고, 실드 전극(42)은 제 2의 채널 형성 영역(34B)의 제 2의(다른 쪽의) 소스/드레인 영역(35B)측을 덮으며, 이 상태에서는 실드 전극(42)의 전위는 공통 소스/드레인 영역(35C)의 전위보다도 높다. 따라서, 도 7의 (A)에 도시하는 바와 같이, 제 2의 채널 형성 영역(34B)의 캐리어(이 경우, 전자)는, 실드 전극(42)에 의해 끌어당겨진다. 이로써, 제 2의 채널 형성 영역(34B)의 공통 소스/드레인 영역(35C)측에 공핍층이 발생하기 때문에, 제 2의 채널 형성 영역(34B)과 공통 소스/드레인 영역(35C) 사이에 리크 전류가 흐르기 더 어려워진다. 상술한 바와 같이, 제 2의 채널 형성 영역(34B)은, 제 1의 노드(ND1)를 구성하는 제 2의(다른 쪽의) 소 스/드레인 영역(35B)측의 채널 형성 영역이다. 따라서, 제 1의 노드(ND1)를 통한 커패시터(C1)의 전하량의 변동을 효과적으로 억제할 수 있다.
도 7의 (B)에, 실드 전극(42)을 부가함에 의한 전류-전압 특성의 변화를 모식적으로 도시한다. 실선은 실드 전극(42)을 부가한 경우의 특성을 도시하고, 파선은 실드 전극(42)을 부가하지 않는 경우의 특성을 도시한다. 도 7의 (B)에서, 횡축의 V31B -35C는, 제 2의 게이트 전극(31B)과 공통 소스/드레인 영역(35C) 사이의 전위차를 나타낸다. 상술한 바와 같이, 오프 상태에서, 공통 소스/드레인 영역(35C)은 소스 영역으로 기능한다. 마찬가지로, 종축의 I35B -35C는, 제 2의(다른 쪽의) 소스/드레인 영역(35B)과 공통 소스/드레인 영역(35C) 사이에 흐르는 전류를 나타낸다. 상술한 바와 같이, 오프 상태에서, 제 2의(다른 쪽의) 소스/드레인 영역(35B)은 드레인 영역으로 기능한다. 드레인 영역측에 형성된 실드 전극(42)이 제 2의 채널 형성 영역(34B)에 미치는 전계의 영향에 의해, 제 2의 채널 형성 영역(34B)이 구성하는 제 2의 서브 트랜지스터(TSig _2)의 임계 전압은 마이너스측으로 시프트한다. 도 7의 (B)에 나타내는 V1은, 실드 전극(42)이 없는 경우에 제 2의 채널 형성 영역(34B)이 구성하는 제 2의 서브 트랜지스터(TSig _2)가 오프 상태가 되는 전압을 나타낸다. 마찬가지로, 도 7의 (B)에 나타내는 V2는, 실드 전극(42)이 있는 경우에 제 2의 서브 트랜지스터(TSig _2)가 오프 상태가 되는 전압을 나타낸다. 실드 전극(42)을 부가한 경우, V31B -35C의 값이 도 7의 (B)에 도시하는 V2보다 마이너스측이라면, 트랜지스터는 오프 상태가 된다. 그리고, 이 상태에서는, 상술한 공핍층의 형성 효과에 의해, 파선으로 도시하는 그래프에 대해, 실선으로 도시하는 그래프는 I35B-35C의 값이 낮게 억제되어 있다. 즉, 오프 상태에서 리크 전류가 억제되어 있다.
이상, 실드 전극(42)의 작용에 관해 설명하였다. 뒤이어, 상술한 제 1의 실시예의 구동 회로를 이용한 유기 EL 발광 소자(ELP)의 구동 방법의 설명을 행한다. 또한, 도 36에 도시한 종래의 5Tr/1C 구동 회로의 구동 방법은, 이하 설명하는 제 1의 실시예의 구동 방법과 마찬가지이다. 또한, 후술하는 제 2의 실시예 내지 제 8의 실시예에 따른 구동 방법도 제 1의 실시예의 구동 방법과 마찬가지이다.
또한, 상술한 바와 같이, 각종의 처리(임계 전압 캔슬 처리, 신호 기록 처리, 이동도 보정 처리)가 전부 완료한 후, 곧바로 발광 상태가 시작되는 것으로 하여 설명한다. 그러나, 앞서 설명한 각종 처리가 완료된 후 소정 시간 경과 후에 발광 상태가 시작할 수도 있다.
후술하는 제 2의 실시예 내지 제 10의 실시예도 포함하여, 이하의 설명에서, 전압 또는 전위의 값을 이하와 같이 하지만, 이것은, 어디까지나 설명을 위한 값이고, 이들의 값으로 한정되는 것이 아니다.
VSig는 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호로서, 0볼트 내지 15볼트 범위의 전압이다.
VCC는 유기 EL 발광 소자(ELP)의 발광을 제어하기 위한 전류 공급부의 전압 으로서, 20볼트로 설정된다.
VOfs는 소자 구동 트랜지스터(TDrv)의 게이트 전극의 전위(제 1의 노드(ND1)의 전위)를 초기화하기 위한 전압으로서, 0볼트로 설정된다.
VSS는 소자 구동 트랜지스터(TDrv)의 소스 영역의 전위(제 2의 노드(ND2)의 전위)를 초기화하기 위한 전압으로서, -10볼트로 설정된다.
Vth는 소자 구동 트랜지스터(TDrv)의 임계 전압으로서, 3볼트의 값을 갖는다.
VCat는 유기 EL 발광 소자(ELP)의 캐소드 전극에 인가되는 전압으로서 … 0볼트의 값을 갖는다.
Vth - EL는 유기 EL 발광 소자(ELP)의 임계 전압으로서, 3볼트의 값을 갖는다.
기간( TP (5) -1 )(도 4, 및, 도 5의 (A) 참조)
이 기간(TP(5)-1)은, 예를 들면, 앞의 표시 프레임에서의 동작이고, 전회의 각종의 처리 완료 후에 제 (n,m)번째의 유기 EL 소자(10)가 발광 상태에 있는 기간이다. 즉, 제 (n,m)번째의 부화소를 구성하는 유기 EL 소자(10)에서의 유기 EL 발광 소자(ELP)에는, 후술하는 식 (5)에 의거한 드레인 전류(I'ds)가 흐르고 있고, 제 (n,m)번째의 부화소를 구성하는 유기 EL 소자(10)의 휘도는, 이러한 드레인 전류(I'ds)에 대응한 값이다. 이 기간(TP(5)-1)에서, 영상 신호 기록 트랜지스터(TSig), 제 1의 노드 초기화 트랜지스터(TND1) 및 제 2의 노드 초기화 트랜지스터(TND2)는 오 프 상태이고, 발광 제어 트랜지스터(TEL_C) 및 소자 구동 트랜지스터(TDrv)는 온 상태이다. 제 (n,m)번째의 유기 EL 소자(10)의 발광 상태는, 제 (m+m')행째에 배열된 유기 EL 소자(10)의 수평 주사 기간의 시작 직전까지 계속된다.
도 4에 도시하는 기간(TP(5)0) 내지 기간(TP(5)4)은, 전회의 각종의 처리 완료 후의 발광 상태가 종료된 후부터, 다음의 신호 기록 처리가 행하여지기 직전까지의 동작 기간이다. 즉, 이 기간(TP(5)0) 내지 기간(TP(5)4)은, 예를 들면, 앞의 표시 프레임에서의 제 (m+m')번째의 수평 주사 기간의 시작기로부터, 현재 표시 프레임에서의 제 (m-1)번째의 수평 주사 기간의 종료까지의 어떤 시간 길이의 기간이다. 또한, 기간(TP(5)1) 내지 기간(TP(5)4)을, 현재 표시 프레임에서의 제 m번째의 수평 주사 기간 내에 포함하는 구성으로 할 수도 있다.
그리고, 이 기간(TP(5)0) 내지 기간(TP(5)4)에서, 제 (n,m)번째의 유기 EL 소자(10)는 원칙으로서 비발광 상태에 있다. 즉, 기간(TP(5)0) 내지 기간(TP(5)1), 기간(TP(5)3) 내지 기간(TP(5)4)에서는, 발광 제어 트랜지스터(TEL _C)는 오프 상태이기 때문에, 유기 EL 소자(10)는 발광하지 않는다. 또한, 기간(TP(5)2)에서는, 발광 제어 트랜지스터(TEL _C)는 온 상태가 된다. 그러나, 이 기간에서는 후술하는 임계 전압 캔슬 처리가 행하여지고 있다. 임계 전압 캔슬 처리의 설명에서 상세히 기술하지만, 후술하는 식 (2)를 충족시키는 것을 전제로 하면, 유기 EL 소자(10)가 발광 하는 일은 없다.
이하, 기간(TP(5)0) 내지 기간(TP(5)4)의 각 기간에 관해, 우선, 설명한다. 또한, 기간(TP(5)1)의 시작이나, 기간(TP(5)1) 내지 기간(TP(5)4)의 각 길이는, 유기 EL 표시 장치의 설계에 따라 적절히 설정하면 좋다.
기간( TP (5) 0 )
상술한 바와 같이, 이 기간(TP(5)0)에서, 제 (n,m)번째의 유기 EL 소자(10)는, 비발광 상태에 있다. 이 상태에서, 영상 신호 기록 트랜지스터(TSig), 제 1의 노드 초기화 트랜지스터(TND1), 제 2의 노드 초기화 트랜지스터(TND2)는 오프 상태이다. 또한, 기간(TP(5)-1)부터 기간(TP(5)0)으로 이동하는 시점에서, 발광 제어 트랜지스터(TEL_C)가 오프 상태가 되기 때문에, 제 2의 노드(ND2)의 전위는, (Vth - EL+VCat)까지 저하되고, 유기 EL 발광 소자(ELP)는 비발광 상태가 된다. 앞서 설명한 바와 같이, 제 2의 노드(ND2)는 소자 구동 트랜지스터(TDrv)의 소스 영역 또는 유기 EL 발광 소자(ELP)의 아노드 전극이다. 또한, 제 2의 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1의 노드(ND1)의 전위도 저하된다. 앞서 설명한 바와 같이, 제 1의 노드(ND1)는 소자 구동 트랜지스터(TDrv)의 게이트 전극이다.
기간( TP (5) 1 )(도 4, 도 5의 (B) 및 (C) 참조)
이 기간(TP(5)1)에서, 후술하는 임계 전압 캔슬 처리를 행하기 위한 전처리가 행하여진다. 즉, 기간(TP(5)1)의 시작시, 제 1의 노드 초기화 트랜지스터 제어 회로(104) 및 제 2의 노드 초기화 트랜지스터 제어 회로(105)의 동작에 의거하여 제 1의 노드 초기화 트랜지스터 제어선(AZND1) 및 제 2의 노드 초기화 트랜지스터 제어선(AZND2)을 하이 레벨로 함에 의해, 제 1의 노드 초기화 트랜지스터(TND1) 및 제 2의 노드 초기화 트랜지스터(TND2)를 온 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위는, VOfs(예를 들면, 0볼트)가 된다. 한편, 제 2의 노드(ND2)의 전위는, VSS(예를 들면, -10볼트)가 된다. 그리고, 이 기간(TP(5)1)의 완료 이전에, 제 2의 노드 초기화 트랜지스터 제어 회로(105)의 동작에 의거하여 제 2의 노드 초기화 트랜지스터 제어선(AZND2)을 로우 레벨로 함에 의해, 제 2의 노드 초기화 트랜지스터(TND2)를 오프 상태로 한다. 또한, 제 1의 노드 초기화 트랜지스터(TND1) 및 제 2의 노드 초기화 트랜지스터(TND2)를 동시에 온 상태로 하여도 좋고, 제 2의 노드 초기화 트랜지스터(TND2) 이전에 제 1의 노드 초기화 트랜지스터(TND1)를 먼저 온 상태로 하여도 좋고, 제 1의 노드 초기화 트랜지스터(TND1) 이전에 제 2의 노드 초기화 트랜지스터(TND2)를 먼저 온 상태로 하여도 좋다.
이상의 처리에 의해, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth) 이상이 되고, 소자 구동 트랜지스터(TDrv)는 온 상태에 있게 된다.
기간( TP (5) 2 )(도 4, 및, 도 5의 (D) 참조)
다음에, 다음 기간(TP(5)2) 동안, 임계 전압 캔슬 처리가 행하여진다. 도 5의 (D)에 도시된 바와 같이, 제 1의 노드 초기화 트랜지스터(TND1)의 온 상태를 유지한 채로, 기간(TP(5)2)의 시작에서, 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여 발광 제어 트랜지스터 제어선(CLEL _C)을 하이 레벨로 함에 의해, 발광 제어 트랜지스터(TEL_C)를 온 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위는 변화하지 않지만, 제 1의 노드(ND1)의 전위로부터 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)을 뺀 전위를 향하여, 제 2의 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2의 노드(ND2)의 전위가 상승한다. 그리고, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)에 도달하면, 소자 구동 트랜지스터(TDrv)가 오프 상태가 된다. 구체적으로는, 부유 상태의 제 2의 노드(ND2)의 전위가 (VOfs-Vth)=-3볼트(>VSS)에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 여기서, 이하의 식 (2)가 보증되어 있으면, 환언하면, 식 (2)를 만족하도록 전위를 선택, 결정하여 두면, 유기 EL 발광 소자(ELP)가 발광 하는 일은 없다.
(VOfs-Vth)<(Vth - EL+VCat) (2)
이 기간(TP(5)2)에서는, 제 2의 노드(ND2)의 전위는, 최종적으로, (VOfs-Vth)가 된다. 즉, 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth), 및, 소자 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs)에만 의존하여, 제 2의 노드(ND2)의 전위는 결정된다. 환언하면, 제 2의 노드(ND2)의 전위는 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL)에는 의존하지 않는다.
기간( TP (5) 3 )(도 4, 및, 도 6의 (A) 참조)
그 다음, 기간(TP(5)3)에서, 제 1의 노드 초기화 트랜지스터(TND1)의 온 상태를 유지한 채로, 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여 발광 제어 트랜지스터 제어선(CLEL_C)을 로우 레벨로 함에 의해, 발광 제어 트랜지스터(TEL _C)를 오프 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위는 변화하지 않고 0볼트의 전압((VOfs)으로 유지되고, 부유 상태의 제 2의 노드(ND2)의 전위도 변화하지 않고, -3볼트인 (VOfs-Vth)의 전압차로 유지된다.
기간( TP (5) 4 )(도 4, 및, 도 6의 (B) 참조)
뒤이어, 기간(TP(5)4)에서, 제 1의 노드 초기화 트랜지스터 제어 회로(104) 의 동작에 의거하여 제 1의 노드 초기화 트랜지스터 제어선(AZND1)을 로우 레벨로 함에 의해, 제 1의 노드 초기화 트랜지스터(TND1)를 오프 상태로 한다. 제 1의 노드(ND1) 및 제 2의 노드(ND2)의 전위는, 실질상, 변화하지 않는다. 실제로는, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 기생 용량(Cgs) 등에 의한 결합 효과로 인해 제 1의 노드(ND1) 및 제 2의 노드(ND2)의 전위가 변할 수도 있지만, 통상, 이들은 무시할 수 있다.
뒤이어, 도 4에 도시하는 기간(TP(5)5) 내지 기간(TP(5)7)의 각 기간에 관해 설명한다. 또한, 후술하는 바와 같이, 기간(TP(5)5)에서 신호 기록 처리가 행하여지고, 기간(TP(5)6)에서 이동도 보정 처리가 행하여진다. 상술한 바와 같이, 이들의 처리는, 제 m번째의 수평 주사 기간 내에 행하여질 필요가 있다. 설명의 편의를 위해, 기간(TP(5)5)의 시작과 기간(TP(5)6)의 종료가, 각각, 제 m번째의 수평 주사 기간의 시작과 종료에 일치하는 것으로 하여 설명한다.
기간( TP (5) 5 )(도 4, 및, 도 6의 (C) 참조)
기간(TP(5)5)에서, 소자 구동 트랜지스터(TDrv)에 대한 신호 기록 처리를 실행한다. 구체적으로는, 도 6의 (C)에 도시된 바와 같이, 제 1의 노드 초기화 트랜지스터(TND1), 제 2의 노드 초기화 트랜지스터(TND2), 및, 발광 제어 트랜지스 터(TEL _C)의 오프 상태를 유지한 채로, 영상 신호 출력 회로(102)의 동작에 의거하여, 데이터선(DTL)의 전위를, 영상 신호(VSig)에 대응하는 전압으로 한다. 이 전압은 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)(구동 신호 또는 휘도 신호로도 칭함)이다. 뒤이어, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 온 상태로 한다. 또한, 영상 신호 기록 트랜지스터(TSig)의 온 상태란, 제 1의 서브 트랜지스터(TSig _1)와 제 2의 서브 트랜지스터(TSig _2)의 쌍방이 온 상태인 것을 의미하고, 영상 신호 기록 트랜지스터(TSig)의 오프 상태란, 제 1의 서브 트랜지스터(TSig _1)와 제 2의 서브 트랜지스터(TSig_2)의 적어도 한쪽이 오프 상태인 것을 의미한다. 그 결과, 제 1의 노드(ND1)의 전위는, VSig로 상승한다.
여기서, 커패시터(C1)의 용량의 값을 c1로 나타내고, 유기 EL 발광 소자(ELP)의 기생 용량(CEL)의 용량의 값을 cEL로 나타낸다. 그리고, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 유기 EL 발광 소자(ELP)에 가까운 측에 위치된 소자 구동 트랜지스터(TDrv)의 소스 영역 사이의 기생 용량의 값을 cgs로 나타낸다. 소자 구동 트랜지스터(TDrv)의 게이트 전극의 전위가 VOfs로부터 VSig(>VOfs)로 변화한 때, 커패시터(C1)의 양단의 전위는, 원칙적으로, 변화한다. 커패시터(C1) 양단의 전위는 제 1의 노드(ND1)의 전위와 제 2의 노드(ND2)의 전위이며, 제 1의 노드(ND1)의 저위는 소자 구동 트랜지스터(TDrv)의 게이트 전극의 전위이다. 소자 구동 트랜지스터(TDrv)의 게이트 전극의 전위의 전압 변화(VSig-VOfs)에 의거한 전하가, 커패시터(C1)의 용량(c1), 유기 EL 발광 소자(ELP)의 기생 용량(CEL), 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 기생 용량(Cgs)에 배분된다. 또한, 기생 용량의 값(cEL)이, 용량의 값(c1) 및 기생 용량의 값(cgs)과 비교하여 충분히 큰 값이라면, 소자 구동 트랜지스터(TDrv)의 게이트 전극의 전위의 전압 변화(VSig-VOfs)에 의거한 소자 구동 트랜지스터(TDrv)의 소스 영역(제 2의 노드(ND2))의 전위의 변화는 작다. 그러나, 일반적으로, 유기 EL 발광 소자(ELP)의 기생 용량(CEL)의 용량치(cEL)는, 커패시터(C1)의 용량치(c1) 및 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 기생 용량의 값(cgs)보다도 크다. 그래서, 설명의 편의를 위해, 특별한 필요가 있는 경우를 제외하고, 제 1의 노드(ND1)의 전위 변화에 의해 생기는 제 2의 노드(ND2)의 전위 변화는 고려하지 않고 설명을 행한다. 후술하는 제 9의 실시예에서의 제 2의 변형예로서 설명하는 3Tr/1C 구동 회로를 제외한 다른 구동 회로에서도 마찬가지이다. 소자 구동 트랜지스터(TDrv)의 게이트 전극으로도 기능하는 제 1의 노드(ND1)의 전위를 Vg로 나타내고, 소자 구동 트랜지스터(TDrv)의 소스 영역 으로도 기능하는 제 2의 노드(ND2)의 전위를 VS로 나타내면, Vg의 값, VS의 값은 이하와 같이 된다. 그러므로, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는, 이하의 식 (3)으로 나타낼 수 있다. 전위차(Vgs)는 제 1의 노드(ND1)와 제 2의 노드(ND2) 사이의 전위차이기도 하다.
Vg=VSig
VS≒VOfs-Vth
Vgs≒VSig-(VOfs-Vth) (3)
즉, 소자 구동 트랜지스터(TDrv)에 대한 신호 기록 처리에서 얻어진 전위차(Vgs)는, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 전압(VSig), 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth), 및, 소자 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs)에만 의존하고 있다. 그리고, 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL)과는 관계가 없다.
기간( TP (5) 6 )(도 4, 및, 도 6의 (D) 참조)
그 다음 기간(TP(5)6)에서, 소자 구동 트랜지스터(TDrv)의 이동도(μ)의 대소에 의거하여 소자 구동 트랜지스터(TDrv)의 소스 영역으로 기능하는 제 2의 노 드(ND2)의 전위를 보정하는 이동도 보정 처리를 행한다.
일반적으로, 소자 구동 트랜지스터(TDrv)는 예를 들면 폴리실리콘으로 이루어진 박막 트랜지스터이다. 이 경우, 트랜지스터 사이에서 이동도(μ)에 편차가 생기는 것은 피하기 어렵다. 따라서, 이동도(μ)에 차이가 있는 복수의 소자 구동 트랜지스터(TDrv)의 게이트 전극에 같은 값의 전압(VSig)을 인가하였다고 하여도, 이동도(μ)가 큰 소자 구동 트랜지스터(TDrv)를 흐르는 드레인 전류(Ids)와, 이동도(μ)가 작은 소자 구동 트랜지스터(TDrv)를 흐르는 드레인 전류(Ids) 사이에, 차이가 생겨 버린다. 그리고, 이와 같은 차이가 생기면, 유기 EL 표시 장치의 화면의 균일성이 손상되어 버린다.
그래서, 화면의 균일성을 유지하기 위해, 소자 구동 트랜지스터(TDrv)의 온 상태를 유지한 채로, 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여 발광 제어 트랜지스터 제어선(CLEL _C)을 하이 레벨로 함에 의해, 발광 제어 트랜지스터(TEL_C)를 온 상태로 하고, 뒤이어, 소정의 시간(t0)이 경과한 후, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 로우 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 오프 상태로 하여, 소자 구동 트랜지스터(TDrv)의 게이트 전극으로 기능하는 제 1의 노드(ND1)를 부유 상태로 한다. 그리고, 이들 동작의 결과, 소자 구동 트랜지스터(TDrv)의 이동도(μ)의 값이 큰 경우, 소자 구동 트랜지스터(TDrv)의 소스 영역에서의 전위의 상승량(△V)은 커지고, 소자 구동 트랜지스터(TDrv)의 이동도(μ)의 값이 작은 경우, 소자 구동 트랜지스터(TDrv)의 소스 영역에서의 전위의 상승량(△V)은 작아진다. 소자 구동 트랜지스터(TDrv)의 소스 영역에서의 전위의 상승량(△V)은 전위 보정값으로 칭한다. 여기서, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는, 식 (3)으로부터 이하의 식 (4)와 같이 변형된다.
Vgs≒VSig-(VOfs-Vth)-△V (4)
또한, 이동도 보정 처리를 실행하기 위한 기간(TP(5)6)의 전(全) 시간(t0)은, 유기 EL 표시 장치를 설계할 때, 설계치로서 미리 결정하여 두면 좋다. 또한, 이때의 소자 구동 트랜지스터(TDrv)의 소스 영역에서의 전위(VOfs-Vth+△V)가 이하의 식 (2')를 만족하도록, 기간(TP(5)6)의 전 시간(t0)은 결정되어 있다. 그리고, 이로써, 기간(TP(5)6)에서, 유기 EL 발광 소자(ELP)가 발광하는 일은 없다. 나아가서는, 이 이동도 보정 처리와 함께, 계수(k)(≡(1/2)·(W/L)·Cox)의 편차의 보정도 동시에 행하여진다.
(VOfs-Vth+△V)<(Vth - EL+VCat) (2')
기간( TP (5) 7 )(도 4, 및, 도 6의 (E)참조)
이상의 조작에 의해, 임계 전압 캔슬 처리, 신호 기록 처리, 이동도 보정 처리가 완료된다. 그런데, 주사 회로(101)의 동작에 의거하여 주사선(SCL)이 로우 레벨이 되는 결과, 영상 신호 기록 트랜지스터(TSig)가 오프 상태가 되고, 제 1의 노드(ND1), 즉, 소자 구동 트랜지스터(TDrv)의 게이트 전극은 부유 상태가 된다. 한편, 발광 제어 트랜지스터(TEL_C)는 온 상태를 유지하고 있고, 발광 제어 트랜지스터(TEL_C)의 드레인 영역은, 유기 EL 발광 소자(ELP)의 발광을 제어하기 위한 전류 공급부(100)(전압(VCC), 예를 들면 20볼트)에 접속된 상태에 있다. 따라서, 이상의 결과로서, 제 2의 노드(ND2)의 전위는 상승한다.
여기서, 상술한 바와 같이, 소자 구동 트랜지스터(TDrv)의 게이트 전극은 부유 상태에 있고, 게다가, 커패시터(C1)가 존재하기 때문에, 이른바 부트스트랩 회로에서와 같은 현상이 소자 구동 트랜지스터(TDrv)의 게이트 전극에 생기고, 제 1의 노드(ND1)의 전위도 상승한다. 그 결과, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는, 식 (4)의 값을 유지한다.
또한, 제 2의 노드(ND2)의 전위가 상승하고, (Vth - EL+VCat)로 표현되는 레벨을 초과하기 때문에, 유기 EL 발광 소자(ELP)는 발광을 시작한다. 이때, 유기 EL 발광 소자(ELP)를 흐르는 전류는, 소자 구동 트랜지스터(TDrv)의 드레인 영역부터 소스 영역으로 흐르는 드레인 전류(Ids)이기 때문에, 식 (1)로 나타낼 수 있다. 여기서, 식 (1)과 식 (4)로부터, 식 (1)은, 이하의 식 (5)와 같이 변형할 수 있다.
Ids=k·μ·(VSig-VOfs-△V)2 (5)
따라서, 예를 들면, VOfs가 0볼트로 설정되면, 유기 EL 발광 소자(ELP)를 흐르는 드레인 전류(Ids)는, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)의 값으로부터, 소자 구동 트랜지스터(TDrv)의 이동도(μ)에 기초한 전위 보정값(△V)의 값을 뺀 값의 2승에 비례한다. 상술한 바와 같이, 전위 보정값(△V)은 소자 구동 트랜지스터(TDrv)의 소스 영역으로 기능하는 제 2의 노드(ND2)에서의 전위값을 보정하기 위한 값이다. 환언하면, 유기 EL 발광 소자(ELP)를 흐르는 드레인 전류(Ids)는, 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL), 및, 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)에는 의존하지 않는다. 즉, 유기 EL 발광 소자(ELP)의 발광량(휘도)은, 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL), 및, 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)에 영향을 받지 않는다. 그리고, 제 (n,m)번째의 유기 EL 소자(10)의 휘도는, 이러한 드레인 전류(Ids)에 대응하는 값이다.
게다가, 이동도(μ)가 큰 소자 구동 트랜지스터(TDrv)일수록, 전위 보정값(△V)가 커지기 때문에, 식 (4)의 좌변의 전위차(Vgs)의 값이 작아진다. 따라서, 식 (5)에서, 이동도(μ)의 값이 크더라도, (VSig-VOfs-△V)2의 값이 작아지는 결과, 드레인 전류(Ids)를 보정할 수 있다. 즉, 이동도(μ)가 다른 소자 구동 트랜지스터(TDrv)를 이용하는 유기 EL 소자(10)에서도, 유기 EL 소자(10)에 동일한 전압(VSig)이 인가되면, 소자 구동 트랜지스터(TDrv)를 통해 흐르는 드레인 전류(Ids)는 서로 동일하게 되고, 그 결과, 유기 EL 발광 소자(ELP)를 통해 흐르며 유기 EL 발광 소자(ELP)의 휘도를 제어하는 드레인 전류(Ids)가 균일화된다. 즉, 동도(μ)의 편차 나아가서는, k의 편차에 기인하는 발광부의 휘도의 편차를 보정할 수 있다.
유기 EL 발광 소자(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 이 시점은, 기간(TP(5)-1)의 끝에 상당한다.
이상에 의해, 유기 EL 소자(10)인 제(n,m)번째의 부화소의 발광의 동작이 완료된다.
제 2의 실시예
제 2의 실시예도, 본 발명의 제 1의 실시예에 따른 유기 EL 표시 장치, 및, 본 발명의 제 1의 실시예에 따른 유기 EL 소자에 관한 것이다.
제 2의 실시예는 제 1의 실시예의 변형이다. 제 2의 실시예에 있어서는, 제 2의 서브 트랜지스터(TSig _2)가 제 2의 실드 전극을 더 구비하는 점에서 제 1의 실시예와 상위하다.
도 2는 제 2의 실시예의 유기 EL 표시 장치의 개념도로 참조될 수도 있다. 도 8은 제 2의 실시예의 구동 회로의 등가 회로도를 도시한다. 도 9의 (A)는, 제 2의 실시예에 따른 유기 EL 소자(10)의 일부분의 모식적인 일부 단면도를 도시하고, 도 9의 (B)는, 상술한 도 7의 (A)에 대응하는 도면이다. 즉, 도 9의 (B)는, 기간(TP(5)7) 동안, 영상 신호 기록 트랜지스터(TSig)가 오프 상태에 있을 때의, 제 2의 채널 형성 영역(34B) 부근의 상황을 모식적으로 도시한 도면이다.
제 2의 실시예의 구동 회로에서의 구동 동작의 타이밍 차트는 상술한 도 4와 마찬가지이다. 또한, 각 트랜지스터의 온/오프 상태 등도 상술한 도 5의 (A) 내지 (D) 및 도 6의 (A) 내지 (E)와 마찬가지이다. 이들 내용은, 후술하는 제 3의 실시예 내지 제 8의 실시예에서도 마찬가지이다.
도 8, 및, 도 9의 (A)에 도시하는 바와 같이, 제 2의 실시예의 구동 회로에서는, 제 2의 서브 트랜지스터(TSig _2)는, 제 1의 실시예에서 설명한 실드 전극(42) 외에, 또한, 제 2의 채널 형성 영역(34B)의 다른 쪽의 면과 제 2의 실드 전극(43) 사이에 끼인 실드 절연층(40)을 통해 제 2의 채널 형성 영역(34B)의 다른 쪽의 면과 대향하는 제 2의 실드 전극(43)을 갖고 있다. 이하, 실드 전극(42)과 제 2의 실드 전극(43)을 구분하기 위해, 실드 전극(42)을 제 1의 실드 전극(42)이라고 부르는 경우가 있다. 그리고, 제 2의 실드 전극(43)은, 절연층(40)에 마련된 콘택트 홀을 통하여, 공통 소스/드레인 영역(35C)에 접속되어 있다. 앞서 설명한 바와 같이, 공통 소스/드레인 영역(35C)은 제 1의 서브 트랜지스터(TSig _1)의 다른 쪽의 소스/드 레인 영역과 제 2의 서브 트랜지스터(TSig _2)의 한쪽의 소스/드레인 영역이 서로 중첩하는 영역이다. 제 2의 실드 전극(43)도, 제 1의 실드 전극(42)과 마찬가지로, 여러가지의 주지의 방법에 의해 형성할 수 있다.
상술한 제 2의 실드 전극(43)의 부가 이외에, 제 2의 실시예의 유기 EL 표시 장치, 이 유기 EL 표시 장치에 이용되는 유기 EL 소자(10), 및, 구동 회로의 구조 및 구성은 제 1의 실시예에서 설명한 것과 마찬가지이다. 또한, 제 2의 실시예의 유기 EL 소자에 이용되는 구동 회로에 의해 수행되는 동작이나 이 구동 회로를 구동시키기 위한 방법은, 제 1의 실시예에서 설명한 것과 같기 때문에, 설명을 생략한다.
제 2의 실시예에서는, 제 1의 실시예에서 설명한 제 1의 실드 전극(42) 외에, 공통 소스/드레인 영역(35C)에 접속된 제 2의 실드 전극(43)의 영향이 제 2의 채널 형성 영역(34B)에 미친다. 상술한 바와 같이, 오프 상태에서는, 공통 소스/드레인 영역(35C)의 전위는 제 1의 실드 전극(42)의 전위보다도 낮다. 이때문에, 제 1의 실시예에 대해, 제 2의 서브 트랜지스터(TSig _2)의 임계 전압이 마이너스측으로 시프트하는 정도가 상대적으로 약해진다. 이로써, 상술한 도 7의 (B)에서의 V2의 값이 V1측으로 시프트한다. 따라서, 제 2의 서브 트랜지스터(TSig _2)를 오프 상태로 하기 위해 게이트 전극(31B)에 인가하여야 할 전압의 절대치는, 제 1의 실시예보다도 작아진다. 이로써, 영상 신호 기록 트랜지스터(TSig)의 게이트 전극에 인가되는 신 호의 진폭을, 제 1의 실시예보다도 작게 설정할 수 있다. 이 경우, 상기 진폭은 이른바 온 전압과 오프 전압의 차이이다.
제 3의 실시예
제 3의 실시예도, 본 발명의 제 1의 실시예에 따른 유기 EL 표시 장치, 및, 본 발명의 제 1의 실시예에 따른 유기 EL 표시 장치에 이용되는 유기 EL 소자(10)에 관한 것이다.
제 3의 실시예도 제 1의 실시예의 변형이다. 제 3의 실시예에 있어서, 제 1의 서브 트랜지스터(TSig _1)가 제 3의 실드 전극을 더 구비하는 점이 제 1의 실시예와 상위하다.
도 2는 제 3의 실시예의 유기 EL 표시 장치의 개념도로 참조될 수도 있다. 도 10의 (A)는 제 3의 실시예의 구동 회로의 등가 회로도를 도시한다. 도 10의 (B)는, 제 3의 실시예에 따른 유기 EL 소자(10)의 일부분의 모식적인 일부 단면도이다.
도 10의 (A) 및 (B)에 도시하는 바와 같이, 제 3의 실시예의 구동 회로에서는, 제 1의 실시예에서 설명한 제 1의 실드 전극(42) 외에, 제 1의 서브 트랜지스터(TSig _1)가, 제 1의 채널 형성 영역(34A)의 다른 쪽의 면과 제 3의 실드 전극(44) 사이에 끼인 실드 절연층(40)을 통해 제 1의 서브 트랜지스터(TSig _1)의 제 1의(한쪽의) 채널 형성 영역(34A)의 다른 쪽의 면과 대향하는 제 3의 전극(44)을 더 구비한다. 제 3의 실드 전극(44)은, 제 1의 서브 트랜지스터(TSig _1)의 한쪽의 소스/드레인 영역(35A)에 접속되어 있다. 보다 구체적으로는, 제 3의 실시예에서는, 한쪽의 소스/드레인 영역(35A)과 접속되는 배선(38)으로부터의 연재부가 실드 전극(44)을 구성하고 있다. 제 3의 실드 전극(44)도, 제 1의 실드 전극(42)과 마찬가지로, 여러가지의 주지의 방법에 의해 형성할 수 있다.
상술한 제 3의 실드 전극(44)의 부가 이외에, 제 3의 실시예의 유기 EL 표시 장치, 유기 EL 표시 장치에 이용되는 유기 EL 소자(10), 및, 구동 회로의 구조 및 구성은 제 1의 실시예에서 설명한 것과 마찬가지이다. 또한, 제 3의 실시예의 유기 EL 소자에 이용되는 구동 회로에 의해 수행되는 동작이나 이 구동 회로를 구동시키기 위한 방법은, 제 1의 실시예에서 설명한 것과 같기 때문에, 설명을 생략한다.
제 3의 실시예에서는, 제 1의 실시예에서 설명한 효과에 더하여, 제 3의 실드 전극(44)의 영향에 의해, 제 1의 채널 형성 영역(34A)에 대해서도 제 1의 실시예에서 도 7을 참조하여 설명한 것과 같은 효과가 일어난다. 구체적으로는, 영상 신호 기록 트랜지스터(TSig)가 오프 상태에 있을 때의, 제 1의 채널 형성 영역(34A) 부근의 상황은, 도 7의 (A)에서, 부호 31B, 34B, 35B를 각각 부호 31A, 34A, 35A로 대치한 것으로 된다. 이로써, 제 1의 채널 형성 영역(34A)의 공통 소스/드레인 영역(35C)측에도 공핍층이 발생하기 때문에, 제 1의 채널 형성 영역(34A)과 공통 소스/드레인 영역(35C) 사이에 리크 전류가 흐르기 더 어려워진다.
제 1의 채널 형성 영역(34A)을 통한 리크 전류 등에 의해 공통 소스/드레인 영역(35C)의 전위가 변화하면, 그 영향은, 최종적으로는 제 1의 노드(ND1)의 전위에 미친다. 제 3의 실시예에서는, 리크 전류가 감소하기 때문에, 상술한 영향을 억제할 수 있다.
제 4의 실시예
제 4의 실시예도, 본 발명의 제 1의 실시예에 따른 유기 EL 표시 장치, 및, 본 발명의 제 1의 실시예에 따른 유기 EL 표시 장치에 이용되는 유기 EL 소자(10)에 관한 것이다.
제 4의 실시예도 제 1의 실시예의 변형이다. 제 4의 실시예와 제 1의 실시예의 차이점은, 제 4의 실시예에 있어서, 제 2의 서브 트랜지스터(TSig _2)가 제 2의 실드 전극(43)을 더 구비하며, 제 1의 서브 트랜지스터(TSig _1)가 제 3의 실드 전극(44) 및 제 4의 실드 전극(45)을 더 구비한다는 것이다.
도 2는 제 4의 실시예의 유기 EL 표시 장치의 개념도로 참조될 수도 있다. 제 4의 실시예에 따른 유기 EL 소자(10)에 이용되는 구동 회로의 등가 회로도를 도 11의 (A)에 도시한다. 도 11의 (B)는, 제 4의 실시예에 따른 유기 EL 소자(10)의 일부분의 모식적인 일부 단면도이다.
도 11의 (A) 및 (B)에 도시하는 바와 같이, 제 4의 실시예의 경우, 제 2의 서브 트랜지스터(TSig _2)는, 제 1의 실시예에서 설명한 제 1의 실드 전극(42) 외에, 제 2의 채널 형성 영역(34B)의 다른 쪽의 면과 제 2의 실드 전극(43) 사이에 끼인 실드 절연층(40)을 통해 제 2의 서브 트랜지스터(TSig _2)의 제 2의 채널 형성 영역(34B)의 다른 쪽의 면과 대향하는 제 2의 실드 전극(43)도 구비한다. 또한, 제 1의 서브 트랜지스터(TSig _1)는, 제 3의 실시예에서와 동일한 방식으로 제 3의 실드 전극(44)을 구비하며, 제 1의 채널 형성 영역(34A)의 다른 쪽의면과 제 4의 실드 전극(45) 사이에 끼인 실드 절연층(40)을 통해 제 1의 서브 트랜지스터(TSig _1)의 제 1의 채널 형성 영역(34A)의 다른 쪽의 면과 대향하는 제 4의 실드 전극(45)도 포함한다. 그리고, 제 2의 실드 전극(43)과 제 4의 실드 전극(45)은, 상술한 바와 같이, 제 1의 서브 트랜지스터(TSig _1)의 다른 쪽의 소스/드레인 영역과 제 2의 서브 트랜지스터(TSig _2)의 한쪽의 소스/드레인 영역이 서로 중첩하는 영역인 공통 소스/드레인 영역(35C)에 접속되어 있다. 또한, 제 3의 실드 전극(44)은, 제 1의 서브 트랜지스터(TSig_1)의 제 1의(한쪽의) 소스/드레인 영역(35A)에 접속되어 있다.
제 2의 실드 전극(43)의 구조나 접속은, 제 2의 실시예에서 설명한 것과 마찬가지이다. 한편, 제 3의 실드 전극(44)의 구조나 접속은, 제 3의 실시예에서 설명한 것과 마찬가지이다.
제 4의 실드 전극(45)은, 제 2의 실드 전극(43)과 마찬가지로, 영상 신호 기록 트랜지스터(TSig)의 공통 소스/드레인 영역(35C)에 접속되어 있다. 제 4의 실드 전극(45)도, 제 1의 실드 전극(42)과 마찬가지로, 여러가지의 주지의 방법에 의해 형성할 수 있다.
상술한 제 2의 실드 전극(43), 제 3의 실드 전극(44) 및 제 4의 실드 전극(45)의 부가를 제외하면, 제 4의 실시예의 유기 EL 표시 장치, 유기 EL 표시 장 치의 유기 EL 소자, 및, 유기 EL 소자의 구동 회로의 구조 및 구성은 제 1의 실시예에서 설명한 것과 마찬가지이다. 또한, 제 4의 실시예에 따른 유기 EL 소자의 구동 회로의 동작이나 구동 방법은, 제 1의 실시예에서 설명한 것과 같기 때문에, 설명을 생략한다.
제 4의 실시예의 제 2의 서브 트랜지스터(TSig _2)의 구성은, 제 2의 실시예의 제 2의 서브 트랜지스터(TSig _2)의 구성과 동일하다. 또한, 제 4의 실시예의 제 1의 서브 트랜지스터(TSig _1)도, 제 2의 실시예의 제 2의 서브 트랜지스터(TSig _2)와 같은 구성으로 되고, 제 1의 서브 트랜지스터(TSig _1)의 임계 전압이 마이너스측으로 시프트하는 정도가 상대적으로 약해진다. 따라서, 제 2의 실시예에서 설명한 것과 마찬가지로, 영상 신호 기록 트랜지스터(TSig)의 게이트 전극에 인가되는 신호의 진폭의 값을 작게 설정할 수 있다.
제 5의 실시예
후술하는 제 6의 실시예 내지 제 8의 실시예, 및, 제 10의 실시예는, 본 발명의 제 2의 실시예에 따른 유기 EL 표시 장치, 및, 본 발명의 제 2의 실시예에 따른 유기 EL 소자(10)에 관한 것이다. 또한, 제 5의 실시예 내지 제 8의 실시예와 상술한 제 1의 실시예 내지 제 4의 실시예의 대비의 편의상, 제 5의 실시예, 및, 후술하는 제 6의 실시예 내지 제 8의 실시예를, 5개의 트랜지스터와 하나의 커패시터로 이루어지는 구동 회로를 구비한 실시예로서 설명한다.
도 2는 제 5의 실시예의 유기 EL 표시 장치의 개념도로서 참조될 수도 있다. 제 5의 실시예에 따른 유기 EL 소자(10)의 구동 회로의 등가 회로도를 도 12의 (A)에 도시한다. 도 12의 (B)는, 제 5의 실시예에 따른 유기 EL 소자(10)의 제 1의 노드 초기화 트랜지스터(TND1)를 포함하는 모식적인 일부 단면도이다. 제 5의 실시예에 따른 유기 EL 소자(10)의 구동 회로에 포함된 제 1의 노드 초기화 트랜지스터(TND1)는, 제 1의 실시예에서 설명한 영상 신호 기록 트랜지스터(TSig)와 동일한 구조를 갖는다.
도 12의 (A)에 도시하는 바와 같이, 영상 신호 기록 트랜지스터(TSig)에서는,
(B-1) 영상 신호 기록 트랜지스터(TSig)의 한쪽의 소스/드레인 영역으로 기능하도록 영상 신호 기록 트랜지스터(TSig)의 한쪽에 마련된 소스/드레인 영역은, 데이터선(DTL)의 하나에 접속되고,
(B-2) 영상 신호 기록 트랜지스터(TSig)의 다른 쪽의 소스/드레인 영역으로 기능하도록 영상 신호 기록 트랜지스터(TSig)의 다른 쪽에 마련된 소스/드레인 영역은, 소자 구동 트랜지스터(TDrv)의 게이트 전극 및 커패시터(C1)의 다른 쪽의 전극에 접속되어, 제 1의 노드(ND1)를 구성하고,
(B-3) 영상 신호 기록 트랜지스터(TSig)의 게이트 전극은, 주사선(SCL)의 하나에 접속되어 있다.
후술하는 제 6의 실시예 내지 제 8의 실시예, 제 10의 실시예에서도, 영상 신호 기록 트랜지스터(TSig)의 접속은 제 5의 실시예의 것과 마찬가지이다.
도 12의 (B)에 도시하는 바와 같이, 제 5의 실시예에서의 구동 회로를 구성하는 트랜지스터 및 커패시터(C1)는 지지체(20)상에 형성되고, 유기 EL 발광 소자(ELP)는, 예를 들면, 층간 절연층(46)을 통하여, 구동 회로를 구성하는 트랜지스터 및 커패시터(C1)의 상방에 형성되어 있다. 후술하는 제 6의 실시예 내지 제 8의 실시예, 제 10의 실시예에 있어서의 트랜지스터, 커패시터(C1) 및 유기 EL 발광 소자(ELP)의 생성은, 제 5의 실시예에서와 동일하다.다. 또한, 도 12의 (B), 및, 후술하는 도 13의 (B), 도 14의 (B), 및, 도 15의 (B)에서는, 제 1의 노드 초기화 트랜지스터(TND1)만을 도시한다. 그 이유는, 제 1의 노드 초기화 트랜지스터(TND1) 이외의 트랜지스터가 은폐되어 보이지 않기 때문이다.
도 12의 (A)에 도시된 바와 같이, 구동 회로는 제 1의 노드 초기화 트랜지스터(TND1)를 구비하고 있다. 제 1의 노드 초기화 트랜지스터(TND1)는, 반도체층(133), 소스/드레인 영역, 및, 소스/드레인 영역 사이의 채널 형성 영역을 구비하고 있다. 도 12의 (A) 및 (B)에 도시하는 바와 같이, 제 5의 실시예에서는, 제 1의 노드 초기화 트랜지스터(TND1)는, 제 1의 서브 트랜지스터(TND1 _1)와 제 2의 서브 트랜지스터(TND1 _2)를 포함하는 듀얼 게이트 구조를 갖는다. 제 1의 서브 트랜지스터(TND1 _1)는 제 1의 게이트 전극(131A), 제 1의 소스/드레인 영역(135A) 및 제 1의 채널 형성 영역(134A)을 포함한다. 또한, 제 2의 서브 트랜지스터(TND1 _2)는 제 2의 게이트 전극(131B), 제 2의 소스/드레인 영역(135B) 및 제 2의 채널 형성 영역(134B)을 포함한다. 또한, 제 1의 서브 트랜지스터(TND1 _1)와 제 2의 서브 트랜지스터(TND1 _2)는 제 1의 서브 트랜지스터(TND1 _1)와 제 2의 서브 트랜지스터(TND1 _2)에 공통의 소스/드레인 영역으로서 사용될 공통 소스/드레인 영역(135C)을 공유한다. 도 12의 (B)에 도시된 바와 같이, 제 1의 채널 형성 영역(134A)은 제 1의 소스/드레인 영역(135A)과 공통 소스/드레인 영역(135C) 사이에 마련되고 제 2의 채널 형성 영역(134B)은 공통 소스/드레인 영역(135C)과 제 2의 소스/드레인 영역(135B) 사이에 마련된다. 후술될 제 6 내지 제 8의 실시예의 구성은 상술된 제 5의 실시예의 구성과 동일하다.
도 12의 (B)에 도시된 바와 같이, 제 1의 소스/드레인 영역(135A) 제 2의 소스/드레인 영역(135B), 및 공통 소스/드레인 영역(135C)은, 각각, 반도체층(133)에 마련된 영역이다. 공통 소스/드레인 영역(135C)은, 제 1의 노드 초기화 트랜지스터(TND1 _1)의 다른 쪽의 소스/드레인 영역과 제 2의 노드 초기화 트랜지스터(TND1 _2)의 한쪽의 소스/드레인 영역이 중첩하는 영역이다. 제 1의 서브 트랜지스터(TND1 _1)의 제 1의(한쪽의) 소스/드레인 영역(135A)은, 제 1의 노드 초기화 전압 공급선(PSND1)(도 12의 (B)에서는, 배선(138)에 상당한다)에 접속되어 있다. 제 2의 서브 트랜지스터(TND1 _2)의 제 2의(다른 쪽의) 소스/드레인 영역(135B)은, 제 1의 노드(ND1)에 접속되어 있다. 보다 구체적으로는, 제 2의 서브 트랜지스터(TND1 _2)의 제 2의(다른 쪽의) 소스/드레인 영역(135B)은 도 12의 (B)에 도시된 커패시터(C1)의 다른 쪽의 전극(36)인 제 1의 노드(ND1)에 접속되어 있다. 따라서, 제 2의 서브 트랜지스터(TND1_2)의 제 2의(다른 쪽의) 소스/드레인 영역(135B)도, 실질적으로 제 1의 노드(ND1)를 구성한다. 제 1의 서브 트랜지스터(TND1 _1)의 제 1의 게이트 전극(131A), 및, 제 2의 서브 트랜지스터(TND1 _2)의 제 2의 게이트 전극(131B)은, 제 1의 노드 초기화 트랜지스터 제어선(AZND1)에 접속되어 있다. 제 1의 서브 트랜지스터(TND1 _1)의 제 1의 게이트 전극(131A)은, 제 1의 채널 형성 영역(134A)의 한 쪽의 면과 제 1의 게이트 전극(131A) 사이에 끼인 게이트 절연층(132)을 통해 제 1의 서브 트랜지스터(TND1 _1)의 제 1의 채널 형성 영역(134A)의 한 쪽의 면과 대향한다. 마찬가지로, 제 2의 서브 트랜지스터(TND1 _2)의 제 2의 게이트 전극(131B)은, 제 2의 채널 형성 영역(134B)의 한 쪽의 면과 제 2의 게이트 전극(131A) 사이에 끼인 게이트 절연층(132)을 통해 제 2의 서브 트랜지스터(TND1 _2)의 제 2의 채널 형성 영역(134B)의 한 쪽의 면과 대향한다. 이 설명은, 후술하는 제 6의 실시예 내지 제 8의 실시예, 제 10의 실시예에서도 마찬가지이다.
그리고, 제 2의 서브 트랜지스터(TND1 _2)는, 제 2의 채널 형성 영역(134B)의 다른 쪽의 면과 실드 전극(142) 사이에 끼인 실드 절연층(40)을 통해 제 2의 서브 트랜지스터(TND1 _2)의 제 2의 채널 형성 영역(134B)의 다른 쪽의 면과 대향하는 실드 전극(142)을 구비한다. 실드 전극(142)은, 제 2의 서브 트랜지스터(TND1 _2)의 제 2의(다른 쪽의) 소스/드레인 영역(135B)에 접속되어 있다. 보다 구체적으로는, 제 5의 실시예에서는, 제 2의(다른 쪽의) 소스/드레인 영역(135B)과 접속되는 배선(141)으로부터의 연재부가 실드 전극(142)을 구성하고 있다. 후술하는 제 6의 실시예 내지 제 8의 실시예의 구성은 제 5의 실시예의 상술한 구성과 마찬가지이다.
또한, 소자 구동 트랜지스터(TDrv)를 포함하는 다른 트랜지스터도 상기에서 설명한 것과 마찬가지로 반도체층, 게이트 절연막, 게이트 전극을 포함하는 구성을 갖는다. 또한, 후술하는 제 6의 실시예 내지 제 8의 실시예, 제 10의 실시예의 다른 트랜지스터도 제 5의 실시예의 다른 트랜지스터와 동일한 구성을 갖는다.
한편, 제 5의 실시예의 커패시터(C1)에 대한 설명은, 제 1의 실시예에서 설명에서, 게이트 절연층(32)이 게이트 절연층(132)으로 대체된 것을 제외하면, 제 1의 실시예의 커패시터(C1)에 대한 설명과 동일하기 때문에, 생략한다. 후술하는 제 6의 실시예 내지 제 8의 실시예, 제 10의 실시예에서도 마찬가지이다.
제 1의 노드 초기화 트랜지스터(TND1)의 온/오프 동작은, 제 1의 노드 초기화 트랜지스터(TND1)의 게이트 전극(131A, 131B)에 접속된 제 1의 노드 초기화 트랜지스터 제어선(AZND1)에 의해 제어된다. 제 1의 노드 초기화 전압 공급선(PSND1)에는, 제 1의 노드 초기화하기 위한 전압(VOfs)이 인가된다. 이 설명은, 후술하는 제 6의 실시예 내지 제 8의 실시예, 제 10의 실시예에서도 마찬가지이다.
제 5의 실시예의 유기 EL 표시 장치, 유기 EL 소자(10), 및 유기 EL 소자에 이용되는 구동 회로의 구성 요소의 구조 및 구성은, 제 1의 실시예의 것과 동일하다. 또한, 제 5의 실시예의 구동 회로의 동작이나 구동 방법은, 제 1의 실시예에서 설명한 것과 같기 때문에, 설명을 생략한다. 이 설명은, 후술하는 제 6의 실시예 내지 제 8의 실시예에서도 마찬가지이다.
제 5의 실시예에 따른 유기 EL 소자의 구동 회로에서 이용되는 제 1의 노드 초기화 트랜지스터(TND1)가 온 상태로부터 오프 상태로 될 때에는, 제 1의 실시예에서 영상 신호 기록 트랜지스터(TSig)에 관해 설명한 것과 실질적으로 같은 현상이 일어난다. 또한, 제 1의 노드 초기화 트랜지스터(TND1)의 온 상태란 제 1의 서브 트랜지스터(TND1_1)와 제 2의 서브 트랜지스터(TND1 _2)의 쌍방이 온 상태인 것을 의미하고, 제 1의 노드 초기화 트랜지스터(TND1)의 오프 상태란, 제 1의 서브 트랜지스터(TND1 _1)와 제 2의 서브 트랜지스터(TND1 _2)의 적어도 한쪽이 오프 상태인 것을 의미한다. 즉, 제 1의 서브 트랜지스터(TND1 _1)의 제 1의(한쪽의) 소스/드레인 영역(135A)의 전위와 제 2의 서브 트랜지스터(TND1 _2)의 제 2의(다른 쪽의) 소스/드레인 영역(135B)의 전위에 대해, 공통 소스/드레인 영역(135C)의 전위는 상대적으로 마이너스측으로 변화한다. 따라서, 이 상태에서는, 공통 소스/드레인 영역(135C)은 제 1의 서브 트랜지스터(TND1 _1)와 제 2의 서브 트랜지스터(TND1 _2)에 공통인 소스 영 역이 되고, 제 1의(한쪽의) 소스/드레인 영역(135A)은 제 1의 서브 트랜지스터(TND1 _1)의 드레인 영역이 되고 제 2의(다른 쪽의) 소스/드레인 영역(135B)은 제 2의 서브 트랜지스터(TND1 _2)의 드레인 영역이 된다.
그리고, 제 1의 실시예에서 설명한 것과 마찬가지로, 제 2의 채널 형성 영역(134B)의 캐리어(이 경우, 전자)는, 실드 전극(142)에 의해 끌어당겨진다. 이로써, 제 2의 채널 형성 영역(134B)의 공통 소스/드레인 영역(135C)측에 공핍층이 발생하기 때문에, 제 2의 채널 형성 영역(134B)과 공통 소스/드레인 영역(135C) 사이에서 리크 전류가 흐르기 더 어려워진다. 상술한 바와 같이, 제 2의 채널 형성 영역(134B)은, 실질적으로 제 1의 노드(ND1)를 구성하는 제 2의(다른 쪽의) 소스/드레인 영역(135B)측의 채널 형성 영역이다. 따라서, 제 1의 노드(ND1)를 통한 커패시터(C1)의 전하량의 변동을 효과적으로 억제할 수 있다.
실드 전극(142)을 부가함에 의한 전류-전압 특성의 변화는, 제 1의 실시예에서, 도 7의 (B)를 참조하여 설명한 것과 같기 때문에, 설명을 생략한다.
또한, 도 12의 (A)에서는, 영상 신호 기록 트랜지스터(TSig)를 이른바 싱글 게이트 구조의 트랜지스터로 하였지만, 이것으로 제한되는 것은 아니다. 제 5의 실시예에 따른 유기 EL 소자에서 이용되는 영상 신호 기록 트랜지스터(TSig)는, 상술한 제 1의 실시예 내지 제 4의 실시예에서와 같이 듀얼 게이트 구조의 트랜지스터로 설계될 수도 있다. 도 13, 도 14, 도 15, 도 31을 참조하여 후술하는 제 6의 실 시예 내지 제 8의 실시예 및 제 10의 실시예에 따른 유기 EL 소자에서 이용되는 영상 신호 기록 트랜지스터(TSig)도 제 1 내지 제 4의 실시예에서와 같이 듀얼 게이트 구조의 트랜지스터로 설계될 수 있다.
제 6의 실시예
제 6의 실시예도, 본 발명의 제 2의 실시예에 따른 유기 EL 표시 장치, 및, 본 발명의 제 2의 실시예에 따른 유기 EL 소자(10)에 관한 것이다.
도 2는 제 6의 실시예의 유기 EL 표시 장치의 개념도로 참조될 수도 있다. 제 6의 실시예에 따른 유기 EL 소자(10)의 구동 회로의 등가 회로도를 도 13의 (A)에 도시한다. 도 13의 (B)는, 제 6의 실시예에 따른 유기 EL 소자(10)의 제 1의 노드 초기화 트랜지스터(TND1)를 포함하는 모식적인 일부 단면도이다. 제 6의 실시예에 따른 유기 EL 소자(1O)에 이용되는 구동 회로에 포함되는 제 1의 노드 초기화 트랜지스터(TND1)는, 앞서 설명한 제 2의 실시예의 영상 신호 기록 트랜지스터(TSig)와 같은 구조를 갖는다.
도 13의 (A) 및 (B)에 도시하는 바와 같이, 제 6의 실시예의 구동 회로에서는, 제 2의 서브 트랜지스터(TND1 _2)는, 제 5의 실시예에서 설명한 실드 전극(142) 외에, 또한, 제 2의 채널 형성 영역(134B)의 다른 쪽의 면과 제 2의 실드 전극(143) 사이에 끼인 실드 절연층(140)을 통해 제 2의 서브 트랜지스터(TND1 _2)의 제 2의 채널 형성 영역(134B)의 다른 쪽의 면과 대향하는 제 2의 실드 전극(143)을 갖 고 있다. 이하, 실드 전극(142)과 제 2의 실드 전극(143)을 구분하기 위해, 실드 전극(142)을 제 1의 실드 전극(142)이라고 칭하기도 한다. 그리고, 제 2의 실드 전극(143)은, 절연층(140)에 마련된 콘택트 홀을 통하여, 공통 소스/드레인 영역(135C)에 접속되어 있다. 앞서 설명한 바와 같이, 공통 소스/드레인 영역(135C)은 제 1의 서브 트랜지스터(TND1 _1)의 다른 쪽의 소스/드레인 영역과 제 2의 서브 트랜지스터(TND1_2)의 한쪽의 소스/드레인 영역이 서로 중첩하는 영역이다. 제 2의 실드 전극(143)도, 제 1의 실드 전극(142)과 마찬가지로, 여러가지의 주지의 방법에 의해 형성할 수 있다.
그리고, 제 6의 실시예에서는, 제 5의 실시예에서 설명한 제 1의 실드 전극(142) 외에, 공통 소스/드레인 영역(135C)에 접속된 제 2의 실드 전극(143)의 영향이 제 2의 채널 형성 영역(134B)에 미친다. 상술한 바와 같이, 오프 상태에서, 공통 소스/드레인 영역(135C)의 전위는 제 1의 실드 전극(142)의 전위보다 낮다. 따라서, 제 5의 실시예와 비교하여, 제 2 실시예에서와 마찬가지로, 제 2의 서브 트랜지스터(TND1_2)의 임계 전압이 마이너스측으로 시프트하는 정도가 상대적으로 약해진다. 이로써, 제 2의 실시예에서 설명한 것과 마찬가지로, 제 2의 서브 트랜지스터(TND1 _2)를 오프 상태로 하기 위해 게이트 전극(131B)에 인가하여야 할 전압의 절대치는, 제 5의 실시예에서 보다도 작아진다. 이로써 제 1의 노드 초기화 트랜지스터(TND1)의 게이트 전극에 인가되는 신호의 진폭의 값을, 제 5의 실시예보다도 작 게 설정할 수 있다.
제 7의 실시예
제 7의 실시예도, 본 발명의 제 2의 실시예에 따른 유기 EL 표시 장치, 및, 본 발명의 제 2의 실시예에 따른 유기 EL 소자(10)에 관한 것이다.
도 2는 제 7의 실시예의 유기 EL 표시 장치의 개념도로서 참조될 수도 있다. 제 7의 실시예에 따른 유기 EL 소자(10)의 구동 회로의 등가 회로도를 도 14의 (A)에 도시한다. 도 14의 (B)는, 제 7의 실시예에 따른 유기 EL 소자(10)의 제 1의 노드 초기화 트랜지스터(TND1)를 포함하는 모식적인 일부 단면도이다. 제 7의 실시예에 따른 유기 EL 소자(10)의 구동 회로에 포함된 제 1의 노드 초기화 트랜지스터(TND1)는, 제 3의 실시예에서 설명한 영상 신호 기록 트랜지스터(TSig)와 동일한 구조를 갖는다.
도 14의 (A) 및 (B)에 도시하는 바와 같이, 제 7의 실시예의 구동 회로에서는, 제 5의 실시예에서 설명한 제 1의 실드 전극(142) 외에, 제 1의 서브 트랜지스터(TND1 _1)가, 제 1의 채널 형성 영역(134A)의 다른 쪽의 면과 제 3의 실드 전극(144) 사이에 끼인 실드 절연층(140)을 통해 제 1의 서브 트랜지스터(TND1 _1)의 제 1의 채널 형성 영역(134A)의 다른 쪽의 면과 대향하는 제 3의 실드 전극(144)을 더 구비한다. 보다 구체적으로는, 제 7의 실시예에서는, 제 1의(한쪽의) 소스/드레인 영역(135A)과 접속되는 배선(138)으로부터의 연재부가 실드 전극(144)을 구성하고 있다. 제 1의 실드 전극(142)과 마찬가지로, 제 3의 실드 전극(144)도 여러가지의 주지의 방법에 의해 형성할 수 있다.
제 5의 실시예에서 설명한 것과 마찬가지로, 제 7의 실시예에서는, 제 3의 실드 전극(144)의 영향에 의해, 제 1의 채널 형성 영역(134A)에 대해서도 제 1의 실시예에서 도 7의 (A) 및 (B)를 참조하여 설명한 것과 같은 효과가 일어난다. 이로써, 제 1의 채널 형성 영역(134A)의 공통 소스/드레인 영역(135C)측에도 공핍층이 발생하기 때문에, 제 1의 채널 형성 영역(134A)과 공통 소스/드레인 영역(135C) 사이에서 리크 전류가 흐르기 더 어려워진다.
제 3의 실시예에서 설명한 것과 마찬가지로, 제 1의 채널 형성 영역(134A)을 통한 리크 전류 등에 의해 공통 소스/드레인 영역(135C)의 전위가 변화하면, 그 영향은, 최종적으로는 제 1의 노드(ND1)의 전위에 미친다. 제 7의 실시예에서는, 제 1의 채널 형성 영역(134A)을 통한 리크 전류가 감소하기 때문에, 상술한 영향을 억제할 수 있다.
제 8의 실시예
제 8의 실시예도, 본 발명의 제 2의 실시예에 따른 유기 EL 표시 장치, 및, 본 발명의 제 2의 실시예에 따른 유기 EL 소자(10)에 관한 것이다.
도 2는 제 8의 실시예의 유기 EL 표시 장치의 개념도로서 참조될 수도 있다. 제 8의 실시예에 유기 EL 소자(10)의 구동 회로의 등가 회로도를 도 15의 (A)에 도시한다. 도 15의 (B)는, 제 8의 실시예에 따른 유기 EL 소자(10)의 제 1의 노드 초기화 트랜지스터(TND1)를 포함하는 모식적인 일부 단면도이다. 제 8의 실시예에 따 른 유기 EL 소자(10)의 구동 회로의 제 1의 노드 초기화 트랜지스터(TND1)는, 제 4의 실시예에서 설명한 영상 신호 기록 트랜지스터(TSig)와 동일한 구조를 갖는다.
도 15의 (A) 및 (B)에 도시하는 바와 같이, 제 8의 실시예에서는, 제 2의 서브 트랜지스터(TND1 _2)가 상술한 제 5의 실시예에서와 마찬가지로 제 1의 실드 전극(142)을 구비하고, 또한, 제 2의 채널 형성 영역(134B)의 다른 쪽의 면과 제 2의 실드 전극(143) 사이에 끼인 실드 절연층(140)을 통해 제 2의 서브 트랜지스터(TND1 _2)의 제 2의 채널 형성 영역(134B)의 다른 쪽의 면과 대향하는 제 2의 실드 전극(143)도 구비한다. 또한, 제 1의 서브 트랜지스터(TND1 _2)는 제 7의 실시예의 제 3의 실드 전극(144)과 제 1의 채널 형성 영역(134A)의 다른 쪽의 면과 제 4의 실드 전극(145) 사이에 끼인 실드 절연층(140)을 통해 제 1의 서브 트랜지스터(TND1 _2)의 제 1의 채널 형성 영역(134A)의 다른 쪽의 면과 대향하는 제 4의 실드 전극을 구비한다. 제 2의 실드 전극(143)과 제 4의 실드 전극(145)는, 앞서 설명한 바와 같이, 제 1의 서브 트랜지스터(TND1 _1)의 다른 쪽의 소스/드레인 영역과 제 2의 서브 트랜지스터(TND1 _2)의 한쪽의 소스/드레인 영역이 중첩하는 영역인 공통 소스/드레인 영역(135C)에 접속되어 있다. 또한, 제 3의 실드 전극(144)은, 제 1의 서브 트랜지스터(TND1 _1)의 제 1의(한쪽의) 소스/드레인 영역(135A)에 접속되어 있다.
제 2의 실드 전극(143)의 구조나 접속은, 제 6의 실시예에서 설명한 것과 마 찬가지이다. 제 3의 실드 전극(144)의 구조나 접속은, 제 7의 실시예에서 설명한 것과 마찬가지이다.
제 4의 실드 전극(145)은, 제 2의 실드 전극(143)과 마찬가지로, 제 1의 노드 초기화 트랜지스터(TND1)의 공통 소스/드레인 영역(135C)에 접속되어 있다. 제 1의 실드 전극(142)과 마찬가지로, 제 4의 실드 전극(145)도 여러가지의 주지의 방법에 의해 형성할 수 있다.
제 8의 실시예의 제 2의 서브 트랜지스터(TND1 _2)의 구성은, 제 6의 실시예의 제 2의 서브 트랜지스터(TND1 _2)의 구성과 동일하다. 또한, 제 8의 실시예의 제 1의 서브 트랜지스터(TND1 _1)의 구성도 제 6의 실시예의 제 2의 서브 트랜지스터(TND1 _2)의 구성과 동일하다. 따라서, 제 1의 서브 트랜지스터(TND1 _1)의 임계 전압이 마이너스측으로 시프트하는 정도가 상대적으로 약해진다. 따라서, 제 2의 실시예에서 설명한 것과 마찬가지로, 제 1의 노드 초기화 트랜지스터(TND1)의 게이트 전극에 인가되는 신호의 진폭의 값을 작게 설정할 수 있다.
제 9의 실시예
이하, 본 발명의 제 1의 실시예에 따른 유기 EL 표시 장치, 및, 본 발명의 제 1의 실시예에 따른 유기 EL 소자(10)의 여러가지의 변형예에 관해 설명한다.
상술한 제 1의 실시예 내지 제 4의 실시예에 따른 유기 EL 소자의 구동 회로는 5개의 트랜지스터와 하나의 커패시터를 구비하는 것으로 하여 설명하였다. 도 16에 등가 회로도를 도시하는 제 1의 변형예는, 구동 회로가 4개의 트랜지스터와 하나의 커패시터를 구비하는 구성이다. 도 21에 등가 회로도를 도시하는 제 2의 변형예는, 구동 회로가 3개의 트랜지스터와 하나의 커패시터를 구비하는 구성이다. 도 26에 등가 회로도를 도시하는 제 3의 변형예는, 구동 회로가 2개의 트랜지스터와 하나의 커패시터를 구비하는 구성의 예이다.
이들의 변형예에서, 영상 신호 기록 트랜지스터(TSig)의 구조는, 제 1의 실시예 내지 제 4의 실시예의 영상 신호 기록 트랜지스터(TSig)의 구조로 할 수 있다. 그러나, 편의를 위해, 도 16, 도 21, 및, 도 26에 도시하는 제 1 내지 제 3의 변형예의 등가 회로에서, 영상 신호 기록 트랜지스터(TSig)는 제 1의 실시예의 영상 신호 기록 트랜지스터(TSig)와 동일한 구조로 설계된다. 물론, 변형예 각각의 영상 신호 기록 트랜지스터(TSig)가 제 1의 실시예의 영상 신호 기록 트랜지스터(TSig)의 구조와 동일한 구조로 설명될 필요는 없다. 상술한 바와 같이, 제 1의 실시예의 영상 신호 기록 트랜지스터(TSig)는 제 1의 노드(ND1)에 가까운 측에 실드 전극을 구비한다.
제 1의 변형예 : 4 Tr /1C 구동 회로
4개의 트랜지스터와 하나의 커패시터를 포함하는 4Tr/1C 구동 회로의 등가 회로도를 도 16에 도시하고, 4Tr/1C 구동 회로를 이용하는 유기 EL 표시 장치의 개념도를 도 17에 도시하고, 4Tr/1C 구동 회로의 타이밍 차트를 모식적으로 도 18에 도시한다. 도 19의 (A) 내지 (D) 및 도 20의 (A) 내지 (D)는 4Tr/1C 구동 회로에 이용되는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시한다. 또한, 도 19의 (A) 내지 (D) 및 도 20의 (A) 내지 (E)에서는, 편의상, 구동 트랜지스터를 제외한 각 트랜지스터를, 싱글 게이트 구조인지 듀얼 게이트 구조인지에 관계없이, 하나의 스위치로 표현하였다.
이 4Tr/1C 구동 회로에서는, 제 1의 노드 초기화 트랜지스터(TND1)가 생략되어 있다. 즉, 이 4Tr/1C 구동 회로는, 영상 신호 기록 트랜지스터(TSig), 소자 구동 트랜지스터(TDrv), 발광 제어 트랜지스터(TEL_C), 제 2의 노드 초기화 트랜지스터(TND2)의 4개의 트랜지스터와, 하나의 커패시터(C1)로 구성되어 있다.
발광 제어 트랜지스터( T EL _C )
4Tr/1C 구동 회로의 발광 제어 트랜지스터(TEL _C)의 구성은, 제 1의 실시예에서 설명한 발광 제어 트랜지스터(TEL _C)의 구성과 같기 때문에, 상세한 설명은 생략한다.
소자 구동 트랜지스터( T Drv )
4Tr/1C 구동 회로의 소자 구동 트랜지스터(TDrv)의 구성은, 제 1의 실시예에서 설명한 소자 구동 트랜지스터(TDrv)의 구성과 같기 때문에, 상세한 설명은 생략한다.
제 2의 노드 초기화 트랜지스터( T ND2 )
4Tr/1C 구동 회로의 제 2의 노드 초기화 트랜지스터(TND2)의 구성은, 제 1의 실시예에서 설명한 제 2의 노드 초기화 트랜지스터(TND2)의 구성과 같기 때문에, 상세한 설명은 생략한다.
영상 신호 기록 트랜지스터( T Sig )
4Tr/1C 구동 회로의 영상 신호 기록 트랜지스터(TSig)의 구성은, 제 1의 실시예에서 설명한 영상 신호 기록 트랜지스터(TSig)의 구성과 같기 때문에, 상세한 설명은 생략한다. 제 1의 실시예의 설명에서 설명한 바와 같이, 영상 신호 기록 트랜지스터(TSig)의 한쪽의 소스/드레인 영역은, 데이터선(DTL)에 접속된다. 그러나, 4Tr/1C 구동 회로의 경우, 영상 신호 출력 회로(102)가 데이터선(DTL)을 통해 영상 신호 기록 트랜지스터(TSig)의 한쪽의 소스/드레인 영역으로, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)뿐만 아니라, 소자 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs)도 공급한다. 영상 신호 출력 회로(102)가 두 개의 상이한 신호를 영상 신호 기록 트랜지스터(TSig)에 공급하는 것에 의해, 영상 신호 기록 트랜지스터(TSig)가 제 1의 실시예에서 설명된 영상 신호 기록 트랜지스터(TSig)와 다르게 동작하게 된다. 또한, 영상 신호 출력 회 로(102)로부터, 데이터선(DTL)을 통하여, 전압(VSig)과 전압(VOfs) 외에, 여러가지 신호와 전압이 영상 신호 기록 트랜지스터(TSig)의 한쪽의 소스/드레인 영역에 공급되어도 좋다. 전압(VSig) 이외의 상기 여러가지 신호와 전압은 프리차지 구동을 위한 신호를 포함한다.
유기 EL 발광 소자( ELP )
4Tr/1C 구동 회로의 유기 EL 발광 소자(ELP)의 구성은, 제 1의 실시예에서 설명한 유기 EL 발광 소자(ELP)의 구성과 같기 때문에, 상세한 설명은 생략한다.
이하, 4Tr/1C 구동 회로의 동작 설명을 행한다.
기간( TP (4) -1 )(도 18, 및, 도 19의 (A) 참조)
이 기간(TP(4)-1)에 수행되는 동작은, 예를 들면, 앞의 표시 프레임에서 수행되는 동작이고, 제 1의 실시예에서 설명한 기간(TP(5)-1)에 수행되는 동작과 같은 동작이다.
도 18에 도시하는 기간(TP(4)0) 내지 기간(TP(4)4)은, 도 4에 도시하는 기간(TP(5)0) 내지 기간(TP(5)4)에 대응하는 기간이고, 다음의 신호 기록 처리가 행하여지기 직전까지의 동작 기간이다. 기간(TP(4)0) 내지 기간(TP(4)4)에 수행되는 동작은 제 1의 실시예에 의해 수행되는 동작과 동일하다. 구체적으로는, 기간(TP(4)4)에서, 제 (n,m)번째 유기 EL 소자(10)는 원칙적으로 비발광 상태에 있다. 단, 제 1 의 변형예의 경우, 4Tr/1C 구동 회로의 동작에서, 도 18에 도시하는 기간(TP(4)5) 내지 기간(TP(4)6) 외에, 기간(TP(4)2) 내지 기간(TP(4)4)도 제 m번째의 수평 주사 기간에 포함되는 점에서, 제 1의 변형예에 의해 수행되는 동작과 제 1의 실시예에 의해 수행되는 동작은 서로 다르다. 또한, 설명의 편의를 위해, 기간(TP(4)2)의 시작, 및, 기간(TP(4)6)의 종료는, 각각, 제 m번째의 수평 주사 기간의 시작, 및, 종료에 일치하는 것으로 하여 설명한다.
이하, 기간(TP(4)0) 내지 기간(TP(4)4)의 각 기간에 관해, 설명한다. 또한, 제 1의 실시예에서 설명한 것과 마찬가지로, 기간(TP(4)1)의 시작이나, 기간(TP(4)1) 내지 기간(TP(4)4)의 각 길이는, 유기 EL 표시 장치의 설계에 따라 적절히 설정하면 좋다.
기간( TP (4) 0 )
이 기간(TP(4)0)은, 예를 들면, 현재 표시 프레임에 대해 수행되는 동작에 할당된 기간이다. 이 동작은 제 1의 실시예에서 설명한 기간(TP(5)0)에 수행되는 동작과 실질적으로 같은 동작이다.
기간( TP (4) 1 )(도 19의 (B) 참조)
이 기간(TP(4)1)은, 제 1의 실시예에서 설명한 기간(TP(5)1)에 상당한다. 이 기간(TP(4)1)에서, 후술하는 임계 전압 캔슬 처리를 행하기 위한 전처리가 행하여진다. 기간(TP(4)1)의 시작시, 제 2의 노드 초기화 트랜지스터 제어 회로(105)의 동작에 의거하여 제 2의 노드 초기화 트랜지스터 제어선(AZND2)을 하이 레벨로 함에 의해, 제 2의 노드 초기화 트랜지스터(TND2)를 온 상태로 한다. 그 결과, 제 2의 노드(ND2)의 전위는, VSS(예를 들면, -10볼트)가 된다. 또한, 제 2의 노드(ND2)의 전위 저하를 따르도록, 부유 상태의 제 1의 노드(ND1)(소자 구동 트랜지스터(TDrv)의 게이트 전극)의 전위도 저하된다. 또한, 기간(TP(4)1)에서의 제 1의 노드(ND1)의 전위는 기간(TP(4)-1)에서의 제 1의 노드(ND1)의 전위에 의해 영향을 받고, 기간(TP(4)1)에서의 제 1의 노드(ND1)의 전위는 전 프레임에 생성된 전압(VSig)의 크기에 의해 결정된다. 따라서, 기간(TP(4)1)에서의 제 1의 노드(ND1)의 전위는 일정한 값을 취하는 것이 아니다.
(기간- TP (4) 2 )(도 19의 (C) 참조)
그 후, 영상 신호 출력 회로(102)의 동작에 의거하여 데이터선(DTL)의 전위를 0볼트의 전압(VOfs)으로 하고, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 온 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위는, VOfs(예를 들면, 0볼트)가 된다. 제 2의 노드(ND2) 의 전위는 VSS(예를 들면, -10볼트)를 유지한다. 그 후, 제 2의 노드 초기화 트랜지스터 제어 회로(105)의 동작에 의거하여 제 2의 노드 초기화 트랜지스터 제어선(AZND2)을 로우 레벨로 함에 의해, 제 2의 노드 초기화 트랜지스터(TND2)를 오프 상태로 한다.
또한, 기간(TP(4)1)의 시작과 함께, 또는, 기간(TP(4)1)의 도중에, 영상 신호 기록 트랜지스터(TSig)를 온 상태로 하여도 좋다.
이상의 처리에 의해, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth) 이상이 되고, 소자 구동 트랜지스터(TDrv)는 온 상태가 된다.
기간( TP (4) 3 )(도 19의 (D) 참조
그 다음, 후속하는 기간(TP(4)3) 동안, 임계 전압 캔슬 처리가 행하여진다. 즉, 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지한 채로, 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여 발광 제어 트랜지스터 제어선(CLEL_C)을 하이 레벨로 함에 의해, 발광 제어 트랜지스터(TEL_C)를 온 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위는 변화하지 않지만(VOfs=0볼트를 유지), 제 1의 노드(ND1)의 전위로부터 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)을 뺀 전위를 향하여, 제 2 의 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2의 노드(ND2)의 전위가 상승한다. 그리고, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)에 도달하면, 소자 구동 트랜지스터(TDrv)가 오프 상태가 된다. 구체적으로는, 부유 상태의 제 2의 노드(ND2)의 전위가 (VOfs-Vth)=-3볼트의 전압차에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 여기서, 상술한 식 (2)이 보증되어 있으면, 환언하면, 식 (2)를 만족하도록 전위를 선택, 결정하여 두면, 유기 EL 발광 소자(ELP)가 발광하는 일은 없다.
이 기간(TP(4)3)에서는, 제 2의 노드(ND2)의 전위는, 최종적으로 (VOfs-Vth)가 된다. 즉, 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth), 및, 소자 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs)에만 의존하여, 제 2의 노드(ND2)의 전위는 결정된다. 다시 말하면, 제 2의 노드(ND2)의 전위는 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL)과는 관계가 없다.
기간( TP (4) 4 )(도 20의 (A) 참조)
그 다음 후속하는 기간(TP(4)4)에서, 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지한 채로, 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여 발광 제어 트랜지스터 제어선(CLEL_C)을 로우 레벨로 함에 의해, 발광 제어 트랜지스 터(TEL_C)를 오프 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위는 변화하지 않고(VOfs=0볼트를 유지), 부유 상태의 제 2의 노드(ND2)의 전위도, 실질상, 변화하지 않고, (VOfs-Vth)=-3볼트를 유지한다. 실제로는, 부유 상태의 제 2의 노드(ND2)의 전위는 기생 용량 등의 정전 결합에 의해 전위 변화가 생길 수 있지만, 통상, 이들은 무시할 수 있다.
뒤이어, 기간(TP(4)5) 내지 기간(TP(4)7)의 각각에 관해 설명한다. 기간(TP(4)5) 내지 기간(TP(4)7)에 수행되는 동작은 제 1의 실시예에서 설명한 기간(TP(5)5) 내지 기간(TP(5)7)에 수행되는 동작과 실질적으로 동일하다.
기간( TP (4) 5 )(도 20의 (B) 참조)
그 다음, 후속하는 기간(TP(4)5)에서, 소자 구동 트랜지스터(TDrv)에 대한 신호 기록 처리를 실행한다. 구체적으로는, 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지하고, 제 2의 노드 초기화 트랜지스터(TND2), 및, 발광 제어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 영상 신호 출력 회로(102)의 동작에 의거하여 데이터선(DTL)의 전위를, VOfs로부터, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 전환한다. 그 결과, 제 1의 노드(ND1)의 전위는, VSig로 상승한다. 또한, 영상 신호 기록 트랜지스터(TSig)를, 일단, 오프 상태로 하여, 영 상 신호 기록 트랜지스터(TSig), 제 2의 노드 초기화 트랜지스터(TND2), 및, 발광 제어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 영상 신호 출력 회로(102)의 동작에 의거하여 데이터선(DTL)의 전위를, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 변경하고, 그 후, 제 2의 노드 초기화 트랜지스터(TND2), 및, 발광 제어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 다시 온 상태로 하여도 좋다.
이로써, 제 1의 실시예에서 설명한 것과 마찬가지로, 제 1의 노드(ND1)와 제 2의 노드(ND2)의 전위차, 즉, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)로서, 식 (3)으로 설명한 값을 얻을 수 있다.
즉, 4Tr/1C 구동 회로에서도, 소자 구동 트랜지스터(TDrv)에 대한 신호 기록 처리에서 얻어진 전위차(Vgs)는, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig), 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth), 및, 소자 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs)에만 의존하고 있다. 그리고, 이 전위차(Vgs)는, 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL)과는 관계가 없다.
기간( TP (4) 6 )(도 20의 (C) 참조)
그 다음 후속하는 기간기간(TP(4)6)에서, 이동도 보정 처리가 수행된다. 이동도 보정 처리는, 소자 구동 트랜지스터(TDrv)의 이동도(μ)의 대소에 의거하여 소자 구동 트랜지스터(TDrv)의 소스 영역(제 2의 노드(ND2))의 전위를 보정하는 처리이다. 구체적으로는, 이동도 보정 처리는, 제 1의 실시예에서 설명한 기간(TP(5)6)에 수행되는 처리와 동일하다. 또한, 이동도 보정 처리를 실행하기 위한 소정의 시간(기간(TP(4)6)의 전 시간(t0))은, 유기 EL 표시 장치를 설계할 때, 설계치로서 미리 결정하여 두면 좋다.
기간( TP (4) 7 )(도 20의 (D) 참조)
이상의 조작에 의해, 임계 전압 캔슬 처리, 신호 기록 처리, 이동도 보정 처리가 완료된다. 그리고, 제 1의 실시예에서 설명한 기간(TP(5)7)에서의 처리와 동일한 처리가 수행된다. 결과적으로, 제 2의 노드(ND2)의 전위가 상승하고, (Vth - EL+VCat)를 초과하기 때문에, 유기 EL 발광 소자(ELP)는 발광을 시작한다. 이때, 유기 EL 발광 소자(ELP)를 통해 흐르는 드레인 전류(Ids)는, 전술한 식 (5)에서 얻을 수 있기 때문에, 유기 EL 발광 소자(ELP)를 흐르는 드레인 전류(Ids)는, 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL), 및, 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)에는 의존하지 않는다. 즉, 유기 EL 발광 소자(ELP)의 발광량(휘도)은, 유기 EL 발광 소자(ELP)의 임계 전압(Vth-EL)의 영향, 및, 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)의 영향을 받지 않는다. 또한, 소자 구동 트랜지스터(TDrv)에서의 이동도(μ)의 편차에 기인한 드레인 전류(Ids)의 편차 발생을 억제할 수 있다.
그리고, 유기 EL 발광 소자(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 즉, 유기 EL 발광 소자(ELP)의 발광 상태는 기간(TP(4)-1)의 끝에서 종료한다.
기간(TP(4)-1)의 끝에서, 제 (n,m)번째의 부화소(유기 EL 소자(10))의 발광 동작이 완료된다.
다음에, 3Tr/1C 구동 회로에 관한 설명을 행한다.
제 2의 변형예 : 3 Tr /1C 구동 회로
3개의 트랜지스터와 하나의 커패시터를 이용하는 3Tr/1C 구동 회로의 등가 회로도를 도 21에 도시하고, 3Tr/1C 구동 회로를 이용하는 유기 EL 표시 장치의 개념도를 도 22에 도시하고, 3Tr/1C 구동 회로의 타이밍 차트를 모식적으로 도 23에 도시하고, 3Tr/1C 구동 회로에 이용되는 각 트랜지스터의 온/오프 상태를 모식적으로 도 24의 (A) 내지 (D) 및 도 25의 (A) 내지 (E)에 도시한다. 또한, 도 24의 (A) 내지 (D) 및 도 25의 (A) 내지 (E)에서는, 편의상, 구동 트랜지스터(TDrv)를 제외한 각 트랜지스터를, 싱글 게이트 구조인지 듀얼 게이트 구조인지에 관계없이, 하나의 스위치로 표현하였다.
이 3Tr/1C 구동 회로에서는, 제 1의 노드 초기화 트랜지스터(TND1), 및, 제 2의 노드 초기화 트랜지스터(TND2)의 2개의 트랜지스터가 생략되어 있다. 즉, 이 3Tr/1C 구동 회로는, 하나의 커패시터(C1)와, 영상 신호 기록 트랜지스터(TSig), 발광 제어 트랜지스터(TEL _C), 및, 소자 구동 트랜지스터(TDrv)의 3개의 트랜지스터로 구성되어 있다.
발광 제어 트랜지스터( T EL _C )
발광 제어 트랜지스터(TEL_C)의 구성은, 제 1의 실시예에서 설명한 발광 제어 트랜지스터(TEL_C)의 구성과 같기 때문에, 상세한 설명은 생략한다.
소자 구동 트랜지스터( T Drv )
소자 구동 트랜지스터(TDrv)의 구성은, 제 1의 실시예에서 설명한 소자 구동 트랜지스터(TDrv)의 구성과 같기 때문에, 상세한 설명은 생략한다.
영상 신호 기록 트랜지스터( T Sig )
영상 신호 기록 트랜지스터(TSig)의 구성은, 제 1의 실시예에서 설명한 영상 신호 기록 트랜지스터(TSig)의 구성과 같기 때문에, 상세한 설명은 생략한다. 제 1의 실시예의 설명에서 설명된 바와 같이, 영상 신호 기록 트랜지스터(TSig)의 한쪽 의 소스/드레인 영역은, 데이터선(DTL)에 접속되어 있다. 그러나, 3Tr/1C 구동 회로의 경우, 영상 신호 출력 회로(102)로부터, 데이터선(DTL)을 통해, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)뿐만 아니라, 소자 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs -H) 및 전압(VOfs -L)도 영상 신호 기록 트랜지스터(TSig)의 한쪽의 소스/드레인 영역으로 공급된다. 영상 신호 출력 회로(102)가 영상 신호 기록 트랜지스터(TSig)에 세 개의 상이한 신호를 공급하는 점 때문에, 영상 신호 기록 트랜지스터(TSig)가 제 1의 실시예의 영상 신호 기록 트랜지스터(TSig)와는 다르게 동작하게 된다. 또한, VSig나 VOfs -H/VOfs -L 이외에, 영상 신호 출력 회로(102)로부터, 데이터선(DTL)을 통하여, 신호 및 전압(예를 들면, 프리차지 구동을 위한 신호)이, 한쪽의 소스/드레인 영역에 공급되어도 좋다. 전압(VOfs -H) 및 전압(VOfs -L)의 값은 예를 들면 하기와 같이 주어진다:
VOfs -H = 약 30볼트
VOfs -L = 약 0볼트
그러나, 이들 전압(VOfs -H) 및 전압(VOfs -L)의 값은 상기 값에 한정되는 것은 아니다.
C EL 와 C 1 의 값의 관계
후술하는 바와 같이, 3Tr/1C 구동 회로에서는, 데이터선(DTL)을 이용하여 제 2의 노드(ND2)의 전위를 변화시킬 필요가 있다. 상술한 제 1의 실시예에 따른 유기 EL 소자의 구동 회로나 4Tr/1C의 구동 회로에서는, 유기 EL 발광 소자(ELP)의 기생 용량(CEL)의 값(cEL)은, 커패시터(C1)의 용량값(c1) 및 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소자 영역 사이의 기생 용량(Cgs)의 용량값(cgs)와 비교하여 충분히 큰 값인 것으로 하고, 소자 구동 트랜지스터(TDrv)의 게이트 전극인 제 1의 노드(ND1)의 전위의 변화분(VSig-VOfs)에 의거한 소자 구동 트랜지스터(TDrv)의 소스 영역인 제 2의 노드(ND2)의 전위의 변화를 고려하지 않고 설명을 행하였다. 한편, 3Tr/1C 구동 회로에서는, 커패시터(C1)의 용량값(c1)을, 설계상, 제 1의 실시예에 따른 유기 EL 소자에 이용되는 구동 회로와 4Tr/1C 구동 회로에서의 것보다 큰 값으로 설정한다. 예를 들면, 3Tr/1C 구동 회로에서 이용되는 커패시터(C1)의 용량값(c1)을 기생 용량(CEL)의 용량값(cEL)의 약 1/4 내지 1/3 정도로 설정한다. 따라서, 제 1의 실시예에 따른 유기 EL 소자에 이용되는 구동 회로와 4Tr/1C 구동 회로와 비교하여, 소자 구동 트랜지스터(TDrv)의 게이트 전극인 제 1의 노드(ND1)의 전위 변화에 의해 생기는 소자 구동 트랜지스터(TDrv)의 소스 영역인 제 2의 노드(ND2)의 전위 변화의 정도는 크다. 이때문에, 3Tr/1C의 설명에서는, 제 1의 노드(ND1)의 전위 변화에 의해 생기는 제 2의 노드(ND2)의 전위 변화를 고려하여 설명을 행한다. 또한, 도 23에 도시한 타이밍 차트도, 제 1의 노드(ND1)의 전위 변화에 의해 생기는 제 2의 노드(ND2)의 전위 변화를 고려하여 도시하였다.
유기 EL 발광 소자( ELP )
3Tr/1C 구동 회로에 이용되는 유기 EL 발광 소자(ELP)의 구성은, 제 1의 실시예에서 설명한 유기 EL 발광 소자(ELP)의 구성과 같기 때문에, 상세한 설명은 생략한다.
이하, 3Tr/1C 구동 회로의 동작 설명을 행한다.
기간( TP (3) -1 )(도 23, 및, 도 24의 (A) 참조)
이 기간(TP(3)-1)에 수행되는 동작은, 예를 들면, 앞의 표시 프레임에서 수행되는 동작이고, 실질적으로, 제 1의 실시예에서 설명한 기간(TP(5)-1)에 수행되는 동작과 같은 동작이다.
도 23에 도시하는 기간(TP(3)0) 내지 기간(TP(3)4)은, 도 4에 도시하는 기간(TP(5)0) 내지 기간(TP(5)4)에 대응하는 기간이고, 다음의 신호 기록 처리가 행하여지기 직전까지의 동작 기간이다. 기간(TP(3)0) 내지 기간(TP(3)4)에 수행되는 동작은 제 1의 실시예에 의해 수행되는 동작과 동일하다. 구체적으로는, 기간(TP(3)4)에서, 제 (n,m)번째 유기 EL 소자(10)는 원칙적으로 비발광 상태에 있다. 단, 제 2의 변형예인 3Tr/1C 구동 회로의 동작에서, 도 23에 도시된 바와 같이 기간(TP(3)5) 및 기간(TP(3)6) 외에 기간(TP(3)1) 내지 기간(TP(3)4)도 제 m번째의 수평 주사 기간에 포함되는 점에서, 제 2의 변형예에 의해 수행되는 동작과 제 1의 실시예에 의해 수행되는 동작은 서로 다르다. 또한, 설명의 편의를 위해, 기간(TP(3)1)의 시작, 및, 기간(TP(3)6)의 종료는, 각각, 제 m번째의 수평 주사 기간의 시작, 및, 종료에 일치하는 것으로 하여 설명한다.
이하, 기간(TP(3)0) 내지 기간(TP(3)4)의 각 기간에 관해, 설명한다. 또한, 제 1의 실시예에서 설명한 것과 마찬가지로, 기간(TP(3)1) 내지 기간(TP(3)4)의 각 길이는, 유기 EL 표시 장치의 설계에 따라 적절히 설정하면 좋다.
기간( TP (3) 0 )
이 기간(TP(3)0))은, 예를 들면, 앞의 표시 프레임과 현재 표시 프레임에 대해 수행되는 동작에 할당된 기간이다. 이 동작은, 제 1의 실시예에서 설명한 기간(TP(5)0)에 수행되는 동작과 실질적으로 같은 동작이다.
기간( TP (3) 1 )(도 24의 (C) 참조)
그리고, 다음 기간(TP(3)1)에서, 현재 표시 프레임에서의 제 m행째의 수평 주사 기간이 시작한다. 기간(TP(3)1)의 시작시, 영상 신호 출력 회로(102)의 동작에 의거하여 데이터선(DTL)의 전위를, 소자 구동 트랜지스터(TDrv)의 게이트 전극을 초 기화하기 위한 전압(VOfs-H)으로 하고, 뒤이어, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 온 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위는, VOfs-H가 된다. 상술한 바와 같이, 커패시터(C1)의 용량값(c1)을, 설계상, 다른 구동 회로보다도 큰 값으로 하였기 때문에, 소자 구동 트랜지스터(TDrv)의 소스 영역인 제 2의 노드(ND2)의 전위는 상승한다. 그리고, 유기 EL 발광 소자(ELP)의 양단의 전위차가 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL)을 초과하기 때문에, 전위 유기 EL 발광 소자(ELP)는 도통 상태가 되지만, 소자 구동 트랜지스터(TDrv)의 소스 영역인 제 2의 노드(ND2)의 전위는, 재차, (Vth - EL+VCat)까지, 곧바로 저하된다. 또한, 이 과정에서, 유기 EL 발광 소자(ELP)가 발광할 수 있지만, 발광은 한 순간이고, 실용상, 문제로는 되지 않는다. 한편, 소자 구동 트랜지스터(TDrv)의 게이트 전극은 전압(VOfs-H)을 유지한다.
기간( TP (3) 2 )(도 24의 (D) 참조)
그 후, 다음 기간(TP(3)2)에서, 영상 신호 출력 회로(102)의 동작에 의거하여, 데이터선(DTL)의 전위를, 소자 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs -H)으로부터 전압(VOfs-L)으로 변경함에 의해, 제 1의 노드(ND1)의 전위는, VOfs -L가 된다. 그리고, 제 1의 노드(ND1)의 전위의 저하에 수반하여, 제 2의 노드(ND2)의 전위도 저하된다. 즉, 소자 구동 트랜지스터(TDrv)의 게이트 전극의 전위의 변화분(VOfs-L-VOfs-H)에 의거한 전하가, 커패시터(C1), 유기 EL 발광 소자(ELP)의 기생 용량(CEL), 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 기생 용량에 배분된다. 또한, 후술하는 기간(TP(3)3)에서의 동작의 전제로서, 기간(TP(3)2)의 종료에서, 제 2의 노드(ND2)의 전위가 VOfs -L-Vth보다도 낮을 것이 필요해진다. 전압(VOfs -H)과 다른 전압은, 이 조건을 충족시키도록 설정되어 있다. 즉, 이상의 처리에 의해, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth) 이상이 되고, 소자 구동 트랜지스터(TDrv)는 온 상태가 된다.
기간( TP (3) 3 )(도 25의 (A) 참조)
그 다음, 후속하는 기간(TP(3)3) 동안, 임계 전압 캔슬 처리가 행하여진다. 즉, 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지한 채로, 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여 발광 제어 트랜지스터 제어선(CLEL_C)을 하이 레벨로 함에 의해, 발광 제어 트랜지스터(TEL_C)를 온 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위는 변화하지 않지만(VOfs-L=0볼트를 유지), 제 1의 노드(ND1)의 전위로부터 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)을 뺀 전위를 향하여, 제 2의 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2의 노드(ND2)의 전위가 상승한다. 그리고, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)에 도달하면, 소자 구동 트랜지스터(TDrv)가 오프 상태가 된다. 구체적으로는, 부유 상태의 제 2의 노드(ND2)의 전위가 (VOfs -L-Vth)=-3볼트에 근접하고, 최종적으로 (VOfs -L-Vth)가 된다. 여기서, 상술한 식 (2)이 보증되어 있으면, 환언하면, 식 (2)를 만족하도록 전위를 선택하고 결정하여 두면, 유기 EL 발광 소자(ELP)가 발광하는 일은 없다.
이 기간(TP(3)3)에서는, 제 2의 노드(ND2)의 전위는, 최종적으로, (VOfs -L-Vth)가 된다. 즉, 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth), 및, 소자 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs -L)에만 의존하여, 제 2의 노드(ND2)의 전위는 결정된다. 그리고, 제 2의 노드(ND2)의 전위는 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL)과는 관계가 없다.
기간( TP (3) 4 )(도 25의 (B) 참조)
그 후, 후속하는 기간(TP(3)4)에서, 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지한 채로, 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여 발 광 제어 트랜지스터 제어선(CLEL_C)을 로우 레벨로 함에 의해, 발광 제어 트랜지스터(TEL_C)를 오프 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위는 변화하지 않고(VOfs -L=0볼트를 유지), 부유 상태의 제 2의 노드(ND2)의 전위도 변화하지 않고, -3볼트의 (VOfs -L-Vth)의 전압차를 유지한다.
뒤이어, 기간(TP(3)5) 내지 기간(TP(3)7)의 각 기간에 관해 설명한다. 기간(TP(3)5) 내지 기간(TP(3)7)에 수행되는 동작은 제 1의 실시예에서 설명한 기간(TP(5)5) 내지 기간(TP(5)7)에 수행되는 동작과 실질적으로 같은 동작이다.
기간( TP (3) 5 )(도 25의 (C) 참조)
다음에, 후속하는 기간(TP(3)5)에서, 소자 구동 트랜지스터(TDrv)에 대한 신호 기록 처리를 실행한다. 구체적으로는, 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지하고, 발광 제어 트랜지스터(TEL _C)의 오프 상태를 유지한 채로, 영상 신호 출력 회로(102)의 동작에 의거하여, 데이터선(DTL)의 전위를, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 설정한다. 그 결과, 제 1의 노드(ND1)의 전위는, VSig로 상승한다. 또한, 영상 신호 기록 트랜지스터(TSig)를, 일단, 오프 상태로 하고, 영상 신호 기록 트랜지스터(TSig), 및, 발광 제어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 데이터선(DTL)의 전위를, 유기 EL 발광 소 자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 변경하고, 그 후, 발광 제어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 다시 온 상태로 하여도 좋다.
상술한 바와 같이, 기간(TP(3)5)에서, 제 1의 노드(ND1)의 전위가, VOfs -L로부터 VSig로 상승한다. 이때문에, 제 1의 노드(ND1)의 전위 변화에 의해 생기는 제 2의 노드(ND2)의 전위 변화를 고려하면, 제 2의 노드(ND1)의 전위도, 약간, 상승한다. 즉, 제 2의 노드(ND1)의 전위를, VOfs -L-Vth+α×(VSig-VOfs -L)로 나타낼 수 있다. 단, 0<α<1이고, α의 값은 커패시터(C1)의 용량(c1)과 유기 EL 발광 소자(ELP)의 기생 용량(CEL)의 용량 등에 의해 정하여진다.
이로써, 제 1의 실시예에서 설명한 것과 마찬가지로, 제 1의 노드(ND1)와 제 2의 노드(ND2)의 전위차는 이하의 식 (3')으로 표현될 수 있다. 제 1의 노드(ND1)와 제 2의 노드(ND2)의 전위차는 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)이다.
Vgs≒VSig-(VOfs -L-Vth)-α×(VSig-VOfs -L) (3')
즉, 3Tr/1C 구동 회로에서도, 소자 구동 트랜지스터(TDrv)에 대한 신호 기록 처리에서 얻어진 전위차(Vgs)는, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig), 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth), 및, 소자 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs -L)에만 의존하고 있다. 그리고, 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL)과는 관계가 없다.
기간( TP (3) 6 )(도 25의 (D) 참조)
그 후, 후속하는 기간(TP(3)6)에서, 이동도 보정 처리가 수행된다. 이동도 보정 처리는 소자 구동 트랜지스터(TDrv)의 이동도(μ)의 대소에 의거하여 소자 구동 트랜지스터(TDrv)의 소스 영역인 제 2의 노드(ND2)의 전위를 보정하는 처리이다. 구체적으로는, 이동도 보정 처리는 제 1의 실시예에서 설명한 기간(TP(5)6)에서 수행되는 처리와 동일하다. 또한, 이동도 보정 처리를 실행하기 위한 소정의 시간(기간(TP(3)6)의 전 시간(t0))은, 유기 EL 표시 장치를 설계할 때, 설계치로서 미리 결정하여 두면 좋다.
기간( TP (3) 7 )(도 25의 (E)참조)
이상의 조작에 의해, 임계 전압 캔슬 처리, 신호 기록 처리, 이동도 보정 처리가 완료된다. 그리고, 제 1의 실시예에서 설명한 기간(TP(5)7)과 같은 처리가 이루어지고, 제 2의 노드(ND2)의 전위가 상승하고, (Vth - EL+VCat)를 초과하기 때문에, 유 기 EL 발광 소자(ELP)는 발광을 시작한다. 이때, 유기 EL 발광 소자(ELP)를 흐르는 드레인 전류(Ids)는 전술한 식 (5)로 얻을 수 있다. 따라서, 유기 EL 발광 소자(ELP)를 흐르는 전류(Ids)는, 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL), 및, 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)에는 의존하지 않는다. 즉, 유기 EL 발광 소자(ELP)의 발광량을 나타내는 유기 EL 소자(ELP)의 휘도는, 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL), 및 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)의 영향을 받지 않는다. 더하여, 소자 구동 트랜지스터(TDrv)에서의 이동도(μ)의 편차에 기인한 드레인 전류(Ids)의 편차 발생을 억제할 수 있다.
그리고, 유기 EL 발광 소자(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 이 시점은, 기간(TP(3)-1)의 끝에 상당한다.
기간(TP(3)-1)의 끝에서, 유기 EL 소자(10)로서 기능하는 제 (n,m)번째의 부화소의 발광의 동작이 완료된다.
다음에, 2Tr/1C 구동 회로에 관한 설명을 행한다.
제 3의 변형예 : 2 Tr /1C 구동 회로
2개의 트랜지스터와 하나의 커패시터를 이용하며 제 3의 변형예인 2Tr/1C 구동 회로의 등가 회로도를 도 26에 도시하고, 2Tr/1C 구동 회로를 이용하는 유기 EL 표시 장치의 개념도를 도 27에 도시하고, 2Tr/1C 구동 회로의 타이밍 차트를 모식적으로 도 28에 도시하고, 2Tr/1C 구동 회로에 이용되는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 29의 (A) 내지 (F)에 도시한다. 또한, 도 29의 (A) 내지 (F)에서는, 편의상, 구동 트랜지스터를 제외한 각 트랜지스터를, 싱글 게이트 구조인지 듀얼 게이트 구조인지에 관계없이, 하나의 스위치로 표현하였다.
이 2Tr/1C 구동 회로에서는, 제 1의 노드 초기화 트랜지스터(TND1), 발광 제어 트랜지스터(TEL _C), 및, 제 2의 노드 초기화 트랜지스터(TND2)의 3개의 트랜지스터가 생략되어 있다. 즉, 이 2Tr/1C 구동 회로는, 하나의 커패시터(C1) 외에, 영상 신호 기록 트랜지스터(TSig), 및 소자 구동 트랜지스터(TDrv)의 2개의 트랜지스터로 구성되어 있다.
소자 구동 트랜지스터( T Drv )
2Tr/1C 구동 회로에 이용되는 소자 구동 트랜지스터(TDrv)의 구성은, 제 1의 실시예에서 설명한 소자 구동 트랜지스터(TDrv)의 구성과 같기 때문에, 상세한 설명은 생략한다. 단, 소자 구동 트랜지스터(TDrv)의 드레인 영역은 전류 공급부(100)에 접속되어 있다. 또한, 전류 공급부(100)로부터는, 유기 EL 발광 소자(ELP)의 발광을 제어하기 위한 전압(VCC-H), 및, 소자 구동 트랜지스터(TDrv)의 소스 영역의 전위를 제어하기 위한 전압(VCC -L)이 공급된다. 여기서, 전압(VCC -H) 및 전압(VCC -L)의 값은 이하와 같이 주어진다.
VCC -H = 20볼트
VCC -L = -10볼트
그러나, 전압(VCC -H) 및 전압(VCC -L)은 상기 값에 한정되는 것은 아니다. 또한, 후술하는 제 10의 실시예에서도 마찬가지이다.
영상 신호 기록 트랜지스터( T Sig )
2Tr/1C 구동 회로에 이용되는 영상 신호 기록 트랜지스터(TSig)의 구성은, 제 1의 실시예에서 설명한 영상 신호 기록 트랜지스터(TSig)의 구성과 같기 때문에, 상세한 설명은 생략한다.
유기 EL 발광 소자( ELP )
2Tr/1C 구동 회로에 이용되는 유기 EL 발광 소자(ELP)의 구성은, 제 1의 실시예에서 설명한 유기 EL 발광 소자(ELP)의 구성과 같기 때문에, 상세한 설명은 생략한다.
이하, 2Tr/1C 구동 회로의 동작 설명을 행한다.
기간( TP (2) -1 )(도 28, 및, 도 29의 (A) 참조)
이 기간(TP(2)-1)은, 예를 들면, 앞의 표시 프레임에서의 동작이고, 실질적으로, 제 1의 실시예에서 설명한 기간(TP(5)-1)에서 수행된 동작과 같은 동작이다.
도 28에 도시하는 기간(TP(2)0) 내지 기간(TP(2)2)은, 도 4에 도시하는 기간(TP(5)0) 내지 기간(TP(5)4)에 대응하는 기간이고, 다음의 신호 기록 처리가 행하 여지기 직전까지의 동작 기간이다. 그리고, 기간(TP(2)0) 내지 기간(TP(2)2)에서 수행되는 동작은 제 1의 실시예에 의해 수행되는 동작과 동일하다. 구체적으로는, 기간(TP(2)0) 내지 기간(TP(2)2)에서, 제 (n,m)번째의 유기 EL 소자(10)는 원칙적으로 비발광 상태에 있다. 단, 제 3의 변형예인 2Tr/1C 구동 회로의 동작에서는, 도 28에 도시하는 바와 같이, 기간(TP(2)3) 외에, 기간(TP(2)1) 및 기간(TP(2)2)도 제 m번째의 수평 주사 기간에 포함되는 점이, 제 1의 실시예의 동작과는 다르다. 또한, 설명의 편의를 위해, 기간(TP(2)1)의 시작, 및, 기간(TP(2)3)의 종료는, 각각, 제 m번째의 수평 주사 기간의 시작, 및, 종료에 일치하는 것으로 하여 설명한다.
이하, 기간(TP(2)0) 내지 기간(TP(2)2)의 각 기간에 관해, 설명한다. 또한, 제 1의 실시예에서 설명한 것과 마찬가지로, 기간(TP(2)1) 내지 기간(TP(2)3)의 각 길이는, 유기 EL 표시 장치의 설계에 따라 적절히 설정하면 좋다.
기간( TP (2) 0 )(도 29의 (B) 참조)
이 기간(TP(2)0)은, 예를 들면, 앞의 표시 프레임과 현재 표시 프레임에 대해 수행되는 동작에 대해 할당된 기간이다. 즉, 이 기간(TP(2)0)은, 앞의 표시 프레임에서의 제 (m+m')번째의 수평 주사 기간부터, 현재 표시 프레임에서의 제 (m-1)번째의 수평 주사 기간까지의 기간이다. 그리고, 이 기간(TP(2)0)에서, 제 (n,m)번째의 유기 EL 소자(10)는, 비발광 상태에 있다. 여기서, 기간(TP(2)-1)에서 기 간(TP(2)0)으로 이동하는 시점에서, 전류 공급부(100)로부터 공급되는 전압을, VCC -H에서 전압(VCC -L)으로 전환한다. 그 결과, 제 2의 노드(ND2)(소자 구동 트랜지스터(TDrv)의 소스 영역 또는 유기 EL 발광 소자(ELP)의 아노드 전극)의 전위는 VCC -L까지 저하되고, 유기 EL 발광 소자(ELP)는 비발광 상태가 된다. 또한, 제 2의 노드(ND2)의 전위 저하를 따르도록, 부유 상태의 제 1의 노드(ND1)(소자 구동 트랜지스터(TDrv)의 게이트 전극)의 전위도 저하된다.
기간( TP (2) 1 )(도 29의 (C) 참조)
그리고, 다음 기간(TP(2)1))에서, 현재 표시 프레임에서의 제 m행째의 수평 주사 기간이 시작한다. 기간(TP(2)1)의 시작시, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 온 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위는, VOfs(예를 들면, 0볼트)가 된다. 제 2의 노드(ND2)의 전위는 VCC-L(예를 들면, -10볼트)을 유지한다.
상기한 동작을 수행하는 것에 의해, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth) 이상이 되고, 소자 구동 트랜지스터(TDrv)는 온 상태가 된다.
기간( TP (2) 2 )(도 29의 (D) 참조)
그 다음, 후속하는 기간(TP(2)2) 동안, 임계 전압 캔슬 처리가 행하여진다. 즉, 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지한 채로, 전류 공급부(100)로부터 공급되는 전압을, 전압(VCC -L)에서 전압(VCC -H)으로 전환한다. 그 결과, 제 1의 노드(ND1)의 전위는 변화하지 않지만(VOfs=0볼트를 유지), 제 1의 노드(ND1)의 전위로부터 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)을 뺀 전위를 향하여, 제 2의 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2의 노드(ND2)의 전위가 상승한다. 그리고, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)에 도달하면, 소자 구동 트랜지스터(TDrv)가 오프 상태가 된다. 구체적으로는, 부유 상태의 제 2의 노드(ND2)의 전위가 (VOfs-Vth)=-3볼트의 전압차에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 여기서, 상술한 식 (2)이 보증되어 있으면, 환언하면, 식 (2)를 만족하도록 전위를 선택, 결정하여 두면, 유기 EL 발광 소자(ELP)가 발광하는 일은 없다.
이 기간(TP(2)2)에서는, 제 2의 노드(ND2)의 전위는, 최종적으로, (VOfs-Vth)가 된다. 즉, 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth), 및, 소자 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs)에만 의존하여, 제 2의 노드(ND2)의 전위가 결정된다. 그리고, 제 2의 노드(ND2)의 전위는 유기 EL 발광 소 자(ELP)의 임계 전압(Vth - EL)과는 관계가 없다.
기간( TP (2) 3 )(도 29의 (E)참조)
다음에, 후속하는 기간(TP(2)3)에서, 소자 구동 트랜지스터(TDrv)에 대한 신호 기록 처리, 및, 이동도 보정 처리가 수행된다. 이동도 보정 처리는 소자 구동 트랜지스터(TDrv)의 이동도(μ)의 대소에 의거하여 소자 구동 트랜지스터(TDrv)의 소스 영역인 제 2의 노드(ND2)의 전위를 보정하는 처리이다. 구체적으로는, 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지한 채로, 영상 신호 출력 회로(102)의 동작에 의거하여, 데이터선(DTL)의 전위를, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 한다. 그 결과, 제 1의 노드(ND1)의 전위는 VSig로 상승하고, 소자 구동 트랜지스터(TDrv)는 온 상태가 된다. 또한, 영상 신호 기록 트랜지스터(TSig)를, 일단, 오프 상태로 하여, 데이터선(DTL)의 전위를, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 변경하고, 그 후, 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 온 상태로 함으로써, 소자 구동 트랜지스터(TDrv)를 다시 온 상태로 하여도 좋다.
제 1의 실시예에서 설명한 것과는 달리, 소자 구동 트랜지스터(TDrv)의 드레인 영역에는 전류 공급부(100)로부터 전압(VCC -H)이 인가되어 있기 때문에, 소자 구 동 트랜지스터(TDrv)의 소스 영역의 전위는 상승한다. 소정의 시간(t0)이 경과한 후, 주사선(SCL)을 로우 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 오프 상태로 하여, 소자 구동 트랜지스터(TDrv)의 게이트 전극인 제 1의 노드(ND1)를 부유 상태로 한다. 또한, 이 기간(TP(2)3)의 전 시간(t0)은, 제 2의 노드(ND2)의 전위가 (VOfs-Vth+△V)가 되도록, 유기 EL 표시 장치를 설계할 때, 설계치로서 미리 결정하여 두면 좋다.
이 기간(TP(2)3)에서도, 소자 구동 트랜지스터(TDrv)의 이동도(μ)의 값이 큰 경우, 소자 구동 트랜지스터(TDrv)의 소스 영역에서의 전위의 상승량(△V)은 크고, 소자 구동 트랜지스터(TDrv)의 이동도(μ)의 값이 작은 경우, 소자 구동 트랜지스터(TDrv)의 소스 영역에서의 전위의 상승량(△V)은 작다.
기간( TP (2) 4 )(도 29의 (F)참조)
이상의 조작에 의해, 임계 전압 캔슬 처리, 신호 기록 처리, 이동도 보정 처리가 완료된다. 그리고, 제 1의 실시예에서 설명한 기간(TP(5)7)에서 수행된 처리와 같은 처리가 이루어지고, 제 2의 노드(ND2)의 전위가 상승하고, (Vth - EL+VCat)를 초과하기 때문에, 유기 EL 발광 소자(ELP)는 발광을 시작한다. 이때, 유기 EL 발광 소자(ELP)를 흐르는 전류(Ids)는, 전술한 식 (5)에서 얻을 수 있다. 따라서, 유기 EL 발광 소자(ELP)를 흐르는 전류(Ids)는, 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL), 및, 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)에는 의존하지 않는다. 즉, 유기 EL 발광 소자(ELP)의 발광량인 유기 EL 발광 소자(ELP)의 휘도는, 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL), 및 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)의 영향을 받지 않는다. 더하여, 소자 구동 트랜지스터(TDrv)에서의 이동도(μ)의 편차에 기인한 드레인 전류(Ids)의 편차 발생을 억제할 수 있다.
그리고, 유기 EL 발광 소자(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 이 시점은, 기간(TP(2)-1)의 끝에 상당한다.
기간(TP(2)-1)의 끝에서, 유기 EL 소자(10)로 기능하는 제 (n,m)번째의 부화소의 발광의 동작이 완료된다.
또한, 예를 들면, 도 26에 도시한 2Tr/1C 구동 회로의 동작에서의 기간(TP(3)3)을 2개의 기간, 즉, 서브 기간(sub-period)(TP(3)3) 및 서브 기간(TP(3)'3)으로 분할하고, 서브 기간(TP(3)3)에서, 전술한 바와 같이, 영상 신호 기록 트랜지스터(TSig)를, 일단, 오프 상태로 하여, 데이터선(DTL)의 전위를, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 변경하고, 그 후, 서브 기간(TP(3)'3)에서, 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기 록 트랜지스터(TSig)를 온 상태로 함으로써, 소자 구동 트랜지스터(TDrv)를 다시 온 상태로 하여도 좋다. 이 경우의 타이밍 차트를 모식적으로 도 30에 도시한다.
제 10의 실시예
이하, 본 발명의 제 2의 실시예에 따른 유기 EL 표시 장치, 및, 본 발명의 제 2의 실시예에 따른 유기 EL 소자(10)의 변형예에 관해 설명한다.
상술한 제 5의 실시예 내지 제 8의 실시예에 관해서는, 구동 회로는 5개의 트랜지스터와 하나의 커패시터를 구비하는 것으로 하여 설명하였다. 도 31에 등가 회로도를 도시하는 제 10의 실시예는, 구동 회로가 3개의 트랜지스터와 하나의 커패시터를 구비하는 구성이다.
제 10의 실시예의 유기 EL 소자의 구동 회로의 등가 회로도를 도 31에 도시하고, 다수의 상기 유기 EL 소자를 이용하는 유기 EL 표시 장치의 개념도를 도 32에 도시하고, 유기 EL 소자의 타이밍 차트를 모식적으로 도 33에 도시하고, 유기 EL 소자에 이용되는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 34의 (A) 내지 (D) 및 도35의 (A) 내지 (C)에 도시한다.
제 10의 실시예에 따른 유기 EL 소자에 이용되는 구동 회로에서는, 상술한 제 5의 실시예 내지 제 8의 실시예와 비교하여, 발광 제어 트랜지스터(TEL _C), 및, 제 2의 노드 초기화 트랜지스터(TND2)의 2개의 트랜지스터가 생략되어 있다. 즉, 이 구동 회로는, 하나의 커패시터(C1)와, 영상 신호 기록 트랜지스터(TSig), 제 1의 노 드 초기화 트랜지스터(TND1), 및, 소자 구동 트랜지스터(TDrv)의 3개의 트랜지스터로 구성된다.
제 10의 실시예에서, 구동 회로를 구성하는 제 1의 노드 초기화 트랜지스터(TND1)의 구조를, 앞서 설명한 제 5의 실시예 내지 제 8의 실시예 중 어느 하나의 제 1의 노드 초기화 트랜지스터(TND1)와 동일한 구조로 할 수 있다. 예를 들면, 제 10의 실시예에서 이용되는 구동 회로의 등가 회로인 도 31에 도시하는 등가 회로에서의 제 1의 노드 초기화 트랜지스터(TND1)는 도 12를 참조하여 앞서 설명된 제 5이 실시예에서의 제 1의 노드 초기화 트랜지스터(TND1)와 동일한 구조를 갖는다. 도 12 및 도 31에 도시된 바와 같이, 제 1의 노드 초기화 트랜지스터(TND1)는 제 1의 노드(ND1)측에 실드 전극을 구비한다. 그러나, 제 1의 노드 초기화 트랜지스터(TND1)의 구성은 제 5의 실시예에서 이용되는 제 1의 노드 초기화 트랜지스터(TND1)의 구성으로 제한되는 것은 아니며, 제 6 내지 제 8의 실시예 중 어느 하나의 실시예엣 이용되는 제 1의 노드 초기화 트랜지스터(TND1)와 동일한 구성으로 설계될 수도 있다. 또한, 도 31에 도시하는 등가 회로에서는, 영상 신호 기록 트랜지스터(TSig)를 이른바 싱글 게이트 트랜지스터로 하였지만, 제 5의 실시예에서 설명한 바와 같이, 영상 신호 기록 트랜지스터(TSig)의 구성은 싱글 게이트 구조로 제한되는 것은 아니며, 앞서 설명한 제 1 내지 제 4의 실시예 중 어느 하나의 실시예에서 이용되는 영 상 신호 기록 트랜지스터(TSig)와 동일한 구조로 설계될 수도 있다.
기본적으로, 제 10의 실시예에 따른 유기 EL 소자에서 이용되는 구동 회로는, 도 26을 참조하여 앞서 설명된 제 9의 실시예에 따른 유기 EL 소자에서 이용되는 2Tr/1C 구동 회로에 제 1의 노드 초기화 트랜지스터(TND1)를 부가하는 것에 의해 얻어진다. 또한, 편의를 위해, 이하의 설명에서, 제 10의 실시예에 따른 유기 EL 소자에 이용되는 구동 회로를 제 2의 3Tr/1C 구동 회로라고 칭한다.
소자 구동 트랜지스터( T Drv )
제 2의 3Tr/1C 구동 회로에서 이용되는 소자 구동 트랜지스터(TDrv)의 구성은, 제 1의 실시예에서 설명한 것과 같기 때문에, 상세한 설명은 생략한다. 단, 제 9의 실시예의 제 3의 변형예에서 설명한 것과 마찬가지로, 소자 구동 트랜지스터(TDrv)의 드레인 영역은, 제 9의 실시예의 제 3의 변형예와 마찬가지로 전압(VCC -H 및 VCC -L)을 생성하는 전류 공급부(100)에 접속되어 있다. 전압(VCC -H 및 VCC -L)은 제 9의 실시예의 제 3의 변형예의 것과 같기 때문에, 상세한 설명은 생략한다.
영상 신호 기록 트랜지스터( T Sig )
제 2의 3Tr/1C 구동 회로에서 이용되는 소자 구동 트랜지스터(TSig)의 구성은, 제 5의 실시예에서 설명한 것과 같기 때문에, 상세한 설명은 생략한다.
제 1의 노드 초기화 트랜지스터( T ND1 )
제 2의 3Tr/1C 구동 회로에서 이용되는 제 1의 노드 초기화 트랜지스터(TND1)의 구성은, 제 5의 실시예 등에서 설명한 제 1의 노드 초기화 트랜지스터(TND1)의 구성과 같기 때문에, 상세한 설명은 생략한다.
유기 EL 발광 소자( ELP )
제 2의 3Tr/1C 구동 회로에서 이용되는 유기 EL 발광 소자(ELP)의 구성은, 제 1의 실시예에서 설명한 유기 EL 발광 소자(ELP)의 구성과 같기 때문에, 상세한 설명은 생략한다.
이하, 제 2의 3Tr/1C 구동 회로의 동작 설명을 행한다.
기간( TP (32) -1 )(도 33, 및, 도 34의 (A) 참조)
이 기간(TP(32)-1)에 수행되는 동작은, 예를 들면, 앞의 표시 프레임에서 수행된 동작이고, 실질적으로, 제 1의 실시예에서 설명한 기간(TP(5)-1)과 같은 동작이다.
도 33에 도시하는 기간(TP(32)0) 내지 기간(TP(32)3)은, 도 4에 도시하는 기간(TP(5)0) 내지 기간(TP(5)4)에 대응하는 기간이고, 다음의 신호 기록 처리가 행하여지기 직전까지의 동작 기간이다. 기간(TP(32)0) 내지 기간(TP(32)3)에 수행되는 동작은 제 1의 실시예에 의해 수행되는 동작과 동일하다. 구체적으로는, 기간(TP(32)0) 내지 기간(TP(32)3)에서, 제 (n,m)번째의 유기 EL 소자(10)는 비발광 상태에 있다. 즉, 이 기간(TP(32)0) 내지 기간(TP(32)3)은, 예를 들면, 앞의 표시 프레임에서의 제 (m+m')번째의 수평 주사 기간의 시작으로부터, 현재 표시 프레임에서의 제 (m-1)번째의 수평 주사 기간의 종료까지의 어떤 시간 길이의 기간이다. 또한, 기간(TP(32)1) 내지 기간(TP(32)3)을, 현재 표시 프레임에서의 제 m번째의 수평 주사 기간 내에 포함하는 구성으로 할 수도 있다. 또한, 설명의 편의를 위해, 기간(TP(32)4)의 시작 및 종료는, 각각, 제 m번째의 수평 주사 기간의 시작 및 종료에 일치하는 것으로 하여 설명한다.
이하, 기간(TP(32)0) 내지 기간(TP(32)3)의 각 기간에 관해 설명한다. 또한, 제 1의 실시예에서 설명한 것과 마찬가지로, 기간(TP(32)1) 내지 기간(TP(32)4)의 각 길이는, 유기 EL 표시 장치의 설계에 따라 적절히 설정하면 좋다.
기간( TP (32) 0 )(도 34의 (B) 참조)
이 기간(TP(32)0)은, 예를 들면, 앞의 표시 프레임과 현재 표시 프레임에 대해 수행되는 동작에 할당된 기간이다. 즉, 이 기간(TP(32)0)은, 앞의 표시 프레임에서의 제 (m+m')번째의 수평 주사 기간으로부터, 현재 표시 프레임에서의 제 (m-1)번째의 수평 주사 기간까지의 기간이다. 그리고, 이 기간(TP(32)0)에서, 제 (n,m)번째의 유기 EL 소자(10)는, 원칙적으로 비발광 상태에 있다. 여기서, 기간(TP(32)-1)에서 기간(TP(32)0)으로 이동하는 시점에서, 전류 공급부(100)로부터 공급되는 전압 을, 전압(VCC -H)에서 전압(VCC -L)으로 전환한다. 그 결과, 제 2의 노드(ND2)(소자 구동 트랜지스터(TDrv)의 소스 영역 또는 유기 EL 발광 소자(ELP)의 아노드 전극)의 전위는 VCC-L까지 저하되고, 유기 EL 발광 소자(ELP)는 비발광 상태가 된다. 또한, 제 2의 노드(ND2)의 전위 저하를 따르도록, 부유 상태의 제 1의 노드(ND1)(소자 구동 트랜지스터(TDrv)의 게이트 전극)의 전위도 저하된다.
기간( TP (32) 1 )(도 34의 (C) 참조)
그리고, 기간(TP(32)1)의 시작시, 제 1의 노드 초기화 트랜지스터 제어 회로(104)의 동작에 의거하여 제 1의 노드 초기화 트랜지스터 제어선(AZND1)을 하이 레벨로 함에 의해, 제 1의 노드 초기화 트랜지스터(TND1)를 온 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위는, VOfs(예를 들면, 0볼트)가 된다. 제 2의 노드(ND2)의 전위는 VCC-L(예를 들면, -10볼트)을 유지한다.
상기한 처리에 의해, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth) 이상이 되고, 소자 구동 트랜지스터(TDrv)는 온 상태가 된다.
기간( TP (32) 2 )(도 34의 (D) 참조)
다음에, 기간(TP(32)2) 동안, 임계 전압 캔슬 처리가 행하여진다. 즉, 제 1의 노드 초기화 트랜지스터(TND1)의 온 상태를 유지한 채로, 전류 공급부(100)로부터 공급되는 전압을, 전압(VCC -L)에서 전압(VCC -H)으로 전환한다. 그 결과, 제 1의 노드(ND1)의 전위는 변화하지 않지만(VOfs=0볼트를 유지), 제 1의 노드(ND1)의 전위로부터 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)을 뺀 전위를 향하여, 제 2의 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2의 노드(ND2)의 전위가 상승한다. 그리고, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)에 도달하면, 소자 구동 트랜지스터(TDrv)가 오프 상태가 된다. 즉, 부유 상태의 제 2의 노드(ND2)의 전위가 상승한다. 그리고, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)에 도달하면, 소자 구동 트랜지스터(TDrv)가 오프 상태가 된다. 구체적으로는, 부유 상태의 제 2의 노드(ND2)의 전위가 (VOfs-Vth)=-3볼트에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 여기서, 상술한 식 (3)이 보증되어 있으면, 환언하면, 식 (3)을 만족하도록 전위를 선택, 결정하여 두면, 유기 EL 발광 소자(ELP)가 발광하는 일은 없다.
이 기간(TP(32)2)에서는, 제 2의 노드(ND2)의 전위는, 최종적으로, (VOfs-Vth) 가 된다. 즉, 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth), 및, 소자 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs)에만 의존하여, 제 2의 노드(ND2)의 전위가 결정된다. 그리고, 제 2의 노드(ND2)의 전위는 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL)과는 관계가 없다.
기간( TP (32) 3 )(도 35의 (A) 참조)
뒤이어, 후속하는 기간(TP(32)3)에서, 제 1의 노드 초기화 트랜지스터 제어 회로(104)의 동작에 의거하여 제 1의 노드 초기화 트랜지스터 제어선(AZND1)을 로우 레벨로 함에 의해, 제 1의 노드 초기화 트랜지스터(TND1)를 오프 상태로 한다. 제 1의 노드(ND1) 및 제 2의 노드(ND2)의 전위는, 실질상, 변화하지 않는다. 실제로는, 소자 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 기생 용량(Cgs) 등의 정전 결합에 의해 전위 변화가 생길 수 있지만, 통상, 이들은 무시할 수 있다.
기간( TP (32) 4 )(도 35의 (B) 참조)
다음에, 후속하는 기간(TP(32)4)에서, 소자 구동 트랜지스터(TDrv)에 대한 신호 기록 처리, 및, 이동도 보정 처리를 수행한다. 이동도 보정 처리는 소자 구동 트랜지스터(TDrv)의 이동도(μ)의 대소에 의거하여 소자 구동 트랜지스터(TDrv)의 소스 영역인 제 2의 노드(ND2)의 전위를 보정하는 처리이다. 구체적으로는, 영상 신호 출력 회로(102)의 동작에 의거하여, 데이터선(DTL)의 전위를, 유기 EL 발광 소자(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 하고, 뒤이어, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 온 상태로 한다. 그 결과, 제 1의 노드(ND1)의 전위는, VSig로 상승하고, 소자 구동 트랜지스터(TDrv)는 온 상태가 된다.
제 1의 실시예에서 설명한 것과는 달리, 소자 구동 트랜지스터(TDrv)의 드레인 영역에는 전류 공급부(100)로부터 전위(VCC -H)가 인가되기 때문에, 소자 구동 트랜지스터(TDrv)의 소스 영역의 전위는 상승한다. 소정의 시간(t0)이 경과한 후, 주사선(SCL)을 로우 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 오프 상태로 하여, 제 1의 노드(ND1)(소자 구동 트랜지스터(TDrv)의 게이트 전극)를 부유 상태로 한다. 또한, 이 기간(TP(32)4)의 전 시간(t0)은, 제 2의 노드(ND2)의 전위가 (VOfs-Vth+△V)가 되도록, 유기 EL 표시 장치를 설계할 때, 설계치로서 미리 결정하여 두면 좋다.
이 기간(TP(32)4)에서도, 소자 구동 트랜지스터(TDrv)의 이동도(μ)의 값이 큰 경우, 소자 구동 트랜지스터(TDrv)의 소스 영역에서의 전위의 상승량(△V)은 크고, 소자 구동 트랜지스터(TDrv)의 이동도(μ)의 값이 작은 경우, 소자 구동 트랜지 스터(TDrv)의 소스 영역에서의 전위의 상승량(△V)은 작다.
기간( TP (32) 5 )(도 35의 (C) 참조)
이상의 조작에 의해, 임계 전압 캔슬 처리, 신호 기록 처리, 이동도 보정 처리가 완료된다. 그리고, 제 1의 실시예에서 설명한 기간(TP(5)7)에서 수행되는 처리와 동일한 처리가 이루어지고, 제 2의 노드(ND2)의 전위가 상승하고, (Vth - EL+VCat)를 초과하기 때문에, 유기 EL 발광 소자(ELP)는 발광을 시작한다. 이때, 유기 EL 발광 소자(ELP)를 흐르는 전류는, 전술한 식 (5)에서 얻을 수 있기 때문에, 유기 EL 발광 소자(ELP)를 흐르는 전류(Ids)는, 유기 EL 발광 소자(ELP)의 임계 전압(Vth-EL), 및, 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)에는 의존하지 않는다. 즉, 유기 EL 발광 소자(ELP)의 발광량인 유기 EL 발광 소자(ELP)의 휘도는, 유기 EL 발광 소자(ELP)의 임계 전압(Vth - EL), 및, 소자 구동 트랜지스터(TDrv)의 임계 전압(Vth)의 영향을 받지 않는다. 더하여, 소자 구동 트랜지스터(TDrv)에서의 이동도(μ)의 편차에 기인한 드레인 전류(Ids)의 편차 발생을 억제할 수 있다.
그리고, 유기 EL 발광 소자(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 이 시점은, 기간(TP(32)-1)의 끝에 상당한다.
이상에 의해, 유기 EL 소자(10)인 제 (n,m)번째의 부화소의 발광의 동작이 완료된다.
제 10의 실시예의 유기 EL 표시 장치, 유기 EL 표시 장치에 이용되는 유기 EL 소자(10), 및, 유기 EL 소자의 유기 EL 발광 소자(ELP)를 구동하기 위한 구동 회로인 유기 EL 소자의 제 2의 3Tr/1C 구동 회로의 구성에 관해 설명하였다. 또한, 도 31에 도시하는 구동 회로에, 제 2의 노드 초기화 트랜지스터(TND2)를 추가한 구성, 또는, 발광 제어 트랜지스터 발광 제어 트랜지스터(TEL_C)를 추가한 구성으로 할 수도 있다. 예를 들면, 제 2의 노드 초기화 트랜지스터(TND2)를 추가한 구성에서는, 전류 공급부(100)로부터 전압(VCC-L)을 공급할 필요는 없고, 제 1의 실시예에서 설명한 것과 같은 방법에 의해 제 2의 노드(ND2)에 초기화 전압을 인가할 수 있다. 또한, 발광 제어 트랜지스터(TEL_C)를 추가한 구성에서는, 예를 들면, 전류 공급부(100)는 전압(VCC) 일정으로 하여 두고, 제 9의 실시예의 제 2의 변형예에서 도 24의 (C) 및 (D)를 참조하여 설명한 것과 같은 방법에 의해 제 2의 노드(ND2)에 초기화 전압을 인가할 수 있다.
이상, 본 발명을 바람직한 실시예에 의거하여 설명하였지만, 본 발명은 이들의 실시예로 한정되는 것이 아니다. 실시예에서 설명한 유기 EL 표시 장치나 유기 EL 소자의 구성 및 구조는 예시이고, 적절히, 변경할 수 있다. 또한, 실시예에서 설명한 구동 회로의 동작이나, 유기 EL 발광 소자(ELP)의 구동 방법은 예시이고, 적절히, 변경할 수 있다.
도 1은 제 1의 실시예에 따른 유기 EL 소자에서 이용되는 구동 회로의 등가 회로도.
도 2는 제 1의 실시예에 따른 유기 EL 표시 장치의 개념도.
도 3은 제 1의 실시예에 따른 유기 EL 소자의 일부분의 모식적인 일부 단면도.
도 4는 제 1의 실시예에 따른 유기 EL 소자에 이용되는 구동 회로의 타이밍 차트를 모식적으로 도시하는 도면.
도 5의 (A) 내지 (D)는 제 1의 실시예에 따른 유기 EL 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 6의 (A) 내지 (E)는, 도 5의 (D)에 계속해서, 제 1의 실시예에 따른 유기 EL 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 7의 (A)는 기간(TP(5)7) 동안, 영상 신호 기록 트랜지스터가 오프 상태에 있을 때의, 제 2 채널 형성 영역 부근의 상황을 모식적으로 도시한 도면.
도 7의 (B)는 실드 전극을 부가함에 의한 전류-전압 특성의 변화를 모식적으로 도시한 도면.
도 8은 제 2의 실시예에 따른 유기 EL 소자에 이용되는 구동 회로의 등가 회로도.
도 9의 (A)는 제 2의 실시예에 따른 유기 EL 소자의 일부분의 모식적인 일부 단면도.
도 9의 (B)는, 도 7의 (A)에 대응하는 도면으로, 기간(TP(5)7) 동안, 영상 신호 기록 트랜지스터(TSig)가 오프 상태에 있을 때의, 제 2 채널 형성 영역 부근의 상황을 모식적으로 도시한 도면.
도 10의 (A)는 제 3의 실시예에 따른 유기 EL 소자에서 이용되는 구동 회로의 등가 회로도.
도 10의 (B)는 제 3의 실시예에 따른 유기 EL 소자의 일부분의 모식적인 일부 단면도.
도 11의 (A)는 제 4의 실시예에 따른 유기 EL 소자에서 이용되는 구동 회로의 등가 회로도.
도 11의 (B)는 제 4의 실시예에 따른 유기 EL 소자의 일부분의 모식적인 일부 단면도.
도 12의 (A)는 제 5의 실시예에 따른 유기 EL 소자에서 이용되는 구동 회로의 등가 회로도.
도 12의 (B)는 제 5의 실시예에 따른 유기 EL 소자의 일부분의 모식적인 일부 단면도.
도 13의 (A)는 제 6의 실시예에 따른 유기 EL 소자에서 이용되는 구동 회로의 등가 회로도.
도 13의 (B)는 제 6의 실시예에 따른 유기 EL 소자의 일부분의 모식적인 일부 단면도.
도 14의 (A)는 제 7의 실시예에 따른 유기 EL 소자에서 이용되는 구동 회로의 등가 회로도.
도 14의 (B)는 제 7의 실시예에 따른 유기 EL 소자의 일부분의 모식적인 일부 단면도.
도 15의 (A)는 제 8의 실시예에 따른 유기 EL 소자에서 이용되는 구동 회로의 등가 회로도.
도 15의 (B)는 제 8의 실시예에 따른 유기 EL 소자의 일부분의 모식적인 일부 단면도.
도 16은 제 9의 실시예에 따른 유기 EL 소자에서 이용되는 4Tr/1C 구동 회로 기본 구성을 구현하는 제 1의 변형예의 등가 회로도.
도 17은 4Tr/1C 구동 회로를 구비하는 유기 EL 소자를 이용하는 유기 EL 표시 장치의 개념도.
도 18은 4개의 트랜지스터와 하나의 커패시터를 기본적으로 이용하는 4Tr/1C 구동 회로의 타이밍 차트를 모식적으로 도시하는 도면.
도 19의 (A) 내지 (D)는 4Tr/1C 구동 회로에서 이용되는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 20의 (A) 내지 (D)는, 도 19의 (D)에 계속해서, 4Tr/1C 구동 회로에서 이용되는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 21은 제 9의 실시예에 따른 유기 EL 소자에서 이용되는 3Tr/1C 구동 회로 기본 구성을 구현하는 제 2의 변형예의 등가 회로도.
도 22는 3Tr/1C 구동 회로를 구비하는 유기 EL 소자를 이용하는 유기 EL 표시 장치의 개념도.
도 23은 기본적으로 3개의 트랜지스터와 하나의 커패시터를 이용하는 3Tr/1C 구동 회로의 타이밍 차트를 모식적으로 도시하는 도면.
도 24의 (A) 내지 (D)는 3Tr/1C 구동 회로에 이용되는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 25의 (A) 내지 (E)는, 도 24의 (D)에 계속해서, 3Tr/1C 구동 회로에서 이용되는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 26은 제 9의 실시예에 따른 유기 EL 소자에서 이용되는 2Tr/1C 구동 회로 기본 구성을 구현하는 제 3의 변형예의 등가 회로도.
도 27은 2Tr/1C 구동 회로를 구비하는 유기 EL 소자를 이용하는 유기 EL 표시 장치의 개념도.
도 28은 기본적으로 2개의 트랜지스터와 하나의 커패시터를 이용하는 2Tr/1C 구동 회로의 타이밍 차트를 모식적으로 도시하는 도면.
도 29의 (A) 내지 (F)는 2Tr/1C 구동 회로에서 이용되는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 30은 도 28에 도시된 타이밍 차트와는 상이한 2Tr/1C 구동 회로의 타이밍 차트를 모식적으로 도시하는 도면.
도 31은 제 10의 실시예에 따른 유기 EL 소자에서 이용되는 제 2의 3Tr/1C 구동 회로의 등가 회로도.
도 32는 제 2의 3Tr/1C 구동 회로를 구비하는 유기 EL 소자를 이용하는 유기 EL 표시 장치의 개념도.
도 33은 기본적으로 3개의 트랜지스터와 하나의 커패시터를 이용하는 제 2의 3Tr/1C 구동 회로의 타이밍 차트를 모식적으로 도시하는 도면.
도 34의 (A) 내지 (D)는 제 2의 3Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 35의 (A) 내지 (C)는, 도 34의 (D)에 계속해서, 제 2의 3Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 36은 유기 EL 소자에서 이용되는 5Tr/1C 구동 회로의 등가 회로도.
도 37은 영상 신호 기록 트랜지스터(TSig)를 듀얼 게이트 구조로 한 5Tr/1C 구동 회로의 등가 회로도.
도 38의 (A) 내지 (C)는 상기 5Tr/1C 구동 회로의 상세 구성을 도시하는 도면.
(도면의 주요 부분에 대한 부호의 설명)
TSig : 영상 신호 기록 트랜지스터
TSig _1 : 제 1의 서브 트랜지스터
TSig _2 : 제 2의 서브 트랜지스터
TDrv : 구동 트랜지스터
TEL _C : 발광 제어 트랜지스터
TND1 : 제 1의 노드 초기화 트랜지스터
TND1 _1 : 제 1의 서브 트랜지스터
TND1 _2 : 제 2의 서브 트랜지스터
TND2 : 제 2의 노드 초기화 트랜지스터
C1 : 커패시터
ELP : 유기 EL 발광 소자(발광 소자)
CA1, CA2, CA3 : 트랜지스터의 기생 용량
CEL : 유기 EL 발광 소자(ELP)의 기생 용량
ND1 : 제 1의 노드
ND2 : 제 2의 노드
SCL : 주사선
DTL : 데이터선
CLEL _C : 발광 제어 트랜지스터 제어선
AZND1 : 제 1의 노드 초기화 트랜지스터 제어선
AZND2 : 제 2의 노드 초기화 트랜지스터 제어선
PSND1 : 제 1의 노드 초기화 전압 공급선
PSND2 : 제 2의 노드 초기화 전압 공급선
10 : 유기 EL 소자
20 : 지지체
21 : 기판
31A : 제 1의 게이트 전극
31B : 제 2의 게이트 전극
32 : 게이트 절연층
33 : 반도체층
34A : 제 1의 채널 형성 영역
34B : 제 2의 채널 형성 영역
35A : 한쪽의 소스/드레인 영역
35B : 다른 쪽의 소스/드레인 영역
35C : 공통 영역
131A : 제 1의 게이트 전극
131B : 제 2의 게이트 전극
132 : 게이트 절연층
133 : 반도체층
134A : 제 1의 채널 형성 영역
134B : 제 2의 채널 형성 영역
135A : 한쪽의 소스/드레인 영역
135B : 다른 쪽의 소스/드레인 영역
135C : 공통 영역
36 : 다른 쪽의 전극
37 : 한쪽의 전극
38 : 배선
138 : 배선
39 : 배선
40 : 절연층
41 : 배선
42 : 실드 전극(제 1의 실드 전극)
43 : 제 2의 실드 전극
44 : 제 3의 실드 전극
45 : 제 4의 실드 전극
140 : 절연층
141 : 배선
142 : 실드 전극(제 1의 실드 전극)
143 : 제 2의 실드 전극
144 : 제 3의 실드 전극
145 : 제 4의 실드 전극
46 : 층간 절연층
51 : 아노드 전극
52 : 정공 수송층, 발광층 및 전자 수송층
53 : 캐소드 전극
54 : 제 2의 층간 절연층
55, 56 : 콘택트 홀
100 : 전류 공급부
101 : 주사 회로
102 : 영상 신호 출력 회로
103 : 발광 제어 트랜지스터 제어 회로
104 : 제 1의 노드 초기화 트랜지스터 제어 회로
105 : 제 2의 노드 초기화 트랜지스터 제어 회로

Claims (10)

  1. 유기 EL 발광 소자, 및, 유기 EL 발광 소자를 구동하기 위한 구동 회로를 구비한 유기 EL 소자에 있어서,
    유기 EL 발광 소자는 층간 절연층을 통하여 구동 회로의 위에 형성되고,
    구동 회로는,
    (A) 소자 구동 트랜지스터,
    (B) 영상 신호 기록 트랜지스터, 및,
    (C) 한 쌍의 전극을 구비한 커패시터로 구성되고,
    소자 구동 트랜지스터에 있어서는,
    (A-1) 한쪽의 소스 또는 드레인 영역은, 전류 공급부에 접속되고,
    (A-2) 다른 쪽의 소스 또는 드레인 영역은, 유기 EL 발광 소자에 갖춰진 아노드 전극에 접속되고, 또한, 커패시터의 한쪽의 전극에 접속된, 제2의 노드를 구성하고,
    영상 신호 기록 트랜지스터는, 듀얼 게이트 구조의 트랜지스터로 이루어지고, 제1의 게이트 전극과 제1의 채널 형성 영역을 구비한 제1의 서브 트랜지스터, 및, 제2의 게이트 전극과 제2의 채널 형성 영역을 구비한 제2의 서브 트랜지스터로 구성되고,
    제1의 서브 트랜지스터의 한쪽의 소스 또는 드레인 영역은, 데이터선에 접속되고,
    제2의 서브 트랜지스터의 다른 쪽의 소스 또는 드레인 영역은, 소자 구동 트랜지스터의 게이트 전극에 접속되고, 또한, 커패시터의 다른 쪽의 전극에 접속된, 제1의 노드를 구성하고,
    제1의 서브 트랜지스터의 제1의 게이트 전극, 및, 제2의 서브 트랜지스터의 제2의 게이트 전극은, 주사선에 접속되고,
    제1의 서브 트랜지스터의 제1의 게이트 전극은, 제1의 채널 형성 영역의 한쪽의 면과 게이트 절연층을 통하여 대향하고,
    제2의 서브 트랜지스터의 제2의 게이트 전극은, 제2의 채널 형성 영역의 한쪽의 면과 게이트 절연층을 통하여 대향하고,
    제2의 서브 트랜지스터는, 제2의 채널 형성 영역과 유기 EL 발광 소자에 갖춰진 아노드 전극과의 사이에 배치된 실드 전극을 구비하고,
    실드 전극은, 제2의 채널 형성 영역의 다른 쪽의 면과 절연층을 통하여 대향하고, 제2의 서브 트랜지스터의 다른 쪽의 소스 또는 드레인 영역에 접속되는 것을 특징으로 하는 유기 EL 소자.
  2. 제1항에 있어서,
    제2의 서브 트랜지스터는, 또한, 제2의 채널 형성 영역과 유기 EL 발광 소자에 갖춰진 아노드 전극과의 사이에 배치된 제2의 실드 전극을 구비하고,
    제2의 실드 전극은, 제2의 채널 형성 영역의 다른 쪽의 면과 절연층을 통하여 대향하고, 제1의 서브 트랜지스터의 다른 쪽의 소스 또는 드레인 영역과 제2의 서브 트랜지스터의 한쪽의 소스 또는 드레인 영역과 중첩하는 공통 영역에 접속되는 것을 특징으로 하는 유기 EL 소자.
  3. 제1항에 있어서,
    제1의 서브 트랜지스터는, 또한, 제1의 채널 형성 영역과 유기 EL 발광 소자에 갖춰진 아노드 전극과의 사이에 배치된 제3의 실드 전극을 구비하고,
    제3의 실드 전극은, 제1의 채널 형성 영역의 다른 쪽의 면과 절연층을 통하여 대향하고, 제1의 서브 트랜지스터의 한쪽의 소스 또는 드레인 영역에 접속되는 것을 특징으로 하는 유기 EL 소자.
  4. 제1항에 있어서,
    제2의 서브 트랜지스터는, 또한, 제2의 채널 형성 영역과 유기 EL 발광 소자에 갖춰진 아노드 전극과의 사이에 배치된 제2의 실드 전극을 구비하고,
    제2의 실드 전극은, 제2의 채널 형성 영역의 다른 쪽의 면과 절연층을 통하여 대향하고,
    제1의 서브 트랜지스터는, 또한, 제1의 채널 형성 영역과 유기 EL 발광 소자에 갖춰진 아노드 전극과의 사이에 배치된 제3의 실드 전극 및 제4의 실드 전극을 구비하고,
    제3의 실드 전극 및 제4의 실드 전극은, 제1의 채널 형성 영역의 다른 쪽의 면과 절연층을 통하여 대향하고,
    제2의 실드 전극과 제4의 실드 전극은, 제1의 서브 트랜지스터의 다른 쪽의 소스 또는 드레인 영역과 제2의 서브 트랜지스터의 한쪽의 소스 또는 드레인 영역과 중첩하는 공통 영역에 접속되고,
    제3의 실드 전극은, 제1의 서브 트랜지스터의 한쪽의 소스 또는 드레인 영역에 접속되는 것을 특징으로 하는 유기 EL 소자.
  5. 유기 EL 발광 소자, 및, 유기 EL 발광 소자를 구동하기 위한 구동 회로를 구비한 유기 EL 소자에 있어서,
    유기 EL 발광 소자는 층간 절연층을 통하여 구동 회로의 위에 형성되고,
    구동 회로는,
    (A) 소자 구동 트랜지스터,
    (B) 영상 신호 기록 트랜지스터,
    (C) 한 쌍의 전극을 구비한 커패시터, 및,
    (D) 제1의 노드 초기화 트랜지스터로 구성되고,
    소자 구동 트랜지스터에 있어서는,
    (A-1) 한쪽의 소스 또는 드레인 영역은, 전류 공급부에 접속되고,
    (A-2) 다른 쪽의 소스 또는 드레인 영역은, 유기 EL 발광 소자에 갖춰진 아노드 전극에 접속되고, 또한, 커패시터의 한쪽의 전극에 접속된, 제2의 노드를 구성하고,
    영상 신호 기록 트랜지스터에 있어서는,
    (B-1) 한쪽의 소스 또는 드레인 영역은, 데이터선에 접속되고,
    (B-2) 다른 쪽의 소스 또는 드레인 영역은, 소자 구동 트랜지스터의 게이트 전극에 접속되고, 또한, 커패시터의 다른 쪽의 전극에 접속된, 제1의 노드를 구성하고,
    (B-3) 게이트 전극은, 주사선에 접속되고,
    제1의 노드 초기화 트랜지스터는, 듀얼 게이트 구조의 트랜지스터로 이루어지고, 제1의 게이트 전극과 제1의 채널 형성 영역을 구비한 제1의 서브 트랜지스터, 및, 제2의 게이트 전극과 제2의 채널 형성 영역을 구비한 제2의 서브 트랜지스터로 구성되고,
    제1의 서브 트랜지스터의 한쪽의 소스 또는 드레인 영역은, 제1의 노드 초기화 전압 공급선에 접속되고,
    제2의 서브 트랜지스터의 다른 쪽의 소스 또는 드레인 영역은, 제1의 노드에 접속되고,
    제1의 서브 트랜지스터의 제1의 게이트 전극, 및, 제2의 서브 트랜지스터의 제2의 게이트 전극은, 제1의 노드 초기화 트랜지스터 제어선에 접속되고,
    제1의 서브 트랜지스터의 제1의 게이트 전극은, 제1의 채널 형성 영역의 한쪽의 면과 게이트 절연층을 통하여 대향하고,
    제2의 서브 트랜지스터의 제2의 게이트 전극은, 제2의 채널 형성 영역의 한쪽의 면과 게이트 절연층을 통하여 대향하고,
    제2의 서브 트랜지스터는, 제2의 채널 형성 영역과 유기 EL 발광 소자에 갖춰진 아노드 전극과의 사이에 배치된 실드 전극을 구비하고,
    실드 전극은, 제2의 채널 형성 영역의 다른 쪽의 면과 절연층을 통하여 대향하고, 제2의 서브 트랜지스터의 다른 쪽의 소스 또는 드레인 영역에 접속되는 것을 특징으로 하는 유기 EL 소자.
  6. 제5항에 있어서,
    제2의 서브 트랜지스터는, 또한, 제2의 채널 형성 영역과 유기 EL 발광 소자에 갖춰진 아노드 전극과의 사이에 배치된 제2의 실드 전극을 구비하고,
    제2의 실드 전극은, 제2의 채널 형성 영역의 다른 쪽의 면과 절연층을 통하여 대향하고, 제1의 서브 트랜지스터의 다른 쪽의 소스 또는 드레인 영역과 제2의 서브 트랜지스터의 한쪽의 소스 또는 드레인 영역과 중첩하는 공통 영역에 접속되는 것을 특징으로 하는 유기 EL 소자.
  7. 제5항에 있어서,
    제1의 서브 트랜지스터는, 또한, 제1의 채널 형성 영역과 유기 EL 발광 소자에 갖춰진 아노드 전극과의 사이에 배치된 제3의 실드 전극을 구비하고,
    제3의 실드 전극은, 제1의 채널 형성 영역의 다른 쪽의 면과 절연층을 통하여 대향하고, 제1의 서브 트랜지스터의 한쪽의 소스 또는 드레인 영역에 접속되는 것을 특징으로 하는 유기 EL 소자.
  8. 제5항에 있어서,
    제2의 서브 트랜지스터는, 또한, 제2의 채널 형성 영역과 유기 EL 발광 소자에 갖춰진 아노드 전극과의 사이에 배치된 제2의 실드 전극을 구비하고,
    제2의 실드 전극은, 제2의 채널 형성 영역의 다른 쪽의 면과 절연층을 통하여 대향하고,
    제1의 서브 트랜지스터는, 또한, 제1의 채널 형성 영역과 유기 EL 발광 소자에 갖춰진 아노드 전극과의 사이에 배치된 제3의 실드 전극 및 제4의 실드 전극을 구비하고,
    제3의 실드 전극 및 제4의 실드 전극은, 제1의 채널 형성 영역의 다른 쪽의 면과 절연층을 통하여 대향하고,
    제2의 실드 전극과 제4의 실드 전극은, 제1의 서브 트랜지스터의 다른 쪽의 소스 또는 드레인 영역과 제2의 서브 트랜지스터의 한쪽의 소스 또는 드레인 영역과 중첩하는 공통 영역에 접속되고,
    제3의 실드 전극은, 제1의 서브 트랜지스터의 한쪽의 소스 또는 드레인 영역에 접속되는 것을 특징으로 하는 유기 EL 소자.
  9. (1) 주사 회로,
    (2) 영상 신호 출력 회로,
    (3) 제1의 방향으로 N개, 제1의 방향과는 다른 제2의 방향으로 M개, 합계 M × N개의, 2차원 매트릭스 형상으로 배열된 유기 EL 소자,
    (4) 주사 회로에 접속되고, 제1의 방향으로 늘어나는 M개의 주사선,
    (5) 영상 신호 출력 회로에 접속되고, 제2의 방향으로 늘어나는 N개의 데이터선, 및,
    (6) 전류 공급부를 구비한 유기 EL 표시 장치에 있어서,
    유기 EL 소자 각각은, 유기 EL 발광 소자, 및, 유기 EL 발광 소자를 구동하기 위한 구동 회로를 구비하고,
    유기 EL 발광 소자는 층간 절연층을 통하여 구동 회로의 위에 형성되고,
    구동 회로는,
    (A) 소자 구동 트랜지스터,
    (B) 영상 신호 기록 트랜지스터, 및,
    (C) 한 쌍의 전극을 구비한 커패시터로 구성되고,
    소자 구동 트랜지스터에 있어서는,
    (A-1) 한쪽의 소스 또는 드레인 영역은, 전류 공급부에 접속되고,
    (A-2) 다른 쪽의 소스 또는 드레인 영역은, 유기 EL 발광 소자에 갖춰진 아노드 전극에 접속되고, 또한, 커패시터의 한쪽의 전극에 접속된, 제2의 노드를 구성하고,
    영상 신호 기록 트랜지스터는, 듀얼 게이트 구조의 트랜지스터로 이루어지고, 제1의 게이트 전극과 제1의 채널 형성 영역을 구비한 제1의 서브 트랜지스터, 및, 제2의 게이트 전극과 제2의 채널 형성 영역을 구비한 제2의 서브 트랜지스터로 구성되고,
    제1의 서브 트랜지스터의 한쪽의 소스 또는 드레인 영역은, 데이터선에 접속되고,
    제2의 서브 트랜지스터의 다른 쪽의 소스 또는 드레인 영역은, 소자 구동 트랜지스터의 게이트 전극에 접속되고, 또한, 커패시터의 다른 쪽의 전극에 접속된, 제1의 노드를 구성하고,
    제1의 서브 트랜지스터의 제1의 게이트 전극, 및, 제2의 서브 트랜지스터의 제2의 게이트 전극은, 주사선에 접속되고,
    제1의 서브 트랜지스터의 제1의 게이트 전극은, 제1의 채널 형성 영역의 한쪽의 면과 게이트 절연층을 통하여 대향하고,
    제2의 서브 트랜지스터의 제2의 게이트 전극은, 제2의 채널 형성 영역의 한쪽의 면과 게이트 절연층을 통하여 대향하고,
    제2의 서브 트랜지스터는, 제2의 채널 형성 영역과 유기 EL 발광 소자에 갖춰진 아노드 전극과의 사이에 배치된 실드 전극을 구비하고,
    실드 전극은, 제2의 채널 형성 영역의 다른 쪽의 면과 절연층을 통하여 대향하고, 제2의 서브 트랜지스터의 다른 쪽의 소스 또는 드레인 영역에 접속되는 것을 특징으로 하는 유기 EL 표시 장치.
  10. (1) 주사 회로,
    (2) 영상 신호 출력 회로,
    (3) 제1의 방향으로 N개, 제1의 방향과는 다른 제2의 방향으로 M개, 합계 M × N개의, 2차원 매트릭스 형상으로 배열된 유기 EL 소자,
    (4) 주사 회로에 접속되고, 제1의 방향으로 늘어나는 M개의 주사선,
    (5) 영상 신호 출력 회로에 접속되고, 제2의 방향으로 늘어나는 N개의 데이터선, 및,
    (6) 전류 공급부를 구비한 유기 EL 표시 장치에 있어서,
    유기 EL 소자 각각은, 유기 EL 발광 소자, 및, 유기 EL 발광 소자를 구동하기 위한 구동 회로를 구비하고,
    유기 EL 발광 소자는 층간 절연층을 통하여 구동 회로의 위에 형성되고,
    구동 회로는,
    (A) 소자 구동 트랜지스터,
    (B) 영상 신호 기록 트랜지스터,
    (C) 한 쌍의 전극을 구비한 커패시터, 및,
    (D) 제1의 노드 초기화 트랜지스터로 구성되고,
    소자 구동 트랜지스터에 있어서는,
    (A-1) 한쪽의 소스 또는 드레인 영역은, 전류 공급부에 접속되고,
    (A-2) 다른 쪽의 소스 또는 드레인 영역은, 유기 EL 발광 소자에 갖춰진 아노드 전극에 접속되고, 또한, 커패시터의 한쪽의 전극에 접속된, 제2의 노드를 구성하고,
    영상 신호 기록 트랜지스터에 있어서는,
    (B-1) 한쪽의 소스 또는 드레인 영역은, 데이터선에 접속되고,
    (B-2) 다른 쪽의 소스 또는 드레인 영역은, 소자 구동 트랜지스터의 게이트 전극에 접속되고, 또한, 커패시터의 다른 쪽의 전극에 접속된, 제1의 노드를 구성하고,
    (B-3) 게이트 전극은, 주사선에 접속되고,
    제1의 노드 초기화 트랜지스터는, 듀얼 게이트 구조의 트랜지스터로 이루어지고, 제1의 게이트 전극과 제1의 채널 형성 영역을 구비한 제1의 서브 트랜지스터, 및, 제2의 게이트 전극과 제2의 채널 형성 영역을 구비한 제2의 서브 트랜지스터로 구성되고,
    제1의 서브 트랜지스터의 한쪽의 소스 또는 드레인 영역은, 제1의 노드 초기화 전압 공급선에 접속되고,
    제2의 서브 트랜지스터의 다른 쪽의 소스 또는 드레인 영역은, 제1의 노드에 접속되고,
    제1의 서브 트랜지스터의 제1의 게이트 전극, 및, 제2의 서브 트랜지스터의 제2의 게이트 전극은, 제1의 노드 초기화 트랜지스터 제어선에 접속되고,
    제1의 서브 트랜지스터의 제1의 게이트 전극은, 제1의 채널 형성 영역의 한쪽의 면과 게이트 절연층을 통하여 대향하고,
    제2의 서브 트랜지스터의 제2의 게이트 전극은, 제2의 채널 형성 영역의 한쪽의 면과 게이트 절연층을 통하여 대향하고,
    제2의 서브 트랜지스터는, 제2의 채널 형성 영역과 유기 EL 발광 소자에 갖춰진 아노드 전극과의 사이에 배치된 실드 전극을 구비하고,
    실드 전극은, 제2의 채널 형성 영역의 다른 쪽의 면과 절연층을 통하여 대향하고, 제2의 서브 트랜지스터의 다른 쪽의 소스 또는 드레인 영역에 접속되는 것을 특징으로 하는 유기 EL 표시 장치.
KR1020080063314A 2007-07-03 2008-07-01 유기 ｅｌ 소자, 및, 유기 ｅｌ 표시 장치 Expired - Fee Related KR101474565B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00175540 2007-07-03
JP2007175540A JP4479755B2 (ja) 2007-07-03 2007-07-03 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置

Publications (2)

Publication Number Publication Date
KR20090004635A KR20090004635A (ko) 2009-01-12
KR101474565B1 true KR101474565B1 (ko) 2014-12-18

Family

ID=40213790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080063314A Expired - Fee Related KR101474565B1 (ko) 2007-07-03 2008-07-01 유기 ｅｌ 소자, 및, 유기 ｅｌ 표시 장치

Country Status (5)

Country Link
US (1) US8022903B2 (ko)
JP (1) JP4479755B2 (ko)
KR (1) KR101474565B1 (ko)
CN (1) CN101339735B (ko)
TW (1) TWI402801B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009009441A2 (en) 2007-07-06 2009-01-15 Cedars-Sinai Medical Center Self-assembling complex for targeting chemical agents to cells
JP2009288767A (ja) * 2008-05-01 2009-12-10 Sony Corp 表示装置及びその駆動方法
KR100922065B1 (ko) * 2008-06-11 2009-10-19 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101056240B1 (ko) * 2009-03-02 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP2010266490A (ja) * 2009-05-12 2010-11-25 Sony Corp 表示装置
JP5494115B2 (ja) * 2010-03-29 2014-05-14 ソニー株式会社 表示装置及び電子機器
KR101871188B1 (ko) * 2011-02-17 2018-06-28 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
JP5682385B2 (ja) 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP6056175B2 (ja) * 2012-04-03 2017-01-11 セイコーエプソン株式会社 電気光学装置及び電子機器
DK2880160T3 (en) 2012-08-03 2019-01-14 Cedars Sinai Medical Center ISOLATION OF TRANSPORT INCREASING MUTANTS OF PHARMACEUTICAL PROCESSING PROTEIN
JP2014160203A (ja) * 2013-02-20 2014-09-04 Sony Corp 表示装置およびその駆動方法、並びに電子機器
KR20140141373A (ko) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN103474473B (zh) * 2013-09-10 2016-02-03 深圳市华星光电技术有限公司 一种薄膜晶体管开关及其制造方法
TW202203465A (zh) * 2013-10-10 2022-01-16 日商半導體能源研究所股份有限公司 液晶顯示裝置
KR102111747B1 (ko) * 2014-02-25 2020-05-18 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101640192B1 (ko) 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102417120B1 (ko) * 2015-01-21 2022-07-06 삼성디스플레이 주식회사 유기발광표시장치
KR102455618B1 (ko) 2015-02-05 2022-10-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102302373B1 (ko) * 2015-02-10 2021-09-16 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2017183355A1 (ja) * 2016-04-22 2017-10-26 ソニー株式会社 表示装置および電子機器
KR102570832B1 (ko) 2016-05-23 2023-08-24 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
CN106448562A (zh) * 2016-10-21 2017-02-22 京东方科技集团股份有限公司 显示面板及显示设备
CN106531074B (zh) * 2017-01-10 2019-02-05 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN107481668B (zh) * 2017-09-01 2020-07-24 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN107799062B (zh) * 2017-11-27 2019-08-13 合肥鑫晟光电科技有限公司 一种像素电路及其驱动方法、显示装置
US11222587B2 (en) 2018-02-20 2022-01-11 Sony Semiconductor Solutions Corporation Pixel circuit, display device, driving method of pixel circuit, and electronic apparatus
US10490128B1 (en) * 2018-06-05 2019-11-26 Apple Inc. Electronic devices having low refresh rate display pixels with reduced sensitivity to oxide transistor threshold voltage
CN113614824B (zh) * 2019-03-28 2024-01-09 夏普株式会社 显示装置及其驱动方法
KR102787684B1 (ko) * 2019-05-07 2025-03-27 엘지디스플레이 주식회사 폴더블 디스플레이
KR102637829B1 (ko) * 2019-10-28 2024-02-19 엘지디스플레이 주식회사 터치 디스플레이 장치
CN110853575B (zh) * 2019-11-04 2021-07-06 深圳市华星光电半导体显示技术有限公司 显示面板的电压调节方法及存储介质
CN111261111A (zh) * 2020-03-13 2020-06-09 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN111369944A (zh) * 2020-04-08 2020-07-03 深圳市华星光电半导体显示技术有限公司 像素结构及其驱动方法、显示装置
CN111477179B (zh) * 2020-05-20 2021-10-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN111584595B (zh) * 2020-05-26 2023-04-18 京东方科技集团股份有限公司 显示面板、显示装置
CN111816119B (zh) * 2020-08-31 2022-02-25 武汉天马微电子有限公司 显示面板及显示装置
CN112216244B (zh) * 2020-10-30 2022-04-29 武汉天马微电子有限公司 显示面板及其驱动方法和显示模组
WO2022160125A1 (zh) 2021-01-27 2022-08-04 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板、显示装置
CN114822416B (zh) * 2021-01-29 2024-05-14 北京小米移动软件有限公司 驱动方法、驱动装置、终端设备及存储介质
CN113917751B (zh) * 2021-10-25 2023-05-02 深圳市华星光电半导体显示技术有限公司 阵列基板及液晶显示面板
CN114822384A (zh) * 2022-05-23 2022-07-29 深圳市华星光电半导体显示技术有限公司 像素电路及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214800A (ja) 1999-01-20 2000-08-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2002244588A (ja) 2001-02-19 2002-08-30 Matsushita Electric Ind Co Ltd 画像表示装置
JP2003271076A (ja) 2002-03-19 2003-09-25 Toshiba Corp 表示装置
JP2005136028A (ja) 2003-10-29 2005-05-26 Casio Comput Co Ltd 静電気保護回路およびそれを備えた電子回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1362374B1 (en) * 2001-02-16 2014-05-21 Ignis Innovation Inc. Organic light emitting diode display having shield electrodes
WO2004100118A1 (ja) * 2003-05-07 2004-11-18 Toshiba Matsushita Display Technology Co., Ltd. Ｅｌ表示装置およびその駆動方法
JP4062179B2 (ja) * 2003-06-04 2008-03-19 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4131227B2 (ja) * 2003-11-10 2008-08-13 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4401971B2 (ja) * 2004-04-29 2010-01-20 三星モバイルディスプレイ株式會社 発光表示装置
JP4923410B2 (ja) 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
TWI330726B (en) * 2005-09-05 2010-09-21 Au Optronics Corp Display apparatus, thin-film-transistor discharge method and electrical driving method therefor
JP4923505B2 (ja) 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2008046427A (ja) * 2006-08-18 2008-02-28 Sony Corp 画像表示装置
JP2008226491A (ja) * 2007-03-08 2008-09-25 Sony Corp 有機エレクトロルミネッセンス表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214800A (ja) 1999-01-20 2000-08-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2002244588A (ja) 2001-02-19 2002-08-30 Matsushita Electric Ind Co Ltd 画像表示装置
JP2003271076A (ja) 2002-03-19 2003-09-25 Toshiba Corp 表示装置
JP2005136028A (ja) 2003-10-29 2005-05-26 Casio Comput Co Ltd 静電気保護回路およびそれを備えた電子回路

Also Published As

Publication number Publication date
US8022903B2 (en) 2011-09-20
KR20090004635A (ko) 2009-01-12
CN101339735B (zh) 2011-02-09
JP2009014933A (ja) 2009-01-22
JP4479755B2 (ja) 2010-06-09
TW200910299A (en) 2009-03-01
CN101339735A (zh) 2009-01-07
US20090009441A1 (en) 2009-01-08
TWI402801B (zh) 2013-07-21

Similar Documents

Publication Publication Date Title
KR101474565B1 (ko) 유기 ｅｌ 소자, 및, 유기 ｅｌ 표시 장치
US9548023B2 (en) Display apparatus and display-apparatus driving method
TWI490836B (zh) 像素電路、顯示裝置、電子設備以及驅動像素電路的方法
US8294737B2 (en) Display apparatus and display-apparatus driving method
KR101486287B1 (ko) 표시장치, 표시장치의 구동방법 및 전자기기
JP2010145579A (ja) 表示装置、表示装置の駆動方法および電子機器
JP4957713B2 (ja) 有機エレクトロルミネッセンス表示装置の駆動方法
JP2009271337A (ja) 表示装置、表示装置の駆動方法および電子機器
KR20080085713A (ko) 유기 일렉트로 루미네선스 발광부의 구동 방법
JP7253796B2 (ja) 画素回路、及び、表示装置
KR20080085714A (ko) 유기 일렉트로 루미네선스 발광부의 구동 방법
JP2021067901A (ja) 画素回路、及び、表示装置
JP5098508B2 (ja) 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法
JP2009047958A (ja) 有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2008292785A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008292786A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009282191A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010145580A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008286897A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008281612A (ja) 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2011002747A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010276734A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009098166A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2008242369A (ja) 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス表示装置
JP2009282192A (ja) 表示装置、表示装置の駆動方法および電子機器

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080701

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130507

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080701

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140414

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140918

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141212

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180923