JP4062179B2 - 画素回路、表示装置、および画素回路の駆動方法 - Google Patents
画素回路、表示装置、および画素回路の駆動方法 Download PDFInfo
- Publication number
- JP4062179B2 JP4062179B2 JP2003159646A JP2003159646A JP4062179B2 JP 4062179 B2 JP4062179 B2 JP 4062179B2 JP 2003159646 A JP2003159646 A JP 2003159646A JP 2003159646 A JP2003159646 A JP 2003159646A JP 4062179 B2 JP4062179 B2 JP 4062179B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- node
- conductive state
- held
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
- G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ（Electroluminescence ）ディスプレイなどの、電流値によって輝度が制御される電気光学素子を有する画素回路、およびこの画素回路がマトリクス状に配列された画像表示装置のうち、特に各画素回路内部に設けられた絶縁ゲート型電界効果トランジスタによって電気光学素子に流れる電流値が制御される、いわゆるアクティブマトリクス型画像表示装置、並びに画素回路の駆動方法に関するものである。
【０００２】
【従来の技術】
画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。
これは有機ＥＬディスプレイなどにおいても同様であるが、有機ＥＬディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御することによって発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題があるため、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子、一般にはＴＦＴ（Thin Film Transistor、薄膜トランジスタ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
【０００４】
図３１は、一般的な有機ＥＬ表示装置の構成を示すブロック図である。
この表示装置１は、図３１に示すように、画素回路（ＰＸＬＣ）２ａがｍ×ｎのマトリクス状に配列された画素アレイ部２、水平セレクタ（ＨＳＥＬ）３、ライトスキャナ（ＷＳＣＮ）４、水平セレクタ３により選択され輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１〜ＤＴＬｎ、およびライトスキャナ４により選択駆動される走査線ＷＳＬ１〜ＷＳＬｍを有する。
なお、水平セレクタ３、ライトスキャナ４に関しては、多結晶シリコン上に形成する場合や、ＭＯＳＩＣ等で画素の周辺に形成することもある。
【０００５】
図３２は、図３１の画素回路２ａの一構成例を示す回路図である（たとえば特許文献１、２参照）。
図３２の画素回路は、多数提案されている回路のうちで最も単純な回路構成であり、いわゆる２トランジスタ駆動方式の回路である。
【０００６】
図３２の画素回路２ａは、ｐチャネル薄膜電界効果トランジスタ（以下、ＴＦＴという）１１およびＴＦＴ１２、キャパシタＣ１１、発光素子である有機ＥＬ素子（ＯＬＥＤ）１３を有する。また、図３２において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。
有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがあり、図３２その他では発光素子としてダイオードの記号を用いているが、以下の説明においてＯＬＥＤには必ずしも整流性を要求するものではない。
図３２ではＴＦＴ１１のソースが電源電位ＶCCに接続され、発光素子１３のカソード（陰極）は接地電位ＧＮＤに接続されている。図３２の画素回路２ａの動作は以下の通りである。
【０００７】
ステップＳＴ１：
走査線ＷＳＬを選択状態（ここでは低レベル）とし、データ線ＤＴＬに書き込み電位Ｖdataを印加すると、ＴＦＴ１２が導通してキャパシタＣ１１が充電または放電され、ＴＦＴ１１のゲート電位はＶdataとなる。
【０００８】
ステップＳＴ２：
走査線ＷＳＬを非選択状態（ここでは高レベル）とすると、データ線ＤＴＬとＴＦＴ１１とは電気的に切り離されるが、ＴＦＴ１１のゲート電位はキャパシタＣ１１によって安定に保持される。
【０００９】
ステップＳＴ３：
ＴＦＴ１１および発光素子１３に流れる電流は、ＴＦＴ１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１３はその電流値に応じた輝度で発光し続ける。
上記ステップＳＴ１のように、走査線ＷＳＬを選択してデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図３２の画素回路２ａでは、一度Ｖdataの書き込みを行えば、次に書き換えられるまでの間、発光素子１３は一定の輝度で発光を継続する。
【００１０】
上述したように、画素回路２ａでは、ドライブトランジスタであるＴＦＴ１１のゲート印加電圧を変化させることで、ＥＬ発光素子１３に流れる電流値を制御している。
このとき、ｐチャネルのドライブトランジスタのソースは電源電位ＶCCに接続されており、このＴＦＴ１１は常に飽和領域で動作している。よって、下記の式１に示した値を持つ定電流源となっている。
【００１１】
【数１】
Ｉds＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖgs−｜Ｖｔｈ｜）2 …（１）
【００１２】
ここで、μはキャリアの移動度を、Ｃｏｘは単位面積当たりのゲ−ト容量を、Ｗはゲ−ト幅を、Ｌはゲ−ト長を、ＶgsはＴＦＴ１１のゲ−ト・ソ−ス間電圧を、ＶthはＴＦＴ１１のしきい値をそれぞれ示している。
【００１３】
単純マトリクス型画像表示装置では、各発光素子は、選択された瞬間にのみ発光するのに対し、アクティブマトリクスでは、上述したように、書き込み終了後も発光素子が発光を継続するため、単純マトリクスに比べて発光素子のピーク輝度、ピーク電流を下げられるなどの点で、とりわけ大型・高精細のディスプレイでは有利となる。
【００１４】
図３３は、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す図である。図３３において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。
【００１５】
一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図３３に示すように、時間が経過すると劣化してしまう。
しかしながら、図３２の２トランジスタ駆動は定電流駆動のために有機ＥＬ素子には上述したように定電流が流れ続け、有機ＥＬ素子のＩ−Ｖ特性が劣化してもその発光輝度は経時劣化することはない。
【００１６】
ところで、図３２の画素回路２ａは、ｐチャネルのＴＦＴにより構成されているが、ｎチャネルのＴＦＴにより構成することができれば、ＴＦＴ作製において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。
【００１７】
次に、トランジスタをｎチャネルＴＦＴに置き換えた画素回路について考察する。
【００１８】
図３４は、図３２の回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた画素回路を示す回路図である。
【００１９】
図３４の画素回路２ｂは、ｎチャネルＴＦＴ２１およびＴＦＴ２２、キャパシタＣ２１、発光素子である有機ＥＬ素子（ＯＬＥＤ）２３を有する。また、図３４において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。
【００２０】
この画素回路２ｂでは、ドライブトランジスタとしてＴＦＴ２１のドレイン側が電源電位ＶCCに接続され、ソースはＥＬ素子２３のアノードに接続されており、ソースフォロワー回路を形成している。
【００２１】
図３５は、初期状態におけるドライブトランジスタとしてのＴＦＴ２１とＥＬ素子２３の動作点を示す図である。図３５において、横軸はＴＦＴ２１のドレイン・ソース間電圧Ｖｄｓを、縦軸はドレイン・ソース間電流Ｉｄｓをそれぞれ示している。
【００２２】
図３５に示すように、ソース電圧はドライブトランジスタであるＴＦＴ２１とＥＬ素子２３との動作点で決まり、その電圧はゲート電圧によって異なる値を持つ。
このＴＦＴ２１は飽和領域で駆動されるので、動作点のソース電圧に対したＶｇｓに関して上記式１に示した方程式の電流値の電流Ｉｄｓを流す。
【００２３】
【特許文献１】
ＵＳＰ５，６８４，３６５
【特許文献２】
特開平８−２３４６８３号公報
【００２４】
【発明が解決しようとする課題】
しかしながら、ここでも同様にＥＬ素子のＩ−Ｖ特性は経時劣化してしまう。図３６に示すように、この経時劣化により動作点が変動してしまい、同じゲート電圧を印加していてもそのソース電圧は変動する。
これにより、ドライブトランジスタであるＴＦＴ２１のゲート・ソース間電圧Ｖｇｓは変化してしまい、流れる電流値が変動する。同時にＥＬ素子２３に流れる電流値も変化するので、ＥＬ素子２３のＩ−Ｖ特性が劣化すると、図３４のソースフォロワー回路ではその発光輝度は経時変化してしまう。
【００２５】
また、図３７に示すように、ドライブトランジスタとしてのｎチャネルＴＦＴ３１のソースを接地電位ＧＮＤに接続し、ドレインをＥＬ素子３３のカソードに接続し、ＥＬ素子３３のアノードを電源電位ＶCCに接続する回路構成も考えられる。
【００２６】
この方式では、図３２のｐチャネルＴＦＴによる駆動と同様に、ソースの電位が固定されており、ドライブトランジスタとしてＴＦＴ３１は定電流源として動作して、ＥＬ素子３３のＩ−Ｖ特性の劣化による輝度変化も防止できる。
【００２７】
しかしながら、この方式ではドライブトランジスタをＥＬ素子のカソード側に接続する必要があり、このカソード接続は新規にアノード・カソードの電極の開発が必要であり、現状の技術では非常に困難であるとされている。
以上より、従来の方式では輝度変化のない、ｎチャネルトランジスタ使用の有機ＥＬ素子の開発はなされていなかった。
【００２８】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、発光素子の電流−電圧特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行え、ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタを電気光学素子の駆動素子として用いることができる画素回路、表示装置、および画素回路の駆動方法を提供することにある。
【００２９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、流れる電流によって輝度が変化する電気光学素子を駆動する画素回路であって、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、第３、および第４のノードと、第１および第２の基準電位と、上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第３のノードに接続された第１のスイッチと、上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、上記第１のノードと固定電位との間に接続された第３のスイッチと、上記データ線と上記第４のノードとの間に接続された第４のスイッチと、上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている。
【００３０】
好適には、上記駆動トランジスタが電界効果トランジスタであり、ソースが上記第１のノードに接続され、ドレインが上記第３のノードに接続されている。
【００３１】
好適には、上記電気光学素子を駆動する場合、第１ステージとして、上記第１のスイッチが導通状態に保持され、上記第４のスイッチが非導通状態に保持された状態で、上記第３のスイッチが導通状態に保持されて、上記第１のノードが固定電位に接続され、第２ステージとして、上記第２のスイッチおよび上記第５のスイッチが導通状態に保持され、上記第１のスイッチが非導通状態に保持された後、上記第２のスイッチおよび上記第５のスイッチが非導通状態に保持され、第３ステージとして、上記第４のスイッチが導通状態に保持されて上記データ線を伝播されるデータが上記第４のノードに入力された後、上記第４のスイッチが非導通状態に保持され、第４ステージとして、上記第３のスイッチが非導通状態に保持される。
【００３２】
好適には、上記電気光学素子を駆動する場合、第１ステージとして、上記第１のスイッチおよび上記第４のスイッチが非導通状態に保持された状態で、上記第３のスイッチが導通状態に保持されて、上記第１のノードが固定電位に接続され、第２ステージとして、上記第２のスイッチおよび上記第５のスイッチが導通状態に保持され、上記第１のスイッチが所定期間だけ導通状態に保持された後、上記第２のスイッチおよび上記第５のスイッチが非導通状態に保持され、第３ステージとして、上記第４のスイッチが導通状態に保持されて上記データ線を伝播されるデータが上記第４のノードに入力された後、上記第４のスイッチが非導通状態に保持され、第４ステージとして、上記第３のスイッチが非導通状態に保持される。
【００３３】
また、好適には、上記第３ステージでは、上記第１のスイッチが導通状態に保持された後、上記第４のスイッチが導通状態に保持される。
【００３４】
好適には、上記電気光学素子を駆動する場合、第１ステージとして、上記第１のスイッチが導通状態に保持され、上記第４のスイッチが非導通状態に保持された状態で、上記第２のスイッチおよび上記第５のスイッチが導通状態に保持され、第２ステージとして、上記第１のスイッチが非導通状態に保持される一方、上記第３のスイッチが導通状態に保持されて、上記第１のノードが固定電位に接続され、第３ステージとして、上記第２のスイッチおよび上記第５のスイッチが非導通状態に保持され、第４ステージとして、上記第４のスイッチが導通状態に保持されて上記データ線を伝播されるデータが上記第４のノードに入力された後、上記第４のスイッチが非導通状態に保持され、第５ステージとして、上記第１のスイッチが導通状態に保持される一方、上記第３のスイッチが非導通状態に保持される。
【００３５】
本発明の第２の観点は、マトリクス状に複数配列された画素回路と、上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線と、第１および第２の基準電位と、を有し、上記画素回路は、流れる電流によって輝度が変化する電気光学素子と、上記第１、第２、第３、および第４のノードと、上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第３のノードに接続された第１のスイッチと、上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、上記第１のノードと固定電位との間に接続された第３のスイッチと、上記データ線と上記第４のノードとの間に接続された第４のスイッチと、上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている。
【００３６】
好適には、上記電気光学素子の非発光期間に、相補的に、上記第１のスイッチを非導通状態に保持させる一方、上記第３のスイッチを導通状態に保持させる駆動回路を含む。
【００３７】
本発明の第３の観点は、流れる電流によって輝度が変化する電気光学素子と、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、第３、および第４のノードと、第１および第２の基準電位と、上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第３のノードに接続された第１のスイッチと、上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、上記第１のノードと固定電位との間に接続された第３のスイッチと、上記データ線と上記第４のノードとの間に接続された第４のスイッチと、上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている画素回路の駆動方法であって、上記第１のスイッチを導通状態に保持し、上記第４のスイッチを非導通状態に保持した状態で、上記第３のスイッチを導通状態に保持させて、上記第１のノードを固定電位に接続し、上記第２のスイッチおよび上記第５のスイッチを導通状態に保持し、上記第１のスイッチを非導通状態に保持し後、上記第２のスイッチおよび上記第５のスイッチを非導通状態に保持し、上記第４のスイッチを導通状態に保持して上記データ線を伝播されるデータが上記第４のノードに入力させた後、上記第４のスイッチを非導通状態に保持し、上記第３のスイッチを非導通状態に保持して、上記第１のノードを上記固定電位から電気的に切り離す。
【００３８】
本発明の第４の観点は、流れる電流によって輝度が変化する電気光学素子と、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、第３、および第４のノードと、第１および第２の基準電位と、上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第３のノードに接続された第１のスイッチと、上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、上記第１のノードと固定電位との間に接続された第３のスイッチと、上記データ線と上記第４のノードとの間に接続された第４のスイッチと、上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている画素回路の駆動方法であって、上記第１のスイッチおよび上記第４のスイッチを非導通状態に保持した状態で、上記第３のスイッチを導通状態に保持して、上記第１のノードを固定電位に接続し、上記第２のスイッチおよび上記第５のスイッチを導通状態に保持し、上記第１のスイッチを所定期間だけ導通状態に保持した後、上記第２のスイッチおよび上記第５のスイッチを非導通状態に保持し、上記第４のスイッチを導通状態に保持して上記データ線を伝播されるデータを上記第４のノードに入力させた後、上記第４のスイッチを非導通状態に保持し、上記第３のスイッチを非導通状態に保持して、上記第１のノードを上記固定電位から電気的に切り離す。
【００３９】
本発明の第５の観点は、流れる電流によって輝度が変化する電気光学素子と、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、第３、および第４のノードと、第１および第２の基準電位と、上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第３のノードに接続された第１のスイッチと、上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、上記第１のノードと固定電位との間に接続された第３のスイッチと、上記データ線と上記第４のノードとの間に接続された第４のスイッチと、上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている画素回路の駆動方法であって、上記第１のスイッチを導通状態に保持し、上記第４のスイッチを非導通状態に保持した状態で、上記第２のスイッチおよび上記第５のスイッチを導通状態に保持し、上記第１のスイッチを非導通状態に保持する一方、上記第３のスイッチを導通状態に保持して、上記第１のノードを固定電位に接続させ、上記第２のスイッチおよび上記第５のスイッチを非導通状態に保持し、上記第４のスイッチを導通状態に保持して上記データ線を伝播されるデータを上記第４のノードに入力させた後、上記第４のスイッチを非導通状態に保持し、上記第１のスイッチを導通状態に保持する一方、上記第３のスイッチを非導通状態に保持して、上記第１のノードを上記固定電位から電気的に切り離す。
【００４０】
本発明によれば、たとえば電気光学素子の発光状態時は、第１のスイッチがオン状態（導通状態）に保持され、第２〜第５のスイッチがオフ状態（非導通状態）に保持される。
ドライブ（駆動）トランジスタは飽和領域で動作するように設計されており、電気光学素子に流れる電流Ｉｄｓは、上記式１で示される値をとる。
第１のスイッチをオン状態、第２のスイッチ、第４のスイッチ、および第５のスイッチをオフ状態に保持したままで、第３のスイッチをオン状態とする。
このとき、第３のスイッチを介して電流が流れ、ドライブトランジスタのソース電位はたとえば接地電位ＧＮＤまで下降する。そのため、電気光学素子に印加される電圧も０Ｖとなり、電気光学素子は非発光となる。
この場合、第３のスイッチがオンしても画素容量素子に保持されている電圧、すなわち、ドライブトランジスタのゲート電圧は変わらないことから、電流Ｉｄｓは第１のスイッチ、第３のノードＮＤ、ドライブトランジスタ、第１のノードＮＤ１１１、および第３のスイッチの経路を流れる。
次に、電気光学素子の非発光期間において、第３のスイッチがオン状態、第４のスイッチがオフ状態に保持したままで、第２のスイッチおよび第５のスイッチをオン状態とし、第１のスイッチをオフ状態とする。
このとき、ドライブトランジスタのゲートとドレインは第２のスイッチを介して接続されているのでドライブトランジスタは飽和領域で動作する。また、ドライブトランジスタのゲートには、画素容量素子、結合容量素子が並列に接続されているため、そのゲート・ドレイン間電圧Ｖｇｄは、時間と共に緩やかに減少してゆく。そして、一定時間経過後、ドライブトランジスタのゲート・ソース間電圧Ｖｇｓはドライブトランジスタのしきい値電圧Ｖｔｈとなる。
このとき、結合容量素子には、所定電位をＶｏｆｓとすると（Ｖｏｆｓ−Ｖｔｈ）が充電され、画素容量素子にはＶｔｈがそれぞれ充電される。
【００４１】
次に、第３のスイッチをオン状態、第４のスイッチをオフ状態に保持しままで、第２および第５のスイッチをオフ状態とし、第１のスイッチをオン状態とする。これにより、ドライブトランジスタのドレイン電圧が第１の基準電位、たとえば電源電圧となる。
次に、第３および第１のスイッチをオン状態、第２および第５のスイッチをオフ状態に保持したままで、第４のスイッチをオン状態とする。
これにより、第４のスイッチを介してデータ線を伝播された入力電圧が入力して、第４のノードの電圧変化量ΔＶがドライブトランジスタのゲートにカップリングされる。
このとき、ドライブトランジスタのゲート電圧ＶｇはＶｔｈという値であり、カップリング量ΔＶは画素容量素子の容量値Ｃ１、結合容量素子の容量値Ｃ２、およびドライブトランジスタの寄生容量Ｃ３によって決定される。
したがって、Ｃ１、Ｃ２をＣ３に比べて十分大きくとればゲートへのカップリング量は画素容量素子の容量値Ｃ１、結合容量素子の容量値Ｃ２によってのみ決まる。
ドライブトランジスタは飽和領域で動作するように設計されているので、ドライブトランジスタのゲートにカップリングされる電圧量に応じた電流Ｉｄｓが流れる。
書き込み終了後、第１のスイッチをオン状態、第２および第５のスイッチをオフ状態に保持したままで、第４のスイッチをオフ状態とし、第３のスイッチをオフ状態とする。
この場合、第３のスイッチがオフしてもドライブトランジスタのゲートソース間電圧は一定であるので、ドライブトランジスタは一定電流Ｉｄｓを電気光学素子に流す。これによって、第１のノードの電位は電気光学素子にＩｄｓという電流が流れる電圧Ｖｘまで上昇し、ＥＬ発光素子は発光する。
ここで、本回路においても電気光学素子は発光時間が長くなるとその電流−電圧（Ｉ−Ｖ）特性は変化してしまう。そのため、第１のノードの電位も変化する。しかしながら、ドライブトランジスタのゲート・ソース間電圧Ｖｇｓは一定値に保たれているので電気光学素子に流れる電流は変化しない。よって、電気光学素子のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、電気光学素子の輝度が変化することはない。
【００４２】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に関連付けて説明する。
【００４３】
第１実施形態
図１は、本第１の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図２は、図１の有機ＥＬ表示装置において本第１の実施形態に係る画素回路の具体的な構成を示す回路図である。
【００４４】
この表示装置１００は、図１および図２に示すように、画素回路（ＰＸＬＣ）１０１がｍ×ｎのマトリクス状に配列された画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、第１のドライブスキャナ（ＤＳＣＮ１）１０５、第２のドライブスキャナ（ＤＳＣＮ２）１０６、オートゼロ回路（ＡＺＲＤ）１０７、水平セレクタ１０３により選択され輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１０１〜ＤＴＬ１０ｎ、ライトスキャナ１０４により選択駆動される走査線ＷＳＬ１０１〜ＷＳＬ１０ｍ、第１のドライブスキャナ１０５により選択駆動される駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍ、第２のドライブスキャナ１０６により選択駆動される駆動線ＤＳＬ１１１〜ＤＳＬ１１ｍ、およびオートゼロ回路１０７により選択駆動されるオートゼロ線ＡＺＬ１０１〜ＡＺＬ１０ｍを有する。
【００４５】
なお、画素アレイ部１０２において、画素回路１０１はｍ×ｎのマトリクス状に配列されるが、図８においては図面の簡単化のために２（＝ｍ）×３（＝ｎ）のマトリクス状に配列した例を示している。
また、図２においても、図面の簡単化のために一つの画素回路の具体的な構成を示している。
【００４６】
本第１の実施形態に係る画素回路１０１は、図２に示すように、ｎチャネルＴＦＴ１１１〜ＴＦＴ１１６、キャパシタＣ１１１，Ｃ１２２、有機ＥＬ素子（ＯＬＥＤ：電気光学素子）からなる発光素子１１７、第１のノードＮＤ１１１、第２のＮＤ１１２、第３のノードＮＤ１１３、および第４のノードＮＤ１１４を有する。
また、図２において、ＤＴＬ１０１はデータ線を、ＷＳＬ１０１は走査線を、ＤＳＬ１０１，ＤＳＬ１１１は駆動線を、ＡＺＬ１０１はオートゼロ線をそれぞれ示している。
これらの構成要素のうち、ＴＦＴ１１１が本発明に係る電界効果トランジスタ（ドライブ（駆動）トランジスタ）を構成し、ＴＦＴ１１２が第１のスイッチを構成し、ＴＦＴ１１３が第２のスイッチを構成し、ＴＦＴ１１４が第３のスイッチを構成し、ＴＦＴ１１５が第４のスイッチを構成し、ＴＦＴ１１６が第５のスイッチを構成し、キャパシタＣ１１１が本発明に係る画素容量素子を構成し、キャパシタＣ１１２が本発明に係る結合容量素子を構成している。
また、電源電圧ＶCCの供給ライン（電源電位）が第１の基準電位に相当し、接地電位ＧＮＤが第２の基準電位に相当している。
【００４７】
画素回路１０１において、第１の基準電位（本実施形態では電源電位ＶCC）と第２の基準電位（本実施形態では接地電位ＧＮＤ）との間に、第１のスイッチとしてのＴＦＴ１１２、第３のノードＮＤ１１３、ドライブトランジスタとしてのＴＦＴ１１１、第１のノードＮＤ１１１、および発光素子（ＯＬＥＤ）１１７が直列に接続されている。具体的には、発光素子１１７のカソードが接地電位ＧＮＤに接続され、アノードが第１のノードＮＤ１１１に接続され、ＴＦＴ１１１のソースが第１のノードＮＤ１１１に接続され、ＴＦＴ１１１のドレインが第３のノードＮＤ１１３に接続され、第３のノードＮＤ１１３と電源電位ＶCCとの間にＴＦＴ１１２のソース・ドレインが接続されている。
そして、ＴＦＴ１１１のゲートが第２のノードＮＤ１１２に接続され、ＴＦＴ１１２のゲートが駆動線ＤＳＬ１１１に接続されている。
第２のノードＮＤ１１２と第３のノードＮＤ１１３との間にＴＦＴ１１３のソース・ドレインが接続され、ＴＦＴ１１３のゲートがオートゼロ線ＡＺＬ１０１に接続されている。
ＴＦＴ１１４のドレインが第１のノード１１１およびキャパシタＣ１１１の第１電極に接続され、ソースが固定電位（本実施形態では接地電位ＧＮＤ）に接続され、ＴＦＴ１１４のゲートが駆動線ＤＳＬ１０１に接続されている。また、キャパシタＣ１１１の第２電極が第２のノードＮＤ１１２に接続されている。
キャパシタＣ１１２の第１電極が第２のノードＮＤ１１２に接続され、第２電極が第４のノードＮＤ１１４に接続されている。
データ線ＤＴＬ１０１と第４のノードＮＤ１１４に第４のスイッチとしてのＴＦＴ１１５のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１５のゲートが走査線ＷＳＬ１０１に接続されている。
さらに、第４のノードＮＤ１１４と所定電位Ｖｏｆｓとの間にＴＦＴ１１６のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１６のゲートがオートゼロ線ＡＺＬ１０１に接続されている。
【００４８】
このように、本実施形態に係る画素回路１０１は、ドライブトランジスタとしてのＴＦＴ１１１のゲート・ソース間に画素容量としてのキャパシタＣ１１１が接続され、非発光期間にＴＦＴ１１１のソース電位をスイッチトランジスタとしてのＴＦＴ１１４に介して固定電位に接続し、また、ＴＦＴ１１１のゲート・ドレイン間を接続して、しきい値Ｖｔｈの補正を行うように構成されている。
【００４９】
次に、上記構成の動作を、画素回路の動作を中心に、図３（Ａ）〜（Ｄ）および図４〜図７の（Ａ），（Ｂ）に関連付けて説明する。
なお、図３（Ａ）は画素配列の第１行目の走査線ＷＳＬ１０１に印加される走査信号ｗｓ〔１〕を、図３（Ｂ）は画素配列の第１行目の駆動線ＤＳＬ１０１に印加される駆動信号ｄｓ〔１〕を、図３（Ｃ）は画素配列の第１行目の駆動線ＤＳＬ１１１に印加される駆動信号ｄｓ〔２〕を、図３（Ｄ）は画素配列の第１行目のオートゼロ線ＡＺＬ１０１に印加されるオートゼロ信号ａｚ〔１〕をそれぞれ示している。
また、図３（Ａ）〜（Ｄ）中、Ｔｅで示す期間が発光期間であり、Ｔｎｅで示す期間が非発光期間であり、Ｔｖｃはしきい値Ｖｔｈのキャンセル期間であり、Ｔｗで示す期間が書き込み期間である。
【００５０】
まず、通常のＥＬ発光素子１１７の発光状態時は、図３（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに設定され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに設定され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕が選択的にハイレベルに設定される。
その結果、画素回路１０１においては、図４（Ａ）に示すように、ＴＦＴ１１２がオン状態（導通状態）に保持され、ＴＦＴ１１３〜ＴＦＴ１１６がオフ状態（非導通状態）に保持される。
ドライブトランジスタ１１１は飽和領域で動作するように設計されており、ＥＬ発光素子１１７に流れる電流Ｉｄｓは、上記式１で示される値をとる。
【００５１】
次に、ＥＬ発光素子１１７の非発光期間Ｔｎｅにおいて、図３（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに保持された状態で、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕が選択的にハイレベルに設定される。
その結果、画素回路１０１においては、図４（Ｂ）に示すように、ＴＦＴ１１２がオン状態、ＴＦＴ１１３，ＴＦＴ１１５，ＴＦＴ１１６はオフ状態に保持されたままで、ＴＦＴ１１４がオンする。
このとき、ＴＦＴ１１４を介して電流が流れ、ＴＦＴ１１１のソース電位Ｖｓは接地電位ＧＮＤまで下降する。そのため、ＥＬ発光素子１１７に印加される電圧も０Ｖとなり、ＥＬ発光素子１１７は非発光となる。
この場合、ＴＦＴ１１４がオンしてもキャパシタＣ１１１に保持されている電圧、すなわち、ＴＦＴ１１１のゲート電圧は変わらないことから、電流Ｉｄｓは図４（Ｂ）に示すように、ＴＦＴ１１２、第３のノードＮＤ１１３、ＴＦＴ１１１、第１のノードＮＤ１１１、およびＴＦＴ１１４の経路を流れる。
【００５２】
次に、ＥＬ発光素子１１７の非発光期間Ｔｎｅにおいて、図３（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持された状態で、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がハイレベルに設定され、その後、図３（Ｃ）に示すように、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定される。
その結果、画素回路１０１においては、図５（Ａ）に示すように、ＴＦＴ１１４がオン状態、ＴＦＴ１１５がオフ状態に保持されたままで、ＴＦＴ１１３，ＴＦＴ１１６がオンし、ＴＦＴ１１２がオフする。
このとき、ＴＦＴ１１１のゲートとドレインはＴＦＴ１１３を介して接続されているのでＴＦＴ１１１は飽和領域で動作する。また、ＴＦＴ１１１のゲートには、キャパシタＣ１１１，Ｃ１１２が並列に接続されているため、ＴＦＴ１１１のゲート・ドレイン間電圧Ｖｇｄは、図５（Ｂ）に示すように、時間と共に緩やかに減少してゆく。そして、一定時間経過後、ＴＦＴ１１１のゲート・ソース間電圧ＶｇｓはＴＦＴ１１１のしきい値電圧Ｖｔｈとなる。
このとき、キャパシタＣ１１２には（Ｖｏｆｓ−Ｖｔｈ）が、キャパシタＣ１１１にはＶｔｈがそれぞれ充電される。
【００５３】
次に、図３（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がローレベルに保持された状態で、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに設定され、その後、図３（Ｃ）に示すように、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに設定される。
その結果、画素回路１０１においては、図６（Ａ）に示すように、ＴＦＴ１１４がオン状態、ＴＦＴ１１５がオフ状態に保持されたままで、ＴＦＴ１１３，ＴＦＴ１１６がオフし、ＴＦＴ１１２がオンする。これにより、ＴＦＴ１１１のドレイン電圧が電源電圧ＶCCとなる。
【００５４】
次に、図３（Ａ）〜（Ｄ）に示すように、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持された状態で、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がハイレベルに設定される。
その結果、画素回路１０１においては、図６（Ｂ）に示すように、ＴＦＴ１１４、ＴＦＴ１１２がオン状態、ＴＦＴ１１３、ＴＦＴ１１６がオフ状態に保持されたままで、ＴＦＴ１１５がオンする。
これにより、ＴＦＴ１１５を介してデータ線ＤＴＬ１０１を伝播された入力電圧Ｖｉｎが入力して、ノードＮＤ１１４の電圧変化量ΔＶがＴＦＴ１１１のゲートにカップリングさせる。
このとき、ＴＦＴ１１１のゲート電圧ＶｇはＶｔｈという値であり、カップリング量ΔＶはキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２、およびＴＦＴ１１１の寄生容量Ｃ３によって下記の式２のように決定される。
【００５５】
【数２】
ΔＶ＝｛Ｃ２／（Ｃ１＋Ｃ２＋Ｃ３）｝・（Ｖｉｎ−Ｖｏｆｓ）…（２）
【００５６】
したがって、Ｃ１、Ｃ２をＣ３に比べて十分大きくとればゲートへのカップリング量はキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２によってのみ決まる。
ＴＦＴ１１１は飽和領域で動作するように設計されているので、図６（Ｂ）および図７（Ａ）に示すように、ＴＦＴ１１１のゲートにカップリングされる電圧量に応じた電流Ｉｄｓが流れる。
【００５７】
書き込み終了後、図３（Ａ）〜（Ｄ）に示すように、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持された状態で、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに設定され、その後、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定される。
その結果、画素回路１０１においては、図７（Ｂ）に示すように、ＴＦＴ１１２がオン状態、ＴＦＴ１１３、ＴＦＴ１１６がオフ状態に保持されたままで、ＴＦＴ１１５がオフし、ＴＦＴ１１４がオフする。
この場合、ＴＦＴ１１４がオフしてもＴＦＴ１１１のゲートソース間電圧は一定であるので、ＴＦＴ１１１は一定電流ＩｄｓをＥＬ発光素子１１７に流す。これによって、第１のノードＮＤ１１１の電位はＥＬ発光素子１１７にＩｄｓという電流が流れる電圧Ｖｘまで上昇し、ＥＬ発光素子１１７は発光する。
ここで、本回路においてもＥＬ素子は発光時間が長くなるとその電流−電圧（Ｉ−Ｖ）特性は変化してしまう。そのため、第１のノードＮＤ１１１の電位も変化する。しかしながら、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓは一定値に保たれているのでＥＬ発光素子１１７に流れる電流は変化しない。よって、ＥＬ発光素子１１７のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、ＥＬ発光素子１１７の輝度が変化することはない。
【００５８】
以上が図２の画素回路の第１の駆動方法であるが、次に第２に駆動方法について、図８（Ａ）〜（Ｄ）および図９（Ａ），（Ｂ）に関連付けて説明する。
【００５９】
この第２の駆動方法が上述した第１の駆動方法と異なる点は、非発光期間Ｔｎｅにおける第１のスイッチとしてのＴＦＴ１１２をオンさせるタイミングにある。
【００６０】
第２の駆動方法においては、図８（Ａ）〜（Ｄ）に示すように、ＴＦＴ１１２をオンするタイミングを、ＴＦＴ１１５をオフした後に設定している。
ただし、ＴＦＴ１１５をオフしてからＴＦＴ１１２をオンすると、ＴＦＴ１１１は、図９（Ａ）に示すように、線形領域から飽和領域へと動作する。
一方、上述した第１の駆動方法のように、ＴＦＴ１１２をオンしてからＴＦＴ１１５をオンすると、ＴＦＴ１１１は、図９（Ｂ）に示すように飽和領域のみで動作する。トランジスタは線形領域よりも飽和領域の方がチャネル長が短くなるので寄生容量Ｃ３は小さい。
よって、第１の駆動方法のように、ＴＦＴ１１２をオンしてからＴＦＴ１１５をオンする方が、第２の駆動方法のように、ＴＦＴ１１５をオフしてからＴＦＴ１１２をオンするよりも、ＴＦＴ１１１の寄生容量Ｃ３を小さくすることができる。
寄生容量Ｃ３を小さくすることができれば、ＴＦＴ１１２をオンした際、ＴＦＴ１１１のドレインからゲートへのカップリング量を小さくすることができ、尚且つキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２をＣ３に比べて十分大きくとることができるため、ＴＦＴ１１５をオンした時の第４のノードＮＤ１１４の電圧の変化量が、Ｃ１、Ｃ２の大きさに応じてＴＦＴ１１１のゲートへカップリングされるようになる。
これより、第１の駆動方法の方が、第２の駆動方法に比べてよりよいといえる。
【００６１】
次に、図２の画素回路の第３に駆動方法について、図１０（Ａ）〜（Ｄ）および図１１〜図１４の（Ａ），（Ｂ）に関連付けて説明する。
この第３の駆動方法が上述した第１の駆動方法と異なる点は、非発光期間Ｔｎｅにおける第１のスイッチとしてのＴＦＴ１１２をオンさせるタイミングにある。この第３の駆動方法では、ＴＦＴ１１２がデューティ（Ｄｕｔｙ）スイッチとして機能する。以下動作について説明する。
【００６２】
まず、通常のＥＬ発光素子１１７の発光状態時は、図１０（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに設定され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに設定され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕が選択的にハイレベルに設定される。
その結果、画素回路１０１においては、図１１（Ａ）に示すように、ＴＦＴ１１２がオン状態（導通状態）に保持され、ＴＦＴ１１３〜ＴＦＴ１１６がオフ状態（非導通状態）に保持される。
ドライブトランジスタ１１１は飽和領域で動作するように設計されており、ＥＬ発光素子１１７に流れる電流Ｉｄｓは、上記式１で示される値をとる。
【００６３】
次に、ＥＬ発光素子１１７の非発光期間Ｔｎｅにおいて、図１０（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに保持された状態で、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がローレベルに設定される。
その結果、画素回路１０１においては、図１１（Ｂ）に示すように、ＴＦＴ１１３〜ＴＦＴ１１６はオフ状態に保持されたままで、ＴＦＴ１１２がオフする。
ＴＦＴ１１２がオフすることでＴＦＴ１１１のドレイン電圧はソース電圧まで降下する。これによってＥＬ発光素子１１７には電流が流れなくなり、第１のノードＮＤ１１１の電位は、ＥＬ発光素子のしきい値電圧Ｖｅまで降下することとなる。そして、ＥＬ発光素子１１７は非発光となる。
【００６４】
次に、ＥＬ発光素子１１７の非発光期間Ｔｎｅにおいて、図１０（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がローレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持された状態で、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに設定され、その後、図１１（ｄ）に示すように、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がハイレベルに設定される。
その結果、画素回路１０１においては、図１２（Ａ）に示すように、ＴＦＴ１１２、ＴＦＴ１１５がオフ状態に保持されたままで、ＴＦＴ１１４がオンし、ＴＦＴ１１３，ＴＦＴ１１６がオンする。
ＴＦＴ１１４がオンすることによって、第１のノードＮＤ１１１の電位は接地電位ＧＮＤレベルとなり、ＴＦＴ１１１のドレイン電圧も接地電位ＧＮＤレベルとなる。
また、ＴＦＴ１１３、ＴＦＴ１１６がオンすることで、キャパシタＣ１１２を通じて第４のノードＮＤ１１４の電位変化が、ＴＦＴ１１１のゲートにカップリングされ、ＴＦＴ１１１のゲート・ドレイン間電圧Ｖｇｄは変化する。このカップリング量をＶ０とする。
【００６５】
なお、ＴＦＴ１１４とＴＦＴ１１３，ＴＦＴ１１６をオンするタイミングはＴＦＴ１１３，ＴＦＴ１１６をオンした後にＴＦＴ１１４をオンしてもよい。つまり、ＴＦＴ１１１のゲートとドレインを接続して第４のノードＮＤ１１４の電位変化量がＴＦＴ１１１のゲートにカップリングした後に、ＴＦＴ１１１のゲートを接地電位ＧＮＤレベルに降下させてもよい。
【００６６】
次に、図１０（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がハイレベルに保持された状態で、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに設定される。
その結果、画素回路１０１においては、図１２（Ｂ）に示すように、ＴＦＴ１１４、ＴＦＴ１１３、ＴＦＴ１１６がオン状態、ＴＦＴ１１５がオフ状態に保持されたままで、ＴＦＴ１１２がオンする。これにより、ＴＦＴ１１１のゲート・ドレイン間電圧が電源電圧ＶCCに上昇する。
【００６７】
そして、ＴＦＴ１１１のゲート・ドレイン間電圧が電源電圧ＶCCに上昇後、図１１（Ｃ）に示すように、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がローレベルに設定される。
その結果、画素回路１０１においては、図１３（Ａ）に示すように、ＴＦＴ１１４、ＴＦＴ１１３、ＴＦＴ１１６がオン状態、ＴＦＴ１１５がオフ状態に保持されたままで、ＴＦＴ１１２がオフする。
ＴＦＴ１１２がオフして一定時間経過後に、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓは、ＴＦＴ１１のしきい値電圧Ｖｔｈとなる。
このとき、キャパシタＣ１１２には（Ｖｏｆｓ−Ｖｔｈ）が、キャパシタＣ１１１にはＶｔｈがそれぞれ充電されている。
【００６８】
次に、図１０（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がローレベルに保持された状態で、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに設定され、その後、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに設定される。
その結果、画素回路１０１においては、図１３（Ｂ）に示すように、ＴＦＴ１１４がオフ状態に保持されたままで、ＴＦＴ１１３，ＴＦＴ１１６がオフし、ＴＦＴ１１２がオフする。
これにより、ＴＦＴ１１１のドレイン電圧が再び電源電圧となる。
【００６９】
次に、図１０（Ａ）〜（Ｄ）に示すように、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持された状態で、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がハイレベルに設定される。
その結果、画素回路１０１においては、図１４（Ａ）に示すように、ＴＦＴ１１４、ＴＦＴ１１２がオン状態、ＴＦＴ１１３、ＴＦＴ１１６がオフ状態に保持されたままで、ＴＦＴ１１５がオンする。
これにより、ＴＦＴ１１５を介してデータ線ＤＴＬ１０１を伝播された入力電圧Ｖｉｎが入力して、ノードＮＤ１１４の電圧変化量ΔＶがＴＦＴ１１１のゲートにカップリングさせる。
このとき、ＴＦＴ１１１のゲート電圧ＶｇはＶｔｈという値であり、カップリング量ΔＶはキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２、およびＴＦＴ１１１の寄生容量Ｃ３によって上記の式２のように決定される。
したがって、上述したように、Ｃ１、Ｃ２をＣ３に比べて十分大きくとればゲートへのカップリング量はキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２によってのみ決まり、ＴＦＴ１１１は飽和領域で動作するように設計されているので、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れる。
【００７０】
書き込み終了後、図１１（Ａ）〜（Ｄ）に示すように、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持された状態で、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに設定され、その後、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定される。
その結果、画素回路１０１においては、図１４（Ｂ）に示すように、ＴＦＴ１１２がオン状態、ＴＦＴ１１３、ＴＦＴ１１６がオフ状態に保持されたままで、ＴＦＴ１１５がオフし、ＴＦＴ１１４がオフする。
この場合、ＴＦＴ１１４がオフしてもＴＦＴ１１１のゲートソース間電圧は一定であるので、ＴＦＴ１１１は一定電流ＩｄｓをＥＬ発光素子１１７に流す。これによって、第１のノードＮＤ１１１の電位はＥＬ発光素子１１７にＩｄｓという電流が流れる電圧Ｖｘまで上昇し、ＥＬ発光素子１１７は発光する。
ここで、本回路においてもＥＬ素子は発光時間が長くなるとその電流−電圧（Ｉ−Ｖ）特性は変化してしまう。そのため、第１のノードＮＤ１１１の電位も変化する。しかしながら、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓは一定値に保たれているのでＥＬ発光素子１１７に流れる電流は変化しない。よって、ＥＬ発光素子１１７のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、ＥＬ発光素子１１７の輝度が変化することはない。
【００７１】
以上が図２の画素回路の第３の駆動方法であるが、上述した第２の駆動方法のように、図１５（Ａ）〜（Ｄ）に示すように、ＴＦＴ１１２をオンするタイミングを、ＴＦＴ１１５をオフした後に設定する第４の駆動方法を採用することも可能である。
ただし、前述したように、ＴＦＴ１１５をオフしてからＴＦＴ１１２をオンすると、ＴＦＴ１１１は、線形領域から飽和領域へと動作する。
一方、上述した第３の駆動方法のように、ＴＦＴ１１２をオンしてからＴＦＴ１１５をオンすると、ＴＦＴ１１１は、飽和領域のみで動作する。トランジスタは線形領域よりも飽和領域の方がチャネル長が短くなるので寄生容量Ｃ３は小さい。
よって、第３の駆動方法のように、ＴＦＴ１１２をオンしてからＴＦＴ１１５をオンする方が、第４の駆動方法のように、ＴＦＴ１１５をオフしてからＴＦＴ１１２をオンするよりも、ＴＦＴ１１１の寄生容量Ｃ３を小さくすることができる。
寄生容量Ｃ３を小さくすることができれば、ＴＦＴ１１２をオンした際、ＴＦＴ１１１のドレインからゲートへのカップリング量を小さくすることができ、尚且つキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２をＣ３に比べて十分大きくとることができるため、ＴＦＴ１１５をオンした時の第４のノードＮＤ１１４の電圧の変化量が、Ｃ１、Ｃ２の大きさに応じてＴＦＴ１１１のゲートへカップリングされるようになる。
これより、第３の駆動方法の方が、第４の駆動方法に比べてよりよいといえる。
【００７２】
以上説明したように、本第１の実施形態によれば、電圧駆動型ＴＦＴアクティブマトリクス有機ＥＬディスプレイにおいて、ドライブトランジスタとしてのＴＦＴ１１１のゲートとソース間にキャパシタＣ１１１を接続し、ＴＦＴ１１１のソース側（第１のノードＮＤ１１１）をＴＦＴ１１４を通して固定電位（本実施形態ではＧＮＤ）に接続するようにし、また、ＴＦＴ１１１のゲートドレイン間をＴＦＴ１１３を介して接続してしきい値Ｖｔｈのキャンセルを行い、キャパシタＣ１１１にそのしきい値Ｖｔｈを充電し、そのしきい値電圧ＶｔｈからＴＦＴ１１１のゲートに入力電圧Ｖｉｎをカップリングさせるように構成されていることから、以下の効果を得ることができる。
ドライブトランジスタであるＴＦＴ１１１のしきい値電圧のキャンセルが容易に行えるため、画素ごとの電流値のバラツキを低減することができ、均一な画質を得ることができる。
また、各スイッチングトランジスタのタイミングの設定によって非発光期間に画素内に流れる電流値を小さくすることができ低消費電力を実現することができる。
また、ＥＬ発光素子のＩ−Ｖ特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行える。
ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタをＥＬ発光素子の駆動素子として用いることができる。
また、ｎチャネルのみで画素回路のトランジスタを構成することができ、ＴＦＴ作成においてａ−Ｓｉプロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。
【００７３】
第２実施形態
図１６は、本第２の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図１７は、図１６の有機ＥＬ表示装置において本第２の実施形態に係る画素回路の具体的な構成を示す回路図である。
【００７４】
本第２の実施形態が上述した第１の実施形態と異なる点は、ドライブスキャナを一つにし、駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍに印加される駆動信号ｗｓ〔１〕をＴＦＴ１１４のゲートに供給し、インバータ１０８−１〜１０８−ｍにより駆動信号ｗｓ〔１〕の反転信号／ｗｓ〔１〕をＴＦＴ１１２のゲートに供給するように構成したことにある。
したがって、第２の実施形態におていは、ＴＦＴ１１２とＴＦＴ１１４とは相補的にオン、オフされる。すなわち、ＴＦＴ１１２がオンのときＴＦＴ１１４はオフに保持され、ＴＦＴ１１２がオフのときＴＦＴ１１４はオンに保持される。
【００７５】
本第２の実施形態の動作を図１８（Ａ）〜（Ｄ）および図１９，図２０の（Ａ），（Ｂ）、図２１に関連付けて説明する。
【００７６】
まず、通常のＥＬ発光素子１１７の発光状態時は、図１８（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに設定され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに設定されされる。
その結果、画素回路１０１においては、図１９（Ａ）に示すように、ＴＦＴ１１２がオン状態（導通状態）に保持され、ＴＦＴ１１３〜ＴＦＴ１１６がオフ状態（非導通状態）に保持される。
ドライブトランジスタ１１１は飽和領域で動作するように設計されており、ＥＬ発光素子１１７に流れる電流Ｉｄｓは、上記式１で示される値をとる。
【００７７】
次に、ＥＬ発光素子１１７の非発光期間Ｔｎｅにおいて、図１８（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がハイレベルに設定される。
その結果、画素回路１０１においては、図１９（Ｂ）に示すように、ＴＦＴ１１２がオン、ＴＦＴ１１４、ＴＦＴ１１５はオフ状態に保持されたままで、ＴＦＴ１１３、１１６がオンする。
ＴＦＴ１１３がオンしたことに伴い、ＴＦＴ１１１のドレインとゲートが接続され、その電圧が電源電圧まで上昇する。また、ＴＦＴ１１６がオンすることで、キャパシタＣ１１２を通じて第４のノードＮＤ１１４の電位変化が、ＴＦＴ１１１のゲートにカップリングされ、ＴＦＴ１１１のゲート・ドレイン間電圧Ｖｇｄは変化する。
【００７８】
次に、図１８（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がハイレベルに保持された状態で、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに設定される。
その結果、画素回路１０１においては、図２０（Ａ）に示すように、ＴＦＴ１１４、ＴＦＴ１１３、ＴＦＴ１１６がオン状態、ＴＦＴ１１２、ＴＦＴ１１５がオフ状態に保持される。
これにより、第１のノードＮＤ１１１の電位（ＴＦＴ１１１のソース電位）は接地電位ＧＮＤレベルに下降する。さらに、一定期間経過後にＴＦＴ１１１のゲート・ソース間電圧ＶｇｓはＴＦＴ１１１のしきい値電圧Ｖｔｈとなる。
このとき、キャパシタＣ１１２には（Ｖｏｆｓ−Ｖｔｈ）が、キャパシタＣ１１１にはＶｔｈがそれぞれ充電されている。
【００７９】
次に、図１８（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持された状態で、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに設定され、その後、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がハイレベルに設定される。
その結果、画素回路１０１においては、図２０（Ｂ）に示すように、ＴＦＴ１１４、がオン状態、ＴＦＴ１１２がオフ状態に保持されたままで、ＴＦＴ１１３，ＴＦＴ１１６がオフし、ＴＦＴ１１５がオンする。
これにより、ＴＦＴ１１５を介してデータ線ＤＴＬ１０１を伝播された入力電圧Ｖｉｎが入力して、ノードＮＤ１１４の電圧変化量ΔＶがＴＦＴ１１１のゲートにカップリングさせる。
このとき、ＴＦＴ１１１のドレイン端はフローティングであるために、ＴＦＴ１１１へのカップリング量ΔＶはキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２によってのみ決まる。
【００８０】
書き込み終了後、図１８（Ａ）〜（Ｄ）に示すように、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持された状態で、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに設定され、その後、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定される。
その結果、画素回路１０１においては、図２１に示すように、ＴＦＴ１１３、、ＴＦＴ１１６がオフ状態に保持されたままで、ＴＦＴ１１５，ＴＦＴ１１４がオフし、ＴＦＴ１１２がオンする。
これにより、ＴＦＴ１１１のドレイン電圧は電源電圧まで上昇する。
この場合、ＴＦＴ１１４がオフしてもＴＦＴ１１１のゲートソース間電圧は一定であるので、ＴＦＴ１１１は一定電流ＩｄｓをＥＬ発光素子１１７に流す。これによって、第１のノードＮＤ１１１の電位はＥＬ発光素子１１７にＩｄｓという電流が流れる電圧Ｖｘまで上昇し、ＥＬ発光素子１１７は発光する。
ここで、本回路においてもＥＬ素子は発光時間が長くなるとその電流−電圧（Ｉ−Ｖ）特性は変化してしまう。そのため、第１のノードＮＤ１１１の電位も変化する。しかしながら、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓは一定値に保たれているのでＥＬ発光素子１１７に流れる電流は変化しない。よって、ＥＬ発光素子１１７のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、ＥＬ発光素子１１７の輝度が変化することはない。
【００８１】
本第２の実施形態によれば、ドライブトランジスタであるＴＦＴ１１１のしきい値電圧のキャンセルが容易に行えるため、画素ごとの電流値のバラツキを低減することができ、均一な画質を得ることができる。
また、各スイッチングトランジスタのタイミングの設定によって非発光期間に画素内に流れる電流値を小さくすることができ低消費電力を実現することができる。
また、ＥＬ発光素子のＩ−Ｖ特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行える。
ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタをＥＬ発光素子の駆動素子として用いることができる。
また、ｎチャネルのみで画素回路のトランジスタを構成することができ、ＴＦＴ作成においてａ−Ｓｉプロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。
【００８２】
第３実施形態
図２２は、本第３の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図２３は、図２２の有機ＥＬ表示装置において本第３の実施形態に係る画素回路の具体的な構成を示す回路図である。
【００８３】
本第３の実施形態に係る表示装置１００Ｂが第２の実施形態に係る表示装置１００Ａと異なる点は、画素回路における第１のスイッチとしてのＴＦＴ１１２をｎチャネルＴＦＴの代わりにｐチャネルＴＦＴ１１２Ｂを適用した点にある。
この場合、ＴＦＴ１１２ＢとＴＦＴ１１４は相補的にオン、オフできれば良いことから、図２４（Ａ）〜（Ｃ）に示すように、各行１本の駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍに駆動信号ｄｓ〔１〕のみを印加すればよい。
したがって、第２の実施形態のように、インバータを設ける必要もない。
【００８４】
その他の構成は、上述した第２の実施形態と同様である。
【００８５】
本第３の実施形態によれば、上述した第２の実施形態の効果に加えて、回路構成を簡単化できる利点がある。
【００８６】
第４実施形態
図２５は、本第４の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図２６は、図２５の有機ＥＬ表示装置において本第４の実施形態に係る画素回路の具体的な構成を示す回路図である。
【００８７】
本第４の実施形態が上述した第１の実施形態と異なる点は、ドライブトランジスタとしてのＴＦＴ１１１をｎチャネルＴＦＴの代わりにｐチャネルＴＦＴ１１１Ｃを適用した点にある。
この場合、発光素子１１７のアノードが電源電位ＶCCに接続され、カソードが第１のノードＤＮ１１１に接続され、第１のノードＮＤ１１１にＴＦＴ１１１Ｃのソースが接続され、ＴＦＴ１１１Ｃのドレインが第３のノードＮＤ１１３に接続され、ＴＦＴ１１２のドレインが第３のノードＮＤ１１３に接続され、ＴＦＴ１１２のソースが接地電位ＧＮＤに接続されている。また、ＴＦＴ１１４は、第１のノードＮＤ１１１と電源電位ＶCCとの間に接続されている。
その他の接続関係は第１の実施形態と同様であり、動作も同様に行われることから、ここではその詳細な説明は省略する。
【００８８】
本第４の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
【００８９】
第５実施形態
図２７は、本第５の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図２８は、図２７の有機ＥＬ表示装置において本第５の実施形態に係る画素回路の具体的な構成を示す回路図である。
【００９０】
本第５の実施形態が上述した第４の実施形態と異なる点は、ドライブスキャナを一つにし、駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍに印加される駆動信号ｗｓ〔１〕をＴＦＴ１１２のゲートに供給し、インバータ１０９−１〜１０９−ｍによる駆動信号ｗｓ〔１〕の反転信号／ｗｓ〔１〕をＴＦＴ１１４のゲートに供給するように構成したことにある。
その他の構成は第４の実施形態と同様である。
【００９１】
本第５の実施形態においても、上述した第１の実施形態の効果と同様の効果を得ることができる。
【００９２】
第６実施形態
図２９は、本第６の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図３０は、図２９の有機ＥＬ表示装置において本第６の実施形態に係る画素回路の具体的な構成を示す回路図である。
【００９３】
本第６の実施形態に係る表示装置１００Ｅが第５の実施形態に係る表示装置１００Ｄと異なる点は、画素回路のおける第１のスイッチとしてのＴＦＴ１１２をｎチャネルＴＦＴの代わりにｐチャネルＴＦＴ１１２Ｅを適用した点にある。
この場合、ＴＦＴ１１２ＥとＴＦＴ１１４は相補的にオン、オフできれば良いことから、各行１本の駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍに駆動信号ｄｓ〔１〕のみを印加すればよい。
したがって、第５の実施形態のように、インバータを設ける必要もない。
【００９４】
その他の構成は、上述した第５の実施形態と同様である。
【００９５】
本第６の実施形態によれば、上述した第１の実施形態の効果に加えて、回路構成を簡単化できる利点がある。
【００９６】
【発明の効果】
以上説明したように、本発明によれば、 ドライブトランジスタであるＴＦＴ１１１のしきい値電圧のキャンセルが容易に行えるため、画素ごとの電流値のバラツキを低減することができ、均一な画質を得ることができる。
また、各スイッチングトランジスタのタイミングの設定によって非発光期間に画素内に流れる電流値を小さくすることができ低消費電力を実現することができる。
また、ＥＬ発光素子のＩ−Ｖ特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行える。
ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタをＥＬ発光素子の駆動素子として用いることができる。
また、ｎチャネルのみで画素回路のトランジスタを構成することができ、ＴＦＴ作成においてａ−Ｓｉプロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。
【図面の簡単な説明】
【図１】第１の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
【図２】図１の有機ＥＬ表示装置において第１の実施形態に係る画素回路の具体的な構成を示す回路図である。
【図３】図２の回路の第１の駆動方法を説明するためのタイミングチャートである。
【図４】図２の回路の第１の駆動方法に係る動作を説明するための図である。
【図５】図２の回路の第１の駆動方法に係る動作を説明するための図である。
【図６】図２の回路の第１の駆動方法に係る動作を説明するための図である。
【図７】図２の回路の第１の駆動方法に係る動作を説明するための図である。
【図８】図２の画素回路の第２の駆動方法を説明するためのタイミングチャートである。
【図９】図２の画素回路の第１の駆動方法と第２の駆動方法の効果を比較して説明するための図である。
【図１０】図２の画素回路の第３の駆動方法を説明するためのタイミングチャートである。
【図１１】図２の回路の第３の駆動方法に係る動作を説明するための図である。
【図１２】図２の回路の第３の駆動方法に係る動作を説明するための図である。
【図１３】図２の回路の第３の駆動方法に係る動作を説明するための図である。
【図１４】図２の回路の第３の駆動方法に係る動作を説明するための図である。
【図１５】図２の画素回路の第４の駆動方法を説明するためのタイミングチャートである。
【図１６】第２の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
【図１７】図１６の有機ＥＬ表示装置において第２の実施形態に係る画素回路の具体的な構成を示す回路図である。
【図１８】図１７の回路の駆動方法を説明するためのタイミングチャートである。
【図１９】図１７の回路の駆動方法に係る動作を説明するための図である。
【図２０】図１７の回路の駆動方法に係る動作を説明するための図である。
【図２１】図１７の回路の駆動方法に係る動作を説明するための図である。
【図２２】第３の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
【図２３】図２２の有機ＥＬ表示装置において第３の実施形態に係る画素回路の具体的な構成を示す回路図である。
【図２４】図２２の回路の駆動方法を説明するためのタイミングチャートである。
【図２５】第４の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
【図２６】図２５の有機ＥＬ表示装置において第４の実施形態に係る画素回路の具体的な構成を示す回路図である。
【図２７】第５の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
【図２８】図２７の有機ＥＬ表示装置において第５の実施形態に係る画素回路の具体的な構成を示す回路図である。
【図２９】第６の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
【図３０】図２９の有機ＥＬ表示装置において第６の実施形態に係る画素回路の具体的な構成を示す回路図である。
【図３１】一般的な有機ＥＬ表示装置の構成を示すブロック図である。
【図３２】図３１の画素回路の一構成例を示す回路図である。
【図３３】有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す図である。
【図３４】図３２の回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた画素回路を示す回路図である。
【図３５】初期状態におけるドライブトランジスタとしてのＴＦＴとＥＬ素子の動作点を示す図である。
【図３６】経時変化後のドライブトランジスタとしてのＴＦＴとＥＬ素子の動作点を示す図である。
【図３７】ドライブトランジスタとしてのｎチャネルＴＦＴのソースを接地電位に接続した画素回路を示す回路図である。
【符号の説明】
１００，１００Ａ〜１００Ｅ…表示装置、１０１…画素回路（ＰＸＬＣ）、１０２…画素アレイ部、１０３…水平セレクタ（ＨＳＥＬ）、１０４…ライトスキャナ（ＷＳＣＮ）、１０５…第１のドライブスキャナ（ＤＳＣＮ１）、１０６…第２のドライブスキャナ（ＤＳＣＮ２）、１０７…オートゼロ回路（ＡＺＲＤ）、ＤＴＬ１０１〜ＤＴＬ１０ｎ…データ線、ＷＳＬ１０１〜ＷＳＬ１０ｍ…走査線、ＤＳＬ１０１〜ＤＳＬ１０ｍ，ＤＳＬ１１１〜ＤＳＬ１１ｍ…駆動線、１１１…ドライブ（駆動）トランジスタとしてのＴＦＴ、１１２…第１のスイッチとしてのＴＦＴ，１１３…第２のスイッチとしてのＴＦＴ、１１４…第３のスイッチとしてのＴＦＴ，１１５…第４のスイッチとしてのＴＦＴ，１１６…第５のスイッチとしてのＴＦＴ、１１７…発光素子、ＮＤ１１１…第１のノード、ＮＤ１１２…第２のノード、ＮＤ１１３…第３のノード、ＮＤ１１４…第４のノード。
【発明の属する技術分野】
本発明は、有機ＥＬ（Electroluminescence ）ディスプレイなどの、電流値によって輝度が制御される電気光学素子を有する画素回路、およびこの画素回路がマトリクス状に配列された画像表示装置のうち、特に各画素回路内部に設けられた絶縁ゲート型電界効果トランジスタによって電気光学素子に流れる電流値が制御される、いわゆるアクティブマトリクス型画像表示装置、並びに画素回路の駆動方法に関するものである。
【０００２】
【従来の技術】
画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。
これは有機ＥＬディスプレイなどにおいても同様であるが、有機ＥＬディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御することによって発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題があるため、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子、一般にはＴＦＴ（Thin Film Transistor、薄膜トランジスタ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
【０００４】
図３１は、一般的な有機ＥＬ表示装置の構成を示すブロック図である。
この表示装置１は、図３１に示すように、画素回路（ＰＸＬＣ）２ａがｍ×ｎのマトリクス状に配列された画素アレイ部２、水平セレクタ（ＨＳＥＬ）３、ライトスキャナ（ＷＳＣＮ）４、水平セレクタ３により選択され輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１〜ＤＴＬｎ、およびライトスキャナ４により選択駆動される走査線ＷＳＬ１〜ＷＳＬｍを有する。
なお、水平セレクタ３、ライトスキャナ４に関しては、多結晶シリコン上に形成する場合や、ＭＯＳＩＣ等で画素の周辺に形成することもある。
【０００５】
図３２は、図３１の画素回路２ａの一構成例を示す回路図である（たとえば特許文献１、２参照）。
図３２の画素回路は、多数提案されている回路のうちで最も単純な回路構成であり、いわゆる２トランジスタ駆動方式の回路である。
【０００６】
図３２の画素回路２ａは、ｐチャネル薄膜電界効果トランジスタ（以下、ＴＦＴという）１１およびＴＦＴ１２、キャパシタＣ１１、発光素子である有機ＥＬ素子（ＯＬＥＤ）１３を有する。また、図３２において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。
有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがあり、図３２その他では発光素子としてダイオードの記号を用いているが、以下の説明においてＯＬＥＤには必ずしも整流性を要求するものではない。
図３２ではＴＦＴ１１のソースが電源電位ＶCCに接続され、発光素子１３のカソード（陰極）は接地電位ＧＮＤに接続されている。図３２の画素回路２ａの動作は以下の通りである。
【０００７】
ステップＳＴ１：
走査線ＷＳＬを選択状態（ここでは低レベル）とし、データ線ＤＴＬに書き込み電位Ｖdataを印加すると、ＴＦＴ１２が導通してキャパシタＣ１１が充電または放電され、ＴＦＴ１１のゲート電位はＶdataとなる。
【０００８】
ステップＳＴ２：
走査線ＷＳＬを非選択状態（ここでは高レベル）とすると、データ線ＤＴＬとＴＦＴ１１とは電気的に切り離されるが、ＴＦＴ１１のゲート電位はキャパシタＣ１１によって安定に保持される。
【０００９】
ステップＳＴ３：
ＴＦＴ１１および発光素子１３に流れる電流は、ＴＦＴ１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１３はその電流値に応じた輝度で発光し続ける。
上記ステップＳＴ１のように、走査線ＷＳＬを選択してデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図３２の画素回路２ａでは、一度Ｖdataの書き込みを行えば、次に書き換えられるまでの間、発光素子１３は一定の輝度で発光を継続する。
【００１０】
上述したように、画素回路２ａでは、ドライブトランジスタであるＴＦＴ１１のゲート印加電圧を変化させることで、ＥＬ発光素子１３に流れる電流値を制御している。
このとき、ｐチャネルのドライブトランジスタのソースは電源電位ＶCCに接続されており、このＴＦＴ１１は常に飽和領域で動作している。よって、下記の式１に示した値を持つ定電流源となっている。
【００１１】
【数１】
Ｉds＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖgs−｜Ｖｔｈ｜）2 …（１）
【００１２】
ここで、μはキャリアの移動度を、Ｃｏｘは単位面積当たりのゲ−ト容量を、Ｗはゲ−ト幅を、Ｌはゲ−ト長を、ＶgsはＴＦＴ１１のゲ−ト・ソ−ス間電圧を、ＶthはＴＦＴ１１のしきい値をそれぞれ示している。
【００１３】
単純マトリクス型画像表示装置では、各発光素子は、選択された瞬間にのみ発光するのに対し、アクティブマトリクスでは、上述したように、書き込み終了後も発光素子が発光を継続するため、単純マトリクスに比べて発光素子のピーク輝度、ピーク電流を下げられるなどの点で、とりわけ大型・高精細のディスプレイでは有利となる。
【００１４】
図３３は、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す図である。図３３において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。
【００１５】
一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図３３に示すように、時間が経過すると劣化してしまう。
しかしながら、図３２の２トランジスタ駆動は定電流駆動のために有機ＥＬ素子には上述したように定電流が流れ続け、有機ＥＬ素子のＩ−Ｖ特性が劣化してもその発光輝度は経時劣化することはない。
【００１６】
ところで、図３２の画素回路２ａは、ｐチャネルのＴＦＴにより構成されているが、ｎチャネルのＴＦＴにより構成することができれば、ＴＦＴ作製において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。
【００１７】
次に、トランジスタをｎチャネルＴＦＴに置き換えた画素回路について考察する。
【００１８】
図３４は、図３２の回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた画素回路を示す回路図である。
【００１９】
図３４の画素回路２ｂは、ｎチャネルＴＦＴ２１およびＴＦＴ２２、キャパシタＣ２１、発光素子である有機ＥＬ素子（ＯＬＥＤ）２３を有する。また、図３４において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。
【００２０】
この画素回路２ｂでは、ドライブトランジスタとしてＴＦＴ２１のドレイン側が電源電位ＶCCに接続され、ソースはＥＬ素子２３のアノードに接続されており、ソースフォロワー回路を形成している。
【００２１】
図３５は、初期状態におけるドライブトランジスタとしてのＴＦＴ２１とＥＬ素子２３の動作点を示す図である。図３５において、横軸はＴＦＴ２１のドレイン・ソース間電圧Ｖｄｓを、縦軸はドレイン・ソース間電流Ｉｄｓをそれぞれ示している。
【００２２】
図３５に示すように、ソース電圧はドライブトランジスタであるＴＦＴ２１とＥＬ素子２３との動作点で決まり、その電圧はゲート電圧によって異なる値を持つ。
このＴＦＴ２１は飽和領域で駆動されるので、動作点のソース電圧に対したＶｇｓに関して上記式１に示した方程式の電流値の電流Ｉｄｓを流す。
【００２３】
【特許文献１】
ＵＳＰ５，６８４，３６５
【特許文献２】
特開平８−２３４６８３号公報
【００２４】
【発明が解決しようとする課題】
しかしながら、ここでも同様にＥＬ素子のＩ−Ｖ特性は経時劣化してしまう。図３６に示すように、この経時劣化により動作点が変動してしまい、同じゲート電圧を印加していてもそのソース電圧は変動する。
これにより、ドライブトランジスタであるＴＦＴ２１のゲート・ソース間電圧Ｖｇｓは変化してしまい、流れる電流値が変動する。同時にＥＬ素子２３に流れる電流値も変化するので、ＥＬ素子２３のＩ−Ｖ特性が劣化すると、図３４のソースフォロワー回路ではその発光輝度は経時変化してしまう。
【００２５】
また、図３７に示すように、ドライブトランジスタとしてのｎチャネルＴＦＴ３１のソースを接地電位ＧＮＤに接続し、ドレインをＥＬ素子３３のカソードに接続し、ＥＬ素子３３のアノードを電源電位ＶCCに接続する回路構成も考えられる。
【００２６】
この方式では、図３２のｐチャネルＴＦＴによる駆動と同様に、ソースの電位が固定されており、ドライブトランジスタとしてＴＦＴ３１は定電流源として動作して、ＥＬ素子３３のＩ−Ｖ特性の劣化による輝度変化も防止できる。
【００２７】
しかしながら、この方式ではドライブトランジスタをＥＬ素子のカソード側に接続する必要があり、このカソード接続は新規にアノード・カソードの電極の開発が必要であり、現状の技術では非常に困難であるとされている。
以上より、従来の方式では輝度変化のない、ｎチャネルトランジスタ使用の有機ＥＬ素子の開発はなされていなかった。
【００２８】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、発光素子の電流−電圧特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行え、ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタを電気光学素子の駆動素子として用いることができる画素回路、表示装置、および画素回路の駆動方法を提供することにある。
【００２９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、流れる電流によって輝度が変化する電気光学素子を駆動する画素回路であって、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、第３、および第４のノードと、第１および第２の基準電位と、上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第３のノードに接続された第１のスイッチと、上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、上記第１のノードと固定電位との間に接続された第３のスイッチと、上記データ線と上記第４のノードとの間に接続された第４のスイッチと、上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている。
【００３０】
好適には、上記駆動トランジスタが電界効果トランジスタであり、ソースが上記第１のノードに接続され、ドレインが上記第３のノードに接続されている。
【００３１】
好適には、上記電気光学素子を駆動する場合、第１ステージとして、上記第１のスイッチが導通状態に保持され、上記第４のスイッチが非導通状態に保持された状態で、上記第３のスイッチが導通状態に保持されて、上記第１のノードが固定電位に接続され、第２ステージとして、上記第２のスイッチおよび上記第５のスイッチが導通状態に保持され、上記第１のスイッチが非導通状態に保持された後、上記第２のスイッチおよび上記第５のスイッチが非導通状態に保持され、第３ステージとして、上記第４のスイッチが導通状態に保持されて上記データ線を伝播されるデータが上記第４のノードに入力された後、上記第４のスイッチが非導通状態に保持され、第４ステージとして、上記第３のスイッチが非導通状態に保持される。
【００３２】
好適には、上記電気光学素子を駆動する場合、第１ステージとして、上記第１のスイッチおよび上記第４のスイッチが非導通状態に保持された状態で、上記第３のスイッチが導通状態に保持されて、上記第１のノードが固定電位に接続され、第２ステージとして、上記第２のスイッチおよび上記第５のスイッチが導通状態に保持され、上記第１のスイッチが所定期間だけ導通状態に保持された後、上記第２のスイッチおよび上記第５のスイッチが非導通状態に保持され、第３ステージとして、上記第４のスイッチが導通状態に保持されて上記データ線を伝播されるデータが上記第４のノードに入力された後、上記第４のスイッチが非導通状態に保持され、第４ステージとして、上記第３のスイッチが非導通状態に保持される。
【００３３】
また、好適には、上記第３ステージでは、上記第１のスイッチが導通状態に保持された後、上記第４のスイッチが導通状態に保持される。
【００３４】
好適には、上記電気光学素子を駆動する場合、第１ステージとして、上記第１のスイッチが導通状態に保持され、上記第４のスイッチが非導通状態に保持された状態で、上記第２のスイッチおよび上記第５のスイッチが導通状態に保持され、第２ステージとして、上記第１のスイッチが非導通状態に保持される一方、上記第３のスイッチが導通状態に保持されて、上記第１のノードが固定電位に接続され、第３ステージとして、上記第２のスイッチおよび上記第５のスイッチが非導通状態に保持され、第４ステージとして、上記第４のスイッチが導通状態に保持されて上記データ線を伝播されるデータが上記第４のノードに入力された後、上記第４のスイッチが非導通状態に保持され、第５ステージとして、上記第１のスイッチが導通状態に保持される一方、上記第３のスイッチが非導通状態に保持される。
【００３５】
本発明の第２の観点は、マトリクス状に複数配列された画素回路と、上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線と、第１および第２の基準電位と、を有し、上記画素回路は、流れる電流によって輝度が変化する電気光学素子と、上記第１、第２、第３、および第４のノードと、上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第３のノードに接続された第１のスイッチと、上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、上記第１のノードと固定電位との間に接続された第３のスイッチと、上記データ線と上記第４のノードとの間に接続された第４のスイッチと、上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている。
【００３６】
好適には、上記電気光学素子の非発光期間に、相補的に、上記第１のスイッチを非導通状態に保持させる一方、上記第３のスイッチを導通状態に保持させる駆動回路を含む。
【００３７】
本発明の第３の観点は、流れる電流によって輝度が変化する電気光学素子と、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、第３、および第４のノードと、第１および第２の基準電位と、上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第３のノードに接続された第１のスイッチと、上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、上記第１のノードと固定電位との間に接続された第３のスイッチと、上記データ線と上記第４のノードとの間に接続された第４のスイッチと、上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている画素回路の駆動方法であって、上記第１のスイッチを導通状態に保持し、上記第４のスイッチを非導通状態に保持した状態で、上記第３のスイッチを導通状態に保持させて、上記第１のノードを固定電位に接続し、上記第２のスイッチおよび上記第５のスイッチを導通状態に保持し、上記第１のスイッチを非導通状態に保持し後、上記第２のスイッチおよび上記第５のスイッチを非導通状態に保持し、上記第４のスイッチを導通状態に保持して上記データ線を伝播されるデータが上記第４のノードに入力させた後、上記第４のスイッチを非導通状態に保持し、上記第３のスイッチを非導通状態に保持して、上記第１のノードを上記固定電位から電気的に切り離す。
【００３８】
本発明の第４の観点は、流れる電流によって輝度が変化する電気光学素子と、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、第３、および第４のノードと、第１および第２の基準電位と、上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第３のノードに接続された第１のスイッチと、上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、上記第１のノードと固定電位との間に接続された第３のスイッチと、上記データ線と上記第４のノードとの間に接続された第４のスイッチと、上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている画素回路の駆動方法であって、上記第１のスイッチおよび上記第４のスイッチを非導通状態に保持した状態で、上記第３のスイッチを導通状態に保持して、上記第１のノードを固定電位に接続し、上記第２のスイッチおよび上記第５のスイッチを導通状態に保持し、上記第１のスイッチを所定期間だけ導通状態に保持した後、上記第２のスイッチおよび上記第５のスイッチを非導通状態に保持し、上記第４のスイッチを導通状態に保持して上記データ線を伝播されるデータを上記第４のノードに入力させた後、上記第４のスイッチを非導通状態に保持し、上記第３のスイッチを非導通状態に保持して、上記第１のノードを上記固定電位から電気的に切り離す。
【００３９】
本発明の第５の観点は、流れる電流によって輝度が変化する電気光学素子と、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、第３、および第４のノードと、第１および第２の基準電位と、上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第３のノードに接続された第１のスイッチと、上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、上記第１のノードと固定電位との間に接続された第３のスイッチと、上記データ線と上記第４のノードとの間に接続された第４のスイッチと、上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている画素回路の駆動方法であって、上記第１のスイッチを導通状態に保持し、上記第４のスイッチを非導通状態に保持した状態で、上記第２のスイッチおよび上記第５のスイッチを導通状態に保持し、上記第１のスイッチを非導通状態に保持する一方、上記第３のスイッチを導通状態に保持して、上記第１のノードを固定電位に接続させ、上記第２のスイッチおよび上記第５のスイッチを非導通状態に保持し、上記第４のスイッチを導通状態に保持して上記データ線を伝播されるデータを上記第４のノードに入力させた後、上記第４のスイッチを非導通状態に保持し、上記第１のスイッチを導通状態に保持する一方、上記第３のスイッチを非導通状態に保持して、上記第１のノードを上記固定電位から電気的に切り離す。
【００４０】
本発明によれば、たとえば電気光学素子の発光状態時は、第１のスイッチがオン状態（導通状態）に保持され、第２〜第５のスイッチがオフ状態（非導通状態）に保持される。
ドライブ（駆動）トランジスタは飽和領域で動作するように設計されており、電気光学素子に流れる電流Ｉｄｓは、上記式１で示される値をとる。
第１のスイッチをオン状態、第２のスイッチ、第４のスイッチ、および第５のスイッチをオフ状態に保持したままで、第３のスイッチをオン状態とする。
このとき、第３のスイッチを介して電流が流れ、ドライブトランジスタのソース電位はたとえば接地電位ＧＮＤまで下降する。そのため、電気光学素子に印加される電圧も０Ｖとなり、電気光学素子は非発光となる。
この場合、第３のスイッチがオンしても画素容量素子に保持されている電圧、すなわち、ドライブトランジスタのゲート電圧は変わらないことから、電流Ｉｄｓは第１のスイッチ、第３のノードＮＤ、ドライブトランジスタ、第１のノードＮＤ１１１、および第３のスイッチの経路を流れる。
次に、電気光学素子の非発光期間において、第３のスイッチがオン状態、第４のスイッチがオフ状態に保持したままで、第２のスイッチおよび第５のスイッチをオン状態とし、第１のスイッチをオフ状態とする。
このとき、ドライブトランジスタのゲートとドレインは第２のスイッチを介して接続されているのでドライブトランジスタは飽和領域で動作する。また、ドライブトランジスタのゲートには、画素容量素子、結合容量素子が並列に接続されているため、そのゲート・ドレイン間電圧Ｖｇｄは、時間と共に緩やかに減少してゆく。そして、一定時間経過後、ドライブトランジスタのゲート・ソース間電圧Ｖｇｓはドライブトランジスタのしきい値電圧Ｖｔｈとなる。
このとき、結合容量素子には、所定電位をＶｏｆｓとすると（Ｖｏｆｓ−Ｖｔｈ）が充電され、画素容量素子にはＶｔｈがそれぞれ充電される。
【００４１】
次に、第３のスイッチをオン状態、第４のスイッチをオフ状態に保持しままで、第２および第５のスイッチをオフ状態とし、第１のスイッチをオン状態とする。これにより、ドライブトランジスタのドレイン電圧が第１の基準電位、たとえば電源電圧となる。
次に、第３および第１のスイッチをオン状態、第２および第５のスイッチをオフ状態に保持したままで、第４のスイッチをオン状態とする。
これにより、第４のスイッチを介してデータ線を伝播された入力電圧が入力して、第４のノードの電圧変化量ΔＶがドライブトランジスタのゲートにカップリングされる。
このとき、ドライブトランジスタのゲート電圧ＶｇはＶｔｈという値であり、カップリング量ΔＶは画素容量素子の容量値Ｃ１、結合容量素子の容量値Ｃ２、およびドライブトランジスタの寄生容量Ｃ３によって決定される。
したがって、Ｃ１、Ｃ２をＣ３に比べて十分大きくとればゲートへのカップリング量は画素容量素子の容量値Ｃ１、結合容量素子の容量値Ｃ２によってのみ決まる。
ドライブトランジスタは飽和領域で動作するように設計されているので、ドライブトランジスタのゲートにカップリングされる電圧量に応じた電流Ｉｄｓが流れる。
書き込み終了後、第１のスイッチをオン状態、第２および第５のスイッチをオフ状態に保持したままで、第４のスイッチをオフ状態とし、第３のスイッチをオフ状態とする。
この場合、第３のスイッチがオフしてもドライブトランジスタのゲートソース間電圧は一定であるので、ドライブトランジスタは一定電流Ｉｄｓを電気光学素子に流す。これによって、第１のノードの電位は電気光学素子にＩｄｓという電流が流れる電圧Ｖｘまで上昇し、ＥＬ発光素子は発光する。
ここで、本回路においても電気光学素子は発光時間が長くなるとその電流−電圧（Ｉ−Ｖ）特性は変化してしまう。そのため、第１のノードの電位も変化する。しかしながら、ドライブトランジスタのゲート・ソース間電圧Ｖｇｓは一定値に保たれているので電気光学素子に流れる電流は変化しない。よって、電気光学素子のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、電気光学素子の輝度が変化することはない。
【００４２】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に関連付けて説明する。
【００４３】
第１実施形態
図１は、本第１の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図２は、図１の有機ＥＬ表示装置において本第１の実施形態に係る画素回路の具体的な構成を示す回路図である。
【００４４】
この表示装置１００は、図１および図２に示すように、画素回路（ＰＸＬＣ）１０１がｍ×ｎのマトリクス状に配列された画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、第１のドライブスキャナ（ＤＳＣＮ１）１０５、第２のドライブスキャナ（ＤＳＣＮ２）１０６、オートゼロ回路（ＡＺＲＤ）１０７、水平セレクタ１０３により選択され輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１０１〜ＤＴＬ１０ｎ、ライトスキャナ１０４により選択駆動される走査線ＷＳＬ１０１〜ＷＳＬ１０ｍ、第１のドライブスキャナ１０５により選択駆動される駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍ、第２のドライブスキャナ１０６により選択駆動される駆動線ＤＳＬ１１１〜ＤＳＬ１１ｍ、およびオートゼロ回路１０７により選択駆動されるオートゼロ線ＡＺＬ１０１〜ＡＺＬ１０ｍを有する。
【００４５】
なお、画素アレイ部１０２において、画素回路１０１はｍ×ｎのマトリクス状に配列されるが、図８においては図面の簡単化のために２（＝ｍ）×３（＝ｎ）のマトリクス状に配列した例を示している。
また、図２においても、図面の簡単化のために一つの画素回路の具体的な構成を示している。
【００４６】
本第１の実施形態に係る画素回路１０１は、図２に示すように、ｎチャネルＴＦＴ１１１〜ＴＦＴ１１６、キャパシタＣ１１１，Ｃ１２２、有機ＥＬ素子（ＯＬＥＤ：電気光学素子）からなる発光素子１１７、第１のノードＮＤ１１１、第２のＮＤ１１２、第３のノードＮＤ１１３、および第４のノードＮＤ１１４を有する。
また、図２において、ＤＴＬ１０１はデータ線を、ＷＳＬ１０１は走査線を、ＤＳＬ１０１，ＤＳＬ１１１は駆動線を、ＡＺＬ１０１はオートゼロ線をそれぞれ示している。
これらの構成要素のうち、ＴＦＴ１１１が本発明に係る電界効果トランジスタ（ドライブ（駆動）トランジスタ）を構成し、ＴＦＴ１１２が第１のスイッチを構成し、ＴＦＴ１１３が第２のスイッチを構成し、ＴＦＴ１１４が第３のスイッチを構成し、ＴＦＴ１１５が第４のスイッチを構成し、ＴＦＴ１１６が第５のスイッチを構成し、キャパシタＣ１１１が本発明に係る画素容量素子を構成し、キャパシタＣ１１２が本発明に係る結合容量素子を構成している。
また、電源電圧ＶCCの供給ライン（電源電位）が第１の基準電位に相当し、接地電位ＧＮＤが第２の基準電位に相当している。
【００４７】
画素回路１０１において、第１の基準電位（本実施形態では電源電位ＶCC）と第２の基準電位（本実施形態では接地電位ＧＮＤ）との間に、第１のスイッチとしてのＴＦＴ１１２、第３のノードＮＤ１１３、ドライブトランジスタとしてのＴＦＴ１１１、第１のノードＮＤ１１１、および発光素子（ＯＬＥＤ）１１７が直列に接続されている。具体的には、発光素子１１７のカソードが接地電位ＧＮＤに接続され、アノードが第１のノードＮＤ１１１に接続され、ＴＦＴ１１１のソースが第１のノードＮＤ１１１に接続され、ＴＦＴ１１１のドレインが第３のノードＮＤ１１３に接続され、第３のノードＮＤ１１３と電源電位ＶCCとの間にＴＦＴ１１２のソース・ドレインが接続されている。
そして、ＴＦＴ１１１のゲートが第２のノードＮＤ１１２に接続され、ＴＦＴ１１２のゲートが駆動線ＤＳＬ１１１に接続されている。
第２のノードＮＤ１１２と第３のノードＮＤ１１３との間にＴＦＴ１１３のソース・ドレインが接続され、ＴＦＴ１１３のゲートがオートゼロ線ＡＺＬ１０１に接続されている。
ＴＦＴ１１４のドレインが第１のノード１１１およびキャパシタＣ１１１の第１電極に接続され、ソースが固定電位（本実施形態では接地電位ＧＮＤ）に接続され、ＴＦＴ１１４のゲートが駆動線ＤＳＬ１０１に接続されている。また、キャパシタＣ１１１の第２電極が第２のノードＮＤ１１２に接続されている。
キャパシタＣ１１２の第１電極が第２のノードＮＤ１１２に接続され、第２電極が第４のノードＮＤ１１４に接続されている。
データ線ＤＴＬ１０１と第４のノードＮＤ１１４に第４のスイッチとしてのＴＦＴ１１５のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１５のゲートが走査線ＷＳＬ１０１に接続されている。
さらに、第４のノードＮＤ１１４と所定電位Ｖｏｆｓとの間にＴＦＴ１１６のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１６のゲートがオートゼロ線ＡＺＬ１０１に接続されている。
【００４８】
このように、本実施形態に係る画素回路１０１は、ドライブトランジスタとしてのＴＦＴ１１１のゲート・ソース間に画素容量としてのキャパシタＣ１１１が接続され、非発光期間にＴＦＴ１１１のソース電位をスイッチトランジスタとしてのＴＦＴ１１４に介して固定電位に接続し、また、ＴＦＴ１１１のゲート・ドレイン間を接続して、しきい値Ｖｔｈの補正を行うように構成されている。
【００４９】
次に、上記構成の動作を、画素回路の動作を中心に、図３（Ａ）〜（Ｄ）および図４〜図７の（Ａ），（Ｂ）に関連付けて説明する。
なお、図３（Ａ）は画素配列の第１行目の走査線ＷＳＬ１０１に印加される走査信号ｗｓ〔１〕を、図３（Ｂ）は画素配列の第１行目の駆動線ＤＳＬ１０１に印加される駆動信号ｄｓ〔１〕を、図３（Ｃ）は画素配列の第１行目の駆動線ＤＳＬ１１１に印加される駆動信号ｄｓ〔２〕を、図３（Ｄ）は画素配列の第１行目のオートゼロ線ＡＺＬ１０１に印加されるオートゼロ信号ａｚ〔１〕をそれぞれ示している。
また、図３（Ａ）〜（Ｄ）中、Ｔｅで示す期間が発光期間であり、Ｔｎｅで示す期間が非発光期間であり、Ｔｖｃはしきい値Ｖｔｈのキャンセル期間であり、Ｔｗで示す期間が書き込み期間である。
【００５０】
まず、通常のＥＬ発光素子１１７の発光状態時は、図３（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに設定され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに設定され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕が選択的にハイレベルに設定される。
その結果、画素回路１０１においては、図４（Ａ）に示すように、ＴＦＴ１１２がオン状態（導通状態）に保持され、ＴＦＴ１１３〜ＴＦＴ１１６がオフ状態（非導通状態）に保持される。
ドライブトランジスタ１１１は飽和領域で動作するように設計されており、ＥＬ発光素子１１７に流れる電流Ｉｄｓは、上記式１で示される値をとる。
【００５１】
次に、ＥＬ発光素子１１７の非発光期間Ｔｎｅにおいて、図３（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに保持された状態で、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕が選択的にハイレベルに設定される。
その結果、画素回路１０１においては、図４（Ｂ）に示すように、ＴＦＴ１１２がオン状態、ＴＦＴ１１３，ＴＦＴ１１５，ＴＦＴ１１６はオフ状態に保持されたままで、ＴＦＴ１１４がオンする。
このとき、ＴＦＴ１１４を介して電流が流れ、ＴＦＴ１１１のソース電位Ｖｓは接地電位ＧＮＤまで下降する。そのため、ＥＬ発光素子１１７に印加される電圧も０Ｖとなり、ＥＬ発光素子１１７は非発光となる。
この場合、ＴＦＴ１１４がオンしてもキャパシタＣ１１１に保持されている電圧、すなわち、ＴＦＴ１１１のゲート電圧は変わらないことから、電流Ｉｄｓは図４（Ｂ）に示すように、ＴＦＴ１１２、第３のノードＮＤ１１３、ＴＦＴ１１１、第１のノードＮＤ１１１、およびＴＦＴ１１４の経路を流れる。
【００５２】
次に、ＥＬ発光素子１１７の非発光期間Ｔｎｅにおいて、図３（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持された状態で、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がハイレベルに設定され、その後、図３（Ｃ）に示すように、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定される。
その結果、画素回路１０１においては、図５（Ａ）に示すように、ＴＦＴ１１４がオン状態、ＴＦＴ１１５がオフ状態に保持されたままで、ＴＦＴ１１３，ＴＦＴ１１６がオンし、ＴＦＴ１１２がオフする。
このとき、ＴＦＴ１１１のゲートとドレインはＴＦＴ１１３を介して接続されているのでＴＦＴ１１１は飽和領域で動作する。また、ＴＦＴ１１１のゲートには、キャパシタＣ１１１，Ｃ１１２が並列に接続されているため、ＴＦＴ１１１のゲート・ドレイン間電圧Ｖｇｄは、図５（Ｂ）に示すように、時間と共に緩やかに減少してゆく。そして、一定時間経過後、ＴＦＴ１１１のゲート・ソース間電圧ＶｇｓはＴＦＴ１１１のしきい値電圧Ｖｔｈとなる。
このとき、キャパシタＣ１１２には（Ｖｏｆｓ−Ｖｔｈ）が、キャパシタＣ１１１にはＶｔｈがそれぞれ充電される。
【００５３】
次に、図３（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がローレベルに保持された状態で、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに設定され、その後、図３（Ｃ）に示すように、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに設定される。
その結果、画素回路１０１においては、図６（Ａ）に示すように、ＴＦＴ１１４がオン状態、ＴＦＴ１１５がオフ状態に保持されたままで、ＴＦＴ１１３，ＴＦＴ１１６がオフし、ＴＦＴ１１２がオンする。これにより、ＴＦＴ１１１のドレイン電圧が電源電圧ＶCCとなる。
【００５４】
次に、図３（Ａ）〜（Ｄ）に示すように、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持された状態で、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がハイレベルに設定される。
その結果、画素回路１０１においては、図６（Ｂ）に示すように、ＴＦＴ１１４、ＴＦＴ１１２がオン状態、ＴＦＴ１１３、ＴＦＴ１１６がオフ状態に保持されたままで、ＴＦＴ１１５がオンする。
これにより、ＴＦＴ１１５を介してデータ線ＤＴＬ１０１を伝播された入力電圧Ｖｉｎが入力して、ノードＮＤ１１４の電圧変化量ΔＶがＴＦＴ１１１のゲートにカップリングさせる。
このとき、ＴＦＴ１１１のゲート電圧ＶｇはＶｔｈという値であり、カップリング量ΔＶはキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２、およびＴＦＴ１１１の寄生容量Ｃ３によって下記の式２のように決定される。
【００５５】
【数２】
ΔＶ＝｛Ｃ２／（Ｃ１＋Ｃ２＋Ｃ３）｝・（Ｖｉｎ−Ｖｏｆｓ）…（２）
【００５６】
したがって、Ｃ１、Ｃ２をＣ３に比べて十分大きくとればゲートへのカップリング量はキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２によってのみ決まる。
ＴＦＴ１１１は飽和領域で動作するように設計されているので、図６（Ｂ）および図７（Ａ）に示すように、ＴＦＴ１１１のゲートにカップリングされる電圧量に応じた電流Ｉｄｓが流れる。
【００５７】
書き込み終了後、図３（Ａ）〜（Ｄ）に示すように、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持された状態で、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに設定され、その後、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定される。
その結果、画素回路１０１においては、図７（Ｂ）に示すように、ＴＦＴ１１２がオン状態、ＴＦＴ１１３、ＴＦＴ１１６がオフ状態に保持されたままで、ＴＦＴ１１５がオフし、ＴＦＴ１１４がオフする。
この場合、ＴＦＴ１１４がオフしてもＴＦＴ１１１のゲートソース間電圧は一定であるので、ＴＦＴ１１１は一定電流ＩｄｓをＥＬ発光素子１１７に流す。これによって、第１のノードＮＤ１１１の電位はＥＬ発光素子１１７にＩｄｓという電流が流れる電圧Ｖｘまで上昇し、ＥＬ発光素子１１７は発光する。
ここで、本回路においてもＥＬ素子は発光時間が長くなるとその電流−電圧（Ｉ−Ｖ）特性は変化してしまう。そのため、第１のノードＮＤ１１１の電位も変化する。しかしながら、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓは一定値に保たれているのでＥＬ発光素子１１７に流れる電流は変化しない。よって、ＥＬ発光素子１１７のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、ＥＬ発光素子１１７の輝度が変化することはない。
【００５８】
以上が図２の画素回路の第１の駆動方法であるが、次に第２に駆動方法について、図８（Ａ）〜（Ｄ）および図９（Ａ），（Ｂ）に関連付けて説明する。
【００５９】
この第２の駆動方法が上述した第１の駆動方法と異なる点は、非発光期間Ｔｎｅにおける第１のスイッチとしてのＴＦＴ１１２をオンさせるタイミングにある。
【００６０】
第２の駆動方法においては、図８（Ａ）〜（Ｄ）に示すように、ＴＦＴ１１２をオンするタイミングを、ＴＦＴ１１５をオフした後に設定している。
ただし、ＴＦＴ１１５をオフしてからＴＦＴ１１２をオンすると、ＴＦＴ１１１は、図９（Ａ）に示すように、線形領域から飽和領域へと動作する。
一方、上述した第１の駆動方法のように、ＴＦＴ１１２をオンしてからＴＦＴ１１５をオンすると、ＴＦＴ１１１は、図９（Ｂ）に示すように飽和領域のみで動作する。トランジスタは線形領域よりも飽和領域の方がチャネル長が短くなるので寄生容量Ｃ３は小さい。
よって、第１の駆動方法のように、ＴＦＴ１１２をオンしてからＴＦＴ１１５をオンする方が、第２の駆動方法のように、ＴＦＴ１１５をオフしてからＴＦＴ１１２をオンするよりも、ＴＦＴ１１１の寄生容量Ｃ３を小さくすることができる。
寄生容量Ｃ３を小さくすることができれば、ＴＦＴ１１２をオンした際、ＴＦＴ１１１のドレインからゲートへのカップリング量を小さくすることができ、尚且つキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２をＣ３に比べて十分大きくとることができるため、ＴＦＴ１１５をオンした時の第４のノードＮＤ１１４の電圧の変化量が、Ｃ１、Ｃ２の大きさに応じてＴＦＴ１１１のゲートへカップリングされるようになる。
これより、第１の駆動方法の方が、第２の駆動方法に比べてよりよいといえる。
【００６１】
次に、図２の画素回路の第３に駆動方法について、図１０（Ａ）〜（Ｄ）および図１１〜図１４の（Ａ），（Ｂ）に関連付けて説明する。
この第３の駆動方法が上述した第１の駆動方法と異なる点は、非発光期間Ｔｎｅにおける第１のスイッチとしてのＴＦＴ１１２をオンさせるタイミングにある。この第３の駆動方法では、ＴＦＴ１１２がデューティ（Ｄｕｔｙ）スイッチとして機能する。以下動作について説明する。
【００６２】
まず、通常のＥＬ発光素子１１７の発光状態時は、図１０（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに設定され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに設定され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕が選択的にハイレベルに設定される。
その結果、画素回路１０１においては、図１１（Ａ）に示すように、ＴＦＴ１１２がオン状態（導通状態）に保持され、ＴＦＴ１１３〜ＴＦＴ１１６がオフ状態（非導通状態）に保持される。
ドライブトランジスタ１１１は飽和領域で動作するように設計されており、ＥＬ発光素子１１７に流れる電流Ｉｄｓは、上記式１で示される値をとる。
【００６３】
次に、ＥＬ発光素子１１７の非発光期間Ｔｎｅにおいて、図１０（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに保持された状態で、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がローレベルに設定される。
その結果、画素回路１０１においては、図１１（Ｂ）に示すように、ＴＦＴ１１３〜ＴＦＴ１１６はオフ状態に保持されたままで、ＴＦＴ１１２がオフする。
ＴＦＴ１１２がオフすることでＴＦＴ１１１のドレイン電圧はソース電圧まで降下する。これによってＥＬ発光素子１１７には電流が流れなくなり、第１のノードＮＤ１１１の電位は、ＥＬ発光素子のしきい値電圧Ｖｅまで降下することとなる。そして、ＥＬ発光素子１１７は非発光となる。
【００６４】
次に、ＥＬ発光素子１１７の非発光期間Ｔｎｅにおいて、図１０（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がローレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持された状態で、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに設定され、その後、図１１（ｄ）に示すように、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がハイレベルに設定される。
その結果、画素回路１０１においては、図１２（Ａ）に示すように、ＴＦＴ１１２、ＴＦＴ１１５がオフ状態に保持されたままで、ＴＦＴ１１４がオンし、ＴＦＴ１１３，ＴＦＴ１１６がオンする。
ＴＦＴ１１４がオンすることによって、第１のノードＮＤ１１１の電位は接地電位ＧＮＤレベルとなり、ＴＦＴ１１１のドレイン電圧も接地電位ＧＮＤレベルとなる。
また、ＴＦＴ１１３、ＴＦＴ１１６がオンすることで、キャパシタＣ１１２を通じて第４のノードＮＤ１１４の電位変化が、ＴＦＴ１１１のゲートにカップリングされ、ＴＦＴ１１１のゲート・ドレイン間電圧Ｖｇｄは変化する。このカップリング量をＶ０とする。
【００６５】
なお、ＴＦＴ１１４とＴＦＴ１１３，ＴＦＴ１１６をオンするタイミングはＴＦＴ１１３，ＴＦＴ１１６をオンした後にＴＦＴ１１４をオンしてもよい。つまり、ＴＦＴ１１１のゲートとドレインを接続して第４のノードＮＤ１１４の電位変化量がＴＦＴ１１１のゲートにカップリングした後に、ＴＦＴ１１１のゲートを接地電位ＧＮＤレベルに降下させてもよい。
【００６６】
次に、図１０（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がハイレベルに保持された状態で、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに設定される。
その結果、画素回路１０１においては、図１２（Ｂ）に示すように、ＴＦＴ１１４、ＴＦＴ１１３、ＴＦＴ１１６がオン状態、ＴＦＴ１１５がオフ状態に保持されたままで、ＴＦＴ１１２がオンする。これにより、ＴＦＴ１１１のゲート・ドレイン間電圧が電源電圧ＶCCに上昇する。
【００６７】
そして、ＴＦＴ１１１のゲート・ドレイン間電圧が電源電圧ＶCCに上昇後、図１１（Ｃ）に示すように、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がローレベルに設定される。
その結果、画素回路１０１においては、図１３（Ａ）に示すように、ＴＦＴ１１４、ＴＦＴ１１３、ＴＦＴ１１６がオン状態、ＴＦＴ１１５がオフ状態に保持されたままで、ＴＦＴ１１２がオフする。
ＴＦＴ１１２がオフして一定時間経過後に、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓは、ＴＦＴ１１のしきい値電圧Ｖｔｈとなる。
このとき、キャパシタＣ１１２には（Ｖｏｆｓ−Ｖｔｈ）が、キャパシタＣ１１１にはＶｔｈがそれぞれ充電されている。
【００６８】
次に、図１０（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がローレベルに保持された状態で、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに設定され、その後、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに設定される。
その結果、画素回路１０１においては、図１３（Ｂ）に示すように、ＴＦＴ１１４がオフ状態に保持されたままで、ＴＦＴ１１３，ＴＦＴ１１６がオフし、ＴＦＴ１１２がオフする。
これにより、ＴＦＴ１１１のドレイン電圧が再び電源電圧となる。
【００６９】
次に、図１０（Ａ）〜（Ｄ）に示すように、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持された状態で、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がハイレベルに設定される。
その結果、画素回路１０１においては、図１４（Ａ）に示すように、ＴＦＴ１１４、ＴＦＴ１１２がオン状態、ＴＦＴ１１３、ＴＦＴ１１６がオフ状態に保持されたままで、ＴＦＴ１１５がオンする。
これにより、ＴＦＴ１１５を介してデータ線ＤＴＬ１０１を伝播された入力電圧Ｖｉｎが入力して、ノードＮＤ１１４の電圧変化量ΔＶがＴＦＴ１１１のゲートにカップリングさせる。
このとき、ＴＦＴ１１１のゲート電圧ＶｇはＶｔｈという値であり、カップリング量ΔＶはキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２、およびＴＦＴ１１１の寄生容量Ｃ３によって上記の式２のように決定される。
したがって、上述したように、Ｃ１、Ｃ２をＣ３に比べて十分大きくとればゲートへのカップリング量はキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２によってのみ決まり、ＴＦＴ１１１は飽和領域で動作するように設計されているので、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れる。
【００７０】
書き込み終了後、図１１（Ａ）〜（Ｄ）に示すように、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持された状態で、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに設定され、その後、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定される。
その結果、画素回路１０１においては、図１４（Ｂ）に示すように、ＴＦＴ１１２がオン状態、ＴＦＴ１１３、ＴＦＴ１１６がオフ状態に保持されたままで、ＴＦＴ１１５がオフし、ＴＦＴ１１４がオフする。
この場合、ＴＦＴ１１４がオフしてもＴＦＴ１１１のゲートソース間電圧は一定であるので、ＴＦＴ１１１は一定電流ＩｄｓをＥＬ発光素子１１７に流す。これによって、第１のノードＮＤ１１１の電位はＥＬ発光素子１１７にＩｄｓという電流が流れる電圧Ｖｘまで上昇し、ＥＬ発光素子１１７は発光する。
ここで、本回路においてもＥＬ素子は発光時間が長くなるとその電流−電圧（Ｉ−Ｖ）特性は変化してしまう。そのため、第１のノードＮＤ１１１の電位も変化する。しかしながら、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓは一定値に保たれているのでＥＬ発光素子１１７に流れる電流は変化しない。よって、ＥＬ発光素子１１７のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、ＥＬ発光素子１１７の輝度が変化することはない。
【００７１】
以上が図２の画素回路の第３の駆動方法であるが、上述した第２の駆動方法のように、図１５（Ａ）〜（Ｄ）に示すように、ＴＦＴ１１２をオンするタイミングを、ＴＦＴ１１５をオフした後に設定する第４の駆動方法を採用することも可能である。
ただし、前述したように、ＴＦＴ１１５をオフしてからＴＦＴ１１２をオンすると、ＴＦＴ１１１は、線形領域から飽和領域へと動作する。
一方、上述した第３の駆動方法のように、ＴＦＴ１１２をオンしてからＴＦＴ１１５をオンすると、ＴＦＴ１１１は、飽和領域のみで動作する。トランジスタは線形領域よりも飽和領域の方がチャネル長が短くなるので寄生容量Ｃ３は小さい。
よって、第３の駆動方法のように、ＴＦＴ１１２をオンしてからＴＦＴ１１５をオンする方が、第４の駆動方法のように、ＴＦＴ１１５をオフしてからＴＦＴ１１２をオンするよりも、ＴＦＴ１１１の寄生容量Ｃ３を小さくすることができる。
寄生容量Ｃ３を小さくすることができれば、ＴＦＴ１１２をオンした際、ＴＦＴ１１１のドレインからゲートへのカップリング量を小さくすることができ、尚且つキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２をＣ３に比べて十分大きくとることができるため、ＴＦＴ１１５をオンした時の第４のノードＮＤ１１４の電圧の変化量が、Ｃ１、Ｃ２の大きさに応じてＴＦＴ１１１のゲートへカップリングされるようになる。
これより、第３の駆動方法の方が、第４の駆動方法に比べてよりよいといえる。
【００７２】
以上説明したように、本第１の実施形態によれば、電圧駆動型ＴＦＴアクティブマトリクス有機ＥＬディスプレイにおいて、ドライブトランジスタとしてのＴＦＴ１１１のゲートとソース間にキャパシタＣ１１１を接続し、ＴＦＴ１１１のソース側（第１のノードＮＤ１１１）をＴＦＴ１１４を通して固定電位（本実施形態ではＧＮＤ）に接続するようにし、また、ＴＦＴ１１１のゲートドレイン間をＴＦＴ１１３を介して接続してしきい値Ｖｔｈのキャンセルを行い、キャパシタＣ１１１にそのしきい値Ｖｔｈを充電し、そのしきい値電圧ＶｔｈからＴＦＴ１１１のゲートに入力電圧Ｖｉｎをカップリングさせるように構成されていることから、以下の効果を得ることができる。
ドライブトランジスタであるＴＦＴ１１１のしきい値電圧のキャンセルが容易に行えるため、画素ごとの電流値のバラツキを低減することができ、均一な画質を得ることができる。
また、各スイッチングトランジスタのタイミングの設定によって非発光期間に画素内に流れる電流値を小さくすることができ低消費電力を実現することができる。
また、ＥＬ発光素子のＩ−Ｖ特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行える。
ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタをＥＬ発光素子の駆動素子として用いることができる。
また、ｎチャネルのみで画素回路のトランジスタを構成することができ、ＴＦＴ作成においてａ−Ｓｉプロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。
【００７３】
第２実施形態
図１６は、本第２の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図１７は、図１６の有機ＥＬ表示装置において本第２の実施形態に係る画素回路の具体的な構成を示す回路図である。
【００７４】
本第２の実施形態が上述した第１の実施形態と異なる点は、ドライブスキャナを一つにし、駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍに印加される駆動信号ｗｓ〔１〕をＴＦＴ１１４のゲートに供給し、インバータ１０８−１〜１０８−ｍにより駆動信号ｗｓ〔１〕の反転信号／ｗｓ〔１〕をＴＦＴ１１２のゲートに供給するように構成したことにある。
したがって、第２の実施形態におていは、ＴＦＴ１１２とＴＦＴ１１４とは相補的にオン、オフされる。すなわち、ＴＦＴ１１２がオンのときＴＦＴ１１４はオフに保持され、ＴＦＴ１１２がオフのときＴＦＴ１１４はオンに保持される。
【００７５】
本第２の実施形態の動作を図１８（Ａ）〜（Ｄ）および図１９，図２０の（Ａ），（Ｂ）、図２１に関連付けて説明する。
【００７６】
まず、通常のＥＬ発光素子１１７の発光状態時は、図１８（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに設定され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに設定されされる。
その結果、画素回路１０１においては、図１９（Ａ）に示すように、ＴＦＴ１１２がオン状態（導通状態）に保持され、ＴＦＴ１１３〜ＴＦＴ１１６がオフ状態（非導通状態）に保持される。
ドライブトランジスタ１１１は飽和領域で動作するように設計されており、ＥＬ発光素子１１７に流れる電流Ｉｄｓは、上記式１で示される値をとる。
【００７７】
次に、ＥＬ発光素子１１７の非発光期間Ｔｎｅにおいて、図１８（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がハイレベルに設定される。
その結果、画素回路１０１においては、図１９（Ｂ）に示すように、ＴＦＴ１１２がオン、ＴＦＴ１１４、ＴＦＴ１１５はオフ状態に保持されたままで、ＴＦＴ１１３、１１６がオンする。
ＴＦＴ１１３がオンしたことに伴い、ＴＦＴ１１１のドレインとゲートが接続され、その電圧が電源電圧まで上昇する。また、ＴＦＴ１１６がオンすることで、キャパシタＣ１１２を通じて第４のノードＮＤ１１４の電位変化が、ＴＦＴ１１１のゲートにカップリングされ、ＴＦＴ１１１のゲート・ドレイン間電圧Ｖｇｄは変化する。
【００７８】
次に、図１８（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がハイレベルに保持された状態で、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに設定される。
その結果、画素回路１０１においては、図２０（Ａ）に示すように、ＴＦＴ１１４、ＴＦＴ１１３、ＴＦＴ１１６がオン状態、ＴＦＴ１１２、ＴＦＴ１１５がオフ状態に保持される。
これにより、第１のノードＮＤ１１１の電位（ＴＦＴ１１１のソース電位）は接地電位ＧＮＤレベルに下降する。さらに、一定期間経過後にＴＦＴ１１１のゲート・ソース間電圧ＶｇｓはＴＦＴ１１１のしきい値電圧Ｖｔｈとなる。
このとき、キャパシタＣ１１２には（Ｖｏｆｓ−Ｖｔｈ）が、キャパシタＣ１１１にはＶｔｈがそれぞれ充電されている。
【００７９】
次に、図１８（Ａ）〜（Ｄ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がハイレベルに保持された状態で、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに設定され、その後、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がハイレベルに設定される。
その結果、画素回路１０１においては、図２０（Ｂ）に示すように、ＴＦＴ１１４、がオン状態、ＴＦＴ１１２がオフ状態に保持されたままで、ＴＦＴ１１３，ＴＦＴ１１６がオフし、ＴＦＴ１１５がオンする。
これにより、ＴＦＴ１１５を介してデータ線ＤＴＬ１０１を伝播された入力電圧Ｖｉｎが入力して、ノードＮＤ１１４の電圧変化量ΔＶがＴＦＴ１１１のゲートにカップリングさせる。
このとき、ＴＦＴ１１１のドレイン端はフローティングであるために、ＴＦＴ１１１へのカップリング量ΔＶはキャパシタＣ１１１の容量値Ｃ１、キャパシタＣ１１２の容量値Ｃ２によってのみ決まる。
【００８０】
書き込み終了後、図１８（Ａ）〜（Ｄ）に示すように、オートゼロ回路１０７によりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ〔１〕がローレベルに保持された状態で、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに設定され、その後、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定される。
その結果、画素回路１０１においては、図２１に示すように、ＴＦＴ１１３、、ＴＦＴ１１６がオフ状態に保持されたままで、ＴＦＴ１１５，ＴＦＴ１１４がオフし、ＴＦＴ１１２がオンする。
これにより、ＴＦＴ１１１のドレイン電圧は電源電圧まで上昇する。
この場合、ＴＦＴ１１４がオフしてもＴＦＴ１１１のゲートソース間電圧は一定であるので、ＴＦＴ１１１は一定電流ＩｄｓをＥＬ発光素子１１７に流す。これによって、第１のノードＮＤ１１１の電位はＥＬ発光素子１１７にＩｄｓという電流が流れる電圧Ｖｘまで上昇し、ＥＬ発光素子１１７は発光する。
ここで、本回路においてもＥＬ素子は発光時間が長くなるとその電流−電圧（Ｉ−Ｖ）特性は変化してしまう。そのため、第１のノードＮＤ１１１の電位も変化する。しかしながら、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓは一定値に保たれているのでＥＬ発光素子１１７に流れる電流は変化しない。よって、ＥＬ発光素子１１７のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、ＥＬ発光素子１１７の輝度が変化することはない。
【００８１】
本第２の実施形態によれば、ドライブトランジスタであるＴＦＴ１１１のしきい値電圧のキャンセルが容易に行えるため、画素ごとの電流値のバラツキを低減することができ、均一な画質を得ることができる。
また、各スイッチングトランジスタのタイミングの設定によって非発光期間に画素内に流れる電流値を小さくすることができ低消費電力を実現することができる。
また、ＥＬ発光素子のＩ−Ｖ特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行える。
ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタをＥＬ発光素子の駆動素子として用いることができる。
また、ｎチャネルのみで画素回路のトランジスタを構成することができ、ＴＦＴ作成においてａ−Ｓｉプロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。
【００８２】
第３実施形態
図２２は、本第３の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図２３は、図２２の有機ＥＬ表示装置において本第３の実施形態に係る画素回路の具体的な構成を示す回路図である。
【００８３】
本第３の実施形態に係る表示装置１００Ｂが第２の実施形態に係る表示装置１００Ａと異なる点は、画素回路における第１のスイッチとしてのＴＦＴ１１２をｎチャネルＴＦＴの代わりにｐチャネルＴＦＴ１１２Ｂを適用した点にある。
この場合、ＴＦＴ１１２ＢとＴＦＴ１１４は相補的にオン、オフできれば良いことから、図２４（Ａ）〜（Ｃ）に示すように、各行１本の駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍに駆動信号ｄｓ〔１〕のみを印加すればよい。
したがって、第２の実施形態のように、インバータを設ける必要もない。
【００８４】
その他の構成は、上述した第２の実施形態と同様である。
【００８５】
本第３の実施形態によれば、上述した第２の実施形態の効果に加えて、回路構成を簡単化できる利点がある。
【００８６】
第４実施形態
図２５は、本第４の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図２６は、図２５の有機ＥＬ表示装置において本第４の実施形態に係る画素回路の具体的な構成を示す回路図である。
【００８７】
本第４の実施形態が上述した第１の実施形態と異なる点は、ドライブトランジスタとしてのＴＦＴ１１１をｎチャネルＴＦＴの代わりにｐチャネルＴＦＴ１１１Ｃを適用した点にある。
この場合、発光素子１１７のアノードが電源電位ＶCCに接続され、カソードが第１のノードＤＮ１１１に接続され、第１のノードＮＤ１１１にＴＦＴ１１１Ｃのソースが接続され、ＴＦＴ１１１Ｃのドレインが第３のノードＮＤ１１３に接続され、ＴＦＴ１１２のドレインが第３のノードＮＤ１１３に接続され、ＴＦＴ１１２のソースが接地電位ＧＮＤに接続されている。また、ＴＦＴ１１４は、第１のノードＮＤ１１１と電源電位ＶCCとの間に接続されている。
その他の接続関係は第１の実施形態と同様であり、動作も同様に行われることから、ここではその詳細な説明は省略する。
【００８８】
本第４の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
【００８９】
第５実施形態
図２７は、本第５の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図２８は、図２７の有機ＥＬ表示装置において本第５の実施形態に係る画素回路の具体的な構成を示す回路図である。
【００９０】
本第５の実施形態が上述した第４の実施形態と異なる点は、ドライブスキャナを一つにし、駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍに印加される駆動信号ｗｓ〔１〕をＴＦＴ１１２のゲートに供給し、インバータ１０９−１〜１０９−ｍによる駆動信号ｗｓ〔１〕の反転信号／ｗｓ〔１〕をＴＦＴ１１４のゲートに供給するように構成したことにある。
その他の構成は第４の実施形態と同様である。
【００９１】
本第５の実施形態においても、上述した第１の実施形態の効果と同様の効果を得ることができる。
【００９２】
第６実施形態
図２９は、本第６の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図３０は、図２９の有機ＥＬ表示装置において本第６の実施形態に係る画素回路の具体的な構成を示す回路図である。
【００９３】
本第６の実施形態に係る表示装置１００Ｅが第５の実施形態に係る表示装置１００Ｄと異なる点は、画素回路のおける第１のスイッチとしてのＴＦＴ１１２をｎチャネルＴＦＴの代わりにｐチャネルＴＦＴ１１２Ｅを適用した点にある。
この場合、ＴＦＴ１１２ＥとＴＦＴ１１４は相補的にオン、オフできれば良いことから、各行１本の駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍに駆動信号ｄｓ〔１〕のみを印加すればよい。
したがって、第５の実施形態のように、インバータを設ける必要もない。
【００９４】
その他の構成は、上述した第５の実施形態と同様である。
【００９５】
本第６の実施形態によれば、上述した第１の実施形態の効果に加えて、回路構成を簡単化できる利点がある。
【００９６】
【発明の効果】
以上説明したように、本発明によれば、 ドライブトランジスタであるＴＦＴ１１１のしきい値電圧のキャンセルが容易に行えるため、画素ごとの電流値のバラツキを低減することができ、均一な画質を得ることができる。
また、各スイッチングトランジスタのタイミングの設定によって非発光期間に画素内に流れる電流値を小さくすることができ低消費電力を実現することができる。
また、ＥＬ発光素子のＩ−Ｖ特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行える。
ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタをＥＬ発光素子の駆動素子として用いることができる。
また、ｎチャネルのみで画素回路のトランジスタを構成することができ、ＴＦＴ作成においてａ−Ｓｉプロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。
【図面の簡単な説明】
【図１】第１の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
【図２】図１の有機ＥＬ表示装置において第１の実施形態に係る画素回路の具体的な構成を示す回路図である。
【図３】図２の回路の第１の駆動方法を説明するためのタイミングチャートである。
【図４】図２の回路の第１の駆動方法に係る動作を説明するための図である。
【図５】図２の回路の第１の駆動方法に係る動作を説明するための図である。
【図６】図２の回路の第１の駆動方法に係る動作を説明するための図である。
【図７】図２の回路の第１の駆動方法に係る動作を説明するための図である。
【図８】図２の画素回路の第２の駆動方法を説明するためのタイミングチャートである。
【図９】図２の画素回路の第１の駆動方法と第２の駆動方法の効果を比較して説明するための図である。
【図１０】図２の画素回路の第３の駆動方法を説明するためのタイミングチャートである。
【図１１】図２の回路の第３の駆動方法に係る動作を説明するための図である。
【図１２】図２の回路の第３の駆動方法に係る動作を説明するための図である。
【図１３】図２の回路の第３の駆動方法に係る動作を説明するための図である。
【図１４】図２の回路の第３の駆動方法に係る動作を説明するための図である。
【図１５】図２の画素回路の第４の駆動方法を説明するためのタイミングチャートである。
【図１６】第２の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
【図１７】図１６の有機ＥＬ表示装置において第２の実施形態に係る画素回路の具体的な構成を示す回路図である。
【図１８】図１７の回路の駆動方法を説明するためのタイミングチャートである。
【図１９】図１７の回路の駆動方法に係る動作を説明するための図である。
【図２０】図１７の回路の駆動方法に係る動作を説明するための図である。
【図２１】図１７の回路の駆動方法に係る動作を説明するための図である。
【図２２】第３の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
【図２３】図２２の有機ＥＬ表示装置において第３の実施形態に係る画素回路の具体的な構成を示す回路図である。
【図２４】図２２の回路の駆動方法を説明するためのタイミングチャートである。
【図２５】第４の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
【図２６】図２５の有機ＥＬ表示装置において第４の実施形態に係る画素回路の具体的な構成を示す回路図である。
【図２７】第５の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
【図２８】図２７の有機ＥＬ表示装置において第５の実施形態に係る画素回路の具体的な構成を示す回路図である。
【図２９】第６の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
【図３０】図２９の有機ＥＬ表示装置において第６の実施形態に係る画素回路の具体的な構成を示す回路図である。
【図３１】一般的な有機ＥＬ表示装置の構成を示すブロック図である。
【図３２】図３１の画素回路の一構成例を示す回路図である。
【図３３】有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す図である。
【図３４】図３２の回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた画素回路を示す回路図である。
【図３５】初期状態におけるドライブトランジスタとしてのＴＦＴとＥＬ素子の動作点を示す図である。
【図３６】経時変化後のドライブトランジスタとしてのＴＦＴとＥＬ素子の動作点を示す図である。
【図３７】ドライブトランジスタとしてのｎチャネルＴＦＴのソースを接地電位に接続した画素回路を示す回路図である。
【符号の説明】
１００，１００Ａ〜１００Ｅ…表示装置、１０１…画素回路（ＰＸＬＣ）、１０２…画素アレイ部、１０３…水平セレクタ（ＨＳＥＬ）、１０４…ライトスキャナ（ＷＳＣＮ）、１０５…第１のドライブスキャナ（ＤＳＣＮ１）、１０６…第２のドライブスキャナ（ＤＳＣＮ２）、１０７…オートゼロ回路（ＡＺＲＤ）、ＤＴＬ１０１〜ＤＴＬ１０ｎ…データ線、ＷＳＬ１０１〜ＷＳＬ１０ｍ…走査線、ＤＳＬ１０１〜ＤＳＬ１０ｍ，ＤＳＬ１１１〜ＤＳＬ１１ｍ…駆動線、１１１…ドライブ（駆動）トランジスタとしてのＴＦＴ、１１２…第１のスイッチとしてのＴＦＴ，１１３…第２のスイッチとしてのＴＦＴ、１１４…第３のスイッチとしてのＴＦＴ，１１５…第４のスイッチとしてのＴＦＴ，１１６…第５のスイッチとしてのＴＦＴ、１１７…発光素子、ＮＤ１１１…第１のノード、ＮＤ１１２…第２のノード、ＮＤ１１３…第３のノード、ＮＤ１１４…第４のノード。
Claims (12)
- 流れる電流によって輝度が変化する電気光学素子を駆動する画素回路であって、
輝度情報に応じたデータ信号が供給されるデータ線と、
第１、第２、第３、および第４のノードと、
第１および第２の基準電位と、
上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、
上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、
第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
上記第３のノードに接続された第１のスイッチと、
上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、
上記第１のノードと固定電位との間に接続された第３のスイッチと、
上記データ線と上記第４のノードとの間に接続された第４のスイッチと、
上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、
上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている
画素回路。 - 上記駆動トランジスタが電界効果トランジスタであり、ソースが上記第１のノードに接続され、ドレインが上記第３のノードに接続されている
請求項１記載の画素回路。 - 上記電気光学素子を駆動する場合、
第１ステージとして、上記第１のスイッチが導通状態に保持され、上記第４のスイッチが非導通状態に保持された状態で、上記第３のスイッチが導通状態に保持されて、上記第１のノードが固定電位に接続され、
第２ステージとして、上記第２のスイッチおよび上記第５のスイッチが導通状態に保持され、上記第１のスイッチが非導通状態に保持された後、上記第２のスイッチおよび上記第５のスイッチが非導通状態に保持され、
第３ステージとして、上記第４のスイッチが導通状態に保持されて上記データ線を伝播されるデータが上記第４のノードに入力された後、上記第４のスイッチが非導通状態に保持され、
第４ステージとして、上記第３のスイッチが非導通状態に保持される
請求項１記載の画素回路。 - 上記第３ステージでは、上記第１のスイッチが導通状態に保持された後、上記第４のスイッチが導通状態に保持される
請求項３記載の画素回路。 - 上記電気光学素子を駆動する場合、
第１ステージとして、上記第１のスイッチおよび上記第４のスイッチが非導通状態に保持された状態で、上記第３のスイッチが導通状態に保持されて、上記第１のノードが固定電位に接続され、
第２ステージとして、上記第２のスイッチおよび上記第５のスイッチが導通状態に保持され、上記第１のスイッチが所定期間だけ導通状態に保持された後、上記第２のスイッチおよび上記第５のスイッチが非導通状態に保持され、
第３ステージとして、上記第４のスイッチが導通状態に保持されて上記データ線を伝播されるデータが上記第４のノードに入力された後、上記第４のスイッチが非導通状態に保持され、
第４ステージとして、上記第３のスイッチが非導通状態に保持される
請求項１記載の画素回路。 - 上記第３ステージでは、上記第１のスイッチが導通状態に保持された後、上記第４のスイッチが導通状態に保持される
請求項５記載の画素回路。 - 上記電気光学素子を駆動する場合、
第１ステージとして、上記第１のスイッチが導通状態に保持され、上記第４のスイッチが非導通状態に保持された状態で、上記第２のスイッチおよび上記第５のスイッチが導通状態に保持され、
第２ステージとして、上記第１のスイッチが非導通状態に保持される一方、上記第３のスイッチが導通状態に保持されて、上記第１のノードが固定電位に接続され、
第３ステージとして、上記第２のスイッチおよび上記第５のスイッチが非導通状態に保持され、
第４ステージとして、上記第４のスイッチが導通状態に保持されて上記データ線を伝播されるデータが上記第４のノードに入力された後、上記第４のスイッチが非導通状態に保持され、
第５ステージとして、上記第１のスイッチが導通状態に保持される一方、上記第３のスイッチが非導通状態に保持される
請求項１記載の画素回路。 - マトリクス状に複数配列された画素回路と、
上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線と、
第１および第２の基準電位と、を有し、
上記画素回路は、
流れる電流によって輝度が変化する電気光学素子と、
上記第１、第２、第３、および第４のノードと、
上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、
上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、
第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
上記第３のノードに接続された第１のスイッチと、
上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、
上記第１のノードと固定電位との間に接続された第３のスイッチと、
上記データ線と上記第４のノードとの間に接続された第４のスイッチと、
上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、
上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている
表示装置。 - 上記電気光学素子の非発光期間に、相補的に、上記第１のスイッチを非導通状態に保持させる一方、上記第３のスイッチを導通状態に保持させる駆動回路を含む
請求項８記載の表示装置。 - 流れる電流によって輝度が変化する電気光学素子と、
輝度情報に応じたデータ信号が供給されるデータ線と、
第１、第２、第３、および第４のノードと、
第１および第２の基準電位と、
上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、
上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、
第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
上記第３のノードに接続された第１のスイッチと、
上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、
上記第１のノードと固定電位との間に接続された第３のスイッチと、
上記データ線と上記第４のノードとの間に接続された第４のスイッチと、
上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、
上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている画素回路の駆動方法であって、
上記第１のスイッチを導通状態に保持し、上記第４のスイッチを非導通状態に保持した状態で、上記第３のスイッチを導通状態に保持させて、上記第１のノードを固定電位に接続し、
上記第２のスイッチおよび上記第５のスイッチを導通状態に保持し、上記第１のスイッチを非導通状態に保持した後、上記第２のスイッチおよび上記第５のスイッチを非導通状態に保持し、
上記第４のスイッチを導通状態に保持して上記データ線を伝播されるデータが上記第４のノードに入力させた後、上記第４のスイッチを非導通状態に保持し、
上記第３のスイッチを非導通状態に保持して、上記第１のノードを上記固定電位から電気的に切り離す
画素回路の駆動方法。 - 流れる電流によって輝度が変化する電気光学素子と、
輝度情報に応じたデータ信号が供給されるデータ線と、
第１、第２、第３、および第４のノードと、
第１および第２の基準電位と、
上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、
上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、
第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
上記第３のノードに接続された第１のスイッチと、
上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、
上記第１のノードと固定電位との間に接続された第３のスイッチと、
上記データ線と上記第４のノードとの間に接続された第４のスイッチと、
上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、
上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている画素回路の駆動方法であって、
上記第１のスイッチおよび上記第４のスイッチを非導通状態に保持した状態で、上記第３のスイッチを導通状態に保持して、上記第１のノードを固定電位に接続し、
上記第２のスイッチおよび上記第５のスイッチを導通状態に保持し、上記第１のスイッチを所定期間だけ導通状態に保持した後、上記第２のスイッチおよび上記第５のスイッチを非導通状態に保持し、
上記第４のスイッチを導通状態に保持して上記データ線を伝播されるデータを上記第４のノードに入力させた後、上記第４のスイッチを非導通状態に保持し、
上記第３のスイッチを非導通状態に保持して、上記第１のノードを上記固定電位から電気的に切り離す
画素回路の駆動方法。 - 流れる電流によって輝度が変化する電気光学素子と、
輝度情報に応じたデータ信号が供給されるデータ線と、
第１、第２、第３、および第４のノードと、
第１および第２の基準電位と、
上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、
上記第２のノードと上記第４のノードとの間に接続された結合容量素子と、
第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
上記第３のノードに接続された第１のスイッチと、
上記第２のノードと上記第３のノードとの間に接続された第２のスイッチと、
上記第１のノードと固定電位との間に接続された第３のスイッチと、
上記データ線と上記第４のノードとの間に接続された第４のスイッチと、
上記第４のノードと所定電位との間に接続された第５のスイッチと、を有し、
上記第１の基準電位と第２の基準電位との間に、上記第１のスイッチ、上記第３のノード、上記駆動トランジスタの電流供給ライン、上記第１のノード、および上記電気光学素子が直列に接続されている画素回路の駆動方法であって、
上記第１のスイッチを導通状態に保持し、上記第４のスイッチを非導通状態に保持した状態で、上記第２のスイッチおよび上記第５のスイッチを導通状態に保持し、
上記第１のスイッチを非導通状態に保持する一方、上記第３のスイッチを導通状態に保持して、上記第１のノードを固定電位に接続させ、
上記第２のスイッチおよび上記第５のスイッチを非導通状態に保持し、
上記第４のスイッチを導通状態に保持して上記データ線を伝播されるデータを上記第４のノードに入力させた後、上記第４のスイッチを非導通状態に保持し、
上記第１のスイッチを導通状態に保持する一方、上記第３のスイッチを非導通状態に保持して、上記第１のノードを上記固定電位から電気的に切り離す
画素回路の駆動方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003159646A JP4062179B2 (ja) | 2003-06-04 | 2003-06-04 | 画素回路、表示装置、および画素回路の駆動方法 |
| US10/558,372 US7714813B2 (en) | 2003-06-04 | 2004-06-03 | Pixel circuit, display device, and method for driving pixel circuit |
| CNB2004800155685A CN100452152C (zh) | 2003-06-04 | 2004-06-03 | 像素电路、显示设备以及驱动像素电路的方法 |
| KR1020057023045A KR101033674B1 (ko) | 2003-06-04 | 2004-06-03 | 화소회로, 표시장치 및 화소 회로의 구동방법 |
| EP04735969.0A EP1632930B1 (en) | 2003-06-04 | 2004-06-03 | Pixel Circuit, Display Device and Method for Driving Pixel Circuit |
| PCT/JP2004/008055 WO2004109639A1 (ja) | 2003-06-04 | 2004-06-03 | 画素回路、表示装置、および画素回路の駆動方法 |
| TW093116242A TWI243352B (en) | 2003-06-04 | 2004-06-04 | Pixel circuit, display device, and pixel circuit driving method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003159646A JP4062179B2 (ja) | 2003-06-04 | 2003-06-04 | 画素回路、表示装置、および画素回路の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004361640A JP2004361640A (ja) | 2004-12-24 |
| JP4062179B2 true JP4062179B2 (ja) | 2008-03-19 |
Family
ID=33508527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003159646A Expired - Fee Related JP4062179B2 (ja) | 2003-06-04 | 2003-06-04 | 画素回路、表示装置、および画素回路の駆動方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7714813B2 (ja) |
| EP (1) | EP1632930B1 (ja) |
| JP (1) | JP4062179B2 (ja) |
| KR (1) | KR101033674B1 (ja) |
| CN (1) | CN100452152C (ja) |
| TW (1) | TWI243352B (ja) |
| WO (1) | WO2004109639A1 (ja) |
Families Citing this family (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4360121B2 (ja) | 2003-05-23 | 2009-11-11 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
| KR100599726B1 (ko) * | 2003-11-27 | 2006-07-12 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 표시 패널과 구동 방법 |
| JP4830256B2 (ja) * | 2003-12-25 | 2011-12-07 | ソニー株式会社 | ディスプレイ装置、ディスプレイ装置の駆動回路及びディスプレイ装置の駆動方法 |
| JP4810790B2 (ja) * | 2003-12-25 | 2011-11-09 | ソニー株式会社 | ディスプレイ装置及びディスプレイ装置の駆動方法 |
| JP4547605B2 (ja) * | 2004-01-19 | 2010-09-22 | ソニー株式会社 | 表示装置及びその駆動方法 |
| JP2005215102A (ja) * | 2004-01-28 | 2005-08-11 | Sony Corp | 画素回路、表示装置およびその駆動方法 |
| JP4665424B2 (ja) * | 2004-04-08 | 2011-04-06 | ソニー株式会社 | 表示装置及びその駆動方法 |
| JP4665423B2 (ja) * | 2004-04-08 | 2011-04-06 | ソニー株式会社 | 表示装置及びその駆動方法 |
| US8760374B2 (en) * | 2004-05-21 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a light emitting element |
| US7173590B2 (en) | 2004-06-02 | 2007-02-06 | Sony Corporation | Pixel circuit, active matrix apparatus and display apparatus |
| KR101080351B1 (ko) * | 2004-06-22 | 2011-11-04 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
| JP4645881B2 (ja) * | 2004-07-08 | 2011-03-09 | ソニー株式会社 | 画素回路及、アクティブマトリクス装置及び表示装置 |
| JP4639674B2 (ja) * | 2004-07-20 | 2011-02-23 | ソニー株式会社 | 表示装置および表示装置の駆動方法 |
| JP4687026B2 (ja) * | 2004-07-22 | 2011-05-25 | ソニー株式会社 | 表示装置および表示装置の駆動方法 |
| JP4687044B2 (ja) * | 2004-09-13 | 2011-05-25 | ソニー株式会社 | 表示装置および表示装置の駆動方法 |
| JP4635542B2 (ja) * | 2004-09-28 | 2011-02-23 | ソニー株式会社 | 画素回路及び表示装置 |
| JP4639730B2 (ja) * | 2004-09-30 | 2011-02-23 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
| JP4655589B2 (ja) * | 2004-11-08 | 2011-03-23 | ソニー株式会社 | 表示装置とその駆動方法及び画素回路の駆動方法 |
| US7663615B2 (en) * | 2004-12-13 | 2010-02-16 | Casio Computer Co., Ltd. | Light emission drive circuit and its drive control method and display unit and its display drive method |
| JP4923410B2 (ja) | 2005-02-02 | 2012-04-25 | ソニー株式会社 | 画素回路及び表示装置 |
| JP2006227239A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 表示装置、表示方法 |
| JP2006227238A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 表示装置、表示方法 |
| JP2006251632A (ja) * | 2005-03-14 | 2006-09-21 | Sony Corp | 画素回路及び表示装置 |
| JP4706288B2 (ja) * | 2005-03-14 | 2011-06-22 | ソニー株式会社 | 画素回路及び表示装置 |
| KR101160830B1 (ko) * | 2005-04-21 | 2012-06-29 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
| JP2006317696A (ja) * | 2005-05-12 | 2006-11-24 | Sony Corp | 画素回路および表示装置、並びに画素回路の制御方法 |
| JP2007108378A (ja) | 2005-10-13 | 2007-04-26 | Sony Corp | 表示装置の駆動方法および表示装置 |
| JP2007108381A (ja) | 2005-10-13 | 2007-04-26 | Sony Corp | 表示装置および表示装置の駆動方法 |
| JP2007140318A (ja) * | 2005-11-22 | 2007-06-07 | Sony Corp | 画素回路 |
| EP1793366A3 (en) | 2005-12-02 | 2009-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| KR101359364B1 (ko) | 2005-12-02 | 2014-02-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 디스플레이 장치, 및 전자 장치 |
| JP5124955B2 (ja) * | 2006-02-21 | 2013-01-23 | セイコーエプソン株式会社 | 電気光学装置、その駆動方法、および電子機器 |
| TWI603307B (zh) | 2006-04-05 | 2017-10-21 | 半導體能源研究所股份有限公司 | 半導體裝置，顯示裝置，和電子裝置 |
| JP4240068B2 (ja) * | 2006-06-30 | 2009-03-18 | ソニー株式会社 | 表示装置及びその駆動方法 |
| JP4984715B2 (ja) * | 2006-07-27 | 2012-07-25 | ソニー株式会社 | 表示装置の駆動方法、及び、表示素子の駆動方法 |
| US8654045B2 (en) * | 2006-07-31 | 2014-02-18 | Sony Corporation | Display and method for manufacturing display |
| JP5055879B2 (ja) | 2006-08-02 | 2012-10-24 | ソニー株式会社 | 表示装置および表示装置の駆動方法 |
| JP2008058940A (ja) | 2006-08-02 | 2008-03-13 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
| TWI442368B (zh) | 2006-10-26 | 2014-06-21 | Semiconductor Energy Lab | 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法 |
| JP2008134625A (ja) * | 2006-10-26 | 2008-06-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及び電子機器 |
| JP2008203478A (ja) * | 2007-02-20 | 2008-09-04 | Sony Corp | 表示装置とその駆動方法 |
| JP4479755B2 (ja) * | 2007-07-03 | 2010-06-09 | ソニー株式会社 | 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置 |
| JP2009116206A (ja) * | 2007-11-09 | 2009-05-28 | Sony Corp | Ｅｌ表示パネル及び電子機器 |
| KR100901778B1 (ko) * | 2008-02-25 | 2009-06-11 | 한국전자통신연구원 | 능동형 유기발광다이오드 픽셀회로 및 그의 구동방법 |
| JP2009237558A (ja) * | 2008-03-05 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
| JP4775408B2 (ja) * | 2008-06-03 | 2011-09-21 | ソニー株式会社 | 表示装置、表示装置における配線のレイアウト方法および電子機器 |
| JP4930501B2 (ja) * | 2008-12-22 | 2012-05-16 | ソニー株式会社 | 表示装置および電子機器 |
| KR101055928B1 (ko) * | 2009-01-13 | 2011-08-09 | 한양대학교 산학협력단 | 유기 발광 표시장치 및 그 구동방법 |
| US9047815B2 (en) | 2009-02-27 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device |
| JP5736114B2 (ja) | 2009-02-27 | 2015-06-17 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法、電子機器の駆動方法 |
| JP5360684B2 (ja) | 2009-04-01 | 2013-12-04 | セイコーエプソン株式会社 | 発光装置、電子機器および画素回路の駆動方法 |
| JP4930547B2 (ja) * | 2009-05-25 | 2012-05-16 | ソニー株式会社 | 画素回路及び画素回路の駆動方法 |
| JP5305242B2 (ja) * | 2009-06-09 | 2013-10-02 | カシオ計算機株式会社 | 画素駆動回路、発光装置及びその駆動制御方法、並びに電子機器 |
| JP5284198B2 (ja) * | 2009-06-30 | 2013-09-11 | キヤノン株式会社 | 表示装置およびその駆動方法 |
| TWI409760B (zh) * | 2009-12-17 | 2013-09-21 | Au Optronics Corp | 具畫素資料自我保持機能之有機發光顯示裝置 |
| TW201239849A (en) * | 2011-03-24 | 2012-10-01 | Hannstar Display Corp | Pixel circuit of light emitting diode display and driving method thereof |
| JP5982147B2 (ja) | 2011-04-01 | 2016-08-31 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US8922464B2 (en) | 2011-05-11 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and driving method thereof |
| KR20240063195A (ko) | 2011-07-22 | 2024-05-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
| US8710505B2 (en) | 2011-08-05 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6050054B2 (ja) | 2011-09-09 | 2016-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6064313B2 (ja) * | 2011-10-18 | 2017-01-25 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
| TWI460704B (zh) * | 2012-03-21 | 2014-11-11 | Innocom Tech Shenzhen Co Ltd | 顯示器及其驅動方法 |
| US10043794B2 (en) | 2012-03-22 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| TWI587261B (zh) | 2012-06-01 | 2017-06-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的驅動方法 |
| JP6228753B2 (ja) * | 2012-06-01 | 2017-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、表示モジュール、及び電子機器 |
| CN102930820B (zh) * | 2012-10-23 | 2015-04-29 | 京东方科技集团股份有限公司 | 像素驱动电路、显示装置及像素驱动方法 |
| TWI485683B (zh) * | 2013-03-28 | 2015-05-21 | Innolux Corp | 畫素電路及其驅動方法與顯示面板 |
| US9230483B2 (en) * | 2013-03-28 | 2016-01-05 | Innolux Corporation | Pixel circuit and driving method and display device thereof |
| CN103198794B (zh) * | 2013-03-29 | 2015-12-02 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、有机发光显示面板及显示装置 |
| CN104240634B (zh) * | 2013-06-17 | 2017-05-31 | 群创光电股份有限公司 | 像素结构及显示装置 |
| KR102658554B1 (ko) | 2013-12-27 | 2024-04-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
| CN104167171B (zh) * | 2014-07-17 | 2016-08-03 | 京东方科技集团股份有限公司 | 一种像素电路和显示装置 |
| CN104299547B (zh) * | 2014-09-26 | 2017-06-23 | 京东方科技集团股份有限公司 | 一种测试电路、显示装置以及驱动电路的测试方法 |
| CN104392690B (zh) * | 2014-10-28 | 2017-04-19 | 中国电子科技集团公司第五十五研究所 | 应用于具有公共阳极的amoled像素单元电路 |
| CN107369412B (zh) * | 2017-09-05 | 2023-05-23 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
| JP7289793B2 (ja) * | 2017-12-07 | 2023-06-12 | 株式会社半導体エネルギー研究所 | 表示装置およびその補正方法 |
| CN111417999B (zh) * | 2017-12-22 | 2023-09-12 | 株式会社半导体能源研究所 | 显示面板、显示装置、输入输出装置以及数据处理装置 |
| TWI671729B (zh) * | 2018-09-04 | 2019-09-11 | 友達光電股份有限公司 | 畫素電路及其運作方法 |
| KR102584639B1 (ko) * | 2018-11-21 | 2023-10-06 | 삼성디스플레이 주식회사 | 표시 장치의 픽셀 회로 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229506B1 (en) | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
| EP0978114A4 (en) * | 1997-04-23 | 2003-03-19 | Sarnoff Corp | PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD |
| WO2002075709A1 (fr) * | 2001-03-21 | 2002-09-26 | Canon Kabushiki Kaisha | Circuit permettant d'actionner un element electroluminescent a matrice active |
| JP2002351401A (ja) * | 2001-03-21 | 2002-12-06 | Mitsubishi Electric Corp | 自発光型表示装置 |
| JP2003043993A (ja) | 2001-07-27 | 2003-02-14 | Canon Inc | アクティブマトリックス型ディスプレイ |
| JP4230744B2 (ja) * | 2001-09-29 | 2009-02-25 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置 |
| JP2003122306A (ja) * | 2001-10-10 | 2003-04-25 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 |
| JP3732477B2 (ja) * | 2001-10-26 | 2006-01-05 | 株式会社半導体エネルギー研究所 | 画素回路、発光装置および電子機器 |
| JP2003208127A (ja) * | 2001-11-09 | 2003-07-25 | Sanyo Electric Co Ltd | 表示装置 |
| KR20030038522A (ko) * | 2001-11-09 | 2003-05-16 | 산요 덴키 가부시키가이샤 | 광학 소자의 휘도 데이터를 초기화하는 기능을 갖는 표시장치 |
| JP2003150106A (ja) | 2001-11-09 | 2003-05-23 | Sanyo Electric Co Ltd | 表示装置 |
| JP4071652B2 (ja) * | 2002-03-04 | 2008-04-02 | 株式会社 日立ディスプレイズ | 有機ｅｌ発光表示装置 |
| TW564390B (en) * | 2002-09-16 | 2003-12-01 | Au Optronics Corp | Driving circuit and method for light emitting device |
| JP3832415B2 (ja) * | 2002-10-11 | 2006-10-11 | ソニー株式会社 | アクティブマトリクス型表示装置 |
| US7612749B2 (en) * | 2003-03-04 | 2009-11-03 | Chi Mei Optoelectronics Corporation | Driving circuits for displays |
| JP4484451B2 (ja) * | 2003-05-16 | 2010-06-16 | 奇美電子股▲ふん▼有限公司 | 画像表示装置 |
| JP3772889B2 (ja) * | 2003-05-19 | 2006-05-10 | セイコーエプソン株式会社 | 電気光学装置およびその駆動装置 |
-
2003
- 2003-06-04 JP JP2003159646A patent/JP4062179B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-03 EP EP04735969.0A patent/EP1632930B1/en not_active Expired - Lifetime
- 2004-06-03 CN CNB2004800155685A patent/CN100452152C/zh not_active Expired - Fee Related
- 2004-06-03 US US10/558,372 patent/US7714813B2/en not_active Expired - Fee Related
- 2004-06-03 KR KR1020057023045A patent/KR101033674B1/ko not_active Expired - Fee Related
- 2004-06-03 WO PCT/JP2004/008055 patent/WO2004109639A1/ja active Application Filing
- 2004-06-04 TW TW093116242A patent/TWI243352B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US7714813B2 (en) | 2010-05-11 |
| WO2004109639A1 (ja) | 2004-12-16 |
| JP2004361640A (ja) | 2004-12-24 |
| EP1632930A4 (en) | 2009-07-22 |
| KR101033674B1 (ko) | 2011-05-12 |
| US20070120795A1 (en) | 2007-05-31 |
| KR20060026030A (ko) | 2006-03-22 |
| EP1632930A1 (en) | 2006-03-08 |
| EP1632930B1 (en) | 2013-07-31 |
| CN1799081A (zh) | 2006-07-05 |
| TW200428323A (en) | 2004-12-16 |
| TWI243352B (en) | 2005-11-11 |
| CN100452152C (zh) | 2009-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4062179B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| US12112698B2 (en) | Pixel circuit, display device, and method of driving pixel circuit | |
| US12051367B2 (en) | Pixel circuit and display device | |
| JP4103850B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
| JP3901105B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| JP4131227B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| JP4103851B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
| KR20050005768A (ko) | 표시장치 및 그 구동방법 | |
| JP4826870B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
| JP4645881B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
| JP2008175945A (ja) | 画素回路および表示装置 | |
| JP4547900B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
| JP4547873B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| JP4639730B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| JP2008250348A (ja) | 画素回路及びその駆動方法 | |
| JP2008146090A (ja) | 画素回路及びその駆動方法 | |
| JP2008146091A (ja) | 画素回路及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071217 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4062179 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |