[go: up one dir, main page]

JP4401971B2 - 発光表示装置 - Google Patents

発光表示装置 Download PDF

Info

Publication number
JP4401971B2
JP4401971B2 JP2005009484A JP2005009484A JP4401971B2 JP 4401971 B2 JP4401971 B2 JP 4401971B2 JP 2005009484 A JP2005009484 A JP 2005009484A JP 2005009484 A JP2005009484 A JP 2005009484A JP 4401971 B2 JP4401971 B2 JP 4401971B2
Authority
JP
Japan
Prior art keywords
transistor
capacitor
selection signal
voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005009484A
Other languages
English (en)
Other versions
JP2005316385A (ja
Inventor
基 明 厳
源 奎 郭
春 烈 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040030228A external-priority patent/KR100560482B1/ko
Priority claimed from KR1020040065784A external-priority patent/KR100570782B1/ko
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2005316385A publication Critical patent/JP2005316385A/ja
Application granted granted Critical
Publication of JP4401971B2 publication Critical patent/JP4401971B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0219Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Description

本発明は発光表示装置に係り、特に有機物質の発光を利用した有機発光表示装置に関する。
一般に有機発光表示装置は有機物質の発光を利用した有機発光素子を利用した表示装置であって、行列形態に配列されたN×M個の有機発光セルを電圧駆動、或いは電流駆動して映像を表示する。
このような有機発光セルは、ダイオード特性を有していて有機発光ダイオード(または、OLED、或いは有機発光素子)とも呼ばれ、アノード(ITO膜)、有機薄膜、カソード電極層(金属膜)の構造を有している。有機薄膜は電子と正孔の均衡を良くして発光効率を向上させるために発光層(EML)、電子輸送層(ETL)及び正孔輸送層(HTL)を含む多層構造からなり、また、別途の電子注入層(EIL)と正孔注入層(HIL)を含んでいる。このような有機発光セルがN×M個のマトリックス形態に配列されて有機EL表示パネルを形成する。
このように構成される有機発光セルを駆動する方式には単純(または受動)マトリックス方式と、薄膜トランジスタ(TFT)またはMOSFETを利用した能動駆動方式がある。単純マトリックス方式は正極配線が負極配線に直交するように形成し、両配線(ライン)を選択して駆動する。また、能動駆動方式は薄膜トランジスタを各ITO画素電極に接続し、薄膜トランジスタのゲートに接続されたキャパシタ容量に書き込まれた信号電圧に応じて駆動する方式である。
以下では従来の能動駆動有機発光表示装置の画素について説明する。図1は従来の画素の等価回路図であって、N×M個の画素のうちの一つの画素を等価的に示した図面である。
図1に示したように、画素回路は有機発光素子OLED、2つのトランジスタSM、DM及びキャパシタCstを備えている。2つのトランジスタSM、DMはPMOS型トランジスタを用いているが、NMOS型トランジスタを用いても、回路と動作信号を適当に変更すれば、同様な動作をさせることができる。
スイッチングトランジスタSMがゲートに印加される選択信号Snに応答して導通すれば、データ線Dmからのデータ電圧VdataがトランジスタDMのゲートに印加される。その結果、トランジスタSMが遮断されてからも、キャパシタCstに充電されたゲート・ソース間電圧Vgsに対応して、トランジスタDMに電流IOLEDが流れ、この電流IOLEDに対応して有機発光素子OLEDが発光する。このとき、有機発光素子OLEDに流れる電流IOLEDは、以下の(1)式で示すことができる。
IOLED=(β/2)*(Vgs−Vth)2
=(β/2)*(VDD−Vdata−|Vth|)2 ・・・(1)
但し、βは定数値である。
図1に示した画素では、データ電圧に対応する電流が有機発光素子OLEDに供給され、供給された電流に対応する輝度で有機発光素子OLEDが発光する。このとき、印加されるデータ電圧は所定の明暗階調を表示するために一定の範囲で多段階の値を有する。
しかし、上記の(1)式から理解されるように、このような画素回路では駆動トランジスタDMのスレッショルド電圧Vthによって電流IOLED値が変化する。したがって、各画素ごとにトランジスタDMのスレッショルド電圧Vthが変わる場合があるために、正確な映像表示が難しいという問題が起こり得る。
本発明は、このような従来の課題を解決するためになされたものであり、その第1の目的は、駆動トランジスタのスレッショルド電圧を補償できる画素回路を備えた発光表示装置を提供することである。
また、第2の目的は、画素回路内に存在する寄生キャパシタンスによって発生するキックバックの影響を低減可能な発光表示装置を提供することである。
上記目的を達成するため、本願請求項1に記載の発明は、データ電圧(Dm)を伝達する複数のデータ線と、第1,第2選択信号を含む選択信号を伝達する複数の走査線と、前記走査線とデータ線に電気的に接続された複数の画素回路とを備えた発光表示装置において、前記画素回路は、各々第1選択信号(Sn-1)に応答して導通し、互いに直列接続されてゲートトランジスタ(M4)を形成する第1のトランジスタ(M4-1)、及び第2トランジスタ(M4-2)と、前記第1トランジスタ、及び第2トランジスタの直列接続に対して、並列的に接続される第1キャパシタ(Cst)と、第2選択信号(Sn)に応答して前記データ電圧を前記第1キャパシタの第1電極に印加する第3トランジスタ(M5)と、前記第1キャパシタの電圧に依存するゲート・ソース電圧に対応する電流を出力する第4トランジスタ(M1)と、前記第4トランジスタを介して流れる電流に対応して発光する発光素子(OLED)と、を備え、前記第1トランジスタ(M4-1)の第1電極は前記第1キャパシタ(Cst)の第1電極に接続され、第1トランジスタの第2電極は、前記第2トランジスタ(M4-2)の第1電極に接続され、前記第2トランジスタの第2電極は前記第1キャパシタ(Cst)の第2電極に接続され、前記第2トランジスタ(M4-2)のチャンネル長さは前記第1トランジスタ(M4-1)のチャンネル長さより長いことを特徴とする。
請求項に記載の発明は、前記画素回路は、前記第1キャパシタの第1電極(点B)と前記第4トランジスタ(M1)のゲート(点A)との間に接続される第2キャパシタ(Cvth)と、前記第1選択信号(Sn-1)に応答して前記第4トランジスタをダイオード形態に接続する第1スイッチ(M3)と、を更に備え、前記第4トランジスタのゲートが第2キャパシタの第2電極に接続され、前記第4トランジスタのソースが前記第1キャパシタの第2電極に接続されて前記電流が出力されることを特徴とする。
請求項に記載の発明は、前記第1スイッチは、前記第1選択信号に応答して導通され、直列に接続された第5トランジスタ(M3-1)、及び第6トランジスタ(M3-2)を含むことを特徴とする。
請求項に記載の発明は、前記第5及び第6トランジスタによって組合せゲートトランジスタが形成されることを特徴とする。
請求項に記載の発明は、制御信号(En)に応答して前記第4トランジスタ(M1)から出力される電流を前記発光素子に伝達する第2スイッチ(M2)を更に備え、前記制御信号は、前記第1選択信号(Sn-1)及び前記第2選択信号(Sn)の後に印加されることを特徴とする。
請求項に記載の発明は、前記第1選択信号(Sn-1)は、前記第2選択信号(Sn)直前に印加される直前選択信号であることを特徴とする。
請求項に記載の発明は、前記発光素子は、有機物質の発光を利用する素子であることを特徴とする。
請求項に記載の発明は、データ電圧を伝達する複数のデータ線(Dm)、第1選択信号(Sn-1)、及び第2選択信号(Sn)を含む選択信号を各々伝達する複数の走査線、及び前記走査線とデータ線に電気的に接続された複数の画素回路を含む発光表示装置において、前記画素回路は、前記データ線に接続される第1主電極と、前記第2選択信号に応答して導通して前記データ電圧を伝達する第2主電極を備えた第3トランジスタ(M5)と、前記第3トランジスタ(M5)によって伝達されたデータ電圧に対応する電圧を保存する第1キャパシタ(Cst)と、互いに直列に接続されて形成され、前記第1選択信号に応答して導通して前記第1キャパシタと並列接続される第1トランジスタ(M4-1)、及び第2トランジスタ(M4-2)と、前記第1キャパシタに保存された電圧に対応する電流を出力する第4トランジスタ(M1)と、互いに直列に接続されて形成され、前記第1選択信号に応答して導通して前記第4トランジスタをダイオード形態に接続する第5トランジスタ(M3-1)、及び第6トランジスタ(M3-2)と、前記第1キャパシタの第1電極と前記第4トランジスタの制御電極の間に接続されて前記第4トランジスタのスレッショルド電圧に対応する電圧が保存される第2キャパシタ(Cvth)と、前記第4トランジスタを介して流れる電流に対応する光を放出する発光素子と、を備え、前記第1及び第2トランジスタのうち、前記第3トランジスタ(M5)の第2主電極に電気的に接続される1つのトランジスタは、他の1つのトランジスタよりもチャンネル長さが短いことを特徴とする。
請求項に記載の発明は、前記第5及び第6トランジスタのうち、前記第4トランジスタの制御電極に電気的に接続される1つのトランジスタは、他の1つのトランジスタよりチャンネル長さが短いことを特徴とする。
請求項10に記載の発明は、データ電圧を伝達する複数のデータ線(Dm)第1選択信号(Sn-1)、及び第2選択信号(Sn)を含む選択信号を各々伝達する複数の走査線、及び前記走査線とデータ線に電気的に接続された複数の画素回路を含む発光表示装置において、前記画素回路は、前記データ線に接続される第1主電極と、前記第2選択信号に応答して導通して前記データ電圧を伝達する第2主電極を備えた第3トランジスタ(M5)と、前記第3トランジスタによって伝達されたデータ電圧に対応する電圧を保存する第1キャパシタ(Cst)と、前記第1キャパシタに保存された電圧に対応する電流を出力する第4トランジスタ(M1)と、互いに直列に接続されて形成され、前記第1選択信号に応答して導通されて前記第4トランジスタをダイオード形態に接続する第5トランジスタ(M3-1)、及び第6トランジスタ(M3-2)と、前記第4トランジスタを介して流れる電流に対応する光を放出する発光素子と、を備え、前記第5及び第6トランジスタのうち、前記第4トランジスタの制御電極に電気的に接続される1つのトランジスタ(M3-1)は、他の1つのトランジスタ(M3-2)よりチャンネル長さが短いことを特徴とする。
本発明によれば、組合せトランジスタを利用することによって、画素回路内に存在する寄生キャパシタ成分によるキックバック電圧を低減することができる。
特に、印加されるデータ電圧に対応する電圧を保存する保存キャパシタ(Cst)と並列的に接続されるトランジスタを互いに異なる大きさの組合せトランジスタで形成することによって、保存キャパシタの第1電極に与えるキックバックの影響を効果的に減らすことができる。また、有機発光素子を駆動する駆動トランジスタ(M1)のゲートとソース・ドレーンとの間の寄生キャパシタンスによるキックバック電圧を減らすために、互いに異なる大きさの組合せトランジスタを形成することによって駆動トランジスタのゲートに与えるキックバックの影響を効果的に減らすことができる。
このようにキックバックの影響を効果的に減らすことにより発光表示装置の表示特性を向上させることができる。
以下、添付した図面を参照して本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様で相異なる形態で実現することができ、ここで説明する実施形態に限定されるものではない。
図2は、本発明の第1の実施形態による有機発光表示装置の構成を概略的に示す説明図である。図2に示すように有機発光表示装置は、有機発光表示パネル100と、走査駆動部200と、データ駆動部300、及び発光制御信号駆動部400を備えている。
有機発光表示パネル100は列方向(左右方向)に伸びている複数のデータ線D1〜Dmと、行方向(上下方向)に伸びている複数の走査線S1〜Snと、複数の発光制御線E1〜Enと、複数の画素回路110とを備えている。データ線D1〜Dmは、画像信号を示すデータ信号を画素回路110に伝達し、走査線S1〜Snは選択信号を画素回路110に伝達する。
走査駆動部200は走査線S1〜Snに各々選択信号を順次に生成して印加する。ここで走査線に関する用語を定義すれば、現在選択信号を伝達しようとする走査線を“現在走査線”と言い、現在選択信号が伝達される直前に選択信号を伝達する走査線を“直前走査線”と言う。データ駆動部300は、データ線D1〜Dmに画像信号に対応するデータ電圧を生成して印加する。発光制御信号駆動部400は有機発光素子の発光を制御するための発光信号を順次に発光走査線E1〜Enに印加する。
走査駆動部200、データ駆動部300及び発光制御信号駆動部400のうちの少なくとも1つは、表示パネル100に電気的に接続することができ、或いは表示パネル100に接着されて電気的に接続されているテープキャリアパッケージ(TCP)にチップなどの態様で装着することができる。または、表示パネル100に接着されて電気的に接続されている可撓性印刷回路(FPC)またはフィルムなどにチップなどの態様で装着することもできる。
これとは異なって、走査駆動部200、データ駆動部300及び発光制御信号駆動部400のうちの少なくとも1つは、表示パネル100のガラス基板上に直接装着することもでき、またはガラス基板上に走査線、データ線及び薄膜トランジスタと同一層で形成されている駆動回路と代替されても直接装着されてもよい。
図3は、本発明の第1の実施形態による画素回路110の等価回路図である。図3に示すように、画素回路110は5個のトランジスタM1〜M5と、2個のキャパシタCst、Cvth、及び有機発光素子OLEDを備えている。ここで、5個のトランジスタM1〜M5は、PMOS型トランジスタで構成することができる。
トランジスタM1は、有機発光素子OLEDを駆動するための駆動トランジスタであって、電圧VDDを供給するための電源線と有機発光素子OLEDとの間に接続され、ゲートに印加される電圧によってトランジスタM2を通じて有機発光素子OLEDに流れる電流を制御する。
トランジスタM3は、直前走査線Sn-1からの低レベル選択信号に応答してトランジスタM1をダイオード接続させる。トランジスタM1のゲートにはキャパシタCvthの第1電極Aが接続され、キャパシタCvthの第2電極Bと電圧VDDを供給する電源線との間にキャパシタCstとトランジスタM4が並列接続される。トランジスタM4は直前走査線Sn-1からの低レベル選択信号に応答してキャパシタCvthの第2電極Bに電圧VDDを供給する。第1の実施形態では、トランジスタM4が電源線VDDに接続される構成であるが、電圧がVDDとは異なる電源に接続することもできる。
トランジスタM5は、現在走査線Snからの低レベル選択信号に応答してデータ線Dmから伝達されるデータ信号をキャパシタCvthの第2電極Bに伝達する。トランジスタM2は、トランジスタM1のドレーンと有機発光素子OLEDのアノードの間に接続され、発光制御線Enからの高レベル選択信号に応答してトランジスタM1のドレーンと有機発光素子OLEDの間を遮断する。有機発光素子OLEDは、トランジスタM1からトランジスタM2を通じて流れる電流に応じた光を放出する。
次に、図4を参照して画素回路110の動作について説明する。図4は画素回路110に印加される信号波形を示す特性図である。
まず、期間D1に直前走査線Sn-1から低レベルの走査電圧が印加されれば、トランジスタM3が導通してトランジスタM1はダイオード接続状態となる。他のトランジスタは、M2とM5が遮断状態、M4が導通状態である。
したがって、トランジスタM1のゲート・ソース間電圧は、下記の動作によりトランジスタM1のスレッショルド電圧Vthになるまで変化する。即ち、もしトランジスタM1のソースに対するゲート電位が、スレッショルド電圧Vthよりも低電位であればトランジスタM1が導通してトランジスタM1のゲート電圧を押し上げる。また、高電位であればトランジスタM1が遮断されてノードAが浮動状態になり、トランジスタM3のゲート(低電位)からソース・ドレインへの寄生容量充放電または漏洩により、トランジスタM1のゲート電圧を引き下げて、スレッショルド電圧Vthにする。
この時、トランジスタM1のソースが電源VDDに接続されているので、トランジスタM1のゲート、つまり、キャパシタCvthのノードAに印加される電圧は電源電圧VDDとスレッショルド電圧Vthの合計となる。また、トランジスタM4が導通してキャパシタCvthのノードBには電源VDDが印加されて、キャパシタCvthに充電される電圧VCvthは、次の(2)式で示すことができる。
VCvth=VCvthA−VCvthB=(VDD+Vth)−VDD=Vth ・・・(2)
ここで、電圧VCvthは、キャパシタCvthに充電される電圧を意味し、VCvthAはキャパシタCvthのノードAに印加される電圧、VCvthBはキャパシタCvthのノードBに印加される電圧を意味する。
キャパシタCvthに電圧が充電される間に、発光制御線Enに高レベルの信号が印加されるので、トランジスタM2は遮断された状態である。したがって、トランジスタM1に流れる電流が有機発光素子OLEDに流れることが防止される。また、現在走査線Snに高レベルの信号が印加されるので、トランジスタM5も遮断された状態である。
次に、期間D2に、直前走査線Sn-1から高レベルの走査電圧が印加されれば、トランジスタM3が遮断してトランジスタM1はダイオード接続状態を解かれ、トランジスタM2,M4が共に遮断状態となる。少しだけ遅れて、現在走査線Snから低レベルの走査電圧が印加されれば、トランジスタM5が導通してデータ線Dmの電圧VdataがノードBに印加される。また、キャパシタCvthにはトランジスタM1のスレッショルド電圧Vthに相当する電圧が充電されているので、トランジスタM1のゲートにはデータ電圧VdataとトランジスタM1のスレッショルド電圧Vthの合計に対応する電圧が印加される。つまり、トランジスタM1のゲート、ソース間電圧Vgsは、次の(3)式で示すことができる。
Vgs=(Vdata+Vth)−VDD ・・・(3)
その後、期間D3に、発光制御線Enの低レベル発光制御信号に応答してトランジスタM2が導通し、トランジスタM1のゲート・ソース電圧Vgsに対応する電流IOLEDが有機発光素子OLEDに供給されて、有機発光素子OLEDは発光する。電流IOLEDは、次の(4)式で示すことができる。
IOLED=(β/2)*(Vgs−Vth)2
=(β/2)*{(Vdata+Vth−VDD)−Vth}2
=(β/2)*(VDD−Vdata)2 ・・・(4)
ここで、電流IOLEDは有機発光素子OLEDに流れる電流、VgsはトランジスタM1のソースとゲートとの間の電圧、VthはトランジスタM1のスレッショルド電圧、Vdataはデータ電圧、βは定数値を示す。(4)式から理解されるように、電流IOLEDは駆動トランジスタのスレッショルド電圧Vthに関係なくデータ電圧Vdata及び電源VDDによって決定されるので、表示パネルを安定的に駆動することができる。
図4に示された信号波形は画素回路110に印加される波形の一例であって、これに限られるものではなく、変形、変化も可能である。例えば、期間D1、D2に発光制御線Enに印加される高レベル信号が印加される開始点が、直前走査線Sn-1に印加される低レベルの選択信号の開始点より遅く印加される場合もあり、現在走査線Snに印加される低レベルの選択信号の終了点よりより遅くまで印加される場合もある。
しかし、上述したように期間D2には直前走査線Sn-1からの高レベル直前選択信号が印加されることにより、トランジスタM3、M4が遮断され、一方、走査線Snから低レベル現在選択信号が印加されれば、トランジスタM5が導通してキャパシタCstの一端であるノードBにデータ電圧が印加されてキャパシタCstに保存される。このようにキャパシタCstによって、駆動トランジスタM1のソース・ゲート間電圧はスイッチングトランジスタM5が遮断されてデータ電圧がノードBに印加されない時にも継続して維持される。
しかし、ノードBに存在する寄生キャパシタンスのために、ノードBに伝達される電圧とデータ電圧Vdataとの間には、回路構成と電圧で決まる一定量(ΔV)だけの電圧差を発生し、ノードBに電圧シフトを生じる。この時、一定量の電圧がシフトされることをキックバック(Kickback)と言い、この時にシフトされる電圧変化量(ΔV)をキックバック電圧(Kickback Voltage)と言う。このようなキックバックによって表示映像に残像が発生するなど、パネルの表示特性が悪くなることもある。特にキックバック電圧の大きさが階調レベル間隔より大きい場合には、入力が同一な階調であるにもかかわらず、色相変化や輝度差として識別できる程度に異なって表示されることがあり、表示品質を劣化させるというトラブルを発生する場合がある。
以下では、上述したキックバックによる影響を解決するための本発明の第2の実施形態〜第4の実施形態について詳細に説明する。
図5は、本発明の第2の実施形態に係る画素回路120を示す等価回路図である。本発明の第2の実施形態に係る画素回路120は、ノードBのキックバック電圧を減らすために組合せトランジスタM4-1、M4-2を利用するという点が第1の実施形態と相違している。
画素回路120は、6個のトランジスタM1、M2、M3、M4-1、M4-2、M5と、2個のキャパシタCst、Cvth、及び有機発光素子OLEDを備えている。画素回路120は、トランジスタM4-1、M4-2を除いて、4個のトランジスタM1、M2、M3、M5、2個のキャパシタCst、Cvth、及び有機発光素子OLEDを含む構成は、図3に示した画素回路110と同一であり、その動作も同一であるので詳細な説明は省略する。
一方、トランジスタM4-2は、ソースが電源VDDに接続され、ドレーンがトランジスタM4-1のソースに接続される。トランジスタM4-1のドレーンは、トランジスタM5のドレーンに接続される。つまり、2つのトランジスタM4-1、M4-2は互いに直列に接続される組合せトランジスタを形成する。また、2つのトランジスタM4-1、M4-2ともゲートが直前走査線Sn-1に接続される。したがって、直前選択信号に応答して2つのトランジスタM4-1、M4-2は同時に導通してキャパシタCstの一端に電源電圧VDDを印加する。
図5のように、組合せトランジスタM4-1、M4-2を利用することによって、直前走査線Sn-1の信号によってトランジスタM4-1、M4-2が遮断され、現在走査線Snの信号によってトランジスタM5が導通して、データ電圧がキャパシタCstとキャパシタCvthとの接続点(ノードB)に印加される時、ノードBでのキックバック電圧を減らすことができる。したがって、ノードBのキックバック電圧が減ってノードBに印加されるデータ電圧の変化量が少なくなり、トランジスタM1のゲートとなるノードAの電圧変動が小さくなる。よって、トランジスタM1のゲートとソースとの間の電圧Vgsはキックバック電圧による変化量が少ないために有機発光素子に伝達される電流IOLEDのキックバックに対する影響を顕著に減らすことができる。
ここで、組合せトランジスタM4-1、M4-2全体の大きさ、つまり、全チャンネル長さ(L)が一定である場合、トランジスタM4-1のチャンネル長さよりもトランジスタM4-2のチャンネル長さを大きくすればキックバック電圧をより一層効果的に減らすことができる。
以下に示す表1は、組合せトランジスタM4-1、M4-2各々のチャンネル幅(W)が5μm、2つのトランジスタの全チャンネル長さ(L)が20μmである場合、トランジスタM4-1とトランジスタM4-2のチャンネル長さによって組合せトランジスタM4-1、M4-2が導通された時のノードBの電圧と遮断された時のノードBの電圧を測定した結果を示す。
Figure 0004401971
表1から理解されるように、トランジスタM4-2のチャンネル長さが長いほどノードBのキックバック電圧の大きさが減少する。つまり、トランジスタM4-2のチャンネル長さをトランジスタM4-1のチャンネル長さより長くすることによって、印加されたデータ電圧に対応する電流IOLEDをより安定的に有機発光素子OLEDに印加することができるので表示特性を向上させることができる。
表1で、トランジスタM4-1の最少チャンネル長さは5μmであるが、トランジスタ製造工程で5μmより短いチャンネル長さでトランジスタを形成してトランジスタ特性が確保されれば、トランジスタM4-1のチャンネル長さは5μmより短くすることができる。トランジスタM4-1のチャンネル長さが短いほど、寄生キャパシタンス成分が減ってキックバックに対する影響はさらに効果的に減少する。
本発明の第2の実施形態では、2つのトランジスタが直列に接続された組合せトランジスタM4-1、M4-2を使用したが、これに限られるわけではなく、1つのトランジスタに2つのゲート電極が形成される組合せゲートトランジスタを使用することもできる。
次に、本発明の第3の実施形態について詳細に説明する。
図6は本発明の第3の実施形態に係る画素回路130を示す等価回路図である。本発明の第3の実施形態に係る画素回路130は、トランジスタM1のゲートとソースとの間の寄生電圧によるキックバック電圧を減らすために組合せトランジスタM3-1、M3-2を利用するという点が第1の実施形態と異なる。
画素回路130は6個のトランジスタM1、M2、M3-1、M3-2、M4、M5、2個のキャパシタCst、Cvth及び有機発光素子OLEDを含む。画素回路130はトランジスタM3-1、M3-2を除いて、4個のトランジスタM1、M2、M4、M5、2個のキャパシタCst、Cvth及び有機発光素子OLEDを含む構成は、図3の画素回路110、及びその動作も同一であるので詳細な説明は省略する。
一方、トランジスタM3-2は、ソースがトランジスタM1のドレーンに接続され、ドレーンがトランジスタM3-1のソースに接続される。トランジスタM3-1のドレーンはトランジスタM1のゲートに接続される。つまり、2つのトランジスタM3-1、M3-2は互いに直列に接続される組合せトランジスタを形成する。また、2つのトランジスタM3-1、M3-2ともゲートが直前走査線Sn-1に接続される。したがって、直前選択信号に応答して2つのトランジスタM3-1、M3-2は同時に導通してトランジスタM1をダイオード接続する。
図6のように、組合せトランジスタM3-1、M3-2を利用することによって、直前走査線Sn-1の信号によってトランジスタM3-1、M3-2が遮断され、現在走査線Snの信号によってトランジスタM5が導通してデータ電圧に対応する電圧がキャパシタCstとキャパシタCvthを通じてトランジスタM1のゲートとなるノードAに印加される時、ノードAでのキックバック電圧を減らすことができる。したがって、トランジスタM1のゲートとなるノードAはキックバック電圧による電圧変動の影響が小さくなり、よって、トランジスタM1のゲートとソースとの間の電圧Vgsはキックバック電圧による変化量が少ないために有機発光素子に伝達される電流IOLEDのキックバックに対する影響を顕著に減らすことができる。
ここで、組合せトランジスタM3-1、M4-2全体の大きさ、つまり、全チャンネル長さ(L)が一定である場合、トランジスタM3-1のチャンネル長さよりトランジスタM3-2のチャンネル長さを更に長くすれば、キックバック電圧をより一層効果的に減らすことができる。
以下に示す表2は、組合せトランジスタM3-1、M3-2各々のチャンネル幅(W)が5μm、2つのトランジスタの全チャンネル長さ(L)が20μmである場合、トランジスタM3-1とトランジスタM3-2のチャンネル長さによって組合せトランジスタM3-1、M3-2が導通された時のノードA、つまり、トランジスタM1ゲートの電圧と遮断された時のトランジスタM1ゲートの電圧を測定した結果を示す。
Figure 0004401971
表2から理解されるように、トランジスタM3-2のチャンネル長さが長いほどノードA、つまり、トランジスタM1ゲートのキックバック電圧の大きさが減少する。つまり、トランジスタM3-2のチャンネル長さをトランジスタM3-1のチャンネル長さより長くすることによって、印加されたデータ電圧に対応する電流IOLEDをより安定的に有機発光素子OLEDに印加することができるので表示特性を向上させることができる。
本発明の第3の実施形態では、2つのトランジスタが直列に接続された組合せトランジスタM3-1、M3-2を使用したが、これに限られるわけではなく、1つのトランジスタに2つのゲート電極が形成される組合せゲートトランジスタを使用することもできる。
表2で、トランジスタM3-1の最少チャンネル長さは5μmであったが、トランジスタ製造工程で5μmより短いチャンネル長さでトランジスタを形成してトランジスタ特性が確保されればば、トランジスタM3-1のチャンネル長さは5μmよりさらに短くすることができる。トランジスタM3-1及びトランジスタM4-1のチャンネル長さが短いほど、寄生キャパシタンス成分が減ってキックバックに対する影響はさらに効果的に減少することができる。
次に、本発明の第4の実施形態について詳細に説明する。
図7は本発明の第4の実施形態に係る画素回路140を示す等価回路図である。本発明の第4の実施形態に係る画素回路140は、ノードBのキックバック電圧を減らすための組合せトランジスタM4-1、M4-2及びトランジスタM1のゲートとソースとの間の寄生電圧によるキックバック電圧を減らすための組合せトランジスタM3-1、M3-2を利用するという点が、前述した第2、第3の実施形態と相違する。
画素回路140は、7個のトランジスタM1、M2、M3-1、M3-2、M4-1、M4-2、M5、2個のキャパシタCst、Cvth及び有機発光素子OLEDを備えている。画素回路140は、3個のトランジスタM1、M2、M5、2個のキャパシタCst、Cvth、及び有機発光素子OLEDを含む構成は、図3に示した第1の実施形態の画素回路110と同一であり、トランジスタM4-1、M4-2は図5で示した第2の実施形態の画素回路120と同一であり、トランジスタM3-1、M3-2は、図6で示した第3の実施形態の画素回路130及びその動作も同一であるので詳細な説明は省略する。
図7に示すように、トランジスタM3-1、M3-2及びトランジスタM4-1、M4-2を使用することによって、ノードBのキックバック電圧を減らすことができると同時に、トランジスタM1のゲートとソースとの間の寄生電圧によるキックバック電圧も減らすことができる。
以上、本発明の実施例を説明したが、本発明の権利範囲は実施例のような構造に限定されるわけではなく、特許請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
従来の画素の等価回路図で、N×M個の画素のうちの1つの画素を等価的に示した説明図である。 本発明の第1の実施形態に係る有機発光表示装置の構成を概略的に示す説明図である。 本発明の第1の実施形態に係る画素回路110の等価回路図である。 画素回路110に印加される信号波形を示す特性図である。 本発明の第2の実施形態に係る画素回路120の等価回路図である。 本発明の第3の実施形態に係る画素回路130の等価回路図である。 本発明の第4の実施形態に係る画素回路140の等価回路図である。
符号の説明
100 有機発光表示パネル
110、120、130 画素回路
200 走査駆動部
300 データ駆動部
400 発光制御信号駆動部
Cst キャパシタ(第1キャパシタ)
Cvth キャパシタ(第2キャパシタ)
D1〜Dm データ線
E1〜Em 発光制御線
IOLED 電流
M1 トランジスタ(第4トランジスタ)
M2 トランジスタ(第2スイッチ)
M3 トランジスタ(第1スイッチ)
M3-1 トランジスタ(第5トランジスタ)
M3-2 トランジスタ(第6トランジスタ)
M4 トランジスタ(第7トランジスタ)
M4-1 トランジスタ(第1トランジスタ)
M4-2 トランジスタ(第2トランジスタ)
M5 トランジスタ(第3トランジスタ)
OLED 有機発光素子
S1〜Sn 走査線
Vdata データ電圧
VDD 電圧

Claims (10)

  1. データ電圧(Dm)を伝達する複数のデータ線と、第1,第2選択信号を含む選択信号を伝達する複数の走査線と、前記走査線とデータ線に電気的に接続された複数の画素回路とを備えた発光表示装置において、
    前記画素回路は、
    各々第1選択信号(Sn-1)に応答して導通し、互いに直列接続されてゲートトランジスタ(M4)を形成する第1トランジスタ(M4-1)、及び第2トランジスタ(M4-2)と、
    前記第1トランジスタ、及び第2トランジスタの直列接続に対して、並列的に接続される第1キャパシタ(Cst)と、
    第2選択信号(Sn)に応答して前記データ電圧を前記第1キャパシタの第1電極に印加する第3トランジスタ(M5)と、
    前記第1キャパシタの電圧に依存するゲート・ソース電圧に対応する電流を出力する第4トランジスタ(M1)と、
    前記第4トランジスタを介して流れる電流に対応して発光する発光素子(OLED)と、を備え
    前記第1トランジスタ(M4-1)の第1電極は前記第1キャパシタ(Cst)の第1電極に接続され、第1トランジスタの第2電極は、前記第2トランジスタ(M4-2)の第1電極に接続され、前記第2トランジスタの第2電極は前記第1キャパシタ(Cst)の第2電極に接続され、
    前記第2トランジスタ(M4-2)のチャンネル長さは前記第1トランジスタ(M4-1)のチャンネル長さより長いことを特徴とする発光表示装置。
  2. 前記画素回路は、
    前記第1キャパシタの第1電極(点B)と前記第4トランジスタ(M1)のゲート(点A)との間に接続される第2キャパシタ(Cvth)と、
    前記第1選択信号(Sn-1)に応答して前記第4トランジスタをダイオード形態に接続する第1スイッチ(M3)と、を更に備え、
    前記第4トランジスタのゲートが第2キャパシタの第2電極に接続され、前記第4トランジスタのソースが前記第1キャパシタ(Cst)の第2電極に接続されて前記電流が出力されることを特徴とする請求項1に記載の発光表示装置。
  3. 前記第1スイッチは、前記第1選択信号に応答して導通され、直列に接続された第5トランジスタ(M3-1)、及び第6トランジスタ(M3-2)を含むことを特徴とする請求項2に記載の発光表示装置。
  4. 前記第5及び第6トランジスタによって組合せゲートトランジスタ(M3)が形成されることを特徴とする請求項3に記載の発光表示装置。
  5. 制御信号(En)に応答して前記第4トランジスタ(M1)から出力される電流を前記発光素子に伝達する第2スイッチ(M2)を更に備え、
    前記制御信号は、前記第1選択信号(Sn-1)及び前記第2選択信号(Sn)の後に印加されることを特徴とする請求項4に記載の発光表示装置。
  6. 前記第1選択信号(Sn-1)は、前記第2選択信号(Sn)直前に印加される直前選択信号であることを特徴とする請求項1に記載の発光表示装置。
  7. 前記発光素子は、有機物質の発光を利用する素子であることを特徴とする請求項1〜請求項6のいずれか1項に記載の発光表示装置。
  8. データ電圧を伝達する複数のデータ線(Dm)、第1選択信号(Sn-1)、及び第2選択信号(Sn)を含む選択信号を各々伝達する複数の走査線、及び前記走査線とデータ線に電気的に接続された複数の画素回路を含む発光表示装置において、
    前記画素回路は、
    前記データ線に接続される第1主電極と、前記第2選択信号に応答して導通して前記データ電圧を伝達する第2主電極を備えた第3トランジスタ(M5)と、
    前記第3トランジスタ(M5)によって伝達されたデータ電圧に対応する電圧を保存する第1キャパシタ(Cst)と、
    互いに直列に接続されて形成され、前記第1選択信号に応答して導通して前記第1キャパシタと並列接続される第1トランジスタ(M4-1)、及び第2トランジスタ(M4-2)と、
    前記第1キャパシタに保存された電圧に対応する電流を出力する第4トランジスタ(M1)と、
    互いに直列に接続されて形成され、前記第1選択信号に応答して導通して前記第4トランジスタをダイオード形態に接続する第5トランジスタ(M3-1)、及び第6トランジスタ(M3-2)と、
    前記第1キャパシタの第1電極と前記第4トランジスタの制御電極の間に接続されて前記第4トランジスタのスレッショルド電圧に対応する電圧が保存される第2キャパシタ(Cvth)と、
    前記第4トランジスタを介して流れる電流に対応する光を放出する発光素子と、
    を備え、
    前記第1及び第2トランジスタのうち、前記第3トランジスタ(M5)の第2主電極に電気的に接続される1つのトランジスタは、他の1つのトランジスタよりもチャンネル長さが短いことを特徴とする発光表示装置。
  9. 前記第5及び第6トランジスタのうち、前記第4トランジスタの制御電極に電気的に接続される1つのトランジスタは、他の1つのトランジスタよりチャンネル長さが短いことを特徴とする請求項8に記載の発光表示装置。
  10. データ電圧を伝達する複数のデータ線(Dm)、第1選択信号(Sn-1)、及び第2選択信号(Sn)を含む選択信号を各々伝達する複数の走査線、及び前記走査線とデータ線に電気的に接続された複数の画素回路を含む発光表示装置において、
    前記画素回路は、
    前記データ線に接続される第1主電極と、前記第2選択信号に応答して導通して前記データ電圧を伝達する第2主電極を備えた第3トランジスタ(M5)と、
    前記第3トランジスタによって伝達されたデータ電圧に対応する電圧を保存する第1キャパシタ(Cst)と、
    前記第1キャパシタに保存された電圧に対応する電流を出力する第4トランジスタ(M1)と、
    互いに直列に接続されて形成され、前記第1選択信号に応答して導通されて前記第4トランジスタをダイオード形態に接続する第5トランジスタ(M3-1)、及び第6トランジスタ(M3-2)と、
    前記第4トランジスタを介して流れる電流に対応する光を放出する発光素子と、
    を備え、
    前記第5及び第6トランジスタのうち、前記第4トランジスタの制御電極に電気的に接続される1つのトランジスタ(M3-1)は、他の1つのトランジスタ(M3-2)よりチャンネル長さが短いことを特徴とする発光表示装置。
JP2005009484A 2004-04-29 2005-01-17 発光表示装置 Expired - Lifetime JP4401971B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040030228A KR100560482B1 (ko) 2004-04-29 2004-04-29 발광표시 장치 및 그 화소회로
KR1020040065784A KR100570782B1 (ko) 2004-08-20 2004-08-20 발광 표시 장치

Publications (2)

Publication Number Publication Date
JP2005316385A JP2005316385A (ja) 2005-11-10
JP4401971B2 true JP4401971B2 (ja) 2010-01-20

Family

ID=34939503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005009484A Expired - Lifetime JP4401971B2 (ja) 2004-04-29 2005-01-17 発光表示装置

Country Status (5)

Country Link
US (1) US7202606B2 (ja)
EP (1) EP1591993B1 (ja)
JP (1) JP4401971B2 (ja)
AT (1) ATE375587T1 (ja)
DE (1) DE602005002777T2 (ja)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578813B1 (ko) * 2004-06-29 2006-05-11 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
KR101102021B1 (ko) * 2004-10-06 2012-01-04 엘지디스플레이 주식회사 일렉트로 루미네센스 표시소자
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR100707639B1 (ko) * 2005-04-28 2007-04-13 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동 방법
WO2006130981A1 (en) * 2005-06-08 2006-12-14 Ignis Innovation Inc. Method and system for driving a light emitting device display
KR100627417B1 (ko) * 2005-08-26 2006-09-22 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 구동 방법
JP4923505B2 (ja) * 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
KR101214205B1 (ko) * 2005-12-02 2012-12-21 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
US7962709B2 (en) * 2005-12-19 2011-06-14 Commvault Systems, Inc. Network redirector systems and methods for performing data replication
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
WO2007079572A1 (en) 2006-01-09 2007-07-19 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
JP4874679B2 (ja) * 2006-03-10 2012-02-15 東芝モバイルディスプレイ株式会社 El表示装置
KR101197768B1 (ko) * 2006-05-18 2012-11-06 엘지디스플레이 주식회사 유기전계발광표시장치의 화소 회로
JP4203770B2 (ja) 2006-05-29 2009-01-07 ソニー株式会社 画像表示装置
TW200826055A (en) * 2006-12-06 2008-06-16 Gigno Technology Co Ltd Display apparatus and manufacturing method thereof
JP4479755B2 (ja) * 2007-07-03 2010-06-09 ソニー株式会社 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
KR100911976B1 (ko) * 2007-11-23 2009-08-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP4779165B2 (ja) * 2007-12-19 2011-09-28 奇美電子股▲ふん▼有限公司 ゲートドライバ
EP2277163B1 (en) 2008-04-18 2018-11-21 Ignis Innovation Inc. System and driving method for light emitting device display
KR100969770B1 (ko) 2008-07-17 2010-07-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치와 그의 구동방법
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
TWI407408B (zh) * 2008-09-04 2013-09-01 Innolux Corp 畫素單元及具有畫素單元之顯示面板及電子系統
KR101509113B1 (ko) * 2008-12-05 2015-04-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
KR100989126B1 (ko) * 2009-02-05 2010-10-20 삼성모바일디스플레이주식회사 전자 영상 기기 및 그 구동 방법
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
CN101859539A (zh) * 2010-04-16 2010-10-13 友达光电股份有限公司 电流驱动元件的驱动电路以及驱动方法
CN101868093B (zh) * 2010-06-08 2012-11-28 友达光电股份有限公司 使用于电流驱动元件的驱动电路以及发光装置
KR101681687B1 (ko) * 2010-08-10 2016-12-02 삼성디스플레이 주식회사 유기 전계발광 표시 장치 및 그의 구동 방법
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
EP3404646B1 (en) 2011-05-28 2019-12-25 Ignis Innovation Inc. Method for fast compensation programming of pixels in a display
TWI451384B (zh) 2011-12-30 2014-09-01 Au Optronics Corp 像素結構、其驅動方法及使用其之自發光顯示器
US9342537B2 (en) 2012-04-23 2016-05-17 Commvault Systems, Inc. Integrated snapshot interface for a data storage system
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9886346B2 (en) 2013-01-11 2018-02-06 Commvault Systems, Inc. Single snapshot for multiple agents
KR20140096862A (ko) * 2013-01-29 2014-08-06 삼성디스플레이 주식회사 화소, 이를 포함하는 유기 전계 발광 표시 장치 및 이의 구동 방법
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CN103258501B (zh) * 2013-05-21 2015-02-25 京东方科技集团股份有限公司 一种像素电路及其驱动方法
JP6225511B2 (ja) * 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器
KR20150032071A (ko) * 2013-09-17 2015-03-25 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 유기 발광 표시 장치
US9639426B2 (en) 2014-01-24 2017-05-02 Commvault Systems, Inc. Single snapshot for multiple applications
CN104217681B (zh) 2014-09-02 2016-08-17 武汉天马微电子有限公司 一种像素电路、显示面板及显示装置
US10042716B2 (en) 2014-09-03 2018-08-07 Commvault Systems, Inc. Consolidated processing of storage-array commands using a forwarder media agent in conjunction with a snapshot-control media agent
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
KR102364793B1 (ko) * 2015-06-11 2022-02-18 삼성디스플레이 주식회사 표시 장치
KR102303216B1 (ko) * 2015-06-16 2021-09-17 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CN107093404A (zh) * 2016-02-17 2017-08-25 上海和辉光电有限公司 像素补偿电路和显示装置
US10503753B2 (en) 2016-03-10 2019-12-10 Commvault Systems, Inc. Snapshot replication operations based on incremental block change tracking
KR102641557B1 (ko) 2016-06-20 2024-02-28 소니그룹주식회사 표시 장치 및 전자 기기
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
US10157572B2 (en) 2016-11-01 2018-12-18 Innolux Corporation Pixel driver circuitry for a display device
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR102605174B1 (ko) * 2016-12-19 2023-11-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
JP6436209B2 (ja) * 2017-10-05 2018-12-12 セイコーエプソン株式会社 表示装置及び電子機器
US10740022B2 (en) 2018-02-14 2020-08-11 Commvault Systems, Inc. Block-level live browsing and private writable backup copies using an ISCSI server
KR102744869B1 (ko) 2020-02-06 2024-12-23 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN116721447A (zh) * 2020-06-18 2023-09-08 上海天马微电子有限公司 超声指纹识别电路及其驱动方法、显示装置
CN112234091B (zh) * 2020-10-23 2025-03-18 厦门天马微电子有限公司 显示面板和显示装置
KR20230033789A (ko) * 2021-09-01 2023-03-09 삼성디스플레이 주식회사 화소회로 및 이를 이용한 표시 장치
KR20230139915A (ko) 2022-03-25 2023-10-06 삼성디스플레이 주식회사 표시 장치
KR20240043882A (ko) 2022-09-27 2024-04-04 삼성디스플레이 주식회사 화소, 표시 장치, 컨트롤러 및 바이어스 전원 라인을 포함하는 표시 장치의 구동 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221903A (ja) 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6859193B1 (en) 1999-07-14 2005-02-22 Sony Corporation Current drive circuit and display device using the same, pixel circuit, and drive method
KR100488835B1 (ko) 2002-04-04 2005-05-11 산요덴키가부시키가이샤 반도체 장치 및 표시 장치
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
US6975293B2 (en) * 2003-01-31 2005-12-13 Faraday Technology Corp. Active matrix LED display driving circuit
US7339560B2 (en) * 2004-02-12 2008-03-04 Au Optronics Corporation OLED pixel
KR100560444B1 (ko) * 2004-03-24 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동방법

Also Published As

Publication number Publication date
DE602005002777T2 (de) 2008-04-10
ATE375587T1 (de) 2007-10-15
US7202606B2 (en) 2007-04-10
US20050243037A1 (en) 2005-11-03
JP2005316385A (ja) 2005-11-10
DE602005002777D1 (de) 2007-11-22
EP1591993A1 (en) 2005-11-02
EP1591993B1 (en) 2007-10-10

Similar Documents

Publication Publication Date Title
JP4401971B2 (ja) 発光表示装置
KR101030002B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
JP4396848B2 (ja) 発光表示装置
KR100578813B1 (ko) 발광 표시 장치 및 그 구동 방법
KR101030004B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR100590068B1 (ko) 발광 표시 장치와, 그 표시 패널 및 화소 회로
KR101197768B1 (ko) 유기전계발광표시장치의 화소 회로
JP4786135B2 (ja) 発光表示装置及びその表示パネルと駆動方法
CN1312651C (zh) 发光显示器、驱动方法及其像素电路和显示器件
JP4070696B2 (ja) 発光表示装置,発光表示装置の駆動方法,および発光表示装置の表示パネル
KR100536235B1 (ko) 화상 표시 장치 및 그 구동 방법
CN102063861B (zh) 像素电路、有机发光二极管显示器及其驱动方法
KR101058107B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
CN100495507C (zh) 发光显示器
KR100529077B1 (ko) 화상 표시 장치, 그 표시 패널 및 그 구동 방법
JP2010181877A (ja) 発光表示装置及び発光表示装置の駆動方法
KR20050109167A (ko) 발광 표시 장치
KR20050113706A (ko) 발광 표시 장치
KR100570782B1 (ko) 발광 표시 장치
KR100590066B1 (ko) 발광 표시 장치 및 그 표시 패널
KR20050109163A (ko) 발광 표시 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080909

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091028

R150 Certificate of patent or registration of utility model

Ref document number: 4401971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250