[go: up one dir, main page]

KR101065130B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101065130B1
KR101065130B1 KR1020097005091A KR20097005091A KR101065130B1 KR 101065130 B1 KR101065130 B1 KR 101065130B1 KR 1020097005091 A KR1020097005091 A KR 1020097005091A KR 20097005091 A KR20097005091 A KR 20097005091A KR 101065130 B1 KR101065130 B1 KR 101065130B1
Authority
KR
South Korea
Prior art keywords
layer
film
aluminum alloy
wiring
element group
Prior art date
Application number
KR1020097005091A
Other languages
English (en)
Other versions
KR20090052351A (ko
Inventor
아야 히노
히로시 고또오
히로유끼 오꾸노
쥰이찌 나까이
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20090052351A publication Critical patent/KR20090052351A/ko
Application granted granted Critical
Publication of KR101065130B1 publication Critical patent/KR101065130B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 글래스 기판 상에, 투명 도전막과 박막 트랜지스터를 전기적으로 접속하는 알루미늄 합금 배선막이 배치된 표시 장치에 있어서, 상기 알루미늄 합금 배선막은, Ni, Ag 등 특정의 원소군(Q)으로부터 선택되는 1종 이상의 원소와, 희토류 원소나 Mg 등 특정의 원소군(R)으로부터 선택되는 1종 이상의 원소를 특정량 포함하는 알루미늄 합금으로 이루어지는 제1 층(X)과, 상기 제1 층(X)보다도 전기 저항률이 낮은 알루미늄 합금으로 이루어지는 제2 층(Y)을 포함하는 적층 구조를 갖고, 제1 층(X)이 투명 전극막과 직접 접하고 있는 표시 장치에 관한 것이다.
Figure R1020097005091
TFT 기판, 글래스 기판, 대향 기판, 액정층, 박막 트랜지스터

Description

표시 장치{DISPLAY DEVICE}
본 발명은, 예를 들어 반도체나 액정 디스플레이와 같은 플랫 패널 디스플레이, 반사막, 광학 부품 등에 사용되는, 투명 도전막과 알루미늄 합금 배선막을 구성 요소로서 포함하는 신규한 표시 장치에 관한 것이다.
예를 들어 액티브 매트릭스형의 액정 표시 장치는, 박막 트랜지스터(TFT)를 스위칭 소자로 하고, 투명 도전막과, 게이트 배선 및 소스ㆍ드레인 배선 등의 배선부를 구비한 TFT 기판(TFT 어레이 기판)과, 상기 TFT 기판에 대해 소정의 간격을 두고 대향 배치되고 공통 전극을 구비한 대향 기판과, 이들 TFT 기판과 대향 기판 사이에 충전된 액정층에 의해 구성되고, 투명 도전막으로서는, 예를 들어 산화인듐(In2O3)에 산화주석(SnO)을 10질량％ 정도 함유시킨 산화인듐주석(ITO)막이나, 산화인듐에 10질량％의 산화아연을 가한 산화인듐아연(IZO) 등이 사용된다.
도 1은 이와 같이 한 액정 표시 장치에 탑재되는 액정 패널 구조의 개략 단면 확대 설명도이고, 이 액정 패널은, TFT 어레이 기판(1)과, 상기 TFT 어레이 기판(1)에 대향하여 배치된 대향 기판(2), 및 이들 TFT 어레이 기판(1)과 대향 기판(2) 사이에 배치되고, 광변조층으로서 기능하는 액정층(3)을 구비하고 있다. TFT 어레이 기판(1)은, 절연성의 글래스 기판(1a) 상에 배치된 박막 트랜지스터(TFT)(4), 투명 도전막(화소 전극)(5), 주사선이나 신호선을 포함하는 배선부(6)로 이루어진다.
대향 기판(2)은, TFT 어레이 기판(1)측의 전체면이 형성된 공통 전극(7)과, 투명 도전막(화소 전극)(5)에 대향하는 위치에 배치된 컬러 필터(8), TFT 어레이 기판(1) 상의 박막 트랜지스터(TFT)(4)나 배선부(6)에 대향하는 위치에 배치된 차광막(9)으로 이루어진다.
또한, TFT 어레이 기판(1) 및 대향 기판(2)을 구성하는 절연성 기판의 외면측에는, 편광판(10, 10)이 배치되는 동시에, 대향 기판(2)에는, 액정층(3)에 포함되는 액정 분자를 소정의 방향으로 배향시키기 위한 배향막(11)이 형성되어 있다.
이와 같은 구조의 액정 패널에서는, 대향 전극(2)과 투명 도전막(화소 전극)(5) 사이에 형성되는 전계에 의해, 액정층(3)에 있어서의 액정 분자의 배향 방향이 제어되고, TFT 어레이 기판(1)과 대향 기판(2) 사이의 액정층(3)을 통과하는 광이 변조되고, 이에 의해 대향 기판(2)을 투과하는 광의 투과광량이 제어되어 화상이 표시된다.
또한 TFT 어레이는, TFT 어레이 외부로 인출된 TAB 테이프(12)에 의해, 드라이버 회로(13) 및 제어 회로(14)에 의해 구동된다.
도면 중, 부호 15는 스페이서, 16은 밀봉재, 17은 보호막, 18은 확산판, 19는 프리즘 시트, 20은 도광판, 21은 반사판, 22는 백라이트, 23은 보유 지지 프레임, 24는 프린트 기판을 각각 나타내고 있다.
또한 도 2는 투명 도전막(화소 전극)(5)에 전기적으로 접속되는 배선부(6)를 포함하는 상기 도 1의 영역 A를 확대하여 도시하는 것으로, 이 도 2에 있어서의 게이트 배선(26)에는, Mo나 Cr의 단층막 또는 Al-Nd 등의 알루미늄 합금 배선막과, 고융점 금속(Mo, Cr, Ti, W 등)의 적층 배선 구조가 채용되고 있다. 또한 소스 배선(28)이나 드레인 배선(29)[이하, 이들을「소스ㆍ드레인 배선」이라 하는 일이 있음]에는, 순 알루미늄(Al)의 단층막과 상기 고융점 금속을 적층한 배선 구조가 채용되고 있다(예를 들어, 특허 문헌 1, 특허 문헌 2, 특허 문헌 3 등).
상기 고융점 금속을 적층시키는 이유는 다음과 같다. 즉, 투명 도전막(ITO막)(5)과, 게이트 배선이나 소스ㆍ드레인 배선을 구성하는 순 알루미늄막이나 Al-Nd 등의 알루미늄 합금막을 직접 접속시키면, 알루미늄이 산화되고, 고전기 저항률의 산화알루미늄이, 투명 도전막과 상기 순 알루미늄막이나 Al-Nd 등의 알루미늄 합금막의 접촉 계면에 형성되고, 신호선과 투명 도전막 사이의 접촉 저항이 상승하여 화면의 표시 품위가 저하된다.
이것은, 알루미늄이 매우 산화되기 쉬운 원소이기 때문에 대기 중에서 산화알루미늄 피막이 형성되고, 특히 금속 산화물로 이루어지는 투명 도전막의 성막에 사용되는 산소나 성막시에 발생하는 산소에 의해, 고전기 저항률의 산화알루미늄 피막이 형성되는 것에 의한다.
따라서 상기 문제를 해결하기 위해, 배리어 메탈(고융점 금속)층을 형성함으로써, 순 알루미늄막 또는 알루미늄 합금막의 표면 산화를 방지하여, 순 알루미늄막 또는 알루미늄 합금막과 투명 도전막의 양호한 접촉을 도모해 왔다.
그런데, 상기 배리어 메탈을 개재시킨 구조로 하기 위해서는, 배리어 메탈층의 형성 공정을 추가할 필요가 있고, 또한 게이트 배선이나 소스ㆍ드레인 배선의 성막에 사용되는 스패터 장치에 부가하여, 배리어 메탈 형성용의 성막 장치를 여분으로 장비할 필요가 있다. 그러나, 양산에 의한 액정 패널 등의 비용 다운이 진행됨에 따라서, 상기 배리어 메탈의 형성에 수반하는 비용 상승이나 생산성의 저하가 문제가 되고 있고, 최근에는, 배리어 메탈을 생략할 수 있는 전극 재료나 제조 프로세스가 요구되고 있다. 따라서 본 발명자들은, 상기 배리어 메탈의 형성 공정을 간략화하고, 배선부에 투명 도전막을 직접 접속시킬 수 있는 배선용의 알루미늄 합금 배선막이 이미 제안되어 있다(특허 문헌 4).
이 외에 특허 문헌 5에는, 드레인 전극에 플라즈마 처리나 이온 주입 등의 표면 처리를 실시함으로써 배리어 메탈의 생략을 가능하게 하고, 또한 특허 문헌 6에는, 제1 층의 게이트와 소스 및 드레인 전극에, 불순물로서 N, O, Si, C를 포함하는 제2 층을 적층한 적층 배선막을 형성함으로써, 배리어 메탈의 생략을 가능하게 하는 기술이 개시되어 있다.
한편, 액정 패널의 대형화가 진행됨에 따라서 배선 길이는 장척화되고 있고, 그것에 수반하여 신호 배선의 전기 저항률도 현저하게 증대되어 오고 있다. 이 전기 저항률의 증대는 RC 지연을 일으키기 때문에, 표시 품위의 저하가 우려된다. 이로 인해 저전기 저항률 배선의 요구가 높아지고 있어, 저전기 저항률 배선으로서 순 Al 등의 저전기 저항률 배선 재료가 사용되고 있다.
그런데, 신호선을 구성하는 순 알루미늄 배선 또는 알루미늄 합금 배선과 투 명 도전막을 직접 접촉시키면 접촉 저항이 상승하여, 화면의 표시 품위가 저하된다. 이것은, 앞서 설명한 바와 같이 알루미늄이 매우 산화되기 쉽기 때문에 표면이 대기 중에서 용이하게 산화되고, 또한 투명 도전막은 금속 산화물이기 때문에, 성막시에 첨가하는 산소에 의해 알루미늄이 산화되어 표면에 절연성의 산화알루미늄이 생성되기 때문이다. 그리고, 신호선과 투명 도전막의 접촉 계면에 절연물이 생성되면, 신호선과 투명 도전막 사이의 접촉 저항이 높아져, 화면의 표시 품위가 저하된다.
종래 액정 패널에 사용되고 있는 배리어 메탈은, 순 알루미늄 배선 또는 알루미늄 합금 배선의 산화를 방지하여, 순 알루미늄 배선 또는 알루미늄 합금 배선과 투명 도전막의 접촉을 양호하게 하는 작용을 갖고 있으나, 배리어 메탈로서 사용되는 Mo, Cr, Ti, W 등의 고융점 금속은 전기 저항률이 높기 때문에, 배리어 메탈의 사용에 수반하는 배선 저항의 상승을 경시할 수 없게 되어 오고 있다.
또한, 배리어 메탈을 사용할 때에 발생하는 다른 불이익으로서, 미세 가공이 어렵다는 문제가 있다. 통상, 배선의 단면 형상은 커버리지를 생각하여 테이퍼 각도 45 내지 60°정도의 테이퍼 형상이 바람직한 것으로 되어 있으나, 배리어 메탈을 사용한 적층 배선막에서는 다른 금속을 적층한 구조가 되어 있기 때문에, 각각의 금속에 의해 에칭 속도가 다르고, 예를 들어 도 3에 대략 도시하는 바와 같은 단면 구조가 되는 일이 있다. 또한, 서로 다른 전위를 갖는 금속이 접합되기 때문에 갈바닉 부식이 일어나고, 도 4에 도시하는 바와 같은 단면 구조가 되는 일도 있다. 이와 같은 단면 구조의 배선에서는 패시베이션막의 커버리지가 나빠져, TFT(박막 트랜지스터)의 동작 특성이 열화하는 등의 문제를 일으킨다.
또한 부가하여, 예를 들어 순 알루미늄의 배선에서는 내열성에 문제가 있어, 프로세스 중에 가해지는 열이력에 의해 힐록이라 불리는 볼록 형상 결함이 발생하고, 이것이 절연막을 관통하여, 배선이 단락하는 등의 문제를 일으킨다. 이들의 점으로부터, 순 알루미늄을 사용한 경우에는, 생산 라인에서의 수율 저하가 실용상 큰 과제로 된다.
특허 문헌 1 : 일본 특허 출원 공개 평4-20930호 공보
특허 문헌 2 : 일본 특허 출원 공개 평6-12503호 공보
특허 문헌 3 : 일본 특허 출원 공개 제2001-350159호 공보
특허 문헌 4 : 일본 특허 출원 공개 제2004-214606호 공보
특허 문헌 5 : 일본 특허 출원 공개 평11-283934호 공보
특허 문헌 6 : 일본 특허 출원 공개 평11-284195호 공보
본 발명은 이와 같은 사정에 비추어 이루어진 것이며, 그 목적은, 전술한 바와 같은 저전기 저항률 배선을 실현하는 동시에 미세 가공성이 우수하고, 또한 제조 공정에서 가해지는 열이력에도 충분히 견디는 내열성을 겸비한 배선막을 구비한 표시 장치를 제공하는 것에 있다.
즉, 본 발명은 이하의 (1) 내지 (9)에 관한 것이다.
(1) 글래스 기판 상에, 투명 도전막과 박막 트랜지스터를 전기적으로 접속하는 알루미늄 합금 배선막이 배치된 표시 장치에 있어서, 상기 알루미늄 합금 배선막은,
Ni, Ag, Zn, Cu로 이루어지는 원소군(Q)으로부터 선택되는 적어도 1종의 원소(이하, 단순히「원소군(Q)」이라 하는 일이 있음)를 0.1 내지 6원자％ 포함하고, 또한 희토류 원소, Mg, Mn, V, Pt, Cr, Ru, Rh, Pd, Ir, W, Ti, Zr, Nb, Hf, Ta, Sn, Fe로 이루어지는 원소군(R)으로부터 선택되는 적어도 1종의 원소(이하, 단순히「원소군(R)」이라 하는 일이 있음)를 0.1 내지 6원자％ 포함하는 알루미늄 합금으로 이루어지는 제1 층(X)과,
순 알루미늄 또는 알루미늄을 주성분으로 하는 알루미늄 합금이며, 상기 제1 층(X)보다도 전기 저항률이 낮은 알루미늄 합금으로 이루어지는 제2 층(Y)을 포함하는 적층 구조를 갖고, 제1 층(X)이 투명 도전막과 직접 접하고 있는 표시 장치.
(2) 글래스 기판 상에, 투명 도전막과 박막 트랜지스터를 전기적으로 접속하는 알루미늄 합금 배선막이 배치된 표시 장치에 있어서, 상기 알루미늄 합금 배선막은,
Ni, Ag, Zn, Cu, Co로 이루어지는 원소군(Q')으로부터 선택되는 적어도 1종의 원소(이하, 단순히「원소군(Q')」이라 하는 일이 있음)를 0.1 내지 6원자％ 포함하고, 또한 희토류 원소, Mg, Mn, V, Pt, Cr, Ru, Rh, Pd, Ir, W, Ti, Zr, Nb, Hf, Ta, Sn, Fe로 이루어지는 원소군(R)으로부터 선택되는 적어도 1종의 원소(이하, 단순히「원소군(R)」이라 하는 일이 있음)를 0.1 내지 6원자％ 포함하는 알루미늄 합금으로 이루어지는 제1 층(X)과,
순 알루미늄 또는 알루미늄을 주성분으로 하는 알루미늄 합금이며, 상기 제1 층(X)보다도 전기 저항률이 낮은 알루미늄 합금으로 이루어지는 제2 층(Y)을 포함하는 적층 구조를 갖고, 제1 층(X)이 투명 도전막과 직접 접하고 있는 표시 장치.
(3) 글래스 기판 상에, 투명 도전막과 박막 트랜지스터를 전기적으로 접속하는 알루미늄 합금 배선막이 배치된 표시 장치에 있어서, 상기 알루미늄 합금 배선막은,
Ni, Ag, Zn, Cu, Co로 이루어지는 원소군(Q')으로부터 선택되는 적어도 1종의 원소(이하, 단순히「원소군(Q')」이라 하는 일이 있음)를 0.1 내지 6원자％ 포함하고, 또한 희토류 원소군(R1)으로부터 선택되는 적어도 1종의 원소[이하, 단순히「원소군(R1)」이라 하는 일이 있음. 바람직하게는 La(란탄), Gd, Y, Nd, Dy로 이루어지는 군으로부터 선택되는 적어도 1종의 원소]와, Mg, Mn, V, Pt, Cr, Ru, Rh, Pd, Ir, W, Ti, Zr, Nb, Hf, Ta, Sn, Fe로 이루어지는 원소군(R2)으로부터 선택되는 적어도 1종의 원소[이하, 단순히「원소군(R2)」이라 하는 일이 있음. 바람직하게는, Cr, Ti, Zr, Nb, Ta로 이루어지는 군으로부터 선택되는 적어도 1종의 원소]를, R1과 R2의 합계로 0.1 내지 6원자％ 포함하는 알루미늄 합금으로 이루어지는 제1 층(X)과,
순 알루미늄 또는 알루미늄을 주성분으로 하는 알루미늄 합금이며, 상기 제1 층(X)보다도 전기 저항률이 낮은 알루미늄 합금으로 이루어지는 제2 층(Y)을 포함하는 적층 구조를 갖고, 제1 층(X)이 투명 도전막과 직접 접하고 있는 표시 장치(이하, 상기 알루미늄 합금 배선막을, 특히「알루미늄 합금 적층 배선막」이라 하는 일이 있음).
(4) 상기 희토류 원소군(R1)은 La, Gd, Y, Nd, Dy로 이루어지는 (3)에 기재된 표시 장치.
(5) 상기 원소군(R2)은 Cr, Ti, Zr, Nb, Ta로 이루어지는 (3)에 기재된 표시 장치.
(6) 상기 원소군(R2)은 Cr, Ti, Zr, Nb, Ta로 이루어지는 (4)에 기재된 표시 장치.
(7) 상기 제1 층(X)의 막 두께가 20㎚ 이상인 (1) 내지 (6) 중 어느 하나에 기재된 표시 장치.
(8) 상기 알루미늄 합금 배선막은, 제1 층(X)과 제2 층(Y)을 포함하는 적층 배선 전체의 전기 저항률이 4.5μΩㆍ㎝ 이하인 (1) 내지 (6) 중 어느 하나에 기재된 표시 장치.
(9) 상기 알루미늄 합금 배선막은, 제1 층(X)과 제2 층(Y)을 포함하는 적층 배선 전체의 전기 저항률이 4.5μΩㆍ㎝ 이하인 (7)에 기재된 표시 장치.
또한, 본 발명에서는, 상기와 같이, Y(이트륨)를 희토류 원소군에 포함하는 것으로 한다.
본 발명에 있어서는, 상기 제1 층(X)의 막 두께를 20㎚ 이상으로 하면, 본 발명의 특징인 저전기 저항률과 내열성이 보다 효과적으로 발휘되므로 바람직하다.
본 발명의 구성 재료로 이루어지는 상기 투명 도전막으로서는, 산화인듐주석(ITO) 혹은 산화인듐아연(IZO)이 적절하고, 또한 상기 알루미늄 합금 배선막은, 제1 층(X)과 제2 층(Y)을 포함하는 적층 배선 전체의 전기 저항률이 4.5μΩㆍ㎝ 이하로 조정되어 있는 것이 바람직하다.
본 발명에 따르면, 배선막 구조로서 높은 내열성을 갖고, 또한 투명 도전막과 직접 접촉 가능한 알루미늄 합금으로 이루어지는 제1 층(X)과, 순 알루미늄, 또는 전술한 제1 층(X)의 알루미늄 합금보다도 전기 저항률이 작은 알루미늄 합금으로 이루어지는 제2 층(Y)을 포함하는 적층 구조로 함으로써, 배선막 전체적으로 저전기 저항률을 유지하면서, 높은 내열성과 형상 특성을 확보하고, 또한 알루미늄 합금 적층 배선막과 투명 도전막을 직접 접촉시킬 수 있다. 또한 본 발명에서 특징지어지는 적층 구조의 알루미늄 합금 배선막은, 동종의 순 알루미늄 또는, 알루미늄 합금을 적층한 구조이기 때문에, 에칭 속도에 극단적인 차이가 없어, 패턴 형성이 용이하고 미세 가공성도 우수하다.
또한, 제1 층(X)의 구성 재료로서, 특정의 원소군(R2)의 적어도 1종의 원소를 함유시킴으로써, 표시 장치의 제조 과정에 있어서, 알루미늄 합금 배선막의 부식을 억제하여 표시 품위가 양호한 표시 장치를 제조할 수 있다.
도 1은 본 발명이 적용되는 표시 장치를 예시하는 액정 패널의 단면 설명도이다.
도 2는 공지된 박막 트랜지스터(TFT)의 구조를 도시하는 단면 설명도이다.
도 3은 에칭 속도가 크게 다른 금속을 적층한 경우의 배선 단면 모델도이다.
도 4는 갈바닉 부식이 일어났을 때의 배선막 단면 모델도이다.
도 5는 본 발명의 일 실시예를 나타내는 박막 트랜지스터(TFT)의 구조를 도 시하는 단면 설명도이다.
도 6은 실시예에 관한 TFT 어레이 기판의 제조 공정을, 단계를 따라 설명하는 단면 설명도이다.
도 7은 실시예에 관한 TFT 어레이 기판의 제조를, 단계를 따라 설명하는 단면 설명도이다.
도 8은 실시예에 관한 TFT 어레이 기판의 제조를, 단계를 따라 설명하는 단면 설명도이다.
도 9는 실시예에 관한 TFT 어레이 기판의 제조를, 단계를 따라 설명하는 단면 설명도이다.
도 10은 실시예에 관한 TFT 어레이 기판의 제조를, 단계를 따라 설명하는 단면 설명도이다.
도 11은 실시예에 관한 TFT 어레이 기판의 제조를, 단계를 따라 설명하는 단면 설명도이다.
도 12는 실시예에 관한 TFT 어레이 기판의 제조를, 단계를 따라 설명하는 단면 설명도이다.
도 13은 실시예에 관한 TFT 어레이 기판의 제조를, 단계를 따라 설명하는 단면 설명도이다.
도 14는 다른 실시예에 관한 박막 트랜지스터(TFT)의 구조를 도시하는 단면 설명도이다.
도 15는 다른 실시예에 관한 TFT 어레이 기판의 제조 공정을, 단계를 따라 설명하는 단면 설명도이다.
도 16은 다른 실시예에 관한 TFT 어레이 기판의 제조를, 단계를 따라 설명하는 단면 설명도이다.
도 17은 다른 실시예에 관한 TFT 어레이 기판의 제조를, 단계를 따라 설명하는 단면 설명도이다.
도 18은 다른 실시예에 관한 TFT 어레이 기판의 제조를, 단계를 따라 설명하는 단면 설명도이다.
도 19는 다른 실시예에 관한 TFT 어레이 기판의 제조를, 단계를 따라 설명하는 단면 설명도이다.
도 20은 다른 실시예에 관한 TFT 어레이 기판의 제조를, 단계를 따라 설명하는 단면 설명도이다.
도 21은 다른 실시예에 관한 TFT 어레이 기판의 제조를, 단계를 따라 설명하는 단면 설명도이다.
도 22의 (a)는 접촉 저항률의 측정에 사용한 캘빈 패턴을 도시하는 도면이고, 도 22의 (b)는 상기 도 22의 (a)의 X-X 단면도이다.
도 23은 알루미늄 합금 적층 배선 단면의 SEM 관찰 사진이다.
도 24는 알루미늄 합금 적층 배선 단면의 SEM 관찰 사진이다.
[부호의 설명]
1 : TFT 기판(TFT 어레이 기판)
1a : 글래스 기판
2 : 대향 기판(대향 전극)
3 : 액정층
4 : 박막 트랜지스터(TFT)
5, 45 : 투명 도전막(화소 전극, ITO막, IZO막)
6 : 배선부
7 : 공통 전극
8 : 컬러 필터
9 : 차광막
10 : 편광판
11 : 배향막
12 : TAB 테이프
13 : 드라이버 회로
14 : 제어 회로
15 : 스페이서
16 : 밀봉재
17 : 보호막
18 : 확산판
19 : 프리즘 시트
20 : 도광판
21 : 반사판
22 : 백라이트
23 : 보유 지지 프레임
24 : 프린트 기판
25 : 주사선
26 : 게이트 배선(게이트 전극)
27 : 게이트 절연막
28 : 소스 배선(소스 전극)
29 : 드레인 배선(드레인 전극)
30, 43 : 보호막(층간 절연막, 질화실리콘막)
31 : 포토레지스트
32, 44 : 콘택트 홀
41 : 실리콘 웨이퍼
42 : 알루미늄 합금 적층 배선막
42(X) : 제1 층
42(Y) : 제2 층
(X) : 제1 층
(Y) : 제2 층
이하, 도면을 참조하면서, 본 발명에 관한 표시 장치의 실시 형태를 상세하게 설명하나, 본 발명은 물론 도시예에 한정되는 것이 아니라, 전ㆍ후기의 취지에 적합한 범위에서 적당하게 변경을 가하여 실시하는 것도 물론 가능하다.
도 5는 본 발명에서 채용되는 어레이 기판에 적용되는 박막 트랜지스터부의 구조를 예시하는 확대 단면 설명도이고, 대부분의 구성 요소는 상기 도 2와 동일하므로, 동일한 부분에 대해서는 동일한 부호를 부여함으로써 중복 설명은 생략한다.
도 5에 도시하는 박막 트랜지스터부의 구조 중, 도 2의 예와 다른 것은, 주사선(25)이나 게이트 배선(26), 및 소스ㆍ드레인 배선(28, 29)의 구성하는 알루미늄 합금 재료로서, 특정의 알루미늄 합금으로 이루어지는 제1 층(X)과 순 알루미늄 또는 알루미늄 합금으로 이루어지는 제2 층(Y)을 포함하는 적층 구조로 하는 점에 있다.
즉, 상기 적층 구조의 알루미늄 합금 배선막 재료로서, 내열성이 우수하고 또한 투명 도전막과 직접 전기적인 접촉이 가능한 알루미늄 합금이다.
(ⅰ) Ni, Ag, Zn, Cu로 이루어지는 원소군(Q)으로부터 선택되는 적어도 1종의 원소를 0.1 내지 6원자％ 포함하고, 또한 희토류 원소, Mg, Mn, V, Pt, Cr, Ru, Rh, Pd, Ir, W, Ti, Zr, Nb, Hf, Ta, Sn, Fe로 이루어지는 원소군(R)으로부터 선택되는 적어도 1종의 원소를 0.1 내지 6원자％ 포함하는 알루미늄 합금으로 이루어지는 제1 층(X) 구성 재료, 또는
(ⅱ) Ni, Ag, Zn, Cu, Co로 이루어지는 원소군(Q')으로부터 선택되는 적어도 1종의 원소를 0.1 내지 6원자％ 포함하고, 또한 희토류 원소, Mg, Mn, V, Pt, Cr, Ru, Rh, Pd, Ir, W, Ti, Zr, Nb, Hf, Ta, Sn, Fe로 이루어지는 원소군(R)으로부터 선택되는 적어도 1종의 원소를 0.1 내지 6원자％ 포함하는 알루미늄 합금으로 이루 어지는 제1 층(X) 구성 재료, 또는
(ⅲ) Ni, Ag, Zn, Cu, Co로 이루어지는 원소군(Q')으로부터 선택되는 적어도 1종의 원소를 0.1 내지 6원자％ 포함하고, 또한 희토류 원소군(R1)으로부터 선택되는 적어도 1종의 원소(바람직하게는 La, Gd, Y, Nd, Dy로 이루어지는 군으로부터 선택되는 적어도 1종의 원소)와, Mg, Mn, V, Pt, Cr, Ru, Rh, Pd, Ir, W, Ti, Zr, Nb, Hf, Ta, Sn, Fe로 이루어지는 원소군(R2)으로부터 선택되는 적어도 1종의 원소(바람직하게는, Cr, Ti, Zr, Nb, Ta로 이루어지는 군으로부터 선택되는 적어도 1종의 원소)를, R1과 R2의 합계로 0.1 내지 6원자％ 포함하는 알루미늄 합금으로 이루어지는 제1 층(X) 구성 재료와,
순 알루미늄 또는 알루미늄을 주성분으로 하는 알루미늄 합금이며, 상기 제1 층(X) 구성 재료보다도 전기 저항률이 작은 알루미늄 합금을, 제2 층(Y)의 구성 재료로서 사용하여, 상기 도 5에 도시하는 복층 구조(도시예에서는 2층 구조)의 배선막을 형성한다. 이와 같은 적층 구조로 하면, 게이트 전극(26)이나 드레인 전극(29)의 형성 조건에 따라서, 제1 층(X)과 투명 도전막(화소 전극)(5)을 직접 접촉시키는 것이 가능해진다.
본 발명에 있어서의 배선막의 제1 층(X)을 구성하는 재료인 알루미늄 합금을 사용하면, 상기 알루미늄 합금 배선막과 투명 전극막의 계면에 있어서, 원소군(Q) 또는 원소군(Q')의 원소가 석출물을 형성함으로써 접촉 저항이 감소한다.
상기 원소군(Q) 또는 원소군(Q') 중에서도, 특히 바람직한 것은 Ni, Ag, Cu이고, Ni, Ag 또는 Cu를 단독으로 포함하는 것 외에, Ni와 Ag, Ni와 Cu, Ag와 Cu와 같이 복합으로 함유해도 좋다. 이와 같이, 원소군(Q) 또는 원소군(Q')으로부터 선택되는 2 종류 이상을 사용한 경우에도, 알루미늄 합금 배선막과 투명 전극막의 계면에, Ni의 석출물, Cu의 석출물, Ag의 석출물이 형성되고, 이 Ni의 석출물, Cu의 석출물, Ag의 석출물의 각각이 알루미늄 합금과 투명 전극막의 접촉 저항 저감 효과를 발휘한다. 즉, 원소군(Q) 또는 원소군(Q')에 포함되는 원소를 복합 첨가한 경우도, 각각의 원소 첨가의 효과가 상쇄되지 않고 접촉 저항 저감 효과가 발휘된다.
즉 본 발명에서는, 상기 배선막의 제1 층(X)을 구성하는 재료로서, 투명 도전막과 알루미늄 합금 배선막의 접촉 저항의 저감화에 유효한 합금 원소인 상기 원소군(Q) 또는 원소군(Q')으로부터 선택되는 원소를 선택하고, 그 1종 혹은 임의의 조합으로 2종 이상을 사용하고, 그들을 합계 함량으로 0.1 내지 6원자％ 함유시키는 동시에, 내열성 개선 효과를 갖는 합금 성분으로서, 상기 원소군(R)으로부터 선택되는 원소를 선택하고, 그 1종 혹은 임의의 조합으로 2종 이상을 사용하고, 그들을 합계 함량으로 0.1 내지 6원자％ 함유시키고, 이 알루미늄 합금을 제1 층(X) 구성 재료로 함으로써, 우수한 내열성(내힐록성)을 확보하면서, 투명 도전막과의 직접 접촉을 가능하게 하고 있다.
덧붙여, 상기 원소군(Q) 또는 원소군(Q')의 함유량이 0.1원자％ 미만에서는, 투명 도전막과 알루미늄 합금 배선막의 접촉 저항 저감 효과가 불충분하여 만족스러운 도전성이 얻어지기 어려워지고, 반대로 원소군(Q) 또는 원소군(Q')의 함유량이 6원자％를 초과하면, 배선의 에칭시에 잔사가 발생하기 때문에, 미세 가공이 어 려워지는 동시에, 배선막 자체의 전기 저항률이 높아진다.
또한, 상기 원소군(R)의 함유량이 0.1원자％ 미만에서는, 내열성 개선 효과가 불충분하게 되어 힐록의 발생이 만족스럽게 방지할 수 없게 되고, 반대로 6원자％를 초과하여 지나치게 많아지면, 배선의 에칭시에 잔사가 발생하기 때문에, 미세 가공이 어려워지는 동시에, 배선막 자체의 전기 저항률이 높아진다. 원소군(R) 중에서 특히 바람직한 것은, 희토류 원소이고, 그 중에서도 Y, Nd, La, Gd, Dy가 바람직하고, 이들을 단독으로 사용하는 것 외에, La와 Gd, Dy와 La, Nd와 Y와 같이 복합으로 함유시켜도 좋다.
그런데, 표시 장치에 있어서의 TFT 어레이 기판을 제작하는 프로세스에서는, 알루미늄 적층 배선이 박리가 되는 공정이 있기 때문에, 알루미늄 합금 배선막 표면이, 아민계 성분을 포함하는 포토레지스트의 박리액(액성이 알카리성인 아민계 박리액) 등의 다양한 약액에 노출되는 경우가 있다. 이와 같은 박리액에 의한 데미지는, 에칭 후의 실제 배선에 남기 때문에 심각하다. 따라서, 표시 장치의 제작 조건에 따라서는, 알루미늄 합금 배선막에 약액 내성이 요구되는 경우가 있다.
상기 원소군(R) 중, Mg, Mn, V, Pt, Cr, Ru, Rh, Pd, Ir, W, Ti, Zr, Nb, Hf, Ta, Sn, Fe는, 상기와 같이 내열성의 향상에 기여하는 동시에, 상기 약액 내성의 향상에도 유효한 원소이다. 따라서, 내열성과 약액 내성의 어느 쪽도 확실히 높이기 위해서는,
ㆍ희토류 원소군(R1)으로부터 선택되는 적어도 1종의 원소(바람직하게는 La, Gd, Y, Nd, Dy로 이루어지는 군으로부터 선택되는 적어도 1종의 원소), 및
ㆍMg, Mn, V, Pt, Cr, Ru, Rh, Pd, Ir, W, Ti, Zr, Nb, Hf, Ta, Sn, Fe로 이루어지는 원소군(R2)으로부터 선택되는 적어도 1종의 원소(바람직하게는, Cr, Ti, Zr, Nb, Ta로 이루어지는 군으로부터 선택되는 적어도 1종의 원소)
를, 상기 원소군(Q')과 함께 함유시키는 것이 좋다.
원소군(R2)으로부터 선택되는 2종 이상의 원소로서, 예를 들어 Nb와 Ti 등과 같이 복합으로 이용한 경우라도, 아민계 박리액(액성은 알칼리성) 등의 약액에 대한 내성을 충분히 향상시킬 수 있다.
이와 같은 효과를 충분히 발휘시키기 위해서는, R2의 원소를 적어도 0.1원자％ 함유시키는 것이 바람직하다.
또한, R1과 R2는 합계로 0.1 내지 6원자％(R1 ＞ 0원자％, 또한 R2 ＞ 0원자％) 함유시키는 것이 좋다. 이들 합계가 0.1원자％ 미만에서는, 내열성 개선 효과가 불충분하게 되어 힐록의 발생이 만족스럽게 방지할 수 없게 되고, 반대로 6원자％를 초과하여 지나치게 많아지면, 배선의 에칭시에 잔사가 발생하기 때문에, 미세 가공이 어려워지는 동시에, 배선막 자체의 전기 저항률이 높아진다. 또한, 상기 희토류 원소군(R1)으로부터 선택되는 2종 이상의 원소로서, La와 Gd, Dy와 La, Nd와 Y와 같이 복합으로 사용할 수 있다.
또한 본 발명에서는, 상기 제1 층(X) 구성 재료의 특정에 부가하여, 상기 제1 층(X)의 하층측에, 상기 제1 층(X)보다도 전기 저항률이 작은 순 알루미늄 또는 알루미늄 합금으로 이루어지는 제2 층(Y)을 형성하는 것이 불가결의 요건으로 된다. 그 이유는, 배선막으로서 최대한 저전기 저항률로 고레벨의 도전성을 확보하 기 위해서이다.
그리고, 상기 제1 층(X)과 제2 층(Y)의 작용 효과를 보다 효과적으로 발휘시키기 위해서는, 그들을 포함하는 알루미늄 합금 적층 배선막에 있어서의 제1 층(X)의 막 두께를 20㎚ 이상으로 하는 것이 바람직하다. 그 이유는, 제1 층(X)의 막 두께가 20㎚ 미만에서는, TFT 제조 프로세스 중에 가해지는 열이력에 의해 제2 층(Y)에 발생하는 힐록이라 불리는 볼록 형상 결함의 억제 효과가 불충분하고, 본 발명에서 의도하는 레벨의 내열성이 얻어지기 어려워지기 때문이다. 이 내열성의 관점에서, 전체 막 두께에 대한 제1 층(X)의 비율은 적어도 5％ 확보하는 것이 좋다. 또한, 제1 층(X)의 막 두께의 상한은 특별히 제한되지 않고, 적층 배선막 전체의 전기 저항을 고려하여 결정하면 좋다.
본 발명에서는, 상기와 같이 투명 도전막과 직접 접촉되는 알루미늄 합금 배선막으로서, 소정 조성의 제1 층(X)과 제2 층(Y)을 포함하는 적층 구조로 하는 것에 특징을 갖고 있으나, 또한 하기와 같은 특성을 부여하기 때문에, 상기 제2 층(Y)의 하층측에, 하기와 같이 제3 층을 형성하는 것도 유효하다.
즉, 상기 알루미늄 합금 배선막을 소스ㆍ드레인 전극에 적용하는 경우, 상기 전극과 도프트 반도체층 사이의 확산을 억제하는 것이 필요하게 된다. 제2 층(Y)의 예를 들어 순 알루미늄을 도프트 아몰퍼스실리콘층에 직접 접속시킨 경우, TFT 어레이 기판 제작시에 가해지는 열이력에 의해 순 알루미늄과 도프트 아몰퍼스실리콘층의 상호 확산이 일어나기 쉬워져, TFT의 특성이 열화하고, 표시 장치의 표시 품위가 저하되기 쉬워진다. 이 확산을 억제하기 위해, 종래부터 몰리브덴이나 크 롬 등의 배리어 메탈을 형성하는 것이 행해져 왔다. 그러나, 이와 같이 순 알루미늄이나 알루미늄 합금으로 이루어지는 배선과 배리어 메탈을 적층하면, 전기 저항이 상승하거나, 이종(異種) 금속간의 에칭 속도 차가 원인으로, 배선의 미세 가공이나 양호한 테이퍼 형성(45 내지 60°정도로 하는 것이 좋음)을 행하는 것이 어려운 등의 문제가 발생한다.
따라서, 예를 들어 아몰퍼스실리콘 표면을 플라즈마 질화 처리하는 등 한 후, 상기 제2 층(Y)의 하층측에, 제3 층으로서, 내열성과 도전성을 겸비한 본 발명의 알루미늄 합금층(예를 들어, Al-2원자％ Ni-0.3원자％ La 등)을 형성하고, X/Y/X'/표면 질화아몰퍼스실리콘층(X와 X'는 동일 또는 이종의 알루미늄 합금으로 구성되어 있음)의 구조로 하고, 소스ㆍ드레인 전극을 순 알루미늄이나 알루미늄 합금의 3층의 적층 구조로 하는 것도 유효하다. 또한, 제3 층(X')의 바람직한 합금 조성이나 막 두께 등은 상술한 제1 층(X)의 경우와 본질적으로 변함이 없다.
상기 상호 확산 억제 효과를 부여하는 그 밖의 구조로서, 아몰퍼스실리콘층 상이며 상기 제2 층(Y)의 하층측에, 제3 층으로서, 상기 원소군(R2)의 1종 이상을 적어도 0.1원자％ 포함하는 알루미늄 합금층(예를 들어, Al-2원자％ Ni-0.35원자％ La-1원자％ Nb 등)을 형성하고, X/Y/X'/아몰퍼스실리콘층(X와 X'는 동일 또는 이종의 알루미늄 합금으로 구성되어 있음)의 구조로 하고, 소스ㆍ드레인 전극을 순 알루미늄이나 알루미늄 합금의 3층의 적층 구조로 하는 것도 유효하다. 또한, 제3 층(X')의 바람직한 합금 조성이나 막 두께 등은 상술한 제1 층(X)의 경우와 본질적으로 변함이 없다.
단, 제1 층(X)과 제3 층의 합금 조성이나 막 두께 등이 동일할 필요는 없고, 상술한 바람직한 합금 조성이나 막 두께 범위 중으로부터, 각각 최적의 합금 조성이나 막 두께로 설정하면 좋다.
이와 같은 배선 구조로 함으로써, 소스ㆍ드레인 전극에 있어서도, 아몰퍼스실리콘층과 소스ㆍ드레인 전극층의 상호 확산을 억제하면서, 저전기 저항률 또한 미세 가공 가능한 알루미늄 전극을 형성할 수 있다.
상기 적층 구조의 알루미늄 합금 배선막은, 스패터링법에 의해 형성하는 것이 일반적이고, 2층 구조로 하는 경우에는, 제2 층(Y) 구성 재료를 스패터링에 의해 성막한 후 그 위에 제1 층(X)을 적층 형성하면 좋고, 또한 상술한 바와 같은 상호 확산 억제 효과를 부여하기 위해 상기 3층 구조로 하는 경우에는, 제3 층 → 제2 층 → 제1 층의 순으로 각층 구성 재료를 스패터링에 의해 적층 형성해 가면 좋다. 상기 알루미늄 합금 적층막을 형성한 후, 소정의 패터닝을 행한 후, 단면 형상을 커버리지의 관점에서 바람직하게는 테이퍼 각도 45 내지 60°정도의 테이퍼 형상으로 가공해 두는 것이 좋다.
그리고, 상기 알루미늄 합금 적층 배선막을 형성하고, 또한 투명 도전막으로 이루어지는 화소 전극을 형성한 후, 바람직하게는 150 내지 400℃의 온도로 가열 처리하면, 상기 알루미늄 합금 적층 배선막에 있어서의 제1 층(X) 중에 비평형에서 고용한 상기 합금 원소의 일부 혹은 전부가, 투명 도전막의 접촉 계면에 석출물이나 금속간 화합물로서 생성되고, 혹은 농화층을 형성하고, 저전기 저항률의 도전 접촉을 실현한다. 게다가 상기 제1 층(X)은 제2 층(Y)의 보호층으로서의 기능도 하고, 힐록의 발생도 방지한다.
다음에, 도 5에 도시한 TFT 어레이 기판(1)의 제조 공정의 개략을, 도 6 내지 도 12의 예를 따라 설명한다. 여기서 스위칭 소자로서 형성되는 박막 트랜지스터는, 수소화아몰퍼스실리콘을 반도체층으로서 사용한 아몰퍼스실리콘 TFT를 예시하고 있다.
우선 글래스 기판(1a)에, 스패터링 등의 수법으로 예를 들어 막 두께 200㎚ 정도의 순 알루미늄 박막으로 이루어지는 제2 층(Y)을 성막하고, 그 상부에, 내열성이 우수하고, 투명 도전막과 직접 접촉 가능한 예를 들어 Al-2원자％ Ni-0.35원자％ La 등의 알루미늄 합금으로 이루어지는 제1 층(X)을, 스패터링 등의 수법으로 예를 들어 100㎚ 정도의 막 두께로 성막하고, 얻어지는 알루미늄 합금 적층 배선막을 패터닝함으로써, 게이트 전극(26)과 주사선(25)을 형성한다(도 6). 이때, 후술하는 게이트 절연막의 커버리지가 좋아지도록, 알루미늄 합금 적층 배선막은, 그 둘레 모서리를 테이퍼 각도 약 45 내지 60°의 테이퍼 형상으로 에칭해 두는 것이 좋다.
계속해서 도 7에 도시한 바와 같이, 예를 들어 플라즈마 CVD법 등에 의해 예를 들어 막 두께가 약 300㎚ 정도의 게이트 절연막(산화실리콘막 : SiOx)(27)을 형성하고, 또한 예를 들어 막 두께 50㎚ 정도의 수소화아몰퍼스실리콘막(a-Si:H)과, 막 두께 300㎚ 정도의 질화실리콘막(SiNx)을 성막한다.
계속해서, 게이트 전극(26)을 마스크로 하는 이면 노광에 의해, 도 8에 도시한 바와 같이 질화실리콘막(SiNx)을 패터닝하고, 채널 보호막을 형성한다. 또한 그 위에, 인을 도핑한, 예를 들어 막 두께 50㎚ 정도의 n+형 수소화아몰퍼스실리콘막(n+a-Si:H)을 성막한 후, 도 9에 도시한 바와 같이 수소화아몰퍼스실리콘막(a-Si:H)과 n+형 수소화아몰퍼스실리콘막(n+a-Si:H)을 패터닝한다.
그리고 그 위에, 예를 들어 막 두께 150㎚ 정도의 순 알루미늄 박막으로 이루어지는 제2 층(Y)을 스패터링법 등으로 성막하고, 그 상층에 스패터링 등의 수법으로, 예를 들어 Al-2원자％ Ni-0.35원자％ La와 같은 투명 도전막과 직접 접촉 가능한 제1 층(X)을 성막하여 알루미늄 합금 적층 배선막을 제작한 후, 도 10에 도시한 바와 같이 패터닝함으로써, 신호선과 일체의 소스 전극(28)과, 투명 도전막(화소 전극)(5)에 접촉되는 드레인 전극(29)을 형성한다. 또한, 소스 전극(28)과 드레인 전극(29)을 마스크로서, 채널 보호막(SiNx) 상의 n+형 수소화아몰퍼스실리콘막(n+a-Si:H)을 제거한다.
그리고 도 11에 도시한 바와 같이, 예를 들어 플라즈마 CVD 장치 등을 사용하여, 질화실리콘막(30)을, 예를 들어 막 두께 300㎚ 정도로 성막함으로써 보호막을 형성한다. 이때의 성막은, 예를 들어 300 ℃ 정도에서 행해진다. 그리고 이 질화실리콘막(30) 상에 포토레지스트(31)를 형성한 후, 상기 질화실리콘막(30)을 패터닝하고, 예를 들어 건식 에칭 등에 의해 질화실리콘막(30)에 콘택트 홀(32)을 형성한다. 이때, 질화실리콘막(30)의 에칭 완료 후에도, 또한 질화실리콘의 에칭에 필요로 하는 시간 + 100％ 정도의 오버 에칭을 가한다. 이 처리에서 알루미늄 합금 적층 배선막도 10㎚ 정도 에칭된다.
또한 도 12에 도시한 바와 같이, 예를 들어 산소 플라즈마에 의한 애싱 공정을 거친 후, 예를 들어 아민계 등의 박리액을 사용하여 포토레지스트(31)의 박리 처리를 행하고, 마지막에 도 13에 도시한 바와 같이 예를 들어 막 두께 40㎚ 정도의 투명 도전막(ITO막 또는 IZO막)을 성막하고, 패터닝에 의해 투명 도전막(화소 전극)(5)을 형성하면, TFT 어레이 기판이 완성된다.
이와 같은 공정에서 형성된 TFT 어레이 기판은, 상기 도 5에 도시한 바와 같이 투명 도전막(화소 전극)(5)과 알루미늄 합금 적층 배선막에 의해 형성된 드레인 전극(29)이 직접 접촉하고, 또한 알루미늄 합금 적층 배선막[제1 층(X)과 제2 층(Y)으로 이루어지는 적층막]과 아몰퍼스실리콘이 직접 접촉한 것으로 된다.
이때,
(A) 제2 층(Y)을 구성하는 순 알루미늄 또는 알루미늄 합금막 상에, 제1 층(X)을 구성하는 알루미늄 합금막을 적층하여, 알루미늄 합금 적층 배선막을 형성할 때에 열이력을 가하거나; 또는
(B) 배선막 형성 후의 콘택트 홀 에칭 전에 열이력을 가함 ;
으로써, 상기 첨가 원소를 포함하는 석출물, 혹은 알루미늄을 포함하는 고용 원소의 금속간 화합물을 알루미늄 입계에 생성시키고, 그 후, 콘택트 홀 에칭 공정에서 오버 에칭 시간을 추가함으로써, 알루미늄 합금 적층 배선막의 표면에 첨가 원소의 석출물 혹은 금속간 화합물의 일부를 분산시키면, 알루미늄 합금 적층 배선막과 투명 도전막을 직접 접속시킨 경우의 접촉 저항을 낮게 억제할 수 있다.
다음에, 본 발명이 적용되는 제2 실시예에 관한 박막 트랜지스터의 구조를 설명한다.
도 14는 본 발명의 어레이 기판에 적용되는 제2 실시예에 관한 박막 트랜지스터의 구조를 개략적으로 도시하는 확대 단면 설명도이고, 도 5 내지 도 13과 동일한 재료 부분에 대해서는 동일한 부호를 부여하고 있다. 본 예에서는, 상부 게이트 구조의 박막 트랜지스터가 적용된다.
도 14에 도시한 바와 같이, 글래스 기판(1a) 상에는, 상기 도 5에 도시한 바와 같은 알루미늄 합금 적층 배선막[특정의 알루미늄 합금으로 이루어지는 제1 층(X)과 순 알루미늄 또는 특정의 알루미늄 합금으로 이루어지는 제2 층(Y)의 적층막]에 의해 주사선이 형성되고, 상기 주사선의 일부는, 박막 트랜지스터의 온ㆍ오프를 제어하는 게이트 전극(26)으로서 기능한다. 또한, 층간 절연막(SiOx)을 통해 상기 주사선과 교차하는 모양으로 알루미늄 합금 적층 배선막에 의해 신호선이 형성되고, 상기 신호선의 일부는 박막 트랜지스터의 소스 전극으로서 기능한다.
층간 절연막(SiOx) 상의 화소 영역에는, 예를 들어 In2O3에 SnO를 함유시킨 ITO막 또는 In2O3에 ZnO를 함유시킨 IZO막으로 형성된 투명 도전막(화소 전극)(5)이 배치되고, 또한 알루미늄 합금 적층 배선막에 의해 형성된 박막 트랜지스터의 드레인 전극(29)은, 투명 도전막(화소 전극)(5)에 전기적으로 접속되는 접속 전극부로서 기능한다. 즉, 알루미늄 합금 적층 배선막에 의해 형성된 박막 트랜지스터의 드레인 전극(29)은, 투명 도전막(화소 전극)(5)에 직접 접촉하여 전기적으로 접속 하고 있다.
따라서, 상기 도 5의 예와 마찬가지로, TFT 어레이 기판에 주사선을 통해 게이트 전극(26)에 게이트 전압이 공급되면, 박막 트랜지스터가 온(ON) 상태로 되고, 미리 신호선에 공급된 구동 전압이 소스 전극(28)으로부터 드레인 전극(29)을 통해 투명 도전막(화소 전극)(5)으로 공급되고, 투명 도전막(화소 전극)(5)에 소정 레벨의 구동 전압이 공급되면, 상기 도 1에서 설명한 바와 마찬가지로, 대향 전극(2)과의 사이에 전위차가 발생하여, 액정층(3)에 포함되는 액정 분자가 배향하여 광변조를 행한다.
다음에, 도 14에 도시한 TFT 어레이 기판의 제법에 대해 설명한다. 본 제2 실시예에 관한 어레이 기판에 구비된 박막 트랜지스터는, 폴리실리콘막(poly-Si)을 반도체층으로 하는 상부 게이트 구조이고, 도 15 내지 도 21은 제2 실시예에 관한 TFT 어레이 기판의 제조 공정을 개략적으로 도시한 도면이다.
우선 글래스 기판(1a) 상에, 예를 들어 플라즈마 CVD법 등에 의해 예를 들어 기판 온도 300℃ 정도에서, 막 두께 50㎚ 정도의 질화실리콘막(SiNx)과 막 두께 100㎚ 정도의 산화실리콘막(SiOx), 또는 막 두께가 예를 들어 50㎚ 정도의 수소화아몰퍼스실리콘막(a-Si:H)을 성막하고, 상기 수소화아몰퍼스실리콘막(a-Si:H)을 폴리실리콘화하기 위해, 열처리와 레이저 어닐을 행한다. 열처리는 예를 들어 470℃ 정도에서 1시간 정도 행하고, 탈수소 처리를 행한 후, 예를 들어 엑시머 레이저 어닐 장치를 사용하여, 예를 들어 에너지 약 230mJ/㎠ 정도의 조건에서 레이저를 수소화아몰퍼스실리콘막(a-Si:H)에 조사하고, 예를 들어 두께 0.3㎛ 정도의 폴리실리 콘막(poly-Si)을 얻는다(도 15).
그 후, 도 16에 도시한 바와 같이, 플라즈마 에칭 등에 의해 폴리실리콘막(poly-Si)을 패터닝하고, 계속해서 도 17에 도시한 바와 같이, 산화실리콘막(SiOx)을 예를 들어 막 두께 100㎚ 정도로 성막하여 게이트 절연막(27)으로 한다. 얻어지는 게이트 절연막(27) 상에, 주사선과 일체의 게이트 전극(26)으로 되는 알루미늄 합금 적층 배선막을, 예를 들어 스패터링 등에 의해 막 두께 200㎚ 정도로 성막한다. 이 알루미늄 합금 적층 배선막은, 상기 도 6의 예와 마찬가지로, 예를 들어 순 알루미늄 박막으로 이루어지는 제2 층(Y)과 그 위에 형성되는 우수한 내열ㆍ도전성을 나타내는 제1 층(X)을 포함하는 적층 구조로 한다. 계속해서, 상기 적층 배선막을 플라즈마 에칭 등의 방법으로 패터닝함으로써, 주사선과 일체의 게이트 전극(26)을 형성한다.
계속해서 도 18에 도시한 바와 같이, 포토레지스트(31)로 마스크를 형성하고, 예를 들어 이온 주입 장치 등에 의해, 예를 들어 인을 50keV 정도로 1 × 1015개/㎠ 정도 도핑하고, 폴리실리콘막(poly-Si)의 일부에 n+형 폴리실리콘막(n+poly-Si)을 형성한 후 포토레지스트(31)를 박리하고, 예를 들어 500℃ 정도에서 열처리함으로써 확산시킨다.
계속해서 도 19에 도시한 바와 같이, 예를 들어 플라즈마 CVD 장치 등을 사용하여, 산화실리콘막(SiOx)을 예를 들어 막 두께 500㎚ 정도, 기판 온도 300℃ 정도에서 성막하여 층간 절연막을 형성한 후, 마찬가지로 포토레지스트를 패터닝함으 로써 층간 절연막(SiOx)과 게이트 절연막(27)의 산화실리콘막을 건식 에칭하고, 콘택트 홀을 형성한다. 그리고 스패터링에 의해, 상기와 마찬가지로 예를 들어 순 알루미늄으로 이루어지는 제2 층(Y)과 우수한 내열ㆍ도전성을 나타내는 제1 층(X)으로 이루어지는 알루미늄 합금 적층 배선막을, 막 두께 450㎚ 정도로 성막한 후 패터닝함으로써, 신호선에 일체의 소스 전극(28)과 드레인 전극(29)을 형성한다. 그 결과, 소스 전극(28)과 드레인 전극(29)은, 각각 콘택트 홀을 통해 n+형 폴리실리콘막(n+poly-Si)에 접촉된다.
그 후, 도 20에 도시한 바와 같이, 플라즈마 CVD 장치 등에 의해 질화실리콘막(SiNx)을 예를 들어 막 두께 500㎚ 정도, 기판 온도 300℃ 정도에서 성막함으로써 보호막으로 한다. 그리고, 그 위에 포토레지스트(31)를 형성한 후 질화실리콘막(SiNx)을 패터닝하고, 예를 들어 건식 에칭에 의해 상기 질화실리콘막(SiNx)에 콘택트 홀(32)을 형성한 후, 또한 질화실리콘의 에칭에 필요로 하는 시간에 부가하여 100％ 정도의 오버 에칭을 행한다. 이 처리에서, 알루미늄 합금 적층 배선막의 표면도 10㎚ 정도로 에칭된다.
그 후, 도 21에 도시한 바와 같이, 예를 들어 산소 플라즈마에 의한 애싱 공정을 거쳐 상기와 마찬가지로 아민계 박리액 등을 사용하여 포토레지스트(31)의 박리 처리를 행한 후, 예를 들어 스패터링에 의해 막 두께 100㎚ 정도의 ITO막 또는 IZO막을 성막한다. ITO막 또는 IZ0막을 성막할 때에 챔버 내에서, 습식 에칭에 의해 패터닝하여 투명 도전막(화소 전극)(5)을 형성한다. 이 처리에서, 드레인 전 극(29)은 투명 도전막(화소 전극)(5)에 직접 접촉된 상태로 된다.
그 후, 트랜지스터의 특성을 안정시키기 위해, 예를 들어 350℃ 정도에서 1시간 정도 어닐하면, 제2 실시예에 관한 폴리실리콘 TFT 어레이 기판이 완성된다.
상술한 제2 실시예에 관한 TFT 어레이 기판, 및 상기 TFT 어레이 기판을 구비한 액정 표시 장치에 따르면, 앞서 설명한 제1 실시예와 같은 효과가 얻어진다.
또한, 상기 알루미늄 합금 적층 배선막의 제1 층(X)으로 되는 재료는, 비평형 상태에서 고용한 합금 성분의 일부 또는 전부를, 석출물, 금속간 화합물 혹은 농화층으로서 형성시켜 두는 것이 좋다.
상기 알루미늄 합금 적층 배선막을 형성하는 방법으로서는 증착법이나 스패터링법 등을 들 수 있으나, 이들 중에서도 특히 바람직한 것은 스패터링법이다.
그리고, 상기 알루미늄 합금 적층 배선막 상에 절연막을 형성하고, 상기 절연막에 콘택트 홀 에칭을 행한 후, 계속해서 알루미늄 합금 적층 배선막을 알루미늄 합금 표면으로부터 전술한 특허 문헌 4에 개시한 것과 마찬가지로 하여 라이트 에칭하고, 상기 알루미늄 합금 적층 배선막의 제1 층(X) 중에 비평형 상태에서 고용한 합금 성분의 일부 또는 전부의 석출물 혹은 금속간 화합물을, 알루미늄 합금 적층 배선의 표면에 분산 석출시키면, 그 위에 형성되는 투명 도전막의 접촉 저항을 보다 한층 저감할 수 있으므로 바람직하다.
이와 같이 얻어지는 TFT 어레이 기판을 사용하여, 상기 도 1에 도시한 바와 같은 평면 표시 디바이스로서의 액정 표시 장치를 완성시킨다.
즉, 상술한 바와 같이 하여 완성된 TFT 어레이 기판(도 5나 도 14)의 표면 에, 예를 들어 폴리이미드를 도포하고, 건조한 후 러빙 처리를 행하여 배향막을 형성한다.
한편, 상기 도 1에 도시한 바와 같은 대향 기판(2)은, 우선 글래스 기판에, 예를 들어 크롬을 매트릭스 형상으로 패터닝함으로써 차광막(9)을 형성하고, 상기 차광막(9)의 간극에, 수지제의 적, 청, 녹의 컬러 필터(8)를 형성한다. 이 차광막(9)과 컬러 필터(8) 상에, ITO와 같은 투명한 도전막을 공통 전극(7)으로서 배치함으로써 대향 전극(2)을 형성한다. 그리고, 상기 대향 전극(2)의 최상층에 예를 들어 폴리이미드를 도포하고, 건조한 후 러빙 처리를 행하여 배향막(11)을 형성한다.
그리고, 어레이 기판(1)과 대향 기판(2)의 배향막(11)이 형성되어 있는 면을 각각 대향 배치하고, 수지제 등의 밀봉재(16)에 의해 액정의 봉입구를 제거하여 2매의 기판을 접합한다. 이때 2매의 기판 사이에는, 스페이서(15)를 개재하는 등 하여 2매의 기판 사이의 갭을 대략 일정하게 유지한다.
이와 같이 하여 얻어지는 빈 셀을 진공 중에 배치하고, 봉입구를 액정에 침지한 상태에서 서서히 대기압으로 복귀시켜 감으로써, 빈 셀에 액정 분자를 포함하는 액정 재료를 주입하여 액정층을 형성하고, 봉입구를 밀봉한다. 마지막으로, 셀의 외측의 양면에 편광판(10)을 부착하여 액정 패널을 완성시킨다.
또한 상기 도 1에 도시한 바와 같이, 액정 표시 장치를 구동하는 드라이버 회로를 액정 패널에 전기적으로 접속하고, 액정 패널의 측부 혹은 이면부에 배치한다. 그리고, 액정 패널의 표시면을 규정하는 개구를 포함하는 프레임과, 면 광원 을 이루는 백라이트(22)와 도광판(20)과 보유 지지 프레임(23)에 의해 액정 패널을 보유 지지하면, 액정 표시 장치가 완성된다.
(제1 실시예)
다음에, 본 발명에서 특징지어지는 어레이 기판 상의 알루미늄 합금 적층 배선막의 구체적인 실시예에 대해, 2층 구조로 이루어지는 알루미늄 합금 적층 배선막의 전기 저항률, 투명 도전막과 알루미늄 합금 적층 배선막 사이의 접촉 저항, 내열성, 미세 가공성의 측정 결과를 표 1에 나타낸다.
실험 조건은 하기와 같다.
1) 제2 층(Y)으로서는 순 알루미늄을 사용하고, 제1 층(X)으로서는, 내열성이 우수하고, 또한 투명 도전막과 직접 전기적으로 접촉 가능한 알루미늄 합금인 상기 원소군(Q) 또는 원소군(Q')으로부터 선택되는 적어도 1종의 원소를 소정량 포함하고, 또한 상기 원소군(R)으로부터 선택되는 적어도 1종의 원소를 소정량 함유하는 알루미늄 합금을 사용하여, 스패터링법에 의해 제1 층(X)과 제2 층(Y)으로 이루어지는 적층막을 제작했다. 배선막의 두께는 적층 구조 전체에서 약 300㎚ 일정하게 했다.
스패터링 장치로서는 시마쯔세이사꾸쇼제의 상품명「HSM-552」를 사용하고, DC 마그네트론 스패터링법(배압 : 0.27 × 10-3㎩ 이하, Ar 가스압 : 0.27㎩, Ar 가스 유량 : 30sc㎝, 스패터 파워 : DC260W, 극간 거리 : 50.4㎜, 기판 온도 : 실온)에 의해, 글래스 기판(코닝사제의 #1737, 사이즈는, 전기 저항률과 내열성의 평가 용이 직경 50.8㎜ × 두께 0.7㎜, 접촉 저항률 평가용이 직경 101.6㎜ × 두께 0.7㎜) 상에 순 알루미늄막(두께 약 100㎚)과 알루미늄 합금막(두께 약 300㎚)으로 이루어지는 적층 배선막을 형성했다.
2) 제1 층(X)의 합금 성분은 표 1에 나타내는 바와 같이 했다.
3) 전기 저항률의 측정 : 각 알루미늄 합금 적층 배선막의 제작 후, 포토리소그래피ㆍ습식 에칭에 의해 전기 저항률 측정용의 패턴을 제작하고, 성막 후에 350℃에서 1시간 열처리한 후의 전기 저항률을 직류 4탐침법에 의해 측정했다. 그리고, 배선 전체의 전기 저항률이 4.5μΩㆍ㎝를 초과하는 것을 (× : 불량), 4.5μΩㆍ㎝ 이하이고 4.0μΩㆍ㎝ 초과인 것을 (○ : 양호), 4.0μΩㆍ㎝ 이하인 것을 (◎ : 우량)으로 했다.
4) 투명 도전막(ITO)과의 접촉 저항의 측정 : 접촉 저항의 측정은, 도 22의 (a)에 도시한 같은 캘빈 패턴을 하기와 같이 제작하여 행했다. 즉, 도 22의 (b)는 도 22의 (a)의 X-X 단면도이나, 이 도 22의 (b)에 도시한 바와 같이, 글래스 기판 대신에, 기판과 절연을 취하기 위해, 표면에 두께 400㎚인 산화막(SiO2 산화막)을 형성한 실리콘 웨이퍼(41)를 사용하고, 순 알루미늄 박막으로 이루어지는 제2 층[42(Y)]을 스패터링법에 의해 200㎚ 정도 성막하고, 또한 그 상부에, 표 1의 성분 조성의 제1 층[42(X)]을 100㎚ 정도 스패터링법에 의해 성막하고, 전체 막 두께를 300㎚로서, 그 후 패터닝한다. 그 후, CVD법에 의해 두께 300㎚의 층간 절연막(SiNx)(43)을 성막한 후, 그 상태로 진공의 성막 챔버 내에서 1시간 열처리를 행 한 후 취출했다. 그 후, 포토리소그래피에 의해 한 변이 10㎛인 정방 형상의 콘택트 홀을 패터닝하고, 삼코사제 RIE(Reactive Ion Etching) 에칭 장치를 사용하여, 불소계 플라즈마로 에칭함으로써 콘택트 홀(44)을 형성했다. 이때, 층간 절연막의 에칭 시간을 연장하고, 시간 환산으로 100％의 오버 에칭을 행했다. 이 처리에서 알루미늄 합금 적층 배선막의 표층은 두께 약 10㎚ 제거되었다.
그 후, 산소 플라즈마 애싱, 박리액에 의한 레지스트 박리를 행했다. 또한 박리액으로서는, 도꾜오우까사제의「박리액 TOK106」을 사용하고, 70℃에서 10분간 세정했다. 이때, 알루미늄 합금 적층 배선막(42)의 표층에 형성된 불화물이나 산화물, 탄소 등의 컨테미네이션이 제거된다(두께로 약 수㎚). 그리고, 화소 전극(투명 도전막)(45)으로서, 산화인듐에 10질량％의 산화주석을 가한 산화인듐주석(ITO)을 스패터링에 의해 200㎚ 성막했다. 성막 분위기에 산소를 첨가하여 ITO 성막을 행했다. 구체적으로는, Ar/O2 = 30/0.2sc㎝, 가스압 : 2mTorr, 스패터 파워 DC : 150W로 성막을 행하고, 전기 저항률이 2 × 10-4Ωㆍ㎝ 정도의 전기 저항률의 ITO막을 스패터링에 의해 성막했다. 그리고 패터닝을 행하고, 화소 전극(ITO막)(45)을 형성했다.
다음에 접촉 저항의 측정에는, 4 단자의 메뉴얼 프로버와 반도체 파라미터 애널라이저「HP4156A」(휴렛팩커드제)를 사용했다. 이 측정에서는, 알루미늄 합금 적층 배선막(42)의 1 단자[도 22의 (a) I1]와 ITO막(45)의 1 단자[도 22의 (a)의 I2] 사이에서 전류를 흘리고, 타단자 사이의 전압[도 22의 (a)의 V3, V4]을 측정했 다. 그리고, 전압을 측정한 2 단자 사이의 전위차 ΔV = (V3 - V4)를 구하고, R(접촉 저항) = ΔV/I2로부터 접촉 저항을 구했다. 이 방법에 따르면, 배선 저항의 영향을 제외한 ITO막/Al 합금 적층 배선막의 접합 부분의 순수한 전기 저항률(접촉 저항)을 측정할 수 있다.
또한, 접촉 저항의 평가는, 200Ω 이하인 것을 (◎ : 우량), 200Ω을 초과하고 500Ω 이하인 것을 (○ : 양호), 500Ω을 초과하는 것을 (× : 불량)으로 했다.
5) 내열성 시험 : 알루미늄 합금 적층 배선막의 내열성을 조사하기 위해, 각 알루미늄 합금 적층 배선막을 제작한 후, 포토리소그래피ㆍ습식 에칭에 의해 배선 패턴을 형성하고, 계속해서, 350℃에서 1시간의 열처리를 가한 후, 배선막 표면에 발생하는 힐록이라 불리는 볼록 형상 결함의 개수를 광학 현미경에 의해 관찰했다. 그리고, 1㎡당 힐록의 개수가 109개 미만인 것을 (○ : 양호), 그것 이상인 것을 (× : 불량)으로 평가했다.
6) 또한 미세 가공성은, 알루미늄 합금 적층 배선막을, 염소계 플라즈마를 사용하여 건식 에칭하여 배선 형상으로 패터닝한 것(레지스트가 남아 있는 상태의 것)에 대해, SEM을 사용하여, 상기 알루미늄 합금 적층 배선의 단면 형상과 에칭 잔사를 관찰하여 평가했다. 상세하게는, 도 23과 같이, 배선과 배선 사이의 홈(배선 패턴의 존재하지 않는 부위)에 배선 재료인 에칭 잔사가 없는 경우를 (○ : 양호), 도 24와 같이, 입상으로 보이는 에칭 잔사가 존재하는 경우를 (× : 불량)으로 평가했다.
그리고, 전기 저항률, 접촉 저항, 내열성, 미세 가공성 모두가 ◎인 것은 ◎로 종합 평가하고, 적어도 1개가 ○인 것은 ○, 1 이상의 ×가 있는 것은 ×로 종합 평가했다.
표 1은, 제1 층(X) 구성재로서 Al-원소군(Q) 또는 원소군(Q')-0.35원자％ La 합금을 사용했을 때에, 원소군(Q) 또는 원소군(Q')의 함유량이 전기 저항률, 접촉 저항, 내열성, 미세 가공성에 미치는 영향을 나타내고 있다. 제1 층(X)의 막 두께는 100㎚로 하고, 제2 층(Y)에는 순 알루미늄 또는 표 1에 나타내는 조성의 알루미늄 합금을 사용하고, 적층 배선막 전체의 두께는 300㎚ 일정하게 하고 있다.
참고로, 종래부터 사용되고 있는 배선 구조를 모의하여, 제1 층으로서 배리어 메탈층(Mo)을 형성하고, 또한 제2 층으로서 Al-2원자％ Nd를 형성한 경우에 대해서도 평가를 행했다.
Figure 112009014898968-pct00001
표 1에 나타낸 바와 같이, 원소군(Q) 또는 원소군(Q')의 함유율이 0.1원자％ 미만에서는, ITO와의 접촉 저항이 높아져, 실용에 적합하지 않다. 또한, 원소군(Q) 또는 원소군(Q')의 함유량이 6원자％를 초과하면, 배선재로서의 전기 저항률이 커져, 본 발명에서 의도하는 레벨의 전기 저항률을 얻을 수 없게 된다.
다음에 표 2, 표 3은 제1 층(X)으로서 Al-2원자％ Ni-원소군(R) 합금에 있어서, 원소군(R)의 종류와 함유량이, 전기 저항률, 접촉 저항, 내열성, 미세 가공성에 미치는 영향을 나타내고 있다. 제1 층(X)의 막 두께는 100㎚, 제2 층(Y)은 순 알루미늄 또는 표 3에 나타내는 조성의 알루미늄 합금으로 하고, 적층 배선막 전체의 두께는 300㎚ 일정하게 했다.
참고로, 종래부터 사용되고 있는 배선 구조를 모의하여, 제1 층으로서 배리어 메탈층(Mo)을 형성하고, 또한 제2 층으로서 Al-2원자％ Nd를 형성한 경우에 대해서도 평가를 행했다.
표 2, 표 3으로부터도 명백한 바와 같이, 원소군(R)에 대해서는 모두 유사한 경향을 나타내고 있고, 원소군(R)의 함유량이 0.1원자％ 미만에서는, 내열성이 불충분하여 실용에 적합하지 않다. 또한, 원소군(R)의 함유량이 6원자％를 초과하면 미세 가공성이 떨어진다.
Figure 112009014898968-pct00002
Figure 112009014898968-pct00003
표 4, 표 5, 표 6은 원소군(Q) 또는 원소군(Q'), 원소군(R)의 다양한 조합[각 함유량은, 원소군(Q) 또는 원소군(Q') ; 2원자％, 원소군(R) ; 0.35원자％로 공통]에 있어서, 제1 층(X)과 제2 층(Y)의 막 두께가, 적층막으로서의 전기 저항률, 접촉 저항, 내열성, 미세 가공성에 미치는 영향을 나타내고 있다. 어느 조성에 있어서도, 제1 층(X)이 두꺼울수록 내열성은 향상하고, ITO막과의 접촉 저항은 안정화되는 경향을 나타내고 있다. 또한 제1 층(X)의 막 두께를 얇게 하면 배선의 전기 저항률은 감소하나, 지나치게 얇게 하면 내열성이 악화 경향으로 된다. 따라서, 제1 층(X)의 막 두께는 본 발명에 있어서의 필수의 요건은 아니나, 본 발명의 특징을 더 확실하게 발휘시키기 위해서는, 제1 층(X)의 상기 적합 막 두께를 만족하도록 조정하는 것이 좋다.
Figure 112009014898968-pct00004
Figure 112009014898968-pct00005
Figure 112009014898968-pct00006
상기는, 원소군(Q) 또는 원소군(Q'), 원소군(R)의 종류나 함유율, 제1 층(X)과 제2 층(Y)의 막 두께 비율 등에 대한 실험 결과를 나타냈으나, 이들 실험에 의해 확인된 원소군(Q) 또는 원소군(Q'), 원소군(R)의 종류나 함유율, 제1 층(X)의 막 두께가 모두 적합 요건을 만족하는 알루미늄 적층 합금 배선막을 사용하여 액정 표시 장치를 시험 제작한 결과, 제조 수율ㆍ표시 품위 모두 종래 ITO-배리어 메탈-합금의 조합, 및 ITO-Al 합금 단층막의 조합에 비해, 모두 동등 이상의 성능이 얻어지는 것이 확인되었다.
또한, 표 4에 있어서의, 제1 층(X)의 조성이 Al-2Ni-0.35La이고 제1 층(X)의 막 두께가 10㎚인 예는, 접촉 저항이 표 4의 다른 예보다도 높게 되어 있으나, 이것은, 상기 오버 에칭에 의해 제2 층(순 알루미늄막)이 노출되어 있는 상태에 있기 때문이라고 생각된다.
이와 같이 하여 본 발명에 따르면, 원소군(Q) 또는 원소군(Q'), 원소군(R)의 종류나 함유율[바람직하게는 제1 층(X)의 막 두께도]을 특정함으로써, 상부 배리어 메탈의 생략이 가능해지고, 우수한 내열성을 확보하면서 저전기 저항률로, 안정적으로 ITO막과의 전기적인 직접 접촉을 실현할 수 있는 것이 확인되었다.
(제2 실시예)
또한, 본 발명에서 특징지어지는 어레이 기판 상의 알루미늄 합금 적층 배선막의 구체적인 실시예에 대해, 2층 구조로 이루어지는 알루미늄 합금 적층 배선막이 약액 내성(알칼리 용액에 의한 부식 내성)의 평가 결과를, 전기 저항률, 투명 도전막(ITO막)과 알루미늄 합금 적층 배선막 사이의 접촉 저항, 및 내열성과 함께 표 7에 나타낸다.
실험 조건은 하기와 같다.
1) 제2 층(Y)에 순 알루미늄을 사용하고, 제1 층(X)에는 내열성이 우수하고, 또한 투명 도전막과 직접 전기적으로 접촉 가능한 알루미늄 합금인 상기 원소군(Q')으로부터 선택되는 적어도 1종의 원소를 소정량 포함하고, 또한 상기 원소군(R1)으로부터 선택되는 적어도 1종의 원소를 소정량 포함하고, 또한 상기 원소군(R2)으로부터 선택되는 적어도 1종의 원소를 소정량 함유하는 알루미늄 합금을 사용하여, 상기 제1 실시예와 마찬가지로 스패터링법에 의해 제1 층(X)과 제2 층(Y)으로 이루어지는 적층막을 제작했다. 배선막의 두께는 적층 구조 전체에서 약 300㎚ 일정하게 했다.
2) 제1 층(X)의 합금 성분은 표 7에 나타내는 바와 같이 했다.
3) 약액 내성 시험(알칼리 부식 시험) : 본 실시예에서는, 포토레지스트 박리액의 세정 공정을 모의하고, 아민계 포토레지스트와 물을 혼합한 알카리성 수용액에 의한 부식 실험을 행했다. 상세하게는, 도꾜오우까고교오 가부시끼가이샤제의 아민계 레지스트 박리액「TOK106」수용액을 pH10으로 조정한 것(액온 25℃)을 준비하고, 이것에, 350℃에서 30분간의 열처리를 미리 행한 상기 알루미늄 합금과 순 알루미늄과의 적층막을 300초간 침지시켰다. 그리고, 침지 후의 막 표면에 보여지는 크레이터 형상의 부식(공식) 자국의 개수를 조사하여 내식성을 평가했다. 상세하게는, 막 표면에 공식수가 1㎡당 7 × 109개 미만인 것을 (◎ : 우량), 7 × 109개 이상 30 × 109개 미만인 것을 (○ : 양호), 30 × 109개 이상인 것을 (× : 불량)으로 평가했다.
4) 전기 저항률, 투명 도전막(ITO막)과 알루미늄 합금 적층 배선막 사이의 접촉 저항, 및 내열성은, 상기 제1 실시예와 마찬가지로 하여 평가했다.
Figure 112009014898968-pct00007
표 7의 결과에 따르면, 원소군(R1)에 부가하여 원소군(R2)을 포함하는 알루미늄 합금 배선막을 형성하면, 배선의 전기 저항성이나 내열성을 열화시키지 않고, 또한 ITO막-알루미늄 합금 적층 배선막 사이의 접촉 저항을 억제하면서(계면 전도 특성을 열화시키지 않고), 강 알칼리 용액에 노출된 경우의 부식 내성(약액 내성)을 향상시키는 것이 가능한 것이 확인되었다.
본 발명을 특정의 형태를 참조하여 상세하게 설명했으나, 본 발명의 정신과 범위를 떨어지지 않고 다양한 변경 및 수정이 가능한 것은, 당업자에 있어서 명백하다.
또한, 본 출원은 2006년 9월 15일자로 출원된 일본 특허 출원(일본 특허 출원 제2006-251473호), 및 2007년 8월 10일자로 출원된 일본 특허 출원(일본 특허 출원 제2007-210218호)을 기초로 하고 있고, 그 전체가 인용에 의해 원용된다.
또한, 여기에 인용되는 모든 참조는 전체적으로 도입된다.
본 발명에 따르면, 배선막 구조로서 높은 내열성을 갖고, 또한 투명 도전막과 직접 접촉 가능한 알루미늄 합금으로 이루어지는 제1 층(X)과, 순 알루미늄 또는 전술한 제1 층(X)의 알루미늄 합금보다도 전기 저항률이 작은 알루미늄 합금으로 이루어지는 제2 층(Y)을 포함하는 적층 구조로 함으로써, 배선막 전체적으로 저전기 저항률을 유지하면서, 높은 내열성과 형상 특성을 확보하고, 또한 알루미늄 합금 적층 배선막과 투명 도전막을 직접 접촉시킬 수 있다. 또한 본 발명에서 특징지어지는 적층 구조의 알루미늄 합금 배선막은, 동종의 순 알루미늄 또는 알루미늄 합금을 적층한 구조이기 때문에, 에칭 속도에 극단적인 차이가 없어, 패턴 형성이 용이하고 미세 가공성도 우수하다.
또한, 제1 층(X)의 구성 재료로서, 특정의 원소군(R2)의 적어도 1종의 원소를 함유시킴으로써, 표시 장치의 제조 과정에 있어서, 알루미늄 합금 배선막의 부식을 억제하여 표시 품위의 양호한 표시 장치를 제조할 수 있다.

Claims (9)

  1. 글래스 기판 상에, 투명 도전막과 박막 트랜지스터를 전기적으로 접속하는 알루미늄 합금 배선막이 배치된 표시 장치에 있어서,
    상기 알루미늄 합금 배선막은,
    Ni, Ag, Zn, Cu로 이루어지는 원소군(Q)으로부터 선택되는 1종 또는 2종의 원소를 0.1 내지 6원자％ 포함하고, 또한 희토류 원소, Mg, Mn, V, Pt, Cr, Ru, Rh, Pd, Ir, W, Ti, Zr, Nb, Hf, Ta, Sn, Fe로 이루어지는 원소군(R)으로부터 선택되는 1종 또는 2종의 원소를 0.1 내지 6원자％ 포함하는 알루미늄 합금으로 이루어지는 제1 층(X)과,
    순 알루미늄 또는 상기 제1 층(X)보다도 전기 저항률이 낮은 알루미늄 합금으로 이루어지는 제2 층(Y)을 포함하는 적층 구조를 갖고, 제1 층(X)이 투명 도전막과 직접 접하고 있는, 표시 장치.
  2. 글래스 기판 상에, 투명 도전막과 박막 트랜지스터를 전기적으로 접속하는 알루미늄 합금 배선막이 배치된 표시 장치에 있어서,
    상기 알루미늄 합금 배선막은,
    Ni, Ag, Zn, Cu, Co로 이루어지는 원소군(Q')으로부터 선택되는 1종 또는 2종의 원소를 0.1 내지 6원자％ 포함하고, 또한 희토류 원소, Mg, Mn, V, Pt, Cr, Ru, Rh, Pd, Ir, W, Ti, Zr, Nb, Hf, Ta, Sn, Fe로 이루어지는 원소군(R)으로부터 선택되는 1종 또는 2종의 원소를 0.1 내지 6원자％ 포함하는 알루미늄 합금으로 이루어지는 제1 층(X)과,
    순 알루미늄 또는 상기 제1 층(X)보다도 전기 저항률이 낮은 알루미늄 합금으로 이루어지는 제2 층(Y)을 포함하는 적층 구조를 갖고, 제1 층(X)이 투명 도전막과 직접 접하고 있는, 표시 장치.
  3. 글래스 기판 상에, 투명 도전막과 박막 트랜지스터를 전기적으로 접속하는 알루미늄 합금 배선막이 배치된 표시 장치에 있어서,
    상기 알루미늄 합금 배선막은,
    Ni, Ag, Zn, Cu, Co로 이루어지는 원소군(Q')으로부터 선택되는 1종 또는 2종의 원소를 0.1 내지 6원자％ 포함하고, 또한 희토류 원소군(R1)으로부터 선택되는 1종 또는 2종의 원소와, Mg, Mn, V, Pt, Cr, Ru, Rh, Pd, Ir, W, Ti, Zr, Nb, Hf, Ta, Sn, Fe로 이루어지는 원소군(R2)으로부터 선택되는 1종 또는 2종의 원소를, 희토류 원소군(R1)과 원소군(R2)의 합계로 0.1 내지 6원자％ 포함하는 알루미늄 합금으로 이루어지는 제1 층(X)과,
    순 알루미늄 또는 상기 제1 층(X)보다도 전기 저항률이 낮은 알루미늄 합금으로 이루어지는 제2 층(Y)을 포함하는 적층 구조를 갖고, 제1 층(X)이 투명 도전막과 직접 접하고 있는, 표시 장치.
  4. 제3항에 있어서, 상기 희토류 원소군(R1)은 La, Gd, Y, Nd, Dy로 이루어지는, 표시 장치.
  5. 제3항에 있어서, 상기 원소군(R2)은 Cr, Ti, Zr, Nb, Ta로 이루어지는, 표시 장치.
  6. 제4항에 있어서, 상기 원소군(R2)은 Cr, Ti, Zr, Nb, Ta로 이루어지는, 표시 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 층(X)의 막 두께가 20㎚ 이상인, 표시 장치.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 알루미늄 합금 배선막은, 제1 층(X)과 제2 층(Y)을 포함하는 적층 배선 전체의 전기 저항률이 4.5μΩㆍ㎝ 이하인, 표시 장치.
  9. 제7항에 있어서, 상기 알루미늄 합금 배선막은, 제1 층(X)과 제2 층(Y)을 포함하는 적층 배선 전체의 전기 저항률이 4.5μΩㆍ㎝ 이하인, 표시 장치.
KR1020097005091A 2006-09-15 2007-09-13 표시 장치 KR101065130B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-251473 2006-09-15
JP2006251473 2006-09-15
JP2007210218A JP2008098611A (ja) 2006-09-15 2007-08-10 表示装置
JPJP-P-2007-210218 2007-08-10

Publications (2)

Publication Number Publication Date
KR20090052351A KR20090052351A (ko) 2009-05-25
KR101065130B1 true KR101065130B1 (ko) 2011-09-16

Family

ID=39183840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097005091A KR101065130B1 (ko) 2006-09-15 2007-09-13 표시 장치

Country Status (6)

Country Link
US (1) US8044399B2 (ko)
JP (1) JP2008098611A (ko)
KR (1) KR101065130B1 (ko)
CN (1) CN101512622B (ko)
TW (1) TW200820330A (ko)
WO (1) WO2008032786A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9809460B2 (en) 2014-07-04 2017-11-07 Samsung Electronics Co., Ltd. Electrically conductive thin films containing Re2C

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US20100328247A1 (en) * 2008-02-22 2010-12-30 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Touch panel sensor
JP2010123754A (ja) * 2008-11-19 2010-06-03 Kobe Steel Ltd 表示装置およびその製造方法
CN101918888B (zh) * 2008-03-31 2013-07-31 株式会社神户制钢所 显示装置、其制造方法及溅射靶
JP2009282504A (ja) * 2008-03-31 2009-12-03 Kobe Steel Ltd 表示デバイス
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
WO2009131169A1 (ja) * 2008-04-23 2009-10-29 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5584436B2 (ja) * 2008-07-03 2014-09-03 株式会社神戸製鋼所 薄膜トランジスタ基板の製造方法
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
TWI606592B (zh) * 2008-09-01 2017-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2010103510A (ja) * 2008-09-29 2010-05-06 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
JP5308760B2 (ja) * 2008-09-30 2013-10-09 株式会社日立製作所 表示装置
JP5357515B2 (ja) * 2008-11-05 2013-12-04 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010134458A (ja) * 2008-11-05 2010-06-17 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5368806B2 (ja) * 2009-01-13 2013-12-18 株式会社神戸製鋼所 表示装置用Ａｌ合金膜および表示装置
US20110198602A1 (en) * 2008-11-05 2011-08-18 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Aluminum alloy film for display device, display device, and sputtering target
JP2012043821A (ja) * 2008-12-16 2012-03-01 Sharp Corp 配線構造体、半導体素子、配線基板、表示用パネル及び表示装置
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
TWI383232B (zh) 2009-03-19 2013-01-21 Au Optronics Corp 薄膜電晶體陣列基板
JP5504692B2 (ja) * 2009-05-18 2014-05-28 東ソー株式会社 防食剤及びその用途
KR101156428B1 (ko) * 2009-06-01 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 소자
KR101361303B1 (ko) 2009-07-27 2014-02-11 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
JP2011040593A (ja) * 2009-08-12 2011-02-24 Seiko Epson Corp 半導体装置ならびに半導体装置の製造方法
US10288632B2 (en) 2009-09-21 2019-05-14 Pocared Diagnostics Ltd. System for conducting the identification of bacteria in biological samples
KR101097316B1 (ko) 2009-10-12 2011-12-23 삼성모바일디스플레이주식회사 유기 발광 소자
JP5179604B2 (ja) * 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
JP2011222567A (ja) * 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
WO2012008346A1 (ja) * 2010-07-14 2012-01-19 アルプス電気株式会社 入力装置及びその製造方法
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP5865634B2 (ja) * 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
CN103229301B (zh) * 2011-11-29 2017-02-08 株式会社日本有机雷特显示器 薄膜晶体管以及薄膜晶体管的制造方法
JP2014178559A (ja) * 2013-03-15 2014-09-25 Pixtronix Inc 表示装置
US20140303916A1 (en) * 2013-04-04 2014-10-09 Brigham Young University Four-line electrical impedance probe
US20160345425A1 (en) * 2014-02-07 2016-11-24 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Wiring film for flat panel display
CN104962871B (zh) * 2015-05-25 2018-04-27 同济大学 一种高导电性铝合金薄膜及其制备方法
US9666615B2 (en) 2015-10-20 2017-05-30 International Business Machines Corporation Semiconductor on insulator substrate with back bias
KR102637849B1 (ko) * 2017-11-28 2024-02-19 삼성디스플레이 주식회사 도전 패턴, 이를 포함하는 표시장치 및 도전 패턴의 제조 방법
KR102398578B1 (ko) * 2017-12-04 2022-05-16 아크소프트 코포레이션 리미티드 지문인식 기능을 구비한 디스플레이
CN110468312B (zh) * 2019-09-26 2021-03-23 常州斯威克新材料科技有限公司 一种光伏反光膜用耐腐蚀铝合金靶材及其制备方法和铝合金薄膜
WO2022004491A1 (ja) * 2020-06-30 2022-01-06 株式会社アルバック 金属配線構造体、金属配線構造体の製造方法及びスパッタリングターゲット
CN113219718B (zh) * 2021-04-21 2022-04-19 惠科股份有限公司 显示面板的背光模组和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001350159A (ja) 2000-06-06 2001-12-21 Hitachi Ltd 液晶表示装置及びその製造方法
JP2004214606A (ja) 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459852A (en) * 1987-08-31 1989-03-07 Ricoh Kk Wiring structure of integrated circuit
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP2813234B2 (ja) * 1990-05-16 1998-10-22 日本電信電話株式会社 配線構造
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP2002299630A (ja) * 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd ＭｏＷ／ＡｌまたはＡｌ合金／ＭｏＷの積層薄膜を用いた薄膜トランジスタおよび薄膜トランジスタアレイとその製造方法
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
JP2006126255A (ja) * 2004-10-26 2006-05-18 Mitsubishi Electric Corp 電気光学装置、液晶表示装置及びそれらの製造方法
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001350159A (ja) 2000-06-06 2001-12-21 Hitachi Ltd 液晶表示装置及びその製造方法
JP2004214606A (ja) 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9809460B2 (en) 2014-07-04 2017-11-07 Samsung Electronics Co., Ltd. Electrically conductive thin films containing Re2C

Also Published As

Publication number Publication date
TW200820330A (en) 2008-05-01
CN101512622A (zh) 2009-08-19
KR20090052351A (ko) 2009-05-25
JP2008098611A (ja) 2008-04-24
CN101512622B (zh) 2012-08-15
TWI368264B (ko) 2012-07-11
US20100163877A1 (en) 2010-07-01
US8044399B2 (en) 2011-10-25
WO2008032786A1 (fr) 2008-03-20

Similar Documents

Publication Publication Date Title
KR101065130B1 (ko) 표시 장치
KR100600229B1 (ko) 전자 디바이스와 그의 제법, 및 스퍼터링 타겟
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
KR100720204B1 (ko) 표시장치 및 그의 제조방법
JP4541787B2 (ja) 表示デバイス
JP4117001B2 (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
KR101002521B1 (ko) Ａｌ합금막을 이용한 저접촉 전기 저항형 전극 및 그 제조방법 및 표시 장치
US6731364B2 (en) Liquid crystal display device
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR20080114573A (ko) 표시 장치 및 표시 장치의 제조 방법
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
JP5215620B2 (ja) 半導体デバイス、表示装置及び半導体デバイスの製造方法
TWI395333B (zh) An aluminum alloy film for a display device, a display device, and a sputtering target
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2008124499A (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2011209756A (ja) 表示デバイスおよびその製法、ならびにスパッタリングターゲット
JP2009010053A (ja) 表示装置およびスパッタリングターゲット
JP4886285B2 (ja) 表示デバイス
JP5096522B2 (ja) 表示デバイス
JP2006339666A (ja) アルミニウム合金膜形成用スパッタリングターゲット

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20090312

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101123

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110708

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110907

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110907

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140825

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150819

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160804

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160804

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170818

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180816

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20200819

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220618