[go: up one dir, main page]

JP4355743B2 - Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット - Google Patents

Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット Download PDF

Info

Publication number
JP4355743B2
JP4355743B2 JP2007311992A JP2007311992A JP4355743B2 JP 4355743 B2 JP4355743 B2 JP 4355743B2 JP 2007311992 A JP2007311992 A JP 2007311992A JP 2007311992 A JP2007311992 A JP 2007311992A JP 4355743 B2 JP4355743 B2 JP 4355743B2
Authority
JP
Japan
Prior art keywords
wiring film
alloy
film
atomic
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007311992A
Other languages
English (en)
Other versions
JP2008166742A (ja
Inventor
綾 日野
勝文 富久
裕史 後藤
隆 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2007311992A priority Critical patent/JP4355743B2/ja
Publication of JP2008166742A publication Critical patent/JP2008166742A/ja
Application granted granted Critical
Publication of JP4355743B2 publication Critical patent/JP4355743B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/06—Alloys based on copper with nickel or cobalt as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Conductive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、液晶ディスプレイ、有機ＥＬディスプレイ等のフラットパネルディスプレイ用のＴＦＴ素子を構成するＣｕ合金配線膜と、そのＣｕ合金配線膜を用いて作製されるフラットパネルディスプレイ用ＴＦＴ素子と、そのＣｕ合金配線膜の作製に用いられるＣｕ合金スパッタリングターゲットに関するものである。
近年幅広く採用され始めたフラットパネルディスプレイの代表である液晶ディスプレイについて説明する。液晶ディスプレイは、携帯電話から１００インチを超す大型テレビに至るまで広範囲に用いられているが、その液晶ディスプレイは、画素の駆動方法によって、単純マトリックス型液晶ディスプレイとアクティブマトリックス型液晶ディスプレイに分類される。それらの液晶ディスプレイのうちスイッチング素子として薄膜トランジスタ（Thin Film Transistor;明細書中ではＴＦＴと記載する。）を組み込んだアクティブマトリックス型液晶ディスプレイは、画質が高品質で高速の動画にも対応できるため、現在液晶ディスプレイの主流となっている。
アクティブマトリックス型液晶ディスプレイの液晶表示デバイスは、ガラス製のＴＦＴモジュール基板と、そのＴＦＴモジュール基板に対向して配置されたガラス製の対向基板と、ＴＦＴモジュール基板と対向基板の間に配置され光変調層として機能する液晶層により構成されている。なお、以下明細書中の説明では、液晶表示デバイスのＴＦＴモジュール基板（ガラス基板）側を下、対向基板側を上として説明する。
図１には、この液晶表示デバイスを構成するフラットパネルディスプレイ用ＴＦＴ素子１の断面構造を示すが、ガラス基板（ＴＦＴモジュール基板）３の上面には、配線膜２、透明導電膜（透明画素電極膜）５、ＴＦＴ６等が設けられている。透明導電膜５は、酸化インジウム錫（Indium Tin Oxide：ＩＴＯ）薄膜や、酸化インジウム亜鉛（Indium Zinc Oxide：ＩＺＯ）薄膜等である。又、ガラス基板（ＴＦＴモジュール基板）３は、タブテープを介して連結されたドライバ回路と制御回路によって駆動される。
以下、図示を省略したが、対向基板のＴＦＴモジュール基板側を向く下面には、その全面に設けられた共通電極と、前記透明導電膜に対向する位置に配置されたカラーフィルタと、前記ＴＦＴ等に対向する位置に配置された遮光膜が設けられている。更には、前記液晶層に含まれる液晶分子を所定の向きに配向させるための配向膜が設けられている。又、ＴＦＴモジュール基板の下面側と対向基板の上面側には、夫々偏光板が設けられている。
このようにして構成された液晶表示デバイスの下部にはバックライトが設けられており、この光がＴＦＴモジュール基板側から対向基板側へと通過する。液晶ディスプレイでは、液晶層の各単位画素において、対向基板と透明導電膜（透明画素電極膜）との間の電界が、ＴＦＴによって制御され、その電界によって液晶層における液晶分子の配向が変化し、液晶層を通過する光が変調（遮光や透光）される。これにより対向基板を透過する光の透過量が制御されて画像として表示されることとなる。
図１に示すように、従来のフラットパネルディスプレイ用ＴＦＴ素子１は、ＴＦＴモジュール基板３の上面に、アルミニウム合金膜から成る配線膜（走査線）２が設けられており、その配線膜２の一部はＴＦＴ６のＯＮ／ＯＦＦを制御するゲート電極７として機能する。又、配線膜２を被覆するようにして設けられたゲート絶縁膜８の上面には配線膜２と直交するようにアルミニウム合金膜から成る信号線９が設けられている。その信号線９の一部はＴＦＴ６のソース電極１０として機能する。ゲート絶縁膜８上の画素領域には、例えばＩＴＯより成る透明導電膜（透明画素電極膜）５が設けられている。ゲート絶縁膜８の上面に設けられたアルミニウム合金膜から成るＴＦＴ６のドレイン電極１１は、前記透明導電膜５と電気的に接触している。
まず、配線膜２を経由してゲート電極７にゲート電圧を印加すると、ＴＦＴ６がＯＮ状態となり、予め信号線９に印加されていた駆動電圧がソース電極１０からドレイン電極１１を経由して透明導電膜５に印加され、その透明導電膜５に所定レベルの駆動電圧が印加されると、透明導電膜５と対向基板の共通電極との間に十分な電位差が発生し、液晶層に含まれる液晶分子が配向して光変調が生じる。
以上説明したように、従来のゲート電極を含む配線膜等の配線部はＭｏやＣｒのような高融点金属膜やアルミニウム合金膜で形成されていた。しかし、液晶ディスプレイが、大型化、高画質化するにつれて配線膜の電気抵抗が増大し、信号遅延、電力損失等といった問題が顕在化しており、アルミニウム（Ａｌ）より低電気抵抗率の銅（Ｃｕ)が注目されている。
因みに、従来材として用いられているＡｌ−２原子％Ｎｄ薄膜の真空中３５０℃３０分熱処理後の電気抵抗率は４．１×１０−６Ω・ｃｍ、Ｃｕ薄膜の真空中３５０℃３０分熱処理後の電気抵抗率は２．０×１０−６Ω・ｃｍである。Ａｌ配線膜はガラス基板に直接形成しても剥離などの問題を生じないが、ガラス基板上にＣｕ配線膜を形成すると、ガラスとＣｕの密着性が低いために、Ｃｕ配線膜がガラス基板から剥離するという問題があった。
その問題を解消するための特許出願として、特許文献１〜９に記載された様々な技術が提案されている。
特許文献１及び２に記載の技術では、Ｃｕ配線膜とガラス基板の間にモリブデン（Ｍｏ）やクロム（Ｃｒ）などの高融点金属層を介在させている。このような密着性に優れる下地層を形成することで、配線膜その物の密着性を向上させ、パターン形成時のＣｕ配線膜の浮き上がり、破断を抑制している。しかし、下地となる高融点金属層を成膜する工程が増加する上、Ｃｕと高融点金属の異種金属を積層させるため、薬液を用いたエッチングの際にＣｕと高融点金属の界面で腐食が発生したり、各層のエッチングレートが異なるため配線膜断面を好ましい形状（テーパー角４５〜６０°が望ましいとされている。）に形成できないといった新たな問題が発生してしまう。更には、配線膜断面を好ましい形状にするために積層されている各層ごとに適したエッチング液を使用するなど、Ｃｕ配線膜パターン形成に関わる工程が増えることで、液晶パネルの製造コストが増大するといった問題もある。
特許文献３に記載の技術では、ガラス基板に下地層としてクロム（Ｃｒ）膜をコーティングし、その上にＣｒを含有したＣｕ層を形成し、更に熱処理によってＣｕ−Ｃｒ層を２層分離させることにより、密着性が向上するとしている。しかし、この技術でも配線断面の形状を調整することが非常に難しい。更に、Ｃｒの電気抵抗率は１２．９×１０−６Ω・ｃｍとＣｕやＡｌ−２原子％Ｎｄよりも高く、配線抵抗増加による信号遅延や電力損失が問題となる。
特許文献４に記載の技術では、ガラス基板とＣｕ配線の間に樹脂層及びＣｒ等の金属層を設けることにより、密着性の向上が図れるとしている。しかしながら、この技術では、液晶ディスプレイの製造プロセスにおける熱履歴により樹脂層が劣化し、かえって密着性が低下するという問題がある。
特許文献５に記載の技術では、Ｃｕに金（Ａｕ）又はコバルト（Ｃｏ）を添加した合金を用いることにより、ガラス基板の密着性が向上するとしている。しかしながら、Ｃｕ−Ａｕ合金薄膜やＣｕ−Ｃｏ合金薄膜はＣｕ薄膜より密着性が優れているものの、液晶ディスプレイ用としては、まだ密着性が不足している。（実施例にＣｕ−Ａｕ合金薄膜等の実際の剥離試験データを記載）
特許文献６に記載の技術では、ガラス基板の主成分であるシリコン（Ｓｉ）とＣｕが反応を起こしやすく、そのためＣｕ配線の電気抵抗が高まる可能性があるため、ガラス製の透明基板の上面に先ず窒素（Ｎ）を含有したＣｕ膜（ＣｕＸＮ）をスパッタ蒸着した後、Ｃｕ層を成膜している。又、特許文献７に記載の技術では、Ｃｕ配線膜の酸化を防ぎ、基板との密着性を向上するために、窒素を含有したＣｕ配線膜（ＣｕＸＮ）を用いることが提案されている。しかしながら、ＣｕＸＮ自体が安定な化合物でないために、特許文献６、７に記載の技術ともに、液晶ディスプレイの製造プロセスにおける熱履歴によりＮ原子がＣｕ配線膜中を拡散し、配線の電気抵抗が上昇してしまうという問題がある。
特許文献８に記載の技術では、ガラス基板の上面に先ず窒化シリコン膜をコーティングし、次いでタンタル（Ｔａ)等の下地金属層を蒸着し、更にその上にＣｕ等の金属シード層を形成し、最後に無電解メッキによりＣｕ配線膜を形成する。しかしこの技術は配線膜を形成するための工程数が多く、各工程を最適化しなければならないという複雑さがあるだけでなく、ウエットプロセスを含んでいるために、不純物汚染や廃液処理などの問題が発生してしまう。
特許文献９に記載の技術では、導電性を有するクラフト・ポリマーで配線パターンを形成し、次いで無電解メッキによりＣｕ配線膜のパターンを形成することが提案されている。しかしこの技術でも、液晶ディスプレイの製造プロセスにおける熱履歴によりクラフトポリマー（樹脂層）が劣化し、かえって密着性が低下するという問題がある。
特開平７−６６４２３号公報 特開平８−８４９８号公報 特開平８−１３８４６１号公報 特開平１０−１８６３８９号公報 特開２００３−３４２５６３号公報 特開２００４−２１２９４０号公報 特開平１０−１３３５９７号公報 特開２００６−２４７５４号公報 特開２００６−１０８６２２号公報
本発明は上記従来の種々の問題を解決せんとして発明したものであって、特定の組成を有するＣｕ合金を配線材料とすることで、電気抵抗率の低い配線材料として使用することが可能になるばかりか、フラットパネルディスプレイの液晶表示デバイスを構成するガラス基板への密着性が高く、且つその製造工程においても劣化、変質することもなくガラス基板からの剥離の危険性がないＣｕ合金配線膜と、そのＣｕ合金配線膜を用いて作製されるフラットパネルディスプレイ用ＴＦＴ素子と、そのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲットを提供することを課題とするものである。
請求項１記載の発明は、フラットパネルディスプレイ用のＴＦＴ素子を構成する配線膜であって、Ｐｔ、Ｉｒ、Ｐｄの少なくとも一種を合計０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金配線膜である。
請求項２記載の発明は、フラットパネルディスプレイ用のＴＦＴ素子を構成する配線膜であって、Ｎｉ、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂの少なくとも一種を合計０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金配線膜である。
請求項３記載の発明は、フラットパネルディスプレイ用のＴＦＴ素子を構成する配線膜であって、必須添加元素のＮｉと、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂの少なくとも一種の添加金属元素とを、その合計で０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金配線膜である。
請求項４記載の発明は、フラットパネルディスプレイ用のＴＦＴ素子を構成する配線膜であって、必須添加元素のＰｔと、Ｎｉ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂの少なくとも一種の添加金属元素とを、その合計で０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金配線膜である。
請求項５記載の発明は、ガラス基板上に、請求項１乃至４のいずれかに記載の配線膜を積層し、その上に少なくとも層間絶縁膜を介して透明導電膜を積層して成ることを特徴とするフラットパネルディスプレイ用ＴＦＴ素子である。
請求項６記載の発明は、請求項１記載の配線膜を作製するためのスパッタリングターゲットであって、Ｐｔ、Ｉｒ、Ｐｄの少なくとも一種を合計０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金スパッタリングターゲットである。
請求項７記載の発明は、請求項２記載の配線膜を作製するためのスパッタリングターゲットであって、Ｎｉ、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂの少なくとも一種を合計０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金スパッタリングターゲットである。
請求項８記載の発明は、請求項３記載の配線膜を作製するためのスパッタリングターゲットであって、必須添加元素のＮｉと、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂの少なくとも一種の添加金属元素とを、その合計で０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金スパッタリングターゲットである。
請求項９記載の発明は、請求項４記載の配線膜を作製するためのスパッタリングターゲットであって、必須添加元素のＰｔと、Ｎｉ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂの少なくとも一種の添加金属元素とを、その合計で０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金スパッタリングターゲットである。
本発明のＣｕ合金配線膜によると、電気抵抗率の低いにもかかわらずガラス基板への密着性の低さから使用することが困難であったＣｕを、ガラス基板への密着性の高い配線材料として使用することが可能になる。又、そのＣｕ合金配線膜を用いた本発明のフラットパネルディスプレイ用ＴＦＴ素子によると、電気抵抗率の低いＣｕを配線材料として使用できるだけではなく、フラットパネルディスプレイの液晶表示デバイスを構成するガラス基板への密着性が高く、且つその製造工程においても劣化、変質することもなくガラス基板からの剥離の危険性がない。更には、直接ガラス基板の上に配線膜を積層できるので、製造に要する工程数も少なくて済む。更には、前記Ｃｕ合金配線膜を作製するための本発明のＣｕ合金スパッタリングターゲットによると、電気抵抗率が低いにもかかわらずガラス基板への密着性の低さから使用することが困難であったＣｕを、ガラス基板への密着性の高い配線材料として使用することが可能になる。
以下、本発明を添付図面に示す実施形態に基づいて更に詳細に説明する。
図１には、背景技術の欄で説明したように、液晶表示デバイスを構成するフラットパネルディスプレイ用ＴＦＴ素子の断面構造を示す。１は液晶表示デバイスを構成するフラットパネルディスプレイ用ＴＦＴ素子であり、２は銅（Ｃｕ）を主成分とし、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、サマリウム（Ｓｍ）の少なくとも一種を合計０．０１〜０．５原子％含有するＣｕ合金配線膜である。
３はガラス基板、４は前記配線膜２の上に積層される複数層の絶縁膜で、各膜ともＳｉＮＸ等で形成された薄膜である。５は更に絶縁膜４の上に積層される透明導電膜（透明画素電極膜）で、酸化インジウム錫（Indium Tin Oxide：ＩＴＯ）や、酸化インジウム亜鉛（Indium Zinc Oxide：ＩＺＯ）等で形成された薄膜である。
６は液晶表示デバイス１にスイッチング素子として組み込まれたＴＦＴであり、配線膜２の一部でもある７はＴＦＴ６のＯＮ／ＯＦＦを制御するゲート電極である。８は配線膜２の上面を被覆するようにして積層された絶縁膜の一部でもあるゲート絶縁膜、９はゲート絶縁膜８の上面に配線膜２と直交するように設けられた信号線で、その信号線９の一部はソース電極１０として機能する。１１はドレイン電極であって、前記透明導電膜５と電気的に接触している。又、ソース電極１０（信号線９）、ドレイン電極１１はともに、配線膜と同様に、Ｐｔ、Ｉｒ、Ｐｄ、Ｓｍの少なくとも一種を合計０．０１〜０．５原子％含有するＣｕ合金で形成されている。１２は絶縁膜の一部でもある層間絶縁膜、１３はチャネルアモルファスシリコン、１４はｎ＋アモルファスシリコンである。
尚、配線膜２を形成するＣｕ合金の添加金属元素の合計量は、０．０１〜０．５原子％であると説明したが、密着性向上に加え、Ｃｕ合金の低電気抵抗率というメリットを活かすためには、添加金属元素の合計量は、０．０１〜０．３原子％とすることが好ましい。更には、添加金属元素の合計量は、０．０１〜０．２原子％とすることがより好ましい。
又、前記の説明のように、ソース電極１０とドレイン電極１１を配線膜２と同様に、Ｐｔ、Ｉｒ、Ｐｄ、Ｓｍの少なくとも一種を合計０．０１〜０．５原子％含有するＣｕ合金で形成することで、配線材料の共通化が図れる。更には、このＣｕ合金は、電気抵抗率や、透明導電膜５とのコンタクト特性に優れているので、ソース電極１０やドレイン電極１１として使用することができる。（実施例に試験結果を記載）
更には、成膜前のガラス基板３の表面に紫外線を照射することで、ガラス基板３の最表面の汚染が除去され、その上面に積層される配線膜２の密着性が更に向上する。
次に、Ｐｔ、Ｉｒ、Ｐｄ、Ｓｍの少なくとも一種を含有するＣｕ合金で成る配線膜２をガラス基板３の上に積層すれば密着性が向上する原因を探るために以下の試験を行った。この試験では、Ｐｔを含有するＣｕ合金で成る配線膜２を、ガラス基板３（コーニング社製♯１７３７、板厚０．７ｍｍｔ）の上に、ＤＣマグネトロン・スパッタリング法で、成膜温度：室温にて膜厚が３００ｎｍになるようにして成膜し、高周波グロー放電発光分光分析（ＧＤ−ＯＥＳ）法により配線膜２の表面側からガラス基板３に向けて成分元素の濃度分布を分析した。図２にその分析結果を示す。
図２によると、スパッタリングを開始して約４０秒までは、Ｃｕ量、Ｐｔ量ともに殆ど変化はなく、ＰｔとＣｕの濃度比（Ｐｔ／Ｃｕ）も変化は殆どない。これは、配線膜２が表面側からある一定の深さまではその組成に殆ど変化がないことを示している。
その後、４０秒を経過するとＣｕ元素量が急に低下し、４３秒〜５０秒付近で（Ｐｔ／Ｃｕ）が上昇している。一方、Ｓｉ元素量は４０秒を経過した後に急上昇している。これはＧＤ−ＤＥＳの分析面がガラス基板３の表面に達したことを示している。即ち、Ｓｉ元素量の急上昇後のデータはその殆どがガラス基板３の組成を示している。
即ち、４３秒〜５０秒付近は配線膜２の底部付近、つまりガラス基板３との界面付近の配線膜２の元素組成を示している。（Ｐｔ／Ｃｕ）の分析データによると、この界面付近で添加金属元素であるＰｔの比率が上昇しており、ガラス基板３との界面付近にＰｔが集中するという濃化現象が認められる。
Ｃｕ自体はガラス基板３との密着性が低いが、この試験結果で証明されたように、添加金属元素であるＰｔがガラス基板３の界面付近で濃化することにより、配線膜２とガラス基板３の密着性が向上する。
尚、このような添加金属元素の界面付近での濃化現象は、添加金属元素がＣｕ合金で成る薄膜（配線膜２）内を拡散することによって生じるが、スパッタリング法で成膜した薄膜は柱状構造の多結晶組織を有するので、添加金属元素は容易に薄膜中を拡散できる。又、液晶表示デバイスの製造プロセスに高温での加熱工程が含まれる場合には、更に添加金属元素の拡散が容易になり、添加金属元素の濃化現象が更に顕著となり、配線膜２とガラス基板３の密着性も更に向上する。
尚、上記の試験では、添加金属元素がＰｔである事例を示したが、添加金属元素はＩｒ、Ｐｄ、Ｓｍであっても同様の効果を示し、これらの金属元素の複数を添加しても同様の効果を示す。
以上説明したように、Ｃｕ中に添加した金属元素が拡散してガラス基板３との界面付近に濃化するが、成膜した配線膜２中の他の部位での添加金属元素の量は逆に低下するので、電気抵抗率が増加せず、Ｃｕ本来の低い電気抵抗率に近い値を示すようになる。
以上の説明では、スパッタリング法で配線膜２を成膜することを前提に説明したが、他のどのような薄膜成膜方法で配線膜２を形成しても良い。尚、スパッタリング法で成膜する場合のスパッタリングターゲットは、配線膜２と同一の組成からなるものである。配線膜２を、Ｃｕを主成分とし、Ｐｔ、Ｉｒ、Ｐｄ、Ｓｍの少なくとも一種を合計０．０１〜０．５原子％含有する組成とした場合、スパッタリングターゲットも配線膜２の組成に合わせ、Ｃｕを主成分とし、Ｐｔ、Ｉｒ、Ｐｄ、Ｓｍの少なくとも一種を合計０．０１〜０．５原子％含有するものとする必要がある。更に、これらの添加金属元素の合計量は０．０１〜０．３原子％が好ましく、０．０１〜０．２原子％がより好ましい。
尚、上記の説明では、配線膜２、ソース電極１０（信号線９）、ドレイン電極１１、並びにスパッタリングターゲットを、Ｃｕを主成分とし、Ｐｔ、Ｉｒ、Ｐｄ、Ｓｍの少なくとも一種を合計０．０１〜０．５原子％含有する成分組成とした実施形態について説明したが、配線膜２、ソース電極１０（信号線９）、ドレイン電極１１、並びにスパッタリングターゲットは、以下に示す成分組成であっても上記実施形態と同様の作用効果を奏することができる。
即ち、配線膜２、ソース電極１０（信号線９）、ドレイン電極１１、並びにスパッタリングターゲットは、Ｃｕを主成分とし、Ｎｉ、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の少なくとも一種を合計０．０１〜０．５原子％含有する成分組成としても良い。又、Ｃｕを主成分とすると共に、Ｎｉを含有し、更に、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の少なくとも一種の添加金属元素を含有し、Ｎｉを含む添加金属元素の含有量を、合計０．０１〜０．５原子％としても良い。或いは、Ｃｕを主成分とすると共に、Ｐｔを含有し、更に、Ｎｉ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の少なくとも一種の添加金属元素を含有し、Ｐｔを含む添加金属元素の含有量を、合計０．０１〜０．５原子％としても良い。
尚、これらの実施形態の場合も、先に説明した実施形態と同様に、Ｃｕ以外の添加金属元素の合計含有量は、０．０１〜０．５原子％であると説明したが、密着性向上に加え、Ｃｕ合金の低電気抵抗率というメリットを活かすためには、添加金属元素の合計含有量は、０．０１〜０．３原子％とすることが好ましい。更には、添加金属元素の合計含有量は、０．０１〜０．２原子％とすることがより好ましい。
〔剥離率測定試験〕
ガラス基板上の配線膜の密着性を評価するために、まず、以下に示すような粘着テープによる配線膜の剥離試験を行った。
この試験では、コーニング社製♯１７３７、板厚０．７ｍｍｔのガラス基板を用いた。配線膜としては、ＤＣマグネトロン・スパッタリング法により膜厚３００ｎｍのＣｕ薄膜を成膜温度：室温（２５℃）で蒸着した。尚、スパッタリングターゲットとしては純Ｃｕターゲットを用い、添加金属元素をチップオンしてＣｕ薄膜を成膜した。成膜された配線膜の表面にカッターナイフを用いて１ｍｍ間隔で碁盤目状の切れ込みを入れた。次いで粘着テープを薄膜の上に貼り付け、粘着テープの引き剥がし角度が６０°になるように保持しつつ、粘着テープを一挙に引き剥がし、粘着テープによって引き剥がされた碁盤目の区画数をカウントし、全区画との比率（剥離率）を得た。
試験は、配線膜の成膜後に３００℃で熱処理を行った場合と熱処理を行わなかった場合（表１、表２、表３には室温と記載）、使用する粘着テープをスコッチ社のメンディング・テープとした場合と更に粘着性の強い住友３Ｍ社の８４２２Ｂテープとした場合、更に添加金属元素の種類と添加量を変えて実施した。
試験の評価は、剥離率１０％未満のものを良好、１０％以上のものを不良と判定した。
〔電気抵抗率測定試験〕
次に、剥離率測定試験と同様に、ＤＣマグネトロン・スパッタリング法により膜厚３００ｎｍの薄膜を成膜した後、フォトリソグラフィー・ウェットエッチング法で配線形状を形成し、その後に４探針法で電気抵抗率を測定した。その後、試料を真空中３５０℃で３０分間熱処理した後、再度電気抵抗率を測定した。
試験の評価は、３５０℃熱処理後の電気抵抗率が３．０μΩ・ｃｍ以下のものを良好、３．０μΩ・ｃｍを超えるものを不良と判定した。
〔総合評価〕
表１、表２、表３に剥離率測定試験と電気抵抗率測定試験の試験結果を示す。総合評価として、剥離率、電気抵抗率の両方とも良好なものを○で合格、剥離率、電気抵抗率の少なくとも一方でも不良であれば×で不合格とした。
Figure 0004355743
Figure 0004355743
Figure 0004355743
〔剥離率測定試験〕
剥離率測定試験の結果は、Ｃｕを主成分とし、Ｐｔ、Ｉｒ、Ｐｄ、Ｓｍの何れかを０．０１〜０．５原子％含有した請求項１を満足する配線膜をガラス基板上に成膜した試料Ｎｏ.１〜１４（表１には、例えば、Ｃｕ−０．１原子％Ｐｔの試料はＣｕ−０．１Ｐｔと略して表示している。）では、成膜後の熱処理の有無を問わず、粘着テープによって引き剥がされた碁盤目の剥離率は、０〜５％と良好であった。又、使用する粘着テープが、メンディング・テープの場合ばかりか、粘着性がより強い４２２Ｂテープを使った場合であっても剥離率は、０〜５％と良好であった。
更には、Ｃｕを主成分とし、Ｎｉ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の少なくとも一種を合計０．０１〜０．５原子％含有した請求項２を満足する配線膜をガラス基板上に成膜した試料Ｎｏ.１５〜２１でも、粘着テープによって引き剥がされた碁盤目の剥離率は、２〜８％と良好であった。又、Ｃｕを主成分とすると共に、Ｎｉを含有し、更に、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の少なくとも一種の添加金属元素を含有し、Ｎｉを含む添加金属元素の含有量を、合計０．０１〜０．５原子％とした請求項３を満足する配線膜をガラス基板上に成膜した試料Ｎｏ.２２〜２９でも、粘着テープによって引き剥がされた碁盤目の剥離率は、１〜７％と良好であった。更には、Ｃｕを主成分とすると共に、Ｐｔを含有し、更に、Ｎｉ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の少なくとも一種の添加金属元素を含有し、Ｐｔを含む添加金属元素の含有量を、合計０．０１〜０．５原子％とした請求項４を満足する配線膜をガラス基板上に成膜した試料Ｎｏ.３０〜３２でも、粘着テープによって引き剥がされた碁盤目の剥離率は、１〜３％と良好であった。
これに対し、純Ｃｕの配線膜をガラス基板上に蒸着した試料Ｎｏ.３３，３４の場合は、メンディング・テープで配線膜を引き剥がした試料Ｎｏ.３３の場合で剥離率４０％、より粘着性の強い住友３Ｍ社の８４２２Ｂテープを使った試料Ｎｏ.３４の場合では剥離率が１００％であり、剥離率測定試験による評価結果は何れもが不良であった。
又、ＣｕにＰｔを添加したが、Ｃｕ合金におけるＰｔの含有率が０．６原子％と請求項１及び請求項２記載の添加金属元素の含有率を超える試料Ｎｏ.３５，３６の場合は、成膜直後の熱処理を行わなかった場合（試料Ｎｏ.３５）で剥離率１２％、３００℃で熱処理を行った場合（試料Ｎｏ.３６）で剥離率１０％であり、ともに剥離率測定試験による評価結果は不良であった。
逆に、ＣｕにＰｔを添加したが、Ｃｕ合金におけるＰｔの含有率が０．００５原子％と請求項１及び請求項２記載の添加金属元素の含有率に達しない試料Ｎｏ.３７，３８の場合は、成膜直後の熱処理を行わなかった場合（試料Ｎｏ.３７）で剥離率２５％、３００℃で熱処理を行った場合（試料Ｎｏ.３８）で剥離率１５％であり、この条件でも剥離率測定試験による評価結果は何れもが不良であった。又、ＣｕにＮｉを添加したが、Ｃｕ合金におけるＮｉの含有率が０．００５原子％と請求項２記載の添加金属元素の含有率に達しない試料Ｎｏ.３９の場合も剥離率４０％であり、この条件でも剥離率測定試験による評価結果は不良であった。
試料Ｎｏ.４０〜４５は、Ｃｕに添加する金属元素を請求項１記載のＰｔ、Ｉｒ、Ｐｄ、Ｓｍや、請求項２記載のＮｉ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の何れかではなく、Ａｕ、Ａｇ、Ｍｇ、Ｔａの何れかとした事例である。これら試料Ｎｏ. ４０〜４５の場合、剥離率は６０〜１００％と非常に高く、この条件での剥離率測定試験による評価結果は何れもが不良であった。
〔電気抵抗率測定試験〕
電気抵抗率測定試験では、前記剥離率測定試験のように成膜後の熱処理やテープによる剥離は行わないため、前記剥離率測定試験のように同一成分の試料を用いた試験は、複数種必要でなく一度の試験で済ませることができる。例えば試料Ｎｏ.１〜４の試験は一度の試験で済ませることができるが、総合評価を行うため便宜上表１では四度別の試験を行ったように記載している。以下の説明でも試料Ｎｏ.は分けて説明する。
電気抵抗率測定試験の結果は、Ｃｕを主成分とし、Ｐｔ、Ｉｒ、Ｐｄ、Ｓｍの何れかを０．０１〜０．５原子％含有した請求項１を満足する配線膜をガラス基板上に成膜した試料Ｎｏ.１〜１４では、熱処理後の電気抵抗率は、２．１〜２・９μΩ・ｃｍと何れもが良好であった。又、Ｃｕを主成分とし、Ｎｉ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の少なくとも一種を合計０．０１〜０．５原子％含有した請求項２を満足する配線膜をガラス基板上に成膜した試料Ｎｏ．１５〜２１でも、熱処理後の電気抵抗率は、２．４〜３．０μΩ・ｃｍと何れもが良好であった。
更には、Ｃｕを主成分とすると共に、Ｎｉを含有し、更に、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の少なくとも一種の添加金属元素を含有し、Ｎｉを含む添加金属元素の含有量を、合計０．０１〜０．５原子％とした請求項３を満足する配線膜をガラス基板上に成膜した試料Ｎｏ．２２〜２９でも、熱処理後の電気抵抗率は、２．２〜２．８μΩ・ｃｍと何れもが良好であった。又、Ｃｕを主成分とすると共に、Ｐｔを含有し、更に、Ｎｉ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の少なくとも一種の添加金属元素を含有し、Ｐｔを含む添加金属元素の含有量を、合計０．０１〜０．５原子％とした請求項４を満足する配線膜をガラス基板上に成膜した試料Ｎｏ．３０〜３２でも、熱処理後の電気抵抗率は、２．５〜２．７μΩ・ｃｍと何れもが良好であった。
更には、純Ｃｕの配線膜をガラス基板上に蒸着した試料Ｎｏ.３３，３４の場合の熱処理後の電気抵抗率は、２．１μΩ・ｃｍ、であり、電気抵抗率測定試験の結果は良好であった。
これに対し、ＣｕにＰｔを添加したが、Ｃｕ合金におけるＰｔの含有率が０．６原子％と請求項１及び請求項２記載の添加金属元素の含有率を超える試料Ｎｏ.３５，３６の場合は、熱処理後の電気抵抗率は、３．１μΩ・ｃｍ、であって、電気抵抗率測定試験の結果は不良であった。
逆に、ＣｕにＰｔを添加したが、Ｃｕ合金におけるＰｔの含有率が０．００５原子％と請求項１及び請求項２記載の添加金属元素の含有率に達しない試料Ｎｏ.３７，３８の場合は、熱処理後の電気抵抗率は、２．１μΩ・ｃｍ、であり、電気抵抗率測定試験の結果は良好であった。
Ｃｕに添加する金属元素を請求項１記載のＰｔ、Ｉｒ、Ｐｄ、Ｓｍや、請求項２記載のＮｉ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の何れかではなく、Ａｕ、Ａｇ、Ｍｇ、Ｔａの何れかとした試料Ｎｏ.４０〜４５の場合、測定された熱処理後の電気抵抗率は、２．１〜２．５μΩ・ｃｍ、であり、電気抵抗率測定試験の結果は何れも良好であった。
〔総合評価〕
Ｃｕを主成分とし、Ｐｔ、Ｉｒ、Ｐｄ、Ｓｍの何れかを０．０１〜０．５原子％含有した請求項１を満足する配線膜をガラス基板上に成膜した試料Ｎｏ.１〜１４では、剥離率、電気抵抗率とも良好であり、総合評価は○で合格である。又、Ｃｕを主成分とし、Ｎｉ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の少なくとも一種を合計０．０１〜０．５原子％含有した請求項２を満足する配線膜をガラス基板上に成膜した試料Ｎｏ．１５〜２１でも、剥離率、電気抵抗率とも良好であり、総合評価は○で合格である。更には、Ｃｕを主成分とすると共に、Ｎｉを含有し、更に、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の少なくとも一種の添加金属元素を含有し、Ｎｉを含む添加金属元素の含有量を、合計０．０１〜０．５原子％とした請求項３を満足する配線膜をガラス基板上に成膜した試料Ｎｏ．２２〜２９でも、剥離率、電気抵抗率とも良好であり、総合評価は○で合格である。又、Ｃｕを主成分とすると共に、Ｐｔを含有し、更に、Ｎｉ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属の少なくとも一種の添加金属元素を含有し、Ｐｔを含む添加金属元素の含有量を、合計０．０１〜０．５原子％とした請求項４を満足する配線膜をガラス基板上に成膜した試料Ｎｏ．３０〜３２でも、剥離率、電気抵抗率とも良好であり、総合評価は○で合格である。
これに対し、純Ｃｕの配線膜、添加金属元素の含有率が０．０１〜０．５原子％の範囲にないＣｕ合金の配線膜、添加金属元素がＰｔ、Ｉｒ、Ｐｄ、Ｓｍ、Ｎｉ、Ｒｕ、Ｃｒ、Ｎｂ、Ｗ、希土類金属以外の添加金属元素であるＣｕ合金の配線膜を、夫々ガラス基板上に成膜した試料Ｎｏ.３３〜４５では、剥離率、電気抵抗率のうち少なくとも一方が不良であり、総合評価は×で不合格である。
〔コンタクト特性試験〕
Ｃｕ合金配線（ソース電極、ドレイン電極）と透明導電膜（透明画素電極膜）とのコンタクト特性を求めるため、コンタクト特性試験を参考試験として行った。
この試験では、図３に示すように、ガラス基板Ａの上面に、ＤＣマグネトロン・スパッタリング法により膜厚３００ｎｍの薄膜をＣｕ合金配線Ｂとして成膜した（比較例のＭｏ、Ｃｕの場合も同様）。その上に、ＣＶＤ法によって膜厚３００ｎｍの絶縁膜Ｃ（ＳｉＮＸ）をＣｕ合金配線Ｂと直交する方向に成膜した後、その絶縁膜Ｃの中央にフォトリソグラフィーによって１０μｍ□のコンタクトホールＤを形成した。更にその上に、酸化インジウムに１０質量％の酸化錫を加えた酸化インジウム錫（ＩＴＯ）で膜厚２００ｎｍの透明導電膜Ｅを成膜し、同時にコンタクトホールＤにも充填した。この透明導電膜Ｅの成膜は、例えば、Ａｒ／Ｏ２＝２４／０．０６ｓｃｃｍ、ガス圧２．７×１０-−１Ｐａ、スパッタリングパワーＤＣ１５０Ｗのような条件下で行う。その透明導電膜Ｅの電気抵抗率は低く、２×１０−４Ω・ｃｍである。
Ｃｕ合金配線Ｂに、発明参考例のＣｕ−０．１原子％Ｐｔ、Ｃｕ−０．１原子％Ｉｒ、Ｃｕ−０．２原子％Ｐｄ、Ｃｕ−０．１５原子％Ｓｍを夫々用いて膜厚３００ｎｍの薄膜を形成した。また、比較例として、ＩＴＯのコンタクト部に従来から用いられていたＭｏと純Ｃｕ、更にはＣｕ−０．１原子％Ａｕ、Ｃｕ−０．１原子％Ｍｇを夫々用いて膜厚３００ｎｍの薄膜を形成した。尚、この発明参考例のＣｕ合金配線Ｂの組成は、請求項１記載の配線膜の組成の範囲内に収まっている。
コンタクト抵抗は、前記に説明した方法で、図３に示すようなケルビンパターンを作製し、４端子測定（透明導電膜ＥとＣｕ合金配線Ｂ間に電流を流し、別の端子で透明導電膜ＥとＣｕ合金配線Ｂの間の電圧降下を測定する方法）を行い求めた。即ち、透明導電膜ＥとＣｕ合金配線Ｂ間に電流を流し、透明導電膜ＥとＣｕ合金配線Ｂ間の電圧をモニターすることにより、コンタクト部のコンタクト抵抗を求めた。表４にその試験結果を示す。
Figure 0004355743
発明参考例の試料Ｎｏ．１〜４のコンタクト抵抗は、その何れもがＩＴＯのコンタクト部に従来から用いられていたＭｏ（試料Ｎｏ．５）より低く、Ｃｕ合金配線（ソース電極、ドレイン電極、ゲート電極）としての使用に適した材料を用いたものということができる。尚、これらの材料は、請求項１に示すＣｕ合金配線膜の条件を満たしているので、上記電極材料の共通化を図ることができる。
フラットパネルディスプレイのＴＦＴ素子の縦断面図である。 高周波グロー放電発光分光分析法により配線膜の表面側からガラス基板に向けて組成分析を行った分析結果の成分元素濃度分布を示す参考図である。 コンタクト抵抗測定用のケルビンパターンを示すものであって、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線断面図である。
符号の説明
１…フラットパネルディスプレイ用ＴＦＴ素子
２…配線膜
３…ガラス基板
４…絶縁膜
５…透明導電膜
６…ＴＦＴ
７…ゲート電極
８…ゲート絶縁膜
９…信号線
１０…ソース電極
１１…ドレイン電極
１２…層間絶縁膜
１３…チャネルアモルファスシリコン
１４…ｎ＋アモルファスシリコン

Claims (9)

  1. フラットパネルディスプレイ用のＴＦＴ素子を構成する配線膜であって、Ｐｔ、Ｉｒ、Ｐｄの少なくとも一種を合計０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金配線膜。
  2. フラットパネルディスプレイ用のＴＦＴ素子を構成する配線膜であって、Ｎｉ、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂの少なくとも一種を合計０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金配線膜。
  3. フラットパネルディスプレイ用のＴＦＴ素子を構成する配線膜であって、必須添加元素のＮｉと、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂの少なくとも一種の添加金属元素とを、その合計で０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金配線膜。
  4. フラットパネルディスプレイ用のＴＦＴ素子を構成する配線膜であって、必須添加元素のＰｔと、Ｎｉ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂの少なくとも一種の添加金属元素とを、その合計で０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金配線膜。
  5. ガラス基板上に、請求項１乃至４のいずれかに記載の配線膜を積層し、その上に少なくとも層間絶縁膜を介して透明導電膜を積層して成ることを特徴とするフラットパネルディスプレイ用ＴＦＴ素子。
  6. 請求項１記載の配線膜を作製するためのスパッタリングターゲットであって、Ｐｔ、Ｉｒ、Ｐｄの少なくとも一種を合計０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金スパッタリングターゲット。
  7. 請求項２記載の配線膜を作製するためのスパッタリングターゲットであって、Ｎｉ、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂの少なくとも一種を合計０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金スパッタリングターゲット。
  8. 請求項３記載の配線膜を作製するためのスパッタリングターゲットであって、必須添加元素のＮｉと、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂの少なくとも一種の添加金属元素とを、その合計で０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金スパッタリングターゲット。
  9. 請求項４記載の配線膜を作製するためのスパッタリングターゲットであって、必須添加元素のＰｔと、Ｎｉ、Ｉｒ、Ｐｄ、Ｒｕ、Ｃｒ、Ｎｂの少なくとも一種の添加金属元素とを、その合計で０．０１〜０．５原子％含有し、残部がＣｕよりなることを特徴とするＣｕ合金スパッタリングターゲット。
JP2007311992A 2006-12-04 2007-12-03 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット Expired - Fee Related JP4355743B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007311992A JP4355743B2 (ja) 2006-12-04 2007-12-03 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006327451 2006-12-04
JP2007311992A JP4355743B2 (ja) 2006-12-04 2007-12-03 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット

Publications (2)

Publication Number Publication Date
JP2008166742A JP2008166742A (ja) 2008-07-17
JP4355743B2 true JP4355743B2 (ja) 2009-11-04

Family

ID=39492099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007311992A Expired - Fee Related JP4355743B2 (ja) 2006-12-04 2007-12-03 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット

Country Status (3)

Country Link
US (1) US7994503B2 (ja)
JP (1) JP4355743B2 (ja)
WO (1) WO2008069214A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090186230A1 (en) * 2007-10-24 2009-07-23 H.C. Starck Inc. Refractory metal-doped sputtering targets, thin films prepared therewith and electronic device elements containing such films
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
KR101163329B1 (ko) * 2008-02-22 2012-07-05 가부시키가이샤 고베 세이코쇼 터치 패널 센서
WO2009123217A1 (ja) * 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
US8422207B2 (en) * 2008-04-23 2013-04-16 Kobe Steel, Ltd. Al alloy film for display device, display device, and sputtering target
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP2010098196A (ja) * 2008-10-17 2010-04-30 Hitachi Cable Ltd 配線構造及び配線構造の製造方法
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
SG177358A1 (en) 2009-06-24 2012-02-28 Nippon Steel Materials Co Ltd Copper alloy bonding wire for semiconductor
CN103972246B (zh) 2009-07-27 2017-05-31 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
CA2773522C (en) * 2009-10-26 2023-04-18 Chugai Seiyaku Kabushiki Kaisha Method for the production of a glycosylated immunoglobulin
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP5895370B2 (ja) * 2010-08-30 2016-03-30 大同特殊鋼株式会社 パネル用Ｃｕ電極保護膜用ＮｉＣｕ合金ターゲット材及び積層膜
WO2012101994A1 (ja) * 2011-01-28 2012-08-02 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5171990B2 (ja) 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP5613143B2 (ja) * 2011-12-06 2014-10-22 株式会社神戸製鋼所 タッチパネルセンサー用Ｃｕ合金配線膜、及びタッチパネルセンサー
JP5632821B2 (ja) * 2011-12-06 2014-11-26 株式会社神戸製鋼所 タッチパネルセンサー用Ｃｕ合金配線膜、及びその製造方法、並びにタッチパネルセンサー
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
CN109671534B (zh) * 2017-10-13 2020-01-07 北京航空航天大学 一种柔性薄膜电极及其制备方法
US12180108B2 (en) 2017-12-19 2024-12-31 Corning Incorporated Methods for etching vias in glass-based articles employing positive charge organic molecules
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
JP7468342B2 (ja) * 2018-03-28 2024-04-16 大日本印刷株式会社 配線基板、および配線基板を製造する方法
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US12200875B2 (en) 2018-09-20 2025-01-14 Industrial Technology Research Institute Copper metallization for through-glass vias on thin glass
KR20210127188A (ko) 2019-02-21 2021-10-21 코닝 인코포레이티드 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3712507A (en) * 1971-04-26 1973-01-23 W Holt Article dispensing apparatus and methods
US4573606A (en) * 1983-09-12 1986-03-04 Kermit E. Lewis Automatic pill dispenser and method of administering medical pills
US4572403A (en) * 1984-02-01 1986-02-25 Rafael Benaroya Timed dispensing device for tablets, capsules, and the like
US4842161A (en) * 1985-08-06 1989-06-27 Rowe International, Inc. Countertop snack vendor
US5323929A (en) * 1992-12-09 1994-06-28 Marlar Warner B Medicine dispenser
US5337920A (en) * 1993-04-21 1994-08-16 Clausen Mark K Rotatable platter storage and retrieval system
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH0766423A (ja) 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
US5405045A (en) * 1993-12-06 1995-04-11 Usmani; Arif S. Time controlled cigarette dispenser
JPH088498A (ja) 1994-06-21 1996-01-12 Canon Inc 配線構造、その製造方法および該配線構造を用いた画像形成装置
JP3048858B2 (ja) 1994-11-02 2000-06-05 シャープ株式会社 導電性薄膜を有する基板の製造方法
US5523816A (en) * 1994-11-09 1996-06-04 Eastman Kodak Company Film cartridge magazine
US6219125B1 (en) * 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
JPH10133597A (ja) 1996-07-26 1998-05-22 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JPH10186389A (ja) 1996-12-24 1998-07-14 Canon Inc 配線基板、配線基板の製造方法及び該配線基板を用いた液晶素子
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
US6330957B1 (en) * 1998-12-15 2001-12-18 Daryl L. Bell-Greenstreet Automatic medication dispenser
US6601729B1 (en) * 1999-03-26 2003-08-05 Papp Enterprises, Llc Automated portable medication radial dispensing apparatus and method using a carrier tape
US6464142B1 (en) * 1999-10-29 2002-10-15 Si/Baker, Inc. Automated will call system
JP4583564B2 (ja) 2000-09-04 2010-11-17 株式会社フルヤ金属 配線、電極及び接点
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP2003342563A (ja) 2002-05-24 2003-12-03 Konica Minolta Holdings Inc 無機蛍光体、無機蛍光体ペースト及び無機蛍光体の製造方法
JP3754011B2 (ja) * 2002-09-04 2006-03-08 デプト株式会社 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR100904524B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US7100793B2 (en) * 2003-01-06 2006-09-05 Elliot Baum Pill dispenser
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP2006024754A (ja) 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd 配線層の形成方法、配線層および薄膜トランジスタ
JP4361842B2 (ja) 2004-07-09 2009-11-11 京セラ株式会社 携帯端末
JP4708859B2 (ja) 2004-09-07 2011-06-22 富士フイルム株式会社 薄層トランジスタ、それを用いたアクティブマトリックス型表示装置、及び、液晶表示装置
JP2006077295A (ja) 2004-09-09 2006-03-23 Tosoh Corp Ｃｕ合金配線材料及びＣｕ合金スパッタリングターゲット
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP2006193783A (ja) 2005-01-13 2006-07-27 Dept Corp 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
JP4579709B2 (ja) * 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US20070075365A1 (en) * 2005-10-03 2007-04-05 Peter Mardilovich Thin-film transistor and method of making the same
JP4203599B2 (ja) 2005-10-25 2009-01-07 国土交通省国土地理院長 地形データ処理プログラム
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
KR101163329B1 (ko) 2008-02-22 2012-07-05 가부시키가이샤 고베 세이코쇼 터치 패널 센서
WO2009123217A1 (ja) 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP5475260B2 (ja) 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
US8422207B2 (en) 2008-04-23 2013-04-16 Kobe Steel, Ltd. Al alloy film for display device, display device, and sputtering target

Also Published As

Publication number Publication date
US7994503B2 (en) 2011-08-09
WO2008069214A1 (ja) 2008-06-12
JP2008166742A (ja) 2008-07-17
US20100012935A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
JP4355743B2 (ja) Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
JP4542008B2 (ja) 表示デバイス
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
TWI394850B (zh) A display device using a Cu alloy film and a Cu alloy sputtering target
CN102473730B (zh) 布线构造及其制造方法、以及具备布线构造的显示装置
TWI423445B (zh) 薄膜導體及製造方法
TW200910459A (en) Method for manufacturing display apparatus
US20070228575A1 (en) Wiring material and wiring board using the same
KR101102891B1 (ko) 배선구조 및 이를 이용한 박막 트랜지스터
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2009105424A (ja) 薄膜トランジスタ基板および表示デバイス
JP5374111B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JPWO2011052471A1 (ja) 配線層、半導体装置、半導体装置を有する液晶表示装置
CN101828212B (zh) 显示装置及该显示装置使用的Cu合金膜
KR20100040603A (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN100412661C (zh) 显示装置
KR20100039738A (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP4738705B2 (ja) 配線材料及びそれを用いた配線基板
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2008124483A (ja) 薄膜トランジスタ基板および表示デバイス
KR20100010300A (ko) 산화물 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4355743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees