TWI383232B - 薄膜電晶體陣列基板 - Google Patents

Description

薄膜電晶體陣列基板

本發明是有關於一種顯示器，且特別是有關於一種液晶顯示器。

對液晶顯示器而言，畫素開口率的大小會直接影響到背光源的利用率，亦會影響顯示器的顯示亮度，而影響畫素開口率大小的主要因素之一，就是薄膜電晶體陣列基板上之通孔(contact hole)的面積。一般而言，通孔的面積越小，畫素區域的面積就會越大，畫素開口率也會越大。

然而，受限於目前的蝕刻技術，若是通孔的面積過小，通孔往往無法順利貫穿絕緣層。特別是對於彩色濾光片整於基板(COA；color filter on array)結構或高開口率(UHA；Ultra-High Aperture)結構而言，由於目前蝕刻技術很難在色阻上製作高深寬比(aspect-ratio)的通孔，因此在設計上通孔的面積必須夠大，才能確保一定的良率。但這種設計又勢必會影響到畫素開口率，因此設計者往往會受困於這兩難的問題中，無法突破。

本發明之一技術態樣為薄膜電晶體陣列基板，其利用堆疊結構墊高薄膜電晶體之汲極的延伸電極，因此通孔不需要太深即可暴露出汲極的延伸電極，讓畫素電極接觸。

根據本發明之一實施方式，一種薄膜電晶體陣列基板包含基材、第一圖案化導電層、第一絕緣層、半導體層、第二圖案化導電層、第二絕緣層、通孔與畫素電極。第一圖案化導電層位於基材上，且此第一圖案化導電層包含掃描線、閘極及浮置電極，其中閘極電性連接掃描線。第一絕緣層位於第一圖案化導電層上。半導體層位於第一絕緣層上，且此半導體層包含通道區。第二圖案化導電層位於第一絕緣層上，且此第二圖案化導電層包含源極、汲極、和掃描線交錯之資料線及汲極之延伸電極，上述之閘極、源極、汲極及通道區係構成薄膜電晶體，其中源極係電性連接資料線且汲極之延伸電極係部分和浮置電極重疊。第二絕緣層位於第二圖案化導電層上。通孔貫穿第二絕緣層，並暴露出部分汲極之延伸電極。畫素電極透過通孔，電性連接汲極之延伸電極。

根據本發明之另一實施方式，一種薄膜電晶體陣列基板包含基材、第一圖案化導電層、第一絕緣層、半導體層、第二圖案化導電層、第二絕緣層、通孔與畫素電極。第一圖案化導電層位於基材上，且此第一圖案化導電層包含掃描線及閘極，其中閘極電性連接掃描線。第一絕緣層位於第一圖案化導電層上。半導體層位於第一絕緣層上，且此半導體層包含通道區與第一半導體區。第二圖案化導電層位於第一絕緣層上，且此第二圖案化導電層包含源極、汲極、和掃描線交錯之資料線及汲極之延伸電極。上述之閘極、源極、汲極及通道區係構成薄膜電晶體，其中源極係電性連接資料線且汲極之延伸電極係部分和第一半導體區重疊。第二絕緣層位於第二圖案化導電層上。通孔貫穿第二絕緣層，並暴露出部分汲極之延伸電極。畫素電極，透過通孔，電性連接汲極之延伸電極。

第1圖繪示依照本發明一實施方式之薄膜電晶體陣列基板的上視圖。第2圖繪示沿著第1圖之線段2的剖面圖。如圖所示，一種薄膜電晶體陣列基板包含基材110、第一圖案化導電層120、第一絕緣層130、半導體層140、第二圖案化導電層150、第二絕緣層160、通孔170與畫素電極180。

第一圖案化導電層120位於基材110上，且此第一圖案化導電層120包含掃描線122(如第1圖所繪示)、閘極124及浮置電極126，其中閘極124電性連接掃描線122(如第1圖所繪示)。上述之基材110的材質可為玻璃或塑膠，而第一圖案化導電層120的材質則可為金屬，例如：鋁、銅、銀、金或上述金屬之組合物或合金。

第一絕緣層130位於第一圖案化導電層120上。更具體地說，此第一絕緣層130可至少覆蓋閘極124，以作為薄膜電晶體200之閘介電層。上述之第一絕緣層130的材質可為各種介電材料，例如：二氧化矽、氮化矽或氮氧化矽。

半導體層140位於第一絕緣層130上，且此半導體層140包含通道區142。具體而言，上述之通道區142可位於閘極124上方，並隔著第一絕緣層130與閘極124相對。

第二圖案化導電層150位於第一絕緣層130上，且此第二圖案化導電層150包含源極152、汲極154、和掃描線122交錯之資料線156(如第1圖所繪示)及汲極154之延伸電極158。上述之閘極124、源極152、汲極154及通道區142係構成薄膜電晶體200。其中，源極152係電性連接資料線156(如第1圖所繪示)，而汲極154之延伸電極158則部分和浮置電極126重疊，詳細而言，汲極154之延伸電極158至少部分被堆疊於浮置電極126上方，也就是說，汲極154之延伸電極158隔著第一絕緣層130，部份延伸電極158和浮置電極126重疊，使得由上視觀之時，汲極154之延伸電極158至少部分覆蓋浮置電極126。在材質上，第二圖案化導電層150的材質亦可為金屬，例如：鋁、銅、銀、金或上述金屬之組合物或合金。

第二絕緣層160位於第二圖案化導電層150上，第二絕緣層160之材料可為有機材質或無機材質。此外，當薄膜電晶體陣列基板具有彩色濾光片整於基板(COA；color filter on array)結構或高開口率(UHA；Ultra-High Aperture)結構時，上述之第二絕緣層160之上尚可選擇性的具有第三絕緣層(圖未示)，此第三絕緣層的材料可以是有機層205，例如：色阻、彩色濾光層，或無機材料；第二絕緣層160及第三絕緣層可平坦化薄膜電晶體陣列基板，在其他實施例中，並可提供所需要的濾光功能，且第二絕緣層材料及第三絕緣層材料可相同，例如：彩色濾光層。

為了電性接觸汲極154之延伸電極158，製造者一般會在第二絕緣層160與有機層205上製作通孔170，此通孔170可貫穿第二絕緣層160與有機層205，並暴露出部分汲極154之延伸電極158，俾使畫素電極180透過通孔170，電性連接汲極154之延伸電極158。

在本實施方式中，由於汲極154之延伸電極158下方具有浮置電極126，因此可有效墊高汲極154之延伸電極158。也就是說，製造者不需要製作太深的通孔170即可暴露出汲極154之延伸電極158。如此一來，即便目前蝕刻技術無法在色阻上製作高深寬比的通孔170，但由於所需要貫穿的深度不深，因此通孔170仍可擁有較小的面積，使得畫素開口率因而提升。

詳細而言，浮置電極126其為不與任何元件電性連接之電極，且由於浮置電極126不與任何元件電性連接(包括直接與間接)，因此浮置電極126的電位通常會等於或接近於接地電位。也由於浮置電極126的電位會等於或接近於接地電位，因此浮置電極126與汲極154之延伸電極158之間將不會有顯著的電容效應，影響薄膜電晶體陣列基板的操作。

此外，上述之半導體層140更可包含第一半導體區144，此第一半導體區144可位於汲極154之延伸電極158與第一絕緣層130之間。亦即，汲極154之延伸電極158可部分和第一半導體區144重疊，也就是說，汲極154之延伸電極158至少部分被堆疊於第一半導體區144上方，詳細而言，汲極154之延伸電極158隔著第一絕緣層130以及第一半導體區144，部份延伸電極158和浮置電極126重疊，使得由上視觀之時，汲極154之延伸電極158至少部分覆蓋第一半導體區144以及浮置電極126，以進一步墊高汲極154之延伸電極158。

具體而言，在本實施方式中，基材110表面至通孔170所曝露出汲極154之延伸電極158之上表面的高度HT可為3700至14000，而基材110表面至汲極154之延伸電極158之與第一半導體區144接觸之下表面的高度HP則為1500至10000。應瞭解到，以上所述之尺寸均僅為例示，並非用以限制本發明。本發明所屬技術領域具有通常知識者，應視實際需要，彈性調整汲極154之延伸電極158的高度。

第3圖繪示依照本發明另一實施方式之薄膜電晶體陣列基板的剖面圖，其剖面位置與第2圖相同。本實施方式與上一實施方式最大的不同點在於：上一實施方式之通道區142與第一半導體區144彼此分開設置，而本實施方式之通道區142與第一半導體區144則彼此相連。本發明所屬技術領域具有通常知識者，應視實際需要，彈性選擇通道區142與第一半導體區144的實施方式。

且在第3圖繪示之實施方式中，汲極154之延伸電極158的邊緣對齊浮置電極126的邊緣。但此並不限制本發明，本發明所屬技術領域具有通常知識者，應能根據實際需要，彈性選擇汲極154之延伸電極158與浮置電極126之間的相對位置。

舉例來說，在本發明再一實施方式中，汲極154之延伸電極158其在遠離汲極154方向的邊緣之投影位置，可較浮置電極126其在遠離閘極124方向的邊緣凸出，且其凸出之距離R約為0μm至10μm，如第4圖所標示。或者，在本發明又一實施方式中，汲極154之延伸電極158其在遠離汲極154方向的邊緣之投影位置可較浮置電極126其在遠離閘極124方向的邊緣內縮，其內縮距離P約為0μm至10μm，如第5圖所標示。

除了以浮置電極126墊高汲極154之延伸電極158外，製造者亦可依實際需要，選擇省略浮置電極126，僅以第一半導體區144墊高汲極154之延伸電極158。以下將以第6圖為例，具體說明以上技術內容。

第6圖繪示依照本發明再一實施方式之薄膜電晶體陣列基板的剖面圖，其剖面位置與第2圖相同。本實施方式與先前實施方式最大的不同點在於：本實施方式並未在基材上設置浮置電極，僅在汲極154之延伸電極158與第一絕緣層130之間設置第一半導體區144，詳細而言，其中基材110表面至該通孔170所曝露出汲極154之延伸電極158之上表面的高度HT可為3200至13500，而基材110表面至汲極154之延伸電極158之與第一半導體區144接觸之下表面的高度HP可為1000至9500。

也就是說，製造者應視實際需要選擇堆疊在汲極154之延伸電極158下方的結構，並不必然一定是浮置電極126。具體而言，製造者可選擇單以浮置電極126、單以第一半導體區144，或者同時設置兩者來墊高汲極154之延伸電極158。

此外，雖然第1圖將浮置電極126的形狀繪示呈方形，但此並不限制本發明，浮置電極126的形狀亦可呈多邊形(如第7圖所繪示)、橢圓形(如第8圖所繪示)或圓形。本發明所屬技術領域具有通常知識者，應視實際需要彈性選擇之。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。舉例來說，本發明所屬技術領域具有通常知識者，亦可依實際需要將共同電極線210整合於薄膜電晶體陣列基板上(如第9圖所繪示)，其並不脫離本發明之保護範圍。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

2．．．線段

110．．．基材

120．．．第一圖案化導電層

122．．．掃描線

124．．．閘極

126．．．浮置電極

130．．．第一絕緣層

140．．．半導體層

142．．．通道區

144．．．第一半導體區

150．．．第二圖案化導電層

152．．．源極

154．．．汲極

156．．．資料線

158．．．延伸電極

160．．．第二絕緣層

170．．．通孔

180．．．畫素電極

200．．．薄膜電晶體

205．．．有機層

210．．．共同電極線

HT．．．高度

HP．．．高度

P．．．距離

R．．．距離

第1圖繪示依照本發明一實施方式之薄膜電晶體陣列基板的上視圖。

第2圖繪示沿著第1圖之線段2的剖面圖。

第3圖繪示依照本發明另一實施方式之薄膜電晶體陣列基板的剖面圖，其剖面位置與第2圖相同。

第4圖繪示依照本發明再一實施方式之薄膜電晶體陣列基板的剖面圖，其剖面位置與第2圖相同。

第5圖繪示依照本發明又一實施方式之薄膜電晶體陣列基板的剖面圖，其剖面位置與第2圖相同。

第6圖繪示依照本發明再一實施方式之薄膜電晶體陣列基板的剖面圖，其剖面位置與第2圖相同。

第7圖繪示依照本發明另一實施方式之薄膜電晶體陣列基板的上視圖。

第8圖繪示依照本發明再一實施方式之薄膜電晶體陣列基板的上視圖。

第9圖繪示依照本發明又一實施方式之薄膜電晶體陣列基板的上視圖。

110．．．基材

120．．．第一圖案化導電層

124．．．閘極

126．．．浮置電極

130．．．第一絕緣層

140．．．半導體層

142．．．通道區

144．．．第一半導體區

150．．．第二圖案化導電層

152．．．源極

154．．．汲極

158．．．延伸電極

160．．．第二絕緣層

170．．．通孔

180．．．畫素電極

200．．．薄膜電晶體

205．．．有機層

HT．．．高度

HP．．．高度

Claims (21)

1. 一種薄膜電晶體陣列基板，包含：一基材；一第一圖案化導電層位於該基材上，其中該第一圖案化導電層包含一掃描線、一閘極及一浮置電極，其中該閘極電性連接該掃描線；一第一絕緣層位於該第一圖案化導電層上；一半導體層，位於該第一絕緣層上，其中該半導體層包含一通道區以及一第一半導體區，該第一半導體區與該通道區彼此分開設置；一第二圖案化導電層位於該第一絕緣層上，其中該第二圖案化導電層包含一源極、一汲極、和掃描線交錯之資料線及一汲極之延伸電極，且該閘極、該源極、該汲極及該通道區係構成一薄膜電晶體，其中該源極係電性連接該資料線且該汲極之延伸電極係部分和該浮置電極重疊；一第二絕緣層位於該第二圖案化導電層上；一通孔，貫穿該第二絕緣層，並暴露出部分與該浮置電極重疊之該汲極之延伸電極；以及一畫素電極，透過該通孔，電性連接該汲極之延伸電極。
2. 如請求項1所述之薄膜電晶體陣列基板，其中該第一半導體區係位於該汲極之延伸電極與該第一絕緣層之間。
3. 如請求項1所述之薄膜電晶體陣列基板，其中該汲極之延伸電極的邊緣對齊該浮置電極的邊緣。
4. 如請求項1所述之薄膜電晶體陣列基板，其中該汲極之延伸電極其在遠離汲極方向的邊緣之投影位置較該浮置電極其在遠離閘極方向的邊緣內縮0 μm至10 μm。
5. 如請求項1所述之薄膜電晶體陣列基板，其中該汲極之延伸電極其在遠離汲極方向的邊緣之投影位置較該浮置電極其在遠離閘極方向的邊緣凸出0 μm至10 μm。
6. 如請求項1所述之薄膜電晶體陣列基板，其中該基材之上表面至該通孔所曝露出該汲極之延伸電極之上表面的高度為3700 Å至14000 Å。
7. 如請求項1所述之薄膜電晶體陣列基板，其中該基材之上表面至該汲極之延伸電極之與該第一半導體區接觸之下表面的高度為1500 Å至10000 Å。
8. 如請求項1所述之薄膜電晶體陣列基板，其中該浮置電極的形狀呈方形、多邊形、橢圓形或圓形。
9. 如請求項1所述之薄膜電晶體陣列基板，其中該 第二絕緣層之材料為有機材料或無機材料。
10. 如請求項1所述之薄膜電晶體陣列基板，其在第二絕緣層上方更包含一第三絕緣層。
11. 如請求項10所述之薄膜電晶體陣列基板，其中該第三絕緣層之材料為有機材料或無機材料。
12. 如請求項1所述之薄膜電晶體陣列基板，其中該第二絕緣層為彩色濾光層。
13. 如請求項10所述之薄膜電晶體陣列基板，其中該第三絕緣層為彩色濾光層。
14. 一種薄膜電晶體陣列基板，包含：一基材；一第一圖案化導電層位於該基材上，其中該第一圖案化導電層包含一掃描線及一閘極，其中該閘極電性連接該掃描線；一第一絕緣層位於該第一圖案化導電層上；一半導體層，位於該第一絕緣層上，其中該半導體層包含一通道區與一第一半導體區，該第一半導體區之高度係低於該通道區之高度，且該第一半導體區與該通道區彼此分開設置； 一第二圖案化導電層位於該第一絕緣層上，其中該第二圖案化導電層包含一源極、一汲極、和掃描線交錯之資料線及一汲極之延伸電極，且該閘極、該源極、該汲極及該通道區係構成一薄膜電晶體，其中該源極係電性連接該資料線且該汲極之延伸電極係部分和該第一半導體區重疊；一第二絕緣層位於該第二圖案化導電層上；一通孔，貫穿該第二絕緣層，並暴露出部分與該第一半導體區重疊之該汲極之延伸電極；以及一畫素電極，透過該通孔，電性連接該汲極之延伸電極。
15. 如請求項14所述之薄膜電晶體陣列基板，其中該基材之上表面至該通孔所曝露出該汲極之延伸電極之上表面的高度為3200 Å至13500 Å。
16. 如請求項14所述之薄膜電晶體陣列基板，其中該基材之上表面至該汲極之延伸電極之與該第一半導體區接觸之下表面的高度為1000 Å至9500 Å。
17. 如請求項14所述之薄膜電晶體陣列基板，其中該第二絕緣層之材料為有機材料或無機材料。
18. 如請求項14所述之薄膜電晶體陣列基板，其在第二絕緣層上方更包含一第三絕緣層。
19. 如請求項18所述之薄膜電晶體陣列基板，其中該第三絕緣層之材料為有機材料或無機材料。
20. 如請求項14所述之薄膜電晶體陣列基板，其中該第二絕緣層為彩色濾光層。
21. 如請求項18所述之薄膜電晶體陣列基板，其中該第三絕緣層為彩色濾光層。