KR100684697B1

KR100684697B1 - 액티브 매트릭스 기판, 전기 광학 장치, 액티브 매트릭스 기판의 제조 방법 및 전자 기기

Info

Publication number: KR100684697B1
Application number: KR1019997009452A
Authority: KR
Inventors: 오자와도쿠로
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 1998-02-19
Filing date: 1999-02-16
Publication date: 2007-02-20
Anticipated expiration: 2019-02-16
Also published as: CN1145838C; WO1999042897A1; US6891523B2; TW497273B; JP4057127B2; KR20010006366A; US6392622B1; US20020126250A1; JPH11231345A; CN1256763A

Abstract

액티브 매트릭스 기판, 전기광학장치 및 액티브 매트릭스 기판의 제조 방법에서, 배향막에 대한 러빙 공정 등에 의해 발생한 정전기가 기판 상에 형성되어 있는 TFT 등을 파괴시켜 버리는 것을 효과적으로 피하는 것을 목적으로, 액티브 매트릭스 기판(2)을 제조할 때 대형 기판(200)의 각 패널 영역(20)에 각 화소 전극이 매트릭스 형태로 형성된 화소부(81), 데이타선 구동 회로(60), 주사선 구동 회로(70), 외부 접속용 단자(13)를 형성함과 동시에 대전 방지용 공통 배선(48)을 도전층에 의해 형성한다. 이 공통 배선(48)은 인접하는 패널 영역의 경계를 걸치듯이 형성되어 대형 기판(200)에 대한 러빙 공정이 실시되었을 때 발생한 정전기를 집전하여 전하를 분산시킨다. 저온 프로세스에서 형성한 TFT가 정전 파괴에 약한 경향이 있어도 공통 배선(48)에 의해 TFT를 정전 파괴로부터 보호할 수 있다.

액티브 매트릭스 기판, TFT, 화소 전극, 대전 방지용 도전층

Description

액티브 매트릭스 기판, 전기 광학 장치, 액티브 매트릭스 기판의 제조 방법 및 전자 기기{Active matrix substrate, electro-optic device, method of manufacturing active matrix substrate, and electronic device}

본 발명은 액티브 매트릭스 기판, 전기 광학 장치, 액티브 매트릭스 기판의 제조 방법 및 전자 기기에 관한 것이다. 보다 상세하게는 절연 기판 상에 형성된 폴리실리콘 박막 트랜지스터(TFT)에 의해 화소(畵素) 전극을 구동하는 유형의 액티브 매트릭스 기판 제조에 알맞는 정전기 파괴 방지 기술에 관한 것이다.

각종 액정 패널 중, 액티브 매트릭스형 액정 패널에서는 예컨대 유리 기판 등 대형 기판 상에 반도체층, 절연층 및 도전층을 순차 선택적으로 형성하여 능동소자, 수동 소자 및 전극 등을 갖추는 복수의 패널 영역을 형성하여 이들 패널 영역을 대형의 기판으로부터 추출하여 액티브 매트릭스 기판으로 쓰인다. 이 액티브 매트릭스 기판은 전기 광학 장치에 쓰인다. 즉, 액티브 매트릭스 기판과 대향(對向) 기판 사이에 액정이 끼워져 형성되는 전기 광학 장치에 쓰인다. 액티브 매트 릭스 기판에는 다수의 화소가 매트릭스 형태로 형성되어 이들이 화소부를 형성한다. 화소부에는 예를 들면 능동 소자로 형성되는 박막 트랜지스터(이하, TFT)가 형성되어 TET를 사이에 두고 화소 전극에 전압이 인가된다.

이러한 액티브 매트릭스 기판에서, TFT를 구성하는 반도체로 폴리실리콘(폴리-Si)을 사용한 경우에는 시프트 레지스터나 구동 회로 등 주변 회로를 구성하는 트랜지스터 등도 동일 공정에서 형성 가능하기 때문에, 고집적화에 적합하다.

이러한 액티브 매트릭스 기판에서, 트랜지스터로 폴리 실리콘 TFT를 형성할 경우에는 액티브 매트릭스 기판을 저온 프로세스에서 형성할 수 있기 때문에, 절연기판으로 실리카 유리나 무 알카리 유리 등으로 이루어지는 유리 기판을 사용할 수 있다는 이점이 있다.

그러나, 유리 기판은 전기를 띠기 쉽다는 특성이 있기 때문에, 기판에 대전한 정전기가 방전할 때에 능동 소자로서의 TFT 등이 정전기에 의해서 파괴(이하, 정전 파괴라고 한다)될 우려가 있다.

또한, 액티브 매트릭스 기판에는 능동 소자, 수동 소자 및 전극 등을 형성한 유리 기판 상에 액정 분자를 소정의 방향으로 배열시키기 위한 배향막(配向膜)이 형성된다. 그렇지만, 이 배향막에 대한 러빙 공정을 할 시에는 러빙에 의해 발생한 고전압 정전기가 기판에 대전(帶電)하여 대전한 정전기가 방전할 시에 능동 소자로서의 TFT 등을 정전 파괴시켜 버린다는 문제점이 있다.

즉, 능동 소자 등이 형성된 유리 기판에 폴리이미드계 수지 등 유기 고분자막을 형성하여 이 수지막 표면에 대한 액정 분자를 배향시키기 위해 레이온이나 나 일론 등의 섬유로 된 직포 등을 소정의 하중(荷重)으로 일정 방향으로 문지르는 러빙공정을 실시한다. 이 때, 수지막과 섬유와의 마찰로 고전압 정전기가 발생하여 그 정전기가 기판 자체를 대전시키거나 절연을 깨고 방전되어 기판 상에 형성된 TFT 등의 반도체 소자를 정전파괴시켜 버리는 것이다.

더욱이, 본원 발명자가 얻은 식견에 의하면 최고 프로세스 온도가 400∼600℃ 정도의 저온 프로세스에서 작성한 폴리 실리콘 TFT 등은 내압 성능이 지극히 나쁘기 때문에 정전 파괴되기 쉽고, 경우에 따라서는 전 구동 회로가 동작 불능이 되는 등 완전 손실에 가까운 큰 불편이 발생하기 쉽다는 것을 알았다.

그래서, 본 발명의 목적은 액티브 매트릭스 기판, 전기 광학 장치 및 액티브 매트릭스 기판의 제조 방법에서 액정 배향막에 대한 러빙 공정 등에 의해 발생한 정전기가 기판 위에 형성되어 있는 TFT 등을 파괴시켜 버리는 것을 효과적으로 피할 수 있는 구성을 제공하는 것이다.

상기 목적을 달성하기 위해, 본 발명에서는 화소 전극, 해당 화소 전극에 접속하여 이루어지는 스위칭 소자를 구비한 화소부와, 해당 화소부 주위에서 상기 스위칭 소자를 제어하기 위한 주변 회로와 상기 주변 회로에 전기적으로 접속하는 외부접속 단자가 기판 상에 형성되어 이루어지는 액티브 매트릭스 기판에서, 상기 기판 상의 상기 화소부를 제외한 영역의 적어도 일부에 대전 방지용 도전층이 형성되어 이루어지는 것을 특징으로 한다.

본 발명에서는, 액티브 매트릭스 기판 상에 형성한 폴리이미드막 등에 러빙 공정을 실시하여 액정배향막(液晶配向膜)으로 할 때 발생한 정전기 등은 대전 방지용 도전층으로 집전(集電)되어 분산된다. 이 때문에, 기판 자체의 대전이 방지되기 때문에 방전에 의해 주변 회로 등에 형성한 능동 소자 등의 정전 파괴를 미연에 방지할 수 있다. 따라서, 정전기에 약한 저온 프로세스에서 형성한 TFT를 능동 소자로 사용가능하다. 또한, 대전 방지용 도전층은 전기 광학 장치를 동작시킬 때 대용량의 바이패스 콘덴서(파소콘)로서 작동하기 때문에 저 소음화나 저 EMI화에 공헌한다. 그 때문에, 전기 광학 장치에서 표시의 고화질화, 고세밀화를 달성할 수 있다.

본 발명에서, 상기 대전 방지용 도전층은 상기 기판 상의 상기 화소부를 제외한 영역 중, 배선이 통과하지 않는 무배선부, 직류 전압이 인가되는 배선이 형성되어 있는 영역 및 화상 표시 때에 직류 전압이 인가되는 배선이 형성되어 있는 영역의 상층 측에만 형성되어 있는 것이 바람직하다. 이와 같이 구성하면, 대전 방지용 도전층을 형성하더라도 구동 회로의 용량 부하를 늘릴 일이 없기 때문에 배선을 전달하는 신호를 지연시키는 일이 없다. 따라서, 고속 동작이 가능한 상태에서 트랜지스터의 정전 파괴를 방지할 수 있다.

본 발명에서, 상기 대전 방지용 도전층은 상기 기판 표면에 노출되어 형성되는 것이 바람직하다. 이렇게 구성하면, 러빙 공정 등에 의해 발생한 정전기는 대전 방지용 도전층에 의해 확실히 집전되어 분산되기 때문에 기판 자체의 대전이 방지되고 방전에 의한 능동 소자 등의 정전 파괴를 미연에 방지할 수 있다.

본 발명에서, 상기 대전 방지용 도전층은 적어도 상기 기판의 외주 테두리에 형성되는 것이 바람직하다. 즉, 대형 기판에 비해 상기 액티브 매트릭스 기판으로 잘라내는 복수의 패널 영역 각각에 상기 화소부, 상기 주변 회로, 상기 단자부 및 상기 대전 방지용 도전층을 형성한 후, 해당 패널 영역을 상기 대형 기판으로부터 잘라내어 상기 액티브 매트릭스 기판으로 삼을 때, 상기 대전 방지용 도전층을 인접하는 패널 영역과의 경계를 걸치도록 해 두는 것이 바람직하다. 이렇게 구성하면, 각 패널 영역간에 걸친 전위차를 없애, 같은 전위면을 확장할 수 있기 때문에 보다 확실히 정전기에 의한 장해 발생을 방지할 수 있다.

본 발명에서, 상기 외부 접속용 단자끼리는 각각 2조의 다이오드 열을 서로 역방향으로 배치한 정전 보호 회로를 사이에 두고 전기적으로 접속되는 것이 바람직하다. 또한, 상기 각 외부 접속용 단자와 상기 대전 방지용 도전층과는 각각 2조의 다이오드 열을 서로 역방향으로 배치한 정전 보호 회로를 사이에 두고 접속되는 것이 바람직하다. 이렇게 구성하면, 외부 접속용 단자에 대전한 정전기의 전위가 소정치를 넘은 경우에, 그 정전기를 정전 보호 회로를 사이로 대전 방지용 도전층으로 피할 수 있다. 이렇기 때문에, 외부 접속용 단자간 혹은 외부 접속용 단자와 대전 방지용 도전층 사이에서 방전이 일어나는 것을 미연에 방지할 수 있다.

본 발명에서, 상기 스위칭 소자 및 상기 주변 회로는 박막 트랜지스터로 구성되는 때가 있다. 이 경우에, 상기 정전 보호 회로에서 다이오드 열을 구성하는 다이오드접속된 박막 트랜지스터의 채널 길이는 상기 화소에 접속하여 이루어지는 상기 박막 트랜지스터 및 상기 주변 회로에 형성된 상기 박막 트랜지스터의 채널 길이보다도 긴 것이 바람직하다. 이렇게 구성하면, 정전 보호 회로에 사용한 다이오드 열의 열화(劣化)를 억제할 수 있기 때문에 전기 광학 장치의 수명을 연장시킬 수 있다.

본 발명에서, 상기 박막 트랜지스터에는 주사선(走査線)과 데이타선이 접속되어 있어, 상기 주변 회로에는 적어도 상기 박막 트랜지스터를 사이로 상기 화소 전극에 인가해야 할 화상 신호를 데이타선으로 출력하기 위한 데이타선 구동 회로와 상기 박막 트랜지스터의 선택/비선택 상태를 제어하는 주사 신호를 주사선으로 출력하기 위한 주사선 구동 회로가 포함되어 있고, 상기 다이오드접속된 복수의 외부 접속용 단자에는 상기 데이타선 구동 회로에 전기적으로 접속하는 외부 접속용 단자와 상기 주사선 구동 회로에 전기적으로 접속하는 외부 접속용 단자가 포함되어 있는 것이 바람직하다. 이처럼 구성하면, 데이타선 구동 회로측과 주사선 구동 회로측 사이에 전위차가 생기는 것을 방지할 수 있기 때문에 정전 파괴가 데이타선 구동 회로측 혹은 주사선 구동 회로측에 치우쳐 발생하는 사태를 확실히 방지할 수 있다.

본 발명에서, 상기 대전 방지용 도전층은 상기 화소 전극 또는 상기 외부 접속용 단자의 어느 한 편과 동일 재료로 형성되는 것이 바람직하다. 예를 들면, 상기 대전 방지용 도전층은 A1(알루미늄), Ti(티타늄), Ta(탄탈늄), Cr(크롬) 또는 그들 합금으로 형성되는 것이 바람직하다. 또한, 상기 대전 방지용 도전층은 인듐 주석 산화물막(ITO막) 등으로 이루어지는 투명 도전막으로 형성되도 좋다. 이렇게 구성하면, 상기 화소 전극 혹는 상기 외부 접속용 단자를 형성할 때 동시에 대전 방지용 도전층을 형성할 수 있기 때문에 제조 과정을 간략히 할 수 있다. 또한, 상기 대전 방지용 도전층을 형성하는 재료가 투명 도전막으로서의 인듐 주석 산화물막으로 구성될 경우에는 ITO가 다른 금속 재료에 비해 비저항이 높기 때문에 거의 동등한 막 두께인 금속 재료에 따라 대전 방지용 도전층을 형성한 경우와 비교하여, 순간적인 방전을 보다 긴 시간 정수의 회로망으로 받아들일 수 있다. 그 때문에, 방전시 배선간에 인가되는 순간 전압을 내릴 수 있다.

본 발명은, 상기 박막 트랜지스터의 능동영역이 폴리 실리콘막으로 형성되어 있는 경우에 효과적이다.

본 발명에 관계되는 액티브 매트릭스 기판은 이 액티브 매트릭스 기판에 대하여 소정의 간격을 사이에 두고 대향하는 대향 기판과 해당되는 대향 기판과 상기 액티브 매트릭스 기판과의 간극에 봉입된 액정 등 전기 광학 물질과 함께 전기 광학 장치를 구성하는 데 사용된다.

본 발명에 관계되는 액티브 매트릭스 기판 제조 방법으로서는, 예를 들면, 대형 기판에 대하여 상기의 액티브 매트릭스 기판으로 잘라내는 복수의 패널 영역의 각각에 상기의 화소부, 상기의 주변 회로, 상기의 단자부 및 상기의 대전 방지용 도전층을 형성한 후, 해당 복수의 패널 영역을 상기의 대형 기판으로부터 잘라내어 상기의 액티브 매트릭스 기판으로 삼는다.

이 경우에, 상기 대전 방지용 도전층을 인접하는 패널 영역과의 경계를 걸치도록 형성하는 것이 바람직하다.

본 발명에 관계되는 전자 기기는 전기 광학 장치를 표시 장치로 장착한 것을 특징으로 한다. 또한, 전기 광학 장치를 라이트 밸브로 장착한 것을 특징으로 한다.

도 1은 본 발명을 적용한 전기 광학 장치에 사용한 액정 패널을 대향 기판 측에서 본 평면도.

도 2는 도 1의 H-H`선에서 절단했을 때의 액정 패널 단면도.

도 3은 도 1에 도시되는 액티브 매트릭스 기판의 구성을 모식적으로 도시하는 블록도.

도 4a, 도 4b, 도 4c는 각각 도 1에 도시된 액티브 매트릭스 기판의 구동 회로 평면도, A-A`선 단면도 및 B-B`선 단면도.

도 5은 도 1에 도시되는 액티브 매트릭스 기판을 제조하기 위한 대형 기판 상태에서의 대전 방지용 공통 배선(도전층)의 형성 패턴을 도시하는 평면도.

도 6은 도 5에 도시되는 대전 방지용 공통 배선(도전층) 일부를 확대하여 도시하는 평면도.

도 7은 도 1에 도시되는 액티브 매트릭스에서의 대전 방지용 도전층, 외부 접속용 단자 및 정전 보호 회로의 접속예를 도시하는 블록도.

도 8은 도 7에 도시되는 정전 보호 회로를 구성하는 다이오드·링의 등가 회로도.

도 9a, 도 9b는 각각 정전 보호 회로를 구성하는 다이오드·링을 쇼트·패턴 으로 접속한 상태를 보여주는 평면도 및 단면도.

도 10a, 도 10b, 도 10c는 각각 전자기기로서의 예를 도시한 도.

도 11은 전기 기기의 일례로 전기 광학 장치를 라이트 밸브로 장착한 구성을 도시하는 도.

도면을 참조하여 본 발명의 적절한 실시 형태를 설명한다.

(액티브 매트릭스 기판의 구성)

도 1 및 도 2는 각각 본 발명을 적용한 전기 광학 장치에 사용한 액정 패널을 대향 기판 측에서 본 평면도 및 도 1의 H-H′선에서 절단했을 때의 액정 패널 단면도이다. 도 3은 액티브 매트릭스 기판 구성을 모식적으로 도시하는 블록도이다.

도 1 및 도 2에서 액정 패널(1)은 액티브 매트릭스 기판(2)과 대향 전극(32)이 형성된 대향 기판(3)과, 이들 기판간에 끼어 있는 액정(39)(전기 광학 물질)으로 구성되어 있다.

액티브 매트릭스 기판(2)에서는 절연 기판(21)(유리 기판)의 표면(액정층 측면)에 화소 전극(8)이 매트릭스 형태로 형성되어 있다. 각 화소 전극(8)에는 화소 스위칭용 박막 트랜지스터(이하, TFT라 하며, 도 3 참조)가 형성되어 있다. 또한, 화소 전극(8) 표면 측에는 배향막(22)이 형성되어 있다. 이 배향막(22)은 폴리이미드계 수지 등으로 형성된 층에 러빙 처리를 실시함으로 형성된다. 대향 기판(3) 에서는 절연 기판(31)(유리 기판)의 표면에 액티브 매트릭스 기판(2)의 화소 전극(8)의 경계 영역에 대향하도록 블록 매트릭스로 불리는 차광막(33)이 형성되어 이 차광막(33)의 표면 측에 대향 전극(32) 및 배향막(34)이 형성되어 있다. 이 배향막(34)도 폴리이미드계 수지 등으로 형성된 층에 러빙 처리가 실시되어 형성된다.

이렇게 구성한 액티브 매트릭스 기판(2)과 대향 기판(3)은, 액티브 매트릭스 기판(2) 혹은 대향 기판(3)에 도포된 갭 재료를 함유한 실(seal) 재료(59)에 의해서 소정 간격을 사이에 두고 붙어 있다. 이 상태로, 액티브 매트릭스 기판(2)과 대향 기판(3)간에는 실 재료(59)에 의해서 액정 봉입 영역(5)이 구획 형성되고, 이 액정 봉입 영역(5) 내에는 액정(39)이 봉입되어 있다. 실 재료(59)로는 에폭시 수지나 각종 자외선 경화 수지 등을 사용할 수 있다. 또한, 실 재료(59)에 배합되는 갭 재료로는 약 2μm 내지 약 10μm의 무기질 또는 유기질의 화이바 혹은 공 등이 쓰인다. 여기서, 실 재료(59)는 부분적으로 도중에 끊겨 있기 때문에 이 도중에 끊긴 부분에 의해서 액정 주입구(241)가 구성된다. 이렇기 때문에, 대향 기판(3)과 액티브 매트릭스 기판(2)을 같이 붙인 후 실 재료(59)의 안쪽 영역을 감압 상태로 하면, 액정 주입구(241)로 액정(39)을 주입할 수 있어 액정(39)을 봉입한 후 액정 주입구(241)를 봉지제(242)로 막으면 된다.

대향 기판(3)은 액티브 매트릭스 기판(2)보다도 작고 액티브 매트릭스 기판(2)의 주변 부분은 대향 기판(3)의 외주 테두리보다 밀려 나온 상태로 붙여진다. 따라서, 대향 기판(3)의 외주 측에서는 액티브 매트릭스 기판(2)의 외주 측에 형성된 주변 회로(주사선 구동 회로(70)나 데이타선 구동 회로(60)) 및 그 주변 회로에 전기적으로 접속하는 외부 접속 단자(13)가 열거하는 단자부(12)가 노출된 상태에 있다.

또, 대향 기판(3)에는 실 재료(59)의 안쪽에서 화상 표시 영역(7)을 보지 못하도록 하는 차광막(55)이 형성되어 있다. 또한, 대향 기판(3)의 코너부 어느 것에도 액티브 매트릭스 기판(2)에 형성된 전극 등과 대향 기판(3)에 형성된 전극 등 사이에서 전기적 도통(導通)을 위한 상하 도통재(56)가 형성되어 있다.

이렇게 구성한 액정 패널(1)에서, 주사선 구동 회로(70)는 화상 표시 영역 (7)의 양측에 형성되어 있지만, 주사선에 공급되는 주사 신호 지연이 문제가 되지 않는 것이라면 주사선 구동 회로(70)는 한 쪽만이라도 좋은 것은 말할 필요도 없다. 또한, 데이타선 구동 회로(60)를 화상 표시 영역(7) 근처를 따라 양측에 배열해도 된다. 예를 들면 홀수 열의 데이타선은 화상 표시 영역(7)의 한 쪽을 따라 설치된 데이타선 구동 회로로부터 화상 신호를 공급하여, 짝수 열 데이타선은 화상 표시 영역(7)의 반대측 근처를 따라 설치된 데이타선 구동 회로로부터 화상 신호를 공급하도록 해도 된다. 이렇게 데이타선을 빗살 모양으로 구동하듯이 하면 데이타선 구동 회로(60)의 면적을 확장할 수 있기 때문에 복잡한 회로를 구성할 수 있다. 또한, 액티브 매트릭스 기판(2)에서 데이타선 구동 회로(60)와 대향하는 근처에는 차광막(55)의 아래 등을 이용하여 검사 회로가 마련되는 적도 있다. 또, 대향 기판(3) 및 액티브 매트릭스 기판(2)의 광 입사 측면이나 광 출사 측에는 사용하는 액정(39)의 종류, 즉, TN(트위스티드 네마틱) 모드, 게스트 호스트 TN 모드, 멀티 도메인 수직 배향(MVA) 모드 등등의 동작 모드나, 노멀 화이트 모드/노멀 블랙 모드의 각각에 따라, 편광 필름, 적어도 1장의 위상차 필름, 편광판 등이 소정의 방향으로 배치된다.

여기서, 대향 기판(3)에는 각 화소 전극(8)에 대향하는 영역에 RGB의 칼라 필터(도면에 도시되지 않음)를 그 보호막(도시하지 않음)과 함께 형성함으로 칼라 액정 텔레비전과 같은 칼라 표시 장치를 구성할 수 있다. 또한, 액정 패널(1)을 투과형으로 구성한 경우에는 예를 들면, 투사형 표시 장치(프로젝터)에서 사용된다. 이 경우, 세 장의 액정 패널(1)이 RGB용 라이트 밸브로 각각 사용되며, 각 액정 패널(1) 각각에는 RGB 색 분해용 다이클로익 미러를 사이에 두고 분해된 각 색깔 빛이 투사광으로 각각 입사되기 때문에 액정 패널(1)에는 칼라 필터가 형성되지 않는다.

(액티브 매트릭스 기판의 기본 구성)

도 3에 도시되듯이 전기 광학 장치용 액티브 매트릭스 기판(2) 상에는 데이타선(90) 및 주사선(91)에 접속하는 화소 스위칭용인 TFT(10)와 이 TFT(10)를 사이에 둔 데이타선(90)으로부터 화상 신호가 입력되는 액정 셀(16)이 존재한다. 이러한 화소가 형성되어 있는 영역이 표시에 직접 기여하는 화소부(81)이다. 이 화소부(81) 주위에 주변 회로가 형성되어 있다.

즉, 화소부(81)의 외주 측에는 시프트 레지스터(84), 레벨 시프트(85), 비디오 라인(87), 아날로그 스위치(86)를 갖추는 데이타선 구동 회로(60)(X측 구동 회로)가 형성되어 있다. 이 데이타선 구동 회로(60)는 데이타선(90)에 대하여 화상 신호를 출력한다.

또한, 화소부(81)의 외주 측에는 시프트 레지스터(88) 및 레벨 시프트(89)를 갖춘 주사선 구동 회로(70)(Y측 구동 회로)가 형성되어 있다. 이 주사선 구동 회로(70)는 주사선으로 주사 신호를 출력한다.

또, 화소부(81)에는 각 화소마다 전 단계인 주사선(91)과의 사이에 유지 용량(17)(용량 소자)이 형성되어 있다. 이 유지 용량(17)은 액정 셀(16)에서의 전하의 유지 특성을 높이는 기능을 갖고 있다. 또, 유지 용량(17)은 용량선과의 사이에 형성되는 경우도 있다.

(구동 회로의 구성)

도 4는 본 발명을 적용한 액티브 매트릭스 기판(2)에 형성된 주변 회로의 설명도이며, 도 4a는 구동 회로에 사용한 인버터의 평면도, 도 4b는 그 A-A'선 단면도, 도 4c는 B-B'선 단면도이다.

여기에서는, 저온 프로세스에서 작성된 액티브 매트릭스 기판(2)에 대해서 설명하겠다.

도 4a, 도 4b, 도 4c에서 절연 기판(21) 상에는 주변 회로를 구성하는 폴리실리콘 TFT(11)가 형성되어 있다. 이 폴리 실리콘 TFT(11)에서 능동층을 구성하는 반도체층(42)은 막 두께가 300∼7O0 옹스트롬 다결정 실리콘(폴리실리콘) 막으로 형성되어 있다.

이러한 다결정성 반도체층(42)을 형성하는데 있어서는 본 형태에서는 저온 프로세스를 사용함으로서 글래스 기판으로 이루어지는 절연 기판(21)이 열변형(熱變形)하는 것을 방지한다. 저온 프로세스란 공정의 최고 온도(기판 전체가 동시에 올라가는 최고 온도)가 약 600℃ 정도 미만(바람직하게는 약 500℃ 미만)이다. 이에 비해 고온 프로세스란 공정의 최고 온도(기판 전체가 동시에 올라가는 최고 온도)가 800℃ 정도 이상이 되는 것이며, 고온에서의 막 형성이나 실리콘의 열산화와 같은 700℃∼12O0℃의 고온 공정을 행하는 것이다.

단, 저온 프로세스에서는 기판 위에 폴리 실리콘층을 직접 형성하는 것은 불가능하기 때문에 우선, 저온 플레스마 CVD법 혹은 저온 저압 CVD법을 사용하여 비정질 반도체층(42)을 기판 상에 형성한다. 그 후, 이 반도체층(42)을 결정화할 필요가 있다. 이 결정화 방법으로는 예를 들면 SPC법(Solid Phase Crysta1lization)이나 RTA법(Rapid Therma1 Annealing)과 같은 수법이 있지만, XeC(1)을 사용한 엑시머 레이저 빔을 조사하는 레이저 어닐(ELA:Excimer Laser)을 행하면 기판 온도의 상승이 억제되는 동시에 입자가 큰 다결정 Si가 얻어진다.

이 결정화 공정에서는, 예를 들어 레이저 광원에서 출사한 레이저 광(엑시머 레이저)을 광학계를 사이로 절연 기판(21)를 향해 조사(照射)한다. 이 때는 조사하는 영역이 기판의 폭 방향으로 긴 라인 빔을 반도체층(42)에 조사하며 그 조사하는 영역을 기판의 길이 방향으로 비켜 간다. 여기서, 레이저광의 조사 영역을 비켜 갈 때에는 레이저의 조사 영역이 부분적으로 겹치도록 소정의 거리만을 비켜 간다. 그 결과, 비정질 반도체층(42)는 한번 녹아 액체가 되어, 냉각 고화과정을 거쳐 다결정화한다. 이 때에는 각 영역에의 레이저광의 조사 시간이 상당히 짧고 동시에 조사 영역이 기판 전체에 비해 국소적이기 때문에 절연 기판(21) 전체가 동시 에 고온에서 뜨겁게 되는 일이 없다. 그 때문에, 절연 기판(21)으로서 유리 기판을 사용한 경우에는, 유리 기판은 석영 기판과 비교하여 내열성 면에서 떨어지지만 열에 의한 변형이나 깨짐 등이 생기는 일은 없다.

이렇게하여 형성된 반도체층(42)의 표면에는 산화 실리콘막, 질화 실리콘막등으로 이루어지는 게이트 절연막(43)이 형성된다. 이 게이트 절연막(43)도 최고 프로세스 온도가 400∼600℃ 정도의 저온 프로세스에서 형성된다. 즉, 게이트 절연막(43)은 예컨대 TEOS 등을 재료 가스로하는 플라스마 CVD법에 의해 약600∼1500 옹스트롬 두께로 형성된다.

게이트 절연막(43) 상에는, Ta(탄탈륨), Mo(몰리반), Ti(티타늄), W(텅스텐), Cr(크롬), A1(알루미늄) 등의 금속막으로 이루어지는 게이트 배선(44)이 형성되어 있다. 이 게이트 배선(44)은 예컨대 스파트법을 사용하여 형성된다.

또한, 반도체층(42)에는 게이트 배선(44)을 마스크로 한 불순물(예컨대, 링또는 보론)의 이온를 넣음으로서 게이트 배선(44)에 대해 자기정합적으로 소스 영역 및 드레인 영역이 되는 고농도 불순물 영역이 형성되어 있다. 또, 이 때 불순물이 도입되지 않았던 부분이 채널 영역이다.

게이트 배선(44)의 표면 측에는 제 1 층간 절연막(45)이 형성되어 있다. 반도체층(42)인 TFT의 드레인 영역 내지는 소스 영역에는 게이트 절연막(43) 및 제 1 층간 절연막(45)에 형성된 컨택트 홀(49)을 사이로 인듐 주석 산화물(IT0), A1 등의 도전막으로 이루어지는 소스·드레인 전극(46)이 전기적으로 접속하고 있다. 이들 컨택트 홀(49)은, 예컨대 게이트 절연막(43) 및 제 1 층간 절연막(45)에 대한 드라이 에칭에 의해 형성된다.

더욱이, 제 1 층간 절연막(45) 및 소스·드레인 전극(46)을 덮듯이 제 2 층간 절연층(47)이 형성되어 있다. 여기서, 제 1 층간 절연막(45) 및 제 2 층간 절연층(47)은 예를 들면 BPSG막(보론 및 링을 포함하는 실리콘 유리 막)이나 폴리 실라잔을 도포, 소성하여 형성된 산화 실리콘막 등으로 형성되어 그들의 막 두께는 약 3000∼15000 옹스트롬이다. 물론, 제 1 층간 절연막(45) 및 제 2 층간 절연층(47)에 관해서도 게이트 절연막(43)과 같이 TEOS를 원료 가스로 사용한 플라스마 CVD 법을 사용하여 형성해도 된다.

(정전기 대책 1)

도 5는 본 형태의 액티브 매트릭스 기판을 제조하기 위한 대형 기판 상태에서의 대전 방지용 공통 배선(도전층)의 형성 패턴을 도시하는 평면도이다. 도 6은 도 5에 도시되는 대전 방지용 공통 배선(도전층) 일부를 확대하여 도시하는 평면도이다.

이렇게 구성한 액티브 매트릭스 기판(2)에서, 소스·드레인 전극(46)의 직선 상에 상당하는 위치의 제 2 층간 절연층(47)의 표면에는 도 5 및 도 6을 참조하여 구성하는 대전 방지용 공통 배선(48)(대전 방지 도전층)이 형성되어 있다. 이 공통 배선(48)은, ITO막이나 Al, Ti, Ta, Cr 또는 그들의 합금으로 이루어지는 도전막으로 형성되어 있다. 어느 쪽의 재료로 공통 배선(48)을 형성하는 경우에도 화소 전극(8)이나 외부 접속용 단자(13)과 동일 공정으로 형성된다.

여기서, 공통 배선(48)은 액티브 매트릭스 기판(2)의 표면에서 노출한 상태 에 있고, 표면에는 절연막 등이 형성되어 있지 않다(도 4 참조).

또한, 대전 방지용 공통 배선(48)은 절연 기판(21) 상의 화소부(81)를 제외한 영역 중 배선이 통과하지 않는 무배선부, 직류 전압이 인가되는 배선이 형성되어 있는 영역 및 화상 표시 때 직류 전압이 인가되는 배선이 형성되어 있는 영역의 상층 측에만 형성되어 있다.

이렇게 구성한 액티브 매트릭스 기판(2)는 액티브 매트릭스 기판(2)을 다수 취할 수 있는 대형 기판에 대해 각 구성 요소가 형성된 후, 이 대형 기판을 분할함으로써 제조된다.

즉, 도 5 및 도 6에서 보듯이 대형 기판(200)에는 액티브 매트릭스 기판(2)으로 잘라지는 영역이 종횡으로 열거되는 패널 영역(20)으로 다수 형성되어, 대형 기판(200)을 절단 예정선(201)을 따라 절단하였을 때 각 패널 영역(20)이 개개의 액티브 매트릭스 기판(2)이 된다.

이러한 대형 기판(200)에 각 구성 요소를 형성할 때, 본 형태에서는 공통 배선(48)을 각 패널 영역(20) 사이에서 단락하여 형성한다. 즉, 대형 기판(200)의 표면 상에서 각 패널 영역(20)의 거의 중앙에 존재하는 화소부(81)를 둘러싸듯이 형성되는 공통 배선(48)은 각 패널 영역(20)마다 형성되지만, 인접하는 패널 영역(20) 사이에서 공통 배선(48)끼리가 서로 접속되어 있다. 따라서, 공통 배선(48)은 근접해 있는 패널 영역(20) 사이에서 서로 연결하여, 공통 배선(48) 전체로 기판 표면으로 노출된 큰 폐회로를 구성하고 있다. 이 때문에, 공통 배선(48) 전체의 정전 용량은 게이트 배선(44)이나 소스·드레인 전극(46)에 비해 도 꽤 큰 것이 되어 있다.

이처럼 본 형태에서, 대형 기판(200) 상에 형성된 공통 배선(48)에 의해 지극히 큰 정전 용량이 확보되어 있기 때문에, 대형 기판(200)의 상태에서 러빙 공정을 하였을 때, 이 러빙 공정 시 발생하는 고전압의 정전기를 공통 배선(48) 전체로 집전하고 전하를 분산하는 것이 가능하다. 또한, 공통 배선(48)이 각 패널 영역(20)의 경계를 걸치듯이 형성되어 있기 때문에, 각 패널 영역(20)간에 걸친 전위차가 거의 없어져, 대형 기판(200) 전체에 같은 전위면을 확장할 수 있다. 따라서, 공통 배선(48)은 각 패널 영역(20)간에서의 방전 발생을 확실히 방지하고, TFT 등의 정전 파괴를 보다 유효하게 방지한다.

즉, 대형 기판(200)에 러빙 처리를 할 때, 수지막(배향막)과 섬유(직포)와의 마찰에 의해 발생하는 고전압 정전기는, 대형 기판(200)의 표면으로 노출되는 공통배선(48)으로 전부 피해 분산되어, 상기 직포와 공통배선(48)이 등전위(等電位)로 된다. 따라서, 대형 기판(200)에 형성된 TFT 등의 능동 소자부나 그 밖의 수동 소자부, 배선부 및 전극부 등의 사이에 전위차가 생기는 것을 유효히 방지할 수 있으며, 방전 등에 의해서 TFT 등이 정전 파괴되는 사태를 미연에 막을 수 있다.

특히, 약 1000℃의 열산화를 사용해 게이트 절연막을 형성하는 고온 프로세스와는 달리 최고 프로세스 온도가 400∼600 ℃ 정도의 저온 프로세스에서 작성된 폴리 실리콘 TFT의 게이트 절연막(43)은 내압 성능이 지극히 낮기 때문에, 정전 파괴되기 쉬운 경향이 있다는 것이 본원 발명자에 의해 확인되고 있다. 따라서, 본 형태와 같이 공통 배선(48)을 대형 기판(200) 표면으로 노출시킨 구성으로 해 두 면, 러빙 공정에 의해 정전기가 발생해도 정전기를 공통 배선(48) 전체로 확실히 집전하여 전하를 분산할 수 있다. 그 때문에, 저온 프로세스에서 형성한 TFT가 정전 파괴에 약한 경향이 있더라도 공통 배선(48)에 의해서 러빙 공정에 수반되는 정전 파괴로부터 TFT를 확실히 보호할 수 있다.

또, 대전 방지용 공통 배선(48)은, 절연 기판(21) 상의 화소부(81)를 제외한 영역 중, 배선이 통과하지 않는 무배선부, 직류 전압이 인가되는 배선이 형성되어 있는 영역 및 화상 표시 때에 직류 전압이 인가되는 배선이 형성되어 있는 영역의 상층 측에만 형성되기 때문에 대전 방지용 공통 배선(48)을 형성하더라도, 구동 회로의 용량 부하를 늘리는 일이 없다. 따라서, 배선을 전달하는 신호를 지연시키는 일이 없기 때문에, 고속 동작이 가능한 상태대로, 트랜지스터의 정전 파괴를 방지할 수 있다.

더욱이, 공통 배선(48)은 액티브 매트릭스 기판(2)으로 분할되어 전기 광학 장치에 사용될 때에, 그 구동 시에는 대용량인 바이패스 콘덴서로 작동한다. 이 때문에, 액티브 매트릭스 기판을 사용한 전기 광학 장치의 저 노이즈화, 저 EMI화를 꾀할 수 있고, 동일 기판에 형성한 구동 회로 등의 오작동을 없앨 수 있다

(정전기 대책 2)

도 7은 본 형태에 관계된 액티브 매트릭스 기판에서의 대전 방지용 도전층, 외부 접속용 단자 및 정전 보호 회로의 접속예를 보여주는 블록도이다. 도 8은 도 7에 도시된 정전 보호 회로를 구성하는 다이오드·링의 등가 회로도이다.

도 6에서, 각 화소부(81)의 구동용 혹은 검사용 외부 접속 전극(13)(패드)은 ITO 막이나 알루미늄층 등의 도전층으로 형성되어 있다. 이들의 각 외부 접속 단자(13)도 그 기능상 대형 기판(200)의 표면에 노출되어 형성된다. 이 때문에, 대형 기판(200)의 러빙 공정에 따르는 고전압 정전기가 인가됨으로써 각 외부 접속 단자(13)간 혹은 공통 배선(48) 간에서 전위차가 생긴다. 따라서, 이 전위차를 원인으로 하는 방전 등에 의해 외부 접속 단자(13)가 파괴될 우려가 있다.

그래서, 본 형태로는 다음에 설명하듯이 소정 회로를 사이에 두고 외부 접속 단자(13)가 공통 배선(48)에 접속하는 구성으로 했다. 즉, 도 7에 나타내듯이 각 외부 접속 단자(13)간 및 각 외부 접속 단자(13)와 공통 배선(48)간에 정전 보호 회로(14)가 형성된 구성으로 하였다. 이 정전 보호 회로(14)로 본 형태에서는 도 8에 나타나듯이 2조의 다이오드 열을 서로 역방향으로 배치한 다이오드·링이 쓰이고 있다.

여기서, 정전 보호 회로(14)(다이오드·링)는 게이트·드레인을 결합한 소위 다이오드 접속 TFT를 복수 개(도 8에 나타난 예에서는 한 쪽 6개)를 직렬로 접속하여 이루어지는 쌍방향 다이오드 열이다. 이 정전 보호 회로(14)는, 한 쪽의 단자에 걸리는 전압이 다른 쪽 단자보다도 다이오드 열의 내압 이상으로 높아지면 높은 쪽 단자로부터 낮은 쪽의 단자로 향해 전류가 흐르는 특성을 갖게 되어, 이 원리로 정전기를 피할 수 있다.

이것에 의해, 각 외부 접속 단자(13)간 및 외부 접속 단자(13)와 공통 배선(48)간 전위차가, 정전 보호 회로(14)(다이오드·링)의 내압을 넘었을 때에 전류가 흐르기 때문에, 전위차를 일정히 유지할 수 있다. 그 때문에, 방전 등에 의 한 외부 접속 단자(13)의 정전 파괴를 미연에 방지할 수 있다.

(그 밖의 정전기 대책)

또한, 정전 보호 회로(14)로서는 다이오드·링에 대체하여 폴리실리콘막 등을 사용한 고저항체를 사이에 두고 각 외부 접속 단자(13)간 및 각 외부 접속 단자(13)와 공통 배선(48)간을 접속하도록 하더라도 동등의 효과를 얻을 수 있다. 이 때는 각 단자에 입력되는 신호에 크로스 토크가 생기지 않도록 저항치를 결정한다.

또한, 외부 접속 단자(13)로서, 데이타선 구동 회로(60)에 전기적 접속하는 외부 접속용 단자 및 주사선 구동 회로(70)에 전기적 접속하는 외부 접속용 단자의 쌍방이 혼재하도록 배치하여 또한, 이들의 외부 접속용 단자끼리 혹은 외부 접속용 단자와 공통 배선(48)간을 정전 보호 회로(14)를 사이에 두고 접속하면 데이타선 구동 회로(60) 측 또는 주사선 구동 회로(70) 측 사이에 전위차가 생기는 것을 방지할 수 있다. 따라서, 데이타선 구동 회로(60) 측 혹은 주사선 구동 회로(70) 측에 기울어 발생하는 사태를 확실히 방지할 수 있다.

더욱이, 대형 기판(200)에 상기의 다이오드·링을 사용한 정전 보호 회로(14) 또는 그에 상당하는 회로를 형성할 경우, 외부 접속용 단자(13)와 공통 배선(48)을 접속하는 다이오드(다이오드 접속한 TFT)의 채널 길이 L1과 외부 접속용 단자(13)끼리를 접속하는 다이오드(다이오드 접속한 TFT)의 채널 길이 L2에 관해서는, 데이타선 구동 회로(60) 및 주사선 구동 회로(70)를 구성하는 TFT의 채널 길이 L4보다도 길게 설정하면 보호 회로용 TFT의 열화를 지연시킬 수 있다. 그 것 으로, 액티브 매트릭스형 전기 광학 장치의 수명을 연장시키는 효과를 기대할 수 있다.

특히, 저온 프로세스에서 형성한 폴리실리콘 TFT의 경우, 채널 길이가 짧아지면 극단적으로 내압 성능이 떨어진다고 알려져 있다. 실례를 든다면, 채널 길이 6μm에서는 Vg=Vd=15V의 직류 스트레스 시험에 견디었지만, 채널 길이 4μm에서는 동일 조건에서 한순간에 파괴되는 것이 자주 확인되고 있다. 이러한 현상은 고온 프로세스에서도 마찬가지이지만 그 정도는 저온 프로세스쪽이 현저하다. 그렇기 때문에, 보통 동작에는 영향이 없는 정전 보호 회로나 다이오드·링에 사용한 TFT에 대해서는 채널 길이를 길게 하여 그 부위의 내압 성능을 향상시키고 또한 정전 보호 회로에서 보호되고 있는 구동 회로(데이타선 구동 회로(6O)나 주사선 구동 회로(70))에 사용한 TFT의 채널 길이에 대해서는 짧게 하고, 그 만큼 성능(온 전류, 동작 주파수 등)을 우선하는 것이 바람직하다.

또한, 액티브 매트릭스 기판(2)을 제조할 경우, 절연 기판(21) 상에 TFT 등의 반도체 소자 등을 형성하는 과정에서 정전 파괴가 발생하는 것을 막기 위해서 각 소자 등을 쇼트·패턴(쇼트·바)에 접속한 상태로 제작하여, 최종 공정에서 그들의 쇼트·패턴에서 소자 등을 떼어버리는 방법이 널리 채용되고 있다. 따라서, 본 형태에서도 액티브 매트릭스 기판(2)을 제조하는데 대응하는 정전 보호 회로(14)를 구성하는 다이오드·링이 공정 도중에서 파괴되고 있고 러빙 공정시 다이오드·링으로서의 기능이 이미 손상되는 일이 없도록 인접한 외부 접속 단자(13)끼리에 형성된 다이오드·링 및 각 외부 접속 단자(13)와 가까운 공통 배선(48)간 에 형성된 다이오드·링의 어느 쪽에 대해서도 도 9a, 도 9b에서 도시하듯이 도중 공정까지는 쇼트·패턴(205)으로 접속하여 놓는다. 따라서, 다른 능동 소자부, 수동 소자부 및 전극부 등을 쇼트·패턴으로부터 잘라낼 때까지는 정전 보호 회로(14)를 구성하는 다이오드·링도 쇼트·패턴(205)으로 접속한 상태로 해둔다. 따라서, 외부 접속 단자(13)(도시하지 않음)끼리 쇼트·패턴(205)으로 접속된 상태를 유지한다.

그리고, 정전 보호 회로(14)를 구성하는 다이오드·링의 쇼트·패턴(205)의 절단, 즉, 쇼트·패턴(205)의 교량부(206)(즉, 다이오드·링을 걸치는 부분) 절단은 액티브 매트릭스 기판(2)에 대한 반도체 프로세스 최종 공정에서 그 밖의 능동 소자부, 수동 소자부 및 전극부 등의 구성을 쇼트·패턴에서 에칭에 의한 절단 시와 동시에 행하여, 나중에 하는 러빙 공정에 대비한다. 이렇게 함으로써, 예컨대 TFT 등의 반도체 소자 형성 시 행해지는 플라스마 에칭이나 플라스마 CVD에 수반되는 플라스마 데미지에 의한 다이오드·링의 기능이 손상되는 사태를 확실히 피할 수 있다. 따라서, 정전 보호 회로(14)를 구성하는 다이오드·링의 기능 부전 발생율을 대폭 저감시킬 수 있기 때문에 외부 접속 단자(13)의 정전 파괴를 보다 유효히 방지할 수 있다. 그 때문에, 이 대형 기판(200)으로부터 잘린 액티브 매트릭스 기판(2)을 사용한 액정 패널 수명을 연장시킬 수 있다.

도 10은 각각 본 발명의 액정 장치를 표시 장치로 사용한 전자 기기의 예를 도시하는 외관도이다. 또, 이들 전자 기기에서는 액정 장치를 구성하는 한 벌의 기판을 한 벌의 편광판에 의해 끼워 놓은 구성 또는 한 장의 편광판만을 배치한 구 성을 사용할 수 있다.

또한, 한 장의 편광판만을 배치한 구성은 반사형 액정 장치로서 사용되고, 화소 전극을 알루미늄으로 형성함으로서 반사형 액정 장치를 형성할 수 있다. 그 때, 화소 전극에는 요철을 형성한다. 이러한 가공을 화소 전극에 실시함으로써 상(像)이 비치는 것을 방지하는 효과가 있다. 또한, 한 장의 편광판과 기판 사이에 시각 보상을 하기 위한 위상차판, 상(像)의 조영을 방지하기 위한 산란판(散亂板) 등을 형성할 수 있다. 위상차판은 색깔 보상용으로 쓰이는 것도 있고, 이들 용도가 다른 위상차판을 적층하는 것도 가능하다.

도 10a는 휴대 전화를 도시하는 사시도이다. 1000은 휴대 전화 본체를 도시하며, 그 가운데 1001는 본 발명의 액정 장치를 사용한 표시부이다.

도 10b는 손목 시계형 전자 기기를 도시하는 그림이다. 1100은 시계 본체를 도시하는 사시도이다. 1101은 본 발명의 액정 장치를 사용한 표시부이다. 이 액정 장치는 종래의 시계 표시부에 비해서 고세밀 화소를 갖기 때문에 텔레비전 화상표시도 가능해 손목 시계형 텔레비전을 실현시킨다.

도 10c는 워드 프로세스, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치를 도시하는 도이다. 1200은 정보 처리 장치를 도시하며, 1202는 키보드 등의 입력부, 1206은 본 발명의 액정 장치를 쓴 표시부, 1204는 정보 처리 장치 본체를 도시한다.

도 11은 투사형 표시 장치 요부를 도시하는 개략 구성도이다. 도면에서, 1110은 광원, 1113, 1114는 다이크로익 미러, 1115, 1116, 1117은 반사 미러, 1118, 1119, 1120는 릴레이 렌즈, 1122, 1123, 1124는 액정 라이트 밸브, 1125는 클로즈 다이크로익 프리즘, 1126는 투사 렌즈를 도시한다. 광원 1110은 메탈하라이드 등의 램프(1111)과 램프의 빛을 반사하는 리플렉터(1112)로 이루어진다. 청색광·녹색광 반사의 다이크로익 미러(1113)는 광원(1110)으로부터의 백색 광속 중 적색광을 투과시킴과 동시에 청색광과 녹색광을 반사한다. 투과된 적색광은 반사 미러(1117)에서 반사되어, 적색광용 액정 라이트 밸브(1122)로 입사된다. 한편, 다이크로익 미러(1113)로 반사된 색광 중 녹색광은 녹색광 반사의 다이크로익 미러(1114)에 의해 반사되어 녹색광용 액정 라이트 밸브(1123)로 입사된다. 한편, 청색광은 제 2 의 다이크로익 미러(1114)도 투과한다. 청색광에 대해서는 긴 광로에 의한 광(光) 손실을 막기 위해 입사 렌즈(1118), 릴레이 렌즈(1119), 출사(出射) 렌즈(1120)를 포함하는 릴레이 렌즈계로 된 도광 수단(1121)이 마련되어, 이들 사이로 청색광이 청색광용 액정 라이트 밸브(1124)로 입사된다. 각 라이트 밸브에 의해 변조된 3개 색광은 클로즈 다이크로익 프리즘(1125)으로 입사한다. 이 프리즘은 4개의 직각 프리즘이 붙어 그 내면에 적광을 반사하는 유전체 다층막과 청광을 반사하는 유전체 다층막이 십자 형태로 형성되어 있다. 이들 유전체 다층막에 의해 세개의 색광이 합성되어, 칼라 화상을 도시하는 빛이 형성된다. 합성된 빛은, 투사 광학계인 투사 렌즈(1126)에 의해 스크린(1127) 상에 투사되어 화상이 확대되어 표시된다.

이상 설명하였듯이 본 발명에 관계되는 액티브 매트릭스 기판에서, 화소부를 제외하는 영역에는 대전 방지용 도전층이 형성되어 있기 때문에 폴리이미드막 등에 러빙 공정을 실시해 배향막으로 할 때 발생한 정전기 등은 대전 방지용 도전층으로 집전되어 분산된다. 이 때문에, 기판 자체의 대전이 방지되기 때문에 방전에 의해서 주변 회로 등으로 형성한 능동 소자 등 정전 파괴를 미연에 방지할 수 있다. 따라서, 정전기에 약한 저온 프로세스에서 형성한 TFT를 능동 소자로 사용할 수 있다. 또한, 대전방지용 도전층은, 전기 광학 장치를 동작시킬 때 대용량 바이패스 콘덴서로 작동하기 때문에 저 노이즈화나 저 EMI화에 공헌한다. 그 때문에, 전기 광학 장치에서 표시의 고화질화, 고세밀화를 달성할 수 있다.

Claims

기판 위에 화소 전극이 매트릭스 형상으로 배열 형성되고, 각 화소 전극에 대응하여 각각 화소 트랜지스터가 형성됨과 동시에, 상기 화소 전극이 형성된 화소부의 주위에는 상기 화소 트랜지스터를 제어하는 주변 회로 및 상기 주변 회로에 전기적으로 접속하는 외부 접속 단자가 배열 설치된 단자부가 형성되어 이루어지는 패널 영역이 복수 인접하여 배치되어 이루어지는 액티브 매트릭스 기판으로서,

상기 주변 회로를 구성하는 박막 트랜지스터의 소스·드레인 전극 및 게이트 전극 위에 절연막이 형성되고,

상기 절연막 위에, 상기 화소부 주위의 적어도 일부에 대전 방지용 도전층이 설치되어 있고,

상기 대전 방지용 도전층은 상기 주변 회로를 구성하는 박막 트랜지스터의 소스·드레인 전극 및 게이트 전극의 상층에 배열 설치되고,

상기 대전 방지용 도전층은 상기 화소 전극 또는 상기 단자부와 동일 재료로 형성되는 것을 특징으로 하는 액티브 매트릭스 기판.
제 1 항에 있어서,

상기 기판 위의 상기 화소부를 제외한 영역 중, 배선이 형성되어 있지 않은 무배선부의 상층에도 상기 대전 방지용 도전층이 형성되어 이루어지는 것을 특징으로 하는 액티브 매트릭스 기판.
제 1 항에 있어서,

상기 기판 위의 상기 화소부를 제외한 영역 중, 직류 전압이 인가되는 배선이 형성되어 있는 영역의 상층에 상기 대전 방지용 도전층이 형성되어 이루어지는 것을 특징으로 하는 액티브 매트릭스 기판.
제 1 항에 있어서,

상기 기판 위의 상기 화소부를 제외한 영역 중, 화상 표시 때에 직류 전압이 인가되는 배선이 형성되어 있는 영역의 상층에 상기 대전 방지용 도전층이 형성되어 이루어지는 것을 특징으로 하는 액티브 매트릭스 기판.
제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 대전 방지용 도전층은 상기 기판 표면에 노출되어 형성되어 이루어지는 것을 특징으로 하는, 액티브 매트릭스 기판.
제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 대전 방지용 도전층은 상기 기판의 외주 테두리에 형성되어 이루어지는 것을 특징으로 하는, 액티브 매트릭스 기판.
제 1 항에 있어서, 상기 외부 접속용 단자간에는, 각각 2조의 다이오드 열을 서로 역방향으로 배치한 정전 보호 회로가 형성되어 이루어지는 것을 특징으로 하는, 액티브 매트릭스 기판.
제 7 항에 있어서, 상기 각 외부 접속용 단자와 상기 대전 방지용 도전층은 각각 2조의 다이오드 열을 서로 역방향으로 배치한 정전 보호 회로를 통해 접속되어 이루어지는 것을 특징으로 하는, 액티브 매트릭스 기판.
제 7 항에 있어서, 상기 스위칭 소자 및 상기 주변 회로가 박막 트랜지스터로 구성되어 이루어지며, 상기 정전 보호 회로에서 다이오드 열을 구성하는 다이오드 접속된 박막 트랜지스터의 채널 길이는, 상기 화소에 접속되어 이루어진 상기 박막 트랜지스터 및 상기 주변 회로에 형성된 상기 박막 트랜지스터의 채널 길이보다 긴 것을 특징으로 하는, 액티브 매트릭스 기판.
제 7 항에 있어서, 상기 박막 트랜지스터에는 주사선과 데이타선이 접속되어 이루어지고,

상기 주변 회로에는, 상기 박막 트랜지스터를 통해 상기 화소 전극에 인가하여야 하는 화상 신호를 데이타선으로 출력하기 위한 데이타선 구동 회로와, 상기 박막 트랜지스터의 선택/비선택 상태를 제어하는 주사 신호를 주사선으로 출력하기 위한 주사선 구동 회로가 포함되어 있고,

상기 다이오드 접속된 복수의 외부 접속용 단자에는, 상기 데이타선 구동 회로에 전기적으로 접속하는 외부 접속용 단자와, 상기 주사선 구동 회로에 전기적으로 접속하는 외부 접속용 단자가 포함되어 있는 것을 특징으로 하는, 액티브 매트릭스 기판.
제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 대전 방지용 도전층은, 상기 화소 전극 또는 상기 외부 접속용 단자 중 어느 한 쪽과 동일 재료로 형성되어 있는 것을 특징으로 하는, 액티브 매트릭스 기판.
제 11 항에 있어서, 상기 대전 방지용 도전층은 Al, Ti, Ta, Cr 또는 그들의 합금으로 형성되어 있는 것을 특징으로 하는, 액티브 매트릭스 기판.
제 11 항에 있어서, 상기 대전 방지용 도전층은 투명 도전막으로 형성되어 있는 것을 특징으로 하는, 액티브 매트릭스 기판.
제 13 항에 있어서, 상기 투명 도전막은 인듐 주석 산화물 막으로 형성되어 있는 것을 특징으로 하는, 액티브 매트릭스 기판.
제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 스위칭 소자 및 상기 주변 회로는 박막 트랜지스터로 구성되고, 상기 박막 트랜지스터의 능동 영역은 폴리실리콘막으로 형성되어 있는 것을 특징으로 하는, 액티브 매트릭스 기판.
액티브 매트릭스 기판과, 해당 액티브 매트릭스 기판에 대하여 소정의 간극을 두고 대향하는 대향 기판과, 해당 대향 기판과 상기 액티브 매트릭스 기판과의 간극 내에 봉입된 전기 광학 물질을 포함하고,

상기 액티브 매트릭스 기판은, 화소 전극, 해당 화소 전극에 접속하여 이루어지는 스위칭 소자를 구비한 화소부와, 해당 화소부 주위에서 상기 스위칭 소자를 제어하기 위한 주변 회로와, 상기 주변 회로에 전기적으로 접속하는 외부 접속 단자가 기판 위에 형성되어 이루어지며, 상기 기판 위의 상기 화소부를 제외한 영역 중, 배선이 형성되어 있지 않은 무배선부의 상층 측, 직류 전압이 인가되는 배선이 형성되어 있는 영역의 상층 측 및 화상 표시 때에 직류 전압이 인가되는 배선이 형성되어 있는 영역의 상층 측 중 어느 하나의 영역에만 상기 도전층이 형성되어 이루어지는 것을 특징으로 하는 전기 광학 장치.
액티브 매트릭스 기판을 제조하는 방법으로서,

상기 액티브 매트릭스 기판은, 화소 전극, 해당 화소 전극에 접속하여 이루어지는 스위칭 소자를 구비한 화소부와, 해당 화소부 주위에서 상기 스위칭 소자를 제어하기 위한 주변 회로와, 상기 주변 회로에 전기적으로 접속하는 외부 접속 단자가 기판 위에 형성되어 이루어지며, 상기 기판 위의 상기 화소부를 제외한 영역 중, 배선이 형성되어 있지 않은 무배선부의 상층 측, 직류 전압이 인가되는 배선이 형성되어 있는 영역의 상층 측 및 화상 표시 때에 직류 전압이 인가되는 배선이 형성되어 있는 영역의 상층 측 중 어느 하나의 영역에만 상기 도전층이 형성되어 이루어지며,

상기 방법은, 대형 기판에 대하여 상기 액티브 매트릭스 기판으로서 잘라낸 복수의 패널 영역 각각에 상기 화소부, 상기 주변 회로, 상기 단자부, 및 상기 대전 방지용 도전층을 형성하는 단계; 및

해당 복수의 패널 영역을 상기 대형 기판으로부터 잘라내는 단계를 포함하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
제 16 항에 있어서, 상기 대전 방지용 도전층을 인접하는 패널 영역과의 경계를 걸치도록 형성하는 것을 특징으로 하는, 전기 광학 장치.
화상을 표시하는 표시 장치를 포함하는 전자 기기로서,

상기 표시 장치는, 액티브 매트릭스 기판과, 해당 액티브 매트릭스 기판에 대하여 소정의 간극을 두고 대향하는 대향 기판과, 해당 대향 기판과 상기 액티브 매트릭스 기판과의 간극 내에 봉입된 전기 광학 물질을 포함하고,

상기 액티브 매트릭스 기판은, 화소 전극, 해당 화소 전극에 접속하여 이루어지는 스위칭 소자를 구비한 화소부와, 해당 화소부 주위에서 상기 스위칭 소자를 제어하기 위한 주변 회로와, 상기 주변 회로에 전기적으로 접속하는 외부 접속 단자가 기판 위에 형성되어 이루어지며, 상기 기판 위의 상기 화소부를 제외한 영역 중, 배선이 형성되어 있지 않은 무배선부의 상층 측, 직류 전압이 인가되는 배선이 형성되어 있는 영역의 상층 측 및 화상 표시 때에 직류 전압이 인가되는 배선이 형성되어 있는 영역의 상층 측 중 어느 하나의 영역에만 상기 도전층이 형성되어 이루어지는 것을 특징으로 하는 전자 기기.
광량을 조절하는 라이트 밸브를 포함하는 전자 기기로서,

상기 라이트 밸브는, 액티브 매트릭스 기판과, 해당 액티브 매트릭스 기판에 대하여 소정의 간극을 두고 대향하는 대향 기판과, 해당 대향 기판과 상기 액티브 매트릭스 기판과의 간극 내에 봉입된 전기 광학 물질을 포함하고,

상기 액티브 매트릭스 기판은, 화소 전극, 해당 화소 전극에 접속하여 이루어지는 스위칭 소자를 구비한 화소부와, 해당 화소부 주위에서 상기 스위칭 소자를 제어하기 위한 주변 회로와, 상기 주변 회로에 전기적으로 접속하는 외부 접속 단자가 기판 위에 형성되어 이루어지며, 상기 기판 위의 상기 화소부를 제외한 영역 중, 배선이 형성되어 있지 않은 무배선부의 상층 측, 직류 전압이 인가되는 배선이 형성되어 있는 영역의 상층 측 및 화상 표시 때에 직류 전압이 인가되는 배선이 형성되어 있는 영역의 상층 측 중 어느 하나의 영역에만 상기 도전층이 형성되어 이루어지는 것을 특징으로 하는 전자 기기.