JP4916235B2 - 配線回路基板 - Google Patents

Description

本発明は、配線回路基板、詳しくは、電子部品が実装される回路付サスペンション基板などの配線回路基板に関する。

回路付サスペンション基板などの配線回路基板では、例えば、ステンレス箔などからなる金属支持基板と、金属支持基板の上に形成され、ポリイミド樹脂などからなるベース絶縁層と、ベース絶縁層上に形成され、複数の配線を有し、銅箔などからなる導体パターンと、ベース絶縁層の上に形成され、導体パターンを被覆するポリイミド樹脂などからなるカバー絶縁層とを備えている。そして、このような配線回路基板は、各種の電気機器や電子機器の分野において、広く用いられている。

このような配線回路基板において、実装された電子部品の静電破壊を防止するために、回路付サスペンションのカバー絶縁層やベース絶縁層の表面に、金属薄膜と酸化金属層とを順次積層することにより半導電体層を形成して、その半導電体層によって、静電気の帯電を除去することが提案されている（例えば、特許文献１参照。）。
また、絶縁層の表面に、半導電体層を形成した後、導体層が露出するように、絶縁層および半導電体層を貫通する貫通孔を形成し、その貫通孔に接続端子を形成して、半導電体層を接続端子と接触させることにより、絶縁層および導体層の静電気の帯電を除去することが提案されている（例えば、特許文献２参照。）。
特開２００４−３３５７００号公報 特開２００３−１５２３８３号公報

しかし、特許文献１では、半導電体層がカバー絶縁層やベース絶縁層の表面のみに形成されているので、導体層の静電気の帯電の除去が不十分であり、実装される電子部品の静電破壊を確実に防止することができないという不具合がある。
また、特許文献２では、半導電体層が、導体層ではなく、接続端子と接触しており、接続端子が形成されていない場合には、導体層の静電気の帯電を除去することができないという不具合がある。

そのため、回路付サスペンション基板３１において、例えば、図１１の斜線部分や図１２に示すように、半導電性層３５を、平面視においてカバー絶縁層３６と同一位置において、カバー絶縁層３６と、導体パターン３４、ベース絶縁層３３および金属支持基板３２の各表面との間に連続して形成して、その半導電性層３５により、導体パターン３４に帯電する静電気を除去することが試案される。

しかるに、このような半導電層３５が形成された回路付サスペンション基板３１では、複数の配線３７間（配線３７ａ、３７ｂ、３７ｃおよび３７ｄ間）において、導体パターン３４を形成する導体材料が、半導電性層３５を伝って移動（イオンマイグレーション）して、やがて導体パターン３４が短絡することがある。
本発明の目的は、静電気の帯電を効率的に除去することができ、しかも、導体パターンの短絡を確実に防止することのできる、配線回路基板を提供することにある。

上記目的を達成するために、本発明の配線回路基板は、金属支持基板と、前記金属支持基板の上に形成される絶縁層と、前記絶縁層の上に形成され、互いに間隔を隔てて配置される複数の配線を有する導体パターンと、前記絶縁層の上に形成され、前記金属支持基板および各前記配線と電気的に接続される複数の半導電性層とを備え、各前記半導電性層は、互いが独立するように、１つの前記配線に対して１つ設けられる半導電性層を少なくとも１つ含むことを特徴としている。

また、本発明の配線回路基板では、各前記半導電性層は、前記金属支持基板と接触していることが好適である。
また、本発明の配線回路基板では、前記絶縁層には、厚み方向を貫通する複数の開口部が、各前記配線に対応して形成されており、各前記開口部から露出する前記金属支持基板の上には、前記金属支持基板および各前記半導電性層と接触する複数のグランド接続部が設けられていることが好適である。

本発明の配線回路基板は、金属支持基板および各配線と電気的に接続される複数の半導電性層を備えている。そのため、導体パターンは、複数の半導電性層を介して、金属支持基板と電気的に接続されているので、導体パターンに帯電する静電気を効率的に除去することができる。しかも、本発明の配線回路基板では、各半導電性層は、各配線間にわたって連続して設けられているのではなく、各配線に対応して、互いが独立するように設けられている。そのため、各配線間の短絡を生じさせることなく、導体パターンの短絡を確実に防止することができる。

その結果、実装される電子部品の静電破壊を確実に防止することができ、しかも、配線回路基板の接続信頼性の向上を確実に図ることができる。

図１は、本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図、図２は、図１に示す回路付サスペンション基板の長手方向（以下、単に長手方向という場合がある。）後端側の端子部形成領域の拡大平面図、図３は、図２に示す回路付サスペンション基板の長手方向に直交する方向（以下、単に幅方向という場合がある。）におけるＡ−Ａ線断面図である。なお、図１および図２では、金属支持基板２に対する導体パターン４の相対配置を明確に示すために、後述するベース絶縁層３およびカバー絶縁層６は一部を除いて省略されている。

図１において、この回路付サスペンション基板１は、ハードディスクドライブに搭載され、磁気ヘッド（図示せず）を実装して、その磁気ヘッドを、磁気ディスクとの間で相対的に走行させるときの空気流に抗して、磁気ディスクとの間に微小間隔を保持しながら支持する金属支持基板２に、磁気ヘッドとリード・ライト基板（外部）とを接続するための導体パターン４が一体的に形成されている。

導体パターン４は、磁気ヘッド側接続端子部８Ａと、外部側接続端子部８Ｂと、これら磁気ヘッド側接続端子部８Ａおよび外部側接続端子部８Ｂを接続するための複数の配線９とを、一体的に連続して備えている。
各配線９は、金属支持基板２の長手方向に沿って複数設けられ、金属支持基板２の幅方向において互いに間隔を隔てて対向して並列配置されている。

複数の配線９は、幅方向一方側に互いに対向して並列配置される一方の１対の配線９ａおよび９ｂと、幅方向他方側に互いに対向して並列配置される他方の１対の配線９ｃおよび９ｄとから形成されている。一方の１対の配線９ａおよび９ｂにおいて、一方の配線９ａは、幅方向外側に配置され、他方の配線９ｂは、幅方向内側に配置されている。また、他方の１対の配線９ｃおよび９ｄにおいて、一方の配線９ｃは、幅方向内側に配置され、他方の配線９ｄは、幅方向外側に配置されている。

一方の１対の配線９ａおよび９ｂには、互いに電位が異なり、常に電位差が形成されるリード信号またはライト信号が、それぞれ入力されている。また、他方の１対の配線９ｃおよび９ｄにも、互いに電位が異なり、常に電位差が形成されるリード信号またはライト信号が、それぞれ入力されている。
より具体的には、各配線９は、磁気ディスクのデータを読み込むためのリード配線であるか、または、磁気ディスクにデータを書き込むためのライト配線であるかのいずれかであって、その組合せにおいて、一方の１対の配線９ａおよび９ｂでは、一方の配線９ａがリード配線で他方の配線９ｂがライト配線であるかまたはその逆であり、他方の１対の配線９ｃおよび９ｄでは、一方の配線９ｃがリード配線で他方の配線９ｄがライト配線であるかまたはその逆であるように、組合せが選択されている。

磁気ヘッド側接続端子部８Ａは、金属支持基板２の先端部に配置され、各配線９の先端部がそれぞれ接続されるように、幅広のランドとして複数並列して設けられている。この磁気ヘッド側接続端子部８Ａには、磁気ヘッドの端子部（図示せず）が接続される。
外部側接続端子部８Ｂは、金属支持基板２の後端部に配置され、各配線９の後端部がそれぞれ接続されるように、幅広のランドとして複数並列して設けられている。この外部側接続端子部８Ｂには、リード・ライト基板の端子部（図示せず）が接続される。

また、金属支持基板２の先端部には、磁気ヘッドを実装するためのジンバル１０が設けられている。ジンバル１０は、磁気ヘッド側接続端子部８Ａを長手方向において挟むように、金属支持基板２を切り抜くことによって形成されている。
そして、この回路付サスペンション基板１は、図３に示すように、金属支持基板２と、金属支持基板２の上に形成される絶縁層としてのベース絶縁層３と、ベース絶縁層３の上に形成される導体パターン４と、金属支持基板２の上に形成されるグランド接続部７と、ベース絶縁層３の上に、導体パターン４およびグランド接続部７を被覆するように形成される半導電性層５と、半導電性層５の上に形成されるカバー絶縁層６とを備えている。

金属支持基板２は、上記した回路付サスペンション基板１の外形形状に対応する長手方向に延びる平板状の薄板から形成されている。
金属支持基板２の長さ（長手方向長さ、以下同じ。）および幅（幅方向長さ、以下同じ。）は、目的および用途により、適宜選択される。
また、金属支持基板２において、図１に示すように、先端部および後端部は、磁気ヘッド側接続端子部８Ａおよび外部側接続端子部８Ｂが配置される端子部形成領域１４とされており、それらの間は、各配線９の途中部分が配置される中間領域１５とされている。

ベース絶縁層３は、図３に示すように、金属支持基板２の上に、導体パターン４が形成される部分に対応して、グランド接続部７が形成される部分と、金属支持基板２の周端部とが露出するパターンとして形成されている。
また、ベース絶縁層３には、後端側の端子部形成領域１４において、複数のグランド接続部７（第１グランド接続部７Ａ、第２グランド接続部７Ｂ、第３グランド接続部７Ｃおよび第４グランド接続部７Ｄ）を形成するために、各配線９（幅方向一方側の外側の配線９ａ、幅方向一方側の内側の配線９ｂ、幅方向他方側の内側の配線９ｃおよび幅方向他方側の外側の配線９ｄ）に対応して、それらと幅方向一方側（図３において左側）に間隔を隔てて、厚み方向を貫通するように開口される複数の開口部としてのベース開口部１１（第１ベース開口部１１Ａ、第２ベース開口部１１Ｂ、第３ベース開口部１１Ｃおよび第４ベース開口部１１Ｄ）が形成されている。

なお、以下、第１グランド接続部７Ａ、第２グランド接続部７Ｂ、第３グランド接続部７Ｃおよび第４グランド接続部７Ｄは、特に区別が必要でない場合には、単にグランド接続部７として説明する。また、配線９ａ、９ｂ、９ｃおよび９ｄは、特に区別が必要でない場合には、単に配線９として説明する。また、第１ベース開口部１１Ａ、第２ベース開口部１１Ｂ、第３ベース開口部１１Ｃおよび第４ベース開口部１１Ｄは、特に区別が必要でない場合には、単にベース開口部１１として説明する。

各ベース開口部１１は、図２の破線に示すように、長手方向に延びる平面視略矩形状に開口され、幅方向に重ならず、長手方向において互いの位置がずれるように、幅方向および長手方向に交差する斜め方向に沿って配置されている。
また、ベース絶縁層３の長さおよび幅は、目的および用途により、上記形状となるように、適宜選択される。

導体パターン４は、ベース絶縁層３の上で、上記したように互いに間隔を隔てて対向して並列配置される複数の配線９と、各配線９の先端部および後端部にそれぞれ接続される磁気ヘッド側接続端子部８Ａおよび外部側接続端子部８Ｂとを一体的に備える配線回路パターンとして形成されている。なお、以下、磁気ヘッド側接続端子部８Ａおよび外部側接続端子部８Ｂは、特に区別が必要でない場合は、単に端子部８として説明する。

なお、導体パターン４は、図１に示すように、各端子部形成領域１４においては、中間領域１５よりも、各配線９間の間隔が広くなる形状に形成されている。
各配線９の幅は、例えば、１０〜１００μｍ、好ましくは、１５〜５０μｍであり、中間領域１５において、各配線９間の間隔は、例えば、１０〜１００μｍ、好ましくは、１５〜５０μｍである。また、端子部形成領域１４において、各配線９間の間隔は、例えば、５０〜１０００μｍ、好ましくは、１００〜５００μｍである。

また、各端子部８の幅は、例えば、２０〜１０００μｍ、好ましくは、３０〜８００μｍ、各端子部８間の間隔は、例えば、２０〜１０００μｍ、好ましくは、３０〜８００μｍである。
なお、導体パターン４は、後端側の端子部形成領域１４において、各ベース開口部１１が形成される領域が確保されるように、配置されている。

各グランド接続部７は、図３に示すように、上記したベース絶縁層３の各ベース開口部１１に対応してそれぞれ設けられており、各ベース開口部１１内に充填されるように形成される下部１２と、下部１２の上端から、ベース開口部１１の周囲のベース絶縁層３の表面を被覆するように、厚み方向上側と、長手方向両側（図示されず）および幅方向両側とに、膨出するように形成される上部１３とを、一体的に連続して備えている。

このグランド接続部７では、その下部１２の下面が、金属支持基板２と接触している。
グランド接続部７の下部１２の幅は、例えば、４０〜２０００μｍ、好ましくは、６０〜５００μｍ、グランド接続部７の上部１３の幅は、例えば、７０〜２０６０μｍ、好ましくは、９０〜５６０μｍである。また、各グランド接続部７の下部１２および上部１３の長さは、目的、用途および製品のデザインに応じて、適宜選択される。

なお、この回路付サスペンション基板１は、図示しないが、目的および用途に応じて、必要により、導体パターン４およびグランド接続部７と、半導電性層５およびカバー絶縁層６との間に介在されるように、導体パターン４およびグランド接続部７を被覆する金属薄膜を備えている。
図示しない金属薄膜は、導体パターン４の表面およびグランド接続部７の上部１３の表面に、すなわち、導体パターン４の各配線９の上面および側面と、グランド接続部７の上部１３の上面および側面とに、必要により形成されている。

半導電性層５は、図１および図２に示すように、複数（４つ）の半導電性層、すなわち、第１半導電性層５Ａ、第２半導電性層５Ｂ、第３半導電性層５Ｃおよび第４半導電性層５Ｄを備えている。なお、以下、第１半導電性層５Ａ、第２半導電性層５Ｂ、第３半導電性層５Ｃおよび第４半導電性層５Ｄは、特に区別が必要でない場合には、単に半導電性層５として説明する。

各半導電性層５（第１半導電性層５Ａ、第２半導電性層５Ｂ、第３半導電性層５Ｃおよび第４半導電性層５Ｄ）は、各配線９（配線９ａ、９ｂ、９ｃおよび９ｄ）に、それぞれ対応して、互いが独立するように設けられている。
すなわち、各半導電性層５は、第１半導電性層５Ａが幅方向一方側の外側の配線９ａに対応し、第２半導電性層５Ｂが幅方向一方側の内側の配線９ｂに対応し、第３半導電性層５Ｃが幅方向他方側の内側の配線９ｃに対応し、第４半導電性層５Ｄが幅方向他方側の外側の配線９ｄに対応するように、設けられている。

また、各半導電性層５は、各配線９およびそれに対応する各グランド接続部７を被覆するように、平面視略矩形状に形成されており、後端側の端子部形成領域１４にそれぞれ配置されている。
また、これら各半導電性層５は、幅方向および長手方向に交差する斜め方向に沿って、間隔を隔てて設けられている。より具体的には、各半導電性層５は、これらを幅方向に投影したときに、図２に示すように、互いに間隔Ｄ１を隔てるように配置されており、第１半導電性層５Ａ、第２半導電性層５Ｂ、第３半導電性層５Ｃおよび第４半導電性層５Ｄが、長手方向一方側（図２における先端側、すなわち左側）から長手方向他方側（図２における後端側、すなわち右側）に向かって、順次配置されている。

また、各半導電性層５は、これらを長手方向に投影したときに、各半導電性層５の幅方向両側端部（幅方向両外側の各半導電性層５の幅方向外側端部を除く。）が重なる（オーバーラップする）ように、つまり、第１半導電性層５Ａの幅方向他方側端部および第２半導電性層５Ｂの幅方向一方側端部が重なり、第２半導電性層５Ｂの幅方向他方側端部および第３半導電性層５Ｃの幅方向一方側端部が重なり、第３半導電性層５Ｃの幅方向他方側端部および第４半導電性層５Ｄの幅方向一方側端部が重なるように、配置されている。各半導電性層５において、第１半導電性層５Ａ、第２半導電性層５Ｂ、第３半導電性層５Ｃおよび第４半導電性層５Ｄが、幅方向一方側（図３における左側）から幅方向他方側（図３における右側）に向かって、順次配置されている。

なお、幅方向の投影面における各半導電性層５間の間隔Ｄ１は、例えば、１０〜１０００μｍ、好ましくは、５０〜５００μｍに設定されている。また、長手方向の投影面において、各半導電性層５が重なる（オーバーラップする）長さＤ２（幅方向長さ、以下同じ。）は、例えば、１０〜５００μｍ、好ましくは、５０〜３００μｍに設定されている。
このような配置によると、各半導電性層５は、これらを長手方向に投影したときに、互いにオーバーラップするので、幅方向における各配線９間の間隔が狭い場合であっても、各半導電性層５が形成されるスペースを確保して、各半導電性層５を効率的に配置することができる。

また、各半導電性層５は、図３に示すように、仮想線で示す第１カバー絶縁層６Ａ（後述）に被覆されるベース絶縁層３の上に、各配線９およびそれに対応する各グランド接続部７を被覆するようにそれぞれ形成されている。すなわち、各半導電性層５は、カバー絶縁層６（各第１カバー絶縁層６Ａ）と、ベース絶縁層３、各配線９および各グランド接続部７との間に介在されるように、形成されている。

これにより、各半導電性層５は、その厚み方向下側において、各配線９、各グランド接続部７およびベース絶縁層３と接触し、その厚み方向上側において、カバー絶縁層６（各第１カバー絶縁層６Ａ）と接触している。
なお、各半導電性層５は、各グランド接続部７において、各グランド接続部７の上部１３の幅方向一方側（左側）面のみが露出するように形成されている。すなわち、各半導電性層５は、各グランド接続部７において、各グランド接続部７の上部１３の上面、各グランド接続部７の上部１３の幅方向他方側（右側）面、および、各グランド接続部７の上部１３の長手方向両側面（図示せず）に、連続して形成されている。

また、各半導電性層５は、各配線９において、各配線９の上面、各配線９の幅方向一方側（左側）面、および、各配線９の幅方向他方側（右側）面に、連続して形成されている。
また、各半導電性層５は、各グランド接続部７と、各配線９と、それらの間のベース絶縁層３と、各配線９の幅方向他方側のベース絶縁層３とを連続して被覆しており、これによって、各配線９は、各半導電性層５を介して各グランド接続部７にそれぞれ電気的に接続されている。

また、各半導電性層５は、各配線９に対する幅方向外側一方側（左側）において、各グランド接続部７の上部１３と接触しており、その各グランド接続部７を介して金属支持基板２と、電気的に接続されている。
そのため、各配線９は、各半導電性層５および各グランド接続部７を介して、金属支持基板２と電気的に接続されている。

なお、各配線９と金属支持基板２との間の抵抗値は、半導電性層５の表面抵抗値（後述）によるが、例えば、１×１０⁴〜１×１０¹²Ω、好ましくは、１×１０⁶〜１×１０¹¹Ωの範囲に設定される。
また、各半導電性層５は、図２に示し上記したように、各配線９にそれぞれ対応して、互いが独立するように、幅方向および長手方向に交差する斜め方向に沿って、間隔を隔てて設けられているので、第１半導電性層５Ａと第２半導電性層５Ｂとは電気的に絶縁され、第２半導電性層５Ｂと第３半導電性層５Ｃとは電気的に絶縁され、第３半導電性層５Ｃと第４半導電性層５Ｄとは電気的に絶縁されており、各半導電性層５は、互いに電気的に絶縁されている。

カバー絶縁層６は、図３に示すように、後端側の端子部形成領域１４においては、各半導電性層５および各半導電性層５から露出する各グランド接続部７の上部１３の幅方向一方側面を被覆し、かつ、ベース絶縁層３の周端部を露出するように、各半導電性層５から露出するベース絶縁層３の上面に形成され、後端側の端子部形成領域１４以外の領域（中間領域１５および先端側の端子部形成領域１４）においては、図示しないが、導体パターン４を被覆するように、導体パターン４から露出するベース絶縁層３の上面に、連続して形成されている。

また、カバー絶縁層６には、図示しないが、導体パターン４の端子部８が露出するように、端子部８に対応する部分が開口されている。
カバー絶縁層６の長さおよび幅は、目的および用途により、上記形状となるように、適宜選択される。
なお、カバー絶縁層６は、後述する回路付サスペンション基板１の製造工程（図５（ｆ）参照）において、第１カバー絶縁層６Ａをエッチングレジストとして用いる場合には、第１カバー絶縁層６Ａおよび第２カバー絶縁層６Ｂから形成される。

図４および図５は、図３に示す回路付サスペンション基板の製造工程を示す断面図である。
次に、この回路付サスペンション基板１の製造方法について、図４および図５を参照して、説明する。
まず、この方法では、図４（ａ）に示すように、金属支持基板２を用意する。

金属支持基板２としては、例えば、ステンレス、４２アロイ、アルミニウム、銅、銅−ベリリウム、りん青銅などの金属箔が用いられる。好ましくは、ステンレス箔が用いられる。金属支持基板２の厚みは、例えば、１０〜５１μｍ、好ましくは、１５〜３０μｍである。
次いで、この方法では、図４（ｂ）に示すように、ベース絶縁層３を、金属支持基板２の上に、導体パターン４が形成される部分に対応し、かつ、複数のベース開口部１１が形成されるパターンとして形成する。

ベース絶縁層３は、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの樹脂からなる。耐熱性の観点からは、好ましくは、ポリイミド樹脂からなる。
ベース絶縁層３を上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂（感光性ポリアミド酸樹脂）のワニスを、金属支持基板２の表面に塗布し、塗布されたワニスを乾燥して、ベース皮膜を形成する。次いで、ベース皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、２５０℃以上で加熱することにより、硬化（イミド化）させる。

このようにして形成されるベース絶縁層３の厚みは、例えば、１〜３５μｍ、好ましくは、８〜１５μｍである。
次いで、この方法では、図４（ｃ）に示すように、導体パターン４を、ベース絶縁層３の上に、上記した配線回路パターンとして形成すると同時に、各グランド接続部７を、ベース絶縁層３の各ベース開口部１１から露出する金属支持基板２の上に、その下部１２がベース絶縁層３の各ベース開口部１１内に充填されるように、かつ、その上部１３がベース絶縁層３における各ベース開口部１１の周囲を被覆するように形成する。

導体パターン４およびグランド接続部７は、ともに同一の導体材料から形成され、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などの導体材料からなり、好ましくは、銅からなる。また、導体パターン４およびグランド接続部７は、ベース絶縁層３および金属支持基板２（ベース絶縁層３の各ベース開口部１１から露出する部分を含む。）の上面に、例えば、アディティブ法、サブトラクティブ法などの公知のパターンニング法、好ましくは、アディティブ法によって、導体パターン４およびグランド接続部７を、上記したパターンとして形成する。

アディティブ法では、まず、ベース絶縁層３および金属支持基板２の表面に、導体薄膜（種膜）を形成する。導体薄膜は、スパッタリング、好ましくは、クロムスパッタリングおよび銅スパッタリングにより、クロム薄膜と銅薄膜とを順次積層する。
次いで、この導体薄膜の上面に、導体パターン４およびグランド接続部７のパターンと逆パターンでめっきレジストを形成した後、めっきレジストから露出する導体薄膜の上面に、電解めっきにより、導体パターン４およびグランド接続部７を同時に形成する。その後、めっきレジストおよびそのめっきレジストが積層されていた部分の導体薄膜を除去する。

このようにして形成される導体パターン４では、その厚みが、例えば、３〜２０μｍ、好ましくは、５〜２０μｍである。また、グランド接続部７の上部１３の厚みは、例えば、３〜２０μｍ、好ましくは、５〜２０μｍである。なお、グランド接続部７の下部１２の厚みは、ベース絶縁層３の厚みと同一である。
次いで、この方法では、必要により、図示しないが、金属薄膜を、導体パターン４の表面およびグランド接続部７の表面に、形成する。

金属薄膜は、例えば、ニッケル、金、スズ、クロム、チタン、ジルコニウム、または、これらの合金などの金属からなり、好ましくは、ニッケルからなる。
また、金属薄膜は、例えば、導体パターン４の表面およびグランド接続部７の表面に、電解めっきまたは無電解めっきにより形成する方法、上記した金属をターゲットとしてスパッタリングする方法などにより、形成する。好ましくは、無電解ニッケルめっきにより、ニッケル薄膜からなる金属薄膜を形成する。

無電解めっきでは、例えば、上記した金属のめっき溶液に、図４（ｃ）に示す製造途中の回路付サスペンション基板１を浸漬することにより、金属薄膜を形成する。
このようにして、必要により形成される金属薄膜は、その厚みが、例えば、０．０１〜０．５μｍ、好ましくは、０．０５〜０．３μｍである。
次いで、この方法では、図４（ｄ）に示すように、各半導電性層５を、導体パターン４の表面（導体パターン４が金属薄膜に被覆される場合には、その金属薄膜の表面）と、グランド接続部７の上部１３の表面（グランド接続部７の上部１３が金属薄膜に被覆される場合には、その金属薄膜の表面）と、導体パターン４および各グランド接続部７の上部１３から露出するベース絶縁層３の表面と、ベース絶縁層３から露出する金属支持基板２の表面とに、連続するように形成する。

半導電性層５を形成する半導電性材料としては、金属または樹脂が用いられる。
金属は、例えば、酸化金属などが用いられ、酸化金属としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの金属酸化物が用いられる。好ましくは、酸化クロムが用いられる。
酸化金属からなる半導電性層５の形成は、特に制限されないが、例えば、金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。

金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法では、例えば、クロムなどの金属をターゲットとして、アルゴンなどの不活性ガスを導入ガスとして導入するスパッタリング法によりスパッタリングした後、必要に応じて、加熱炉などを用いて、大気中で、５０〜４００℃、１分〜１２時間、加熱により酸化することにより、酸化金属からなる半導電性層５を形成する。

反応性スパッタリングする方法では、例えば、スパッタリング装置において、クロムなどの金属をターゲットとして、酸素を含む反応性ガスを導入ガスとして導入して、スパッタリングすることにより、酸化金属からなる半導電性層５を形成する。
酸化金属をターゲットとしてスパッタリングする方法では、例えば、スパッタリング装置において、酸化クロムなどの酸化金属をターゲットとして、アルゴンなどの不活性ガスを導入ガスとして導入して、スパッタリングすることにより、酸化金属からなる半導電性層５を形成する。

また、このような半導電性層５は、例えば、特開２００４−３３５７００号公報の記載に準拠して形成することができる。
樹脂としては、例えば、導電性粒子が分散される半導電性樹脂組成物などが用いられる。
半導電性樹脂組成物は、例えば、イミド樹脂またはイミド樹脂前駆体、導電性粒子および溶媒を含有している。

イミド樹脂としては、公知のイミド樹脂を用いることができ、例えば、ポリイミド、ポリエーテルイミド、ポリアミドイミドなどが用いられる。
イミド樹脂前駆体としては、例えば、特開２００４−３５８２５号公報に記載されるイミド樹脂前駆体を用いることができ、例えば、ポリアミド酸樹脂が用いられる。
導電性粒子としては、例えば、導電性ポリマー粒子、カーボン粒子、金属粒子、酸化金属粒子などが用いられる。
化（イミド化）させる。

導電性ポリマー粒子としては、例えば、ポリアニリン、ポリピロール、ポリチオフェンなどの粒子、またはこれらの誘導体の粒子が用いられる。好ましくは、ポリアニリン粒子が用いられる。なお、導電性ポリマー粒子は、ドーピング剤によるドーピングによって、導電性が付与される。
ドーピング剤としては、例えば、ｐ−トルエンスルホン酸、ドデシルベンゼンスルホン酸、アルキルナフタレンスルホン酸、ポリスチレンスルホン酸、ｐ−トルエンスルホン酸ノボラック樹脂、ｐ−フェノールスルホン酸ノボラック樹脂、β−ナフタレンスルホン酸ホルマリン縮合物などが用いられる。

ドーピングは、予め導電性ポリマー粒子を分散（溶解）する溶媒中に配合させておいてもよく、また、半導電性層５を形成した後、半導電性層５が形成された製造途中の回路付サスペンション基板１をドーピング剤の溶液に浸漬してもよい。
カーボン粒子としては、例えば、カーボンブラック粒子、例えば、カーボンナノファイバーなどが用いられる。

金属粒子としては、例えば、クロム、ニッケル、銅、チタン、ジルコニウム、インジウム、アルミニウム、亜鉛などの粒子が用いられる。
酸化金属粒子としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの粒子、または、これらの複合酸化物の粒子、より具体的には、酸化インジウムと酸化スズとの複合酸化物の粒子（ＩＴＯ粒子）、酸化スズと酸化リンとの複合酸化物の粒子（ＰＴＯ粒子）などの粒子が用いられる。

これら導電性粒子は、単独使用または２種以上併用することができる。好ましくは、ＩＴＯ粒子が用いられる。
導電性粒子は、その平均粒子径が、例えば、１０ｎｍ〜１μｍ、好ましくは、１０ｎｍ〜４００ｎｍ、さらに好ましくは、１０ｎｍ〜１００ｎｍである。なお、導電性粒子がカーボンナノファイバーである場合には、例えば、その直径が１００〜２００ｎｍであり、その長さが、５〜２０μｍである。平均粒子径（直径）がこれより小さいと、平均粒子径（直径）の調整が困難となる場合があり、また、これより大きいと、塗布に不向きとなる場合がある。

溶媒は、イミド樹脂またはイミド樹脂前駆体、および、導電性粒子を分散（溶解）できれば、特に制限されないが、例えば、Ｎ−メチル−２−ピロリドン（ＮＭＰ）、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミド、ジメチルスルホキシドなどの非プロトン性極性溶媒が用いられる。また、これら溶媒は、単独使用または２種以上併用することができる。

そして、半導電性樹脂組成物は、上記したイミド樹脂またはイミド樹脂前駆体、導電性粒子、および、溶媒を配合することによって、調製することができる。
導電性粒子の配合割合は、イミド樹脂またはイミド樹脂前駆体１００重量部に対して、例えば、１〜３００重量部、好ましくは、５〜１００重量部である。導電性粒子の配合割合が、これより少ないと、導電性が十分でない場合がある。また、これより多いと、イミド樹脂またはイミド樹脂前駆体の良好な膜特性が損なわれる場合がある。

また、溶媒は、これらイミド樹脂またはイミド樹脂前駆体、および、導電性粒子の総量が、半導電性樹脂組成物に対して、例えば、１〜４０重量％（固形分濃度）、好ましくは、５〜３０重量％（固形分濃度）となるように、配合する。固形分濃度がこれより少なくても多くても、目的の膜厚に制御することが困難となる場合がある。
上記調製した半導電性樹脂組成物を、導体パターン４の表面と、各グランド接続部７の上部１３の表面と、導体パターン４および各グランド接続部７の上部１３から露出するベース絶縁層３の表面と、ベース絶縁層３から露出する金属支持基板２の表面とに、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法により、均一に塗布する。その後、例えば、６０〜２５０℃、好ましくは、８０〜２００℃で、例えば、１〜３０分間、好ましくは、３〜１５分間加熱して乾燥する。

また、半導電性樹脂組成物が、イミド樹脂前駆体を含有する場合には、乾燥後、そのイミド樹脂前駆体を、例えば、減圧下、２５０℃以上で加熱することにより、硬化（イミド化）させる。
これにより、半導電性層５を、導体パターン４の表面と、各グランド接続部７の上部１３の表面と、導体パターン４および各グランド接続部７の上部１３から露出するベース絶縁層３の表面と、ベース絶縁層３から露出する金属支持基板２の表面とに、連続するように形成することができる。

このようにして形成された半導電性層５の厚みは、例えば、４０μｍ以下、好ましくは、３〜２０ｎｍである。
また、この半導電性層５の表面抵抗値は、例えば、１０⁵〜１０¹³Ω／□、好ましくは、１０⁵〜１０¹¹Ω／□、さらに好ましくは、１０⁶〜１０⁹Ω／□の範囲に設定される。半導電性層５の表面抵抗値がこれより小さいと、実装される磁気ヘッドの誤作動を生じる場合がある。また、半導電性層５の表面抵抗値がこれより大きいと、静電破壊を防止することができない場合がある。

次いで、この方法では、図５（ｅ）に示すように、第１カバー絶縁層６Ａを、後端側の端子部形成領域１４において、半導電性層５の上に、上記した各半導電性層５の平面視形状に対応して、それらと同一位置に、互いに独立したパターンとして形成する。
第１カバー絶縁層６Ａは、ベース絶縁層３と同様の樹脂、好ましくは、感光性の合成樹脂、さらに好ましくは、感光性ポリイミドからなる。

第１カバー絶縁層６Ａを上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂（感光性ポリアミド酸樹脂）のワニスを、半導電性層５の表面に塗布し、塗布されたワニスを乾燥して、第１カバー皮膜を形成する。次いで、第１カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、２５０℃以上で加熱することにより、硬化（イミド化）させる。

このようにして形成される第１カバー絶縁層６Ａの厚みは、例えば、２〜１０μｍ、好ましくは、３〜５μｍである。
次いで、この方法では、図５（ｆ）に示すように、第１カバー絶縁層６Ａから露出する半導電性層５をエッチングにより除去する。
エッチングは、例えば、エッチング液として水酸化カリウム水溶液などのアルカリ水溶液を用いて、浸漬法またはスプレー法によって、第１カバー絶縁層６Ａをエッチングレジストとして、ウエットエッチングする。

これにより、複数の半導電性層５を、平面視において第１カバー絶縁層６Ａと同一位置に、互いに独立したパターンとして形成することができる。
次いで、この方法では、図５（ｇ）に示すように、第２カバー絶縁層６Ｂを、ベース絶縁層３の上に、後端側の端子部形成領域１４においては、第１カバー絶縁層６Ａを被覆するように、後端側の端子部形成領域１４以外の領域（中間領域１５および先端側の端子部形成領域１４）においては、導体パターン４を被覆するように形成することにより、カバー絶縁層６を上記したパターンとして形成する。

第２カバー絶縁層６Ｂは、第１カバー絶縁層６Ａと同様の樹脂、好ましくは、感光性の合成樹脂、さらに好ましくは、感光性ポリイミドからなる。
第２カバー絶縁層６Ｂを上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂（感光性ポリアミド酸樹脂）のワニスを、第１カバー絶縁層６Ａの上面および側面と、各グランド接続部７の幅方向一方側面と、ベース絶縁層３の上面と、金属支持基板２の上面との、各表面に塗布し、塗布されたワニスを乾燥して、第２カバー皮膜を形成する。次いで、第２カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターン（磁気ヘッド側接続端子部８Ａおよび外部側接続端子部８Ｂが開口されるパターン）を形成させ、その後、例えば、減圧下、２５０℃以上で加熱することにより、硬化（イミド化）させる。

このようにして形成される第２カバー絶縁層６Ｂの厚みは、例えば、１〜４０μｍ、好ましくは、１〜７μｍである。
また、後端側の端子部形成領域１４において、第１カバー絶縁層６Ａおよび第２カバー絶縁層６Ｂが積層される部分における、これらの合計厚さは、例えば、３〜２０μｍ、好ましくは、５〜１５μｍである。

このようにして第２カバー絶縁層６Ｂを、ベース絶縁層３の上に、上記したパターンとして形成することにより、第１カバー絶縁層６Ａおよび第２カバー絶縁層６Ｂからなるカバー絶縁層６を形成する。
その後、図１に示すように、金属支持基板２を、化学エッチングによって切り抜いて、ジンバル１０を形成するとともに、外形加工することにより、回路付サスペンション基板１を得る。

そして、この回路付サスペンション基板１では、金属支持基板２および各配線９と電気的に接続される複数の半導電性層５を備えている。そのため、導体パターン４は、複数の半導電性層５を介して、金属支持基板２と電気的に接続されているので、導体パターン４に帯電する静電気を効率的に除去することができる。
しかも、各半導電性層５は、図１１および図１２に示す回路付サスペンション基板３１のように、各配線３７間にわたって連続して設けられているのではなく、図２および図３に示すように、各配線９に対応して、互いが独立するように設けられている。そのため、各配線９間の短絡を生じさせることなく、導体パターン４の短絡を確実に防止することができる。

また、例えば、図１２に示すように、半導電性層３５を、各配線３７と、ベース絶縁層３３と、ベース絶縁層３３の幅方向両側面から露出する金属支持基板２とに、幅方向に沿って連続して形成すると、一方の１対の配線３７ａおよび３７ｂ間、および、他方の１対の配線３７ｃおよび３７ｄ間に生じる電位差によって、一方の１対の配線３７ａおよび３７ｂの周囲、および、他方の１対の配線３７ｃおよび３７ｄの周囲に、幅方向に沿った、点線で示すループ状の電場Ｅが生じることがある。このようなループ状の電場Ｅが生じると、金属支持基板３２の金属がカバー絶縁層３６に移動（イオンマイグレーション）する場合がある。

しかし、図３に示す回路付サスペンション基板１では、各半導電性層５を、上記したように、各配線９に対応して、互いに独立して設けているので、各半導電性層５は、電気的に互いに絶縁されている。そのため、一方の１対の配線９ａおよび９ｂ間、および、他方の１対の配線９ｃおよび９ｄ間の電位差が生じていても、一方の１対の配線９ａおよび９ｂの周囲に電場、および、他方の１対の配線９ｃおよび９ｄの周囲に電場、すなわち、図１２の点線に示すようなループ状の電場Ｅが生じることを、確実に防止することができる。

そのため、金属支持基板２からカバー絶縁層６へのイオンマイグレーションを確実に防止することができる。
その結果、実装される磁気ヘッドの静電破壊を確実に防止することができ、しかも、回路付サスペンション基板１の接続信頼性の向上を確実に図ることができる。
なお、上記した説明では、図３に示すように、幅方向において、各グランド接続部７の上部１３の上面から、各配線９の表面（上面および側面）まで、各半導電性層５を連続して形成したが、各半導電性層５は、各配線９と各グランド接続部７とに接続していれば、これに限定されず、例えば、図７に示すように、各グランド接続部７の上部１３の上面の幅方向途中から、各配線９の上面の幅方向途中まで、各半導電性層５を連続して形成することもできる。

なお、上記した説明では、図１に示すように、後端側の端子部形成領域１４に各半導電性層５を形成したが、これに限定されず、中間領域１５や先端側の端子部形成領域１４に半導電性層５を形成することもできる。
なお、上記した説明においては、各グランド接続部７を、各配線９の幅方向一方側（図３における左側）のみに形成したが、例えば、図３の仮想線で示すように、各配線９の幅方向他方側（右側）のみに各グランド接続部７を形成し、その表面に各半導電性層５を形成することもできる。

また、上記した回路付サスペンション基板１の製造方法では、第１カバー絶縁層６Ａを形成して、これをエッチングレジストとして、半導電性層５を形成したが、第１カバー絶縁層６Ａを形成せずに、公知のエッチングレジスト１７をレジストとして、半導電性層５を形成することもできる。
図６は、図４および図５に示す回路付サスペンション基板の製造工程の、他の製造工程を示す断面図である。

この方法では、図４（ｄ）に示すように、半導電性層５を、導体パターン４と、グランド接続部７と、ベース絶縁層３と、金属支持基板２との各表面に、連続するように形成した後、図６（ａ）に示すように、エッチングレジスト１７を、後端側の端子部形成領域１４において、半導電性層５の上に、上記した各半導電性層５の平面視形状に対応して、それらと同一位置に、互いに独立したパターンとして形成する。

エッチングレジスト１７は、例えば、ドライフィルムレジストなどを用いる公知の方法により、上記したパターンとして形成する。
次いで、この方法では、図６（ｂ）で示すように、エッチングレジスト１７から露出する半導電性層５をエッチング（ウエットエッチング）により除去する。
次いで、この方法では、図６（ｃ）に示すように、エッチングレジスト１７を、例えば、ウエットエッチングなどの公知のエッチング法または剥離によって、除去する。

次いで、この方法では、図６（ｄ）に示すように、カバー絶縁層６を、上記したパターンとして、上記と同様に形成する。
例えば、感光性樹脂（感光性ポリアミド酸樹脂）のワニスを、半導電性層５の上面および側面と、各グランド接続部７の幅方向一方側面と、ベース絶縁層３の上面と、金属支持基板２の上面とに塗布し、塗布されたワニスを乾燥して、カバー皮膜を形成する。次いで、カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、２５０℃以上で加熱することにより、硬化（イミド化）させる。

このようにして形成されるカバー絶縁層６の厚みは、例えば、１〜４０μｍ、好ましくは、１〜７μｍである。
このようにして、第１カバー絶縁層６Ａを形成せずに、公知のエッチングレジスト１７をエッチングレジストとして、半導電性層５を形成することにより、回路付サスペンション基板１を得ることもできる。

この方法によれば、後端側の端子部形成領域１４において、上記した第１カバー絶縁層６Ａおよび第２カバー絶縁層６Ｂの積層部分におけるこれらの厚みと、第２カバー絶縁層６Ｂの厚みとの相違を生じさせることなく、均一な厚みのカバー絶縁層６を形成することができる。そのため、より薄型化が図られた回路付サスペンション基板１を得ることができる。

また、上記した説明では、回路付サスペンション基板１の半導電性層５を金属支持基板２と接触させずに、グランド接続部７を介して金属支持基板２と電気的に接続させたが、例えば、図８に示すように、回路付サスペンション基板１の半導電性層５を、金属支持基板２と直接接触させることもできる。
図８および図９は、本発明の配線回路基板の他の実施形態である回路付サスペンション基板の断面図であって、図３に対応する断面図であり、半導電性層が金属支持基板と直接接触する形態であって、図８は、半導電性層が各配線とカバー絶縁層との間に介在される形態、図９は、半導電性層が各配線とベース絶縁層との間に介在される形態を示す。なお、以降の各図において、上記と同様の部材には同一の符号を付し、その説明を省略する。

図８において、ベース絶縁層３は、長手方向に沿って延び、幅方向に互いに間隔を隔てて対向配置される第１ベース絶縁層３Ａおよび第２ベース絶縁層３Ｂを備えている。第１ベース絶縁層３Ａは、幅方向一方側に、一方の１対の配線９ａおよび９ｂに対応するように設けられ、第２ベース絶縁層３Ｂは、幅方向他方側に、他方の１対の配線９ｃおよび９ｄに対応するように設けられている。なお、以下、第１ベース絶縁層３Ａおよび第２ベース絶縁層３Ｂは、特に区別が必要でない場合には、単にベース絶縁層３として説明する。

第１半導電性層５Ａは、上記と同様に幅方向一方側の外側の配線９ａの上面および側面と第１ベース絶縁層３Ａの上面とに形成されるとともに、それに連続して第１ベース絶縁層３Ａの幅方向一方側面に形成され、その下端面が第１ベース絶縁層３Ａの幅方向一方側面から露出する金属支持基板２の上面に直接接触している。これにより、第１半導電性層５Ａは、一方の１対の配線９ａおよび９ｂの幅方向における対向領域ＳＡに対する幅方向外側一方側（左側）において、金属支持基板２と電気的に接続されている。

第２半導電性層５Ｂは、上記と同様に幅方向一方側の内側の配線９ｂの上面および側面と第１ベース絶縁層３Ａの上面とに形成されるとともに、それに連続して第１ベース絶縁層３Ａの幅方向他方側面に形成され、その下端面が第１ベース絶縁層３Ａの幅方向他方側面から露出する金属支持基板２の上面に直接接触している。これにより、第２半導電性層５Ｂは、一方の１対の配線９ａおよび９ｂの幅方向における対向領域ＳＡに対する幅方向外側他方側（右側）において、金属支持基板２と電気的に接続されている。

なお、第１半導電性層５Ａと第２半導電性層５Ｂとは、一方の１対の配線９ａおよび９ｂの幅方向における対向領域ＳＡにおいて、幅方向に間隔を隔てて配置されている。
第３半導電性５Ｃは、上記と同様に幅方向他方側の内側の配線９ｃの上面および側面と第２ベース絶縁層３Ｂの上面とに形成されるとともに、それに連続して第２ベース絶縁層３Ｂの幅方向一方側面に形成され、その下端面が第２ベース絶縁層３Ｂの幅方向一方側面から露出する金属支持基板２の上面に直接接触している。これにより、第３半導電性層５Ｃは、他方の１対の配線９ｃおよび９ｄの幅方向における対向領域ＳＢに対する幅方向外側一方側（左側）において、金属支持基板２と電気的に接続されている。

第４半導電性層５Ｄは、上記と同様に幅方向他方側の外側の配線９ｄの上面および側面と第２ベース絶縁層３Ｂの上面とに形成されるとともに、それに連続して第２ベース絶縁層３Ｂの幅方向他方側面に形成され、その下端面が第２ベース絶縁層３Ｂの幅方向他方側面から露出する金属支持基板２の上面に直接接触している。これにより、第４半導電性層５Ｄは、他方の１対の配線９ｃおよび９ｄの幅方向における対向領域ＳＢに対する幅方向外側他方側（右側）において、金属支持基板２と電気的に接続されている。

なお、第３半導電性層５Ｃと第４半導電性層５Ｄとは、他方の１対の配線９ｃおよび９ｄの幅方向における対向領域ＳＢにおいて、幅方向に間隔を隔てて配置されている。
この回路付サスペンション基板１を得るには、図示しないが、例えば、まず、金属支持基板２を用意し、次いで、ベース絶縁層３を、金属支持基板２の上に、導体パターン４が形成される部分に対応するように、上記したパターンとして形成し、次いで、導体パターン４を、ベース絶縁層３の上に、上記した配線回路パターンとして形成し、次いで、半導電性層５を、導体パターン４と、ベース絶縁層３と、金属支持基板２との各表面に、連続するように形成し、次いで、第１カバー絶縁層６Ａを、後端側の端子部形成領域１４において、上記した半導電性層５の平面視形状に対応して、それらと同一位置に、互いに独立したパターンとして形成する。

次いで、第１カバー絶縁層６Ａから露出する半導電性層５をエッチングにより除去する。このエッチングでは、ベース絶縁層３の側面（幅方向両側面）に形成される各半導電性層５が残存するようにエッチングする。
次いで、第２カバー絶縁層６Ｂを、ベース絶縁層３の上に、後端側の端子部形成領域１４においては、第１カバー絶縁層６Ａを被覆するように、後端側の端子部形成領域１４以外の領域（中間領域１５および先端側の端子部形成領域１４）においては、導体パターン４を被覆するように、カバー絶縁層６を上記したパターンとして形成する。

そして、この方法によれば、導体パターン４の形成においては、グランド接続部７を併せて設ける必要がないので、回路付サスペンション基板１を簡単に製造することができる。
なお、図３に示す回路付サスペンション基板１では、各グランド接続部７が形成され、これにより、各配線９は、各グランド接続部７を介して金属支持基板２と、電気的に接続されている。

つまり、図３に示す回路付サスペンション基板１では、各半導電性層５は、金属支持基板２と直接接触していないため、金属支持基板２からカバー絶縁層６へのイオンマイグレーションをより確実に防止することができる。
また、上記した説明では、図８において、各半導電性層５を、各配線９とカバー絶縁層６との間に介在させたが、例えば、図９に示すように、各配線９とベース絶縁層３との間に介在させることもできる。

図９において、各半導電性層５は、後端側の端子部形成領域１４における各配線９において、ベース絶縁層３と各配線９との間に介在されるように、それぞれ形成されている。
この回路付サスペンション基板１を得るには、図示しないが、例えば、まず、金属支持基板２を用意し、次いで、ベース絶縁層３を、金属支持基板２の上に、導体パターン４が形成される部分に対応するように、パターンとして形成し、次いで、半導電性層５を、ベース絶縁層３と、金属支持基板２との各表面に、連続するように形成し、次いで、導体パターン４を、半導電性層５の上に、上記した配線回路パターンとして形成し、次いで、第１カバー絶縁層６Ａを、後端側の端子部形成領域１４において、上記した半導電性層５の平面視形状に対応して、それらと同一位置に、互いに独立したパターンとして形成する。

次いで、第１カバー絶縁層６Ａから露出する半導電性層５をエッチングにより除去する。このエッチングでは、ベース絶縁層３の側面（幅方向両側面）に形成される半導電性層５が残存するようにエッチングする。
次いで、第２カバー絶縁層６Ｂを、ベース絶縁層３の上に、後端側の端子部形成領域１４においては、第１カバー絶縁層６Ａを被覆するように、後端側の端子部形成領域１４以外の領域（中間領域１５および先端側の端子部形成領域１４）においては、導体パターン４を被覆するように形成することにより、カバー絶縁層６を上記したパターンとして形成する。

また、上記した方法の他に、この回路付サスペンション基板１を得るには、図示しないが、例えば、まず、金属支持基板２を用意し、次いで、ベース絶縁層３を、金属支持基板２の上に、導体パターン４が形成される部分に対応するように、パターンとして形成し、次いで、ベース絶縁層３と、金属支持基板２との各表面に、クロムスパッタリングおよび銅スパッタリングにより、クロム薄膜と銅薄膜とが順次積層されてなる導体薄膜（種膜）を形成し、その後、アディティブ法により導体パターン４を、導体薄膜の上に、上記した配線回路パターンとして形成し、次いで、導体パターン４から露出する銅薄膜を、クロム薄膜が残存するように、エッチングにより除去し、次いで、銅薄膜の除去により露出したクロム薄膜を、加熱に基づく酸化により、半導電性化処理して、酸化クロム層からなる半導電性層５を形成し、次いで、第１カバー絶縁層６Ａを、後端側の端子部形成領域１４において、上記した半導電性層５と平面視において同一位置に、パターンとして形成する。

次いで、第１カバー絶縁層６Ａから露出する半導電性層５をエッチングにより除去する。このエッチングでは、ベース絶縁層３の側面（幅方向両側面）に形成される半導電性層５が残存するようにエッチングする。
次いで、第２カバー絶縁層６Ｂを、ベース絶縁層３の上に、後端側の端子部形成領域１４においては、第１カバー絶縁層６Ａを被覆するように、後端側の端子部形成領域１４以外の領域（中間領域１５および先端側の端子部形成領域１４）においては、導体パターン４を被覆するように形成することにより、カバー絶縁層６を上記したパターンとして形成する。

このような方法によれば、上記した図９に示す回路付サスペンション基板１を、簡易かつ効率的に製造することができる。
また、上記した説明において、図１に示すように、後端側の端子部形成領域１４に、各半導電性層５を形成したが、例えば、図１０に示すように、各配線９の長手方向にわたり、後端側の端子部形成領域１４から先端側の端子部形成領域１４まで長く延びる平帯状に、各半導電性層５を形成し、これらを幅方向に沿って間隔を隔てて並列配置することもできる。

各半導電性層５を上記した形状に形成すれば、各半導電性層５と各配線９との接触面積をより一層広く確保することができ、導体パターン４に帯電する静電気をより一層効率的に除去することができる。
なお、上記した説明において、各グランド接続部７を、平面視略矩形状に形成したが、その形状はこれに限定されず、例えば、平面視略円形状など、適宜の形状に形成することもできる。

また、上記した説明において、各半導電性層５を、平面視略矩形状に形成したが、互いに独立して設ければ、これに限定されず、目的、用途および製品のデザインに応じて、適宜の形状に形成することができる。
また、上記した説明において、導体パターン４を、４本の配線９から形成したが、その数は特に限定されず、例えば、６本の配線９から形成することもできる。６本の配線は、例えば、上記した４本の配線９と、磁気ヘッドと磁気ディスクと間の微少間隔を制御するための信号が入力されるＴＦＣ（サーマル・フライ・ハイト・コントロール）配線、および、ＴＦＣ配線のためのグランド配線からなる２本の配線（１対の配線）とから形成する。

また、上記の説明では、本発明の配線回路基板を、回路付サスペンション基板１を例示して説明したが、本発明の配線回路基板は、これに限定されず、金属支持基板２が補強層として設けられた各種フレキシブル配線回路基板などの他の配線回路基板にも広く適用することができる。

以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されない。
実施例１
厚み２０μｍのステンレス箔からなる金属支持基板を用意した（図４（ａ）参照）。
次いで、その金属支持基板の表面に、感光性ポリアミド酸樹脂のワニスを、スピンコーターを用いて均一に塗布し、次いで、塗布されたワニスを、９０℃で１５分加熱することにより、ベース皮膜を形成した。その後、そのベース皮膜を、フォトマスクを介して、７００ｍＪ／ｃｍ^２で露光させ、１９０℃で１０分加熱した後、アルカリ現像液を用いて現像した。その後、１．３３Ｐａに減圧した状態で、３８５℃で硬化させることにより、ポリイミドからなるベース絶縁層を、金属支持基板の上に、導体パターンが形成される部分に対応し、かつ、後述する外形加工により形成される金属支持基板の後端側の端子部形成領域において、複数のベース開口部が、次に形成される各配線に対応するように形成されるパターンとして形成した（図４（ｂ）参照）。このベース絶縁層の厚みは、１０μｍであった。また、各ベース開口部は、平面視矩形状で、幅が８０μｍ、長さが３００μｍであった。

次いで、アディティブ法により、銅箔からなる厚み１０μｍの導体パターンを、ベース絶縁層の上面に配線回路パターンとして形成すると同時に、銅からなる複数のグランド接続部を、各ベース開口部から露出する金属支持基板の上に、その下部がベース絶縁層のベース開口部内に充填されるように、かつ、その上部がベース絶縁層におけるベース開口部の周囲を被覆するように形成した（図４（ｃ）参照）。

配線間の間隔は、端子部形成領域においては１００μｍであった。また、各グランド接続部は、その上部および下部ともに、平面視矩形状であり、下部は、幅が８０μｍ、長さが３００μｍ、上部は、幅が１４０μｍ、長さが３６０μｍ、厚さが１０μｍであった。
その後、導体パターンの表面およびグランド接続部の表面に、無電解ニッケルめっきによって、ニッケル薄膜からなる厚み０．１５μｍの金属薄膜を形成した。

次いで、導体パターンの表面およびグランド接続部の表面に形成された金属薄膜と、ベース絶縁層と、金属支持基板との各表面に、クロムをターゲットとするスパッタリングによって、クロム薄膜からなるスパッタリング皮膜を形成した。
なお、スパッタリングは、特開２００４−３３５７００号公報の記載に準拠する方法で、下記の条件で実施した。
ターゲット：Ｃｒ
到達真空度：１．３３×１０^-3Ｐａ
導入ガス流量（アルゴン）：２．０×１０^-3ｍ³／ｈ
動作圧：０．１６Ｐａ
アース電極温度：２０℃
電力：ＤＣ５００Ｗ
スパッタリング時間：３秒
スパッタリング皮膜の厚み：１００ｎｍ
次いで、１２５℃、１２時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロム層からなる半導電性層を形成した（図４（ｄ）参照）。酸化クロム層の厚みは、１００ｎｍであった。

なお、酸化クロム層からなる半導電性層が形成されていることはＥＳＣＡにて確認した。また、この半導電性層の表面抵抗値を、表面抵抗測定装置（三菱化学（株）製、Ｈｉｒｅｓｔａ−ｕｐ ＭＣＰ−ＨＴ４５０）を用いて、温度２５℃、湿度１５％で測定したところ、１×１０^７Ω／□であった。
次いで、上記した感光性ポリアミド酸樹脂のワニスを、半導電性層の表面に、スピンコーターを用いて均一に塗布し、９０℃で１０分加熱することにより、厚み４．０μｍの第１カバー皮膜を形成した。その後、その第１カバー皮膜を、フォトマスクを介して、７００ｍＪ／ｃｍ^２で露光させ、１８０℃で１０分加熱した後、アルカリ現像液を用いて現像することにより、第１カバー皮膜をパターンニングした。その後、１．３３Ｐａに減圧した状態で、３８５℃で硬化させた。これにより、ポリイミドからなる第１カバー絶縁層を、上記したパターンで、後端側の端子部形成領域における半導電性層の上に、互いに独立したパターンとして形成した（図５（ｅ）参照）。第１カバー絶縁層は、平面視矩形状であり、幅が２００μｍ、長さが２００μｍ、厚みが４．０μｍであった。

次いで、第１カバー絶縁層から露出する半導電性層を、第１カバー絶縁層をエッチングレジストとして、水酸化カリウム水溶液を用いたウエットエッチングにより、除去した（図５（ｆ）参照）。これにより、各半導電性層を、各第１カバー絶縁層の平面視矩形状に対応して、それらと同一位置に、互いに独立したパターンとして形成した。
次いで、第２カバー絶縁層を、ベース絶縁層の上に、後端側の端子部形成領域においては、第１カバー絶縁層を被覆するように、中間領域および先端側の端子部形成領域においては、導体パターンを被覆するように形成することにより、第１カバー絶縁層および第２カバー絶縁層からなるカバー絶縁層を上記したパターンとして形成した（図５（ｇ）参照）。第２カバー絶縁層の厚みは、５．０μｍであった。

その後、金属支持基板を、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工して、端子部形成領域と中間領域とを形成することにより、回路付サスペンション基板を得た（図１参照）。なお、この回路付サスペンション基板における各配線と金属支持基板との間の抵抗値は、１×１０⁸Ωであった。
比較例１
実施例１の回路付サスペンション基板の製造において、ベース開口部およびグランド接続部を設けず、さらに、第１カバー絶縁層を設けずに、半導電性層をエッチングしなかった以外は、実施例１と同様にして、回路付サスペンション基板を製造した（図１１および図１２参照）。

すなわち、半導電性層は、カバー絶縁層と、各配線、ベース絶縁層および金属支持基板との間に、連続して形成した。
（評価）
耐久試験（導体パターンの短絡、および、金属支持基板のステンレスのイオンマイグレーション）
実施例１および比較例１により得られた回路付サスペンション基板の導体パターンに、８５℃、８５％ＲＨの雰囲気下で、６Ｖの電圧を、１０００時間、それぞれ印加した。

その結果、実施例１の回路付サスペンション基板では、１０００時間以上経過しても、導体パターンの短絡を観察できなかった。一方、比較例１の回路付サスペンション基板では、３２０時間経過時に、導体パターンの短絡が観察された。
また、上記条件の耐久試験における１０００時間後の、実施例１および比較例１の回路付サスペンション基板について、断面ＳＥＭ観察および元素分析したところ、実施例１では、金属支持基板のステンレスのカバー絶縁層へのイオンマイグレーションが生じなかったことを確認した。一方、比較例１の回路付サスペンション基板では、金属支持基板のステンレスのカバー絶縁層へのイオンマイグレーションが確認された。

本発明の配線回路基板の一実施形態（各半導電性層が各グランド接続部を介して金属支持基板と電気的に接続する形態）である回路付サスペンション基板を示す概略平面図である。 図１に示す回路付サスペンション基板の後端側の端子部形成領域の拡大平面図である。 図２に示す回路付サスペンション基板の幅方向におけるＡ−Ａ線断面図である。る。 図３に示す回路付サスペンション基板の製造工程を示す断面図であって、（ａ）は、金属支持基板を用意する工程、（ｂ）は、ベース絶縁層を、金属支持基板の上に、複数のベース開口部が形成されるパターンとして形成する工程、（ｃ）は、導体パターンおよびグランド接続部を、同時に形成する工程、（ｄ）は、半導電性層を、導体パターンの表面と、グランド接続部の上部の表面と、ベース絶縁層の表面と、金属支持基板の表面との全面に、連続するように形成する工程を示す。 図４に続いて、図３に示す回路付サスペンション基板の製造工程を示す断面図であって、（ｅ）は、第１カバー絶縁層を、後端側の端子部形成領域において、半導電性層の上に、互いに独立したパターンとして形成する工程、（ｆ）は、第１カバー絶縁層から露出する半導電性層を除去する工程、（ｇ）は、第２カバー絶縁層を、第１カバー絶縁層およびベース絶縁層の上に、パターンとして形成する工程を示す。 図４および図５に示す回路付サスペンション基板の製造工程の、他の製造工程を示す断面図であって、（ａ）は、エッチングレジストを、後端側の端子部形成領域において、半導電性層の上に、互いに独立したパターンとして形成する工程、（ｂ）は、エッチングレジストから露出する半導電性層を除去する工程、（ｃ）は、エッチングレジストを除去する工程、（ｄ）は、カバー絶縁層を、半導電性層およびベース絶縁層の上に、パターンとして形成する工程を示す。 本発明の配線回路基板の他の実施形態である回路付サスペンション基板の断面図であって、図３に対応する断面図である。 本発明の配線回路基板の他の実施形態（各半導電性層が金属支持基板と直接接触する形態であって、各半導電性層が各配線とカバー絶縁層との間に介在される形態）である回路付サスペンション基板の断面図であって、図３に対応する断面図である。 本発明の配線回路基板の他の実施形態（各半導電性層が金属支持基板と直接接触する形態であって、各半導電性層が各配線とベース絶縁層との間に介在される形態）である回路付サスペンション基板の断面図であって、図３に対応する断面図である。 本発明の配線回路基板の他の実施形態（各半導電性層が、長手方向に長く延びる平帯状に形成され、幅方向に並列配置される形態）である回路付サスペンション基板の先端側および後端側の端子部形成領域における拡大平面図である。 回路付サスペンション基板（半導電性層が、端子部形成領域と中間領域とにおいて連続して形成される形態）を示す概略平面図である。 図１１に示す回路付サスペンション基板の幅方向における断面図である。

符号の説明

１ 回路付サスペンション基板
２ 金属支持基板
３ ベース絶縁層
４ 導体パターン
５ 半導電性層
５Ａ 第１半導電性層
５Ｂ 第２半導電性層
５Ｃ 第３半導電性層
５Ｄ 第４半導電性層
７ グランド接続部
７Ａ 第１グランド接続部
７Ｂ 第２グランド接続部
７Ｃ 第３グランド接続部
７Ｄ 第４グランド接続部
９ａ、９ｂ 配線（一方側）
９ｃ、９ｄ 配線（他方側）
１１ ベース開口部
１１Ａ 第１ベース開口部
１１Ｂ 第２ベース開口部
１１Ｃ 第３ベース開口部
１１Ｄ 第４ベース開口部

Claims (3)

1. 金属支持基板と、
   前記金属支持基板の上に形成される絶縁層と、
   前記絶縁層の上に形成され、互いに間隔を隔てて配置される複数の配線を有する導体パターンと、
   前記絶縁層の上に形成され、前記金属支持基板および各前記配線と電気的に接続される複数の半導電性層とを備え、
   各前記半導電性層は、互いが独立するように、１つの前記配線に対して１つ設けられる半導電性層を少なくとも１つ含むことを特徴とする、配線回路基板。
2. 各前記半導電性層は、前記金属支持基板と接触していることを特徴とする、請求項１に記載の配線回路基板。
3. 前記絶縁層には、厚み方向を貫通する複数の開口部が、各前記配線に対応して形成されており、
   各前記開口部から露出する前記金属支持基板の上には、前記金属支持基板および各前記半導電性層と接触する複数のグランド接続部が設けられていることを特徴とする、請求項１に記載の配線回路基板。

Images