JPH06250219A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 補助容量電極やその他の信号配線等の電極と
画素電極との短絡あるいは電流リークに起因した画面の
点欠陥などの表示欠陥を抑えて、表示品質の高い液晶表
示装置を実現する。 【構成】 画素電極１５に帯電した静電気を半導体層１
７によって緩慢に逃がすことができる。これにより静電
気が画素電極１５から補助容量電極２３あるいは信号配
線３などの導電性の高い各種電極等の方向に急激に移動
してその経路にあるゲート絶縁膜２５などを絶縁破壊す
るといった動きを避けることができる。その結果、補助
容量電極２３や信号配線３と画素電極１５との短絡ある
いは電流リークに起因した画面の点欠陥などの表示欠陥
を抑えることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係り、
特に画素電極近傍の静電破壊を抑止して製造歩留まりの
向上および高耐久性を実現した液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示装置は、薄型、低消費電力等の
特徴を活かして、テレビあるいはグラフィックディスプ
レイなどの表示素子として盛んに利用されている。

【０００３】中でも、薄膜トランジスタ（Thin Film Tr
ansistor；以下、ＴＦＴと略称）をスイッチング素子と
して用いたアクティブマトリックス型液晶表示装置は、
高速応答性に優れ、高精細化に適しており、ディスプレ
イ画面の高画質化、大型化、カラー画像化を実現するも
のとして注目されている。

【０００４】このアクティブマトリックス型液晶表示装
置の表示素子部分は、一般的にＴＦＴのようなスイッチ
ング用ＴＦＴ素子とこれに接続された画素電極が配設さ
れたＴＦＴ素子アレイ基板と、これに対向して配置され
る対向電極が形成された対向基板と、これら基板間に挟
持される液晶組成物と、さらに各基板の外表面側に貼設
される偏光板とからその主要部分が構成されている。

【０００５】このような構造の従来のアクティブマトリ
ックス型液晶表示装置は、一般的に例えば下記に述べる
ような製造工程で製作されている。図８（ａ）は従来の
アクティブマトリックス型液晶表示装置の構造を示す平
面図８（ｂ）はそのＡ−Ａ´断面図である。まず、基板
７００上にＭｏ−Ｔａ合金を成膜し、これをパターニン
グしてゲート電極７０１および補助容量電極７０３を形
成する。続いて 2層構造のゲート絶縁膜７０５、７０
７、ａ−Ｓｉのような半導体層７０９を順次堆積する。
この半導体層７０９が後に活性層となる。そして半導体
層７０９のチャネル部分を覆うようにチャネル保護膜７
１１を形成する。そして後工程でとなるｎ⁺ ａ−Ｓｉ膜
を堆積した後、半導体層７０９をパターニングして島状
に分離し、ｎ⁺ ａ−Ｓｉ膜をパターニングしてオーミッ
クコンタクト層７１３、７１５を形成する。そしてＩＴ
Ｏのような透明導電膜を成膜し、これをエッチングによ
りパターニングして画素電極７１７を形成する。そして
Ｍｏ／Ｔａ／Ｍｏの金属膜を成膜しこれをパターニング
して、ソース電極７１９と、信号配線７２１に一体形成
のドレイン電極７２３とを形成する。さらに、チャネル
保護膜７１１上に残ったｎ⁺ ａ−Ｓｉ膜をエッチングな
どにより除去してＴＦＴアレイ基板を完成する。

【０００６】このような製造方法によって、従来のアク
ティブマトリックス型液晶表示装置は画素電極の一つ一
つに対して少なくとも一つずつのＴＦＴ７２５および補
助容量（Ｃs ）７２７が接続された構造に形成される。
補助容量７２７は、前記の補助容量電極７０３と画素電
極７１７とを上下両電極として用いるとともにその間に
挟持された前記のゲート絶縁膜７０５、７０７を誘電体
として用いて形成される。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
アクティブマトリックス型液晶表示装置においては、補
助容量７２７や画素電極の近傍に短絡や電流リークが発
生することが多く、これに起因して画面に点欠陥などの
表示欠陥が頻発するという問題がある。このような表示
欠陥のため、従来のアクティブマトリックス型液晶表示
装置の製造歩留まりが低くなるという問題があった。特
に補助容量７２７は、本来、表示状態を適切な時間にわ
たって保持して好適な画像表示を実現するために案出さ
れたものであるが、従来の技術においては上述のように
むしろ点欠陥などの表示欠陥が発生するためにその実用
上での問題があった。

【０００８】本発明は、このような問題を解決するため
に成されたもので、その目的は、補助容量電極やその他
の信号配線等の電極と画素電極との短絡あるいは電流リ
ークに起因した画面の点欠陥などの表示欠陥を抑えて、
表示品質の高い液晶表示装置を実現することにある。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、本発明の液晶表示装置は、基板上に交差するように
形成された複数の走査配線および複数の信号配線と、半
導体からなる活性層を有し、前記走査配線および前記信
号配線の交差部ごとに形成されて前記走査配線にゲート
が接続され前記信号配線にドレインが接続された薄膜ト
ランジスタ素子と、前記薄膜トランジスタ素子のソース
に接続された画素電極と、前記薄膜トランジスタ素子の
活性層と同層に同じ半導体から形成され前記画素電極の
少なくとも一部分と重なって接触するように形成された
半導体層とが形成されたスイッチング素子アレイ基板
と、前記スイッチング素子アレイ基板に間隙を有して対
向配置される対向電極が形成された対向基板と、前記ス
イッチング素子アレイ基板と前記対向基板との間に周囲
を封止されて封入された液晶組成物とを具備することを
特徴としている。

【００１０】なお、前記の半導体層は、前記の薄膜トラ
ンジスタ素子の半導体層を延長したパターンとして形成
することで、薄膜トランジスタ素子の半導体層と一体に
形成してもよく、あるいは前記の半導体層をスイッチン
グ素子アレイ基板の製造工程終了後迄に薄膜トランジス
タ素子の半導体層から切り離してもよい。

【００１１】また、前記の半導体層は少なくとも該液晶
表示装置の製造工程の間だけは特定の電圧を外部から印
加されるように特定の電源に製造工程の間だけは接続し
てもよく、あるいは少なくとも製造工程の間だけ接地
（アース）に接続してもよい。そして該液晶表示装置が
完成した後は、前記の半導体層を前記の接地（アース）
から切り離してもよく、あるいは接続したままでもよ
い。

【００１２】また、前記の半導体層の材料すなわち活性
層の材料としては、例えばａ−Ｓｉなど一般的なＴＦＴ
の活性層に用いられるような半導体材料を用いることが
できる。

【００１３】

【作用】点欠陥などの表示欠陥は補助容量電極やその他
の信号配線等の電極と画素電極との短絡や電流リークに
より頻発する。したがって本発明者らは、補助容量電極
やその他の信号配線等の電極と画素電極との短絡や電流
リークの発生原因をさらに究明した。その結果、点欠陥
などの表示欠陥が発生した液晶表示装置の補助容量電極
部分などを電子顕微鏡などで詳細に検証したところ、絶
縁破壊が見られることが確認された。このことから本発
明者らは、画素電極に製造工程中に静電気が帯電し、こ
れが急峻に補助容量電極や信号配線などへ流れるため
に、その経路にあるゲート絶縁膜などが絶縁破壊され、
その絶縁破壊された部分で短絡や電流リークが発生する
という結論を得た。

【００１４】そこで、本発明の液晶表示装置において
は、薄膜トランジスタ素子の半導体層を形成する膜と同
層で同材料からなる膜を画素電極に重なるように形成し
て接触させることで、画素電極に帯電した静電気を絶縁
破壊がおこらないように緩慢に画素電極から逃がすよう
にしている。このように静電気を逃がすための手段とし
て、薄膜トランジスタ素子の活性層に用いられる半導体
と同じ材料を前記の半導体層として好適に用いることが
できるのは、ＴＦＴの活性層として通常用いられる半導
体が、画素電極に帯電した静電気を流す程度に導電性を
有しており、しかも通常のＴＦＴの動作電圧では電流が
流れない程度に非導電性を有しているからである。

【００１５】このように画素電極に帯電した静電気を緩
慢に逃がすことで、静電気が画素電極から補助容量電極
あるいは信号配線などの導電性の高い各種電極等の方に
急激に移動してその経路にあるゲート絶縁膜などを絶縁
破壊するといった動きを避けることができる。その結
果、補助容量電極やその他の信号配線等の電極と画素電
極との短絡あるいは電流リークに起因した画面の点欠陥
などの表示欠陥を抑えて、表示品質の高い液晶表示装置
を実現することができる。

【００１６】

【実施例】以下、本発明に係る液晶表示装置の実施例
を、図面に基づいて詳細に説明する。

【００１７】（実施例１）図１は本発明に係る第１の実
施例の液晶表示装置の構造を示す平面図、図２はその製
造方法を示す断面図である。基板上に交差するように形
成された複数の走査配線１および複数の信号配線３と、
半導体であるａ−Ｓｉを活性層５として有し走査配線１
および信号配線３の交差部ごとに形成されて走査配線１
にゲート７が接続され信号配線３にドレイン９が接続さ
れたＴＦＴ１１と、このＴＦＴ１１のソース１３に接続
された画素電極１５と、ＴＦＴ１１の活性層５と同層で
同じ半導体材料の膜から形成され、画素電極１５の一部
分と重なるように形成され活性層５と一体に形成された
半導体層１７とが形成されてＴＦＴアレイ基板１９の主
要部が構成されている。そしてこのＴＦＴアレイ基板１
９に間隙を有して対向配置される対向電極（図示省略）
が形成された対向基板（図示省略）と、この対向基板と
ＴＦＴアレイ基板１９との間に周囲を封止されて（図示
省略）封入された液晶層（図示省略）とから本発明の液
晶表示装置の主要部は構成されている。なお図１におい
ては図示を明解化するために、特に本発明の特徴をなす
部分である半導体層１７（および突起２１、活性層５）
には斜線を施して示している。

【００１８】図１に示すように、半導体層１７は平面的
には信号配線３の下層およびＴＦＴ１１の内部に配置さ
れるとともに画素電極１５の周縁の一部分と重なって接
触するように突起２１を一部設けてパターニングされて
いる。そしてこの半導体層１７は、ＴＦＴ１１の内部で
はその活性層５として用いられている。つまり、半導体
層１７とＴＦＴ１１の活性層５とは、同じ層に成膜され
た同じａ−Ｓｉ材料から形成された半導体膜であって、
活性層５と半導体層１７とは前記したように一体形成さ
れている。

【００１９】このような半導体層１７によって、画素電
極１５に帯電した静電気を緩慢に逃がすことができる。
これにより、静電気が画素電極１５から補助容量電極２
３あるいは信号配線３などの導電性の高い各種電極等の
方向に急激に移動してその経路にあるゲート絶縁膜２５
などを絶縁破壊するといった動きを避けることができ
る。その結果、補助容量電極２３や信号配線３と画素電
極１５との短絡あるいは電流リークに起因した画面の点
欠陥などの表示欠陥を抑えて、表示品質の高い液晶表示
装置を実現することができる。ここで、補助容量（Ｃs
）２７は補助容量電極２３とゲート絶縁膜２５と画素
電極１５とから形成されており、最も静電気が帯電しや
すいのは画素電極１５であってその帯電による絶縁破壊
が発生する確率が最も高いのは補助容量電極２３と画素
電極１５とに挟まれたゲート絶縁膜２５だからである。

【００２０】このように静電気を逃がすための半導体層
１７としてＴＦＴ１１に用いられる活性層５と同じａ−
Ｓｉのような半導体膜を好適に用いることができるの
は、ＴＦＴ１１の活性層５として通常用いられるａ−Ｓ
ｉのような半導体膜が、画素電極１５に帯電した高圧で
微小な静電気を流す程度に導電性があり、かつ通常のＴ
ＦＴの動作電圧では電流が流れない程度に非導電性を有
しているからである。

【００２１】さらには、この第１の実施例の液晶表示装
置においては、信号配線３の下および補助容量電極２３
の上にも半導体層１７を配置しているので、信号配線３
の下および補助容量電極２３の上に形成されるゲート絶
縁膜２５のような絶縁膜にピンホール欠陥が生じても、
さらにそのピンホールに対応する部分の半導体膜にピン
ホール欠陥が生じない限りは層間短絡欠陥などは生じる
ことがない。したがってそのような部分での短絡欠陥な
どの生じる確率を極めて低いものに抑えることができ
る。このような効果があいまって、本発明の液晶表示装
置においては画面の点欠陥などの表示欠陥を抑えて、表
示品質の高い液晶表示装置を実現することができる。

【００２２】このような構造の本発明に係る液晶表示装
置においては、点欠陥の発生を従来の液晶表示装置と比
べて約20％ほど低減させることができた。

【００２３】次に本発明に係る液晶表示装置の製造方法
を説明する。

【００２４】まず、透明基板２０１上にＭｏ−Ｔａ合金
を例えばＣＶＤ法で 250ｎｍ程度堆積して金属膜を成膜
し、これをパターニングして走査配線１および補助容量
電極２３を形成する（図２（ａ））。

【００２５】続いて例えばＳｉＯ_x 膜を成膜して層間絶
縁膜を兼ねたゲート絶縁膜２５を形成する。このゲート
絶縁膜２５は成膜時のピンホール欠陥などに起因した短
絡欠陥を防ぐためと所定の膜厚を得るためにＳｉＯ_x 膜
を 2度に分けて成膜して形成する。そしてその上にａ−
Ｓｉを堆積して半導体膜２９を成膜し、その上に例えば
ＳｉＮ_x の絶縁膜を堆積した後これをエッチングにより
パターニングしてチャネル保護膜３１を形成する
（ｂ）。

【００２６】次にｎ⁺ −ａ−Ｓｉ膜を堆積しこれをパタ
ーニングしてオーミックコンタクト層３３を形成する。
ただしこのときにはオーミックコンタクト層３３はチャ
ネル保護膜３１上ではつながった状態となっている。こ
の部分は後工程で分離することにする。そして半導体膜
２９をエッチングによりＴＦＴ１１および信号配線３下
に対応する位置に残るようにパターニングして、半導体
層１７を形成する。またこのとき、後工程で形成する画
素電極１５と重なるように突起２１を設けておく。また
この半導体層１７はＴＦＴ１１の活性層５と一体に繋が
っていることは前述した通りである。このようにして一
つの半導体膜２９からＴＦＴ１１の活性層５と一部に突
起２１を有する半導体層１７とを形成する（ｃ）。

【００２７】そしてＩＴＯのような透明導電膜を成膜し
これをパターニングして画素電極１５を形成する。この
とき画素電極１５を前記の半導体層１７の突起２１に重
なるようにパターニングすることは言うまでもない
（ｄ）。

【００２８】次にＭｏ／Ａｌ／Ｍｏ金属膜を成膜しこれ
をパターニングして、ＴＦＴ１１のドレイン９に接続さ
れるドレイン電極３５と一体形成の信号配線３と、ＴＦ
Ｔ１１のソース１３と画素電極１５とを接続するソース
電極３７とを形成する。さらにチャネル保護膜３１上に
残ったｎ⁺ −ａ−Ｓｉ膜をエッチング除去する（ｅ）。
こうしてＴＦＴアレイ基板１９が完成する。なお、ここ
でさらに信頼性を向上させるために、完成したＴＦＴア
レイ基板１９の上面を覆うように例えばＳｉＮ_x 膜から
なるパシベーション膜を形成してもよい。

【００２９】このようなＴＦＴアレイ基板１９と、対向
電極（図示省略）が形成された対向基板（図示省略）と
を所定のセルギャップを有するようにスペーサ（図示省
略）を介して対向配置し、その周囲を封止材で封止して
空セルを形成する。そしてその空セルに液晶組成物を注
入、封止し、さらには液晶駆動回路などを接続して本発
明に係る液晶表示装置の主要部が完成する。

【００３０】なお、上記の実施例では、半導体層１７の
突起２１が液晶表示装置の完成後にも半導体層１７と一
体につながっているが、この突起２１は液晶表示装置の
完成後には半導体層１７本体から切断してもよい。その
方法としては、ＴＦＴアレイ基板１９がほぼ完成してＴ
ＦＴ１１が各種配線と接続されて画素電極１５に帯電し
た静電気による絶縁破壊の心配がほとんどなくなった
後、例えばチャネル保護膜３１上のオーミックコンタク
ト層３３をエッチングする際に、信号配線３と画素電極
１５との間で露出している部分の突起２１をエッチング
除去するなどして切断することもできる。

【００３１】（実施例２）図３（ａ）は第２の実施例の
液晶表示装置を示す平面図、（ｂ）はそのＢ−Ｂ´断面
図である。この第２の実施例の液晶表示装置は、半導体
層１７の突起２１をソース電極３７の下に形成したこと
が、第１の実施例と構造的に異なる点である。その他の
点は第１の実施例と同様である。なお図３においては、
第１の実施例と同様の部位には同一の番号を付して示し
た。このように半導体層１７の突起２１をソース電極３
７の下で画素電極１５に重なるように形成することもで
きる。この第２の実施例の場合では、ソース電極３７に
より突起２１全体が被覆されているので、ＴＦＴアレイ
基板１９の製造工程中および完成以降も半導体層１７と
突起２１とは一体につながった状態のままに保たれる。

【００３２】このような第２の実施例の液晶表示装置に
おいても、第１の実施例と同様に画面の点欠陥などの表
示欠陥を抑えて、表示品質の高い液晶表示装置を実現す
ることができる。

【００３３】（実施例３）図４（ａ）は第２の実施例の
液晶表示装置を示す平面図、（ｂ）はそのＢ−Ｂ´断面
図である。この第３の実施例の液晶表示装置は、半導体
層１７を画素電極１５の下に重なるとともに補助容量電
極２３の上に絶縁膜としてのチャネル保護膜２５と重な
るように形成することで、補助容量（Ｃs ）２７の上部
電極として画素電極１５が兼用されている部分ほぼ全体
にわたって画素電極１５と半導体層１７とを重ね合わせ
て接触させている。そして半導体層１７のパターン以外
の点は前述の第１および第２の実施例と同様である。な
お、図４においても第１の実施例等と同様の部位は同一
の番号を付して示した。

【００３４】このような構造にすることで、画素電極１
５と半導体層１７とを前述の実施例での突起２１よりも
さらに広い面積にわたって接触させることができる。ま
た、補助容量部分に半導体層を残しているため、絶縁膜
のピンホールに起因する短絡欠陥の密度（発生確率）を
低減することができることは言うまでもない。その結
果、画面の点欠陥などの表示欠陥をより効果的に抑え
て、表示品質の高い液晶表示装置を実現することができ
る。

【００３５】（実施例４）図５は第４の実施例の液晶表
示装置の構造を示す図である。この第４の実施例の液晶
表示装置は、補助容量電極２３を信号配線３の下ほぼ全
面を含むようなパターンに形成することで、補助容量電
極２３を信号配線３と画素電極１５との間を遮光するい
わゆるブラックマトリックスと呼ばれる遮光膜の一部と
しても兼用するようにしたものである。そして補助容量
電極２３を画素電極１５の周辺部に設けたことともあい
まって画素電極１５の開口率の向上を実現している。こ
のとき補助容量電極２３で遮光しきれなかった部分は対
向基板側に設けたブラックマトリックス（図示省略）に
よって遮光している。なお図５の平面図において図示を
明解化するために、特に本実施例の特徴をなす部分であ
る半導体層１７には斜線を施して示している。また前述
の第１乃至第３の実施例と同様の部位は同一の番号を付
番して示している。

【００３６】このような構造を採用した場合、信号配線
３とその下の補助容量電極２３との重なり合う面積が広
くなり、それらどうしが絶縁膜であるはずのゲート絶縁
膜２５にフォトレジストプロセス中などで生じるピンホ
ール等により短絡する確立が高くなって、クロスショー
トと呼ばれる線状の表示欠陥が発生する確立が高くなる
恐れがある。そこでこれを防止するために、信号配線３
の下全面にわたって半導体層１７を形成し、この半導体
層１７を利用して信号配線３とその下の補助容量電極２
３との短絡欠陥を防ぐことが有効となる。このとき、半
導体層１７の幅は信号配線３のパターニング工程での位
置合わせマージンを見込んで信号配線３の幅よりも大き
くしなければならない。そこで、この信号配線３の下の
半導体層１７を幅方向に延伸して画素電極１５と重なる
ようなパターンに形成することで、信号配線３の位置合
わせマージンを見込むとともに半導体層１７を画素電極
１５に重ねて接触させる。ただしこのとき半導体層１７
が補助容量電極２３よりも画素電極１５方向に内側に入
り込むと画素電極１５の開口率が低下するので、半導体
層１７の外郭をあらかじめ位置合わせマージン分外側に
引っ込んだパターンに形成すればよい。このようにして
半導体層１７と画素電極１５とを接触させることで、画
面の点欠陥などの表示欠陥を効果的に抑えて、表示品質
の高い液晶表示装置を実現することができる。

【００３７】ここで、補助容量（Ｃs ）２７には上下両
電極である画素電極１５と補助容量電極２３との間に誘
電体としてゲート絶縁膜２５を挟持している部分と、ゲ
ート絶縁膜２５および半導体層１７を挟持している部分
とが存在している。そして半導体層１７の重なっている
面積のばらつきにより補助容量（Ｃs ）２７の電気容量
がばらつく。これを避けるためには、半導体層１７と画
素電極１５との重なりに位置合わせずれが生じても画素
の左右で相補的になるようにすればよい。つまり、図５
（ａ）に示すような半導体層１７の端部から端部までの
距離Ｌaiと画素電極１５の幅Ｗpxとを、Ｌai≦Ｗpxに設
定すればよい。さらには画素電極１５の両側で半導体層
１７が重なることが望ましい。

【００３８】逆に、このように設定しない場合には、半
導体層１７と画素電極１５との重なりに位置合わせずれ
が生じたときに補助容量（Ｃs ）２７の電気容量がばら
ついて表示画像に輝度むらが生じたり、あるいはステッ
パーにような露光機でパターニングをする場合にショッ
トブロックごとの継ぎ目が目立つといった不良が生じる
ことがある。この第４の実施例の液晶表示装置に用いら
れる補助容量電極２３のパターンとしては、上記のみに
は限定しない。この他にも例えば図６、図７に示すよう
に部分的に切り欠きを設けたパターンなどとすることも
できる。このようなパターンとすることによって、アレ
イ基板製造後あるいは液晶表示装置製造後に、例えば図
６、７中に示すように補助容量電極２３と信号配線３と
の短絡不良６０１、７０１があった場合、図６の構造の
液晶表示装置の場合では図６中に示すようにレーザ切断
箇所６０３を、また図７の構造の液晶表示装置の場合で
は図７中に示すようにレーザ切断箇所７０３およびその
隣り合う画素の同様な部位をレーザ照射して切断するこ
とにより、層間短絡によって生じた線状の欠陥を修復で
きる。

【００３９】また我々は固体レーザ光を集光して補助容
量電極に照射することにより、瞬時に切断を行なって、
その切断時に生じた切屑やパーティクルなどを吹き飛ば
した。このため切断部が他の膜と重なっているとその膜
と短絡してしまうため、上記のような形状とした。

【００４０】なお、以上の各実施例ではＴＦＴ１１とし
てボトムゲート型（逆スタガー型）のａ−ＳｉＴＦＴを
用いた液晶表示装置の場合を示したが、本発明の適用は
これのみには限定しない。この他にもコプラナ型ＴＦＴ
を用いた液晶表示装置にも適用することができることは
言うまでもない。

【００４１】また、第１の実施例および第２の実施例で
は、半導体層１７の突起２１を一箇所だけに設置した
が、これのみには限定しない。複数箇所に突起２１を配
置してもよい。このようにすることにより画素電極１５
の局所的な帯電をさらに効果的に解消することができる
ので望ましい。

【００４２】また、半導体層１７に用いる半導体材料と
しては、以上の実施例のようなａ−Ｓｉのみには限定さ
れず、その他にも例えば多結晶シリコン膜を用いること
などもできる。その他、本発明の要旨を逸脱しない範囲
で液晶表示装置の各部位の形成材料などの変更が種々可
能であることは言うまでもない。

【００４３】

【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、補助容量電極やその他の信号配線等の電
極と画素電極との短絡あるいは電流リークに起因した画
面の点欠陥などの表示欠陥を抑えて、表示品質の高い液
晶表示装置を実現することができる。

【図面の簡単な説明】

【図１】本発明に係る第１の実施例の液晶表示装置の構
造を示す図。

【図２】本発明に係る第１の実施例の液晶表示装置の製
造方法を示す図。

【図３】本発明に係る第２の実施例の液晶表示装置の構
造を示す図。

【図４】本発明に係る第３の実施例の液晶表示装置の構
造を示す図。

【図５】本発明に係る第４の実施例の液晶表示装置の構
造を示す図。

【図６】本発明に係る第４の実施例の液晶表示装置にお
ける補助容量電極のパターンの第１のバリエーションを
示す図。

【図７】本発明に係る第４の実施例の液晶表示装置にお
ける補助容量電極のパターンの第２のバリエーションを
示す図。

【図８】従来の液晶表示装置の構造を示す図。

【符号の説明】

１…走査配線、３…信号配線、５…活性層、７…ゲー
ト、９…ドレイン、１１…ＴＦＴ、１３…ソース、１５
…画素電極、１７…半導体層、１９…ＴＦＴアレイ基
板、２１…突起、２３…補助容量電極、２５…ゲート絶
縁膜、２７…補助容量、２９…半導体膜、３１…チャネ
ル保護膜、３３…オーミックコンタクト層、３５…ドレ
イン電極、３７…ソース電極

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基板上に交差するように形成された複数
   の走査配線および複数の信号配線と、半導体からなる活
   性層を有し、前記走査配線および前記信号配線の交差部
   ごとに形成されて前記走査配線にゲートが接続され前記
   信号配線にドレインが接続された薄膜トランジスタ素子
   と、前記薄膜トランジスタ素子のソースに接続された画
   素電極と、前記薄膜トランジスタ素子の活性層と同層で
   同じ半導体の膜から形成され前記画素電極の少なくとも
   一部分と重なって接触するように形成された半導体層と
   が形成されたスイッチング素子アレイ基板と、 前記スイッチング素子アレイ基板に間隙を有して対向配
   置される対向電極が形成された対向基板と、 前記スイッチング素子アレイ基板と前記対向基板との間
   に周囲を封止されて封入された液晶組成物とを具備する
   ことを特徴とする液晶表示装置。