[go: up one dir, main page]

KR100320789B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100320789B1
KR100320789B1 KR1020000046293A KR20000046293A KR100320789B1 KR 100320789 B1 KR100320789 B1 KR 100320789B1 KR 1020000046293 A KR1020000046293 A KR 1020000046293A KR 20000046293 A KR20000046293 A KR 20000046293A KR 100320789 B1 KR100320789 B1 KR 100320789B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
gate electrode
pair
impurity regions
formation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000046293A
Other languages
English (en)
Inventor
야마자키순페이
다케무라야스히코
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP02328693A external-priority patent/JP3352744B2/ja
Priority claimed from JP02328893A external-priority patent/JP3431653B2/ja
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Application granted granted Critical
Publication of KR100320789B1 publication Critical patent/KR100320789B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H10D30/0229—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET forming drain regions and lightly-doped drain [LDD] simultaneously, e.g. using implantation through a T-shaped mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 절연표면상에 형성된 결정성 규소를 포함하는 반도체층고, 그 반도체층상에 형성된 게이트 절연막고, 그 게이트 절연막을 사이에 두고 상기 반도체층 위에 형성된 게이트 전극과, 그 게이트 전극 아래에서 상기 반도체층내에 형성된 채널형성영역, 및 상기 반도체층내에 형성되고 상기 채널형성영역을 사이에 두고 있는 한쌍의 불순물영역을 포함하는 반도체장치로서, 상기 게이트 전극이 경사진 측면을 가지고 있고, 상기 채널형성영역과 상기 한쌍의 불순물영역 사이의 경계가 상기 반도체층의 전체 두께에 걸쳐 상기 게이트 전극의 상기 경사진 측면에 평행하게 연장하는 것을 특징으로 한다.

Description

반도체장치{A semiconductor device}
본 발명은, 반도체장치, 특히, 금속(M)-절연물(I)-반도체(S)형 반도체장치, 이른바 MIS형 반도체장치(절연게이트형 반도체장치라고도 불림)에 관한 것이다. 그러한 MIS형 반도체장치에는, 예를 들어, MOS 트랜지스터, 박막트랜지스터 등이 포함된다.
종래, MIS형 반도체장치는 자기정합(self-alignment)기술을 사용하여 제작되었다. 이 방법은, 반도체 기판 또는 반도체 피막상에 게이트 절연막을 사이에 두고 게이트 전극을 형성하고, 이 게이트 전극을 마스크로 하여 반도체 기판 또는 반도체 피막중에 불순물을 도입하는 것이다. 불순물을 도입하는 수단으로서는, 열확산법, 이온주입법, 플라즈마 도핑법, 레이저 도핑법이 사용된다. 자기정합기술에 의하면, 게이트 전극의 단부와 불순물영역(소스 및 드레인)의 단부가 거의 일치하게 되어, 게이트 전극과 불순물영역이 겹치는 오버랩(overlap) 상태(기생용량 발생의 원인) 뿐만 아니라, 게이트 전극과 불순물영역이 떨어져 있는 오프셋(offset) 상태(실효이동도 저하의 원인)를 없앨 수 있다.
그러나, 종래의 공정에서는, 불순물영역과 그 영역에 인접하여 게이트 전극 아래에 형성된 활성영역(채널형성영역) 사이에서의 캐리어 농도의 공간적 변화가너무 커서, 매우 높은 전계를 일으키고, 특히 게이트 전극에 역바이어스 전압을 인가한 경우의 누설 전류(오프 전류)가 증가하는 문제가 있었다.
이 문제에 대해서는, 본 발명자들은, 게이트 전극과 불순물영역을 약간 오프셋 상태로 하는 것에 의해 개선이 이루어질 수 있다는 것을 알았고, 또한, 이 오프셋 상태를 실현하기 위해서는, 게이트 전극을 양극산화가능한 재료로 형성하고, 양극산화의 결과로 형성된 양극산화물도 마스크로 사용하여 불순물 도입을 행하는 것에 의해 300 nm 이하의 오프셋 상태를 재현성 좋게 얻을 수 있다는 것을 알았다.
또한, 이온주입법, 플라즈마 도핑법과 같이, 고속 이온을 반도체 기판 또는 반도체 피막에 주입하는 것에 의해 불순물 도입을 행하는 방법에 있어서는, 이온이 침입한 부분의 반도체 기판 또는 반도체 피막의 결정성이 손상되기 때문에, 그 결정성을 개선시키는 것(활성화)이 필요하였다. 종래에는, 주로 600℃ 이상의 온도에서 열적으로 결정성의 개선을 행하였으나, 근년에는, 공정의 저온화가 요구되는 경향이 있어, 본 발명자들은, 레이저광 또는 그것과 동등한 강광(强光)을 조사(照射)하는 것에 의해서도 활성화를 행할 수 있고, 그의 양산성이 우수하다는 것도 알게 되었다.
도 2(A)∼(D)에, 상기한 개념에 의거한 박막트랜지스터의 제작공정을 나타낸다. 먼저, 기판(201)상에 하지(下地) 절연막(202)을 퇴적한 다음, 그 위에 섬형상의 결정성 반도체영역(203)을 형성하고, 그 반도체영역을 덮도록 게이트 절연막으로서 기능하는 절연막(204)을 형성한다. 그 다음, 양극산화가능한 재료를 사용하여 게이트 배선(205)을 형성한다.(도 2(A))
그 다음, 게이트 배선을 양극산화하여, 게이트 배선의 표면에 두께 300 nm 이하, 바람직하게는, 250 nm 이하의 양극산화막(206)을 형성한다. 그리고, 이 양극산화막을 마스크로 하여 이온주입법 또는 이온 도핑법 등의 수단에 의해 자기정합적으로 불순물(예를 들어, 인(P))을 주입하여, 불순물영역(207)을 형성한다.(도 2(B))
그후, 위로부터 레이저광 등의 강광을 조사하는 것에 의해, 불순물이 도입된 영역의 활성화를 행한다.(도 2(C))
마지막으로, 층간절연물(208)을 퇴적하고, 불순물영역 위에 콘택트 홀을 형성하고, 불순물영역에 접속되는 전극(209)을 형성하여, 박막트랜지스터를 완성한다.(도 2(D))
그러나, 상기한 방법에서는, 불순물영역과 활성영역(게이트 전극 바로 아래에서 불순물영역들 사이에 있는 반도체영역)의 경계(도 2(C)에서 X로 지시된 부분)가 불안정하고, 장시간의 사용후에 있어서는 누설 전류의 증대 등의 문제가 생겨, 신뢰성이 저하하는 것이 밝혀졌다. 즉, 상기 공정으로부터 알 수 있는 바와 같이, 활성영역의 결정성은 공정 전체에 걸쳐 실질적으로 변화하지 않는다. 한편, 활성영역에 인접한 불순물영역은 처음에는 활성영역의 결정성과 같은 결정성을 가지고 있으나, 그들의 결정성이 불순물 도입 과정에서 손상된다. 불순물영역의 결정성은 후의 레이저광 조사 공정에 의해 회복되지만, 원래의 결정성과 같은 상태를 재현하는 것은 어렵고, 특히 불순물영역중에서도 활성영역에 접하는 부분은 레이저광 조사시에 그늘질 가능성이 높아, 충분한 활성화가 행해질 수 없다는 것이 밝혀졌다.즉, 불순물영역과 활성영역의 결정성이 불연속적이어서, 트랩 준위 등이 발생하기 쉽다. 특히, 불순물 도입방법으로서 고속 이온을 주입하는 방법을 채용한 경우에는, 불순물 이온이 산란에 의해 게이트 전극부 아래로 돌아 들어가, 그 부분의 결정성을 파괴한다. 그리고, 그러한 게이트 전극부 아래의 영역은 게이트 전극부에 의해 그늘지므로, 레이저광 또는 다른 강광에 의해 그 영역을 활성화시키는 것이 불가능하였다.
이 문제를 해결하는 한가지 방법은, 뒷면으로부터 레이저광 또는 다른 광을 조사하여 활성화시키는 것이다. 이 방법에서는, 게이트 전극의 그림자가 생기지 않기 때문에 활성영역과 불순물영역의 경계도 충분히 활성화될 수 있다. 그러나, 이 경우에는, 기판재료가 광을 투과하는 것이 필요하여, 기판으로 실리콘 웨이퍼 등을 사용하는 경우에는 이 방법이 이용될 수 없다는 것은 당연하다. 또한, 대부분의 유리기판은 파장이 300 nm 이하인 자외광을 쉽게 투과시키지 못하기 때문에, 예를 들어, 양산성이 우수한 KrF 엑시머 레이저(파장 248 nm)는 이용될 수 없다.
본 발명은 상기한 문제점들을 감안하여 이루어진 것으로, 활성영역과 불순물영역의 결정성의 연속성을 달성하는 것에 의해, 신뢰성이 높은 MIS형 반도체장치, 예를 들어, MOS 트랜지스터나 박막트랜지스터를 제공하는 것을 목적으로 한다.
본 발명은, 레이저 또는 플래시 램프 등의 강력한 광원으로부터 방출되는 광에너지를 위로부터 불순물영역에 조사하여 불순물영역을 활성화시킬 때, 불순물영역 뿐만 아니라 그 영역에 인접한 활성영역의 일부, 특히, 활성영역과 불순물영역의 경계부분에도 광에너지를 조사하는 것이고, 이러한 목적을 달성하기 위해, 게이트 전극부를 형성하는 재료의 일부를 제거하는 것을 특징으로 한다.
본 발명의 반도체장치 제작방법의 일 실시형태는, 결정성 반도체 기판 또는 반도체 피막상에, 불순물영역을 형성하기 위한 마스크로서 기능하는 재료를 형성한 후, 이 재료를 마스크로 하여 반도체 기판 또는 반도체 피막중에 불순물을 도입하는 공정과, 이 마스크재료를 제거하여 불순물영역과 활성영역 모두에 광에너지가 조사될 수 있는 상태로 하고, 이 상태에서 광에너지를 조사하여 활성화를 행하는 공정과, 그후, 활성영역상에 게이트 전극(게이트 배선)을 형성하는 공정을 포함한다.
이 방법을 채용하는 경우, 오프셋 영역을 형성하려면, 불순물영역의 형성을 위한 마스크의 패턴은 게이트 전극의 패턴보다 폭을 더 넓게 할 필요가 있다. 만약 게이트 전극의 패턴의 폭이 불순물 주입을 위한 마스크의 패턴보다 넓게 되면, 불순물영역과 게이트 전극이 겹치게 된다.
또한, 상이한 포토마스크를 사용하는 경우, 상이한 공정에서 마스크를 동일한 장소에 정확하게 놓는 것은 어렵다. 특히, 본 발명에서 요구되는 바와 같이, 1 μm 이하의 오프셋 상태를 양산적으로 실현하는 것은 거의 불가능하다. 한편, 동일한 포토마스크를 사용하여 겹치게 하는 것은 비교적 쉽다. 그러나, 예를 들어, 어떤 포토마스크를 사용하여 어떤 패턴의 배선을 형성하고, 이것을 마스크로 하여 불순물영역을 형성한 후, 이 배선을 제거하고, 그 다음, 동일한 포토마스크를 사용하여 배선을 형성한 경우에는, 오프셋 상태는 거의 형성되지 않는다. 그러나, 그후, 배선의 표면을 양극산화하면, 배선의 전도성 면이 후퇴하여 오프셋 상태가 실현된다.
한편, 최초에 형성된 배선을 양극산화하면, 양극산화물의 표면이 전진하기 때문에, 이것을 마스크로 하여 불순물영역을 형성하면, 최초에 형성된 배선의 패턴보다도 바깥쪽에 불순물영역이 형성된다. 그 다음, 2번째의 배선을 양극산화하면, 배선의 전도성 면이 후퇴하여, 오프셋 상태가 확대된다.
그리하여, 게이트 전극을 양극산화가능한 재료로 형성하고 이 게이트 전극을 양극산화함으로써, 비교적 용이하게 오프셋 상태를 실현할 수 있다. 양극산화물은 층들 사이의 단락을 방지하는 효과도 가진다. 또한, 게이트 전극(배선)을 양극산화물에 추가하여 층간절연물 등으로 덮어, 상부 배선과의 용량결합을 저하시키는 구조로 하여도 좋다.
본 발명의 반도체장치 제작방법의 다른 실시형태는, 결정성의 반도체 기판 또는 반도체 피막상에, 게이트 절연막으로서 기능하는 절연피막을 형성한 후, 상기 절연피막을 마스크로 하여 자기정합적으로 반도체 기판 또는 반도체 피막중에 불순물을 도입하는 공정과, 게이트 전극의 단부를 선택적으로 에칭하여, 불순물영역과 게이트 전극을 오프셋 상태로 하고, 또한, 불순물영역과 활성영역의 경계에 광에너지가 조사될 수 있는 상태로 하고, 이 상태에서 광에너지를 조사하여 활성화를 행하는 공정을 포함한다.
필요하면, 게이트 전극을 양극산화가능한 재료로 형성하고, 광에너지를 조사한 후, 게이트 전극을 양극산화하는 것에 의해 그 게이트 전극의 표면을 절연성이높은 양극산화물로 덮고, 그 위에 층간절연물 등을 형성하여, 상부 배선과의 용량결합을 저하시키는 구조로 하여도 좋다.
본 발명의 반도체장치 제작방법의 또다른 실시형태는, 결정성의 반도체 기판 또는 반도체 피막상에, 게이트 절연막으로서 기능하는 절연피막을 형성한 후, 적절한 재료에 의해 게이트 배선(게이트 전극)을 형성하고, 게이트 배선을 전극으로 하여 전기화학적 반응(예를 들어, 전기도금 등)에 의해 그 배선의 표면에 전도성 재료 등을 전기화학적으로 피복하는 공정과, 이렇게 하여 처리된 게이트 전극부(게이트 전극과 그의 표면에 부착된 전도성 재료)를 마스크로 하여 자기정합적으로 반도체 기판 또는 반도체 피막중에 불순물을 도입하는 공정, 및 앞에서 피복된 재료의 일부 또는 전부를 제거하여, 불순물영역과 활성영역의 경계에 광에너지가 조사될 수 있는 상태로 하고, 이 상태에서 광에너지를 조사하여 활성화를 행하는 공정을 포함한다.
필요하면, 게이트 전극을 양극산화가능한 재료로 형성하고, 광에너지를 조사한 후, 게이트 전극을 양극산화하는 것에 의해 그 게이트 전극의 표면을 절연성이 높은 양극산화물로 덮고, 그 위에 층간절연물 등을 형성하여, 상부 배선과의 용량결합을 저하시키는 구조로 하여도 좋다.
본 발명에서 사용하는데 바람직한 양극산화가능한 재료는, 알루미늄, 티탄, 탄탈, 규소, 텅스텐 및 몰리브덴이다. 이들 재료의 단체(單體) 또는 합금을 단층 또는 다층 구조로 하여 게이트 전극을 형성하면 좋다. 또한, 이들 재료에 미량의 다른 원소를 첨가하여도 좋다. 양극산화법으로서는, 전해용액중에서 산화를 행하는 습식법이 일반적으로 사용되지만, 공지의 플라즈마 양극산화법(감압 플라즈마 분위기중에서의 산화)을 사용하여도 좋다. 또한, 양극산화에 한정되지 않고, 다른 적당한 산화방법을 사용하여 배선을 산화하여도 좋다.
본 발명에서 사용하는데 적헙한 광에너지원으로서는, KrF 레이저(파장 248 nm), XeCl 레이저(308 nm), ArF 레이저(193 nm), XeF 레이저(353 nm) 등의 엑시머 레이저; Nd:YAG 레이저(1064 nm) 및 그의 제2, 제3 및 제4 고조파; 탄산가스 레이저, 아르곤 이온 레이저, 구리 증기 레이저 등의 가간섭성(coherent) 광원; 및 크세논 플래시 램프, 크립톤 아크 램프 등의 비간섭성(incoherent) 광원이 있다.
상기 공정에 의해 얻어진 MIS형 반도체장치는, 상방으로부터 본 때, 불순물 영역(소스와 드레인)의 접합과 게이트 전극부(게이트 전극과 그것에 부수(付隨)된 양극산화물을 포함)가 실질적으로 같은 형상(유사한 형태)이고, 또한, 게이트 전극(그의 전도성 면을 경계로 하고, 양극산화물 등의 부수물은 포함하지 않는다)과 불순물영역이 오프셋 상태로 되어 있는 것이 특징이다.
또한, 게이트 전극이 양극산화물 등의 산화물을 갖지 않는 경우에는, 게이트 전극의 주위에는 산화물이 없고, 불순물영역과 게이트 전극이 오프셋 상태로 되어 있고, 오프셋의 폭은 0.1∼0.5 μm의 범위인 것이 바람직하다.
또한, 본 발명에서는, 예를 들어, 배선 마다의 인가 전압을 조절함으로써, 동일 기판상에 형성된 양극산화물 등의 각각의 산화물의 두께를 변경할 수 있다. 이 경우에는, 게이트 전극부의 산화물의 두께와 커패시터부분(또는 배선들이 교차하는 부분)의 산화물의 두께를, 각각의 목적에 적합한 값이 되도록 서로 독립적으로 설정하여도 좋다.
도 1(A)∼(E)는 본 발명의 실시예 1의 제작공정을 나타내는 단면도.
도 2(A)∼(D)는 종래기술의 예를 나타내는 도면.
도 3(A)∼(F)는 본 발명의 실시예 2의 제작공정을 나타내는 단면도.
도 4(A)∼(C)는 본 발명의 실시예 2의 제작공정을 나타내는 평면도.
도 5(A)∼(E)는 본 발명의 실시예 3의 제작공정을 나타내는 단면도.
도 6(A)∼(F)는 본 발명의 실시예 4의 제작공정을 나타내는 단면도.
도 7(A)∼(E)는 본 발명의 실시예 5의 제작공정을 나타내는 단면도.
도 8(A)∼(F)는 본 발명의 실시예 6의 제작공정을 나타내는 단면도.
도 9(A)∼(C)는 본 발명의 실시예 6의 제작공정을 나타내는 평면도.
도 10(A)∼(F)는 본 발명의 실시예 7의 제작공정을 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명
101: 기판 102: 산화규소막 103: 결정성 규소막
104: 게이트 절연막 105: 마스크재(材) 106: 불순물영역
107: 게이트 전극부 108: 층간절연물 109: 전극
304∼306: 탄탈배선 307∼309: 제1 양극산화물 311∼313: 배선
314: 폴리이미드막 315∼317: 제2 양극산화물 318: 콘택트 홀
505: 게이트 전극·배선 506: 포토레지스트 614: 폴리이미드막
705: 게이트 전극 707: 금속피막 708: 양극산화물
실시예 1
도 1(A)∼(E)에 본 실시예에 따른 제작공정을 나타낸다. 본 실시예는 절연기판상에 박막트랜지스터를 형성하는 예이다. 기판(101)은 유리 기판이고, 그 기판으로서는, 예를 들어, 코닝 7059 등의 무(無)알칼리 유리 기판 또는 석영 기판 등이 사용될 수 있다. 본 실시예에서는, 비용을 고려하여 코닝 7059 기판을 사용하였다. 그 기판상에 하지막(下地膜)으로서 산화규소막(102)을 퇴적하였다. 그 산화규소막의 퇴적방법으로는, 예를 들어, 스퍼터링법 또는 화학적 기상성장법(CVD법)이 사용될 수 있다. 본 실시예에서는, 테트라에톡시실란(TEOS)과 산소를 원료가스로 사용한 플라즈마 CVD법에 의해 산화규소막의 성막을 행하였다. 기판온도는 200∼400℃로 하였다. 그 산화규소막의 두께는 500∼2000 Å으로 하였다.
그 다음, 비정질 규소막을 퇴적하고, 이것을 섬형상으로 패터닝하였다. 비정질 규소막의 퇴적방법으로서는, 일반적으로 플라즈마 CVD법 또는 감압 CVD법이 사용된다. 본 실시예에서는, 모노실란(SiH4)을 원료가스로 사용한 플라즈마 CVD법에 의해 비정질 규소막을 퇴적하였다. 이 비정질 규소막의 두께는 200∼700 Å으로 하였다. 그 다음, 이 막에 레이저광(파장 248 nm, 펄스폭 20 nsec인 KrF 레이저)을 조사하였다. 레이저광 조사전에, 기판을 진공중에서 300∼550℃로 0.1∼3시간 가열하여, 비정질 규소막에 포함되어 있는 수소를 방출시켰다. 레이저광의 에너지 밀도는 250∼450 mJ/cm2으로 하였다. 또한, 레이저광 조사시에는, 기판을 250∼550℃로 가열하였다. 그 결과, 비정질 규소막이 결정화되어, 결정성 규소막(103)이 형성되었다.
그 다음, 게이트 절연막(104)으로서 기능하는 산화규소막을 800∼1200 Å의 두께로 형성하였다. 본 실시예에서는, 이 막의 형성방법으로서 산화규소막(102)의 형성방법과 같은 방법을 채용하였다. 그후, 폴리이미드 등의 유기재료나, 예를 들어, 알루미늄, 탄탈, 티탄 등의 금속, 또는, 규소 등의 반도체, 또는, 질화탄탈, 질화티탄 등의 전도성 금속질화물을 사용하여 마스크재(材)(105)를 형성하였다. 본 실시예에서는, 감광성 폴리이미드를 사용하여 마스크재(105)를 2000∼10000 Å의 두께로 형성하였다.(도 1(A))
다음에, 플라즈마 도핑법에 의해 붕소(B) 또는 인(P) 이온을 도입하여, 불순물영역(106)을 형성하였다. 이온의 가속에너지는 게이트 절연막(104)의 두께에 따라 변경되지만, 전형적으로는, 게이트 절연막의 두께가 1000 Å인 경우, 가속에너지가 붕소에서는 50∼65 keV, 인에서는 60∼80 keV인 것이 적절하다. 도즈량은 2×1014∼6×1015cm-2이 적당하지만, 도즈량이 낮을수록 신뢰성이 높은 소자가 얻어질 수 있다는 것이 밝혀졌다. 도면에 나타낸 불순물영역의 범위는 단지 예시를 위한 것이고, 실제로는 이온의 산란 등 때문에 불순물영역이 도시된 범위보다 다소 확장된다는 것이 이해될 것이다.(도 1(B))
불순물 도핑이 종료된 후, 폴리이미드로 된 마스크재(105)를 에칭하였다.에칭은 산소 플라즈마 분위기중에서 행해졌다. 그 결과, 도 1(C)에 나타낸 바와 같이, 불순물영역(106)과 그 불순물영역들 사이에 위치한 활성영역이 드러났다. 이 상태에서, 레이저광 조사에 의해 불순물영역을 활성화시켰다. 레이저로서는 KrF 엑시머 레이저(파장 248 nm, 펄스폭 20 nsec)를 사용하고, 레이저광의 에너지 밀도를 250∼450 mJ/cm2으로 하였다. 레이저광 조사시에, 기판을 250∼550℃로 가열하면, 보다 효과적인 활성화가 이루어질 수 있었다. 전형적으로는, 인이 도핑된 불순물영역에서는, 도즈량이 1×1015cm-2이고, 기판온도가 250℃, 레이저광의 에너지 밀도가 300 mJ/cm2인 때, 500∼1000 Ω/cm2의 시트 저항이 얻어졌다. 또한, 본 실시예에서는, 불순물영역과 활성영역의 경계도 레이저광이 조사되기 때문에, 종래의 제작공정에서 문제가 되었던 경계부분의 열화(劣化)에 의한 신뢰성의 저하가 현저하게 감소하였다.(도 1(C))
그후, 앞의 마스크재(105)보다 폭이 0.2 μm 더 좁은 탄탈 게이트 전극(배선)을 패터닝에 의해 형성하고, 이 게이트 전극에 전류를 인가하여 양극산화를 행함으로써, 두께 1000∼2500 Å의 양극산화물을 형성하였다. 양극산화는, 1∼5% 구연산의 에틸렌 글리콜 용액에 기판을 담그고, 모든 게이트 전극을 통합하여 이것을 양극으로 하고 백금을 음극으로 하여, 이 상태에서, 인가 전압을 1∼5 V/분의 비율로 상승시킴으로써 행하였다. 이렇게 하여 형성된 게이트 전극부(107)는 명백히 불순물영역과는 오프셋 상태로 되었다. 이 게이트 전극부의 양극산화물은 박막트랜지스터의 오프셋의 크기를 결정할 뿐만 아니라, 상부 배선과의 단락을 방지하도록 작용하기 때문에, 그의 목적에 적절한 두께가 선택되면 되고, 경우에 따라서는 이러한 양극산화물을 형성하지 않아도 좋다.(도 1(D))
마지막으로, 층간절연물(108)로서 기능하는 산화규소막을, 예를 들어, TEOS를 원료가스로 한 플라즈마 CVD법에 의해 2000∼10000 Å의 두께로 형성하고, 이 층간절연물에 콘택트 홀을 뚫어, 금속 등의 재료, 예를 들어, 두께 200 Å의 질화티탄과 두께 5000 Å의 알루미늄의 다층막으로 된 전극(109)을 불순물영역에 접속하도록 형성하여, 박막트랜지스터를 완성하였다.(도 1(E))
실시예 2
도 3(A)∼(F)와 도 4(A)∼(C)에 본 실시예에 따른 제작공정을 나타낸다. 도 3은 도 4(평면도)의 일점쇄선에 따른 단면도이다. 먼저, 기판(코닝 7059)(301)상에 하지막으로서 산화규소막을 형성하고, 그 위에 비정질 규소막을 1000∼1500 Å의 두께로 형성하였다. 그 다음, 질소 또는 아르곤 분위기에서 600℃로 24∼48시간 어닐을 행하여, 비정질 규소를 결정화시킨 다음, 이것을 패터닝하였다. 이렇게 하여, 섬형상의 결정성 규소영역(302)이 형성되었다. 그 다음, 게이트 절연막(303)으로 기능하는 산화규소막을 1000 Å의 두께로 퇴적하고, 그 위에 탄탈 배선(두께 5000 Å)(304, 305, 306)을 형성하였다.(도 3(A))
그 다음, 이들 탄탈 배선(304∼306)에 전류를 인가하여, 그의 표면에 두께 2000∼2500 Å의 제1 양극산화물(307, 308, 309)을 형성하였다. 그리고, 이러한 공정에 의해 형성된 배선을 마스크로 하여 플라즈마 도핑법에 의해 섬형상의 규소영역(302)중에 불순물을 도입하여, 불순물영역(310)을 형성하였다.(도 3(B) 및 도4(A))
다음에, 이러한 처리를 행한 탄탈 배선과 양극산화물을 제거하여, 활성영역의 표면을 노출시키고, 이 상태에서, KrF 엑시머 레이저광을 조사하여, 활성화를 행하였다.(도 3(C))
그후, 다시, 앞의 배선(304∼306)과 정확히 같은 패턴의 배선(311, 312, 313)을 탄탈을 사용하여 형성하였다. 배선(313)중 콘택트 홀을 형성할 부분에만 두께 1∼5 μm의 폴리이미드막(314)을 형성하였다. 폴리이미드로서는, 패터닝의 용이함 때문에 감광성 폴리이미드재료가 바람직하다.(도 3(D) 및 도 4(B))
그리고, 이 상태에서, 이들 배선(311∼313)에 전류를 인가하여, 두께 2000∼2500 Å의 제2 양극산화물(315, 316, 317)을 형성하였다. 그러나, 앞서 폴리이미드가 형성된 부분은 양극산화되지 않고, 콘택트 홀(318)이 남는다.(도 3(E))
마지막으로, 층간절연물(319)로서 두께 2000∼5000 Å의 산화규소막을 퇴적하고, 그 층간절연물에 콘택트 홀을 형성하였다. 그리고, 배선(312)의 일부(도 4(C)의 점선으로 둘러싸인 부분(322))에서는 층간절연물을 모두 제거하여 제2 양극산화물(316)을 노출시켰다. 그 다음, 질화탄탈(두께 500 Å)과 알루미늄(두께 3500 Å)의 다층막으로 된 전극·배선(320, 321)을 형성하여, 회로를 완성하였다. 이때, 배선(321)은 부분(322)에서 배선(312)과 함께 커패시턴스를 구성하고, 콘택트(323)를 통해 배선(313)에 접속되어 있다.(도 3(F) 및 도 4(C))
실시예 3
도 5(A)∼(E)에 본 실시예의 제작공정을 나타낸다. 먼저, 기판(코닝 7059) (501)상에 하지막으로서 산화규소막(502)을 형성하고, 그 위에 섬형상의 비정질 규소막을 1000∼1500 Å의 두께로 형성하였다. 그후, 질소 또는 아르곤 분위기에서 500∼600℃로 2∼48시간 어닐하여 비정질 규소를 결정화시켰다. 그렇게 하여, 섬형상의 결정성 규소영역(503)이 형성되었다. 그 다음, 게이트 절연막(504)으로 기능하는 산화규소막을 1000 Å의 두께로 퇴적하였다. 그후, 1∼2%의 규소를 함유하는 알루미늄막(두께 5000 Å)을 스퍼터링법에 의해 퇴적하고, 스핀 코팅법에 의해 포토레지스트를 형성하였다. 그후, 공지의 포토리소그래피법에 의해 패터닝하고, 이 공정에 의해 형성된 포토레지스트(506)를 마스크로 하여 반응성 이온 에칭(RIE)법에 의해 이방성 에칭을 행하여, 알루미늄 게이트 전극·배선(505)을 형성하였다.(도 5(A))
그 다음, 에칭 모드를 통상의 플라즈마 모드로 전환하여, 등방성 에칭을 행하였다. 그 결과, 알루미늄 게이트 전극·배선의 측면이 후퇴하였다. 에칭 시간을 조절하는 것에 의해 게이트 전극의 후퇴량을 2000∼3000 Å으로 제어하였다. 그 다음, 플라즈마 도핑법에 의해 섬형상의 규소영역(503)중에 불순물(인)을 도입하여, 불순물영역(507)을 형성하였다.(도 5(B))
그 다음, 포토레지스트(506)를 제거하여 게이트 전극·배선을 노출시키고, 이 상태에서 KrF 엑시머 레이저광을 조사하여 활성화를 행하였다. 이 활성화공정에서는, 불순물영역과 활성영역의 경계(도 5(C)에서 X로 지시됨)에도 레이저광이 조사되었다.(도 5(C))
그후, 기판을 주석산의 에틸렌 글리콜 용액에 담그고, 게이트 전극·배선을 양극산화하여, 그의 표면에 두께 2000∼2500 Å의 양극산화물(508)을 형성하였다.(도 5(D))
마지막으로, 층간절연물(509)로서 산화규소막을 2000∼5000 Å의 두께를 퇴적하고, 불순물영역에 이르는 콘택트 홀을 형성하였다. 그 다음, 질화탄탈(두께 500 Å)과 알루미늄(두께 2500 Å)의 다층막으로 구성된 배선·전극(510)을 형성하여, 박막트랜지스터를 완성하였다.(도 5(E))
실시예 4
도 6(A)∼(F)에 본 실시예에 따른 제작공정을 나타낸다. 기판(코닝 7059) (601)상에 하지막으로서 산화규소막을 형성하고, 그 위에 섬형상의 비정질 규소막을 1000∼1500 Å의 두께로 형성하였다. 그 다음, 질소 또는 아르곤 분위기에서 500∼600℃로 2∼48시간 어닐하여, 비정질 규소를 결정화시켰다. 그리하여, 섬형상의 결정성 규소영역(602)이 형성되었다. 다음에, 게이트 절연막(603)으로 기능하는 산화규소막을 1000 Å의 두께로 퇴적하고, 그 위에 알루미늄 배선(두께 5000 Å)(604, 605, 606)을 형성하였다.(도 6(A))
다음에, 이들 배선(604∼606)의 표면에 양극산화물(607, 608, 609)을 형성하였다. 그 다음, 이렇게 하여 형성된 배선부를 마스크로 하여 플라즈마 도핑법에 의해 섬형상의 규소영역(602)에 불순물을 도입하여, 불순물영역(610)을 형성하였다.(도 6(B))
그후, 알루미늄 배선(604∼606)을 양극산화물과 함께 에칭하여, 섬형상의 규소영역(602)의 표면을 노출시켰다. 이 상태에서, KrF 엑시머 레이저광을 조사하여, 활성화를 행하였다.(도 6(C))
그후, 다시, 앞서 형성된 배선(604∼606)과 같은 패턴으로 알루미늄 배선(611, 612, 613)을 형성하였다. 그 다음, 배선(611)을 덮도록 두께 1∼5 μm의 폴리이미드막(614)을 형성하였다. 폴리이미드로서는, 패터닝의 용이함 때문에 감광성 폴리이미드재료가 바람직하다.(도 6(D))
이 상태에서, 배선(611∼613)에 전류를 인가하여, 두께 2000∼2500 Å의 양극산화물(615, 616)을 형성하였다. 그러나 폴리이미드로 덮힌 배선(611)의 부분은 양극산화되지 않았다.(도 6(E))
마지막으로, 층간절연물(617)로서 산화규소막을 두께 2000∼5000 Å으로 퇴적하고, 불순물영역(610)에 이르는 콘택트 홀을 형성하였다. 배선(613)의 부분(620)에서는 층간절연물을 모두 제거하여 양극산화물(616)을 노출시켰다. 그 다음, 질화탄탈(두께 500 Å)과 알루미늄(두께 3500 Å)의 다층막으로 구성된 배선·전극(618, 619)을 형성하여, 회로를 완성하였다. 이때, 배선(619)은 부분(620)에서 배선(613)과 함께, 양극산화물(616)을 유전체로 하는 커패시터를 구성한다.(도 6(F))
실시예 5
도 7(A)∼(E)에 본 실시예에 따른 제작공정을 나타낸다. 이 실시예는 절연기판상에 박막트랜지스터를 제작하는 예이다. 기판(701)은 유리기판이고, 예를 들어, 코닝 7057 등의 무알칼리 유리 기판 또는 석영 기판이 그 기판으로서 사용될수 있다. 본 실시예에서는, 비용을 고려하여 코닝 7059 유리 기판이 사용되었다. 이 기판상에 하지막으로서 산화규소막(702)을 퇴적하였다. 산화규소막의 퇴적방법으로는, 예를 들어, 스퍼터링법 또는 화학적 기상성장법(CVD법)이 사용될 수 있다. 본 실시예에서는, 테트라에톡시실란(TEOS)과 산소를 원료가스로 사용한 플라즈마 CVD법에 의해 성막을 행하였다. 기판온도는 200∼400℃로 하고, 산화규소막의 두께는 500∼2000 Å으로 하였다.
다음에, 비정질 규소막을 퇴적하고, 이것을 섬형상으로 패터닝하였다. 이러한 비정질 규소막의 퇴적방법으로서는, 플라즈마 CVD법, 감압 CVD법이 일반적으로 사용되는데, 본 실시예에서는, 모노실란(SiH4)을 원료가스로 사용한 플라즈마 CVD법에 의해 비정질 규소막을 퇴적하였다. 이 비정질 규소막의 두께는 200∼700 Å으로 하였다. 그 다음, 이 막에 레이저광(파장 248 nm, 펄스폭 20 nsec인 KrF 레이저광)을 조사하였다. 레이저광 조사전에, 기판을 진공중에서 300∼550℃로 0.1∼3시간 가열하여, 비정질 규소막에 함유되어 있는 수소를 방출시켰다. 레이저광의 에너지 밀도는 250∼450 mJ/cm2으로 하였다. 또한, 레이저광 조사시에는, 기판을 250∼550℃로 가열하였다. 그 결과, 비정질 규소막이 결정화되어, 결정성 규소막(703)이 형성되었다.
다음에, 게이트 절연막(704)으로 기능하는 산화규소막을 800∼1200 Å의 두께로 형성하였다. 본 실시예에서는, 그 막의 성막방법으로서 산화규소막(702)의 성막방법과 같은 방법을 채용하였다. 그후, 양극산화가능한 재료, 예를 들어, 알루미늄, 탄탈, 티탄 등의 금속, 또는, 규소 등의 반도체, 또는, 질화탄탈, 질화티탄 등의 전도성 금속질화물을 사용하여 게이트 전극(705)을 형성하였다. 본 실시예에서는, 알루미늄을 사용하고, 그의 두께는 2000∼10000 Å으로 하였다. 이때, 알루미늄의 패터닝을 인산을 사용하여 행하였기 때문에, 알루미늄막이 등방적으로 에칭되어, 도면에서 보여지는 바와 같은 단면형상이 되었다.(도 7(A))
그후, 이 게이트 전극(705)에 전류를 인가하여, 그의 표면에 두께 2000∼2500 Å의 금속피막(706)을 형성하였다. 이 금속피막의 형성은 소위 전기도금 공정과 유사한 수단을 사용하여 행하고, 금속피막의 재료로서는, 구리, 니켈, 크롬, 아연, 주석, 금, 은, 백금, 팔라듐, 로듐 등이 사용될 수 있으나, 이들중에서도 에칭이 용이한 재료가 바람직하다. 본 실시예에서는, 크롬이 사용되었다. 먼저, 무수크롬산을 0.1∼2% 황산용액에 용해하여, 1∼30% 용액을 만든 다음, 이 용액에 기판을 담그고, 게이트 전극을 음극에 접속하고 대향전극(양극)으로서는 백금 전극을 사용하여, 45∼55℃에서 100∼4000 A/m2의 전류를 인가하였다.
이 공정에 의해 게이트 전극의 표면을 크롬피막으로 피복한 후, 붕소(B) 또는 인(P) 이온을 도입하여 불순물영역(707)을 형성하였다. 이 이온의 가속에너지는 게이트 절연막(704)의 두께에 따라 변경되는데, 전형적으로는, 게이트 절연막의 두께가 1000 Å인 경우에, 붕소의 경우 50∼65 keV, 인의 경우 60∼80 keV인 것이 적당하다. 또한, 도즈량은 2×1014∼6×1015cm-2인 것이 적당한데, 도즈량이 낮을수록 신뢰성이 높은 소자가 얻어진다. 이와 같이 크롬피막이 존재하는 상태에서 불순물의 도입을 행한 결과, 게이트 전극(알루미늄)과 불순물영역은 오프셋 상태로 되었다. 도면에 나타낸 불순물영역의 범위는 단지 예시적인 것이고, 실제로는 이온 확산 등에 의해, 도시된 범위의 바깥쪽으로 다소 확대된다.(도 7(B))
불순물 도핑이 끝난 후, 앞의 도금 공정에 의해 형성된 크롬피막만을 에칭하였다. 그 다음, 1∼5% 주석산의 에틸렌 글리콜 용액에 기판을 담그고, 게이트 전극을 양극에 접속하고, 음극으로서 백금 전극을 사용하고, 이것에 전류를 인가하여, 게이트 전극의 표면에 부착되어 있는 크롬피막을 산화 및 용해시켰다. 용액에 용해된 크롬은 음극인 백금 전극상에 부착하므로, 크롬을 재이용함으로써, 유해한 크롬을 외부로 배출하지 않는 폐(閉)시스템이 실현된다. 게이트 전극상의 크롬이 완전히 게거되면, 이번에는 게이트 전극의 알루미늄이 양극산화되지만, 이것은 인가 전압을 제한함으로써 억제될 수 있다. 예를 들어, 인가 전압을 10 V 이하로 제한하면, 알루미늄의 양극산화는 거의 진행하지 않는다.
이렇게 하여, 크롬피막만을 에칭하여, 게이트 전극의 표면을 노출시킬 수 있다. 그 결과, 도 7(C)에 나타낸 바와 같이 불순물영역(707)과 그들 사이에 위치된 활성영역의 경계(X로 지시됨)가 드러났다. 이 상태에서, 레이저광을 조사하여 불순물영역을 활성화시켰다. 레이저로서는 KrF 엑시머 레이저(파장 248 nm; 펄스폭 20 nsec)를 사용하고, 레이저광의 에너지 밀도는 250∼450 mJ/cm2으로 하였다. 또한, 레이저광 조사시에 기판을 250∼550℃로 가열하면, 보다 효과적으로 활성화할 수 있었다. 전형적으로는, 인이 도핑되는 경우, 도즈량이 1×1015cm-2, 기판온도가 250℃, 레이저광의 에너지 밀도가 300 mJ/cm2일 때, 500∼1000 Ω/cm2의 시트 저항이 얻어졌다. 또한, 본 실시예에서는 불순물영역과 활성영역의 경계에도 레이저광이 조사되기 때문에, 종래의 제작공정에서 문제가 되었던 경계부분의 열화에 의한 신뢰성의 저하는 현저하게 감소하였다. 본 공정에서는, 노출된 게이트 전극에 레이저광이 직접 조사되기 때문에, 게이트 전극의 표면이 레이저광을 충분히 반사하거나, 또는 게이트 전극 자체가 충분한 내열성을 가지는 것이 바람직하다. 표면의 반사율이 좋지 않은 경우에는, 상부 표면에 내열재료를 제공하는 등의 설비를 하는 것이 바람직하다.(도 7(C))
그후, 게이트 전극을 양극산화하여, 그의 표면에 두께 1500∼2500 Å의 양극산화물(708)을 형성하였다. 양극산화는, 1∼5% 구연산의 에틸렌 글리콜 용액에 기판을 담그고, 모든 게이트 배선을 통합하여 그것을 양극으로 하는 한편, 백금을 음극으로 하여, 인가 전압을 1∼5 V/분의 비율로 상승시킴으로써 행하였다. 이 양극산화물(708)은, 양극산화공정에서 전도성 면이 후퇴하는 것에 의해 박막트랜지스터의 오프셋의 크기를 결정할 뿐만 아니라, 상부 배선과의 단락을 방지하는 효과도 가지는 것이기 때문에, 그의 목적에 적절한 두께가 선택되면 좋고, 경우에 따라서는 이러한 양극산화물을 형성하지 않아도 좋다.(도 7(D))
마지막으로, 층간절연물(709)로서 산화규소막을, 예를 들어, TEOS를 원료가스로 사용하는 플라즈마 CVD법에 의해 2000∼10000 Å의 두께로 형성하고, 이 층간절연물에 콘택트 홀을 뚫어, 금속 등의 재료, 예를 들어, 두께 200 Å의 질화티탄과 두께 5000 Å의 알루미늄의 다층막으로 이루어진 전극(710)을 불순물영역에 접속하여, 박막트랜지스터를 완성하였다.(도 7(E))
실시예 6
도 8(A)∼(F)와 도 9(A)∼(C)에 본 실시예에 따른 제작공정을 나타낸다. 도 8은 도 9(평면도)의 일점쇄선에 따른 단면도이다. 먼저, 기판(코닝 7059)(801)상에 하지막으로서 산화규소막을 형성하고, 그 위에 비정질 규소막을 1000∼1500 Å의 두께로 형성하였다. 그리고, 질소 또는 아르곤 분위기에서 600℃로 24∼48시간 어닐하여 비정질 규소를 결정화시켰다. 그리하여, 섬형상의 결정성 규소영역(802)이 형성되었다. 다음에, 게이트 절연막(803)으로 기능하는 산화규소막을 1000 Å의 두께로 퇴적하고, 그 위에 알루미늄 배선(두께 5000 Å)(804, 805, 805)을 형성하였다.(도 8(A))
그 다음, 기판을 전해용액에 담그고, 이들 배선(804∼806)에 전류를 인가하여 그의 표면에 두께 2000∼2500 Å의 크롬피막(807, 808, 809)을 형성하였다. 그리고, 이러한 처리가 행해진 배선을 마스크로 하여 플라즈마 도핑법에 의해 섬형상의 규소영역(802)에 불순물을 도입하여, 불순물영역(810)을 형성하였다.(도 8(B) 및 도 9(A))
다음에, 크롬피막(807∼809)만을 에칭하여 배선들의 표면을 노출시키고, 이 상태에서 KrF 액시머 레이저광을 조사하는 것에 의해 활성화를 행하였다.(도 8(C))
그후, 콘택트 홀이 형성될 배선(806)의 부분에만 두께 1∼5 μm의 폴리이미드막(811)을 형성하였다. 폴리이미드로서는, 패터닝의 용이함 때문에 감광성 폴리이미드재료가 바람직하다.(도 8(D) 및 도 9(B)).
그리고, 이 상태에서, 기판을 전해용액에 담그고, 배선(804∼806)에 전류를 인가하여 두께 2000∼2500 Å의 양극산화물(812, 813, 814)을 형성하였다. 그러나, 앞서 폴리이미드가 형성된 부분은 양극산화되지 않고, 콘택트 홀(815)이 남는다.(도 8(E))
마지막으로, 층간절연물(816)로서 두께 2000∼5000 Å의 산화규소막을 퇴적하고, 이 층간절연물에 콘택트 홀을 형성하였다. 배선(805)의 부분(도 9(C)의 점선으로 둘러싸인 부분(819))에서는 층간절연물을 모두 제거하여 양극산화물(813)을 노출시켰다. 그후, 질화탄탈(두께 500 Å)과 알루미늄(두께 3500 Å)의 다층막으로 된 배선·전극(817, 818)을 형성하여, 회로를 완성하였다. 이때, 배선(818)은 부분(819)에서 배선(805)과 함께 커패시턴스를 구성하고, 콘택트(820)를 통해 배선(806)에 접속된다.(도 8(F) 및 도 9(C))
실시예 7
도 10(A)∼(F)에 본 실시예에 따른 제작공정을 나타낸다. 기판(코닝 7059) (901)상에 하지막으로서 산화규소막을 형성하고, 그 위에 비정질 규소막을 1000∼1500 Å의 두께로 형성하였다. 그 다음, 질소 또는 아르곤 분위기에서 600℃로 24∼48시간 어닐하여 비정질 규소를 결정화시켰다. 그리하여, 섬형상의 결정성 규소영역(902)이 형성되었다. 그후, 게이트 절연막(903)으로서 기능하는 산화규소막을 1000 Å의 두께로 퇴적하고, 그 위에 탄탈 배선(두께 5000 Å)(904, 905, 906)을 형성하였다.(도 10(A))
그 다음, 이들 배선의 표면에 전해도금에 의해 두께 500∼1500 Å의 크롬 피막(907, 908, 909)을 형성하였다. 그리고, 이렇게 처리된 배선을 마스크로 하여 플라즈마 도핑법에 의해 섬형상의 규소영역(902)에 불순물을 도입하여, 불순물영역(910)을 형성하였다.(도 10(B))
다음에, 크롬 피막(907∼909)만을 에칭하여, 불순물영역(910)과 그들 불순물영역 사이의 활성영역의 경계를 노출시키고, 이 상태에서 KrF 엑시머 레이저광을 조사하는 것에 의해 활성화를 행하였다.(도 10(C))
그후, 배선(904)을 덮도록 두께 1∼5 μm의 폴리이미드막(911)을 형성하였다. 폴리이미드로서는, 패터닝의 용이함 때문에 감광성 폴리이미드재료가 바람직하다.(도 10(D))
그리고, 이 상태에서 전해용액중에서 배선(904∼906)에 전류를 인가하여, 두께 2000∼2500 Å의 양극산화물(912, 913)을 형성하였다. 그러나, 폴리이미드로 덮힌 배선(904)의 부분은 양극산화되지 않았다.(도 10(E))
마지막으로, 층간절연물(914)로서 산화규소막을 2000∼5000 Å의 두께로 퇴적하고, 불순물영역(910)에 이르는 콘택트 홀을 형성하였다. 배선(906)의 부분에서는 층간절연물을 모두 제거하여 양극산화물(913)을 노출시켰다. 그후, 질화티탄(두께 500 Å)과 알루미늄(두께 3500 Å)의 다층막으로 된 배선·전극(915, 916)을 형성하여, 회로를 완성하였다. 이때, 배선(916)은 부분(917)에서 배선(906)과 함께, 양극산화물(913)을 유전체로 하는 커패시터를 구성한다.(도 10(F))
그리하여, 본 발명은, 저온 공정에 의해 제작된 MOS 트랜지스터, 박막트랜지스터 등의 MIS형 반도체장치의 신뢰성을 향상시키는데 효과적이다. 구체적으로는, 소스를 접지하고, 드레인과 게이트중 어느 한 쪽 또는 모두에 +20 V 이상 또는 -20 V 이하의 전위를 가한 상태에서 10시간 이상 방치한 경우에도, 트랜지스터의 특성에는 큰 영향이 없었다.
본 실시예는 박막트랜지스터를 중심으로 하여 설명되었으나, 본 발명의 효과는 단결정 반도체 기판상에 제작된 MIS형 반도체장치에서도 얻어질 수 있다. 또한, 반도체재료에 관해서도, 실시예에서 사용된 규소 이외에도, 규소-게르마늄 합금, 탄화규소, 게르마늄, 셀렌화카드뮴, 황화카드뮴, 비소화갈륨 등의 반도체재료에서도 동등한 효과가 얻어진다. 그리하여, 본 발명은 공업상 유익한 발명이다.

Claims (9)

  1. 절연표면상에 형성된, 결정성 규소를 포함하는 반도체층;
    상기 반도체층상에 형성된 게이트 절연막;
    상기 게이트 절연막을 사이에 두고 상기 반도체층 위에 형성된 게이트 전극;
    상기 게이트 전극 아래에서 상기 반도체층내에 형성된 채널형성영역; 및
    상기 반도체층내에 형성되고 상기 채널형성영역을 사이에 두고 있는 한쌍의 불순물영역을 포함하고;
    상기 게이트 전극이 경사진 측면을 가지고 있고, 상기 채널형성영역과 상기 한쌍의 불순물영역 사이의 경계가 상기 반도체층의 전체 두께에 걸쳐 상기 게이트 전극의 상기 경사진 측면에 평행하게 연장하는 것을 특징으로 하는 반도체장치.
  2. 산화규소로 된 절연막상에 형성된, 결정성 규소를 포함하는 반도체층;
    상기 반도체층상에 형성된, 산화규소로 된 게이트 절연막;
    상기 게이트 절연막을 사이에 두고 상기 반도체층 위에 형성된 게이트 전극;
    상기 게이트 전극 아래에서 상기 반도체층내에 형성된 채널형성영역; 및
    상기 반도체층내에 형성되고 상기 채널형성영역을 사이에 두고 있는 한쌍의 불순물영역을 포함하고;
    상기 게이트 전극이 경사진 측면을 가지고 있고, 상기 채널형성영역과 상기 한쌍의 불순물영역 사이의 경계가 상기 반도체층의 전체 두께에 걸쳐 상기 게이트전극의 상기 경사진 측면에 평행하게 연장하는 것을 특징으로 하는 반도체장치.
  3. 절연표면상에 형성되고 200∼700 Å의 두께를 가지는, 결정성 규소를 포함하는 반도체층;
    상기 반도체층상에 형성된 게이트 절연막;
    상기 게이트 절연막을 사이에 두고 상기 반도체층 위에 형성된 게이트 전극;
    상기 게이트 전극 아래에서 상기 반도체층내에 형성된 채널형성영역; 및
    상기 반도체층내에 형성되고 상기 채널형성영역을 사이에 두고 있는 한쌍의 불순물영역을 포함하고;
    상기 게이트 전극이 경사진 측면을 가지고 있고, 상기 채널형성영역과 상기 한쌍의 불순물영역 사이의 경계가 상기 반도체층의 전체 두께에 걸쳐 상기 게이트 전극의 상기 경사진 측면에 평행하게 연장하는 것을 특징으로 하는 반도체장치.
  4. 기판 위의 절연표면상에 형성된, 결정성 규소를 포함하는 반도체층;
    상기 반도체층상에 형성된 게이트 절연막;
    상기 게이트 절연막을 사이에 두고 상기 반도체층 위에 형성된 게이트 전극;
    상기 게이트 전극 아래에서 상기 반도체층내에 형성된 채널형성영역; 및
    상기 반도체층내에 형성되고 상기 채널형성영역을 사이에 두고 있는 한쌍의 불순물영역을 포함하고;
    상기 게이트 전극이 경사진 측면을 가지고 있고, 상기 채널형성영역과 상기한쌍의 불순물영역 사이의 경계가 상기 반도체층의 전체 두께에 걸쳐 상기 기판의 평면에 대하여 비스듬히 연장하는 것을 특징으로 하는 반도체장치.
  5. 기판;
    상기 기판 위에 형성된, 산화규소로 된 절연막;
    상기 절연막상에 형성된, 결정성 규소를 포함하는 반도체층;
    상기 반도체층상에 형성된, 산화규소로 된 게이트 절연막;
    상기 게이트 절연막을 사이에 두고 상기 반도체층 위에 형성된 게이트 전극;
    상기 게이트 전극 아래에서 상기 반도체층내에 형성된 채널형성영역; 및
    상기 반도체층내에 형성되고 상기 채널형성영역을 사이에 두고 있는 한쌍의 불순물영역을 포함하고;
    상기 게이트 전극이 경사진 측면을 가지고 있고, 상기 채널형성영역과 상기 한쌍의 불순물영역 사이의 경계가 상기 반도체층의 전체 두께에 걸쳐 상기 기판의 평면에 대하여 비스듬히 연장하는 것을 특징으로 하는 반도체장치.
  6. 기판 위의 절연표면상에 형성되고 200∼700 Å의 두께를 가지는, 결정성 규소를 포함하는 반도체층;
    상기 반도체층상에 형성된 게이트 절연막;
    상기 게이트 절연막을 사이에 두고 상기 반도체층 위에 형성된 게이트 전극;
    상기 게이트 전극 아래에서 상기 반도체층내에 형성된 채널형성영역; 및
    상기 반도체층내에 형성되고 상기 채널형성영역을 사이에 두고 있는 한쌍의 불순물영역을 포함하고;
    상기 게이트 전극이 경사진 측면을 가지고 있고, 상기 채널형성영역과 상기 한쌍의 불순물영역 사이의 경계가 상기 반도체층의 전체 두께에 걸쳐 상기 기판의 평면에 대하여 비스듬히 연장하는 것을 특징으로 하는 반도체장치.
  7. 제 1 항에 있어서, 상기 게이트 전극이 알루미늄, 티탄, 탄탈, 규소, 텅스텐, 몰리브덴으로부터 선택된 재료로 된 것을 특징으로 하는 반도체장치.
  8. 절연표면상에 형성된, 결정성 규소를 포함하는 반도체층;
    상기 반도체층상에 형성된 게이트 절연막;
    상기 게이트 절연막을 사이에 두고 상기 반도체층 위에 형성된 게이트 전극;
    상기 게이트 전극 아래에서 상기 반도체층내에 형성된 채널형성영역;
    상기 반도체층내에 형성되고 상기 채널형성영역을 사이에 두고 있는 한쌍의 불순물영역; 및
    상기 한쌍의 불순물영역들중 하나에 전기적으로 접속된 화소 전극을 포함하고;
    상기 게이트 전극이 경사진 측면을 가지고 있고, 상기 채널형성영역과 상기 한쌍의 불순물영역 사이의 경계가 상기 반도체층의 전체 두께에 걸쳐 상기 게이트 전극의 상기 경사진 측면에 평행하게 연장하는 것을 특징으로 하는 반도체장치.
  9. 기판 위의 절연표면상에 형성된, 결정성 규소를 포함하는 반도체층;
    상기 반도체층상에 형성된 게이트 절연막;
    상기 게이트 절연막을 사이에 두고 상기 반도체층 위에 형성된 게이트 전극;
    상기 게이트 전극 아래에서 상기 반도체층내에 형성된 채널형성영역;
    상기 반도체층내에 형성되고 상기 채널형성영역을 사이에 두고 있는 한쌍의 불순물영역; 및
    상기 한쌍의 불순물영역들중 하나에 전기적으로 접속된 화소 전극을 포함하고;
    상기 게이트 전극이 경사진 측면을 가지고 있고, 상기 채널형성영역과 상기 한쌍의 불순물영역 사이의 경계가 상기 반도체층의 전체 두께에 걸쳐 상기 기판의 평면에 대하여 비스듬히 연장하는 것을 특징으로 하는 반도체장치.
KR1020000046293A 1993-01-18 2000-08-10 반도체장치 Expired - Fee Related KR100320789B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-23288 1993-01-18
JP93-23286 1993-01-18
JP02328693A JP3352744B2 (ja) 1993-01-18 1993-01-18 Ｍｉｓ型半導体装置の作製方法
JP02328893A JP3431653B2 (ja) 1993-01-18 1993-01-18 Ｍｉｓ型半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018750 Division 1998-05-25

Publications (1)

Publication Number Publication Date
KR100320789B1 true KR100320789B1 (ko) 2002-01-18

Family

ID=26360612

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1019940001011A Expired - Fee Related KR0161994B1 (ko) 1993-01-18 1994-01-18 Mis형 반도체장치 제작방법
KR1020000046293A Expired - Fee Related KR100320789B1 (ko) 1993-01-18 2000-08-10 반도체장치
KR1020010007210A Expired - Lifetime KR100448904B1 (ko) 1993-01-18 2001-02-14 박막트랜지스터 제작방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019940001011A Expired - Fee Related KR0161994B1 (ko) 1993-01-18 1994-01-18 Mis형 반도체장치 제작방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020010007210A Expired - Lifetime KR100448904B1 (ko) 1993-01-18 2001-02-14 박막트랜지스터 제작방법

Country Status (4)

Country Link
US (7) US5523257A (ko)
KR (3) KR0161994B1 (ko)
CN (3) CN1314080C (ko)
TW (3) TW403972B (ko)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
TW403972B (en) * 1993-01-18 2000-09-01 Semiconductor Energy Lab Method of fabricating mis semiconductor device
JP3637069B2 (ja) 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
US5811326A (en) * 1994-01-17 1998-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3326654B2 (ja) 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
JP3403812B2 (ja) * 1994-05-31 2003-05-06 株式会社半導体エネルギー研究所 薄膜トランジスタを用いた半導体装置の作製方法
US6133620A (en) 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP3330736B2 (ja) * 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW280943B (ko) * 1994-07-15 1996-07-11 Sharp Kk
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US5587330A (en) * 1994-10-20 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US5849620A (en) * 1995-10-18 1998-12-15 Abb Research Ltd. Method for producing a semiconductor device comprising an implantation step
JPH09266179A (ja) * 1996-03-29 1997-10-07 Nec Corp タングステン合金電極および配線
JP3961044B2 (ja) * 1996-05-14 2007-08-15 シャープ株式会社 電子回路装置
US5602047A (en) * 1996-06-13 1997-02-11 Industrial Technology Research Institute Process for polysilicon thin film transistors using backside irradiation and plasma doping
US6071819A (en) * 1997-01-24 2000-06-06 California Institute Of Technology Flexible skin incorporating mems technology
US5913113A (en) * 1997-02-24 1999-06-15 Lg Electronics Inc. Method for fabricating a thin film transistor of a liquid crystal display device
JPH11112002A (ja) * 1997-10-07 1999-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその製造方法
JP3279234B2 (ja) * 1997-10-27 2002-04-30 キヤノン株式会社 半導体装置の製造方法
US6346451B1 (en) 1997-12-24 2002-02-12 Philips Electronics North America Corporation Laterial thin-film silicon-on-insulator (SOI) device having a gate electrode and a field plate electrode
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US20020008257A1 (en) * 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
EP1003207B1 (en) 1998-10-05 2016-09-07 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6518594B1 (en) * 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6576924B1 (en) * 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US6258655B1 (en) * 1999-03-01 2001-07-10 Micron Technology, Inc. Method for improving the resistance degradation of thin film capacitors
US6624473B1 (en) * 1999-03-10 2003-09-23 Matsushita Electric Industrial Co., Ltd. Thin-film transistor, panel, and methods for producing them
JP3417866B2 (ja) * 1999-03-11 2003-06-16 株式会社東芝 半導体装置およびその製造方法
KR100317622B1 (ko) * 1999-03-24 2001-12-22 구본준, 론 위라하디락사 박막트랜지스터 및 그의 제조방법
JP2001035808A (ja) 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW473783B (en) * 1999-08-13 2002-01-21 Semiconductor Energy Lab Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
WO2001059849A1 (en) * 2000-02-09 2001-08-16 Matsushita Electric Industrial Co., Ltd. THIN-FILM TRANSISTOR COMPRISING GATE ELECTRODE OF MoW ALLOY
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6690034B2 (en) 2000-07-31 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20050191765A1 (en) * 2000-08-04 2005-09-01 Cem Basceri Thin film capacitor with substantially homogenous stoichiometry
JP4678933B2 (ja) 2000-11-07 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US6576562B2 (en) * 2000-12-15 2003-06-10 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device using mask pattern having high etching resistance
US6391731B1 (en) 2001-02-15 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Activating source and drain junctions and extensions using a single laser anneal
SG138468A1 (en) 2001-02-28 2008-01-28 Semiconductor Energy Lab A method of manufacturing a semiconductor device
AU2002246316A1 (en) * 2002-04-08 2003-10-27 Council Of Scientific And Industrial Research Process for the production of neodymium-iron-boron permanent magnet alloy powder
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
TWI270919B (en) 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7303945B2 (en) * 2002-06-06 2007-12-04 Nec Corporation Method for forming pattern of stacked film and thin film transistor
JP2004128421A (ja) * 2002-10-07 2004-04-22 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
US6963083B2 (en) * 2003-06-30 2005-11-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having polycrystalline TFT and fabricating method thereof
US6949482B2 (en) 2003-12-08 2005-09-27 Intel Corporation Method for improving transistor performance through reducing the salicide interface resistance
JP4342429B2 (ja) * 2004-02-09 2009-10-14 株式会社東芝 半導体装置の製造方法
US7572718B2 (en) * 2004-04-19 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2005311166A (ja) * 2004-04-23 2005-11-04 Toshiba Corp 半導体記憶装置およびその製造方法
US7319236B2 (en) * 2004-05-21 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR100682893B1 (ko) * 2004-10-13 2007-02-15 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
US7153749B1 (en) * 2005-03-02 2006-12-26 The United States Of America As Represented By The Secretary Of The Navy Method of tuning threshold voltages of interdiffusible structures
JP5107541B2 (ja) * 2006-08-22 2012-12-26 ルネサスエレクトロニクス株式会社 絶縁膜形成方法および半導体装置の製造方法
JP2008177387A (ja) * 2007-01-19 2008-07-31 Fujifilm Corp 放射線画像検出装置
DE102008003953A1 (de) * 2007-02-28 2008-09-04 Fuji Electric Device Technology Co. Ltd. Verfahren zur Herstellung eines Halbleiterelements
US8659059B2 (en) * 2011-12-30 2014-02-25 Stmicroelectronics, Inc. Strained transistor structure
CN109888021A (zh) * 2019-02-27 2019-06-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127761A (ja) * 1983-12-15 1985-07-08 Matsushita Electric Ind Co Ltd Ｍｏｓトランジスタの製造方法
JPS62120081A (ja) * 1985-11-20 1987-06-01 Sanyo Electric Co Ltd Ｍｏｓ半導体装置の製造方法

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US494383A (en) * 1893-03-28 perriao
JPS6042626B2 (ja) * 1976-05-18 1985-09-24 松下電器産業株式会社 半導体装置の製造方法
JPS5516433A (en) 1978-07-21 1980-02-05 Fujitsu Ltd Method of forming multilayer distributing layer
JPS57170571A (en) 1981-04-14 1982-10-20 Nec Corp Manufacture of mos type semiconductor device
US4394182A (en) * 1981-10-14 1983-07-19 Rockwell International Corporation Microelectronic shadow masking process for reducing punchthrough
JPS58100461A (ja) * 1981-12-10 1983-06-15 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタの製造方法
US4422885A (en) * 1981-12-18 1983-12-27 Ncr Corporation Polysilicon-doped-first CMOS process
JPS58106861A (ja) 1981-12-18 1983-06-25 Seiko Epson Corp 液晶表示装置の製造方法
JPS58115864A (ja) * 1981-12-28 1983-07-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US4599118A (en) * 1981-12-30 1986-07-08 Mostek Corporation Method of making MOSFET by multiple implantations followed by a diffusion step
JPS58145146A (ja) 1982-02-23 1983-08-29 Nec Corp 多層配線
JPS58206121A (ja) * 1982-05-27 1983-12-01 Toshiba Corp 薄膜半導体装置の製造方法
JPS5929289A (ja) 1982-08-12 1984-02-16 セイコーエプソン株式会社 液晶表示パネル用基板
JPS5978999A (ja) * 1982-10-25 1984-05-08 Nec Corp 半導体単結晶膜の製造方法
JPS59161049A (ja) * 1983-03-04 1984-09-11 Hitachi Micro Comput Eng Ltd 多層配線部材とその製造方法
JPS6054478A (ja) * 1983-09-06 1985-03-28 Toshiba Corp 表示装置用駆動回路基板の製造方法
JPS6071593A (ja) * 1983-09-26 1985-04-23 Fujitsu Ltd 結晶成長方法
US4543320A (en) * 1983-11-08 1985-09-24 Energy Conversion Devices, Inc. Method of making a high performance, small area thin film transistor
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS6161770A (ja) 1984-09-04 1986-03-29 松下電器産業株式会社 自動ねじ締め機のねじ供給方法
US4719183A (en) * 1984-10-03 1988-01-12 Sharp Kabushiki Kaisha Forming single crystal silicon on insulator by irradiating a laser beam having dual peak energy distribution onto polysilicon on a dielectric substrate having steps
JPS61137367A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
JPS61142769A (ja) * 1984-12-17 1986-06-30 Seiko Epson Corp 固体撮像装置
JPS61230370A (ja) * 1985-04-05 1986-10-14 Casio Comput Co Ltd 半導体装置
JPH0621038B2 (ja) 1985-04-26 1994-03-23 ソニー株式会社 ジルコニウム酸鉛微粒子の製造方法
JPS61251064A (ja) * 1985-04-30 1986-11-08 Toshiba Corp 半導体集積回路
CN85103942B (zh) * 1985-05-16 1988-03-16 中国科学院上海冶金所 绝缘层上多晶硅的激光加热再结晶方法
JPS6236854A (ja) * 1985-08-10 1987-02-17 Fujitsu Ltd 半導体装置の製造方法
NL8502765A (nl) * 1985-10-10 1987-05-04 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4751193A (en) * 1986-10-09 1988-06-14 Q-Dot, Inc. Method of making SOI recrystallized layers by short spatially uniform light pulses
JPS63131576A (ja) 1986-11-20 1988-06-03 Sony Corp 半導体装置の製造方法
JPS62271420A (ja) 1987-01-16 1987-11-25 Sony Corp 半導体基体の処理装置
JPS63208225A (ja) 1987-02-24 1988-08-29 Nec Corp 半導体装置
JPS63300563A (ja) 1987-05-29 1988-12-07 Nec Corp Ｍｏｓ電界効果トランジスタの製造方法
JPS6422057A (en) * 1987-07-17 1989-01-25 Matsushita Electric Ind Co Ltd Manufacture of multi-layer planar type capacitor
JPS6422057U (ko) 1987-07-31 1989-02-03
JPH01128575A (ja) * 1987-11-13 1989-05-22 Fujitsu Ltd 半導体装置の製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH01173635A (ja) 1987-12-28 1989-07-10 Nissan Motor Co Ltd 半導体装置の製造方法
DE3800617A1 (de) * 1988-01-12 1989-07-20 Hoechst Ag Elektrophotographisches aufzeichnungsmaterial
JPH01205569A (ja) 1988-02-12 1989-08-17 Seiko Epson Corp Ｍｏｓ型半導体装置の製造方法
JPH01248555A (ja) * 1988-03-29 1989-10-04 Nec Corp 半導体装置
JPH0244769A (ja) 1988-08-05 1990-02-14 Hitachi Ltd 薄膜トランジスタ
JPH0252438A (ja) 1988-08-17 1990-02-22 Oki Electric Ind Co Ltd 電界効果トランジスタの製造方法
US4997780A (en) * 1988-09-21 1991-03-05 Ncr Corporation Method of making CMOS integrated devices in seeded islands
JPH0290683A (ja) 1988-09-28 1990-03-30 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
US5104481A (en) * 1988-09-28 1992-04-14 Lasa Industries, Inc. Method for fabricating laser generated I.C. masks
JPH02137035A (ja) 1988-11-18 1990-05-25 Hitachi Ltd 計算機システム故障診断装置
JPH02194626A (ja) 1989-01-24 1990-08-01 Sony Corp 薄膜トランジスタの製造方法
JPH02222545A (ja) 1989-02-23 1990-09-05 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JP3122995B2 (ja) 1989-02-27 2001-01-09 株式会社日立製作所 液晶表示装置
JP2525668B2 (ja) * 1989-04-19 1996-08-21 松下電子工業株式会社 電極取り出し部の構成方法
US5245207A (en) * 1989-04-21 1993-09-14 Nobuo Mikoshiba Integrated circuit
JPH078530B2 (ja) 1989-05-31 1995-02-01 理化工業株式会社 押出成形ラインのアナログ信号制御装置
JPH0321024A (ja) * 1989-06-19 1991-01-29 Hitachi Ltd 多層配線構造及びその層間膜加工方法
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JPH03165575A (ja) * 1989-11-24 1991-07-17 Nec Corp 薄膜トランジスタとその製造方法
JP2798769B2 (ja) * 1990-02-22 1998-09-17 三洋電機株式会社 薄膜トランジスタの製造方法
US5258645A (en) * 1990-03-09 1993-11-02 Fujitsu Limited Semiconductor device having MOS transistor and a sidewall with a double insulator layer structure
JP2856825B2 (ja) * 1990-03-20 1999-02-10 株式会社東芝 薄膜トランジスタアレイ
JP2940689B2 (ja) 1990-03-23 1999-08-25 三洋電機株式会社 アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法
JPH0410662A (ja) * 1990-04-27 1992-01-14 Sony Corp 半導体装置の製造方法
EP0456199B1 (en) * 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
ATE122176T1 (de) * 1990-05-31 1995-05-15 Canon Kk Verfahren zur herstellung einer halbleiteranordnung mit gatestruktur.
DE69126925T2 (de) 1990-05-31 1997-11-20 Canon Kk Verfahren zur Herstellung einer Halbleiterspeicheranordnung mit Kondensator
JP2700277B2 (ja) * 1990-06-01 1998-01-19 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0463749A3 (en) 1990-06-04 1993-02-24 Bicc Public Limited Company Termination system of optical fibres
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
EP0468758B1 (en) * 1990-07-24 1997-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of forming insulating films, capacitances, and semiconductor devices
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP3062698B2 (ja) 1990-09-25 2000-07-12 セイコーインスツルメンツ株式会社 光弁基板用単結晶薄膜半導体装置
US6067062A (en) 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
JP2923016B2 (ja) 1990-09-17 1999-07-26 株式会社日立製作所 薄膜半導体の製造方法及びその装置
US5162239A (en) * 1990-12-27 1992-11-10 Xerox Corporation Laser crystallized cladding layers for improved amorphous silicon light-emitting diodes and radiation sensors
JPH04260336A (ja) 1991-02-15 1992-09-16 Matsushita Electron Corp 薄膜トランジスタの製造方法と液晶表示装置の製造方法
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH04305939A (ja) 1991-04-02 1992-10-28 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH04360581A (ja) 1991-06-07 1992-12-14 Casio Comput Co Ltd 電界効果型トランジスタの製造方法
JPH04360580A (ja) 1991-06-07 1992-12-14 Casio Comput Co Ltd 電界効果型トランジスタおよびその製造方法
JPH04365016A (ja) 1991-06-12 1992-12-17 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
JPH0561057A (ja) 1991-08-30 1993-03-12 Fuji Xerox Co Ltd アクテイブマトリクス型液晶デイスプレイ
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
DE4201741A1 (de) 1992-01-23 1993-07-29 Dynamit Nobel Ag Filtervorrichtung zum filtern einer gasstroemung
US5323047A (en) * 1992-01-31 1994-06-21 Sgs-Thomson Microelectronics, Inc. Structure formed by a method of patterning a submicron semiconductor layer
JP3141541B2 (ja) 1992-07-02 2001-03-05 セイコーエプソン株式会社 不純物の活性化方法及び薄膜トランジスタの製造方法
US5252502A (en) * 1992-08-03 1993-10-12 Texas Instruments Incorporated Method of making MOS VLSI semiconductor device with metal gate
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP3431653B2 (ja) 1993-01-18 2003-07-28 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
TW403972B (en) 1993-01-18 2000-09-01 Semiconductor Energy Lab Method of fabricating mis semiconductor device
JP3352744B2 (ja) 1993-01-18 2002-12-03 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JPH06275640A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3165575B2 (ja) 1993-12-20 2001-05-14 シャープ株式会社 光情報装置の製造方法
JP3325992B2 (ja) * 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3330736B2 (ja) * 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
JP2915321B2 (ja) * 1995-05-16 1999-07-05 キヤノン株式会社 直列接続光起電力素子アレーの製造方法
KR100199064B1 (ko) * 1995-10-17 1999-07-01 구자홍 박막 트랜지스터 제조방법
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
JP3232274B2 (ja) 1998-04-22 2001-11-26 株式会社ニチベイ ブラインドの昇降操作装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127761A (ja) * 1983-12-15 1985-07-08 Matsushita Electric Ind Co Ltd Ｍｏｓトランジスタの製造方法
JPS62120081A (ja) * 1985-11-20 1987-06-01 Sanyo Electric Co Ltd Ｍｏｓ半導体装置の製造方法

Also Published As

Publication number Publication date
US5523257A (en) 1996-06-04
US5891766A (en) 1999-04-06
US6984551B2 (en) 2006-01-10
CN1156015C (zh) 2004-06-30
CN1362726A (zh) 2002-08-07
KR100448904B1 (ko) 2004-09-18
US20020123179A1 (en) 2002-09-05
TW425637B (en) 2001-03-11
US7351624B2 (en) 2008-04-01
US6417543B1 (en) 2002-07-09
CN1208257A (zh) 1999-02-17
KR0161994B1 (ko) 1998-12-01
TW435820U (en) 2001-05-16
US6114728A (en) 2000-09-05
CN1061468C (zh) 2001-01-31
CN1314080C (zh) 2007-05-02
CN1093491A (zh) 1994-10-12
US20060128081A1 (en) 2006-06-15
US5736750A (en) 1998-04-07
TW403972B (en) 2000-09-01

Similar Documents

Publication Publication Date Title
KR100320789B1 (ko) 반도체장치
KR0145458B1 (ko) Mis형 반도체 장치 제작방법
US20030100152A1 (en) Semiconductor device and method for manufacturing the same
JPH07335904A (ja) 薄膜半導体集積回路
JP3352744B2 (ja) Ｍｉｓ型半導体装置の作製方法
JP3431653B2 (ja) Ｍｉｓ型半導体装置の作製方法
JP3695573B2 (ja) 半導体装置の作製方法
JP3117872B2 (ja) 薄膜半導体集積回路の作製方法
JP3352974B2 (ja) Ｍｉｓ型半導体装置
JP3431857B2 (ja) 半導体装置の作製方法
JP3695572B2 (ja) 半導体装置の作製方法
JP3352973B2 (ja) Ｍｉｓ型半導体装置の作製方法
JP3352975B2 (ja) Ｍｉｓ型半導体装置の作製方法
KR0185821B1 (ko) 반도체장치
JP3226655B2 (ja) 薄膜トランジスタの作製方法
JP2000058858A (ja) Ｍｉｓ型半導体装置
JP2000068522A (ja) Ｍｉｓ型半導体装置
JP2004235655A (ja) 半導体装置の作製方法
JP2001203363A (ja) 半導体装置
JP2000150911A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A16-div-PA0107

St.27 status event code: A-0-1-A10-A18-div-PA0107

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PR1001 Payment of annual fee

Fee payment year number: 8

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 9

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 10

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 11

PR1001 Payment of annual fee

Fee payment year number: 11

St.27 status event code: A-4-4-U10-U11-oth-PR1001

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20130104

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130104

St.27 status event code: N-4-6-H10-H13-oth-PC1903

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000