[go: up one dir, main page]

JP3117872B2 - 薄膜半導体集積回路の作製方法 - Google Patents

薄膜半導体集積回路の作製方法

Info

Publication number
JP3117872B2
JP3117872B2 JP14537894A JP14537894A JP3117872B2 JP 3117872 B2 JP3117872 B2 JP 3117872B2 JP 14537894 A JP14537894 A JP 14537894A JP 14537894 A JP14537894 A JP 14537894A JP 3117872 B2 JP3117872 B2 JP 3117872B2
Authority
JP
Japan
Prior art keywords
film
region
semiconductor
integrated circuit
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14537894A
Other languages
English (en)
Other versions
JPH07335897A (ja
Inventor
睦男 山本
宏勇 張
潤 小山
聡 寺本
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15383858&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3117872(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP14537894A priority Critical patent/JP3117872B2/ja
Publication of JPH07335897A publication Critical patent/JPH07335897A/ja
Application granted granted Critical
Publication of JP3117872B2 publication Critical patent/JP3117872B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、絶縁表面上に形成され
た薄膜トランジスタを有する半導体集積回路の作製方法
に関する。本発明において、絶縁表面とは、絶縁基板
や、その上に形成された絶縁被膜、あるいは半導体や金
属材料上に形成された絶縁被膜のことである。本発明は
特に、アルミニウムを主成分とする金属材料をゲイト電
極・配線材料として用いた集積回路で、液晶ディスプレ
ー等に用いられるアクティブマトリクス回路に関する。
【0002】
【従来の技術】従来、薄膜トランジスタ(TFT)は、
単結晶半導体集積回路技術を援用して、自己整合法(セ
ルフアライン法)を用いて作製されてきた。この方法は
半導体被膜上にゲイト絶縁膜を介してゲイト電極を形成
し、このゲイト電極をマスクとして、前記半導体被膜中
に不純物を導入するものである。不純物を導入する手段
としては、熱拡散法、イオン注入法、プラズマドーピン
グ法、レーザードーピング法が用いられる。
【0003】従来、TFTはゲイト電極材料として、単
結晶半導体集積回路技術を援用して、ドーピングによっ
て導電率を高めたシリコンを用いていた。これは耐熱性
が高く、高温処理をおこなう場合には理想的な材料であ
った。しかしながら、近年になると、シリコンゲイトを
用いることが適切でないことが明らかになった。第1
は、導電率が低いということである。これは、それまで
比較的、小さな面積のデバイスにおいては目立たなかっ
たが、液晶ディスプレーが大型化するにつれて、アクテ
ィブマトリクス回路も大型化し、しかも、デザインルー
ル(ゲイト配線の幅)が据え置かれたために、顕著にな
った。
【0004】第2は基板材料に関連する問題で、デバイ
スの大型化に伴って、用いられる基板材料が石英やシリ
コンウェハーのような耐熱性の高い高価な材料ではな
く、コーニング社の7059番ガラスやNHテクノグラ
ス社のNA−35、NA−45等の硼珪酸ガラスのよう
に、安価だが耐熱性に劣る低廉な材料を用いる必要が生
じた。シリコンゲイトの形成には少なくとも650℃以
上の熱処理が必要であるので、このような材料を基板と
することは適切ではなかった。
【0005】このような問題から、シリコンゲイトに代
えてアルミニウムゲイトを用いることが必要とされた。
この場合、純粋なアルミニウムを用いてもよいが、耐熱
性が極端に劣るために、通常はシリコンや銅、スカンジ
ウム(Sc)等の材料が微量添加される。それでも、ア
ルミニウムは耐熱性の点で問題があるので、例えば、イ
オン注入等の加速したイオンを利用したドーピング工程
の後の不純物の活性化には熱アニールを用いることはで
きず、レーザー照射のような光アニールが用いられた。
その際も、アルミニウムゲイトが光照射によって、ダメ
ージを受けないように照射する光の強度等は大きな制約
が課せられた。
【0006】鏡面を有するアルミニウム自体は紫外線か
ら赤外線まで、広い波長域にわたって、光を反射するの
であるが、例えば、フラッシュランプ・アニールでは、
光照射の持続時間が長いため、シリコン膜等に吸収され
た光によってシリコン膜が昇温し、それが熱伝導によっ
てアルミニウムに伝わり、アルミニウムが溶融・変形す
るので適切でなかった。レーザー・アニールでも、連続
発振のレーザー光を照射する方式でも同様の問題が生じ
た。極めて短いパルス発振のレーザーを照射する場合に
はシリコン膜に吸収された光はシリコン膜のアニールの
みに使用され、アルミニウムは昇温せず、利用すること
ができた。
【0007】図4に示すのは、上記の思想に基づいた薄
膜トランジスタの作製工程である。まず、基板401上
に下地絶縁膜402を堆積し、さらに、島状の結晶性半
導体領域403、404を形成する。そして、これを覆
って、ゲイト絶縁膜として機能する絶縁膜405を形成
する。(図4(A))
【0008】そして、アルミニウムを主成分とする材料
を用いてゲイト電極・配線406、407を形成する。
(図4(B)) 次に、ゲイト電極・配線406、407をマスクとし
て、イオン注入法、イオンドーピング法等の手段によっ
て、自己整合的に不純物(例えば、燐(P)や硼素
(B))を注入し、不純物領域408、409を形成す
る。ここでは、不純物領域408には燐が注入され、同
408には硼素が注入されるので、前者はN型、後者は
P型になるとする。(図4(C))
【0009】その後、上面からパルスレーザー光を照射
することによって不純物の導入された領域の活性化をお
こなう。(図4(D)) 最後に、層間絶縁物411を堆積し、各不純物領域にコ
ンタクトホールを形成して、これに接続する電極・配線
412〜416を形成して、薄膜トランジスタが完成す
る。(図4(E))
【0010】
【発明が解決しようする課題】しかしながら、上記に示
した方法では、不純物領域とチャネル形成領域(ゲイト
電極の直下の半導体領域で不純物領域に挟まれている部
分)の境界(例えば、図4(D)において、410で示
す)は工程上、十分な処理を受けていないので、電気的
に不安定であり、長時間の使用においてはリーク電流の
増大等の問題が生じ、信頼性が低下することが明らかに
なった。すなわち、工程から明らかなように、ゲイト電
極が形成された後は、不純物が導入されることも、レー
ザーが照射されることもないので、実質的に、チャネル
形成領域の結晶性は変化しない。
【0011】一方、チャネル形成領域に隣接する不純物
領域は、最初、チャネル形成領域と同じ結晶性を有して
いるが、不純物導入の過程で結晶性が破壊される。不純
物領域は後のレーザー照射工程によって回復されるが、
当初の結晶性と同じ状態を再現することは難しく、特に
不純物領域の中でも活性領域に接する部分は、レーザー
照射の際に影となる可能性が高く、十分な活性化がおこ
なえない。すなわち、不純物領域と活性領域の結晶性が
不連続であり、このためトラップ準位等が発生しやす
い。特に不純物の導入方法として高速イオンを照射する
方式を採用した場合には、不純物イオンが散乱によっ
て、ゲイト電極部の下に回り込み、その部分の結晶性を
破壊する。そして、このようなゲイト電極部の下の領域
はゲイト電極部が影となってレーザー等によって活性化
することが不可能であった。
【0012】ゲイト絶縁膜についても同様であった。す
なわち、チャネル形成領域の上のゲイト絶縁膜は初期の
状態を保っているのに対し、不純物領域上のゲイト絶縁
膜は不純物導入、レーザー照射等の工程によって大きく
変化し、その境界部分では多くのトラップ準位が発生し
た。
【0013】この問題点を解決する一つの方法は、裏面
からレーザー等の光照射をおこなって、活性化すること
である。この方法では、ゲイト配線が影とならないの
で、活性領域と不純物領域の境界も十分に活性化され
る。しかし、この場合には基板材料が光を透過すること
が必要であり、多くのガラス基板は300nm以下の紫
外光を透過することは難しいので、例えば、量産性に優
れたKrFエキシマーレーザー(波長248nm)は利
用できない。
【0014】本発明は、かかる問題点を顧みてなされた
ものであり、活性領域と不純物領域の結晶性の連続性を
達成することによって、信頼性の高い薄膜トランジスタ
を作製する方法を提唱し、さらに、このような薄膜トラ
ンジスタを集積化した高性能の薄膜半導体集積回路を得
ることを課題とする。
【0015】
【問題を解決するための手段】本発明は、熱アニール処
理、あるいは、レーザーもしくはフラッシュランプ等の
強力な光源より発せられる光エネルギーを照射する光ア
ニール処理によって、不純物領域およびゲイト絶縁膜に
加えてチャネル形成領域までをも活性化せしめることに
より、上記の問題を解決する。
【0016】本発明の基本的な構成は、以下のようなも
のである。まず、結晶性を有する島状の半導体領域上に
不純物領域を形成するためのマスクとして機能する材料
を形成したのち、これをマスクとしてイオンドーピング
等の手段により、ドーピング不純物を半導体被膜中に導
入する。マスクとして用いるべき材料としては、絶縁性
のものではポリイミド等の有機材料や酸化珪素、窒化珪
素等の珪素を含有するものが、また、導電性材料として
はアルミニウム、タンタル、チタン等の金属、窒化タン
タル、窒化チタン等の導電性金属窒化物が好ましい。半
導体領域とマスクが直接に接触することを避けたい場合
には、間に酸化珪素や窒化珪素の被膜を形成すればよ
い。
【0017】次に、このマスクを除去して、ゲイト絶縁
膜として機能する絶縁膜を形成する。その後、熱アニー
ルもしくは光アニール処理により、ドーピングされた不
純物の活性化のみならず、ゲイト絶縁膜とチャネル形成
領域の界面特性、チャネル形成領域と不純物領域の境界
の特性を改善せしめる。その後、アルミニウムを主成分
とするゲイト電極・配線を形成するものである。熱アニ
ール処理においては、アニール温度は650℃以下とす
る。また、光アニール処理において、レーザーを用いる
場合には、KrFレーザー(波長248nm)、XeC
lレーザー(308nm)、ArFレーザー(193n
m)、XeFレーザー(353nm)等の各種エキシマ
ーレーザーや、Nd:YAGレーザー(1064nm)
およびその第2、第3、第4高調波、炭酸ガスレーザ
ー、アルゴンイオンレーザー、銅蒸気レーザー等を用い
ればよい。
【0018】また、非コヒーレントな光源も低廉であり
利用しやすい。例えば、キセノンランプ、クリプトンア
ークランプ、ハロゲンランプ等である。これらの光処理
においては、半導体領域の上方からの照射だけでなく、
裏面からの照射も、上方と裏面の双方から照射すること
も可能である。また、これらの熱アニールあるいは光ア
ニール処理に際しては、ハロゲン元素を含有する雰囲気
(塩化水素、塩素、三塩化エチレン、フッ化水素、弗
素、三フッ化窒素等を含有する雰囲気)や酸化性の雰囲
気(酸素や各種酸化窒素、オゾン等を含有する雰囲気)
でおこなうと効果的である。
【0019】なお、ゲイト電極を形成する場合には、ゲ
イト電極と不純物領域との関係をオフセットゲイトとす
ることもオーバーラップゲイトとすることも任意であ
る。オフセットゲイトとすれば、TFTのリーク電流を
低減させることができる。ただし、オフセットゲイトの
場合はTFTをオンとしたときの電流が少ないので、動
作速度の点で不利であるので、通常はオフセットゲイト
が、アクティブマトリクス回路の画素のスイッチングT
FTやサンプリングTFTにのみ用い、その他の論理回
路は若干のオーバーラップゲイトとするとよい。オーバ
ーラップゲイトは寄生容量が存在するので高速動作では
不利であるが、アクティブマトリクス回路程度の駆動に
おいては問題はない。
【0020】なお、このようにして形成したゲイト電極
・配線の全部もしくは一部について、その上面および側
面を陽極酸化して、耐圧の高い酸化アルミニウム被膜を
形成すると、上部配線の短絡を防止することができる。
特に配線の交差の多い、アクティブマトリクス回路にお
いては、このように上面に陽極酸化被膜を形成すれば、
層間短絡を防止することができる。また、酸化アルミニ
ウムは誘電率が高いので、上部配線との間に容量(キャ
パシター)を形成することもできる。陽極酸化は、通
常、電解溶液中で電気化学的におこなわれるが、公知の
プラズマ陽極酸化法のように、減圧プラズマ雰囲気にお
いておこなってもよいことはいうまでもない。
【0021】
【作用】本発明では、ドーピングされた不純物の活性化
のための熱アニールや光アニールをおこなう際にはゲイ
ト電極・配線は形成されていないので、図4に示される
ような従来のセルフアライン的なドーピングに比較し
て、熱アニールや光アニールの許容範囲が広くなる。例
えば、従来の技術では使用できなかった熱アニールやフ
ラッシュランプアニールを利用できるようになる。ま
た、熱アニール処理においては、不純物領域、チャネル
形成領域、ゲイト絶縁膜が均等に加熱されるので、それ
らの境界部における不連続性は発生しない。同様に光ア
ニール処理の場合においても、ゲイト電極が存在しない
ので影によって不連続性が生じることもない。
【0022】また、光アニールや熱アニールをハロゲン
を含有する雰囲気もしくは酸化性の雰囲気でおこなう
と、特にゲイト絶縁膜や半導体領域中に残存する水素原
子を置換する効果が認められる。ゲイト絶縁膜やチャネ
ル形成領域では高い電界が発生し、その際に水素原子が
珪素−水素、あるいは酸素−水素という形で存在する
と、電界によって水素が離脱し、特性の経時変化をもた
らすこととなる。水素の代わりにハロゲン、特に弗素や
塩素が存在すると、珪素−ハロゲン、酸素−ハロゲンの
結合は非常に強いので、容易には離脱せず、特性が安定
する。
【0023】
【実施例】
〔実施例1〕 図1に本実施例を示す。本実施例は絶縁
基板上にアクティブマトリクス回路と、その駆動のため
のドライバー回路を形成する工程を示したものである。
基板101は、ガラス基板で、例えば、コーニング70
59等の無アルカリ硼珪酸ガラス基板である。これに下
地の酸化膜として酸化珪素膜102を堆積した。酸化珪
素膜の堆積方法は、例えば、スパッタ法や化学的気相成
長法(CVD法)を使用できる。ここでは、TEOS
(テトラ・エトキシ・シラン)と酸素を材料ガスとして
用いて、プラズマCVD法によって成膜をおこなった。
基板温度は200〜400℃とした。この下地酸化珪素
膜の厚さは、500〜2000Åとした。
【0024】次いで、アモルファスシリコン膜を堆積し
た。アモルファスシリコン膜の堆積方法としてはプラズ
マCVD法や減圧CVD法が用いられる。ここでは、モ
ノシラン(SiH4 )を材料ガスとして、プラズマCV
D法によってアモルファスシリコン膜を堆積した。アモ
ルファスシリコン膜の厚さは1000〜15000Åと
した。そして、この膜を600℃で72時間アニールす
ることで結晶化させた。このようにして得た結晶性シリ
コン膜をエッチングして、島状シリコン領域103他を
形成した。
【0025】その後、プラズマCVD法によって、全面
に窒化珪素膜を厚さ1000〜6000Å、例えば、3
000Å形成した。この厚さはドーピングの際にマスク
として機能するに十分な厚さが選択される。そして、こ
の窒化珪素膜をエッチングして、ドーピングのマスク1
04、105、106を形成した。そして、Nチャネル
型TFTを形成する領域103をフォトレジストのマス
ク107で覆った。
【0026】この状態でイオンドーピング法によって硼
素イオンのドーピングをおこなった。これは、ジボラン
(B2 6 )を水素で希釈したガスを放電させて得たイ
オンを高電圧で引き出して、基板に照射するものであ
る。イオンの加速電圧はシリコン領域の厚さによって変
更されるが、典型的にはシリコン領域が1000Åの場
合には、10〜30kVが適当である。本実施例では2
0kVとした。また、ドーズ量は1×1014〜6×10
15原子/cm2 、例えば、5×1014原子/cm2 とし
た。こうして、P型不純物領域108、109を形成し
た。なお、図で示した不純物領域の範囲は名目的なもの
で、実際にはイオンの散乱等によって回り込みがあるこ
とはいうまでもない。(図1(A))
【0027】同様に、フォトレジストマスク107を除
去した後、Pチャネル型TFTを形成する領域をフォト
レジストのマスク110で覆い、イオンドーピング法に
よって燐イオンのドーピングをおこなった。イオン源は
フォスフィン(PH3 )を水素で希釈したガスをもちい
た。イオンの加速電圧は、10〜30kV、例えば、2
0kVとした。また、ドーズ量は1×1014〜6×10
15原子/cm2 、例えば、5×1014原子/cm2 とし
た。こうして、N型不純物領域111を形成した。(図
1(B)))
【0028】次に、フォトレジストマスク110および
マスク104〜106を除去し、ゲイト絶縁膜として機
能する酸化珪素膜112を厚さ800〜1500Å、例
えば、1200Å形成した。ここではその作製方法は下
地酸化珪素膜102と同じ方法を採用した。そして、6
00℃で12〜48時間、例えば、24時間アニールす
ることによって、ドーピングされた不純物の活性化とゲ
イト絶縁膜とシリコン領域の界面特性の改善をおこなっ
た。(図1(C))
【0029】その後、スパッタ法によって厚さ3000
〜8000Å、例えば、5000Åのアルミニウム膜
(1〜5重量%のシリコンを含有する)を成膜し、これ
をエッチングして、アルミニウムゲイト電極・配線11
3、114、115、116を形成した。この際、ゲイ
ト電極・配線113、114は不純物領域111、10
8に対してオーバーラップとなるようにした。一方、ゲ
イト電極・配線115はオフセットとなるようにした。
また、ゲイト配線116は不純物領域上に形成されたた
め、TFTのゲイト電極としては機能せず、キャパシタ
ーの一方の電極として機能した。(図1(D))
【0030】さらにTEOSを材料ガスとしたプラズマ
CVD法によって層間絶縁物として酸化珪素膜117を
厚さ2000〜1000Å、例えば、5000Å形成
し、これにコンタクトホールを形成した。そして、金属
等の材料、例えば厚さ1000Åの窒化チタンと厚さ5
000Åのアルミニウムの多層膜を形成し、これをエッ
チングして電極・配線118〜123を不純物領域やゲ
イト配線に形成した。図ではシリコン領域上のゲイト電
極上にコンタクトが形成されている様子が示されている
が、実際には、シリコン領域以外のゲイト配線上にコン
タクトが形成される。(図1(E))
【0031】最後に、パッシベーション膜として厚さ2
000〜6000Å、例えば、3000Åの窒化珪素膜
124をプラズマCVD法によって形成し、これと酸化
珪素膜117をエッチングして、不純物領域109に対
してコンタクトホールを形成した。そして、透明導電膜
(例えば、インディウム錫酸化物膜)を形成し、これを
エッチングして、画素電極125を形成した。(図1
(F))
【0032】以上の工程によって、Nチャネル型TFT
126、Pチャネル型TFT127、128を形成する
ことができた。また、TFT127に隣接して容量12
9(これはゲイト絶縁膜112を誘電体とする)も形成
できた。本実施例では、TFT128はアクティブマト
リクス回路の画素のスイッチング素子あるいはサンプリ
ングTFTに用いられるTFTを表しており、TFT1
26、127はその他の論理回路に用いられるTFTを
表している。
【0033】図5は本実施例で示したTFTを用いて構
成されるアクティブマトリクス回路とそのドライバー回
路、その他の回路を基板504上に形成した場合のブロ
ック図を示す。本実施例で示したTFT126、127
は素のうちのX/Yデコーダー・ドライバーやCPU、
各種メモリーの論理回路に使用される。一方、TFT1
28はアクティブマトリクス回路の画素のスイッチング
TFT501やドライバー回路のサンプリングTFT、
各種メモリーのマトリクス素子として用いられる。ま
た、容量129はアクティブマトリクス回路の画素セル
502の補助容量503や、各種メモリー回路の記憶素
子い用いられる。
【0034】〔実施例2〕 図2に本実施例を示す。本
実施例はアモルファスシリコンの結晶化に際して結晶化
促進の触媒元素を添加する以外は、ドーピングの工程ま
では実施例1と同様であるので、図1(A)および
(B)を参照されたい。まず、実施例1と同様に下地酸
化膜を形成した基板上にアモルファスシリコン膜を厚さ
300〜1000Å、例えば、500Å成膜した。そし
て、表面に薄い酢酸ニッケル膜もしくはニッケル膜を形
成したのち、窒素もしくはアルゴン雰囲気において、5
00〜580℃で2〜8時間アニールすることにより、
アモルファスシリコンを結晶化せしめた。この際、ニッ
ケルは結晶化を促進する触媒として機能する。このよう
にして得た結晶性シリコン膜をエッチングして、島状シ
リコン領域を形成した。
【0035】その後、プラズマCVD法によって、全面
に酸化珪素膜を厚さ1000〜6000Å、例えば、3
000Å形成した。そして、この酸化珪素膜をエッチン
グして、ドーピングのマスクを形成した。そして、Nチ
ャネル型TFTを形成する領域をフォトレジストのマス
クで覆った。この状態でイオンドーピング法によって硼
素イオンのドーピングをおこなった。ドーピングガスと
して水素希釈したジボラン(B2 6 )を用いた。イオ
ンの加速電圧は、5〜30kV、例えば、10kVとし
た。また、ドーズ量は1×1014〜6×1015原子/c
2 、例えば、2×1014原子/cm2 とした。こうし
て、P型不純物領域202、203を形成した。
【0036】同様に、イオンドーピング法によって燐イ
オンのドーピングをおこなった。ドーピングガスは水素
希釈のフォスフィン(PH3 )をもちいた。イオンの加
速電圧は、5〜30kV、例えば、10kVとした。ま
た、ドーズ量は1×1014〜6×1015原子/cm2
例えば、5×1014原子/cm2 とした。こうして、N
型不純物領域201を形成した。
【0037】次に、マスク201〜203を除去し、ゲ
イト絶縁膜として機能する酸化珪素膜204を厚さ80
0〜1500Å、例えば、1200Å形成した。そし
て、KrFエキシマーレーザー(波長248nm)を照
射することによって、ドーピングされた不純物の活性化
とゲイト絶縁膜とシリコン領域の界面特性の改善をおこ
なった。レーザーのエネルギーとしては、250〜45
0mJ/cm2 、ショット数は2〜50ショットが適当
であった。また、レーザー照射時には、基板を250〜
550℃に加熱すると、より効果的に活性化できた。
【0038】エネルギー密度およびショット数はシリコ
ン膜に依存するので、用いるシリコン膜の密度、結晶化
度、ドーピング量等の特性に合わせて、最適なものを選
択すればよい。典型的には、燐がドープされたものでド
ーズ量が2×1014原子/cm2 、基板温度250℃、
レーザーエネルギー300mJ/cm2 で500〜10
00Ω/□のシート抵抗が得られた。なお、図から明ら
かなように本実施例では不純物領域と活性領域の境界も
レーザーによって照射されるので、従来の作製プロセス
(図4参照)で問題となった境界の部分の劣化による信
頼性の低下は著しく減少した。
【0039】なお、本実施例のようにニッケル等の触媒
元素を用いて結晶化をおこなうとアモルファスシリコン
状態のままの領域が取り残されることが観察されるので
あるが、上記のレーザー照射の工程によって、これらの
残留したアモルファスシリコン領域も完全に結晶化する
ことができた。(図2(A))
【0040】その後、スパッタ法によって厚さ3000
〜8000Å、例えば、5000Åのアルミニウム膜
(0.1〜0.5重量%のスカンジウムを含有する)を
成膜した。後の工程(多孔質陽極酸化物形成工程)にお
いて、アルミニウム膜とフォトレジストマスクとの密着
性を高めるために、厚さ100〜300Å程度の陽極酸
化膜をアルミニウム表面に形成してもよい。その場合は
アンモニアでpH=7前後に調整した1〜5%のクエン
酸のエチレングリコール溶液中に基板を浸し、アルミニ
ウム膜全体に5〜20Vの電圧を印加すればよい。
【0041】次に、これをエッチングして、アルミニウ
ムゲイト電極・配線205、206、207、208を
形成した。この際、ゲイト電極・配線205、206、
207は、いずれも不純物領域201、202、203
に対して、1μm程度のオーバーラップとなるようにし
た。また、ゲイト配線208は不純物領域上に形成され
たため、TFTのゲイト電極としては機能せず、キャパ
シターの一方の電極として機能した。また、この状態で
ゲイト電極205、206はゲイト電極207、208
とは完全に電気的に絶縁されている。なお、上記のパタ
ーニング・エッチング工程に用いたフォトレジストのマ
スク209、210、211、212はそのまま残して
おいた。(図2(B))
【0042】そして、ゲイト電極・配線207、208
に電解溶液中で電流を印加することによってゲイト電極
の側面に多孔質の陽極酸化物213、214を形成し
た。この陽極酸化工程は、3〜20%のクエン酸もしく
はショウ酸、燐酸、クロム酸、硫酸等の酸性の水溶液を
用いておこなった。この場合には、10〜30V程度の
低電圧で0.5μm以上、例えば、2μmの厚い陽極酸
化物を形成した。陽極酸化物の幅は陽極酸化時間に依存
した。この際、ゲイト電極・配線205、206には電
流が印加されなかったので陽極酸化はおこらなかった。
(図2(C))
【0043】この結果、当初、ゲイト電極205〜20
7は不純物領域に対して、いずれも1μm程度オーバー
ラップの状態であったのであるが、ゲイト電極207の
みが陽極酸化によって、その表面が2μm後退してしま
ったために、一転して、1μmのオフセット状態となっ
てしまった。このように、陽極酸化を利用することによ
って、安定してオフセット幅を制御することができる。
【0044】その後、フォトレジストのマスク209〜
212を剥離し、改めて、アクティブマトリクス回路以
外の領域をフォトレジスト215で覆った。そして、ゲ
イト電極・配線212、213に電流を通じて陽極酸化
をおこない、多孔質陽極酸化物213、214の内側と
ゲイト電極・配線207、208の上面に緻密な陽極酸
化物(酸化アルミニウム)被膜216、217を厚さ1
000〜2500Å形成した。陽極酸化は、アンモニア
でpH=7前後に調整した1〜5%のクエン酸のエチレ
ングリコール溶液中に基板を浸し、アクティブマトリク
ス回路の全てのゲイト配線を正極とし、印加する電圧を
1〜5V/分で昇圧することによっておこなった。
【0045】このようにして形成される陽極酸化物被膜
はバリヤ型陽極酸化物と賞され、耐圧に優れている。こ
のゲイト電極上の陽極酸化物は上部配線との短絡を防止
するためのものであるので、その目的に適切な厚さが選
択されればよい。なお、アクティブマトリクス回路領域
以外はフォトレジスト215でマスクされており、ま
た、アクティブマトリクス回路とは電気的に絶縁されて
いたため、陽極酸化はおこなわれなかった。(図2
(D))
【0046】その後、フォトレジスト215を除去し、
TEOSを材料ガスとしたプラズマCVD法によって層
間絶縁物として酸化珪素膜218を厚さ2000〜10
00Å、例えば、5000Å形成し、これにコンタクト
ホールを形成した。そして、厚さ5000Åのアルミニ
ウム膜を形成し、これをエッチングして電極・配線21
9〜224を不純物領域やゲイト配線に形成した。(図
2(E))
【0047】最後に、パッシベーション膜として厚さ2
000〜6000Å、例えば、3000Åの窒化珪素膜
225をプラズマCVD法によって形成し、これと酸化
珪素膜218をエッチングして、不純物領域203に対
してコンタクトホールを形成した。そして、透明導電膜
(例えば、インディウム錫酸化物膜)を形成し、これを
エッチングして、画素電極226を形成した。(図2
(F))
【0048】以上の工程によって、Nチャネル型TFT
227、Pチャネル型TFT228、229を形成する
ことができた。また、TFT229に隣接して容量23
0(これはゲイト絶縁膜204を誘電体とする)も形成
できた。本実施例では、TFT229はアクティブマト
リクス回路の画素のスイッチング素子あるいはサンプリ
ングTFTに用いられるTFTを表しており、TFT2
27、228はその他の論理回路に用いられるTFTを
表している。
【0049】〔実施例3〕 図3に本実施例を示す。ま
ず、基板(コーニング7059)上に下地の酸化珪素膜
を形成し、さらに、島状のアモルファスシリコン膜を厚
さ300〜1000Å、例えば、500Å成膜した。そ
して、レーザー照射によってアモルファスシリコン膜の
結晶化をおこなった。
【0050】レーザーはKrFエキシマーレーザー(波
長248nm、パルス幅20nsec)を使用し、レー
ザーのエネルギー密度は250〜450mJ/cm2
した。レーザー照射の際、基板は350〜450℃に加
熱した。レーザーのショット数は2〜10ショットとし
た。レーザーのエネルギー密度、ショット数、温度はア
モルファスシリコン膜の膜質に依存するので、膜質によ
って最適な値を選択すればよい。また、本実施例ではパ
ルスレーザーを用いたが、アルゴンイオンレーザーのご
とき連続発振レーザーを用いてもよい。このようにして
得た結晶性シリコン膜をエッチングして、島状シリコン
領域を形成した。
【0051】その後、プラズマCVD法によって、全面
に窒化珪素膜301を厚さ500Å堆積した。続いて、
同じくプラズマCVD法によって、全面に酸化珪素膜を
厚さ3000Å形成した。そして、この酸化珪素膜をエ
ッチングして、ドーピングのマスク302、303、3
04を形成した。さらに、Nチャネル型TFTを形成す
る領域をフォトレジストのマスク305で覆った。
【0052】この状態でイオンドーピング法によって硼
素イオンのドーピングをおこなった。ドーピングガスと
して水素希釈したジボラン(B2 6 )を用いた。イオ
ンの加速電圧は、10〜50kV、例えば、20kVと
した。窒化珪素膜301が存在する分だけ、加速電圧は
高くする必要がある。また、ドーズ量は1×1014〜6
×1015原子/cm2 、例えば、3×1015原子/cm
2 とした。こうして、P型不純物領域306、307を
形成した。(図3(A))
【0053】フォトレジストマスク305を除去した
後、再び、イオンドーピング法によって燐イオンのドー
ピングをおこなった。ドーピングガスは水素希釈のフォ
スフィン(PH3 )をもちいた。イオンの加速電圧は、
10〜50kV、例えば、20kVとした。また、ドー
ズ量は1×1014〜6×1015原子/cm2 、例えば、
1×1015原子/cm2 とした。この際には、燐は全面
に注入されたが、燐のドーズ量が先のドーピングの硼素
のドーズ量よりも小さいので、先に形成されたP型不純
物領域306、307の導電型は相変わらずP型であっ
た。こうして、N型不純物領域309を形成した。(図
3(B)))
【0054】次に、フォトレジストマスク308および
マスク302〜304、窒化珪素膜301を除去し、ゲ
イト絶縁膜として機能する酸化珪素膜310を厚さ80
0〜1500Å、例えば、1200Å形成した。そし
て、ハロゲンランプ光を瞬間的にを照射することによっ
て、ドーピングされた不純物の活性化とゲイト絶縁膜と
シリコン領域の界面特性の改善をおこなった。
【0055】ランプから放射される光の強度は、モニタ
ーの単結晶シリコンウェハー上の温度が800〜130
0℃、代表的には900〜1200℃の間にあるように
調整した。具体的には、シリコンウェハーに埋め込んだ
熱電対の温度をモニターして、これを赤外線の光源にフ
ィードバックさせた。昇温は、一定で速度は50〜20
0℃/秒、降温は自然冷却で20〜100℃であった。
【0056】特に真性または実質的に真性の非晶質珪素
は可視光、特に0.5μm未満の波長の光ではよく吸収
され、光を熱に変換できるが、本発明の光は0.5〜4
μmの波長の光を照射する。この波長は結晶化させた真
性または実質的に真性(燐またはホウ素が1017cm-3
以下)の珪素膜に対し、有効に光を吸収し、熱に変換で
きる。また、10μm以上の波長の遠赤外光はガラス基
板に吸収され、加熱されるが、4μm以下の波長が大部
分の場合はガラスの加熱が極めて少ない。すなわち、結
晶化された珪素膜をさらに結晶化させるには0.5〜4
μmの波長が有効である。
【0057】なお、図から明らかなように、本実施例で
は、基板の上下から光を照射したので従来の作製プロセ
ス(図4参照)で問題となった境界の部分の劣化による
信頼性の低下は著しく減少した。(図3(C)) その後、スパッタ法によって厚さ3000〜8000
Å、例えば、5000Åのアルミニウム膜(1〜5重量
%のスカンジウムを含有する)を成膜し、これをエッチ
ングして、アルミニウムゲイト電極・配線311、31
2、313、314を形成した。
【0058】この際、実施例2と同様に、アクティブマ
トリクス回路以外の領域をフォトレジスト315で覆っ
って、ゲイト電極・配線313、314に電流を通じて
陽極酸化をおこない、酸化アルミニウム被膜を厚さ10
00〜2500Å、ゲイト電極・配線313、314の
上面および側面にはバリヤ型の陽極酸化物被膜を形成し
た。
【0059】また、この際、ゲイト電極・配線311、
312は不純物領域309、306に対してオーバーラ
ップとなるようにした。一方、ゲイト電極・配線303
はオフセットとなるようにしたが、実施例2とは異なっ
て、不純物領域307の一方(画素電極を形成する方)
はオフセットとし、他方はオーバーラップとなるように
した。また、ゲイト配線314は不純物領域上に形成さ
れたため、TFTのゲイト電極としては機能せず、キャ
パシターの一方の電極として機能した。(図3(D))
【0060】その後、フォトレジスト315を除去し、
TEOSを材料ガスとしたプラズマCVD法によって層
間絶縁物として酸化珪素膜316を厚さ5000Å形成
し、これにコンタクトホールを形成した。そして、厚さ
5000Åのアルミニウム膜を形成し、これをエッチン
グして電極・配線317〜322を不純物領域やゲイト
配線に形成した。(図3(E))
【0061】最後に、パッシベーション膜として厚さ3
000Åの窒化珪素膜323をプラズマCVD法によっ
て形成し、これと酸化珪素膜316をエッチングして、
不純物領域307に対してコンタクトホールを形成し
た。そして、透明導電膜(例えば、インディウム錫酸化
物膜)を形成し、これをエッチングして、画素電極32
4を形成した。(図3(F))
【0062】以上の工程によって、Nチャネル型TFT
325、Pチャネル型TFT326、327を形成する
ことができた。また、TFT327に隣接して容量32
8(これはゲイト絶縁膜310を誘電体とする)も形成
できた。本実施例では、TFT327はアクティブマト
リクス回路の画素のスイッチング素子あるいはサンプリ
ングTFTに用いられるTFTを表しており、TFT3
25、326はその他の論理回路に用いられるTFTを
表している。
【0063】
【発明の効果】本発明によって、アルミニウムを主成分
とする材料によってゲイト電極・配線を構成する薄膜半
導体集積回路を形成することができた。本実施例による
TFTは650℃以下の低温プロセスによるものであり
ながら、信頼性に優れ、劣化の程度の少ないものであっ
た。具体的には、ソースを接地し、ドレインもしくはゲ
イトの一方もしくは双方に+20V以上、もしくは−2
0V以下の電位を加えた状態で10時間以上放置した場
合でもトランジスタの特性には大きな影響はなかった。
以上のように、本発明は工業上有益な発明である。
【図面の簡単な説明】
【図1】 本発明の実施例を示す。(実施例1参照)
【図2】 本発明の実施例を示す。(実施例2参照)
【図3】 本発明の実施例を示す。(実施例3参照)
【図4】 従来の技術の例を示す。
【図5】 本発明を用いた集積回路のブロック図を示
す。
【符号の説明】
101・・・・・・・・・・・ 基板 102・・・・・・・・・・・ 下地酸化膜 103・・・・・・・・・・・ 島状半導体領域 104、105、106・・・ ドーピングマスク 107・・・・・・・・・・・ フォトレジストのマス
ク 108、108・・・・・・・ P型不純物領域 110・・・・・・・・・・・ フォトレジストのマス
ク 111・・・・・・・・・・・ N型不純物領域 112・・・・・・・・・・・ ゲイト絶縁膜 113、114、115・・・ ゲイト電極 116・・・・・・・・・・・ ゲイト配線 117・・・・・・・・・・・ 層間絶縁物 118〜123・・・・・・・ 上部配線・電極 124・・・・・・・・・・・ パッシベーション膜 125・・・・・・・・・・・ 画素電極 126・・・・・・・・・・・ Nチャネル型TFT 127、128・・・・・・・ Pチャネル型TFT 129・・・・・・・・・・・ 容量
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 審査官 棚田 一也 (56)参考文献 特開 平3−201538(JP,A) 特開 平6−77252(JP,A) 特開 平5−21463(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 G02F 1/1368 H01L 21/205 H01L 21/336 H01L 29/40

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁表面上に島状の半導体領域を形成す
    る第1の工程と、 該半導体領域に、選択的に不純物を導入して不純物領域
    を形成する第2の工程と、 該半導体領域を覆って、絶縁膜を形成する第3の工程
    と、 該半導体領域および絶縁膜をアニール処理する第4の工
    程と、 該絶縁膜上にゲイト電極・配線を形成する第5の工程と
    を有することを特徴とする薄膜半導体集積回路の作製方
    法。
  2. 【請求項2】 絶縁表面上に第1および第2の島状の半
    導体領域を形成する第1の工程と、 該第1および第2の半導体領域に、選択的に不純物を導
    入して不純物領域を形成する第2の工程と、 該第1および第2の半導体領域を覆って、絶縁膜を形成
    する第3の工程と、 該第1および第2の半導体領域および絶縁膜をアニール
    処理する第4の工程と、 該絶縁膜上にゲイト電極・配線を形成する第5の工程と
    を有し、第1の半導体領域に形成されたゲイト電極は不
    純物領域と実質的にオーバーラップし、第2の半導体領
    域に形成されたゲイト電極は不純物領域と重ならない部
    分があることを特徴とする薄膜半導体集積回路の作製方
    法。
  3. 【請求項3】 絶縁表面上に第1および第2の島状の半
    導体領域を形成する第1の工程と、 該第1の半導体領域にN型もしくはP型のいずれかの導
    電型の不純物領域を形成する第2の工程と該第2の半導
    体領域に第1の工程で形成された不純物領域の導電型と
    は逆の導電型の不純物領域を形成する第3の工程と、 該第1および第2の半導体領域をアニール処理する第4
    の工程と、 該絶縁膜上にゲイト電極・配線を形成する第5の工程と
    を有し、該第1および第2の半導体領域に形成されたゲ
    イト電極は不純物領域と実質的にオーバーラップするこ
    とを特徴とする薄膜半導体集積回路の作製方法。
  4. 【請求項4】 請求項1乃至3において、第4の工程の
    アニール処理は、650℃以下の熱アニール処理である
    ことを特徴とする薄膜半導体集積回路の作製方法。
  5. 【請求項5】 請求項1乃至3において、第4の工程の
    アニール処理は、レーザー光もしくはそれと同等な強光
    を照射する光アニール処理であることを特徴とする薄膜
    半導体集積回路の作製方法。
  6. 【請求項6】 請求項1乃至3において、第4の工程の
    アニール処理は、ハロゲンを含有する雰囲気にておこな
    われることを特徴とする薄膜半導体集積回路の作製方
    法。
  7. 【請求項7】 請求項1乃至3において、第1の工程と
    第2の工程の間に、窒化珪素を主成分とする被膜を該半
    導体領域を覆って形成する工程を有することを特徴とす
    る薄膜半導体集積回路の作製方法。
  8. 【請求項8】 請求項1乃至3において、該半導体領域
    は窒化珪素を主成分とする被膜上に形成されることを特
    徴とする薄膜半導体集積回路の作製方法。
  9. 【請求項9】 請求項2において、第5の工程の後、第
    2の半導体領域に形成されたゲイト電極・配線の側面お
    よび上面が陽極酸化されることによって、表面に酸化物
    被膜が形成される工程を有することを特徴とする薄膜半
    導体集積回路の作製方法。
JP14537894A 1994-06-02 1994-06-02 薄膜半導体集積回路の作製方法 Expired - Lifetime JP3117872B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14537894A JP3117872B2 (ja) 1994-06-02 1994-06-02 薄膜半導体集積回路の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14537894A JP3117872B2 (ja) 1994-06-02 1994-06-02 薄膜半導体集積回路の作製方法

Publications (2)

Publication Number Publication Date
JPH07335897A JPH07335897A (ja) 1995-12-22
JP3117872B2 true JP3117872B2 (ja) 2000-12-18

Family

ID=15383858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14537894A Expired - Lifetime JP3117872B2 (ja) 1994-06-02 1994-06-02 薄膜半導体集積回路の作製方法

Country Status (1)

Country Link
JP (1) JP3117872B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4086925B2 (ja) 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
US6559052B2 (en) * 2000-07-07 2003-05-06 Applied Materials, Inc. Deposition of amorphous silicon films by high density plasma HDP-CVD at low temperatures
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JPH07335897A (ja) 1995-12-22

Similar Documents

Publication Publication Date Title
US6417057B1 (en) Method of forming a semiconductor device having a TFT utilizing optical annealing before a gate electrode is formed
US7408233B2 (en) Semiconductor device having N-channel thin film transistor with LDD regions and P-channel thin film transistor with LDD region
KR100320789B1 (ko) 반도체장치
US20110068339A1 (en) Semiconductor device and method for manufacturing the same
JPH07106594A (ja) 半導体装置およびその作製方法
JPH06296023A (ja) 薄膜状半導体装置およびその作製方法
JP3117872B2 (ja) 薄膜半導体集積回路の作製方法
JP2001189462A (ja) 半導体装置の作製方法
JP3431653B2 (ja) Mis型半導体装置の作製方法
JP3695573B2 (ja) 半導体装置の作製方法
JP3612486B2 (ja) 半導体装置の作製方法
JP4000118B2 (ja) 半導体装置の作製方法
JP3226655B2 (ja) 薄膜トランジスタの作製方法
JP3695572B2 (ja) 半導体装置の作製方法
KR0185822B1 (ko) 반도체장치
JP3352974B2 (ja) Mis型半導体装置
JP3357321B2 (ja) 半導体装置の作製方法
JP3431857B2 (ja) 半導体装置の作製方法
JP3383280B2 (ja) 半導体装置の作製方法
JP3360057B2 (ja) 半導体装置
JP2000058858A (ja) Mis型半導体装置
JP2000068522A (ja) Mis型半導体装置
JP2000332261A (ja) 半導体装置
JP2003158272A (ja) 半導体装置
JPH09181329A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081006

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081006

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term