JP2004235655A - 半導体装置の作製方法 - Google Patents

Abstract

【課題】 ゲイト電極・配線、キャパシタ用電極、画素電極等が形成された半導体装置を作製することを目的とする。
【解決手段】 前記ゲイト電極は、不純物領域の一方と重なり、前記不純物領域の他方と重ならず、前記キャパシタ用電極は、前記不純物領域の他方と重なり、前記キャパシタ用電極、前記ゲート絶縁膜及び前記不純物領域の他方によって、前記画素電極に電気的に接続される容量が形成される。
【選択図】 図３

Description

本発明は、絶縁表面上に形成された薄膜トランジスタを有する半導体装置の作製方法に関する。本発明において、絶縁表面とは、絶縁基板や、その上に形成された絶縁被膜、あるいは半導体や金属材料上に形成された絶縁被膜のことである。本発明は特に、アルミニウムを主成分とする金属材料をゲイト電極・配線材料として用いた集積回路で、液晶ディスプレー等に用いられるアクティブマトリクス回路等の半導体装置の作製方法に関する。

従来、薄膜トランジスタ（ＴＦＴ）は、単結晶半導体集積回路技術を援用して、自己整合法（セルフアライン法）を用いて作製されてきた。この方法は半導体被膜上にゲイト絶縁膜を介してゲイト電極を形成し、このゲイト電極をマスクとして、前記半導体被膜中に不純物を導入するものである。不純物を導入する手段としては、熱拡散法、イオン注入法、プラズマドーピング法、レーザードーピング法が用いられる。

従来、ＴＦＴはゲイト電極材料として、単結晶半導体集積回路技術を援用して、ドーピングによって導電率を高めたシリコンを用いていた。これは耐熱性が高く、高温処理をおこなう場合には理想的な材料であった。しかしながら、近年になると、シリコンゲイトを用いることが適切でないことが明らかになった。
第１は、導電率が低いということである。これは、それまで比較的、小さな面積のデバイスにおいては目立たなかったが、液晶ディスプレーが大型化するにつれて、アクティブマトリクス回路も大型化し、しかも、デザインルール（ゲイト配線の幅）が据え置かれたために、顕著になった。

第２は基板材料に関連する問題で、デバイスの大型化に伴って、用いられる基板材料が石英やシリコンウェハーのような耐熱性の高い高価な材料ではなく、コーニング社の７０５９番ガラスやＮＨテクノグラス社のＮＡ−３５、ＮＡ−４５等の硼珪酸ガラスのように、安価だが耐熱性に劣る低廉な材料を用いる必要が生じた。シリコンゲイトの形成には少なくとも６５０℃以上の熱処理が必要であるので、このような材料を基板とすることは適切ではなかった。

このような問題から、シリコンゲイトに代えてアルミニウムゲイトを用いることが必要とされた。この場合、純粋なアルミニウムを用いてもよいが、耐熱性が極端に劣るために、通常はシリコンや銅、スカンジウム（Ｓｃ）等の材料が微量添加される。それでも、アルミニウムは耐熱性の点で問題があるので、例えば、イオン注入等の加速したイオンを利用したドーピング工程の後の不純物の活性化には熱アニールを用いることはできず、レーザー照射のような光アニールが用いられた。その際も、アルミニウムゲイトが光照射によって、ダメージを受けないように照射する光の強度等は大きな制約が課せられた。

鏡面を有するアルミニウム自体は紫外線から赤外線まで、広い波長域にわたって、光を反射するのであるが、例えば、フラッシュランプ・アニールでは、光照射の持続時間が長いため、シリコン膜等に吸収された光によってシリコン膜が昇温し、それが熱伝導によってアルミニウムに伝わり、アルミニウムが溶融・変形するので適切でなかった。レーザー・アニールでも、連続発振のレーザー光を照射する方式でも同様の問題が生じた。極めて短いパルス発振のレーザーを照射する場合にはシリコン膜に吸収された光はシリコン膜のアニールのみに使用され、アルミニウムは昇温せず、利用することができた。

図４に示すのは、上記の思想に基づいたアルミニウムゲイトを有する薄膜トランジスタの作製工程である。まず、基板４０１上に下地絶縁膜４０２を堆積し、さらに、島状の結晶性半導体領域４０３、４０４を形成する。そして、これを覆って、ゲイト絶縁膜として機能する絶縁膜４０５を形成する。（図４（Ａ））

そして、アルミニウムを主成分とする材料を用いてゲイト電極・配線４０６、４０７を形成する。（図４（Ｂ））
次に、ゲイト電極・配線４０６、４０７をマスクとして、イオン注入法、イオンドーピング法等の手段によって、自己整合的に不純物（例えば、燐（Ｐ）や硼素（Ｂ））を注入し、不純物領域４０８、４０９を形成する。ここでは、不純物領域４０８には燐が注入され、同４０８には硼素が注入されるので、前者はＮ型、後者はＰ型になるとする。（図４（Ｃ））

その後、上面からパルスレーザー光を照射することによって不純物の導入された領域の活性化をおこなう。（図４（Ｄ））
最後に、層間絶縁物４１１を堆積し、各不純物領域にコンタクトホールを形成して、これに接続する電極・配線４１２〜４１６を形成して、薄膜トランジスタが完成する。（図４（Ｅ））

しかしながら、上記に示した方法では、不純物領域とチャネル形成領域（ゲイト電極の直下の半導体領域で不純物領域に挟まれている部分）の境界（例えば、図４（Ｄ）において、４１０で示す）は工程上、十分な処理を受けていないので、電気的に不安定であり、長時間の使用においてはリーク電流の増大等の問題が生じ、信頼性が低下することが明らかになった。
すなわち、工程から明らかなように、ゲイト電極が形成された後は、不純物が導入されることも、レーザーが照射されることもないので、実質的に、チャネル形成領域の結晶性は変化しない。

一方、チャネル形成領域に隣接する不純物領域は、最初、チャネル形成領域と同じ結晶性を有しているが、不純物導入の過程で結晶性が破壊される。不純物領域は後のレーザー照射工程によって回復されるが、当初の結晶性と同じ状態を再現することは難しく、特に不純物領域の中でも活性領域に接する部分は、レーザー照射の際に影となる可能性が高く、十分な活性化がおこなえない。すなわち、不純物領域と活性領域の結晶性が不連続であり、このためトラップ準位等が発生しやすい。特に不純物の導入方法として高速イオンを照射する方式を採用した場合には、不純物イオンが散乱によって、ゲイト電極部の下に回り込み、その部分の結晶性を破壊する。そして、このようなゲイト電極部の下の領域はゲイト電極部が影となってレーザー等によって活性化することが不可能であった。

ゲイト絶縁膜についても同様であった。すなわち、チャネル形成領域の上のゲイト絶縁膜は初期の状態を保っているのに対し、不純物領域上のゲイト絶縁膜は不純物導入、レーザー照射等の工程によって大きく変化し、その境界部分では多くのトラップ準位が発生した。

この問題点を解決する一つの方法は、裏面からレーザー等の光照射をおこなって、活性化することである。この方法では、ゲイト配線が影とならないので、活性領域と不純物領域の境界も十分に活性化される。しかし、この場合には基板材料が光を透過することが必要であり、多くのガラス基板は３００ｎｍ以下の紫外光を透過することは難しいので、例えば、量産性に優れたＫｒＦエキシマーレーザー（波長２４８ｎｍ）は利用できない。

また、このようなレーザー照射の工程においては、アルミニウムが瞬間的ではあるにせよ、高温に加熱されることにより、アルミニウム結晶の異常成長（ヒロック）が発生した。特に垂直方向への異常成長は上部配線とのショートの原因となった。
この他に、不純物のドーピング法としてイオンドーピング法を用いる場合には別の問題があった。イオンドーピング法とは、ドーピングすべき不純物を含む気体（例えば、燐であればフォスフィン（ＰＨ₃ ）、硼素であればジボラン（Ｂ₂ Ｈ₆ ））を放電させて、発生したイオンを高い電圧で引き出して照射する方法である。

この方法はイオン注入法に比較すると簡便な方法で、大面積処理に向いているが、質量を分離しないので、さまざまなイオンが照射されることとなる。特に、水素イオンは、原子状、分子状あわせて非常に多量に照射される。このような水素イオンはゲイト電極近傍（図４の領域４１０の上方のゲイト絶縁膜）のゲイト絶縁膜中に存在すると電圧印加によって特性の変動をもたらした。特に、図４の方法ではゲイト絶縁膜に注入された水素を十分に離脱せしめる処置をおこなえないということが問題であった。

本発明は、かかる問題点を顧みてなされたものであり、活性領域と不純物領域の結晶性の連続性を達成することによって、信頼性の高い薄膜トランジスタを作製する方法を提唱し、さらに、このような薄膜トランジスタを集積化した高性能の半導体装置の作製方法を提唱することを課題とする。

本発明の代表的な構成は、
「絶縁表面上に半導体膜を形成し、
不純物をドープし、前記半導体領域に一対の不純物領域を形成し、
前記半導体領域上にゲート絶縁膜を形成し、
前記一対の不純物領域を活性化し、
前記ゲート絶縁膜を介して、前記半導体領域上にゲート電極及びキャパシタ用電極を形成し、
前記ゲート電極および前記キャパシタ用電極上に第１の層間絶縁膜を形成し、 前記第１の層間絶縁膜上に、前記不純物領域の一方に電気的に接続される電極又は配線を形成し、
前記電極又は配線上に第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜上に、前記不純物領域の他方に電気的に接続される画素電極を形成する半導体装置の作製方法であって、
前記ゲート電極は、前記不純物領域の一方と重なり、前記不純物領域の他方と重ならず、
前記キャパシタ用電極は、前記不純物領域の他方と重なり、前記キャパシタ用電極、前記ゲート絶縁膜及び前記不純物領域の他方によって、前記画素電極に電気的に接続される容量が形成されることを特徴とする半導体装置の作製方法。」である。
また、本発明は、熱アニール処理、あるいは、レーザーもしくはフラッシュランプ等の強力な光源より発せられる光エネルギーを照射する光アニール処理によって、不純物領域およびゲイト絶縁膜に加えてチャネル形成領域までをも活性化せしめることにより、上記の問題を解決する。

本発明の基本的な構成は、以下のようなものである。まず、結晶性を有する島状の半導体領域上に不純物領域を形成するためのマスクとして機能する材料を形成したのち、これをマスクとしてイオンドーピング等の手段により、ドーピング不純物を半導体被膜中に導入する。マスクとして用いるべき材料としては、絶縁性のものではポリイミド等の有機材料や酸化珪素、窒化珪素等の珪素を含有するものが、また、導電性材料としてはアルミニウム、タンタル、チタン等の金属、窒化タンタル、窒化チタン等の導電性金属窒化物が好ましい。半導体領域とマスクが直接に接触することを避けたい場合には、間に酸化珪素や窒化珪素の被膜を形成すればよい。

次に、このマスクを除去して、ゲイト絶縁膜として機能する絶縁膜を形成する。その後、熱アニールもしくは光アニール処理により、ドーピングされた不純物の活性化のみならず、ゲイト絶縁膜とチャネル形成領域の界面特性、チャネル形成領域と不純物領域の境界の特性を改善せしめる。この際には、光アニール単独、もしくは熱アニール単独でも、光アニールと熱アニールを併用してもよい。
熱アニール処理においては、アニール温度は６５０℃以下とする。また、光アニール処理において、レーザーを用いる場合には、ＫｒＦレーザー（波長２４８ｎｍ）、ＸｅＣｌレーザー（３０８ｎｍ）、ＡｒＦレーザー（１９３ｎｍ）、ＸｅＦレーザー（３５３ｎｍ）等の各種エキシマーレーザーや、Ｎｄ：ＹＡＧレーザー（１０６４ｎｍ）およびその第２、第３、第４高調波、炭酸ガスレーザー、アルゴンイオンレーザー、銅蒸気レーザー等を用いればよい。

また、非コヒーレントな光源も低廉であり利用しやすい。例えば、キセノンランプ、クリプトンアークランプ、ハロゲンランプ等である。これらの光処理においては、半導体領域の上方からの照射だけでなく、裏面からの照射も、上方と裏面の双方から照射することも可能である。
また、これらの熱アニールあるいは光アニール処理に際しては、ハロゲン元素を含有する雰囲気（塩化水素、塩素、三塩化エチレン、フッ化水素、弗素、三フッ化窒素等を含有する雰囲気）や酸化性の雰囲気（酸素や各種酸化窒素、オゾン等を含有する雰囲気）でおこなうと効果的である。

なお、ゲイト電極を形成する場合には、ゲイト電極と不純物領域との関係をオフセットゲイトとすることもオーバーラップゲイトとすることも任意である。オフセットゲイトとすれば、ＴＦＴのリーク電流を低減させることができる。ただし、オフセットゲイトの場合はＴＦＴをオンとしたときの電流が少ないので、動作速度の点で不利であるので、通常はオフセットゲイトが、アクティブマトリクス回路の画素のスイッチングＴＦＴやサンプリングＴＦＴにのみ用い、その他の論理回路は若干のオーバーラップゲイトとするとよい。オーバーラップゲイトは寄生容量が存在するので高速動作では不利であるが、アクティブマトリクス回路程度の駆動においては問題はない。

なお、このようにして形成したゲイト電極・配線の全部もしくは一部について、その上面および側面を陽極酸化して、耐圧の高い酸化アルミニウム被膜を形成すると、上部配線との短絡を防止することができる。特に配線の交差の多い、アクティブマトリクス回路においては、このように上面に陽極酸化被膜を形成すれば、層間短絡を防止することができる。また、酸化アルミニウムは誘電率が高いので、上部配線との間に容量（キャパシター）を形成することもできる。陽極酸化は、通常、電解溶液中で電気化学的におこなわれるが、公知のプラズマ陽極酸化法のように、減圧プラズマ雰囲気においておこなってもよいことはいうまでもない。

本発明では、ドーピングされた不純物の活性化のための熱アニールや光アニールをおこなう際にはゲイト電極・配線は形成されていないので、図４に示されるような従来のセルフアライン的なドーピングに比較して、熱アニールや光アニールの許容範囲が広くなる。例えば、従来の技術では使用できなかった熱アニールやフラッシュランプアニールを利用できるようになる。
また、熱アニール処理においては、不純物領域、チャネル形成領域、ゲイト絶縁膜が均等に加熱されるので、それらの境界部における不連続性は発生しない。同様に光アニール処理の場合においても、ゲイト電極が存在しないので影によって不連続性が生じることもない。

また、光アニールや熱アニールをハロゲンを含有する雰囲気もしくは酸化性の雰囲気でおこなうと、特にゲイト絶縁膜や半導体領域中に残存する水素原子を置換する効果が認められる。ゲイト絶縁膜やチャネル形成領域では高い電界が発生し、その際に水素原子が珪素−水素、あるいは酸素−水素という形で存在すると、電界によって水素が離脱し、特性の経時変化をもたらすこととなる。水素の代わりにハロゲン、特に弗素や塩素が存在すると、珪素−ハロゲン、酸素−ハロゲンの結合は非常に強いので、容易には離脱せず、特性が安定する。

加えて、不純物のドーピング手段としてイオンドーピング法を用いる場合には、ゲイト絶縁膜を有しない状態でイオンドーピングをおこなうため、ゲイト絶縁膜に水素イオンが注入されることがなく、極めて安定な特性が得られる。
さらに、交差部を有する回路においては、ゲイト電極の上面および側面を陽極酸化すれば、ヒロックの発生による上部配線とのショートも防止できる。特に、電気的に耐圧の高い陽極酸化物被膜が得られるということがアルミニウムの特徴であり、従来のシリコンゲイトでは達成しえなかった特色である。

本発明によって、アルミニウムを主成分とする材料であってもゲイト電極・配線を構成する不良の少ない半導体装置の作製方法を形成することができた。以下の実施例によるＴＦＴは６５０℃以下の低温プロセスによるものでありながら、信頼性に優れ、劣化の程度の少ないものであった。具体的には、ソースを接地し、ドレインもしくはゲイトの一方もしくは双方に＋２０Ｖ以上、もしくは−２０Ｖ以下の電位を加えた状態で１０時間以上放置した場合でもトランジスタの特性には大きな影響はなかった。以上のように、本発明は工業上有益な発明である。

〔実施例１〕
図１に本実施例を示す。本実施例は絶縁基板上に交差部を有する薄膜トランジスタ回路を形成する工程を示したものである。基板１０１は、ガラス基板で、例えば、コーニング７０５９等の無アルカリ硼珪酸ガラス基板である。これに下地の酸化膜として酸化珪素膜１０２を堆積した。酸化珪素膜の堆積方法は、例えば、スパッタ法や化学的気相成長法（ＣＶＤ法）を使用できる。ここでは、ＴＥＯＳ（テトラ・エトキシ・シラン）と酸素を材料ガスとして用いて、プラズマＣＶＤ法によって成膜をおこなった。基板温度は２００〜４００℃とした。この下地酸化珪素膜の厚さは、５００〜２０００Åとした。

次いで、アモルファスシリコン膜を堆積した。アモルファスシリコン膜の堆積方法としてはプラズマＣＶＤ法や減圧ＣＶＤ法が用いられる。ここでは、モノシラン（ＳｉＨ₄ ）を材料ガスとして、プラズマＣＶＤ法によってアモルファスシリコン膜を堆積した。アモルファスシリコン膜の厚さは１０００〜１５０００Åとした。そして、この膜を６００℃で７２時間アニールすることで結晶化させた。このようにして得た結晶性シリコン膜をエッチングして、島状シリコン領域１０３を形成した。

その後、プラズマＣＶＤ法によって、全面に窒化珪素膜を厚さ１０００〜６０００Å、例えば、３０００Å形成した。この厚さはドーピングの際にマスクとして機能するに十分な厚さが選択される。そして、この窒化珪素膜をエッチングして、ドーピングのマスク１０４を形成した。（図１（Ａ））

この状態でイオンドーピング法によって硼素イオンのドーピングをおこなった。これは、ジボラン（Ｂ₂ Ｈ₆ ）を水素で希釈したガスを放電させて得たイオンを高電圧で引き出して、基板に照射するものである。イオンの加速電圧はシリコン領域の厚さによって変更されるが、典型的にはシリコン領域が１０００Åの場合には、１０〜３０ｋＶが適当である。本実施例では２０ｋＶとした。また、ドーズ量は１×１０¹⁴〜６×１０¹⁵原子／ｃｍ² 、例えば、５×１０¹⁴原子／ｃｍ² とした。こうして、Ｐ型不純物領域１０５を形成した。なお、図で示した不純物領域の範囲は名目的なもので、実際にはイオンの散乱等によって回り込みがあることはいうまでもない。（図１（Ｂ））

次に、フォトレジストマスク１０４を除去し、ゲイト絶縁膜として機能する酸化珪素膜１０６を厚さ８００〜１５００Å、例えば、１２００Å形成した。ここではその作製方法は下地酸化珪素膜１０２と同じ方法を採用した。そして、６００℃で１２〜４８時間、例えば、２４時間アニールすることによって、ドーピングされた不純物の活性化とゲイト絶縁膜とシリコン領域の界面特性の改善をおこなった。なお、この工程においてゲイト絶縁膜１０６から過剰な水素を離脱せしめることができた。（図１（Ｃ））

その後、スパッタ法によって厚さ３０００〜８０００Å、例えば、５０００Åのアルミニウム膜（１〜５重量％のシリコンを含有する）を成膜し、これをエッチングして、アルミニウムゲイト電極・配線１０７、１０８、１０９を形成した。この際、ゲイト電極１０８はオフセットとなるようにした。オフセットの幅ｘは０．３〜２μｍとした。また、ゲイト配線１０９は不純物領域上に形成されたため、ＴＦＴのゲイト電極としては機能せず、キャパシターの一方の電極として機能した。さらに、ゲイト配線１０７は他のゲイト電極・配線１０８、１０９と電気的につながっていた。（図１（Ｄ））

そして、ゲイト電極・配線１０７〜１０９に電流を通じて陽極酸化をおこない、その状面および側面に緻密な陽極酸化物（酸化アルミニウム）被膜１１０、１１１、１１２を厚さ１０００〜２５００Å形成した。陽極酸化は、アンモニアでｐＨ＝７前後に調整した１〜５％のクエン酸のエチレングリコール溶液中に基板を浸し、アクティブマトリクス回路の全てのゲイト配線を正極とし、印加する電圧を１〜５Ｖ／分で昇圧することによっておこなった。

このようにして形成される陽極酸化物被膜はバリヤ型陽極酸化物と称され、耐圧に優れている。耐圧としては、最高印加電圧の８０％が保証される。このゲイト電極上の陽極酸化物は上部配線との短絡を防止するためのものであるので、その目的に適切な厚さが選択されればよい。なお、この陽極酸化の工程によって、ゲイト電極の側面が後退するので、オフセット幅はやや拡がり、ｙ（＞ｘ）となる。（図１（Ｅ））

その後、ＴＥＯＳを材料ガスとしたプラズマＣＶＤ法によって層間絶縁物として酸化珪素膜１１３を厚さ２０００〜１００００Å、例えば、５０００Å形成し、これにコンタクトホールを形成した。そして、金属等の材料、例えば厚さ１０００Åの窒化チタンと厚さ５０００Åのアルミニウムの多層膜を形成し、これをエッチングして電極・配線１１４を不純物領域に形成した。上部配線１１４は図に示すようにゲイト配線１０７と交差した。しかしながら、交差部１１５は層間絶縁物１１３に加えて、陽極酸化物１１０も存在するため上下ショート等の不良は抑制された。（図１（Ｆ））

最後に、パッシベーション膜として厚さ２０００〜６０００Å、例えば、３０００Åの窒化珪素膜１１６をプラズマＣＶＤ法によって形成し、これと酸化珪素膜１１３をエッチングして、不純物領域１０５に対してコンタクトホールを形成した。そして、透明導電膜（例えば、インディウム錫酸化物膜）を形成し、これをエッチングして、画素電極１１７を形成した。（図１（Ｇ））

以上の工程によって、オフセットゲイト構造のＰチャネル型ＴＦＴ１１８を形成することができた。また、ＴＦＴ１１８に隣接して容量１１９（これはゲイト絶縁膜１０６を誘電体とする）も形成できた。本実施例では、ＴＦＴ１１８はアクティブマトリクス回路の画素のスイッチング素子あるいはサンプリングＴＦＴに用いられるＴＦＴを表している。
〔実施例２〕

図２に本実施例を示す。本実施例はアモルファスシリコンの結晶化に際して結晶化促進の触媒元素を添加する以外は、ドーピングの工程までは実施例１と同様であるので、ドーピング工程までの工程に関しては、図１（Ａ）および（Ｂ）を参照されたい。
まず、実施例１と同様に下地酸化膜を形成した基板上にアモルファスシリコン膜を厚さ３００〜１０００Å、例えば、５００Å成膜した。そして、表面に薄い酢酸ニッケル膜もしくはニッケル膜を形成したのち、窒素もしくはアルゴン雰囲気において、５００〜５８０℃で２〜８時間アニールすることにより、アモルファスシリコンを結晶化せしめた。この際、ニッケルは結晶化を促進する触媒として機能する。このようにして得た結晶性シリコン膜をエッチングして、島状シリコン領域を形成した。

その後、プラズマＣＶＤ法によって、全面に酸化珪素膜を厚さ１０００〜６０００Å、例えば、３０００Å形成した。そして、この酸化珪素膜をエッチングして、ドーピングのマスクを形成した。そして、Ｎチャネル型ＴＦＴを形成する領域をフォトレジストのマスクで覆った。
この状態でイオンドーピング法によって硼素イオンのドーピングをおこなった。ドーピングガスとして水素希釈したジボラン（Ｂ₂ Ｈ₆ ）を用いた。イオンの加速電圧は、５〜３０ｋＶ、例えば、１０ｋＶとした。また、ドーズ量は１×１０¹⁴〜６×１０¹⁵原子／ｃｍ² 、例えば、２×１０¹⁴原子／ｃｍ² とした。こうして、Ｐ型不純物領域２０２、２０３を形成した。

同様に、イオンドーピング法によって燐イオンのドーピングをおこなった。ドーピングガスは水素希釈のフォスフィン（ＰＨ₃ ）をもちいた。イオンの加速電圧は、５〜３０ｋＶ、例えば、１０ｋＶとした。また、ドーズ量は１×１０¹⁴〜６×１０¹⁵原子／ｃｍ² 、例えば、５×１０¹⁴原子／ｃｍ² とした。こうして、Ｎ型不純物領域２０１を形成した。

次に、マスク２０１〜２０３を除去し、ゲイト絶縁膜として機能する酸化珪素膜２０４を厚さ８００〜１５００Å、例えば、１２００Å形成した。そして、ＫｒＦエキシマーレーザー（波長２４８ｎｍ）を照射することによって、ドーピングされた不純物の活性化とゲイト絶縁膜とシリコン領域の界面特性の改善をおこなった。レーザーのエネルギーとしては、２５０〜４５０ｍＪ／ｃｍ² 、ショット数は２〜５０ショットが適当であった。また、レーザー照射時には、基板を２５０〜５５０℃に加熱すると、より効果的に活性化できた。

エネルギー密度およびショット数はシリコン膜に依存するので、用いるシリコン膜の密度、結晶化度、ドーピング量等の特性に合わせて、最適なものを選択すればよい。典型的には、燐がドープされたものでドーズ量が２×１０¹⁴原子／ｃｍ² 、基板温度２５０℃、レーザーエネルギー３００ｍＪ／ｃｍ² で５００〜１０００Ω／□のシート抵抗が得られた。なお、図から明らかなように本実施例では不純物領域と活性領域の境界もレーザーによって照射されるので、従来の作製プロセス（図４参照）で問題となった境界の部分の劣化による信頼性の低下は著しく減少した。

なお、本実施例のようにニッケル等の触媒元素を用いて結晶化をおこなうとアモルファスシリコン状態のままの領域が取り残されることが観察されるのであるが、上記のレーザー照射の工程によって、これらの残留したアモルファスシリコン領域も完全に結晶化することができた。
また、本実施例において、ゲイト絶縁膜はイオンドーピング工程の後で成膜されるため、ゲイト絶縁膜に過剰な水素が含まれることはなく、また、過剰な水素が存在した場合は上記のレーザー照射の工程で除去できた。このため、特性変動（劣化）が抑制された。
この工程の後、再び、５００〜６００℃で熱アニールをおこなってもよい。（図２（Ａ））

その後、スパッタ法によって厚さ３０００〜８０００Å、例えば、５０００Åのアルミニウム膜（０．１〜０．５重量％のスカンジウムを含有する）を成膜した。後の工程（多孔質陽極酸化物形成工程）において、アルミニウム膜とフォトレジストマスクとの密着性を高めるために、厚さ１００〜３００Å程度の陽極酸化膜をアルミニウム表面に形成してもよい。その場合はアンモニアでｐＨ＝７前後に調整した１〜５％のクエン酸のエチレングリコール溶液中に基板を浸し、アルミニウム膜全体に５〜２０Ｖの電圧を印加すればよい。

次に、これをエッチングして、アルミニウムゲイト電極・配線２０５、２０６、２０７、２０８を形成した。この際、ゲイト電極・配線２０５、２０６、２０７は、いずれも不純物領域２０１、２０２、２０３に対して、１μｍ程度のオーバーラップとなるようにした。また、ゲイト配線２０８は不純物領域上に形成されたため、ＴＦＴのゲイト電極としては機能せず、キャパシターの一方の電極として機能した。また、この状態でゲイト電極２０５、２０６はゲイト電極２０７、２０８とは完全に電気的に絶縁されている。なお、上記のパターニング・エッチング工程に用いたフォトレジストのマスク２０９、２１０、２１１、２１２はそのまま残しておいた。（図２（Ｂ））

そして、ゲイト電極・配線２０７、２０８に電解溶液中で電流を印加することによってゲイト電極の側面に多孔質の陽極酸化物２１３、２１４を形成した。この陽極酸化工程は、３〜２０％のクエン酸もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性の水溶液を用いておこなった。この場合には、１０〜３０Ｖ程度の低電圧で０．５μｍ以上、例えば、２μｍの厚い陽極酸化物を形成した。陽極酸化物の幅は陽極酸化時間に依存した。この際、ゲイト電極・配線２０５、２０６には電流が印加されなかったので陽極酸化はおこらなかった。（図２（Ｃ））

この結果、当初、ゲイト電極２０５〜２０７は不純物領域に対して、いずれも１μｍ程度オーバーラップの状態であったのであるが、ゲイト電極２０７のみが陽極酸化によって、その表面が２μｍ後退してしまったために、一転して、１μｍのオフセット状態となってしまった。このように、陽極酸化を利用することによって、安定してオフセット幅を制御することができる。

その後、フォトレジストのマスク２０９〜２１２を剥離し、改めて、アクティブマトリクス回路以外の領域をフォトレジスト２１５で覆った。そして、ゲイト電極・配線２１２、２１３に電流を通じて陽極酸化をおこない、多孔質陽極酸化物２１３、２１４の内側とゲイト電極・配線２０７、２０８の上面に緻密なバリヤ型陽極酸化物（酸化アルミニウム）被膜２１６、２１７を厚さ１０００〜２５００Å形成した。陽極酸化は、アンモニアでｐＨ＝７前後に調整した１〜５％のクエン酸のエチレングリコール溶液中に基板を浸し、アクティブマトリクス回路の全てのゲイト配線を正極とし、印加する電圧を１〜５Ｖ／分で昇圧することによっておこなった。なお、アクティブマトリクス回路領域以外はフォトレジスト２１５でマスクされており、また、アクティブマトリクス回路とは電気的に絶縁されていたため、陽極酸化はおこなわれなかった。（図２（Ｄ））

その後、フォトレジスト２１５を除去し、ＴＥＯＳを材料ガスとしたプラズマＣＶＤ法によって層間絶縁物として酸化珪素膜２１８を厚さ２０００〜１０００Å、例えば、５０００Å形成し、これにコンタクトホールを形成した。そして、厚さ５０００Åのアルミニウム膜を形成し、これをエッチングして電極・配線２１９〜２２４を不純物領域やゲイト配線に形成した。図ではシリコン領域上のゲイト電極上にコンタクトが形成されている様子が示されているが、実際には、シリコン領域以外のゲイト配線上にコンタクトが形成される。（図２（Ｅ））

最後に、パッシベーション膜として厚さ２０００〜６０００Å、例えば、３０００Åの窒化珪素膜２２５をプラズマＣＶＤ法によって形成し、これと酸化珪素膜２１８をエッチングして、不純物領域２０３に対してコンタクトホールを形成した。そして、透明導電膜（例えば、インディウム錫酸化物膜）を形成し、これをエッチングして、画素電極２２６を形成した。（図２（Ｆ））

以上の工程によって、Ｎチャネル型ＴＦＴ２２７、Ｐチャネル型ＴＦＴ２２８、２２９を形成することができた。また、ＴＦＴ２２９に隣接して容量２３０（これはゲイト絶縁膜２０４を誘電体とする）も形成できた。本実施例では、ＴＦＴ２２９はアクティブマトリクス回路の画素のスイッチング素子あるいはサンプリングＴＦＴに用いられるＴＦＴを表しており、ＴＦＴ２２７、２２８はその他の論理回路に用いられるＴＦＴを表している。

図５は本実施例で示したＴＦＴを用いて構成されるアクティブマトリクス回路とそのドライバー回路、その他の回路を基板５０４上に形成した場合のブロック図を示す。本実施例で示したＴＦＴ２２７、２２８はそのうちのＸ／Ｙデコーダー・ドライバーやＣＰＵ、各種メモリーの論理回路に使用される。一方、ＴＦＴ２２９はアクティブマトリクス回路の画素のスイッチングＴＦＴ５０１やドライバー回路のサンプリングＴＦＴ、各種メモリーのマトリクス素子として用いられる。また、容量２３０はアクティブマトリクス回路の画素セル５０２の補助容量５０３や、各種メモリー回路の記憶素子い用いられる。

〔実施例３〕
図３に本実施例を示す。まず、基板（コーニング７０５９）上に下地の酸化珪素膜を形成し、さらに、島状のアモルファスシリコン膜を厚さ３００〜１０００Å、例えば、５００Å成膜した。そして、レーザー照射によってアモルファスシリコン膜の結晶化をおこなった。

レーザーはＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を使用し、レーザーのエネルギー密度は２５０〜４５０ｍＪ／ｃｍ² とした。レーザー照射の際、基板は３５０〜４５０℃に加熱した。レーザーのショット数は２〜１０ショットとした。レーザーのエネルギー密度、ショット数、温度はアモルファスシリコン膜の膜質に依存するので、膜質によって最適な値を選択すればよい。また、本実施例ではパルスレーザーを用いたが、アルゴンイオンレーザーのごとき連続発振レーザーを用いてもよい。このようにして得た結晶性シリコン膜をエッチングして、島状シリコン領域を形成した。

その後、プラズマＣＶＤ法によって、全面に窒化珪素膜３０１を厚さ５００Å堆積した。続いて、同じくプラズマＣＶＤ法によって、全面に酸化珪素膜を厚さ３０００Å形成した。そして、この酸化珪素膜をエッチングして、ドーピングのマスク３０２、３０３、３０４を形成した。さらに、Ｎチャネル型ＴＦＴを形成する領域をフォトレジストのマスク３０５で覆った。

この状態でイオンドーピング法によって硼素イオンのドーピングをおこなった。ドーピングガスとして水素希釈したジボラン（Ｂ₂ Ｈ₆ ）を用いた。イオンの加速電圧は、１０〜５０ｋＶ、例えば、２０ｋＶとした。窒化珪素膜３０１が存在する分だけ、加速電圧は高くする必要がある。また、ドーズ量は１×１０¹⁴〜６×１０¹⁵原子／ｃｍ² 、例えば、３×１０¹⁵原子／ｃｍ² とした。こうして、Ｐ型不純物領域３０６、３０７を形成した。（図３（Ａ））

フォトレジストマスク３０５を除去した後、再び、イオンドーピング法によって燐イオンのドーピングをおこなった。ドーピングガスは水素希釈のフォスフィン（ＰＨ₃ ）をもちいた。イオンの加速電圧は、１０〜５０ｋＶ、例えば、２０ｋＶとした。また、ドーズ量は１×１０¹⁴〜６×１０¹⁵原子／ｃｍ² 、例えば、１×１０¹⁵原子／ｃｍ² とした。この際には、燐は全面に注入されたが、燐のドーズ量が先のドーピングの硼素のドーズ量よりも小さいので、先に形成されたＰ型不純物領域３０６、３０７の導電型は相変わらずＰ型であった。こうして、Ｎ型不純物領域３０９を形成した。（図３（Ｂ））

次に、フォトレジストマスク３０８およびマスク３０２〜３０４、窒化珪素膜３０１を除去し、ゲイト絶縁膜として機能する酸化珪素膜３１０を厚さ８００〜１５００Å、例えば、１２００Å形成した。そして、ハロゲンランプ光を瞬間的にを照射することによって、ドーピングされた不純物の活性化とゲイト絶縁膜とシリコン領域の界面特性の改善をおこなった。

ランプから放射される光の強度は、モニターの単結晶シリコンウェハー上の温度が８００〜１３００℃、代表的には９００〜１２００℃の間にあるように調整した。具体的には、シリコンウェハーに埋め込んだ熱電対の温度をモニターして、これを赤外線の光源にフィードバックさせた。昇温は、一定で速度は５０〜２００℃／秒、降温は自然冷却で２０〜１００℃であった。

特に真性または実質的に真性の非晶質珪素は可視光、特に０．５μｍ未満の波長の光ではよく吸収され、光を熱に変換できるが、本発明の光は０．５〜４μｍの波長の光を照射する。この波長は結晶化させた真性または実質的に真性（燐またはホウ素が１０¹⁷ｃｍ^-3以下）の珪素膜に対し、有効に光を吸収し、熱に変換できる。また、１０μｍ以上の波長の遠赤外光はガラス基板に吸収され、加熱されるが、４μｍ以下の波長が大部分の場合はガラスの加熱が極めて少ない。すなわち、結晶化された珪素膜をさらに結晶化させるには０．５〜４μｍの波長が有効である。

なお、図から明らかなように、本実施例では、基板の上下から光を照射したので従来の作製プロセス（図４参照）で問題となった境界の部分の劣化による信頼性の低下は著しく減少した。（図３（Ｃ））
その後、５００〜６００℃の温度で、２〜４８時間、例えば、５５０℃で４時間の熱アニールをおこなった。そして、スパッタ法によって厚さ３０００〜８０００Å、例えば、５０００Åのアルミニウム膜（１〜５重量％のスカンジウムを含有する）を成膜し、これをエッチングして、アルミニウムゲイト電極・配線３１１、３１２、３１３、３１４を形成した。

この際、実施例２と同様に、アクティブマトリクス回路以外の領域をフォトレジスト３１５で覆っって、ゲイト電極・配線３１３、３１４に電流を通じて陽極酸化をおこない、酸化アルミニウム被膜を厚さ１０００〜２５００Å、ゲイト電極・配線３１３、３１４の上面および側面にはバリヤ型の陽極酸化物被膜を形成した。

また、この際、ゲイト電極・配線３１１、３１２は不純物領域３０９、３０６に対してオーバーラップとなるようにした。一方、ゲイト電極・配線３０３はオフセットとなるようにしたが、実施例２とは異なって、不純物領域３０７の一方（画素電極を形成する方）はオフセットとし、他方はオーバーラップとなるようにした。また、ゲイト配線３１４は不純物領域上に形成されたため、ＴＦＴのゲイト電極としては機能せず、キャパシターの一方の電極として機能した。（図３（Ｄ））

その後、フォトレジスト３１５を除去し、ＴＥＯＳを材料ガスとしたプラズマＣＶＤ法によって層間絶縁物として酸化珪素膜３１６を厚さ５０００Å形成し、これにコンタクトホールを形成した。そして、厚さ５０００Åのアルミニウム膜を形成し、これをエッチングして電極・配線３１７〜３２２を不純物領域やゲイト配線に形成した。（図３（Ｅ））

最後に、パッシベーション膜として厚さ３０００Åの窒化珪素膜３２３をプラズマＣＶＤ法によって形成し、これと酸化珪素膜３１６をエッチングして、不純物領域３０７に対してコンタクトホールを形成した。そして、透明導電膜（例えば、インディウム錫酸化物膜）を形成し、これをエッチングして、画素電極３２４を形成した。（図３（Ｆ））

以上の工程によって、Ｎチャネル型ＴＦＴ３２５、Ｐチャネル型ＴＦＴ３２６、３２７を形成することができた。また、ＴＦＴ３２７に隣接して容量３２８（これはゲイト絶縁膜３１０を誘電体とする）も形成できた。本実施例では、ＴＦＴ３２７はアクティブマトリクス回路の画素のスイッチング素子あるいはサンプリングＴＦＴに用いられるＴＦＴを表しており、ＴＦＴ３２５、３２６はその他の論理回路に用いられるＴＦＴを表している。

本発明は、絶縁表面上に形成された薄膜トランジスタを有する半導体装置の作製方法に関する。本発明において、絶縁表面とは、絶縁基板や、その上に形成された絶縁被膜、あるいは半導体や金属材料上に形成された絶縁被膜のことである。本発明は、特に、アルミニウムを主成分とする金属材料をゲイト電極・配線材料として用いた集積回路で、液晶ディスプレー等に用いられるアクティブマトリクス回路等の半導体装置の作製方法に関する。

本発明の実施例を示す。（実施例１） 本発明の実施例を示す。（実施例２） 本発明の実施例を示す。（実施例３） 従来の技術の例を示す。 本発明を用いた集積回路のブロック図を示す。

符号の説明

１０１・・・・・・・・・・・ 基板
１０２・・・・・・・・・・・ 下地酸化膜
１０３・・・・・・・・・・・ 島状半導体領域
１０４・・・・・・・・・・・ ドーピングマスク
１０５・・・・・・・・・・・ Ｐ型不純物領域
１０６・・・・・・・・・・・ ゲイト絶縁膜
１０８・・・・・・・・・・・ ゲイト電極
１０７、１０９・・・・・・・ ゲイト配線
１１０、１１１、１１２・・・ 陽極酸化物被膜
１１３・・・・・・・・・・・ 層間絶縁物
１１４・・・・・・・・・・・ 上部配線・電極
１１５・・・・・・・・・・・ 配線交差部
１１６・・・・・・・・・・・ パッシベーション膜
１１７・・・・・・・・・・・ 画素電極
１１８・・・・・・・・・・・ Ｐチャネル型ＴＦＴ
１１９・・・・・・・・・・・ 容量

Claims (14)

1. 絶縁表面上に半導体膜を形成し、
   不純物をドープし、前記半導体領域に一対の不純物領域を形成し、
   前記半導体領域上にゲート絶縁膜を形成し、
   前記一対の不純物領域を活性化し、
   前記ゲート絶縁膜を介して、前記半導体領域上にゲート電極及びキャパシタ用電極を形成し、
   前記ゲート電極および前記キャパシタ用電極上に第１の層間絶縁膜を形成し、 前記第１の層間絶縁膜上に、前記不純物領域の一方に電気的に接続される電極又は配線を形成し、
   前記電極又は配線上に第２の層間絶縁膜を形成し、
   前記第２の層間絶縁膜上に、前記不純物領域の他方に電気的に接続される画素電極を形成する半導体装置の作製方法であって、
   前記ゲート電極は、前記不純物領域の一方と重なり、前記不純物領域の他方と重ならず、
   前記キャパシタ用電極は、前記不純物領域の他方と重なり、前記キャパシタ用電極、前記ゲート絶縁膜及び前記不純物領域の他方によって、前記画素電極に電気的に接続される容量が形成されることを特徴とする半導体装置の作製方法。
2. 請求項１において、前記一対の不純物領域の導電型はＰ型であることを特徴とする半導体装置の作製方法。
3. 請求項１又は２において、前記画素電極は、前記ゲート電極と前記キャパシタ用電極との間において、前記他方の不純物領域とコンタクトしていることを特徴とする半導体装置の作製方法。
4. 絶縁表面上に半導体膜を形成し、
   前記半導体膜をパターニングして、第１及び第２の半導体領域を形成し、
   不純物をドープし、前記第１の半導体領域に一対の第１の不純物領域を形成し、前記第２の半導体領域に一対の第２の不純物領域を形成し、
   前記第１及び第２の半導体領域上にゲート絶縁膜を形成し、
   前記一対の第１及び第２の不純物領域を活性化し、
   前記ゲート絶縁膜を介して、前記第１の半導体領域上に第１のゲート電極及びキャパシタ用電極を形成し、前記第２の半導体領域上に第２のゲート電極を形成し、
   前記第１及び第２のゲート電極並びに前記キャパシタ用電極上に第１の層間絶縁膜を形成し、
   前記第１の層間絶縁膜上に、前記第１の不純物領域の一方、及び前記一対の第２の不純物領域に対してそれぞれ電気的に接続される電極又は配線を形成し、
   前記電極又は配線上に第２の層間絶縁膜を形成し、
   前記第２の層間絶縁膜上に、前記第１の不純物領域の他方に電気的に接続される画素電極を形成する半導体装置の作製方法であって、
   前記第１の半導体領域はアクティブマトリクス回路の薄膜トランジスタに用いられ、前記第２の半導体領域は論理回路の薄膜トランジスタに用いられ、
   前記第１のゲート電極は、前記第１の不純物領域の一方と重なり、前記第１の不純物領域の他方と重ならず、前記キャパシタ用電極は、前記第１の不純物領域の他方と重なり、前記キャパシタ用電極、前記ゲート絶縁膜、及び前記第１の不純物領域の他方によって、前記画素電極に電気的に接続される容量を形成し、 前記第２のゲート電極は、前記一対の第２の不純物領域それぞれと重なることを特徴とする半導体装置の作製方法。
5. 絶縁表面上に半導体膜を形成し、
   前記半導体膜をパターニングして、第1及び第２の半導体領域を形成し、
   不純物をドープし、前記第１の半導体領域に一対の第１の不純物領域を形成し、前記第２の半導体領域に一対の第２の不純物領域を形成し、
   前記第１及び第２の半導体領域上にゲート絶縁膜を形成し、
   前記一対の第１及び第２の不純物領域を活性化し、
   前記ゲート絶縁膜を介して、前記第１の半導体領域上に第１のゲート電極及びキャパシタ用電極を形成し、前記第２の半導体領域上に第２のゲート電極を形成し、
   前記第１及び第２のゲート電極並びに前記キャパシタ用電極上に第１の層間絶縁膜を形成し、
   前記第１の層間絶縁膜上に、前記第１の不純物領域の一方、及び前記一対の第２の不純物領域に対してそれぞれ電気的に接続される電極又は配線を形成し、
   前記電極又は配線上に第２の層間絶縁膜を形成し、
   前記第２の層間絶縁膜上に、前記第１の不純物領域の他方に電気的に接続される画素電極を形成する半導体装置の作製方法であって、
   前記第１の半導体領域はアクティブマトリクス回路の薄膜トランジスタに用いられ、前記第２の半導体領域はサンプリング回路の薄膜トランジスタに用いられ、
   前記第１のゲート電極は、前記第１の不純物領域の一方と重なり、前記第２の不純物領域の他方と重ならず、前記キャパシタ用電極は、前記第１の不純物領域の他方と重なり、前記キャパシタ用電極、前記ゲート絶縁膜、及び前記第１の不純物領域の他方によって、前記画素電極に電気的に接続される容量を形成し、 前記第２のゲート電極は、前記第２の不純物領域の一方と重なり、他方と重ならないことを特徴とする半導体装置の作製方法。
6. 請求項４又は５において、前記画素電極は、前記第１のゲート電極と前記キャパシタ用電極との間において、前記第１の不純物領域の他方とコンタクトしていることを特徴とする半導体装置の作製方法。
7. 絶縁表面上に半導体膜を形成し、
   前記半導体膜をパターニングして、第１及び第２の半導体領域を形成し、
   前記第２の半導体領域全体をフォトレジストのマスクで覆った状態で硼素をドープし、前記第１の半導体領域にＰ型の一対の第１の不純物領域を形成し、
   前記フォトレジストのマスクを除去し、
   前記第1及び第２の半導体領域にリンをドープし、前記第１の不純物領域の導電型はＰ型のままにして、前記第２の半導体領域にＮ型の一対の第２の不純物領域を形成し、
   前記第１及び第２の半導体領域上にゲート絶縁膜を形成し、
   前記一対の第１及び第２の不純物領域を活性化し、
   前記ゲート絶縁膜を介して、前記第１の半導体領域に第１のゲート電極を形成し、前記第２の半導体領域上に第２のゲート電極を形成し、
   前記第１及び第２のゲート電極上に層間絶縁膜を形成し、
   前記層間絶縁膜上に、前記一対の第１の不純物領域及び前記一対の第２の不純物領域に対してそれぞれ電気的に接続される電極又は配線を形成する半導体装置の作製方法であって、
   前記第１及び前記第２の半導体領域は論理回路の薄膜トランジスタに用いられることを特徴とする半導体装置の作製方法。
8. 請求項７において、前記第１のゲート電極は、前記一対の第１の不純物領域それぞれと重なり、前記第２のゲート電極は、前記一対の第２の不純物領域それぞれと重なっていることを特徴とする半導体装置の作製方法。
9. 絶縁表面上に半導体膜を形成し、
   前記半導体膜をパターニングして、第１乃至第３の半導体領域を形成し、
   前記第１乃至第３の半導体領域上にそれぞれチャネル形成領域となる部分を覆う第１乃至第３のマスクを形成し、
   前記第３のマスクを含めて、前記第３の半導体領域全体を覆うフォトレジストのマスクを形成し、
   前記フォトレジストのマスク並びに前記第１及び第２のマスクを用いて硼素をドープし、前記第１の半導体領域にＰ型の一対の第１の不純物領域を形成し、前記第２の半導体領域にＰ型の一対の第２の不純物領域を形成し、
   前記フォトレジストのマスクを除去し、
   前記第１乃至第３のマスクを用いてリンをドープし、前記一対の第１及び第２の不純物領域の導電型はＰ型のままにして、前記第３の半導体領域にＮ型の一対の第３の不純物領域を形成し、
   前記第１乃至第３のマスクを除去し、
   前記第１乃至第３の半導体領域上にゲート絶縁膜を形成し、
   前記一対の第１乃至第３の不純物領域を活性化し、
   前記ゲート絶縁膜を介して、前記第１の半導体領域上に第１のゲート電極及びキャパシタ用電極を形成し、前記第２の半導体領域上に第２のゲート電極を形成し、前記第３の半導体領域に第３のゲート電極を形成し、
   前記第１乃至第３のゲート電極並びに前記キャパシタ用電極上に第１の層間絶縁膜を形成し、
   前記第１の層間絶縁膜上に、前記第１の不純物領域の一方、前記一対の第２の不純物領域及び前記一対の第３の不純物領域に対してそれぞれ電気的に接続される電極又は配線を形成し、
   前記電極又は配線上に第２の層間絶縁膜を形成し、
   前記第２の層間絶縁膜上に、前記第１の不純物領域の他方に電気的に接続される画素電極を形成する半導体装置の作製方法であって、
   前記第１の半導体領域はアクティブマトリクス回路の薄膜トランジスタに用いられ、前記第２及び前記第３の半導体領域はそれぞれ論理回路の薄膜トランジスタに用いられ、
   前記第１のゲート電極は、前記第１の不純物領域の一方と重なり、前記第１の不純物領域の他方と重ならず、
   前記キャパシタ用電極は、前記第１の不純物領域の他方と重なり、前記キャパシタ用電極、前記ゲート絶縁膜、及び前記第１の不純物領域の他方によって、前記画素電極に電気的に接続される容量を形成していることを特徴とする半導体装置の作製方法。
10. 請求項９において、前記第２のゲート電極は、前記一対の第２の不純物領域それぞれと重なり、前記第３のゲート電極は、前記一対の第３の不純物領域それぞれと重なっていることを特徴とする半導体装置の作製方法。
11. 請求項９又は１０において、前記画素電極は、前記第１のゲート電極と前記キャパシタ用電極との間において、前記第１の不純物領域の他方とコンタクトしていることを特徴とする半導体装置の作製方法。
12. 絶縁表面上に半導体膜を形成し、
    前記半導体膜をパターニングして、第１乃至第４の半導体領域を形成し、
    前記第１乃至第４の半導体膜上にそれぞれチャネル形成領域となる部分を覆う第１乃至第４のマスクを形成し、
    前記第４のマスクを含めて、前記第４の半導体領域全体を覆うフォトレジストのマスクを形成し、
    前記フォトレジストのマスク並びに前記第１乃至第３のマスクを用いて硼素をドープし、前記第１乃至第３の半導体領域に、それぞれＰ型の一対の第１乃至第３の不純物領域を形成し、
    前記フォトレジストのマスクを除去し、
    前記第１乃至第４のマスクを用いてリンをドープし、前記一対の第１乃至第３の不純物領域の導電型はＰ型のままにして、前記第４の半導体領域にＮ型の一対の第４の不純物領域を形成し、
    前記第１乃至第４のマスクを除去し、
    前記第１乃至第４の半導体領域上にゲート絶縁膜を形成し、
    前記一対の第１乃至第４の不純物領域を活性化し、
    前記ゲート絶縁膜を介して、前記第１の半導体領域上にゲート電極及びキャパシタ用電極を形成し、前記第２の半導体領域上に第２のゲート電極を形成し、前記第３の半導体領域に第３のゲート電極を形成し、前記第４の半導体領域に第４のゲート電極を形成し、
    前記第１乃至第４のゲート電極並びに前記キャパシタ用電極上に第１の層間絶縁膜を形成し、
    前記第１の層間絶縁膜上に、前記第１の不純物領域の一方、前記一対の第２の不純物領域、前記一対の第３の不純物領域及び前記一対の第４の不純物領域に対してそれぞれ電気的に接続される電極又は配線を形成し、
    前記電極又は配線上に第２の層間絶縁膜を形成し、
    前記第２の層間絶縁膜上に、前記第１の不純物領域の他方に電気的に接続される画素電極を形成する半導体装置の作製方法であって、
    前記第１の半導体領域はアクティブマトリクス回路の薄膜トランジスタに用いられ、前記第２の半導体領域はサンプリング回路の薄膜トランジスタに用いられ、前記第３及び第４の半導体領域は論理回路の薄膜トランジスタに用いられ、
    前記第１のゲート電極は、前記第１の不純物領域の一方と重なり、前記Ｐ型の不純物領域の他方と重ならず、
    前記キャパシタ用電極は、前記他方のＰ型の不純物領域と重なり、前記キャパシタ用電極、前記ゲート絶縁膜、及び前記他方のＰ型の不純物領域によって、前記画素電極に電気的に接続される容量を形成し、
    前記第２のゲート電極は、前記第２の不純物領域の一方と重なり、前記第２の不純物領域の他方と重ならず、
    前記第３のゲート電極は、前記一対の第３の不純物領域それぞれと重なり、
    前記第４のゲート電極は、前記一対の第４の不純物領域それぞれと重なることを特徴とする半導体装置の作製方法。
13. 請求項１２において、前記画素電極は、前記第１のゲート電極と前記キャパシタ用電極との間において、前記第１の不純物領域の他方とコンタクトしていることを特徴とする半導体装置の作製方法。
14. 請求項１乃至１３のいずれか１項に記載の作製方法は、液晶ディスプレイの作製に適用されることを特徴とする半導体装置の作製方法。

Images