JP3607186B2 - アクティブマトリクス型表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁表面上に薄膜状の絶縁ゲイト型半導体装置（薄膜トランジスタもしくはＴＦＴ）が多数形成された集積回路の信頼性および特性を向上させる方法に関する。本発明による半導体装置は、液晶ディスプレー等のアクティブマトリクスやイメージセンサー等の駆動回路、あるいはＳＯＩ集積回路や従来の半導体集積回路（マイクロプロセッサーやマイクロコントローラ、マイクロコンピュータ、あるいは半導体メモリー等）に使用されるものである。特に、本発明は、電気光学装置を駆動するアクティブマトリクス回路と、その駆動のためのドライバー回路、あるいはメモリー回路と中央演算回路（ＣＰＵ）とを同一基板上に形成するモノリシック型の薄膜集積回路およびその作製方法に関する。
【０００２】
【従来の技術】
近年、絶縁基板上、もしくは半導体基板上であっても厚い絶縁膜によって半導体基板と隔てられた表面（絶縁表面）上に絶縁ゲイト型半導体装置（ＭＩＳＦＥＴ）を形成する研究が盛んに成されている。特に半導体層（活性層）が薄膜状である半導体装置を薄膜トランジスタ（ＴＦＴ）という。このような半導体装置においては、単結晶の半導体のような良好な結晶性を有する素子を得ることは困難で、通常は結晶性は有するが単結晶でない、非単結晶の半導体を用いていた。
【０００３】
このような非単結晶半導体は、単結晶半導体に比較して特性が悪く、特に、ゲイト電極に逆電圧（すなわち、Ｎチャネル型ＴＦＴの場合には負、Ｐチャネル型ＴＦＴの場合には正の電圧）を印加した場合には、ソース／ドレイン間のリーク電流が増加するという問題があった。また、かかるＴＦＴの移動度が電圧の印加によって低下するという劣化の問題もあった。このような問題を解決するためには、ソース／ドレイン領域とゲイト電極の間に真性もしくは弱いＮ型やＰ型の高抵抗領域を設ける必要があることが知られている。
特に、高抵抗領域を作製する際には、ゲイト電極を陽極酸化、その他の方法で少なくともその側面を酸化させ、この酸化物もしくは酸化物の跡を利用して自己整合的にドーピングをおこなうことによって、均一な幅の高抵抗領域を得ることができた。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような高抵抗領域はソース／ドレイン間に直列に挿入された抵抗としても機能するので、例えば、高速動作が必要な場合にはかえって不必要なものであった。特に、同一絶縁表面上に異なった特性を要求されるＴＦＴを形成する場合には問題であった。例えば、電気光学素子を駆動するアクティブマトリクス回路と、その回路を駆動するためのドライバー回路とを同一基板上に有するモノリシック回路を考えてみると、アクティブマトリクス回路においては、リーク電流が低い方が望ましいので、高抵抗領域の幅が広いＴＦＴが望まれた。
【０００５】
しかしながら、デコーダー回路やドライバー回路、さらには、ＣＰＵ、メモリー回路等においては、高速動作の必要上、高抵抗領域の幅は小さい方が望まれた。しかしながら、同一基板上に同一プロセスで形成されたＴＦＴでは、高抵抗領域の幅は全て同じであり、上記のような回路、目的に応じて高抵抗領域の幅を変更するということは困難であった。そのため、モノリシック型のアクティブマトリクス回路や、さらにそれを発展させたモノリシック集積回路を作製することは困難であった。本発明は、このような困難を解決し、ＴＦＴや回路の必要とする特性、信頼性に応じて高抵抗領域の幅を変更した半導体集積回路およびその作製方法に関する。
【０００６】
【課題を解決するための手段】
本発明の第１は、ゲイト電極の陽極酸化工程において、ＴＦＴに応じて陽極酸化時間を変化させることによって、得られる高抵抗領域の幅を変更するものである。本発明の第２は、モノリシック型アクティブマトリクス回路において、低オフ電流、低周波動作用のアクティブマトリクス回路中のＴＦＴの高抵抗領域の幅を、大電流駆動、高周波動作用のドライバー回路、低消費電力、高周波動作用のデコーダー回路中のＴＦＴのものよりも大きくしたものである。本発明の第３は、Ｎチャネル型ＴＦＴの高抵抗領域の幅をＰチャネル型ＴＦＴのものよりも大きくするものである。
【０００７】
例えば、モノリシック型のアクティブマトリクス回路においては、アクティブマトリクス回路中のＴＦＴの高抵抗領域の幅は０．４〜１μｍ、ドライバー回路においては、Ｎチャネル型ＴＦＴ（以下、ＮＴＦＴという）で、０．２〜０．３μｍ、Ｐチャネル型ＴＦＴ（以下、ＰＴＦＴという）においては０〜０．２μｍとする。さらに、中央演算回路（ＣＰＵ）その他の論理演算素子／回路に用いられるデコーダーにおいても、Ｎチャネル型ＴＦＴでは０．３〜０．４μｍ、Ｐチャネル型ＴＦＴにおいては０〜０．２μｍとする。このように、本発明では、アクティブマトリクス回路のＴＦＴの高抵抗領域の幅は、ドライバー、デコーダーのＴＦＴのものよりも大きく、Ｎチャネル型ＴＦＴの高抵抗領域の幅はＰチャネル型ＴＦＴのものより大きいことを特徴とする。なお本発明では、ドライバー回路のＮチャネル型ＴＦＴとＰチャネル型ＴＦＴにおける高抵抗領域のチャネル幅方向の幅は、アクティブマトリクス回路のＮチャネル型ＴＦＴにおける高抵抗領域のチャネル幅方向の幅よりも大きいものとする。また、ドライバー回路のＮチャネル型ＴＦＴとＰチャネル型ＴＦＴにおけるチャネル幅及び高抵抗領域のチャネル幅方向の幅は、互いに等しいものとする。ドライバー回路のＰチャネル型ＴＦＴには高抵抗領域を設けなくてもよく、このＰチャネル型ＴＦＴの場合、チャネル形成領域はソース領域及びドレイン領域と接する。
【０００８】
前記のようにアクティブマトリクス回路のＴＦＴの高抵抗領域の幅が、ドライバーやデコーダーのＴＦＴの幅よりも大きな理由は要求されるＴＦＴの特性が、前者は低リーク電流、後者は高速動作というように互いに異なるからである。一方、同じドライバーもしくはデコーダーにおいて、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとで高抵抗領域の幅を変えることは以下の理由による。
【０００９】
特にＮチャネル型ＴＦＴにおいて、弱いＮ型の高抵抗領域を設けると、ドレイン近傍の電界を緩和させて、ホットキャリヤ効果による劣化を抑制することができる。したがって、この場合のＮチャネル型ＴＦＴの高抵抗領域は弱いＮ型であることが望まれる。一方、Ｐチャネル型ＴＦＴにおいては、ホットキャリヤによる劣化は少ないので、特にこのような高抵抗領域を設けなくともよい。逆に、高抵抗領域の存在はＴＦＴの動作速度の低下をもたらす。Ｐチャネル型ＴＦＴの移動度はＮチャネル型ＴＦＴよりも劣るので可能な限り、高抵抗領域の幅は小さい方が好ましい。その結果、上述のようにＮチャネル型ＴＦＴの高抵抗領域の幅がＰチャネル型ＴＦＴのものよりも大きくなるのである。
【００１０】
【実施例】
〔実施例１〕 本発明によって、異種のＴＦＴを有する集積回路を作製する例を図１および図２に示す。図２の（Ａ）、（Ｂ）、（Ｃ）は、図１の（Ａ）、（Ｃ）、（Ｅ）と、それぞれほぼ対応した、平面図を示す。また、図１は、図２中の一点鎖点線で示された部分の断面である。まず、基板（コーニング７０５９、３００ｍｍ×３００ｍｍもしくは１００ｍｍ×１００ｍｍ）１０１上に、厚さ１０００〜３０００Åの酸化珪素膜１０２をスパッタ法によって堆積した。これは、プラズマＣＶＤ法によって形成してもよい。
【００１１】
その後、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファス状のシリコン膜を３００〜１５００Å、好ましくは５００〜１０００Å堆積し、これをパターニングして、島状シリコン領域１０３および１０４を形成した。そして、厚さ２００〜１５００Å、好ましくは５００〜１０００Åの酸化珪素をスパッタ法もしくはプラズマＣＶＤ法によって形成した。この酸化珪素膜はゲイト絶縁膜としても機能するので、その作製には十分な注意が必要である。例えば、プラズマＣＶＤ法を用いる場合には、ＴＥＯＳを原料とし、酸素とともに基板温度１５０〜４００℃、好ましくは２００〜２５０℃で、ＲＦ放電させて、原料ガスを分解・堆積した。ＴＥＯＳと酸素の圧力比は１：１〜１：３、また、圧力は０．０５〜０．５ｔｏｒｒ、ＲＦパワーは１００〜２５０Ｗとした。あるいはＴＥＯＳを原料としてオゾンガスとともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、基板温度を１５０〜４００℃、好ましくは２００〜２５０℃として形成してもよい。
【００１２】
そして、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、シリコン領域１０３のみを結晶化させた。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ^２ 、好ましくは２５０〜３００ｍＪ／ｃｍ^２ とし、また、レーザー照射の際には基板を３００〜５００℃に加熱した。レーザーとしてはＸｅＣｌエキシマーレーザー（波長３０８ｎｍ）、その他を用いてもよい。シリコン領域１０４はアモルファスのままであった。
【００１３】
その後、厚さ２０００Å〜５μｍ、例えば、６０００Åのアルミニウム膜を電子ビーム蒸着法によって形成して、これをパターニングし、ゲイト電極１０６、１０７、１０９および配線１０８を形成した。アルミニウムにはスカンジウム（Ｓｃ）を０．０５〜０．３重量％ドーピングしておくと、加熱によるヒロックの発生が抑制された。この状態を図１（Ａ）および図２（Ａ）に示す。図２（Ａ）から明らかなように、ゲイト電極１０９と配線１０８は電気的に接続されており、また、ゲイト電極１０６、１０７とゲイト電極１０９、配線１０８とは、電気的に独立している。以下、前者をＡ系列、後者をＢ系列と称する。
次に基板をｐＨ≒７、１〜３％の酒石酸のエチレングリコール溶液に浸し、白金を陰極、このアルミニウムのゲイト電極を陽極として、陽極酸化をおこなった。このような中性の溶液を用いて得られる陽極酸化物はバリヤ型陽極酸化物と呼ばれ、緻密で耐圧も高い。
【００１４】
陽極酸化の際には、陽極の電源端子は独立して制御できるものを２種類用意し、Ａ系列とＢ系列とは異なる端子に接続した。陽極酸化は、最初、Ａ系列およびＢ系列の両方に、一定電流を印加し続け、第１の電圧、Ｖ_１ まで電圧を上げ、その状態で１時間保持した。その後、Ａ系列は電圧Ｖ_１ を保ったまま、Ｂ系列には一定の電流を印加し続け、第２の電圧Ｖ_２ まで電圧を上昇した。このように２段階の陽極酸化をおこなったために、Ａ系列とＢ系列とではゲイト電極の側面、および上面に形成される陽極酸化物の厚さが異なり、後者の方が厚くなる。Ｖ_１ としては、５０〜１５０Ｖが好ましく、ここでは、１００Ｖとした。Ｖ_２ としては、１００〜２５０Ｖが好ましく、ここでは、２００Ｖとした。本実施例では定電流状態では、電圧の上昇速度は２〜５Ｖ／分が適当であった。当然ではあるが、Ｖ_１ ＜Ｖ_２ である。この結果、Ａ系列であるゲイト電極１０６、１０７には厚さ約１２００Åの陽極酸化物１１０、１１１が、また、ゲイト電極１０９と配線１０８には厚さ２４００Åの陽極酸化物１１２、１１３がそれぞれ形成された。（図１（Ｂ））
【００１５】
その後、イオンドーピング法（プラズマドーピング法ともいう）によって、各ＴＦＴの島状シリコン膜中に、公知のＣＭＯＳ技術、自己整合不純物注入技術を用いて、不純物イオン（燐、ホウ素）を注入した。ドーピングガスとしてはフォスフィン（ＰＨ_３ ）およびジボラン（Ｂ_２ Ｈ_６ ）を用いた。ドーズ量は、２〜８×１０^１５ｃｍ^−２とした。この結果、Ｎ型不純物（燐）領域１１４、１１６およびＰ型不純物（ホウ素）領域１１５が形成された。それは、図面でＮＴＦＴ１２６、１２８、ＰＴＦＴ１２７を形成するためである。
【００１６】
さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、上記不純物領域の導入によって結晶性の劣化した部分の結晶性を改善させた。レーザーのエネルギー密度は１５０〜４００ｍＪ／ｃｍ^２ 、好ましくは２００〜２５０ｍＪ／ｃｍ^２ であった。こうして、Ｎ型不純物領域１１４、１１６およびＰ型の不純物領域１１５が活性化された。これらの領域のシート抵抗は２００〜８００Ω／□であった。本工程はＲＴＡ（ラピッド・サーマル・アニール）によっておこなってもよい。（図１（Ｃ）、図２（Ｂ））
【００１７】
以上の工程によって、それぞれのＴＦＴのオフセット領域（高抵抗領域）の幅が決定された。すなわち、図１の左側の２つのＴＦＴでは、陽極酸化物１１０、１１１の厚さが約１２００Åなので、オフセット幅ｘ_１ 、ｘ_３ はイオンドーピングの際の回りこみを考慮して約１０００Åであり、右側のＴＦＴでは、陽極酸化物１１３の厚さが約２４００Åなので、オフセット幅ｘ_２ は約２０００Åであった。（図１（Ｄ）参照）
高周波動作用のＴＦＴ１２６，１２７のオフセット幅ｘ_１ 、ｘ_３ は、低オフ電流の要求されるＮＴＦＴ１２８のオフセット幅ｘ_２ よりも小さいことが必要である。しかし、また、ＮＴＦＴはドレインの逆バイアスでのホットキャリヤによる劣化が多発しやすいため、ＰＴＦＴよりもオフセット幅を大とすることが好ましい。すなわち、ｘ_３ ＞ｘ_１ である。また、オフ電流が少なく、かつ、高いドレイン電流が印加されるＮＴＦＴ１２８は大きなオフセット幅を有するためｘ_２ ＞ｘ_３ である。
【００１８】
その後、ゲイト電極および配線（図２（Ｃ）の１３０）を分断して、回路に必要な長さにした。そして、全面に層間絶縁物１１７として、ＴＥＯＳを原料として、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって酸化珪素膜を厚さ３０００〜１００００Å、例えば、６０００Å形成した。この際にフッ素を六フッ化二炭素（Ｃ_２ Ｆ_６ ）を用いて反応させて酸化珪素中に添加するとステップカバレージが改善できる。基板温度は１５０〜４００℃、好ましくは２００℃〜３００℃とした。さらに、スパッタ法によってＩＴＯ被膜を堆積し、これをパターニングして画素電極１１８とした。そして、前記層間絶縁物１１７および配線１０８の陽極酸化物１１２をエッチングして、コンタクトホール１１９を形成した。（図１（Ｄ））
【００１９】
その後、層間絶縁物とゲイト絶縁膜１０５をエッチングし、ＴＦＴのソース／ドレインにコンタクトホールを形成した。図１には示されていないが、このコンタクトホール形成の際に、同時に、陽極酸化物１１０、１１１をもエッチングして、ゲイト電極１０６、１０７へもコンタクトホールが形成されている。（図２（Ｃ）参照）
そして、窒化チタンとアルミニウムの多層膜の配線１２０〜１２５を形成した。配線１２４は画素電極１１８に接続させた。また、ゲイト電極１０６、１０７には先に形成されたコンタクトホールを介して、配線１２５が接続した。最後に、水素中で２００〜３００℃で０．１〜２時間アニールして、シリコンの水素化を完了した。このようにして、集積回路が完成した。（図１（Ｅ）、図２（Ｃ））
【００２０】
本実施例では、厚い陽極酸化物１１３をエッチングしてコンタクトホールを形成する工程と、その他のコンタクトホールを形成する工程を別々におこなった。もちろん、同時におこなってもよいのであるが、本実施例において、量産性を犠牲にして、あえてこのようにしたのは、前者の厚さが、後者よりも陽極酸化物の厚さの差、１２００Åだけ厚く、かつ、本実施例で得られたバリヤ型陽極酸化物のエッチングレートが、酸化珪素等に比較して極めて小さいからであり、この両者を同時にエッチングすると、エッチングされやすい酸化珪素膜で覆われたソース、ドレインへのコンタクトホールが大幅にエッチングされ、ソース、ドレインにまで孔があいてしまうからである。
【００２１】
このようにして、異種のＴＦＴが同一基板上に形成された。すなわち、図１および図２の左側の２つのＴＦＴ１２６、１２７は活性層が結晶性シリコンで高抵抗領域（オフセット領域）の幅の小さいＴＦＴで高速動作に適しており、右側のＴＦＴ１２９は活性層がアモルファスシリコンで高抵抗領域（オフセット領域）の幅の大きなＴＦＴで低リーク電流を特徴としている。ＴＦＴ１２８の活性層はＴＦＴ１２７、１２８よりも結晶化の程度の低い結晶生シリコンでも同じ効果が得られる。同じプロセスを用いてモノリシック型アクティブマトリクスを作製する場合には、前者をドライバー回路に、後者をアクティブマトリクス回路に用いればよいことはいうまでもない。
【００２２】
ホットキャリヤによる劣化はＮＴＦＴによく見られるが、チャネル幅の大きなドライバーＴＦＴ（このオフセット幅をｘ_４ とする）では、あまり観察されない。また、高周波動作を要求されるデコーダー回路、特にシフトレジスタ、ＣＰＵ、メモリー、その他の補正回路のＮＴＦＴ（そのオフセット幅をｘ_３ とする）は、チャネル幅が小さく、かつ、チャネル超も小さくする必要があるため、アクティブマトリクス回路中のＴＦＴ１２８（そのオフセット幅をｘ_２ とする）よりもドレイン電圧が低いために劣化が少ない。このため、ｘ_４ ＜ｘ_３ ＜ｘ_２ であることが求められる。そして、ＰＴＦＴのオフセット幅ｘ_１ はドライバーＴＦＴでもその外の補助回路でも劣化がほとんどないため、ｘ_１ ≦ｘ_４ であることが許される。
【００２３】
〔実施例２〕 図３および図４に本実施例を示す。図３は、図４中の一点鎖点線で示された部分の断面である。まず、基板（コーニング７０５９、３００ｍｍ×４００ｍｍもしくは１００ｍｍ×１００ｍｍ）２０１上に下地酸化膜２０２として厚さ１０００〜３０００Å、例えば、２０００Åの酸化珪素膜を形成した。この酸化膜の形成方法としては、酸素雰囲気中でのスパッタ法を使用した。しかし、より量産性を高めるには、ＴＥＯＳをプラズマＣＶＤ法で分解・堆積した膜を用いてもよい。
【００２４】
その後、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファスシリコン膜を３００〜５０００Å、好ましくは５００〜１０００Å堆積し、これを、５５０〜６００℃の還元雰囲気に２４時間放置して、結晶化せしめた。この工程は、レーザー照射によっておこなってもよい。そして、このようにして結晶化させた珪素膜をパターニングして島状の活性層領域２０３および２０４を形成した。さらに、この上にスパッタ法によって厚さ７００〜１５００Åの酸化珪素膜２０５を形成した。
【００２５】
その後、厚さ１０００Å〜３μｍ、例えば、６０００Åのアルミニウム膜（１ｗｔ％のＳｉ、もしくは０．１〜０．３ｗｔ％のＳｃを含む）を電子ビーム蒸着法もしくはスパッタ法によって形成した。そして、フォトレジスト（例えば、東京応化製、ＯＦＰＲ８００／３０ｃｐ）をスピンコート法によって形成した。フォトレジストの形成前に、アルミニウム膜の全表面に陽極酸化法によって厚さ１００〜１０００Åの酸化アルミニウム膜を表面に形成しておくと、フォトレジストとの密着性が良く、また、フォトレジストからの電流のリークを抑制することにより、後の陽極酸化工程において、多孔質陽極酸化物を側面のみに形成するうえで有効であった。その後、フォトレジストとアルミニウム膜をパターニングして、アルミニウム膜と一緒にエッチングし、配線部２０６、２０９、ゲイト電極部２０７、２０８、２１０を形成した。（図３（Ａ））
【００２６】
これらの配線、ゲイト電極の上には前記のフォトレジストが残されており、これは後の陽極酸化工程において陽極酸化防止のマスクとして機能する。この状態を上から見た様子を図４に示す。この場合も、実施例１と同様に、ゲイト電極２０７、２０８および配線２０９と、配線２０６とゲイト電極２１０とは電気的に独立しており、前者をＡ系列、後者をＢ系列と称する。（図４（Ａ））
【００２７】
そして、上記の配線、ゲイト電極のうち、Ｂ系列にのみ電解液中で電流を通じて陽極酸化し、厚さ３０００Å〜２５μｍ、例えば、厚さ０．５μｍの陽極酸化物２１１、２１２を配線、ゲイト電極の側面に形成した。陽極酸化は、３〜２０％のクエン酸もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いておこない、５〜３０Ｖ、例えば、８Ｖの一定電流をゲイト電極に印加しておこなった。このようにして形成された陽極酸化物は多孔質なものであった。本実施例では、シュウ酸溶液（３０〜８０℃）中で電圧を８Ｖとし、２０〜２４０分、陽極酸化した。陽極酸化物の厚さは陽極酸化時間および温度によって制御した。この際、Ａ系列には電流が流されていないのでゲイト電極２０７、２０８、配線２０９には陽極酸化物は形成されなかった。（図３（Ｂ）、図４（Ｂ））
【００２８】
次に、マスクを除去し、再び電解溶液中において、ゲイト電極・配線に電流を印加した。今回は、３〜１０％の酒石液、硼酸、硝酸が含まれたＰＨ≒７のエチレングルコール溶液を用い、Ａ系列、Ｂ系列ともに通電した。溶液の温度は１０℃前後の室温より低い方が良好な酸化膜が得られた。このため、ゲイト電極・配線２０６〜２１０の上面および側面にバリヤ型の陽極酸化物２１３〜２１７が形成された。陽極酸化物２１３〜２１７の厚さは印加電圧に比例し、例えば、印加電圧が１００Ｖで１２００Åの陽極酸化物が形成された。本実施例では、電圧は１００Ｖまで上昇させたので、得られた陽極酸化物の厚さが１２００Åであった。バリヤ型の陽極酸化物の厚さは任意であるが、あまり薄いと、後で多孔質陽極酸化物をエッチングする際に、アルミニウムを溶出させてしまう危険があるので、５００Å以上が好ましかった。
【００２９】
注目すべきは、バリヤ型の陽極酸化物は後の工程で得られるにもかかわらず、多孔質の陽極酸化物の外側にバリヤ型の陽極酸化物ができるのではなく、多孔質陽極酸化物とゲイト電極の間にバリヤ型の陽極酸化物が形成されることである。（図３（Ｃ））
その後、イオンドーピング法によって、ＴＦＴの活性層２０３、２０４に、ゲイト電極部（すなわちゲイト電極とその周囲の陽極酸化膜）およびゲイト絶縁膜をマスクとして自己整合的に不純物を注入し、不純物（ソース／ドレイン）領域２１８、２１９、２２０を形成した。ドーピングガスとしてはフォスフィン（ＰＨ_３ ）およびジボラン（Ｂ_２ Ｈ_６ ）を用いた。ドーズ量は５×１０^１４〜５×１０^１５ｃｍ^−２、加速エネルギーは５０〜９０ｋｅＶとした。領域２１８および２２０はＮ型、領域２１９はＰ型となるように不純物を導入した。領域２１８により、ＮＴＦＴ２２８、領域２１９によりＰＴＦＴ２２９、領域２２０によりＮＴＦＴ２３０が作られる。
【００３０】
この結果、図の左側の２つのＴＦＴ（これらは相補型ＴＦＴである）２２８、２２９では、ゲイト電極の側面の陽極酸化物２１４、２１５の厚さが約１２００Åであるので、ゲイト電極と不純物領域の重ならない領域（オフセット領域）の幅ｘ_１ 、ｘ_３ は、イオンドーピングの際の回りこみを考慮して約１０００Åであった。一方、右側のＴＦＴ２３０では、陽極酸化物２１２および２１７の厚さが合わせて約６２００Åなので、オフセット幅ｘ_２ は約６０００Åであった。
【００３１】
その後、燐酸、酢酸、硝酸の混酸を用いて多孔質陽極酸化物２１１、２１３をエッチングした。このエッチングでは陽極酸化物２１１、２１３のみがエッチングされ、エッチングレートは約６００Å／分であった。バリヤ型陽極酸化物２１３〜２１７や酸化珪素膜２０５はそのまま残存した。その後、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、活性層中に導入された不純物イオンの活性化をおこなった。（図３（Ｅ））
【００３２】
そして、ゲイト電極・配線を分断して、必要とする大きさ、形状とした。（図４（Ｃ）。
さらに、全面に層間絶縁物２２１として、ＣＶＤ法によって酸化珪素膜を厚さ６０００Å形成した。次いで、厚さ８００ÅのＩＴＯ膜をスパッタ法によって形成し、これをパターニングして、画素電極２２２を形成した。そして、層間絶縁物２２１およびゲイト絶縁膜２０５をエッチングして、ＴＦＴのソース／ドレインにコンタクトホールを形成し、同時に、層間絶縁物２２１および陽極酸化物２１３〜２１７をエッチングして、ゲイト電極・配線にコンタクトホールを形成した。本実施例では、実施例１とは異なり、陽極酸化物はＡ系列、Ｂ系列のいずれもほぼ同じ厚さであるので、これらを同時にエッチングすることができ、したがって、フォトリソ工程は、実施例１の場合よりも１つ少なくなる。最後に、アルミニウム配線・電極２２３〜２２６を形成し、２００〜４００℃で水素アニールをおこなった。
【００３３】
なお、配線２２３は配線２０６と相補型ＴＦＴのＮチャネル型ＴＦＴのソースを接続し、配線２２５は相補型ＴＦＴのＴＦＴのＰチャネル型ＴＦＴのソースと配線２０９を接続する。また、配線２２４（すなわち２２６）は相補型ＴＦＴの出力端子（すなわち、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴのドレイン）と右のＴＦＴのドレインとを接続する。さらに、配線２２７は右のＴＦＴのドレインと画素電極２２２とを接続する。以上によって、ＴＦＴを有する集積回路が完成された。（図３（Ｆ））
【００３４】
また、特にＡ系列において、実施例に示したごとく、ドライバーは大電流駆動となるため、ＰＴＦＴ（高抵抗領域幅をｘ_１ とする ）、ＮＴＦＴ（高抵抗領域幅をｘ_４ とする）とも劣化が少ない。また、デコーダー、ＣＰＵ、シフトレジスタ、メモリーその他の駆動回路は小消費電力であり、かつ、高周波動作のため、チャネル幅、チャネル長とも小さく、ホットキャリヤによる劣化が発生しやすい。これらの回路に用いられるＮＴＦＴの高抵抗領域の幅ｘ_３ は、ＰＴＦＴの高抵抗領域の幅ｘ_１ よりも大なることが必要である。また、大電圧の印加されるアクティブマトリクス回路中のＮＴＦＴ（高抵抗領域幅をｘ_２ とする）は、必要とされる移動度も小さいため、劣化が非常に発生しやすく、結果として、信頼性向上のためには、ｘ_２ ＞ｘ_３ ＞ｘ_４ ≧ｘ_１ であることが求められる。例えば、ｘ_２ は０．５〜１μｍ、ｘ_３ は０．２〜０．３μｍ、ｘ_４ は０〜０．２μｍ、ｘ_１ は０〜０．１μｍである。かくすると、シフトレジスタは１〜５０ＭＨｚで動作させることができた。
本実施例では、画素電極の制御をおこなうＴＦＴ（右のＴＦＴ）のオフセットの幅が実施例１よりも十分に大きいでのリーク電流を抑える効果が大である。
【００３５】
〔参考例〕 図５に本参考例を示す。本参考例は、モノリシック型アクティブマトリクス液晶ディスプレーに関するもので、図の左側はドライバー回路の相補型ＴＦＴを、右側はアクティブマトリクス回路の画素制御用ＴＦＴを示している。まず、基板（コーニング７０５９、３００ｍｍ×４００ｍｍ）３０１上に下地酸化膜３０２として厚さ２０００Åの酸化珪素膜を形成した。この酸化膜の形成方法としては、酸素雰囲気中でスパッタ法もしくはプラズマＣＶＤ法で分解・堆積した膜を用いるとよい。
【００３６】
その後、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモリファスシリコン膜を３００〜５０００Å、好ましくは５００〜１０００Å堆積し、これを、５５０〜６００℃の還元雰囲気に２４時間放置して、結晶化せしめた。そして、このようにして結晶化させたシリコン膜をパターニングして島状活性層領域３０３、３０４を形成した。さらに、この上にスパッタ法によって厚さ７００〜１５００Åの酸化珪素膜２０５を形成した。
【００３７】
その後、厚さ１０００Å〜３μｍ、例えば、６０００Åのアルミニウム（０．１〜０．３ｗｔ％のＳｃを含む）膜をスパッタ法によって形成した。そして、実施例２（図３（Ａ）〜（Ｃ）参照）と同様な方法で、アルミニウム膜上にフォトレジストをスピンコート法によって形成した。フォトレジストの形成前には、陽極酸化法によって厚さ１００〜１０００Åの酸化アルミニウム膜をアルミニウム表面に形成した。その後、フォトレジストとアルミニウム膜をパターニングして、アルミニウム膜と一緒にエッチングし、ゲイト電極３０６、３０７、３０８および配線３０９を形成した。ゲイト電極３０６とゲイト電極３０７とゲイト電極３０８は電気的に独立であり、また、ゲイト電極３０８と配線３０９は電気的に接続されている。
【００３８】
さらにこれに電解液中に電流を通じて陽極酸化し、厚さ３０００Å〜２５μｍの陽極酸化物を形成した。陽極酸化は３〜２０％のクエン酸もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いておこない、５〜３０Ｖの一定電流をゲイト電極に印加した。このようにして得られた陽極酸化物は多孔質である。本参考例ではシュウ酸溶液（３０℃）中で電圧を８Ｖとし、２０〜１４０分、陽極酸化した。陽極酸化物の厚さは陽極酸化時間によって制御し、ゲイト電極３０６および３０７には、５００〜２０００Å、例えば１０００Åの薄い陽極酸化物を形成し、ゲイト電極３０８と配線３０９には、３０００〜９０００Å、例えば、５０００Åの厚い陽極酸化物を形成した。
【００３９】
次に、マスクを除去し、再び電解溶液中において、ゲイト電極に電流を印加した。今回は、３〜１０％の酒石酸、硼酸、硝酸が含まれたＰＨ≒７のエチレングルコール溶液を用いた。また、今回はゲイト電極３０６、３０８・配線３０９に同じだけの電圧を印加した。このため、ゲイト電極３０６、３０８・配線３０９の上面および側面にバリヤ型の陽極酸化物が形成された。本参考例では、バリヤ型陽極酸化物の厚さは１０００Åとした。（図５（Ａ））
【００４０】
その後、ドライエッチング法によって酸化珪素膜３０５をエッチングした。このエッチングにおいては、等方性エッチングのプラズマモードでも、あるいは異方性エッチングの反応性イオンエッチングモードでもよい。ただし、珪素と酸化珪素の選択比を十分に大きくすることによって、活性層を深くエッチングしないようにすることが重要である。例えば、エッチングガスとしてＣＦ_４ を使用すれば陽極酸化物はエッチングされず、すなわち、ゲイト電極３０６、３０７、３０８、配線３１３の下部に存在する酸化珪素膜３０５はエッチングされずに、それぞれ、ゲイト絶縁膜３１０、３１１、３１２、絶縁膜３１３として残った。（図５（Ｂ））
【００４１】
その後、燐酸、酢酸、硝酸の混酸を用いて多孔質陽極酸化物をエッチングした。そして、イオンドーピング法によって、ＴＦＴの活性層３０３、３０４に、ゲイト電極部（すなわちゲイト電極とその周囲の陽極酸化膜）およびゲイト絶縁膜をマスクとして自己整合的に不純物を注入した。この際には、イオンの加速電圧とドーズ量によって、不純物領域にさまざまな組み合わせが考えられる。例えば、加速電圧を５０〜９０ｋＶと高めに設定し、ドーズ量を１×１０^１３〜５×１０^１４ｃｍ^−２と低めにすれば、領域３１４〜３１６には、ほとんどの不純物イオンは活性層を通過し、下地膜で最大の濃度を示す。このため、領域３１４〜３１６は極めて低濃度の不純物領域となる。一方、上にゲイト絶縁膜３１０〜３１２の存在する領域３１７〜３１９では、ゲイト絶縁膜によって高速のイオンが減速されて、ちょうど、不純物濃度が最大となり、低濃度の不純物領域を形成することができる。
【００４２】
逆に、加速電圧を５〜３０ｋＶと低めに設定し、ドーズ量を５×１０¹⁴〜５×１０¹⁵ｃｍ^-2と多めにすれば、領域３１４〜３１６には、多くの不純物イオンが注入され、高濃度の不純物領域となる。一方、上にゲイト絶縁膜３１０〜３１２の存在する領域３１７〜３１９では、ゲイト絶縁膜によって低速のイオンが妨げられて、不純物イオンの注入量は低く、低濃度の不純物領域を形成することができる。このように、いずれの方法を用いても、領域３１７〜３１９は低濃度の不純物領域となり、本参考例では、いずれの方法を採用してもよい。
このようにして、イオンドーピングをおこない、Ｎ型の低濃度不純物領域３１７、３１９とＰ型の低濃度不純物領域３１８を形成した後、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、活性層中に導入された不純物イオンの活性化をおこなった。この工程は、ＲＴＰ（ラピッド・サーマル・プロセス）を用いてもよい。（図５（Ｃ））
【００４３】
この結果、各ＴＦＴで高抵抗領域（すなわち、低濃度領域とオフセット領域）の幅が異なった。すなわち、ドライバー回路のＮチャネル型ＴＦＴでは、高抵抗領域の幅ｘ_１ はオフセット幅１０００Åに低濃度領域の幅１０００Åを加えた２０００Åであり、同じくＰチャネル型ＴＦＴにおいては、ｘ_２ は低濃度領域の幅のみの１０００Åであり、画素制御のＴＦＴにおいては、ｘ_３ はオフセット幅１０００Åに低濃度領域の幅５０００Åを加えた６０００Åであった。
【００４４】
さらに、全面に適当な金属、例えば、チタン、ニッケル、モリブテン、タングステン、白金、パラジウム等の被膜、例えば、厚さ５０〜５００Åのチタン膜３２０をスパッタ法によって全面に形成した。この結果、金属膜（ここではチタン膜）３２０は高濃度（もしくは極低濃度）不純物領域３１４〜３１６に密着して形成された。（図５（Ｄ））
【００４５】
そして、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、金属膜（ここではチタン）と活性層のシリコンを反応させ、金属珪化物（ここでは珪化チタン）の領域３３０〜３３２を形成した。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ²、好ましくは２５０〜３００ｍＪ／ｃｍ²が適当であった。また、レーザー照射時には基板を２００〜５００℃に加熱しておくと、チタン膜の剥離を抑制することはできた。
なお、本参考例では上記の如く、エキシマーレーザーを用いたが、他のレーザーを用いてもよいことはいうまでもない。ただし、レーザーを用いるにあたってはパルス状のレーザーが好ましい。連続発振レーザーでは照射時間が長いので、熱によって被照射物が熱によって膨張することによって剥離するような危険がある。
【００４６】
パルスレーザーに関しては、Ｎｄ：ＹＡＧレーザー（Ｑスイッチパルス発振が望ましい）のごとき赤外光レーザーやその第２高調波のごとき可視光、ＫｒＦ、ＸｅＣｌ、ＡｒＦ等のエキシマーを使用する各種紫外光レーザーが使用できるが、金属膜の上面からレーザー照射をおこなう場合には金属膜に反射されないような波長のレーザーを選択する必要がある。もっとも、金属膜が極めて薄い場合にはほとんど問題がない。また、レーザー光は、基板側から照射してもよい。この場合には下に存在するシリコン半導体膜を透過するレーザー光を選択する必要がある。
【００４７】
また、アニールは、可視光線もしくは近赤外光の照射によるランプアニールによるものでもよい。ランプアニールを行う場合には、被照射面表面が６００〜１０００℃程度になるように、６００℃の場合は数分間、１０００℃の場合は数１０秒間のランプ照射を行うようにする。近赤外線（例えば１．２ μｍの赤外線）によるアニールは、近赤外線が珪素半導体に選択的に吸収され、ガラス基板をそれ程加熱せず、しかも一回の照射時間を短くすることで、ガラス基板に対する加熱を抑えることができる等、使用上、都合が良い。
【００４８】
この後、過酸化水素水とアンモニアと水とを５：２：２で混合したエッチング液で未反応のチタン膜のエッチングした。露出した活性層と接触した部分以外のチタン膜（例えば、ゲイト絶縁膜や陽極酸化膜上に存在したチタン膜）はそのまま金属状態で残っているが、このエッチングで除去できる。一方、金属珪化物である珪化チタン３３０〜３３２はエッチングされないので、残存させることができた。本参考例では、珪化物領域３３０〜３３２のシート抵抗は１０〜５０Ω／□となった。一方、低濃度不純物領域３１７〜３１９では１０〜１００ｋΩ／□であった。
【００４９】
そして、アクティブマトリクス回路のＮＴＦＴ３３７上に厚さ５００〜３０００Å、例えば、１０００Åの窒化珪素膜３３２を形成した。一般に窒化珪素膜は、正孔を捕獲する性質がある。したがって、特にホットキャリヤの発生しやすい用途、例えば、アクティブマトリクス回路のＴＦＴ等、において、ホットキャリヤ注入によるゲイト絶縁膜のホットエレクトロンによる電子のチャージアップを防止するうえで窒化珪素膜３２２は有効であった。もっとも、ＰＴＦＴの場合には、逆効果となるので、相補型回路の存在する部分には窒化珪素膜は形成しない方が好ましい。本参考例で、アクティブマトリクス回路（図の右側）だけに窒化珪素膜を残したのは以上の理由による。
【００５０】
さらに、全面に層間絶縁物３２１として、ＣＶＤ法によって酸化珪素膜を厚さ２０００Å〜１μｍ、例えば、５０００Å形成した。そして、配線３０９に孔３２４を形成し、窒化珪素膜３２２を露出させた。そして、スパッタ法によってＩＴＯ膜を形成し、これをパターニング・エッチングして、画素電極３２３を形成した。画素電極３２３は、孔３２４において、バリヤ型陽極酸化物（１０００Å）と窒化珪素膜（１０００Å）をはさんで配線３０９と静電容量を形成する。この際、陽極酸化物も窒化珪素も誘電率が大きく、薄いので僅かな面積で大きな容量を得ることができた。この容量は、アクティブマトリクスの画素と対向電極とによって形成される容量に並列に挿入される、いわゆる保持容量として用いられる。すなわち、配線３０９は対向電極と同じ電位に保たれる。
【００５１】
その後、層間絶縁膜３２１をエッチングし、ＴＦＴのソース／ドレインおよびゲイト電極等にコンタクトホールを形成し、２０００Å〜１μｍ、例えば５０００Åの厚さの窒化チタンとアルミニウムの多層膜による配線・電極３２５〜３２９を形成した。（図５（Ｅ））
本参考例では、アクティブマトリクス回路を構成するＮＴＦＴ３３７、デコーダー、ＣＰＵ、メモリー、その他の高周波低消費電力用のＮＴＦＴ、大電力駆動のドライバー用ＮＴＦＴ、およびＰＴＦＴの高抵抗領域幅の値は実施例２と同じとした。かくして、モノリシック型の電気光学装置を有する薄膜集積回路にて、ＮチャネルＴＦＴとＰチャネルＴＦＴとで、高抵抗領域の幅を最適化することが示された。図６には、１枚のガラス基板上にディスプレーから、ＣＰＵ、メモリーまで搭載した集積回路を用いた電気光学システムのブロック図を示す。本実施例１及び２並びに参考例では、このうちのアクティブマトリクス回路とＸおよびＹデコーダー／ドライバーの部分のみを主として示したにすぎないが、本実施例１及び２並びに参考例を発展させれば、より高度な回路、システムを構成することが可能であることは容易に想像のつくことであろう。
【００５２】
ここで、入力ポートとは、外部から入力された信号を読み取り、画像用信号に変換し、補正メモリーは、アクティブマトリクスパネルの特性に合わせて入力信号等を補正するためのパネルに固有のメモリーである。特に、この補正メモリーは、各画素固有の情報を不揮発性メモリーとして有し、個別に補正するためのものである。すなわち、電気光学装置の画素に点欠陥のある場合には、その点の周囲の画素にそれに合わせて補正した信号を送り、点欠陥をカバーし、欠陥を目立たなくする。または、画素が周囲の画素に比べて暗い場合には、その画素により大きな信号を送って、周囲の画素同じ明るさとなるようにするものである。
ＣＰＵとメモリーは通常のコンピュータのものと同様で、特にメモリーは各画素に対応した画像メモリーをＲＡＭとして持っている。また、画像情報に応じて、基板を裏面から照射するバックライトを変化させることもできる。
【００５３】
そして、これらの回路のそれぞれに適した高抵抗領域の幅を得るために、３〜１０系統の配線を形成し、個々に陽極酸化条件を変えられるようにすればよい。典型的には、アクティブマトリクス回路においては、チャネル長が１０μｍで、高抵抗領域の幅は０．４〜１μｍ、例えば、０．６μｍ。ドライバーにおいては、Ｎチャネル型ＴＦＴで、チャネル長８μｍ、チャネル幅２００μｍとし、高抵抗領域の幅は０．２〜０．３μｍ、例えば、０．２５μｍ。同じくＰチャネル型ＴＦＴにおいては、チャネル長５μｍ、チャネル幅５００μｍとし、高抵抗領域の幅は０〜０．２μｍ、例えば、０．１μｍ。デコーダーにおいては、Ｎチャネル型ＴＦＴで、チャネル長８μｍ、チャネル幅１０μｍとし、高抵抗領域の幅は０．３〜０．４μｍ、例えば、０．３５μｍ。同じくＰチャネル型ＴＦＴにおいては、チャネル長５μｍ、チャネル幅１０μｍとし、高抵抗領域の幅は０〜０．２μｍ、例えば、０．１μｍとすればよい。さらに、図６における、ＣＰＵ、入力ポート、補正メモリー、メモリーのＮＴＦＴ、ＰＴＦＴは高周波動作、低消費電力用のデコーダーと同様に高抵抗領域の幅を最適化すればよい。かくして、電気光学装置６４を絶縁表面を有する同一基板上に形成することができた。
【００５４】
本発明においては、高抵抗領域の幅を２〜４種類、またはそれ以上に用途によって可変することを特徴としている。また、この領域はチャネル形成領域と全く同じ材料、同じ導電型であるという必要はない。すなわち、ＮＴＦＴでは、微量にＮ型不純物を、また、ＰＴＦＴでは微量にＰ型不純物を添加し、また、選択的に炭素、酸素、窒素等を添加して高抵抗領域を形成することもホットキャリヤによる劣化と信頼性、周波数特性、オフ電流とのトレードオフを解消する上で有効である。
【００５５】
【発明の効果】
本発明によって、各ＴＦＴの必要とする特性、信頼性に応じて最適な幅の高抵抗領域を有するＴＦＴを同一基板上に作製することができる。その結果、従来にない自由度を得ることができ、より高度に集積化された回路を構成することができる。このように本発明は工業的価値が大きな発明であるが、特に大面積基板上にＴＦＴ群を形成し、これをアクティブマトリクスやドライバー回路，ＣＰＵ、メモリーに利用して、電気光学システムとし、オンボードの超薄型パソコン、携帯端末とした場合にはその利用分野は限りなく拡大させることができる。さらに、この電気光学システムはインテリジェント化されて、他の単結晶半導体を用いたＣＰＵ、コンピュータシステム、画像処理システムと結合することによって、新たな産業を形成するに十分たる資質を有する。
【図面の簡単な説明】
【図１】ＴＦＴ回路の作製方法を示す。（断面図、実施例１）
【図２】ＴＦＴ回路の作製方法を示す。（上面図、実施例１）
【図３】ＴＦＴ回路の作製方法を示す。（断面図、実施例２）
【図４】ＴＦＴ回路の作製方法を示す。（上面図、実施例２）
【図５】ＴＦＴ回路の作製方法を示す。（断面図、参考例）
【図６】集積回路のブロック図の例を示す。
【符号の説明】
１０１ 基板
１０２ 下地絶縁膜
１０３、１０４ 島状半導体領域（シリコン）
１０５ ゲイト絶縁膜（酸化珪素）
１０６〜１０９ ゲイト電極・配線（アルミニウム）
１１０〜１１３ 陽極酸化物（酸化アルミニウム）
１１４、１１６ Ｎ型不純物領域
１１５ Ｐ型不純物領域
１１７ 層間絶縁物（酸化珪素）
１１８ 画素電極（ＩＴＯ）
１１９ コンタクトホール
１２０〜１２４ 金属配線（窒化チタン／アルミニウム）

Claims (5)

1. 画素電極に接続されたＮ型の第１の薄膜トランジスタを有するアクティブマトリクス回路と、
   前記第１の薄膜トランジスタを駆動するための回路であって、相補型薄膜トランジスタを構成するＮ型の第２の薄膜トランジスタとＰ型の第３の薄膜トランジスタを有するドライバ回路が同一基板上に設けられたアクティブマトリクス型表示装置であり、
   前記第１乃至第３の薄膜トランジスタはそれぞれ、
   半導体膜と、前記半導体膜上に接するゲイト絶縁膜と、前記ゲイト絶縁膜上に接するゲイト電極を有し、
   前記半導体膜には、ソース領域、ドレイン領域、前記ソース領域と前記ドレイン領域の間にチャネル形成領域、前記ソース領域と前記チャネル形成領域との間及び前記ドレイン領域と前記チャネル形成領域の間にオフセット領域でなる高抵抗領域が設けられ、
   前記第２及び第３の薄膜トランジスタの前記高抵抗領域のチャネル幅方向の幅は互いに等しく、かつ前記第１の薄膜トランジスタの前記高抵抗領域のチャネル幅方向の幅よりも大きく、
   前記第１及び第２の薄膜トランジスタの前記高抵抗領域のチャネル長方向の幅は、前記第３の薄膜トランジスタの前記高抵抗領域のチャネル長方向の幅よりも大きく、かつ前記第１の薄膜トランジスタの前記高抵抗領域のチャネル長方向の幅は、前記第２の薄膜トランジスタの前記高抵抗領域のチャネル長方向の幅よりも大きいことを特徴とするアクティブマトリクス型表示装置。
2. 画素電極に接続されたＮ型の第１の薄膜トランジスタを有するアクティブマトリクス回路と、
   前記第１の薄膜トランジスタを駆動するための回路であって、相補型薄膜トランジスタを構成するＮ型の第２の薄膜トランジスタとＰ型の第３の薄膜トランジスタを有するドライバ回路が同一基板上に設けられたアクティブマトリクス型表示装置であり、
   前記第１乃至第３の薄膜トランジスタはそれぞれ、
   半導体膜と、前記半導体膜上に接するゲイト絶縁膜と、前記ゲイト絶縁膜上に接するゲイト電極を有し、
   前記半導体膜には、ソース領域、ドレイン領域、前記ソース領域と前記ドレイン領域の間にチャネル形成領域が設けられ、
   前記第１及び第２の薄膜トランジスタの半導体膜には、前記ソース領域と前記チャネル形成領域との間及び前記ドレイン領域と前記チャネル形成領域の間にオフセット領域でなる高抵抗領域が設けられ、かつ前記第１の薄膜トランジスタの前記高抵抗領域のチャネル長方向の幅は、前記第２の薄膜トランジスタの前記高抵抗領域のチャネル長方向の幅よりも大きく、
   前記第２及び第３の薄膜トランジスタのチャネル幅は互いに等しく、
   前記第２の薄膜トランジスタの前記高抵抗領域のチャネル幅方向の幅は、前記第１の薄膜トランジスタの前記高抵抗領域のチャネル幅方向の幅よりも大きく、
   前記第３の薄膜トランジスタには高抵抗領域が設けられていないことにより、前記第３の薄膜トランジスタにおいて前記チャネル形成領域は前記ソース領域及び前記ドレイン領域と接していることを特徴とするアクティブマトリクス型表示装置。
3. 請求項１又は２において、前記第１の薄膜トランジスタの前記高抵抗領域のチャネル長方向の幅は０．４〜１μｍであることを特徴とするアクティブマトリクス型表示装置。
4. 請求項１乃至３のいずれか一において、前記第２の薄膜トランジスタの前記高抵抗領域のチャネル長方向の幅は０．２〜０．３μｍであることを特徴とするアクティブマトリクス型表示装置。
5. 請求項１乃至４のいずれか一において、
   前記第１乃至第３の薄膜トランジスタの半導体膜は、結晶性珪素膜であることを特徴とするアクティブマトリクス型表示装置。

Images