JP3980156B2 - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP3980156B2 JP3980156B2 JP06228198A JP6228198A JP3980156B2 JP 3980156 B2 JP3980156 B2 JP 3980156B2 JP 06228198 A JP06228198 A JP 06228198A JP 6228198 A JP6228198 A JP 6228198A JP 3980156 B2 JP3980156 B2 JP 3980156B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- black mask
- interlayer insulating
- inorganic insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims description 47
- 239000010410 layer Substances 0.000 claims description 100
- 239000011229 interlayer Substances 0.000 claims description 76
- 239000003990 capacitor Substances 0.000 claims description 60
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 35
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 20
- 229920005989 resin Polymers 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 description 239
- 238000000034 method Methods 0.000 description 39
- 238000004519 manufacturing process Methods 0.000 description 29
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 16
- 239000007789 gas Substances 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 9
- 239000000460 chlorine Substances 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910052801 chlorine Inorganic materials 0.000 description 8
- 239000011737 fluorine Substances 0.000 description 8
- 229910052731 fluorine Inorganic materials 0.000 description 8
- 239000010407 anodic oxide Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000004254 Ammonium phosphate Substances 0.000 description 4
- OFOBLEOULBTSOW-UHFFFAOYSA-N Malonic acid Chemical compound OC(=O)CC(O)=O OFOBLEOULBTSOW-UHFFFAOYSA-N 0.000 description 4
- 229910000148 ammonium phosphate Inorganic materials 0.000 description 4
- 235000019289 ammonium phosphates Nutrition 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000007743 anodising Methods 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- MNNHAPBLZZVQHP-UHFFFAOYSA-N diammonium hydrogen phosphate Chemical compound [NH4+].[NH4+].OP([O-])([O-])=O MNNHAPBLZZVQHP-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000005984 hydrogenation reaction Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- -1 for example Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- NGPGDYLVALNKEG-UHFFFAOYSA-N azanium;azane;2,3,4-trihydroxy-4-oxobutanoate Chemical compound [NH4+].[NH4+].[O-]C(=O)C(O)C(O)C([O-])=O NGPGDYLVALNKEG-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 150000007524 organic acids Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- WYXIGTJNYDDFFH-UHFFFAOYSA-Q triazanium;borate Chemical compound [NH4+].[NH4+].[NH4+].[O-]B([O-])[O-] WYXIGTJNYDDFFH-UHFFFAOYSA-Q 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007737 ion beam deposition Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052696 pnictogen Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型の表示装置の画素領域の回路構成に関し、特に、補助容量の構成に関する。
【０００２】
【従来の技術】
近年、アクティブマトリクス型液晶表示装置の需要が高まっており、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百nm程度）を用いて薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの各画素のそれぞれに薄膜トランジスタを配置され、また、各画素電極には、液晶を挟んで対向基板に対向電極が設けられており、一種のコンデンサを形成している。そして、各画素電極に印加する電位をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して、映像を表示するものである。
【０００４】
このコンデンサは電流のリークにより次第にその保持容量が減少するため、透過光量が変化して画像表示のコントラストの低下を招いていた。
【０００５】
【発明が解決しようとする課題】
そこで、従来では容量配線を設けて、液晶を誘電体とするコンデンサとは別のコンデンサ（補助容量）を直列に配置している。この補助容量は、液晶を誘電体とするコンデンサが電流のリークで損失する電荷を補う働きをしている。
【０００６】
この補助容量の代表的な構成としては、誘電体として▲１▼ゲート絶縁膜を用いるもの、▲２▼層間絶縁膜を用いるもの、▲３▼パッシベーション絶縁膜を用いるものが挙げられる。特に、▲１▼の構成が単位当たりの容量が大きいため頻繁に利用されている。
【０００７】
しかしながら、従来では容量配線を用いた補助容量を形成して、十分な容量を確保しようとすると、開口率が低下していた。特に、プロジェクター表示装置に用いられるような小型（３型以下）の高精細パネルにおいては、画素面積が小さいため容量配線の占有面積による開口率の低下が問題となっていた。
【０００８】
また、液晶を用いた表示装置に特有の現象として、液晶の僅かな配向不良から発生する光漏れが生じる。液晶は画素電極と対向電極の間にある規則性をもった配向性をもって配列しているが、電極表面の凹凸やラビング不良等に起因して配向性が乱れる場合がある。この液晶配向が乱れた領域と正常な領域との間で生じる光漏れをディスクリネーションと呼んでいる。このディスクリネーションは、表示コントラストを低下させていた。
【０００９】
このディスクリネーションを防ぐ手段として、発生する箇所をブラックマスク（ＢＭ）で隠す手段がとられていた。しかしながら、このディスクリネーションは、液晶の僅かな配向不良から発生するため、発生する箇所を予想することは困難であった。また、光漏れを隠すためのブラックマスクを設けることで開口率が低下してしまうという問題があった。
【００１０】
本発明は、上記問題点を解消して、十分な補助容量を有し、且つ、開口率の高いアクティブマトリクス型表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本明細書で開示する本発明の第１の構成は、
アクティブマトリクス表示装置において、基板上にマトリクス状に配置された画素電極及びブラックマスクを有し、
前記画素電極には薄膜トランジスタが接続され、
前記薄膜トランジスタには容量が接続され、
前記容量は、ブラックマスクと、該ブラックマスクと接する無機層と、前記無機層と接する画素電極とで構成されていることを特徴とするアクティブマトリクス型表示装置である。
【００１２】
さらに本発明の第２の構成は、
アクティブマトリクス表示装置において、基板上にマトリクス状に配置された画素電極及びブラックマスクを有し、
前記画素電極には薄膜トランジスタが接続され、
前記薄膜トランジスタには、第１の容量と第２の容量が接続され、
前記第１の容量は、ブラックマスクと、該ブラックマスク上の第１の無機層と、前記無機層上の画素電極とで構成され、
前記第２の容量は、ブラックマスクと、該ブラックマスク下の第２の無機層と、前記無機層下のドレイン電極とで構成されていることを特徴とするアクティブマトリクス型表示装置である。
【００１３】
また、上記各構成におけるブラックマスクは、バルブメタルで構成されていることを特徴としている。
【００１４】
また、上記各構成における容量を構成する前記無機層は、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、ＤＬＣ膜、酸化アルミニウム、酸化タンタル、酸化チタンから選ばれた膜、またはこれらの積層膜で構成されていることを特徴としている。
【００１５】
加えて、上記各構成における前記ブラックマスクのエッジは、テーパー形状を有していることを特徴としている。
【００１６】
なお、上記各構成における前記ブラックマスクは、有機性樹脂膜上に形成されていることを特徴としている。
【００１７】
さらに本発明の第３の構成は、
絶縁表面を有する基板上に薄膜トランジスタを形成する第１の工程と、
前記薄膜トランジスタを覆って第１の層間絶縁膜を形成する第２の工程と、
前記第１の層間絶縁膜を覆って第２の層間絶縁膜を形成する第３の工程と、
前記第２の層間絶縁膜を覆ってブラックマスクを形成する第４の工程と、
前記ブラックマスクを覆って無機層を形成する第５の工程と、
前記ブラックマスク及び無機層とを選択的に除去する第６の工程と、
前記ブラックマスク及び無機層を覆って第３の層間絶縁膜を形成する第７の工程と、
前記第３の層間絶縁膜を選択的に除去し、無機層を露出する第８の工程と、
前記第３の層間絶縁膜を覆って透明性導電膜を形成する第９の工程とを有したアクティブマトリクス型表示装置の作製方法であって、
前記無機層を誘電体として、ブラックマスクと画素電極と無機層とによって補助容量を形成することを特徴とするアクティブマトリクス型表示装置の作製方法である。
【００１８】
前記第５の工程において、前記無機層は、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、ＤＬＣ膜、酸化アルミニウム、酸化タンタル、酸化チタン、から選ばれた膜、またはこれらの積層膜で構成されていることを特徴としている。
【００１９】
前記第５の工程において、前記無機層は、バルブメタルで構成されたブラックマスクを陽極酸化して形成することを特徴としている。
【００２０】
さらに本発明の第４の構成は、
絶縁表面を有する基板上に薄膜トランジスタを形成する第１の工程と、
前記薄膜トランジスタを覆って第１の層間絶縁膜を形成する第２の工程と、
前記第１の層間絶縁膜を覆って第２の層間絶縁膜を形成する第３の工程と、
前記第２の層間絶縁膜を覆ってバルブメタルで構成されたブラックマスクを形成する第４の工程と、
前記ブラックマスクを選択的に除去する第５の工程と、
前記ブラックマスクを陽極酸化して無機層を形成する第６の工程と、
前記無機層を覆って透明性導電膜を形成する第７の工程とを有したアクティブマトリクス型表示装置の作製方法であって、
前記無機層を誘電体として、ブラックマスクと画素電極と無機層とによって補助容量を形成することを特徴とするアクティブマトリクス型表示装置の作製方法である。
【００２１】
上記第４の構成における第５の工程において、前記ブラックマスクのエッジは、テーパー形状に形成されることを特徴としている。
【００２２】
上記作製方法の各構成において、前記ブラックマスクは有機性樹脂で構成される第２の層間絶縁膜上に形成されることを特徴としている。
【００２３】
【発明の実施の形態】
本発明の実施の形態を図１（Ｅ）を用いて以下に説明する。図１においては、簡略化のため、有機性樹脂膜からなる層間絶縁膜（第２の層間絶縁膜）の下に存在する、絶縁基板並びに該基板上に作製された各配線、スイッチング素子及び第１の層間絶縁膜は図示しない。なお、本発明は如何なるスイッチング素子及び第１の層間絶縁膜であっても適用可能である。
【００２４】
本発明においては、無機層１０５と、無機層と接したブラックマスク１０４と、無機層と接する画素電極１０９とを用いた補助容量１１０を有機性樹脂膜からなる層間絶縁膜上に形成することを特徴としている。
【００２５】
本発明の構成で、ブラックマスク１０４としては、バルブメタルや、遮光性及び導電性を有する金属材料を用いる。例えば、Ａｌ、Ｔａ、Ｔｉ、ＣｒまたはＴｉＮ等を用いることができる。
【００２６】
また、無機膜１０３としては、誘電率が重要となり、非晶質窒化珪素膜、非晶質酸化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、ＤＬＣ（diamond like carbon ）膜、酸化アルミニウム、酸化タンタル、酸化チタンおよびこれらの積層膜等を用いることができる。特に誘電率が大きく、選択的にエッチングが可能な窒化珪素膜を用いることが好ましい。
【００２７】
また、画素電極１０９としては、透光性を有する導電膜であるＩＴＯを用い、透過型の液晶表示装置を構成する。他の構成としては、画素電極としてＡｌやＴｉ等の反射電極を用い、反射型の液晶表示装置を構成することも可能である。
【００２８】
次に、本発明の作製工程を図１を用いて以下に説明する。
【００２９】
まず、図示しないＴＦＴ及び第１の層間絶縁膜を覆って、ポリイミドやアクリル等の有機性樹脂で構成される平坦な第２の層間絶縁膜１０１を成膜する。本発明においては、各信号配線とブラックマスクとの間で発生する寄生容量を低減するために、膜厚０．６〜２μｍの範囲を有する層間絶縁膜１０１を設ける。
【００３０】
その後、この第２の層間絶縁膜１０１の表面と接して、膜厚５０〜４００ｎｍの範囲を有するブラックマスク膜１０２を成膜する。
【００３１】
続いて、ブラックマスク膜１０２と接して、後に誘電体となる無機膜１０３を成膜する。（図１（Ａ））
【００３２】
無機膜１０３を設ける際、その膜厚が重要になる。十分な容量を得るために膜厚を薄くして電極間の距離を短くすることが好ましいが、補助容量の絶縁破壊電圧は少なくとも２０Ｖ以上としたい。
【００３３】
また、無機膜の膜厚が１０〜３０ｎｍと薄くなると、均一な膜厚を得ることが難しくピンホールの発生などを引き起こす。
【００３４】
また、無機膜の膜厚が厚くなると、ブラックマスクと無機膜による段差が大きくなり、第３の層間絶縁膜を用いた平坦化が困難になる。そのため、無機膜の膜厚は、ブラックマスク膜と無機膜の合計の膜厚が７００ｎｍ以下、好ましくは５００ｎｍ以下とする。ただし、無機膜に陽極酸化膜を用いて、第３の層間絶縁膜を形成しない場合は、その限りではない。
【００３５】
そのため、窒化珪素膜を単層で用いるのであれば、少なくとも５０ｎｍ以上の膜厚を必要とする。代表的には、窒化珪素膜の膜厚は５０〜３００ｎｍとする。好ましくは、５０〜２００ｎｍ、更に好ましくは５０〜１００ｎｍの膜厚で用いる。
【００３６】
また、ＣＶＤ法等で作製される無機膜をブラックマスクの上に設ける際、表面に第２の層間絶縁膜が露呈していると有機性樹脂から水やメタン等のガスが発生し、良質な窒化珪素膜を得ることは難しかった。また、第２の層間絶縁膜として、酸化珪素膜等の無機膜を利用してもよいが、各信号配線とブラックマスクとの間で発生する寄生容量を低減する程度の厚さが必要となるため、コンタクトホールの形成が困難となり、実用的でなかった。
【００３７】
本発明の作製工程においては、第２の層間絶縁膜上のブラックマスク膜１０２をパターニングする前に無機膜１０３を成膜することを基本とする。つまり、無機膜の形成後で第３の層間絶縁膜を形成する前に少なくとも１回のパターニング工程（図１（Ｂ））を有する。その結果、有機性樹脂からなる第２の層間絶縁膜からのガスの放出を防ぐことが実現できる。また、レジスト１０６を利用して、ブラックマスク１０４と無機層１０５は概略同一形状にパターニングされる。ただし、陽極酸化膜を無機層として用いる場合はその限りではない。エッチング方法としては、ＲＩＥ等による異方性のドライエッチングによってエッチングする。
【００３８】
ブラックマスク及び無機膜のパターニング工程後、第３の層間絶縁膜１０７を形成する。（図１（Ｃ））ただし、本発明においては無機層に陽極酸化膜を利用すると、第３の層間絶縁膜を形成しない構成とすることが可能である。
【００３９】
その後、補助容量１１０を形成するために、無機層１０５上の第３の層間絶縁膜１０７をドライエッチング法によりレジスト１０８を用いて選択的に除去する。この工程により、凹部が形成され、その底面には無機層１０５が露出する。この際、無機層１０５をエッチングストッパーとして用いる。（図１（Ｄ））
【００４０】
加えて、図示しないが、ＴＦＴと画素電極を接続するためのコンタクトホールの形成を行う。
【００４１】
次いで、透明性導電膜（ＩＴＯ）を成膜し、パターニングを施すことにより画素電極１０９を形成する。（図１（Ｅ））
【００４２】
本発明では、無機層１０５を誘電体として、ドライエッチング法により露出した無機層と接して形成された画素電極１０９と、無機層と接したブラックマスク１０４とが重なった箇所に補助容量１１０が形成される。
【００４３】
通常、ブラックマスクは、光による劣化からスイッチング素子を防ぐために設けられている。従って、このブラックマスクを利用して、補助容量を形成することは有効画素領域を増やす上で非常に有効である。なお、有効画素領域とは、実際に画像表示領域として機能しうる領域のことを指す。また、ディスクリネーションもブラックマスクで隠すことができる。
【００４４】
本明細書中では、層間絶縁膜の除去を行うためにドライエッチング法を用いているが、エッチャントとして、塩素系、フッ素系、酸素系、を必要に応じて適宜使用する。
【００４５】
本明細書中でいう塩素系のエッチャントとは、塩素若しくは塩素を一部に含む気体を指し、例えば、Ｃｌ2 、ＢＣｌ3 、ＳｉＣｌ4 、ＨＣｌ、ＣＣｌ4 等の単一気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体（例えばＨ2 、Ｏ2 、Ｎ2 等）で希釈したものを指す。
【００４６】
更に、本明細書中でいうフッ素系のエッチャントとは、フッ素若しくはフッ素を一部に含む気体を指し、例えば、Ｆ2 、ＢＦ3 、ＳｉＦ4 、ＨＦ、ＣＦ4 等の単一気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体（例えばＨ2 、Ｏ2 、Ｎ2 等）で希釈したものを指す。
【００４７】
また、本明細書中でいう酸素系のエッチャントとは、酸素を含む気体を指し、例えば、Ｏ2 、Ｏ3 等およびＯ2 、Ｏ3 等を酸素を含まない気体（例えばＮ2 、Ｈｅ等）で希釈したものを指す。
【００４８】
以上の構成は、ブラックマスク１０４と画素電極１０９と無機層１０５とからなる補助容量のみに着目した例を説明した。さらに、以下に示す実施例でもってアクティブマトリクス型表示装置の詳細な説明を行うものとする。
【００４９】
【実施例】
〔実施例１〕
以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。
【００５０】
本実施例では、アクティブマトリクスアレイ基板上に、補助容量を作製した工程を示す。まず、画素内に配置されるスイッチング素子としてＴＦＴを作製した例を図２を用いて説明する。
【００５１】
まず、絶縁表面を有する基板（図示せず）上に活性層２０１を形成した。活性層２０１は膜厚が20〜100 nm（好ましくは25〜70nm）の結晶性半導体膜（代表的には結晶性珪素膜）で構成すれば良い。（図２（Ａ））
【００５２】
結晶性珪素膜の形成方法は公知の如何なる手段を用いても良いが、本実施例では特願平８−３３５１５２号公報記載の技術を用いた。
【００５３】
こうして形成した結晶性珪素膜をパターニングして活性層２０１を形成し、プラズマＣＶＤ法によりゲート絶縁膜（図示せず）を形成した後、熱酸化行程を行って活性層５０１とゲート絶縁膜との界面特性を向上させた。なお、熱酸化後の最終的な活性層膜厚は10〜75nm（好ましくは15〜45nm）となる様にする。
【００５４】
次に、アルミニウムまたはアルミニウムを主成分とする材料（本実施例では２wt％のスカンジウムを含有したアルミニウム膜）を成膜し、パターニングしてゲート配線２０２を形成した。（図２（Ｂ））
【００５５】
次に、特開平７−１３５３１８号公報記載の技術を用いてソース／ドレイン領域、チャネル形成領域及びＬＤＤ（Lightly doped drain ）領域の形成を行った。本実施例ではソース／ドレイン領域とチャネル形成領域との間に 0.5〜1.5 μｍ（代表的には 0.7〜１μｍ）のＬＤＤ領域２０３を形成した。（図２（Ｃ））
【００５６】
次に、活性層に添加した不純物元素（１３族または１５族元素）を熱アニールによって活性化し、その後ゲート配線２０２を覆って第１の層間絶縁膜（図示せず）を形成した。さらに、第１の層間絶縁層にコンタクトホール２０４、２０５を形成して、ソース配線２０６とドレイン電極２０７を形成した。
【００５７】
なお、本実施例ではソース配線２０６及びドレイン電極２０７として、チタン／アルミニウム／チタンの三層積層構造を用いる。膜厚は 150/500/100nmとすれば良い。（図２（Ｄ））
【００５８】
以上の作製工程で画素電極に液晶制御用の電圧を印加するためのスイッチング素子（ＴＦＴ）２０８が完成した。なお、本明細書中では、図３（Ａ）において２０８で示される領域内に構成された素子をスイッチング素子（代表的にはＴＦＴ、ＭＩＭ素子でも良い）と呼ぶ。なお、本明細書中では、この後で形成されるブラックマスクや画素電極等をスイッチング素子の構造には含まないものとする。
【００５９】
次に、上記スイッチング素子を用いてアクティブマトリクスアレイ基板を作製する工程を図３〜図６を用いて以下に説明する。なお、図２（Ｄ）は、図３（Ａ）と対応している。
【００６０】
図３（Ａ）に示すのはスイッチング素子２０８を作製した上記工程後において、アクティブマトリクス型液晶表示装置の画素マトリクス回路を構成する画素の一つを拡大した上面図である。なお、図３（Ｂ）は図３（Ａ）中のＡ−Ａ’断面構造図、図３（Ｃ）は図３（Ａ）中のＢ−Ｂ’断面構造図を示した図である。
【００６１】
本実施例では、第１の補助容量７００と第２の補助容量５００を同一画素内に構成した。
【００６２】
第１の補助容量は、ブラックマスクと、ブラックマスク上の無機層と、画素電極とによって構成する。この第１の補助容量の作製工程は、図５〜７中のＡ−Ａ’断面構造図及びにＢ−Ｂ’断面構造図に図示する。本明細書で開示した補助容量とは、第１の補助容量を示しているが、さらに、第２の補助容量と組み合わせて用いることにより、十分な容量を確保し、有効画素領域を増やすことができる。
【００６３】
なお、第２の補助容量はブラックマスクと、ブラックマスク下の無機積層と、ドレイン電極によって構成する。この第２の補助容量の作製工程は、図３〜５中のＢ−Ｂ’断面構造図に図示する。
【００６４】
以下に、アクティブマトリクスアレイ基板上に、第１の補助容量と第２の補助容量を同一画素内に作製する工程を示した。
【００６５】
スイッチング素子２０８の作製工程後、図４（Ａ）〜（Ｃ）に示すように、ソース配線２０６、ドレイン電極２０７及び第１層間絶縁膜２０９を覆って第２の層間絶縁層２１０を形成し、後に第２の補助容量を構成する部分のみに開口領域２１１を設けた。
【００６６】
本実施例では第２の層間絶縁層２１０〔無機積層膜２１０（ａ）と有機性樹脂膜２１０（ｂ）の積層膜〕として、下から窒化珪素膜（50nm）、酸化珪素膜（20nm）、アクリル膜（１μｍ）からなる積層構造の絶縁層を用いた。有機性樹脂膜２１０（ｂ）として、アクリルの代わりにポリイミド等の他の有機性樹脂材料を用いても構わない。また、第２の層間絶縁膜は単層でも良いし、二層以上の積層構造としても良い。
【００６７】
なお、図４（Ｃ）に示した開口領域２１１を形成するには、ドライエッチング法によりフッ素系のエッチャントを用いてアクリル膜を開口した。なお、図４（Ａ）中に点線で示した領域が、開口領域２１１を示している。この時、酸化珪素膜がエッチングストッパとして機能する。従って、開口領域２１１の底面には窒化珪素膜と酸化珪素膜とでなる無機積層膜２１０（ａ）が残った。本実施例の場合には、この無機積層膜を第２の補助容量の誘電体として利用した。勿論、酸化珪素膜をウェットエッチングによって選択的に除去して窒化珪素膜のみを残す構成とすることも可能である。
【００６８】
なお、本実施例では第２の層間絶縁膜２１０として、窒化珪素膜／酸化珪素膜／有機性樹脂膜の積層構造を用いたが、最上層が有機性樹脂で構成されていれば、この構造に限定されないことは言うまでもない。本実施例を効果的に実施するためには、なるべく比誘電率が高い絶縁膜を薄く下層に設け、その上に比誘電率が低い絶縁膜を厚く設ければ良い。即ち、開口領域２１１では第２の補助容量の誘電体として効果的に機能し、それ以外では層間絶縁膜として効果的に機能する様な構成であることが必要である。
【００６９】
また、第２の層間絶縁膜２１０を単層（有機性樹脂膜等）とする場合、ハーフエッチングにより開口領域を形成して薄膜化された部分を第２の補助容量の誘電体として使用しても良い。
【００７０】
こうして有機性樹脂膜２１０（ｂ）に対して開口領域２１１を形成した後、ブラックマスク膜を形成した。本実施例ではブラックマスク膜としてはチタンをＲＦスパッタ法で、１５０℃に加熱しつつ２００ｎｍの膜厚に成膜したものを用いたが、構成材料としてクロム、タンタル、アルミニウム、窒化チタン等を適宜用いても良い。なお、蒸着法を用いて成膜することも可能である。図示しないが、後の工程によりブラックマスクは、補助容量の一方の電極となり、０Ｖの電位に保つため、ソース配線と同時に形成された引き出し配線と電気的に連絡する。
【００７１】
また、後の工程であるパターニング工程をブラックマスク膜に施すと、図５（Ｃ）に断面構造図の１例を示したように、ドレイン電極２０７、ブラックマスク２１２を上下電極とし、無機積層膜２１０（正確には窒化珪素／酸化珪素の積層膜）を誘電体とする第２の補助容量５００を形成することができる。
【００７２】
次に、ブラックマスク膜上に、無機膜を形成した。無機膜としては、誘電率が重要となり、非晶質窒化珪素膜、非晶質酸化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、ＤＬＣ（diamond like carbon ）膜、酸化アルミニウム、酸化タンタル、酸化チタンおよびこれらの積層膜等を用いることができる。
【００７３】
無機膜として酸化珪素膜を用いる場合は、プラズマＣＶＤ法において反応ガスをＳｉＨ4 又はＴＥＯＳと酸素又はオゾンとを用いれば良い。窒化酸化珪素膜を用いる場合は、反応ガスをＳｉＨ4 とＮ2 Ｏまたは／およびＮ2 とすればよい。ＤＬＣ膜を用いる場合は、水素雰囲気中で炭素ターゲットをスパッタする方法や、イオンビーム堆積法、ＥＣＲ（electron cyclotron resonance）ＣＶＤ法を用いて炭化水素化物またはそれに加えて水素を反応ガスとして成膜すればよい。なお、無機膜として、酸化アルミニウム 、酸化タンタル、酸化チタンまたは窒化タンタル（ＴａＮ）を利用する場合は、スパッタ法を用いて成膜すれば良い。
【００７４】
なお、無機膜に結晶性の被膜を用いると、結晶粒界によってピンホールや亀裂が生じ、表示不良やムラの原因になる可能性が高いため、蓄積容量に用いる無機膜は均一な膜質の非晶質被膜が好ましい。そのため、無機膜の成膜の際に、反応圧力を高くするまたは／および温度を低くするなどにより無機層を非晶質とすることが好ましい。
【００７５】
本実施例では、無機膜としてプラズマＣＶＤ法を用いた窒化珪素膜を形成した。なお、本実施例では窒化珪素膜の単層構造を用いているが、この構造に限定されないことは言うまでもない。
【００７６】
本実施例の諸条件は、反応ガスとしてＳｉＨ4 、ＮＨ3 およびＮ2 を５sccm／３８sccm／８７sccmで用い、反応温度２５０℃で、１００ｎｍの膜厚に成膜した。その後、無機膜上にレジストを設け、パターニングを施し、フッ素系のエッチャントを用いたドライエッチング法により、無機層２１３を形成した。加えて、同一のマスクを用い、塩素系のエッチャントを用いてブラックマスク膜をエッチングした。（図５（Ａ）〜（Ｃ））
【００７７】
次に、無機層上に第３の層間絶縁層２１４として１μｍ厚のアクリル膜を形成した。勿論、ポリイミド等の他の絶縁性を有する膜であっても良い。また、第３の層間絶縁膜は単層でも良いし、二層以上の積層構造としても良い。また、第２の層間絶縁膜を第２の層間絶縁膜と同一材料を用いると、応力を抑制することができ、優れた密着性を得ることができる。さらに、コンタクトホールの開口に際して、エッチングレートが等しいのでエッチング残りを減らすことができ、コンタクト不良を抑制することが可能であった。
【００７８】
そして、後に第１の補助容量を構成する部分となる箇所をエッチングして開口領域２１５を設けた。（図６（Ａ）〜（Ｃ））
【００７９】
開口領域２１５を形成するには、ドライエッチング法によりアクリル膜を開口した。本実施例では、ＣＦ4 ／Ｏ2 ／Ｈｅを５sccm／９５sccm／４０sccmで用いたドライエッチングによって形成した。なお、図６（Ａ）中に点線で示した領域が、開口領域２１５を示している。この開口領域２１５の底面には窒化珪素膜が残った。本実施例の場合には、この窒化珪素膜を第１の補助容量の誘電体として利用した。
【００８０】
そして、開口領域２１５の形成と同一、または、別のエッチング工程によりコンタクトホール２１６を形成して、画素電極２１７となる透明導電膜（代表的にはＩＴＯ膜）を形成し、パターニングした。（図７（Ａ）〜（Ｃ））
【００８１】
断面構造図（図７（Ｂ）と（Ｃ））では、図示しないが、コンタクトホール２１６を用いて、ドレイン電極２０７と画素電極２１７とを電気的に接続した。この様に、ブラックマスク２１２上には絶縁層を介して画素電極が設けられた。
【００８２】
上記工程により画素電極２１７、ブラックマスク２１２を上下電極とし、無機層２１３（正確には窒化珪素膜）を誘電体とする第１の補助容量７００が形成された。図７（Ａ）中の太線で示される領域と、ブラックマスク上に第３層間絶縁膜が積層されていない領域の重なった箇所が第１の補助容量（Ｃｓ）を形成する領域となる。従って、画素電極のパターニング工程においてズレが生じても補助容量（Ｃｓ）はほとんど変化しない。
【００８３】
なお、ソース配線上に形成されたブラックマスクを用いて形成された第１の補助容量７００を図７（Ｂ）に示した。ブラックマスクは各配線やスイッチング素子及びディスクリネーションを隠すために配置される。従って、このブラックマスクを利用して、補助容量を形成することは有効画素領域を増やす上で非常に有効である。
【００８４】
加えて、図７（Ｃ）には、ゲート配線上に形成されたブラックマスクを用いて形成された第１の補助容量（画素電極／無機層／ブラックマスク）を示した。図７（Ｃ）においては、第２の補助容量（ブラックマスク／無機積層／ドレイン電極）も形成されており、さらに十分な容量を得ることができ、有効画素領域を増やすことができた。
【００８５】
なお、言うまでもなく、図７（Ｂ）及び図７（Ｃ）に示すブラックマスク端部において、第３の層間絶縁膜が積層されている箇所でも、補助容量（画素電極／第３の層間絶縁膜及び無機層／ブラックマスク）が形成される。
【００８６】
また、図７（Ａ）〜（Ｃ）に示したように、第１の補助容量を形成した箇所は凹部を有しているため、その箇所にディスクリネーションが発生する。従って、故意にブラックマスク上にディスクリネーションを集中させることができるため有効である。
【００８７】
なお、本実施例は、図７（Ａ）の上面から見た画素配置に限定されないことはいうまでもない。また、図７（Ｂ）及び図７（Ｃ）には、ドレイン電極やソース配線や、ゲート配線が存在しているが、特にこの構造に限定されない。
【００８８】
こうして画素構造が完成した後、水素化を行ってＴＦＴの活性層内に残る不対結合手を水素終端する。さらに、画素電極を覆って配向膜を形成した。配向膜はラビングによって配向力を持たせる。
【００８９】
以上の作製工程によって、複数の画素を形成して画素マトリクス回路を有するアクティブマトリクス基板を完成した。画素マトリクス回路内の各画素には少なくとも一つのスイッチング素子と第１の補助容量とを配置すれば良い。
【００９０】
なお、アクティブマトリクス基板上には画素マトリクス回路以外にも駆動回路（ドライバー回路）や信号処理回路（γ補正回路、Ｄ／Ａコンバータ等のロジック回路）を形成することが可能である。これらの回路の作製工程は、基本的には本実施例に示した作製工程と同一（実際には図１（Ｄ）の工程で完成する）であるため、詳細な説明は省略する。
【００９１】
また、本願発明は画素の配置構成に関する発明であるため、同一基板上に形成される他の回路（上述の駆動回路やロジック回路）の構成は如何なるものであっても良い。その様な回路の作製工程や構造は実施者が適宜決定すれば良い。
【００９２】
また、本実施例では画素電極として透明導電膜を用いた透過型ＬＣＤを例に挙げているが、画素電極として反射性電極を用いることで容易に反射型ＬＣＤを作製することが可能である。
【００９３】
〔実施例２〕
本実施例では、上記実施例１の無機層２１３（単層の窒化珪素膜）に代えて、窒化珪素膜と酸化珪素膜の積層構造を利用した例を図８に示す。また、無機層形成工程以外は、実施例１と同一工程であるため記載を省略する。なお、上面図は、実施例１と同一のマスクを用いたため図７（Ａ）と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
【００９４】
本実施例においては、第１無機層として窒化珪素膜（50nm）、第２無機層として、酸化珪素膜（20nm）を用いた。
【００９５】
また、酸化珪素膜は、絶縁性が高く漏洩電流が少ない。そのため、ショート等に対する高い信頼性が得ることができ、補助容量の絶縁膜として用いることは有効であった。特に、本実施例のように、無機層を多層構造とする際に、酸化珪素膜を最上層として用いると、ドライエッチング法を用いた場合、エッチングストッパーとすることができるため有効であった。
【００９６】
図８（１）及び（２）に示すのは、本実施例２における第１の補助容量８００の断面構造である。図８（１）及び（２）において、８０１は絶縁表面を有する基板、８０２は第１の層間絶縁層、８０３はソース配線、８０４は無機積層膜、８０５は第２層間絶縁層、８０６はブラックマスク、８０７は第１無機層、８０８は第２無機層、８０９は第３層間絶縁層、８１０は画素電極である。
【００９７】
〔実施例３〕
本実施例では、上記実施例２において、第２無機層（酸化珪素膜）をドライエッチングのストッパーとして用いた後、ウェットエッチングによって選択的に除去して、誘電体として、窒化珪素膜のみを利用した例を図９（２）に示す。また、窒化珪素膜と酸化珪素膜を積層する工程（図９（１））までは、実施例２と同一工程であるため記載を省略する。なお、上面図は、実施例１と同一のマスクを用いたため図７（Ａ）と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
【００９８】
本実施例では、ウェットエッチングによって選択的に除去して、誘電体として、窒化珪素膜のみを残存させた後、実施例１と同様に、第３層間絶縁層、画素電極の形成を行った。
【００９９】
こうして画素構造が完成した後、水素化を行ってＴＦＴの活性層内に残る不対結合手を水素終端する。さらに、画素電極を覆って配向膜を形成した。配向膜はラビングによって配向力を持たせる。こうしてアクティブマトリクスアレイ基板を完成させた。
【０１００】
図９（２）に示すのは、本実施例３における補助容量９００の断面構造である。図９（１）及び（２）において、９０１は絶縁表面を有する基板、９０２は第１の層間絶縁層、９０３はソース配線、９０４は無機積層膜、９０５は第２層間絶縁層、９０６はブラックマスク、９０７は第１無機層、９０８は第２無機層、９０９は第３層間絶縁層、９１０は画素電極である。
【０１０１】
本実施例は、実施例２と比較して工程は増えるが、誘電体として窒化珪素膜のみとしたため、十分な容量を得ることができた。
【０１０２】
〔実施例４〕
本実施例では、上記実施例１における無機層として、ブラックマスクの陽極酸化膜を利用した例を図１０に示す。また、ＴＦＴ及び第１層間絶縁膜を得る工程までは、実施例１と同一工程であるため記載を省略する。なお、上面図は、実施例１と同一のマスクを用いたため図７（Ａ）と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
【０１０３】
また、ブラックマスク膜にＡｌ或いはＴａを用いた場合、陽極酸化を行うことにより、Ａｌ2 Ｏ3 やＴａ2 Ｏ5 を表面に形成すると、誘電率の大きい無機層が、ブラックマスクとの応力により発生するピーリングを少なくでき、自己整合的に形成できるため有効である。また、パーティクル等により発生する表示不良を更に低減することができた。本実施例においては、ブラックマスク膜にＴａ（150nm)を用いた。
【０１０４】
次に、ブラックマスク膜の上にレジストを設けフッ素系のエッチャントを用いてブラックマスク膜に異方性のドライエッチングを施した。この工程によりブラックマスクを形成した。
【０１０５】
その後、レジストを除去して、陽極酸化を行った。ブラックマスクを陽極としてリン酸アンモニウム水溶液を電界溶液に用いた陽極酸化を行い陽極酸化膜Ｔａ2 Ｏ5 を７０〜３００ｎｍ、本実施例では１５０ｎｍの膜厚に形成する。また、電界溶液として、マロン酸等の有機酸、酒石酸アンモニウム、リン酸アンモニウムまたは硼酸アンモニウムの水溶液等を用いることができる。この陽極酸化は、一般的に用いられている陽極酸化工程であれば特に限定されない。
【０１０６】
本実施例では、ブラックマスク膜をパターニングしてから陽極酸化を行ったが、パターニング前に陽極酸化を行い全面に陽極酸化膜を形成してもよい。特に、無機層として陽極酸化膜と他の無機層との積層構造とするときには、パターニング前に陽極酸化を行い全面に陽極酸化膜を形成後、他の無機層、例えば酸化珪素膜を形成する必要がある。
【０１０７】
次に、第３の層間絶縁膜としてアクリルを形成した。アクリルはスピナーを用いて、０．２〜０．７μｍ、本実施例では０．３μｍの膜厚に形成後２５０℃で焼成してアクリルを成膜した。
【０１０８】
この工程以降は、第３層間絶縁層の選択エッチング、コンタクトホールの形成、画素電極のパターニング、水素化、配向膜形成を行い、アクティブマトリクスアレイ基板を完成させた。その結果、図１０に示した構成（補助容量１０００）が得られた。上面図は図７（Ａ）図と同一である。
【０１０９】
図１０（１）及び（２）に示すのは、図７（Ａ）図における補助容量１０００の断面構造である。図１０（１）及び（２）において、１００１は絶縁表面を有する基板、１００２は第１の層間絶縁層、１００３はソース配線、１００４は無機積層膜、１００５は第２層間絶縁層、１００６はブラックマスク、１００７は陽極酸化膜、１００９は第３層間絶縁層、１０１０は画素電極である。
【０１１０】
〔実施例５〕
本実施例では、上記実施例４において、第３層間絶縁膜を形成しない例を図１１に示す。また、ブラックマスク膜を形成する工程までは、実施例４と同一工程であるため記載を省略する。上面図は、実施例１と同一のマスクを用いたため図７（Ａ）と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
【０１１１】
本実施例においては、ブラックマスク膜の上にレジストを設けフッ素系のエッチャントを用いてブラックマスク膜に異方性のドライエッチングを過剰に施した。この工程によりブラックマスク（Ｔａ）のエッジを故意にテーパー形状にした。
【０１１２】
その後、レジストを除去して、陽極酸化を行った。ブラックマスクを陽極としてリン酸アンモニウム水溶液を電界溶液に用いた陽極酸化を行い陽極酸化膜Ｔａ2 Ｏ5 を７０〜３００ｎｍ、本実施例では１００ｎｍの膜厚に形成する。また、電界溶液として、マロン酸等の有機酸、酒石酸アンモニウム、リン酸アンモニウムまたは硼酸アンモニウムの水溶液等を用いることができる。この陽極酸化は、一般的に用いられている陽極酸化工程であれば特に限定されない。
【０１１３】
そして、エッチング工程によりコンタクトホールを形成して、画素電極２１７となる透明導電膜（代表的にはＩＴＯ膜）を形成し、パターニングした。（図１１（Ａ））
【０１１４】
こうして画素構造が完成した後、水素化を行ってＴＦＴの活性層内に残る不対結合手を水素終端する。さらに、画素電極を覆って配向膜を形成した。配向膜はラビングによって配向力を持たせる。こうしてアクティブマトリクスアレイ基板を完成させた。その結果、図１１（Ａ）に示した構成（補助容量１１００）が得られた。
【０１１５】
本実施例の構成においては、上記各実施例と比較して、第３層間絶縁膜を形成しないため、コンタクトホール形成が容易であった。また、ブラックマスクのエッジを故意にテーパー状（好ましくはテーパー角を２０°以下）とすることで、層間絶縁膜を形成しなくとも、十分な平坦性が得られた。また、本実施例で用いたＴａは、他のバルブメタルと比較してエッジをテーパー状とすることが容易な材料である。
【０１１６】
また、本実施例の応用例として、補助容量１１１２の下方に素子部１１１１を有したアクティブマトリクス型表示装置の断面図を図１１（Ｂ）に示した。同様に補助容量１１１２は、陽極酸化膜１１１３を誘電体として、ブラックマスク１１１４と、画素電極１１１５で構成した。
【０１１７】
〔実施例６〕
実施例２では無機層の例として窒化珪素膜と酸化珪素膜の積層を利用する場合を例にとったが、多層構造からなる無機層の下層としてＤＬＣ膜を用いた例を以下に示す。上面図は、実施例１と同一のマスクを用いたため図７（Ａ）と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
【０１１８】
まず、ブラックマスク膜上に誘電率の大きいＤＬＣ膜を形成し、その上に窒化珪素膜、酸化珪素膜又は窒化酸化珪素膜からなる上層を設けた構成を利用した。
【０１１９】
このような構成を採ることにより、塩素系のエッチャントによるエッチングにより上層を選択的にエッチングした後に、酸素系のエッチャントによるエッチングによりＤＬＣ膜をエッチングした。このエッチングにより同時に、レジストのアッシングも行うことができ、他の多層構造に比べてより少ない工程でパターニングされた無機層を得ることができた。
【０１２０】
〔実施例７〕
実施例１ではトップゲート構造の例としてプレーナ型ＴＦＴを作製する場合を例にとったが、画素のスイッチング素子としてボトムゲート型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）を用いても構わない。なお、典型的なプレーナ型ＴＦＴ１２０２を用いたアクティブマトリクスアレイ基板の断面構造図を図１２（Ａ）に示した。また、ボトムゲート型ＴＦＴ１２１２を用いたアクティブマトリクスアレイ基板の断面構造図を図１２（Ｂ）示した。図１２（Ａ）において、１２００、１２１０は基板、１２０１、１２１１は第２層間絶縁膜、１２０３、１２１３はドレイン電極、１２０４、１２１４はソース配線、１２０５、１２１５は保護膜、１２０６、１２１６はブラックマスク、１２０７、１２１７は無機層、１２０８、１２１８は第３層間絶縁膜、１２０９、１２１９は画素電極である。
【０１２１】
勿論、逆スタガ型ＴＦＴを用いる場合においても実施例１〜６の構成をとることは可能である。
【０１２２】
〔実施例８〕
本実施例では上記各実施例１〜７に示した構成のアクティブマトリクスアレイ基板（素子形成側基板）を用いてＡＭＬＣＤを構成した場合の例について説明する。ここで本実施例のＡＭＬＣＤの外観を図１３に示す。
【０１２３】
図１３において、１３０１はアクティブマトリクスアレイ基板であり、画素マトリクス回路１３０２、ソース側駆動回路１３０３、ゲート側駆動回路１３０４が形成されている。駆動回路はＮ型ＴＦＴとＰ型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路で構成することが好ましい。また、信号処理を、同一基板上にＴＦＴでもって形成されたロジック回路１３０７によって行う。なお、１３０５は対向基板である。
【０１２４】
図１３に示すＡＭＬＣＤはアクティブマトリクスアレイ基板１３０１と対向基板１３０５とが端面を揃えて貼り合わされている。ただし、ある一部だけは対向基板１３０５を取り除き、露出したアクティブマトリクスアレイ基板に対してＦＰＣ（フレキシブル・プリント・サーキット）１３０６を接続してある。このＦＰＣ１３０６によって外部信号を回路内部へと伝達する。
【０１２５】
また、本実施例のＡＭＬＣＤはブラックマスクをアクティブマトリクス基板に設ける構成（ＢＭ on ＴＦＴ）を採用するが、それに加えて対向側にブラックマスクを設ける構成とすることも可能である。
【０１２６】
また、カラーフィルターを用いてカラー表示を行っても良いし、ＥＣＢ（電界制御複屈折）モード、ＧＨ（ゲストホスト）モードなどで液晶を駆動し、カラーフィルターを用いない構成としても良い。
【０１２７】
また、特開昭8-15686 号公報に記載された技術の様に、マイクロレンズアレイを用いる構成にしても良い。
【０１２８】
〔実施例９〕
実施例８に示したＡＭＬＣＤは、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、アクティブマトリクス型液晶表示装置を搭載した製品と定義する。
【０１２９】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図１４に示す。
【０１３０】
図１４（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は表示装置２００４等に適用することができる。
【０１３１】
図１４（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２に適用することができる。
【０１３２】
図１４（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５等に適用できる。
【０１３３】
図１４（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１３４】
図１４（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１３５】
図１４（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１３６】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【０１３７】
【発明の効果】
本願発明はＡＭＬＣＤの画素マトリクス回路を構成する各画素の構造に関する発明である。
【０１３８】
本発明の画素の構造におけるブラックマスクは、表示不良や素子特性劣化の原因となる電磁波や光等から配線やスイッチング素子を保護するとともに、補助容量を形成する電極の役目を果たしている。
【０１３９】
また、画素電極のパターニング工程において、位置ズレが生じても補助容量は殆ど変化しないため、各画素の容量のバラツキをなくすことが可能である。
【０１４０】
そして、本発明を実施することで凹凸を故意に形成し、画素に発生するディスクリネーションの発生位置を制御し、ディスクリネーションを効率よく隠すブラックマスクの占有面積を縮小化することが可能である。
【０１４１】
本発明の構成とすることで、各画素における有効画素領域、即ち、有効画素面積が大幅に拡大され、実質的な画像表示領域が増加する。そして、より高精細なＬＣＤディスプレイにおいても高いコントラストを実現することが可能である。
【図面の簡単な説明】
【図１】 本発明の作製工程の１例を示す図。
【図２】 実施例１における作製工程図
【図３】 実施例１における作製工程図
【図４】 実施例１における作製工程図
【図５】 実施例１における作製工程図
【図６】 実施例１における作製工程図
【図７】 実施例１における作製工程図
【図８】 実施例２における画素断面構造図
【図９】 実施例３における作製工程図
【図１０】 実施例４における画素断面構造図
【図１１】 実施例５における画素断面構造図
【図１２】 実施例７における画素断面構造図
【図１３】 ＡＭＬＣＤの構成を示す図
【図１４】 本願発明のＡＭＬＣＤを搭載した電子機器を示す図
【符号の説明】
１０１ 第２層間絶縁膜（有機性樹脂）
１０２ ブラックマスク膜
１０３ 無機膜
１０４ ブラックマスク
１０５ 無機層
１０６、１０８ レジスト
１０７ 第３層間絶縁膜
１０９ 画素電極
１１０ 補助容量
【発明が属する技術分野】
本明細書で開示する発明は、薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型の表示装置の画素領域の回路構成に関し、特に、補助容量の構成に関する。
【０００２】
【従来の技術】
近年、アクティブマトリクス型液晶表示装置の需要が高まっており、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百nm程度）を用いて薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの各画素のそれぞれに薄膜トランジスタを配置され、また、各画素電極には、液晶を挟んで対向基板に対向電極が設けられており、一種のコンデンサを形成している。そして、各画素電極に印加する電位をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して、映像を表示するものである。
【０００４】
このコンデンサは電流のリークにより次第にその保持容量が減少するため、透過光量が変化して画像表示のコントラストの低下を招いていた。
【０００５】
【発明が解決しようとする課題】
そこで、従来では容量配線を設けて、液晶を誘電体とするコンデンサとは別のコンデンサ（補助容量）を直列に配置している。この補助容量は、液晶を誘電体とするコンデンサが電流のリークで損失する電荷を補う働きをしている。
【０００６】
この補助容量の代表的な構成としては、誘電体として▲１▼ゲート絶縁膜を用いるもの、▲２▼層間絶縁膜を用いるもの、▲３▼パッシベーション絶縁膜を用いるものが挙げられる。特に、▲１▼の構成が単位当たりの容量が大きいため頻繁に利用されている。
【０００７】
しかしながら、従来では容量配線を用いた補助容量を形成して、十分な容量を確保しようとすると、開口率が低下していた。特に、プロジェクター表示装置に用いられるような小型（３型以下）の高精細パネルにおいては、画素面積が小さいため容量配線の占有面積による開口率の低下が問題となっていた。
【０００８】
また、液晶を用いた表示装置に特有の現象として、液晶の僅かな配向不良から発生する光漏れが生じる。液晶は画素電極と対向電極の間にある規則性をもった配向性をもって配列しているが、電極表面の凹凸やラビング不良等に起因して配向性が乱れる場合がある。この液晶配向が乱れた領域と正常な領域との間で生じる光漏れをディスクリネーションと呼んでいる。このディスクリネーションは、表示コントラストを低下させていた。
【０００９】
このディスクリネーションを防ぐ手段として、発生する箇所をブラックマスク（ＢＭ）で隠す手段がとられていた。しかしながら、このディスクリネーションは、液晶の僅かな配向不良から発生するため、発生する箇所を予想することは困難であった。また、光漏れを隠すためのブラックマスクを設けることで開口率が低下してしまうという問題があった。
【００１０】
本発明は、上記問題点を解消して、十分な補助容量を有し、且つ、開口率の高いアクティブマトリクス型表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本明細書で開示する本発明の第１の構成は、
アクティブマトリクス表示装置において、基板上にマトリクス状に配置された画素電極及びブラックマスクを有し、
前記画素電極には薄膜トランジスタが接続され、
前記薄膜トランジスタには容量が接続され、
前記容量は、ブラックマスクと、該ブラックマスクと接する無機層と、前記無機層と接する画素電極とで構成されていることを特徴とするアクティブマトリクス型表示装置である。
【００１２】
さらに本発明の第２の構成は、
アクティブマトリクス表示装置において、基板上にマトリクス状に配置された画素電極及びブラックマスクを有し、
前記画素電極には薄膜トランジスタが接続され、
前記薄膜トランジスタには、第１の容量と第２の容量が接続され、
前記第１の容量は、ブラックマスクと、該ブラックマスク上の第１の無機層と、前記無機層上の画素電極とで構成され、
前記第２の容量は、ブラックマスクと、該ブラックマスク下の第２の無機層と、前記無機層下のドレイン電極とで構成されていることを特徴とするアクティブマトリクス型表示装置である。
【００１３】
また、上記各構成におけるブラックマスクは、バルブメタルで構成されていることを特徴としている。
【００１４】
また、上記各構成における容量を構成する前記無機層は、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、ＤＬＣ膜、酸化アルミニウム、酸化タンタル、酸化チタンから選ばれた膜、またはこれらの積層膜で構成されていることを特徴としている。
【００１５】
加えて、上記各構成における前記ブラックマスクのエッジは、テーパー形状を有していることを特徴としている。
【００１６】
なお、上記各構成における前記ブラックマスクは、有機性樹脂膜上に形成されていることを特徴としている。
【００１７】
さらに本発明の第３の構成は、
絶縁表面を有する基板上に薄膜トランジスタを形成する第１の工程と、
前記薄膜トランジスタを覆って第１の層間絶縁膜を形成する第２の工程と、
前記第１の層間絶縁膜を覆って第２の層間絶縁膜を形成する第３の工程と、
前記第２の層間絶縁膜を覆ってブラックマスクを形成する第４の工程と、
前記ブラックマスクを覆って無機層を形成する第５の工程と、
前記ブラックマスク及び無機層とを選択的に除去する第６の工程と、
前記ブラックマスク及び無機層を覆って第３の層間絶縁膜を形成する第７の工程と、
前記第３の層間絶縁膜を選択的に除去し、無機層を露出する第８の工程と、
前記第３の層間絶縁膜を覆って透明性導電膜を形成する第９の工程とを有したアクティブマトリクス型表示装置の作製方法であって、
前記無機層を誘電体として、ブラックマスクと画素電極と無機層とによって補助容量を形成することを特徴とするアクティブマトリクス型表示装置の作製方法である。
【００１８】
前記第５の工程において、前記無機層は、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、ＤＬＣ膜、酸化アルミニウム、酸化タンタル、酸化チタン、から選ばれた膜、またはこれらの積層膜で構成されていることを特徴としている。
【００１９】
前記第５の工程において、前記無機層は、バルブメタルで構成されたブラックマスクを陽極酸化して形成することを特徴としている。
【００２０】
さらに本発明の第４の構成は、
絶縁表面を有する基板上に薄膜トランジスタを形成する第１の工程と、
前記薄膜トランジスタを覆って第１の層間絶縁膜を形成する第２の工程と、
前記第１の層間絶縁膜を覆って第２の層間絶縁膜を形成する第３の工程と、
前記第２の層間絶縁膜を覆ってバルブメタルで構成されたブラックマスクを形成する第４の工程と、
前記ブラックマスクを選択的に除去する第５の工程と、
前記ブラックマスクを陽極酸化して無機層を形成する第６の工程と、
前記無機層を覆って透明性導電膜を形成する第７の工程とを有したアクティブマトリクス型表示装置の作製方法であって、
前記無機層を誘電体として、ブラックマスクと画素電極と無機層とによって補助容量を形成することを特徴とするアクティブマトリクス型表示装置の作製方法である。
【００２１】
上記第４の構成における第５の工程において、前記ブラックマスクのエッジは、テーパー形状に形成されることを特徴としている。
【００２２】
上記作製方法の各構成において、前記ブラックマスクは有機性樹脂で構成される第２の層間絶縁膜上に形成されることを特徴としている。
【００２３】
【発明の実施の形態】
本発明の実施の形態を図１（Ｅ）を用いて以下に説明する。図１においては、簡略化のため、有機性樹脂膜からなる層間絶縁膜（第２の層間絶縁膜）の下に存在する、絶縁基板並びに該基板上に作製された各配線、スイッチング素子及び第１の層間絶縁膜は図示しない。なお、本発明は如何なるスイッチング素子及び第１の層間絶縁膜であっても適用可能である。
【００２４】
本発明においては、無機層１０５と、無機層と接したブラックマスク１０４と、無機層と接する画素電極１０９とを用いた補助容量１１０を有機性樹脂膜からなる層間絶縁膜上に形成することを特徴としている。
【００２５】
本発明の構成で、ブラックマスク１０４としては、バルブメタルや、遮光性及び導電性を有する金属材料を用いる。例えば、Ａｌ、Ｔａ、Ｔｉ、ＣｒまたはＴｉＮ等を用いることができる。
【００２６】
また、無機膜１０３としては、誘電率が重要となり、非晶質窒化珪素膜、非晶質酸化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、ＤＬＣ（diamond like carbon ）膜、酸化アルミニウム、酸化タンタル、酸化チタンおよびこれらの積層膜等を用いることができる。特に誘電率が大きく、選択的にエッチングが可能な窒化珪素膜を用いることが好ましい。
【００２７】
また、画素電極１０９としては、透光性を有する導電膜であるＩＴＯを用い、透過型の液晶表示装置を構成する。他の構成としては、画素電極としてＡｌやＴｉ等の反射電極を用い、反射型の液晶表示装置を構成することも可能である。
【００２８】
次に、本発明の作製工程を図１を用いて以下に説明する。
【００２９】
まず、図示しないＴＦＴ及び第１の層間絶縁膜を覆って、ポリイミドやアクリル等の有機性樹脂で構成される平坦な第２の層間絶縁膜１０１を成膜する。本発明においては、各信号配線とブラックマスクとの間で発生する寄生容量を低減するために、膜厚０．６〜２μｍの範囲を有する層間絶縁膜１０１を設ける。
【００３０】
その後、この第２の層間絶縁膜１０１の表面と接して、膜厚５０〜４００ｎｍの範囲を有するブラックマスク膜１０２を成膜する。
【００３１】
続いて、ブラックマスク膜１０２と接して、後に誘電体となる無機膜１０３を成膜する。（図１（Ａ））
【００３２】
無機膜１０３を設ける際、その膜厚が重要になる。十分な容量を得るために膜厚を薄くして電極間の距離を短くすることが好ましいが、補助容量の絶縁破壊電圧は少なくとも２０Ｖ以上としたい。
【００３３】
また、無機膜の膜厚が１０〜３０ｎｍと薄くなると、均一な膜厚を得ることが難しくピンホールの発生などを引き起こす。
【００３４】
また、無機膜の膜厚が厚くなると、ブラックマスクと無機膜による段差が大きくなり、第３の層間絶縁膜を用いた平坦化が困難になる。そのため、無機膜の膜厚は、ブラックマスク膜と無機膜の合計の膜厚が７００ｎｍ以下、好ましくは５００ｎｍ以下とする。ただし、無機膜に陽極酸化膜を用いて、第３の層間絶縁膜を形成しない場合は、その限りではない。
【００３５】
そのため、窒化珪素膜を単層で用いるのであれば、少なくとも５０ｎｍ以上の膜厚を必要とする。代表的には、窒化珪素膜の膜厚は５０〜３００ｎｍとする。好ましくは、５０〜２００ｎｍ、更に好ましくは５０〜１００ｎｍの膜厚で用いる。
【００３６】
また、ＣＶＤ法等で作製される無機膜をブラックマスクの上に設ける際、表面に第２の層間絶縁膜が露呈していると有機性樹脂から水やメタン等のガスが発生し、良質な窒化珪素膜を得ることは難しかった。また、第２の層間絶縁膜として、酸化珪素膜等の無機膜を利用してもよいが、各信号配線とブラックマスクとの間で発生する寄生容量を低減する程度の厚さが必要となるため、コンタクトホールの形成が困難となり、実用的でなかった。
【００３７】
本発明の作製工程においては、第２の層間絶縁膜上のブラックマスク膜１０２をパターニングする前に無機膜１０３を成膜することを基本とする。つまり、無機膜の形成後で第３の層間絶縁膜を形成する前に少なくとも１回のパターニング工程（図１（Ｂ））を有する。その結果、有機性樹脂からなる第２の層間絶縁膜からのガスの放出を防ぐことが実現できる。また、レジスト１０６を利用して、ブラックマスク１０４と無機層１０５は概略同一形状にパターニングされる。ただし、陽極酸化膜を無機層として用いる場合はその限りではない。エッチング方法としては、ＲＩＥ等による異方性のドライエッチングによってエッチングする。
【００３８】
ブラックマスク及び無機膜のパターニング工程後、第３の層間絶縁膜１０７を形成する。（図１（Ｃ））ただし、本発明においては無機層に陽極酸化膜を利用すると、第３の層間絶縁膜を形成しない構成とすることが可能である。
【００３９】
その後、補助容量１１０を形成するために、無機層１０５上の第３の層間絶縁膜１０７をドライエッチング法によりレジスト１０８を用いて選択的に除去する。この工程により、凹部が形成され、その底面には無機層１０５が露出する。この際、無機層１０５をエッチングストッパーとして用いる。（図１（Ｄ））
【００４０】
加えて、図示しないが、ＴＦＴと画素電極を接続するためのコンタクトホールの形成を行う。
【００４１】
次いで、透明性導電膜（ＩＴＯ）を成膜し、パターニングを施すことにより画素電極１０９を形成する。（図１（Ｅ））
【００４２】
本発明では、無機層１０５を誘電体として、ドライエッチング法により露出した無機層と接して形成された画素電極１０９と、無機層と接したブラックマスク１０４とが重なった箇所に補助容量１１０が形成される。
【００４３】
通常、ブラックマスクは、光による劣化からスイッチング素子を防ぐために設けられている。従って、このブラックマスクを利用して、補助容量を形成することは有効画素領域を増やす上で非常に有効である。なお、有効画素領域とは、実際に画像表示領域として機能しうる領域のことを指す。また、ディスクリネーションもブラックマスクで隠すことができる。
【００４４】
本明細書中では、層間絶縁膜の除去を行うためにドライエッチング法を用いているが、エッチャントとして、塩素系、フッ素系、酸素系、を必要に応じて適宜使用する。
【００４５】
本明細書中でいう塩素系のエッチャントとは、塩素若しくは塩素を一部に含む気体を指し、例えば、Ｃｌ2 、ＢＣｌ3 、ＳｉＣｌ4 、ＨＣｌ、ＣＣｌ4 等の単一気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体（例えばＨ2 、Ｏ2 、Ｎ2 等）で希釈したものを指す。
【００４６】
更に、本明細書中でいうフッ素系のエッチャントとは、フッ素若しくはフッ素を一部に含む気体を指し、例えば、Ｆ2 、ＢＦ3 、ＳｉＦ4 、ＨＦ、ＣＦ4 等の単一気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体（例えばＨ2 、Ｏ2 、Ｎ2 等）で希釈したものを指す。
【００４７】
また、本明細書中でいう酸素系のエッチャントとは、酸素を含む気体を指し、例えば、Ｏ2 、Ｏ3 等およびＯ2 、Ｏ3 等を酸素を含まない気体（例えばＮ2 、Ｈｅ等）で希釈したものを指す。
【００４８】
以上の構成は、ブラックマスク１０４と画素電極１０９と無機層１０５とからなる補助容量のみに着目した例を説明した。さらに、以下に示す実施例でもってアクティブマトリクス型表示装置の詳細な説明を行うものとする。
【００４９】
【実施例】
〔実施例１〕
以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。
【００５０】
本実施例では、アクティブマトリクスアレイ基板上に、補助容量を作製した工程を示す。まず、画素内に配置されるスイッチング素子としてＴＦＴを作製した例を図２を用いて説明する。
【００５１】
まず、絶縁表面を有する基板（図示せず）上に活性層２０１を形成した。活性層２０１は膜厚が20〜100 nm（好ましくは25〜70nm）の結晶性半導体膜（代表的には結晶性珪素膜）で構成すれば良い。（図２（Ａ））
【００５２】
結晶性珪素膜の形成方法は公知の如何なる手段を用いても良いが、本実施例では特願平８−３３５１５２号公報記載の技術を用いた。
【００５３】
こうして形成した結晶性珪素膜をパターニングして活性層２０１を形成し、プラズマＣＶＤ法によりゲート絶縁膜（図示せず）を形成した後、熱酸化行程を行って活性層５０１とゲート絶縁膜との界面特性を向上させた。なお、熱酸化後の最終的な活性層膜厚は10〜75nm（好ましくは15〜45nm）となる様にする。
【００５４】
次に、アルミニウムまたはアルミニウムを主成分とする材料（本実施例では２wt％のスカンジウムを含有したアルミニウム膜）を成膜し、パターニングしてゲート配線２０２を形成した。（図２（Ｂ））
【００５５】
次に、特開平７−１３５３１８号公報記載の技術を用いてソース／ドレイン領域、チャネル形成領域及びＬＤＤ（Lightly doped drain ）領域の形成を行った。本実施例ではソース／ドレイン領域とチャネル形成領域との間に 0.5〜1.5 μｍ（代表的には 0.7〜１μｍ）のＬＤＤ領域２０３を形成した。（図２（Ｃ））
【００５６】
次に、活性層に添加した不純物元素（１３族または１５族元素）を熱アニールによって活性化し、その後ゲート配線２０２を覆って第１の層間絶縁膜（図示せず）を形成した。さらに、第１の層間絶縁層にコンタクトホール２０４、２０５を形成して、ソース配線２０６とドレイン電極２０７を形成した。
【００５７】
なお、本実施例ではソース配線２０６及びドレイン電極２０７として、チタン／アルミニウム／チタンの三層積層構造を用いる。膜厚は 150/500/100nmとすれば良い。（図２（Ｄ））
【００５８】
以上の作製工程で画素電極に液晶制御用の電圧を印加するためのスイッチング素子（ＴＦＴ）２０８が完成した。なお、本明細書中では、図３（Ａ）において２０８で示される領域内に構成された素子をスイッチング素子（代表的にはＴＦＴ、ＭＩＭ素子でも良い）と呼ぶ。なお、本明細書中では、この後で形成されるブラックマスクや画素電極等をスイッチング素子の構造には含まないものとする。
【００５９】
次に、上記スイッチング素子を用いてアクティブマトリクスアレイ基板を作製する工程を図３〜図６を用いて以下に説明する。なお、図２（Ｄ）は、図３（Ａ）と対応している。
【００６０】
図３（Ａ）に示すのはスイッチング素子２０８を作製した上記工程後において、アクティブマトリクス型液晶表示装置の画素マトリクス回路を構成する画素の一つを拡大した上面図である。なお、図３（Ｂ）は図３（Ａ）中のＡ−Ａ’断面構造図、図３（Ｃ）は図３（Ａ）中のＢ−Ｂ’断面構造図を示した図である。
【００６１】
本実施例では、第１の補助容量７００と第２の補助容量５００を同一画素内に構成した。
【００６２】
第１の補助容量は、ブラックマスクと、ブラックマスク上の無機層と、画素電極とによって構成する。この第１の補助容量の作製工程は、図５〜７中のＡ−Ａ’断面構造図及びにＢ−Ｂ’断面構造図に図示する。本明細書で開示した補助容量とは、第１の補助容量を示しているが、さらに、第２の補助容量と組み合わせて用いることにより、十分な容量を確保し、有効画素領域を増やすことができる。
【００６３】
なお、第２の補助容量はブラックマスクと、ブラックマスク下の無機積層と、ドレイン電極によって構成する。この第２の補助容量の作製工程は、図３〜５中のＢ−Ｂ’断面構造図に図示する。
【００６４】
以下に、アクティブマトリクスアレイ基板上に、第１の補助容量と第２の補助容量を同一画素内に作製する工程を示した。
【００６５】
スイッチング素子２０８の作製工程後、図４（Ａ）〜（Ｃ）に示すように、ソース配線２０６、ドレイン電極２０７及び第１層間絶縁膜２０９を覆って第２の層間絶縁層２１０を形成し、後に第２の補助容量を構成する部分のみに開口領域２１１を設けた。
【００６６】
本実施例では第２の層間絶縁層２１０〔無機積層膜２１０（ａ）と有機性樹脂膜２１０（ｂ）の積層膜〕として、下から窒化珪素膜（50nm）、酸化珪素膜（20nm）、アクリル膜（１μｍ）からなる積層構造の絶縁層を用いた。有機性樹脂膜２１０（ｂ）として、アクリルの代わりにポリイミド等の他の有機性樹脂材料を用いても構わない。また、第２の層間絶縁膜は単層でも良いし、二層以上の積層構造としても良い。
【００６７】
なお、図４（Ｃ）に示した開口領域２１１を形成するには、ドライエッチング法によりフッ素系のエッチャントを用いてアクリル膜を開口した。なお、図４（Ａ）中に点線で示した領域が、開口領域２１１を示している。この時、酸化珪素膜がエッチングストッパとして機能する。従って、開口領域２１１の底面には窒化珪素膜と酸化珪素膜とでなる無機積層膜２１０（ａ）が残った。本実施例の場合には、この無機積層膜を第２の補助容量の誘電体として利用した。勿論、酸化珪素膜をウェットエッチングによって選択的に除去して窒化珪素膜のみを残す構成とすることも可能である。
【００６８】
なお、本実施例では第２の層間絶縁膜２１０として、窒化珪素膜／酸化珪素膜／有機性樹脂膜の積層構造を用いたが、最上層が有機性樹脂で構成されていれば、この構造に限定されないことは言うまでもない。本実施例を効果的に実施するためには、なるべく比誘電率が高い絶縁膜を薄く下層に設け、その上に比誘電率が低い絶縁膜を厚く設ければ良い。即ち、開口領域２１１では第２の補助容量の誘電体として効果的に機能し、それ以外では層間絶縁膜として効果的に機能する様な構成であることが必要である。
【００６９】
また、第２の層間絶縁膜２１０を単層（有機性樹脂膜等）とする場合、ハーフエッチングにより開口領域を形成して薄膜化された部分を第２の補助容量の誘電体として使用しても良い。
【００７０】
こうして有機性樹脂膜２１０（ｂ）に対して開口領域２１１を形成した後、ブラックマスク膜を形成した。本実施例ではブラックマスク膜としてはチタンをＲＦスパッタ法で、１５０℃に加熱しつつ２００ｎｍの膜厚に成膜したものを用いたが、構成材料としてクロム、タンタル、アルミニウム、窒化チタン等を適宜用いても良い。なお、蒸着法を用いて成膜することも可能である。図示しないが、後の工程によりブラックマスクは、補助容量の一方の電極となり、０Ｖの電位に保つため、ソース配線と同時に形成された引き出し配線と電気的に連絡する。
【００７１】
また、後の工程であるパターニング工程をブラックマスク膜に施すと、図５（Ｃ）に断面構造図の１例を示したように、ドレイン電極２０７、ブラックマスク２１２を上下電極とし、無機積層膜２１０（正確には窒化珪素／酸化珪素の積層膜）を誘電体とする第２の補助容量５００を形成することができる。
【００７２】
次に、ブラックマスク膜上に、無機膜を形成した。無機膜としては、誘電率が重要となり、非晶質窒化珪素膜、非晶質酸化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、ＤＬＣ（diamond like carbon ）膜、酸化アルミニウム、酸化タンタル、酸化チタンおよびこれらの積層膜等を用いることができる。
【００７３】
無機膜として酸化珪素膜を用いる場合は、プラズマＣＶＤ法において反応ガスをＳｉＨ4 又はＴＥＯＳと酸素又はオゾンとを用いれば良い。窒化酸化珪素膜を用いる場合は、反応ガスをＳｉＨ4 とＮ2 Ｏまたは／およびＮ2 とすればよい。ＤＬＣ膜を用いる場合は、水素雰囲気中で炭素ターゲットをスパッタする方法や、イオンビーム堆積法、ＥＣＲ（electron cyclotron resonance）ＣＶＤ法を用いて炭化水素化物またはそれに加えて水素を反応ガスとして成膜すればよい。なお、無機膜として、酸化アルミニウム 、酸化タンタル、酸化チタンまたは窒化タンタル（ＴａＮ）を利用する場合は、スパッタ法を用いて成膜すれば良い。
【００７４】
なお、無機膜に結晶性の被膜を用いると、結晶粒界によってピンホールや亀裂が生じ、表示不良やムラの原因になる可能性が高いため、蓄積容量に用いる無機膜は均一な膜質の非晶質被膜が好ましい。そのため、無機膜の成膜の際に、反応圧力を高くするまたは／および温度を低くするなどにより無機層を非晶質とすることが好ましい。
【００７５】
本実施例では、無機膜としてプラズマＣＶＤ法を用いた窒化珪素膜を形成した。なお、本実施例では窒化珪素膜の単層構造を用いているが、この構造に限定されないことは言うまでもない。
【００７６】
本実施例の諸条件は、反応ガスとしてＳｉＨ4 、ＮＨ3 およびＮ2 を５sccm／３８sccm／８７sccmで用い、反応温度２５０℃で、１００ｎｍの膜厚に成膜した。その後、無機膜上にレジストを設け、パターニングを施し、フッ素系のエッチャントを用いたドライエッチング法により、無機層２１３を形成した。加えて、同一のマスクを用い、塩素系のエッチャントを用いてブラックマスク膜をエッチングした。（図５（Ａ）〜（Ｃ））
【００７７】
次に、無機層上に第３の層間絶縁層２１４として１μｍ厚のアクリル膜を形成した。勿論、ポリイミド等の他の絶縁性を有する膜であっても良い。また、第３の層間絶縁膜は単層でも良いし、二層以上の積層構造としても良い。また、第２の層間絶縁膜を第２の層間絶縁膜と同一材料を用いると、応力を抑制することができ、優れた密着性を得ることができる。さらに、コンタクトホールの開口に際して、エッチングレートが等しいのでエッチング残りを減らすことができ、コンタクト不良を抑制することが可能であった。
【００７８】
そして、後に第１の補助容量を構成する部分となる箇所をエッチングして開口領域２１５を設けた。（図６（Ａ）〜（Ｃ））
【００７９】
開口領域２１５を形成するには、ドライエッチング法によりアクリル膜を開口した。本実施例では、ＣＦ4 ／Ｏ2 ／Ｈｅを５sccm／９５sccm／４０sccmで用いたドライエッチングによって形成した。なお、図６（Ａ）中に点線で示した領域が、開口領域２１５を示している。この開口領域２１５の底面には窒化珪素膜が残った。本実施例の場合には、この窒化珪素膜を第１の補助容量の誘電体として利用した。
【００８０】
そして、開口領域２１５の形成と同一、または、別のエッチング工程によりコンタクトホール２１６を形成して、画素電極２１７となる透明導電膜（代表的にはＩＴＯ膜）を形成し、パターニングした。（図７（Ａ）〜（Ｃ））
【００８１】
断面構造図（図７（Ｂ）と（Ｃ））では、図示しないが、コンタクトホール２１６を用いて、ドレイン電極２０７と画素電極２１７とを電気的に接続した。この様に、ブラックマスク２１２上には絶縁層を介して画素電極が設けられた。
【００８２】
上記工程により画素電極２１７、ブラックマスク２１２を上下電極とし、無機層２１３（正確には窒化珪素膜）を誘電体とする第１の補助容量７００が形成された。図７（Ａ）中の太線で示される領域と、ブラックマスク上に第３層間絶縁膜が積層されていない領域の重なった箇所が第１の補助容量（Ｃｓ）を形成する領域となる。従って、画素電極のパターニング工程においてズレが生じても補助容量（Ｃｓ）はほとんど変化しない。
【００８３】
なお、ソース配線上に形成されたブラックマスクを用いて形成された第１の補助容量７００を図７（Ｂ）に示した。ブラックマスクは各配線やスイッチング素子及びディスクリネーションを隠すために配置される。従って、このブラックマスクを利用して、補助容量を形成することは有効画素領域を増やす上で非常に有効である。
【００８４】
加えて、図７（Ｃ）には、ゲート配線上に形成されたブラックマスクを用いて形成された第１の補助容量（画素電極／無機層／ブラックマスク）を示した。図７（Ｃ）においては、第２の補助容量（ブラックマスク／無機積層／ドレイン電極）も形成されており、さらに十分な容量を得ることができ、有効画素領域を増やすことができた。
【００８５】
なお、言うまでもなく、図７（Ｂ）及び図７（Ｃ）に示すブラックマスク端部において、第３の層間絶縁膜が積層されている箇所でも、補助容量（画素電極／第３の層間絶縁膜及び無機層／ブラックマスク）が形成される。
【００８６】
また、図７（Ａ）〜（Ｃ）に示したように、第１の補助容量を形成した箇所は凹部を有しているため、その箇所にディスクリネーションが発生する。従って、故意にブラックマスク上にディスクリネーションを集中させることができるため有効である。
【００８７】
なお、本実施例は、図７（Ａ）の上面から見た画素配置に限定されないことはいうまでもない。また、図７（Ｂ）及び図７（Ｃ）には、ドレイン電極やソース配線や、ゲート配線が存在しているが、特にこの構造に限定されない。
【００８８】
こうして画素構造が完成した後、水素化を行ってＴＦＴの活性層内に残る不対結合手を水素終端する。さらに、画素電極を覆って配向膜を形成した。配向膜はラビングによって配向力を持たせる。
【００８９】
以上の作製工程によって、複数の画素を形成して画素マトリクス回路を有するアクティブマトリクス基板を完成した。画素マトリクス回路内の各画素には少なくとも一つのスイッチング素子と第１の補助容量とを配置すれば良い。
【００９０】
なお、アクティブマトリクス基板上には画素マトリクス回路以外にも駆動回路（ドライバー回路）や信号処理回路（γ補正回路、Ｄ／Ａコンバータ等のロジック回路）を形成することが可能である。これらの回路の作製工程は、基本的には本実施例に示した作製工程と同一（実際には図１（Ｄ）の工程で完成する）であるため、詳細な説明は省略する。
【００９１】
また、本願発明は画素の配置構成に関する発明であるため、同一基板上に形成される他の回路（上述の駆動回路やロジック回路）の構成は如何なるものであっても良い。その様な回路の作製工程や構造は実施者が適宜決定すれば良い。
【００９２】
また、本実施例では画素電極として透明導電膜を用いた透過型ＬＣＤを例に挙げているが、画素電極として反射性電極を用いることで容易に反射型ＬＣＤを作製することが可能である。
【００９３】
〔実施例２〕
本実施例では、上記実施例１の無機層２１３（単層の窒化珪素膜）に代えて、窒化珪素膜と酸化珪素膜の積層構造を利用した例を図８に示す。また、無機層形成工程以外は、実施例１と同一工程であるため記載を省略する。なお、上面図は、実施例１と同一のマスクを用いたため図７（Ａ）と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
【００９４】
本実施例においては、第１無機層として窒化珪素膜（50nm）、第２無機層として、酸化珪素膜（20nm）を用いた。
【００９５】
また、酸化珪素膜は、絶縁性が高く漏洩電流が少ない。そのため、ショート等に対する高い信頼性が得ることができ、補助容量の絶縁膜として用いることは有効であった。特に、本実施例のように、無機層を多層構造とする際に、酸化珪素膜を最上層として用いると、ドライエッチング法を用いた場合、エッチングストッパーとすることができるため有効であった。
【００９６】
図８（１）及び（２）に示すのは、本実施例２における第１の補助容量８００の断面構造である。図８（１）及び（２）において、８０１は絶縁表面を有する基板、８０２は第１の層間絶縁層、８０３はソース配線、８０４は無機積層膜、８０５は第２層間絶縁層、８０６はブラックマスク、８０７は第１無機層、８０８は第２無機層、８０９は第３層間絶縁層、８１０は画素電極である。
【００９７】
〔実施例３〕
本実施例では、上記実施例２において、第２無機層（酸化珪素膜）をドライエッチングのストッパーとして用いた後、ウェットエッチングによって選択的に除去して、誘電体として、窒化珪素膜のみを利用した例を図９（２）に示す。また、窒化珪素膜と酸化珪素膜を積層する工程（図９（１））までは、実施例２と同一工程であるため記載を省略する。なお、上面図は、実施例１と同一のマスクを用いたため図７（Ａ）と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
【００９８】
本実施例では、ウェットエッチングによって選択的に除去して、誘電体として、窒化珪素膜のみを残存させた後、実施例１と同様に、第３層間絶縁層、画素電極の形成を行った。
【００９９】
こうして画素構造が完成した後、水素化を行ってＴＦＴの活性層内に残る不対結合手を水素終端する。さらに、画素電極を覆って配向膜を形成した。配向膜はラビングによって配向力を持たせる。こうしてアクティブマトリクスアレイ基板を完成させた。
【０１００】
図９（２）に示すのは、本実施例３における補助容量９００の断面構造である。図９（１）及び（２）において、９０１は絶縁表面を有する基板、９０２は第１の層間絶縁層、９０３はソース配線、９０４は無機積層膜、９０５は第２層間絶縁層、９０６はブラックマスク、９０７は第１無機層、９０８は第２無機層、９０９は第３層間絶縁層、９１０は画素電極である。
【０１０１】
本実施例は、実施例２と比較して工程は増えるが、誘電体として窒化珪素膜のみとしたため、十分な容量を得ることができた。
【０１０２】
〔実施例４〕
本実施例では、上記実施例１における無機層として、ブラックマスクの陽極酸化膜を利用した例を図１０に示す。また、ＴＦＴ及び第１層間絶縁膜を得る工程までは、実施例１と同一工程であるため記載を省略する。なお、上面図は、実施例１と同一のマスクを用いたため図７（Ａ）と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
【０１０３】
また、ブラックマスク膜にＡｌ或いはＴａを用いた場合、陽極酸化を行うことにより、Ａｌ2 Ｏ3 やＴａ2 Ｏ5 を表面に形成すると、誘電率の大きい無機層が、ブラックマスクとの応力により発生するピーリングを少なくでき、自己整合的に形成できるため有効である。また、パーティクル等により発生する表示不良を更に低減することができた。本実施例においては、ブラックマスク膜にＴａ（150nm)を用いた。
【０１０４】
次に、ブラックマスク膜の上にレジストを設けフッ素系のエッチャントを用いてブラックマスク膜に異方性のドライエッチングを施した。この工程によりブラックマスクを形成した。
【０１０５】
その後、レジストを除去して、陽極酸化を行った。ブラックマスクを陽極としてリン酸アンモニウム水溶液を電界溶液に用いた陽極酸化を行い陽極酸化膜Ｔａ2 Ｏ5 を７０〜３００ｎｍ、本実施例では１５０ｎｍの膜厚に形成する。また、電界溶液として、マロン酸等の有機酸、酒石酸アンモニウム、リン酸アンモニウムまたは硼酸アンモニウムの水溶液等を用いることができる。この陽極酸化は、一般的に用いられている陽極酸化工程であれば特に限定されない。
【０１０６】
本実施例では、ブラックマスク膜をパターニングしてから陽極酸化を行ったが、パターニング前に陽極酸化を行い全面に陽極酸化膜を形成してもよい。特に、無機層として陽極酸化膜と他の無機層との積層構造とするときには、パターニング前に陽極酸化を行い全面に陽極酸化膜を形成後、他の無機層、例えば酸化珪素膜を形成する必要がある。
【０１０７】
次に、第３の層間絶縁膜としてアクリルを形成した。アクリルはスピナーを用いて、０．２〜０．７μｍ、本実施例では０．３μｍの膜厚に形成後２５０℃で焼成してアクリルを成膜した。
【０１０８】
この工程以降は、第３層間絶縁層の選択エッチング、コンタクトホールの形成、画素電極のパターニング、水素化、配向膜形成を行い、アクティブマトリクスアレイ基板を完成させた。その結果、図１０に示した構成（補助容量１０００）が得られた。上面図は図７（Ａ）図と同一である。
【０１０９】
図１０（１）及び（２）に示すのは、図７（Ａ）図における補助容量１０００の断面構造である。図１０（１）及び（２）において、１００１は絶縁表面を有する基板、１００２は第１の層間絶縁層、１００３はソース配線、１００４は無機積層膜、１００５は第２層間絶縁層、１００６はブラックマスク、１００７は陽極酸化膜、１００９は第３層間絶縁層、１０１０は画素電極である。
【０１１０】
〔実施例５〕
本実施例では、上記実施例４において、第３層間絶縁膜を形成しない例を図１１に示す。また、ブラックマスク膜を形成する工程までは、実施例４と同一工程であるため記載を省略する。上面図は、実施例１と同一のマスクを用いたため図７（Ａ）と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
【０１１１】
本実施例においては、ブラックマスク膜の上にレジストを設けフッ素系のエッチャントを用いてブラックマスク膜に異方性のドライエッチングを過剰に施した。この工程によりブラックマスク（Ｔａ）のエッジを故意にテーパー形状にした。
【０１１２】
その後、レジストを除去して、陽極酸化を行った。ブラックマスクを陽極としてリン酸アンモニウム水溶液を電界溶液に用いた陽極酸化を行い陽極酸化膜Ｔａ2 Ｏ5 を７０〜３００ｎｍ、本実施例では１００ｎｍの膜厚に形成する。また、電界溶液として、マロン酸等の有機酸、酒石酸アンモニウム、リン酸アンモニウムまたは硼酸アンモニウムの水溶液等を用いることができる。この陽極酸化は、一般的に用いられている陽極酸化工程であれば特に限定されない。
【０１１３】
そして、エッチング工程によりコンタクトホールを形成して、画素電極２１７となる透明導電膜（代表的にはＩＴＯ膜）を形成し、パターニングした。（図１１（Ａ））
【０１１４】
こうして画素構造が完成した後、水素化を行ってＴＦＴの活性層内に残る不対結合手を水素終端する。さらに、画素電極を覆って配向膜を形成した。配向膜はラビングによって配向力を持たせる。こうしてアクティブマトリクスアレイ基板を完成させた。その結果、図１１（Ａ）に示した構成（補助容量１１００）が得られた。
【０１１５】
本実施例の構成においては、上記各実施例と比較して、第３層間絶縁膜を形成しないため、コンタクトホール形成が容易であった。また、ブラックマスクのエッジを故意にテーパー状（好ましくはテーパー角を２０°以下）とすることで、層間絶縁膜を形成しなくとも、十分な平坦性が得られた。また、本実施例で用いたＴａは、他のバルブメタルと比較してエッジをテーパー状とすることが容易な材料である。
【０１１６】
また、本実施例の応用例として、補助容量１１１２の下方に素子部１１１１を有したアクティブマトリクス型表示装置の断面図を図１１（Ｂ）に示した。同様に補助容量１１１２は、陽極酸化膜１１１３を誘電体として、ブラックマスク１１１４と、画素電極１１１５で構成した。
【０１１７】
〔実施例６〕
実施例２では無機層の例として窒化珪素膜と酸化珪素膜の積層を利用する場合を例にとったが、多層構造からなる無機層の下層としてＤＬＣ膜を用いた例を以下に示す。上面図は、実施例１と同一のマスクを用いたため図７（Ａ）と同一である。勿論、本実施例は、このマスク形状に限定されることはない。
【０１１８】
まず、ブラックマスク膜上に誘電率の大きいＤＬＣ膜を形成し、その上に窒化珪素膜、酸化珪素膜又は窒化酸化珪素膜からなる上層を設けた構成を利用した。
【０１１９】
このような構成を採ることにより、塩素系のエッチャントによるエッチングにより上層を選択的にエッチングした後に、酸素系のエッチャントによるエッチングによりＤＬＣ膜をエッチングした。このエッチングにより同時に、レジストのアッシングも行うことができ、他の多層構造に比べてより少ない工程でパターニングされた無機層を得ることができた。
【０１２０】
〔実施例７〕
実施例１ではトップゲート構造の例としてプレーナ型ＴＦＴを作製する場合を例にとったが、画素のスイッチング素子としてボトムゲート型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）を用いても構わない。なお、典型的なプレーナ型ＴＦＴ１２０２を用いたアクティブマトリクスアレイ基板の断面構造図を図１２（Ａ）に示した。また、ボトムゲート型ＴＦＴ１２１２を用いたアクティブマトリクスアレイ基板の断面構造図を図１２（Ｂ）示した。図１２（Ａ）において、１２００、１２１０は基板、１２０１、１２１１は第２層間絶縁膜、１２０３、１２１３はドレイン電極、１２０４、１２１４はソース配線、１２０５、１２１５は保護膜、１２０６、１２１６はブラックマスク、１２０７、１２１７は無機層、１２０８、１２１８は第３層間絶縁膜、１２０９、１２１９は画素電極である。
【０１２１】
勿論、逆スタガ型ＴＦＴを用いる場合においても実施例１〜６の構成をとることは可能である。
【０１２２】
〔実施例８〕
本実施例では上記各実施例１〜７に示した構成のアクティブマトリクスアレイ基板（素子形成側基板）を用いてＡＭＬＣＤを構成した場合の例について説明する。ここで本実施例のＡＭＬＣＤの外観を図１３に示す。
【０１２３】
図１３において、１３０１はアクティブマトリクスアレイ基板であり、画素マトリクス回路１３０２、ソース側駆動回路１３０３、ゲート側駆動回路１３０４が形成されている。駆動回路はＮ型ＴＦＴとＰ型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路で構成することが好ましい。また、信号処理を、同一基板上にＴＦＴでもって形成されたロジック回路１３０７によって行う。なお、１３０５は対向基板である。
【０１２４】
図１３に示すＡＭＬＣＤはアクティブマトリクスアレイ基板１３０１と対向基板１３０５とが端面を揃えて貼り合わされている。ただし、ある一部だけは対向基板１３０５を取り除き、露出したアクティブマトリクスアレイ基板に対してＦＰＣ（フレキシブル・プリント・サーキット）１３０６を接続してある。このＦＰＣ１３０６によって外部信号を回路内部へと伝達する。
【０１２５】
また、本実施例のＡＭＬＣＤはブラックマスクをアクティブマトリクス基板に設ける構成（ＢＭ on ＴＦＴ）を採用するが、それに加えて対向側にブラックマスクを設ける構成とすることも可能である。
【０１２６】
また、カラーフィルターを用いてカラー表示を行っても良いし、ＥＣＢ（電界制御複屈折）モード、ＧＨ（ゲストホスト）モードなどで液晶を駆動し、カラーフィルターを用いない構成としても良い。
【０１２７】
また、特開昭8-15686 号公報に記載された技術の様に、マイクロレンズアレイを用いる構成にしても良い。
【０１２８】
〔実施例９〕
実施例８に示したＡＭＬＣＤは、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、アクティブマトリクス型液晶表示装置を搭載した製品と定義する。
【０１２９】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図１４に示す。
【０１３０】
図１４（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は表示装置２００４等に適用することができる。
【０１３１】
図１４（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２に適用することができる。
【０１３２】
図１４（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５等に適用できる。
【０１３３】
図１４（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１３４】
図１４（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１３５】
図１４（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１３６】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【０１３７】
【発明の効果】
本願発明はＡＭＬＣＤの画素マトリクス回路を構成する各画素の構造に関する発明である。
【０１３８】
本発明の画素の構造におけるブラックマスクは、表示不良や素子特性劣化の原因となる電磁波や光等から配線やスイッチング素子を保護するとともに、補助容量を形成する電極の役目を果たしている。
【０１３９】
また、画素電極のパターニング工程において、位置ズレが生じても補助容量は殆ど変化しないため、各画素の容量のバラツキをなくすことが可能である。
【０１４０】
そして、本発明を実施することで凹凸を故意に形成し、画素に発生するディスクリネーションの発生位置を制御し、ディスクリネーションを効率よく隠すブラックマスクの占有面積を縮小化することが可能である。
【０１４１】
本発明の構成とすることで、各画素における有効画素領域、即ち、有効画素面積が大幅に拡大され、実質的な画像表示領域が増加する。そして、より高精細なＬＣＤディスプレイにおいても高いコントラストを実現することが可能である。
【図面の簡単な説明】
【図１】 本発明の作製工程の１例を示す図。
【図２】 実施例１における作製工程図
【図３】 実施例１における作製工程図
【図４】 実施例１における作製工程図
【図５】 実施例１における作製工程図
【図６】 実施例１における作製工程図
【図７】 実施例１における作製工程図
【図８】 実施例２における画素断面構造図
【図９】 実施例３における作製工程図
【図１０】 実施例４における画素断面構造図
【図１１】 実施例５における画素断面構造図
【図１２】 実施例７における画素断面構造図
【図１３】 ＡＭＬＣＤの構成を示す図
【図１４】 本願発明のＡＭＬＣＤを搭載した電子機器を示す図
【符号の説明】
１０１ 第２層間絶縁膜（有機性樹脂）
１０２ ブラックマスク膜
１０３ 無機膜
１０４ ブラックマスク
１０５ 無機層
１０６、１０８ レジスト
１０７ 第３層間絶縁膜
１０９ 画素電極
１１０ 補助容量
Claims (6)
- 絶縁表面を有する基板上に半導体層と、ゲート絶縁膜と、ゲート配線と、第１の層間絶縁膜と、を有し、
前記第１の層間絶縁膜上の、前記半導体層に形成されたソース領域と電気的に接続されたソース配線と、
前記第１の層間絶縁膜上の、前記半導体層に形成されたドレイン領域と電気的に接続されたドレイン配線と、
前記ソース配線及び前記ドレイン配線上の、第１の無機絶縁膜と第１の有機性樹脂膜からなる第２の層間絶縁膜と、を有し、
前記ソース配線は前記第１の無機絶縁膜及び第１の有機性樹脂膜によって覆われており、
前記ドレイン配線は前記第１の無機絶縁膜によって覆われており、
前記第１の有機性樹脂膜には前記ドレイン配線上において開口が設けられ、
前記ソース配線上には前記第１の無機絶縁膜及び前記第１の有機性樹脂膜を介してブラックマスクが設けられ、
前記ドレイン配線上には前記第１の無機絶縁膜を介してブラックマスクが設けられ、
前記ブラックマスク上には第２の無機絶縁膜が設けられ、
前記第２の無機絶縁膜上には第３の層間絶縁膜が設けられ、
前記第３の層間絶縁膜には前記ブラックマスク上において開口が設けられ、
前記第２の無機絶縁膜及び前記第３の層間絶縁膜上には画素電極が設けられ、
前記画素電極、前記第２の無機絶縁膜及び前記ブラックマスクによって第１の補助容量が形成され、
前記ブラックマスク、前記第１の無機絶縁膜及び前記ドレイン配線によって第２の補助容量が形成されていることを特徴とするアクティブマトリクス型表示装置。 - 請求項１において、前記ブラックマスクは、バルブメタルで構成されていることを特徴とするアクティブマトリクス型表示装置。
- 請求項１又は請求項２において、容量を構成する前記第１の無機絶縁膜及び前記第２の無機絶縁膜は、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、ＤＬＣ膜、酸化アルミニウム、酸化タンタル、酸化チタンから選ばれた膜、またはこれらの積層膜で構成されていることを特徴とするアクティブマトリクス型表示装置。
- 請求項１乃至請求項３のいずれか一において、前記ブラックマスクのエッジは、テーパー形状を有していることを特徴とするアクティブマトリクス型表示装置。
- 請求項１乃至請求項４のいずれか一において、前記ブラックマスクは、有機性樹脂膜上に形成されていることを特徴とするアクティブマトリクス型表示装置。
- 請求項１乃至請求項５のいずれか一に記載のアクティブマトリクス型表示装置を有するビデオカメラ、スチルカメラ、プロジェクター、ＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06228198A JP3980156B2 (ja) | 1998-02-26 | 1998-02-26 | アクティブマトリクス型表示装置 |
| US09/252,813 US6271543B1 (en) | 1998-02-26 | 1999-02-19 | Active matrix type display device and method of manufacturing the same |
| US09/865,545 US6620660B2 (en) | 1998-02-26 | 2001-05-29 | Active matrix type display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06228198A JP3980156B2 (ja) | 1998-02-26 | 1998-02-26 | アクティブマトリクス型表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007113630A Division JP4628393B2 (ja) | 2007-04-24 | 2007-04-24 | アクティブマトリクス型液晶表示装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11249171A JPH11249171A (ja) | 1999-09-17 |
| JP3980156B2 true JP3980156B2 (ja) | 2007-09-26 |
Family
ID=13195605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06228198A Expired - Fee Related JP3980156B2 (ja) | 1998-02-26 | 1998-02-26 | アクティブマトリクス型表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6271543B1 (ja) |
| JP (1) | JP3980156B2 (ja) |
Families Citing this family (72)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3126661B2 (ja) * | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US6088070A (en) | 1997-01-17 | 2000-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode |
| KR100262953B1 (ko) * | 1997-06-11 | 2000-08-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
| JP3592535B2 (ja) * | 1998-07-16 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3355143B2 (ja) * | 1998-12-22 | 2002-12-09 | 松下電器産業株式会社 | 液晶表示装置およびその製造方法 |
| US6576924B1 (en) * | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
| EP2284605A3 (en) | 1999-02-23 | 2017-10-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and fabrication method thereof |
| US6677613B1 (en) * | 1999-03-03 | 2004-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| TW469484B (en) * | 1999-03-26 | 2001-12-21 | Semiconductor Energy Lab | A method for manufacturing an electrooptical device |
| US6346730B1 (en) * | 1999-04-06 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate |
| US6777254B1 (en) | 1999-07-06 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| WO2001018596A1 (fr) * | 1999-09-08 | 2001-03-15 | Matsushita Electric Industrial Co., Ltd. | Dispositif d'affichage et son procede de fabrication |
| US6876145B1 (en) | 1999-09-30 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Organic electroluminescent display device |
| JP4381526B2 (ja) * | 1999-10-26 | 2009-12-09 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| US6524877B1 (en) * | 1999-10-26 | 2003-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of fabricating the same |
| US6580094B1 (en) * | 1999-10-29 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device |
| KR100686229B1 (ko) * | 2000-04-20 | 2007-02-22 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100481593B1 (ko) * | 2000-04-21 | 2005-04-08 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 |
| KR100766493B1 (ko) * | 2001-02-12 | 2007-10-15 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| SG118118A1 (en) * | 2001-02-22 | 2006-01-27 | Semiconductor Energy Lab | Organic light emitting device and display using the same |
| US7095460B2 (en) * | 2001-02-26 | 2006-08-22 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| GB2372620A (en) * | 2001-02-27 | 2002-08-28 | Sharp Kk | Active Matrix Device |
| JP4312420B2 (ja) * | 2001-05-18 | 2009-08-12 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP4689900B2 (ja) * | 2001-08-22 | 2011-05-25 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| KR100446940B1 (ko) * | 2001-08-29 | 2004-09-01 | 일진다이아몬드(주) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
| JP4798907B2 (ja) | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7483001B2 (en) * | 2001-11-21 | 2009-01-27 | Seiko Epson Corporation | Active matrix substrate, electro-optical device, and electronic device |
| KR100415617B1 (ko) * | 2001-12-06 | 2004-01-24 | 엘지.필립스 엘시디 주식회사 | 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법 |
| KR100475111B1 (ko) * | 2001-12-28 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| JP2003207794A (ja) * | 2002-01-11 | 2003-07-25 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| CN100380682C (zh) * | 2002-03-07 | 2008-04-09 | 三星电子株式会社 | 半导体装置的接触部分及其制造方法,包括接触部分的显示装置用薄膜晶体管阵列板及其制造方法 |
| US7317208B2 (en) | 2002-03-07 | 2008-01-08 | Samsung Electronics Co., Ltd. | Semiconductor device with contact structure and manufacturing method thereof |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP4463493B2 (ja) * | 2002-04-15 | 2010-05-19 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| JP3989763B2 (ja) * | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7242021B2 (en) * | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
| TWI272556B (en) | 2002-05-13 | 2007-02-01 | Semiconductor Energy Lab | Display device |
| TWI263339B (en) * | 2002-05-15 | 2006-10-01 | Semiconductor Energy Lab | Light emitting device and method for manufacturing the same |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| JP2004071777A (ja) * | 2002-08-06 | 2004-03-04 | Fujitsu Ltd | 有機絶縁膜の作製方法、半導体装置の製造方法、及びｔｆｔ基板の製造方法 |
| JP4175877B2 (ja) * | 2002-11-29 | 2008-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| JP4194362B2 (ja) * | 2002-12-19 | 2008-12-10 | 奇美電子股▲ふん▼有限公司 | 液晶表示セルおよび液晶ディスプレイ |
| KR100669688B1 (ko) * | 2003-03-12 | 2007-01-18 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 이를 구비한 평판표시소자 |
| JP4038485B2 (ja) * | 2003-03-12 | 2008-01-23 | 三星エスディアイ株式会社 | 薄膜トランジスタを備えた平板表示素子 |
| KR100556701B1 (ko) * | 2003-10-14 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| CN100578688C (zh) * | 2003-10-28 | 2010-01-06 | 住友金属矿山株式会社 | 透明导电层叠体及其制造方法及使用了该层叠体的器件 |
| KR101012792B1 (ko) * | 2003-12-08 | 2011-02-08 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조 방법 |
| JP2005342803A (ja) * | 2004-05-31 | 2005-12-15 | Sony Corp | Ｍｅｍｓ素子とその製造方法、光学ｍｅｍｓ素子、光変調素子、ｇｌｖデバイス、及びレーザディスプレイ |
| KR101049001B1 (ko) * | 2004-05-31 | 2011-07-12 | 엘지디스플레이 주식회사 | 횡전계 방식(ｉｐｓ)의 컬러필터 온박막트랜지스터(ｃｏｔ) 구조의 액정표시장치 |
| KR101251993B1 (ko) * | 2005-02-25 | 2013-04-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| US8305507B2 (en) * | 2005-02-25 | 2012-11-06 | Samsung Display Co., Ltd. | Thin film transistor array panel having improved storage capacitance and manufacturing method thereof |
| JP5117667B2 (ja) * | 2005-02-28 | 2013-01-16 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| JP2006245031A (ja) * | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
| EP2037319A3 (en) | 2006-03-15 | 2009-05-13 | Sharp Kabushiki Kaisha | Active matrix substrate, display device and television receiver |
| KR20070109192A (ko) * | 2006-05-10 | 2007-11-15 | 삼성전자주식회사 | 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치 |
| JP5247008B2 (ja) * | 2006-06-07 | 2013-07-24 | キヤノン株式会社 | 透過型の表示装置 |
| CN101421663B (zh) * | 2006-07-19 | 2012-06-13 | 夏普株式会社 | 有源矩阵基板、液晶面板、显示装置、电视接收机 |
| JP5500771B2 (ja) * | 2006-12-05 | 2014-05-21 | 株式会社半導体エネルギー研究所 | 半導体装置及びマイクロプロセッサ |
| WO2010061778A1 (ja) * | 2008-11-28 | 2010-06-03 | シャープ株式会社 | 表示装置用基板及び表示装置 |
| EP2357520A4 (en) * | 2008-12-10 | 2012-05-30 | Sharp Kk | ACTIVE MATRIX SUBSTRATE, PROCESS FOR PREPARING AN ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL SCREEN, METHOD FOR PRODUCING A LIQUID CRYSTAL SCREEN, LIQUID CRYSTAL DISPLAY ARRANGEMENT, LIQUID CRYSTAL DISPLAY UNIT AND TV RECEIVER |
| US20100224878A1 (en) | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8471973B2 (en) * | 2009-06-12 | 2013-06-25 | Au Optronics Corporation | Pixel designs of improving the aperture ratio in an LCD |
| US8772752B2 (en) * | 2011-05-24 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5153921B2 (ja) * | 2011-06-27 | 2013-02-27 | 株式会社半導体エネルギー研究所 | 表示装置、及び携帯情報端末 |
| JP5909919B2 (ja) * | 2011-08-17 | 2016-04-27 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP5386626B2 (ja) * | 2012-11-06 | 2014-01-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2013200574A (ja) * | 2013-06-05 | 2013-10-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN104240633B (zh) * | 2013-06-07 | 2018-01-09 | 上海和辉光电有限公司 | 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法 |
| CN104241390B (zh) * | 2013-06-21 | 2017-02-08 | 上海和辉光电有限公司 | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 |
| JP5685633B2 (ja) * | 2013-10-08 | 2015-03-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR20190099149A (ko) * | 2019-08-06 | 2019-08-26 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979840B1 (en) | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
| JP3133140B2 (ja) | 1992-04-01 | 2001-02-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JPH06188419A (ja) * | 1992-12-16 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| TW403972B (en) | 1993-01-18 | 2000-09-01 | Semiconductor Energy Lab | Method of fabricating mis semiconductor device |
| JPH06347827A (ja) * | 1993-06-07 | 1994-12-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP2789293B2 (ja) | 1993-07-14 | 1998-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JPH07135323A (ja) | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
| JP2759415B2 (ja) | 1993-11-05 | 1998-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JP3153065B2 (ja) | 1993-12-27 | 2001-04-03 | 株式会社半導体エネルギー研究所 | 半導体集積回路の電極の作製方法 |
| JP3312083B2 (ja) | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2927679B2 (ja) | 1994-06-28 | 1999-07-28 | シャープ株式会社 | 液晶表示装置 |
| JP3729955B2 (ja) | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3126661B2 (ja) | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3708637B2 (ja) * | 1996-07-15 | 2005-10-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR100207491B1 (ko) * | 1996-08-21 | 1999-07-15 | 윤종용 | 액정표시장치 및 그 제조방법 |
| US6038006A (en) * | 1996-09-02 | 2000-03-14 | Casio Computer Co., Ltd. | Liquid crystal display device with light shield and color filter overlapping two edges of pixel electrode |
| JP3525316B2 (ja) * | 1996-11-12 | 2004-05-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| JPH10198292A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6218219B1 (en) * | 1997-09-29 | 2001-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6338988B1 (en) * | 1999-09-30 | 2002-01-15 | International Business Machines Corporation | Method for fabricating self-aligned thin-film transistors to define a drain and source in a single photolithographic step |
| US6403407B1 (en) * | 2000-06-02 | 2002-06-11 | International Business Machines Corporation | Method of forming fully self-aligned TFT with improved process window |
| US6429058B1 (en) * | 2000-06-02 | 2002-08-06 | International Business Machines Corporation | Method of forming fully self-aligned TFT improved process window |
-
1998
- 1998-02-26 JP JP06228198A patent/JP3980156B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-19 US US09/252,813 patent/US6271543B1/en not_active Expired - Lifetime
-
2001
- 2001-05-29 US US09/865,545 patent/US6620660B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020058362A1 (en) | 2002-05-16 |
| US6271543B1 (en) | 2001-08-07 |
| US6620660B2 (en) | 2003-09-16 |
| JPH11249171A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3980156B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3919900B2 (ja) | 液晶表示装置およびその作製方法 | |
| JP4118484B2 (ja) | 半導体装置の作製方法 | |
| JP4118485B2 (ja) | 半導体装置の作製方法 | |
| US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US7732820B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same and display device | |
| US9177974B2 (en) | Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided | |
| JP2001013520A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2001257350A (ja) | 半導体装置およびその作製方法 | |
| US7525605B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US9502536B2 (en) | Manufacturing method of thin film transistor display panel | |
| JP2003107523A (ja) | 液晶表示装置 | |
| JP4285533B2 (ja) | 液晶表示装置及びその製造方法 | |
| WO2010119689A1 (ja) | 半導体装置およびその製造方法 | |
| US7098062B2 (en) | Manufacturing method of pixel structure of thin film transistor liquid crystal display | |
| JP4097521B2 (ja) | 半導体装置の作製方法 | |
| US7619695B2 (en) | Liquid crystal display and manufacturing method therefor | |
| US7521298B2 (en) | Thin film transistor array panel of active liquid crystal display and fabrication method thereof | |
| CN100492147C (zh) | 液晶显示装置及其制造方法 | |
| JP4628393B2 (ja) | アクティブマトリクス型液晶表示装置の作製方法 | |
| JP2008225514A (ja) | 液晶表示装置及びその製造方法 | |
| JP3169322B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP4118704B2 (ja) | 液晶表示装置の作製方法 | |
| JP2004165289A (ja) | アクティブマトリクス基板、その製造方法および表示装置 | |
| JPWO2013008359A1 (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |