[go: up one dir, main page]

KR20190099149A - 반도체 발광 소자를 이용한 디스플레이 장치 - Google Patents

반도체 발광 소자를 이용한 디스플레이 장치 Download PDF

Info

Publication number
KR20190099149A
KR20190099149A KR1020190095358A KR20190095358A KR20190099149A KR 20190099149 A KR20190099149 A KR 20190099149A KR 1020190095358 A KR1020190095358 A KR 1020190095358A KR 20190095358 A KR20190095358 A KR 20190095358A KR 20190099149 A KR20190099149 A KR 20190099149A
Authority
KR
South Korea
Prior art keywords
light emitting
pixel
gate
emitting device
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020190095358A
Other languages
English (en)
Inventor
장재원
김수현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020190095358A priority Critical patent/KR20190099149A/ko
Publication of KR20190099149A publication Critical patent/KR20190099149A/ko
Priority to EP19940689.3A priority patent/EP3993050A4/en
Priority to US17/631,204 priority patent/US12324287B2/en
Priority to PCT/KR2019/095032 priority patent/WO2021025243A1/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H01L27/156—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H01L27/124—
    • H01L29/786—
    • H01L33/005—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8511—Wavelength conversion means characterised by their material, e.g. binder
    • H10H20/8512—Wavelength conversion materials
    • H10H20/8513—Wavelength conversion materials having two or more wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 디스플레이 장치 관련 기술 분야에 적용 가능하며, 예를 들어 반도체 발광 소자인 마이크로 LED(Light Emitting Diode)를 이용한 디스플레이 장치에 관한 것이다. 이러한 본 발명은, 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치에 있어서, 기판; 상기 기판 상에 배열되고 각각 발광 영역 및 화소 트랜지스터 영역을 포함하는 다수의 화소 영역을 구성하는 화소 영역 층; 및 상기 기판과 상기 화소 영역 층 사이에 구비되는 다수의 쌍을 이루는 조립 배선을 포함하는 조립 배선 층을 포함하고, 상기 화소 영역은, 발광 소자가 장착되는 발광 영역; 및 상기 발광 영역의 대하여 제1 방향에 위치하고 상기 발광 소자를 점등시키는 박막 트랜지스터가 구비되는 화소 트랜지스터 영역을 포함하고, 상기 조립 배선은 상기 제1 방향과 다른 방향인 제2 방향으로 배열될 수 있다.

Description

반도체 발광 소자를 이용한 디스플레이 장치 {DISPLAY DEVICE USING MICRO-LED}
본 발명은 디스플레이 장치 관련 기술 분야에 적용 가능하며, 예를 들어 반도체 발광 소자인 마이크로 LED(Light Emitting Diode)를 이용한 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술 분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liquid Crystal Display)와 OLED(Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 있고, OLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 문제점이 있다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 것으로 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 전술한 문제점을 해결하는 방안이 제시될 수 있다. 상기 반도체 발광 소자는 필라멘트 기반의 발광 소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 가진다.
이러한 반도체 발광소자의 크기는 최근에 수십 마이크로미터까지 축소되고 있다. 따라서 이러한 작은 크기의 반도체 발광소자들을 이용하여 디스플레이 장치를 구현하는 경우, 매우 많은 수의 반도체 발광 소자들을 디스플레이 장치의 배선기판에 조립하여야 한다.
액티브 매트릭스 구조를 제작하기 위하여, 일정한 크기 화소 내부에 배선 및 박막 트랜지스터를 형성하기 위해서는, 포토 리소그래피 공정을 적용할 수 있다.
이와 같이, 다수의 배선이 형성됨에 따라 인접하는 화소 간에는 전도성 입자(particle) 등으로 인한 단락(short) 현상 및 간섭이 발생할 수 있고, 이로 인한 휘점 불량을 초래할 수 있다.
또한, 발광 소자의 자가조립을 위해서 조립에 필요한 조립 배선이 화소 내에 구비될 수 있다.
그런데, 이러한 조립 배선에 의하여 구동을 위한 박막 트랜지스터의 특성이 변화할 수 있다. 예를 들어, 조립 배선의 영역과 화소 트랜지스터 영역에는 오버랩 영역이 형성될 수 있다. 그런데 이러한 오버랩 영역은 캐패시터로 작용할 수 있다.
따라서, 트랜지스터 특성 곡선의 전이 현상(negative shift 현상)이 발생할 수 있고, 이로 인한 휘점 오류가 발생하는 등의 불량이 발생할 수 있다.
위에서 설명한 바와 같이, 조립 배선의 영역과 화소 트랜지스터 영역에는 오버랩 영역이 형성되어 화소 내 박막 트랜지스터의 일부 혹은 전체 조립 배선이 지나갈 경우, 박막 트랜지스터의 액티브(active) 영역이 활성화되어 전하(charge)가 축적되거나 반전(inversion)을 일으켜 채널(channel)이 형성될 수 있고, 이러한 채널을 통하여 전류 경로가 형성될 수 있다.
이와 같이 형성된 전류 경로는 화소 내 누설을 발생시켜 데이터 신호(data signal)를 왜곡하는 불량 현상을 초래할 수 있다. 즉, 조립 배선과 화소 내의 박막 트랜시스터의 크로스(crosstalk) 토크 현상이 발생할 수 있다.
본 발명의 해결하고자 하는 기술적 과제는 조립 배선과 화소 내의 박막 트랜시스터의 크로스(crosstalk) 토크 현상의 발생을 방지할 수 있는 반도체 발광 소자를 이용한 디스플레이 장치를 제공하고자 한다.
또한, 본 발명은, 데이터 라인과 게이트 온 전압 라인 사이에 단락이 일어나는 현상을 근본적으로 방지할 수 있는 반도체 발광 소자를 이용한 디스플레이 장치를 제공하고자 한다.
또한, 본 발명은, 구동 신호의 왜곡이 발생하지 않고 조립 배선을 안정화시킬 수 있는 반도체 발광 소자를 이용한 디스플레이 장치를 제공하고자 한다.
상기 목적을 달성하기 위한 제1관점으로서, 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치에 있어서, 기판; 상기 기판 상에 배열되고 각각 발광 영역 및 화소 트랜지스터 영역을 포함하는 다수의 화소 영역을 구성하는 화소 영역 층; 및 상기 기판과 상기 화소 영역 층 사이에 구비되는 다수의 쌍을 이루는 조립 배선을 포함하는 조립 배선 층을 포함하고, 상기 화소 영역은, 발광 소자가 장착되는 발광 영역; 및 상기 발광 영역의 대하여 제1 방향에 위치하고 상기 발광 소자를 점등시키는 박막 트랜지스터가 구비되는 화소 트랜지스터 영역을 포함하고, 상기 조립 배선은 상기 제1 방향과 다른 방향인 제2 방향으로 배열될 수 있다.
또한, 상기 화소 트랜지스터 영역에는, 상기 기판의 제1 영역 상에 구비되는 구동 박막 트랜지스터; 및 상기 기판의 제2 영역 상에 구비되는 스위칭 박막 트랜지스터가 구비될 수 있다.
또한, 상기 스위칭 박막 트랜지스터에 연결되는 게이트 라인; 상기 스위칭 박막 트랜지스터에 연결되는 데이터 라인; 상기 구동 박막 트랜지스터에 연결되는 게이트 오프 전압 라인; 및 상기 발광 소자의 애노드에 연결되는 게이트 온 전압 라인을 더 포함하고, 상기 게이트 라인 및 상기 게이트 오프 전압 라인 중 적어도 어느 하나는 상기 조립 배선과 평행하기 배치될 수 있다.
또한, 상기 게이트 온 전압 라인은 상기 발광 소자의 애노드에 연결되고, 상기 게이트 온 전압 라인은 상기 조립 배선과 수직 방향으로 배치될 수 있다.
또한, 상기 게이트 온 전압 라인은 상기 게이트 라인과 동일한 층에 배치될 수 있다.
또한, 상기 게이트 오프 전압 라인은, 상기 조립 배선과 전기적으로 연결될 수 있다.
또한, 상기 데이터 라인 및 상기 게이트 온 전압 라인은 상기 조립 배선과 수직 방향으로 배치될 수 있다.
또한, 상기 데이터 라인 및 상기 게이트 온 전압 라인은, 상기 다수의 발광 영역 상에서 서로 인접하여 구성될 수 있다.
상기 목적을 달성하기 위한 제2관점으로서, 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치에 있어서, 기판; 상기 기판 상에 배열되고 각각 발광 영역 및 화소 트랜지스터 영역을 포함하는 다수의 화소 영역을 구성하는 화소 영역 층; 및 상기 기판과 상기 화소 영역 층 사이에 구비되고 각 발광 영역에 대응하는 한 쌍의 조립 배선을 포함하는 조립 배선 층을 포함하고, 상기 화소 영역은, 발광 소자가 장착되는 발광 영역; 상기 발광 영역의 일측에 위치하고 상기 발광 소자를 점등시키는 박막 트랜지스터가 구비되는 화소 트랜지스터 영역; 상기 박막 트랜지스터에 연결되는 게이트 라인; 및 상기 박막 트랜지스터에 연결되고 상기 조립 배선과 평행하게 배열되는 데이터 라인을 포함할 수 있다.
또한, 상기 화소 트랜지스터 영역은 상기 발광 영역의 대하여 제1 방향에 위치하고, 상기 조립 배선은 상기 제1 방향과 수직 방향인 제2 방향으로 배열될 수 있다.
본 발명의 일실시예에 따르면, 상기와 같은 문제점이 해결될 수 있다.
즉, 박막 트랜지스터의 액티브(active) 영역이 활성화되어 전하(charge)가 축적되거나 반전(inversion)을 일으켜 채널(channel)이 형성될 수 있고, 이러한 채널을 통하여 전류 경로가 형성되는 현상을 방지할 수 있다.
이와 같이 형성된 전류 경로는 화소 내 누설을 발생시켜 데이터 신호(data signal)를 왜곡하는 불량 현상을 방지할 수 있어, 조립 배선과 화소 내의 박막 트랜시스터의 크로스(crosstalk) 토크 현상의 발생을 방지할 수 있다.
앞서 설명한 크로스(crosstalk) 토크 현상을 회피하기 위해 조립 배선을 박막 트랜시스터와 오버랩(overlap) 되지 않도록 수평방향으로 배선 디자인하게 색상별로 조립하는 발광 소자의 자가조립 구조와 호환되는 해결 방안을 제공할 수 있다.
한편, 데이터 라인과 게이트 온 전압 라인 사이에 단락이 일어나는 현상을 근본적으로 방지할 수 있다.
또한, 조립 배선이 실질적으로 접지를 많이 사용하는 게이트 오프 전압 라인에 연결되어 있으므로, 데이터 라인 및 게이트 라인은 원래의 구동 전압대로 동작할 수 있다.
따라서, 구동 신호의 왜곡이 발생하지 않고 조립 배선을 안정화시킬 수 있는 것이다.
나아가, 본 발명의 또 다른 일실시예에 따르면, 여기에서 언급하지 않은 추가적인 기술적 효과들도 있다. 당업자는 명세서 및 도면의 전취지를 통해 이해할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 절단된 단면도이다.
도 9는 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
도 10은 본 발명의 제1 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 화소 구동부의 회로도이다.
도 11은 본 발명의 제1 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 배선 구조를 포함하는 화소 배치도이다.
도 12는 본 발명의 제1 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 배선 구조를 포함하는 실제 화소 구조를 도시하고 있다.
도 13은 도 12의 X1 - X2 선 단면도이다.
도 14는 본 발명의 제1 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 개별 화소 영역을 도시하고 있다.
도 15는 본 발명의 제2 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 배선 구조를 포함하는 화소 배치도이다.
도 16은 본 발명의 제2 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 배선 구조를 포함하는 실제 화소 구조를 도시하고 있다.
도 17은 도 16의 Y1 - Y2 선 단면도이다.
도 18은 본 발명의 제2 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 개별 화소 영역을 도시하고 있다.
도 19는 본 발명의 제3 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 배선 구조를 포함하는 실제 화소 구조를 도시하고 있다.
도 20은 본 발명의 제4 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 배선 구조를 나타내고 있다.
도 21은 본 발명의 제4 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 캐패시턴스를 나타내고 있다.
도 22는 본 발명의 제4 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 신호 파형도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
나아가, 설명의 편의를 위해 각각의 도면에 대해 설명하고 있으나, 당업자가 적어도 2개 이상의 도면을 결합하여 다른 실시예를 구현하는 것도 본 발명의 권리범위에 속한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치는 단위 화소 또는 단위 화소의 집합으로 정보를 표시하는 모든 디스플레이 장치를 포함하는 개념이다. 따라서 완성품에 한정하지 않고 부품에도 적용될 수 있다. 예를 들어 디지털 TV의 일 부품에 해당하는 패널도 독자적으로 본 명세서 상의 디스플레이 장치에 해당한다. 완성품으로는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크 탑 컴퓨터 등이 포함될 수 있다.
그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품 형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술 분야의 당업자라면 쉽게 알 수 있을 것이다.
또한, 당해 명세서에서 언급된 반도체 발광 소자는 LED, 마이크로 LED 등을 포함하는 개념이며, 혼용되어 사용될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 1에 도시된 바와 같이, 디스플레이 장치(100)의 제어부(미도시)에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는, 예를 들어, 외력에 의하여 휘어질 수 있는, 또는 구부러질 수 있는, 또는 비틀어질 수 있는, 또는 접힐 수 있는, 또는 말려질 수 있는 디스플레이를 포함한다.
나아가, 플렉서블 디스플레이는, 예를 들어 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 또는 구부리거나, 또는 접을 수 있거나 또는 말려질 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 이러한 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률 반경을 가지는 상태, 이하, 제2상태라 한다)에서는 디스플레이 영역이 곡면이 될 수 있다. 도 1에 도시된 바와 같이, 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 여기서 단위 화소는, 예를 들어 하나의 색을 구현하기 위한 최소 단위를 의미한다.
이러한 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 이러한 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이와 같은 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여, 이하 도면들을 참조하여 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 2, 도 3a 및 도 3b에 도시된 바와 같이, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
도 2에 도시된 바와 같이, 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 적어도 하나의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도 3a에 도시된 바와 같이 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 이 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 전극홀(171)은 비아홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
도 2 또는 도 3a에 도시된 바와 같이, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한, 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기 절연성을 가지는 레이어로서 구성될 수 있다. 따라서 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
이방성 전도성 필름은 이방성 전도 매질(anisotropic conductive medium)이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도 매질에 의하여 전도성을 가지게 된다. 이하, 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법이 적용될 수도 있다. 전술한 다른 방법은, 예를 들어, 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 이방성 전도 매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 예를 들어, 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이 차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스 부재는 접착성을 가지는 물질로 형성되며, 도전볼은 절연성 베이스 부재의 바닥 부분에 집중적으로 배치되며, 베이스 부재에서 열 및 압력이 가해지면 도전볼과 함께 변형됨에 따라 수직 방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 이방성 전도성 필름은 절연성 베이스 부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합 형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 파티클 혹은 나노 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도 3a를 참조하면, 제2전극(140)은 보조전극(170)과 이격되어 절연층(160)에 위치한다. 즉, 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 4를 참조하면, 반도체 발광 소자는 플립 칩 타입(flip chiptype)의 발광 소자가 될 수 있다.
예를 들어, 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 도 3a 및 도 3b에 도시된, 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p 형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도 값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
도 3a 및 도 3b에 도시된 바와 같이, 반도체 발광 소자(150)의 사이에 격벽(190)이 위치할 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 격벽을 형성할 수 있다.
또한, 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주재료로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색(R), 녹색(G) 및 청색(B) 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자(150a)는 황색 형광체층이 개별 소자 마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 반도체 발광 소자(150b)는 자외선 발광 소자(UV) 상에 적색 형광체층(184), 녹색 형광체층(185), 및 청색 형광체층(186)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전 영역에 사용 가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용 가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자는 전도성 접착층 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
이와 같은 개별 반도체 발광 소자(150, 150a, 150b)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20×80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150, 150a, 150b)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다.
따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한 변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자(150, 150a, 150b)의 거리가 상대적으로 충분히 크게 된다.
따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 제조 방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타낸 단면도들이다.
도 6에 도시된 바와 같이, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을, 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 마주하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열 압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF 프레스 헤드를 적용하여 열 압착할 수 있다. 열 압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열 압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광 소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 반도체 발광 소자(150)의 일 면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법이나 구조는 여러 가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
이러한 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 적어도 하나의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 제1 전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(Anisotropy Conductive Film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시 예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이때, 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
이와 같은 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께 방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께 방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 예를 들어, 20X80㎛ 이하의 크기가 될 수 있다.
이러한 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 제2전극(240)은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
다시 도 8을 참조하면, 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
다시 도 8을 참조하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 격벽(290)을 형성할 수 있다.
또한, 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 격벽(290)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이 사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도 8에 도시된 바와 같이, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 반도체 발광 소자가 플립 칩 타입으로 배선 기판에 배치되어 개별 화소로 이용된다.
도 10은 본 발명의 제1 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 화소 구동부의 회로도이다.
이러한 화소 구동부에는 발광 소자(uLED)와 직접 연결되는 구동 박막 트랜지스터(Driving TFT) 및 데이터 라인(Vdata) 및 게이트 라인(Vgate)과 연결되어 스위칭 작동을 하는 스위칭 박막 트랜지스터(SW TFT)가 구비된다.
이와 같이, 단일 화소 내에 주요 배선은 네 개(Vdd, Vss, Vdata, Vgate)이며, 여기에 발광 소자(uLED)의 조립을 위한 조립 배선(310; 도 11 참조)이 추가된다. 이러한 배선과 박막 트랜지스터(Thin Film Transistor; TFT)가 연결되어 각 화소 내의 발광 소자(uLED)가 구동된다.
이와 같은 데이터 라인(Vdata) 및 게이트 라인(Vgate)과 연결되는 박막 트랜지스터(TFT)에 의하여 화소 트랜지스터 영역이 형성된다.
또한, 이러한 박막 트랜지스터(TFT)에 의하여 개별 발광 소자(uLED)가 구동되는 발광 영역(또는 표시 영역)이 형성된다.
이러한 화소 트랜지스터 영역 및 발광 영역을 포함하여 개별 화소 영역이 형성되고, 이러한 개별 화소 영역이 다수개 이루어 디스플레이를 구성하게 된다.
위에서 언급한 바와 같이, 단일 화소 내에 주요 배선은 네 개(Vdd, Vss, Vdata, Vgate)이다.
이러한 네 개의 배선은, 스위칭 박막 트랜지스터(SW TFT)에 연결되는 게이트 라인(Vgate), 스위칭 박막 트랜지스터(SW TFT)에 연결되는 데이터 라인(Vdata), 구동 박막 트랜지스터(Driving TFT)에 연결되는 게이트 오프 전압 라인(Vss) 및 발광 소자(uLED)의 애노드에 연결되는 게이트 온 전압 라인(Vdd)를 포함할 수 있다.
여기서, 게이트 온 전압(Vdd)은 발광 소자(uLED)를 구동하기 위하여 인가되는 가장 높은 전압에 해당된다.
구동전압(Vdata)과 공통전압(Vgate)가 인가될 때, 스위칭 박막 트랜지스터(S/W TFT)에서는 신호 전달의 온/오프가 결정되는 스위칭 동작이 일어난다.
이와 같은 스위칭 동작에 의하여 구동 박막 트랜지스터(Driving TFT)에서는 구동전압(Vdata)에 따라 실질적으로 발광 소자(uLED)에 걸리는 전압 및 이로 인하여 발광 소자(uLED)를 흐르는 전류가 결정된다.
즉, 스위칭 박막 트랜지스터(S/W TFT)에서는 스위칭 영역에서 동작이 일어나고, 구동 박막 트랜지스터(Driving TFT)에서는 포화되기 전의 선형 영역에서 동작이 일어날 수 있다.
또한, 조립 배선(310)은 개별 화소를 이루는 반도체 발광 소자가 조립될 때 전기장에 의한 유전 영동(Dielectrophoresis; DEP) 현상을 유도하기 위한 용도로 배치될 수 있다.
이때, 조립 배선(310)은 반도체 발광 소자의 자가 조립 시에 이용될 수 있다. 여기서, 자가 조립 방식은 예를 들어, 웨이퍼 상에서 성장된 복수 개의 반도체 발광 소자들이 개별 소자들로 분리되어 유체 내에서 분산된 후, 전자기장을 이용하여 기판에 조립되는 과정을 의미할 수 있다.
이와 같이, 조립 전극(310)에 의하여 유도되는 유전 영동 현상에 의하여, 개별 화소를 이루는 반도체 발광 소자가 각 화소 영역에 임시적으로 고정될 수 있다.
도 11은 본 발명의 제1 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 배선 구조를 포함하는 화소 배치도이다.
도 11을 참조하면, 제1 실시예에 의한 화소 배치에서, 각 화소는 적색 발광 소자가 설치되는 적색 화소(R), 녹색 발광 소자가 설치되는 녹색 화소(G) 및 청색 발광 소자가 설치되는 청색 화소(R)를 포함할 수 있다.
이때, 적색 화소(R)는 수직 방향으로 k개 배열될 수 있다(예를 들면, R11~Rkl). 마찬가지로, 녹색 화소(G) 및 청색 화소(B) 또한 수직 방향으로 k개 배열될 수 있다.
또한, 수평 방향으로는 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)가 하나의 단일 픽셀을 이루어 n개 배열될 수 있다(예를 들면, (R1n, G1n, B1n) 조합).
이러한 화소 배열의 적어도 일측, 일례로 양측에는 조립 배선(310)이 배치될 수 있다. 이러한 조립 배선(310)은 적색(R) 화소용 조립배선(311, 312), 녹색(G) 화소용 조립배선(313, 314) 및 청색 화소용 조립배선(315, 316)을 포함할 수 있다.
이와 같은 조립 배선(310)은 개별 화소 영역을 모두 지나도록 배열될 수 있다. 이때, 각 색상별로 조립배선이 배치될 수 있다. 예를 들어, 수직 방향으로 배열된 다수의 적색 화소(R11, R12, .. R1k)를 연결하는 한 쌍의 조립 배선(311, 312)이 배열될 수 있다. 마찬가지로, 수직 방향으로 배열된 다수의 녹색 화소(G11, G12, .. G1k)를 연결하는 한 쌍의 조립 배선(313, 314)이 배열될 수 있다. 또한, 수직 방향으로 배열된 다수의 청색 화소(B11, B12, .. B1k)를 연결하는 한 쌍의 조립 배선(315, 316)이 배열될 수 있다.
이러한 구조에서, 게이트 구동부(Gate Driver IC; 320)는 화소 배열의 가로측에 위치하여, 이 게이트 구동부(320)에 연결된 게이트 라인(Vgate; 340)이 화소 배열의 가로 방향(즉, 수평 방향)으로 연결될 수 있다.
이때, 게이트 오프 전압 라인(Vss; 321) 또한 이러한 게이트 라인(Vgate; 340)과 동일하게 화소 배열의 가로 방향으로 연결될 수 있다.
한편, 데이터 구동부(Data Driver IC; 330)는 화소 배열의 세로측에 위치하여, 이 데이터 구동부(330)에 연결된 데이터 라인(Vdata; 350)이 화소 배열의 세로 방향(즉, 수직 방향)으로 연결될 수 있다.
이때, 게이트 온 전압 라인(Vdd; 331) 또한 이러한 데이터 라인(Vdata; 350)과 동일하게 화소 배열의 세로 방향으로 연결될 수 있다.
도 12는 본 발명의 제1 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 배선 구조를 포함하는 실제 화소 구조를 도시하고 있다.
도 12를 참조하면, 세 개의 개별 화소가 인접하여 배치하는 상태를 도시하고 있다. 여기서, 이들 세 개의 화소는 각각 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)에 해당한다.
가장 좌측의 화소를 예로 설명하면, 상부측에 적색 발광 영역(R)이 위치하고, 그 아래로 구동 박막 트랜지스터(DR TFT; 370) 및 스위칭 박막 트랜지스터(SW TFT; 360)가 위치한다.
이때, 데이터 라인(350)은 각 화소 영역의 좌측에 세로로 배열되고 각 화소 영역의 우측에는 세로로 게이트 온 전압 라인(Vdd; 331)이 배열된다.
또한, 각 화소 영역의 하측에는 게이트 오프 전압 라인(Vss; 321) 및 게이트 라인(340)이 각각 가로 방향으로 배열된다.
도 13은 도 12의 X1 - X2 선 단면도이다.
도 13을 참조하면, 도 12에서 도시하는 화소 구조가 입체적으로 배치되는 것을 알 수 있다.
이러한 화소 구조는 기판(390) 상에 먼저 게이트 라인(340)을 이루는 게이트 메탈(361), 게이트 오프 전압 라인(Vss; 321), 스토리지 캐패시터를 위한 메탈층(371)이 배치될 수 있다.
이렇게 메탈로 이루어지는 기저 층 상에는 게이트 절연층(391)이 위치할 수 있다. 이때, 게이트 메탈(361) 상에는 스위칭 박막 트랜지스터(360)가 위치할 수 있고, 스토리지 캐패시터를 위한 메탈층(371) 상에는 구동 박막 트랜지스터(370)가 위치할 수 있다.
따라서, 게이트 메탈(361) 상에는 스위칭 박막 트랜지스터(360)를 위한 액티브 층(362)이 위치하고, 메탈층(371) 상에는 구동 박막 트랜지스터(370)를 위한 액티브 층(372)이 위치할 수 있다. 또한, 발광 소자(380)가 위치하는 측에는 게이트 온 전압 라인(Vdd; 331)이 위치할 수 있다.
이러한 액티브 층(362, 372)을 덮는 패시베이션층(392)이 위치할 수 있고, 그 위에 각 액티브 층(362, 372)과 연결되는 소스층(363, 373) 및 드레인층(364, 374)이 위치할 수 있다.
그리고, 이들 소스층(363, 373) 및 드레인층(364, 374)을 덮는 제1 인터레이어(393) 상에는 조립 배선(311, 312)이 위치할 수 있다.
이러한 조립 배선(311, 312) 상에는 제2 인터레이어(394)가 위치하고, 조립 배선(311, 312)에 의해 작용하는 힘에 의하여 장착된 발광 소자(380)가 설치될 수 있다.
발광 소자(380)의 캐소드는 N 패드(381)와 연결되고, 이 N 패드(381)는 제1 인터레이어(393) 및 제2 인터레이어(394)를 관통하여 구동 박막 트랜지스터(370)의 드레인층(374)와 연결될 수 있다.
또한, 발광 소자(380)의 애노드는 P 패드(382)와 연결되고, 이 P 패드(382)는 제1 인터레이어(393) 및 제2 인터레이어(394)를 관통하여 게이트 온 전압 라인(Vdd; 331)에 연결될 수 있다.
도 14는 본 발명의 제1 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 개별 화소 영역을 도시하고 있다.
도 14를 참조하면, 위에서 설명한 바와 같이, 기판(390) 상에 배열되고 각각 발광 영역(uLED 영역; A) 및 화소 트랜지스터 영역을 포함하는 다수의 화소 영역을 구성할 수 있다.
이때, 기판(390)과 화소 영역 층 사이에는 다수의 쌍을 이루는 조립 배선(311, 312)을 포함하는 조립 배선 층(310)이 구비될 수 있다.
또한, 발광 소자를 점등시키는 박막 트랜지스터가 구비되는 화소 트랜지스터 영역은 발광 영역(A)의 대하여 제1 방향(a)에 위치할 수 있다.
이상 제1 실시예를 참조하여 설명한 바와 같이, 일정한 크기 화소 내부에 배선 및 박막 트랜지스터를 형성하기 위해서는, 포토 리소그래피 공정을 적용할 수 있다.
이와 같이, 다수의 배선이 형성됨에 따라 인접하는 화소 간에는 전도성 입자(particle) 등으로 인한 단락(short) 현상 및 간섭이 발생할 수 있고, 이로 인한 휘점 불량을 초래할 수 있다.
또한, 위에서 설명한 바와 같이, 발광 소자(uLED)의 자가조립을 위해서 조립에 필요한 조립 배선(310)이 화소 내에 구비될 수 있다.
그런데, 이러한 조립 배선(310)에 의하여 구동을 위한 박막 트랜지스터(360, 370)의 특성이 변화할 수 있다. 예를 들어, 조립 배선(310)의 영역과 화소 트랜지스터 영역에는 오버랩 영역(B)이 형성될 수 있다. 그런데 이러한 오버랩 영역(B)은 캐패시터로 작용할 수 있다.
따라서, 트랜지스터 특성 곡선의 전이 현상(negative shift 현상)이 발생할 수 있고, 이로 인한 휘점 오류가 발생하는 등의 불량이 발생할 수 있다.
위에서 설명한 바와 같이, 조립 배선(310)의 영역과 화소 트랜지스터 영역에는 오버랩 영역(B)이 형성되어 화소 내 박막 트랜지스터의 일부 혹은 전체 조립 배선이 지나갈 경우, 박막 트랜지스터(360, 370)의 액티브(active) 영역이 활성화되어 전하(charge)가 축적되거나 반전(inversion)을 일으켜 채널(channel)이 형성될 수 있고, 이러한 채널을 통하여 전류 경로가 형성될 수 있다.
이와 같이 형성된 전류 경로는 화소 내 누설을 발생시켜 데이터 신호(data signal)를 왜곡하는 불량 현상을 초래할 수 있다. 즉, 조립 배선과 화소 내의 박막 트랜시스터의 크로스(crosstalk) 토크 현상이 발생할 수 있다.
앞서 설명한 크로스(crosstalk) 토크 현상을 회피하기 위해 조립 배선을 박막 트랜시스터와 오버랩(overlap) 되지 않도록 수평방향으로 배선 디자인하게 색상별로 조립하는 발광 소자의 자가조립 구조와 호환되기 어려운 문제점이 발생할 수 있다.
도 15는 본 발명의 제2 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 배선 구조를 포함하는 화소 배치도이다.
도 12을 참조하면, 제2 실시예에 의한 화소 배치에서, 각 화소는 적색 발광 소자가 설치되는 적색 화소(R), 녹색 발광 소자가 설치되는 녹색 화소(G) 및 청색 발광 소자가 설치되는 청색 화소(R)를 포함할 수 있다.
이때, 적색 화소(R)는 수평 방향으로 n개 배열될 수 있다(예를 들면, R11~Rln). 마찬가지로, 녹색 화소(G) 및 청색 화소(B) 또한 수평 방향으로 n개 배열될 수 있다.
또한, 수직 방향으로는 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)가 하나의 단일 픽셀을 이루어 k개 배열될 수 있다(예를 들면, (Rk1, Gk1, Bk1) 조합).
이러한 화소 배열의 적어도 일측, 일례로 양측에는 조립 배선(410)이 배치될 수 있다. 이러한 조립 배선(410)은 적색(R) 화소용 조립배선(411, 412), 녹색(G) 화소용 조립배선(413, 414) 및 청색 화소용 조립배선(415, 416)을 포함할 수 있다.
이와 같은 조립 배선(410)은 개별 화소 영역을 모두 지나도록 배열될 수 있다. 이때, 각 색상별로 조립배선이 배치될 수 있다. 예를 들어, 수평 방향으로 배열된 다수의 적색 화소(R11, R12, .. R1n)를 연결하는 한 쌍의 조립 배선(411, 412)이 배열될 수 있다. 마찬가지로, 수평 방향으로 배열된 다수의 녹색 화소(G11, G12, .. G1n)를 연결하는 한 쌍의 조립 배선(413, 414)이 배열될 수 있다. 또한, 수평 방향으로 배열된 다수의 청색 화소(B11, B12, .. B1n)를 연결하는 한 쌍의 조립 배선(415, 416)이 배열될 수 있다.
이러한 구조에서, 데이터 구동부(Data Driver IC; 420)는 화소 배열의 가로측에 위치하여, 이 데이터 구동부(420)에 연결된 데이터 라인(Vdata; 450)이 화소 배열의 가로 방향(즉, 수평 방향)으로 연결될 수 있다.
이때, 게이트 오프 전압 라인(Vss; 421) 또한 이러한 데이터 라인(Vdata; 450)과 동일하게 화소 배열의 가로 방향으로 연결될 수 있다.
한편, 게이트 구동부(Gate Driver IC; 430)은 화소 배열의 세로측에 위치하여, 이 게이트 구동부(430)에 연결된 게이트 라인(Vgate; 440)이 화소 배열의 세로 방향(즉, 수직 방향)으로 연결될 수 있다.
이때, 게이트 온 전압 라인(Vdd; 431) 또한 이러한 게이트 라인(Vdata; 440)과 동일하게 화소 배열의 세로 방향으로 연결될 수 있다.
도 16은 본 발명의 제2 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 배선 구조를 포함하는 실제 화소 구조를 도시하고 있다.
도 16을 참조하면, 세 개의 개별 화소가 인접하여 배치하는 상태를 도시하고 있다. 여기서, 이들 세 개의 화소는 모두 적색 화소(R)에 해당한다. 즉, 가로 방향으로는 동일한 색의 화소가 배열될 수 있다.
가장 좌측의 화소를 예로 설명하면, 상부측에 적색 발광 영역(R)이 위치하고, 그 아래로 구동 박막 트랜지스터(DR TFT; 470) 및 스위칭 박막 트랜지스터(SW TFT; 460)가 위치한다.
이때, 게이트 라인(440)은 각 화소 영역의 좌측에 세로로 배열되고 각 화소 영역의 우측에는 세로로 게이트 온 전압 라인(Vdd; 431)이 배열된다.
또한, 각 화소 영역의 하측에는 게이트 오프 전압 라인(Vss; 421) 및 데이터 라인(450)이 각각 가로 방향으로 배열된다.
도 17은 도 16의 Y1 - Y2 선 단면도이다.
도 17을 참조하면, 도 16에서 도시하는 화소 구조가 입체적으로 배치되는 것을 알 수 있다.
이러한 화소 구조는 기판(490) 상에 먼저 게이트 라인(440)을 이루는 게이트 메탈(461), 스토리지 캐패시터를 위한 메탈층(471), LED 캐소드 패드(483) 및 게이트 온 전압 라인(Vdd; 431)이 배치될 수 있다.
이렇게 메탈로 이루어지는 기저 층 상에는 게이트 절연층(491)이 위치할 수 있다. 이때, 게이트 메탈(461) 상에는 스위칭 박막 트랜지스터(460)가 위치할 수 있고, 스토리지 캐패시터를 위한 메탈층(471) 상에는 구동 박막 트랜지스터(470)가 위치할 수 있다.
따라서, 게이트 메탈(461) 상에는 스위칭 박막 트랜지스터(460)를 위한 액티브 층(462)이 위치하고, 메탈층(471) 상에는 구동 박막 트랜지스터(470)를 위한 액티브 층(472)이 위치할 수 있다.
이러한 액티브 층(462, 472)을 덮는 패시베이션층(492)이 위치할 수 있고, 그 위에 각 액티브 층(462, 472)과 연결되는 소스층(463, 473) 및 드레인층(464, 474)이 위치할 수 있다.
그리고, 이들 소스층(463, 473) 및 드레인층(464, 474)을 덮는 제1 인터레이어(493) 상에는 조립 배선(411, 412)이 위치할 수 있다.
이러한 조립 배선(411, 412) 상에는 제2 인터레이어(494)가 위치하고, 조립 배선(411, 412)에 의해 작용하는 힘에 의하여 장착된 발광 소자(480)가 설치될 수 있다.
발광 소자(480)의 캐소드는 N 패드(481)와 연결되고, 이 N 패드(481)는 제1 인터레이어(493) 및 제2 인터레이어(494)을 관통하여 구동 박막 트랜지스터(470)의 드레인층(474)와 연결될 수 있다.
또한, 발광 소자(480)의 애노드는 P 패드(482)와 연결되고, 이 P 패드(482)는 제1 인터레이어(493) 및 제2 인터레이어(494)를 관통하여 게이트 온 전압 라인(Vdd; 431)에 연결될 수 있다.
이와 같이, 게이트 온 전압 라인(431)은 게이트 라인(440)과 동일한 층에 배치될 수 있다.
또한, 게이트 오프 전압 라인(421)을 형성하는 메탈(475)은, 구동 박막 트랜지스터(470)의 소스 영역(소스층; 473)과 동일한 층에 구비될 수 있다.
도 18은 본 발명의 제2 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 개별 화소 영역을 도시하고 있다.
도 18을 참조하면, 위에서 설명한 바와 같이, 기판(490) 상에 배열되고 각각 발광 영역(uLED 영역; C) 및 화소 트랜지스터 영역(D)을 포함하는 다수의 화소 영역을 구성할 수 있다.
이때, 기판(490)과 화소 영역 층 사이에는 다수의 쌍을 이루는 조립 배선(411, 412)을 포함하는 조립 배선 층(410)이 구비될 수 있다.
또한, 발광 소자를 점등시키는 박막 트랜지스터가 구비되는 화소 트랜지스터 영역은 발광 영역(A)의 대하여 제1 방향(a)에 위치할 수 있다.
그러나, 조립 배선(411, 412)은 이러한 제1 방향(a)과 다른 방향으로 배치될 수 있다. 즉, 예를 들어, 조립 배선(411, 412)은 이러한 제1 방향(a)과 수직 방향인 제2 방향(b)으로 배치될 수 있다.
따라서, 조립 배선(411, 412)과 화소 트랜지스터 영역(D) 사이에는 오버랩이 발생하지 않을 수 있다.
이와 같은 화소 구조에서, 게이트 라인(Vgate; 440) 및 게이트 오프 전압 라인(Vss; 421) 중 적어도 어느 하나는 조립 배선(410)과 평행하기 배치될 수 있다.
또한, 게이트 온 전압 라인(Vdd; 431)은 발광 소자(480)의 애노드에 연결되고, 게이트 온 전압 라인(421)은 조립 배선(410)과 수직 방향으로 배치될 수 있다.
한편, 데이터 라인(450) 및 게이트 온 전압 라인(431)은 조립 배선(410)과 수직 방향으로 배치될 수 있다.
이와 같이, 본 발명의 제2 실시예에 의하면, 조립 배선(410)의 영역과 화소 트랜지스터 영역에는 오버랩 영역이 형성되지 않는다. 따라서, 위에서 설명한 제1 실시예에 있어서의 문제점이 해결될 수 있다.
즉, 박막 트랜지스터(460, 470)의 액티브(active) 영역이 활성화되어 전하(charge)가 축적되거나 반전(inversion)을 일으켜 채널(channel)이 형성될 수 있고, 이러한 채널을 통하여 전류 경로가 형성되는 현상을 방지할 수 있다.
이와 같이 형성된 전류 경로는 화소 내 누설을 발생시켜 데이터 신호(data signal)를 왜곡하는 불량 현상을 방지할 수 있어, 조립 배선과 화소 내의 박막 트랜시스터의 크로스(crosstalk) 토크 현상의 발생을 방지할 수 있다.
앞서 설명한 크로스(crosstalk) 토크 현상을 회피하기 위해 조립 배선을 박막 트랜시스터와 오버랩(overlap) 되지 않도록 수평방향으로 배선 디자인하게 색상별로 조립하는 발광 소자의 자가조립 구조와 호환되는 해결 방안을 제공할 수 있다.
도 19는 본 발명의 제3 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 배선 구조를 포함하는 실제 화소 구조를 도시하고 있다.
도 19를 참조하면, 세 개의 개별 화소가 인접하여 배치하는 상태를 도시하고 있다. 여기서, 이들 세 개의 화소는 각각 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)에 해당한다.
가장 좌측의 화소를 예로 설명하면, 상부측에 적색 발광 영역(R)이 위치하고, 그 아래로 구동 박막 트랜지스터(DR TFT; 470) 및 스위칭 박막 트랜지스터(SW TFT; 460)가 위치한다.
이때, 데이터 라인(450)은 각 화소 영역의 좌측에 세로로 배열되고 각 화소 영역의 우측에는 세로로 게이트 온 전압 라인(Vdd; 431)이 배열된다.
또한, 각 화소 영역의 하측에는 게이트 오프 전압 라인(Vss; 421) 및 게이트 라인(440)이 각각 가로 방향으로 배열된다.
이러한 게이트 라인(440) 및 데이터 라인(450)의 배치는 제1 실시예의 경우와 동일하다.
그러나, 조립 배선(410)은 발광 영역의 가로 방향으로 배치되어 제2 실시예의 경우와 동일하다.
도 19를 참조하면, 데이터 라인(450) 및 게이트 온 전압 라인(431)은, 각 발광 영역 상에서 서로 인접하여 구성되는 것을 알 수 있다.
즉, 가장 좌측의 화소 영역에서는 데이터 라인(450)이 좌측에 위치하고 게이트 온 전압 라인(431)이 우측에 위치할 수 있다. 그러나 인접한 화소 영역에서는 반대로 데이터 라인(450)이 우측에 위치하고 게이트 온 전압 라인(431)이 좌측에 위치할 수 있다.
이와 같이, 데이터 라인(450) 및 게이트 온 전압 라인(431)은, 조립 배선(410)과 수직인 방향에 대하여 다수의 발광 영역 상에서 서로 대칭적으로 배치될 수 있다.
이와 같은 데이터 라인(450) 및 게이트 온 전압 라인(431)의 배치는 위에서 설명한 제1 실시예 및 제2 실시예의 화소 및 전극 배치에 동일하게 적용될 수 있다.
따라서, 데이터 라인(450)과 게이트 온 전압 라인(431) 사이에 단락이 일어나는 현상을 근본적으로 방지할 수 있다.
화소 영역은 매우 좁고, 점점 더 소형화되어 가므로 데이터 라인(450)과 게이트 온 전압 라인(431) 사이에 단락이 발생할 수 있다. 그러면 단락이 발생하는 해당 화소에서는 최소의 밝기로 점등이 이루어져 발광 불량이 발생할 수 있다.
그러나, 본 발명에 의하면 이러한 현상을 근본적으로 해결할 수 있는 것이다.
도 20은 본 발명의 제4 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 배선 구조를 나타내고 있다.
도 20에서 도시하는 배선 구조는 전체적으로 위에서 설명한 제1 실시예의 경우와 동일하다.
그러나 제1 실시예의 경우와 달리, 게이트 오프 전압 라인(Vss; 521)이 조립 배선(510)과 연결되는 차이점(E 부분 참조)이 있다. 그 외의 사항은 도면 부호의 차이 외에는 동일하므로 중복되는 설명은 생략한다. 또한, 게이트 오프 전압 라인(Vss; 521)이 조립 배선(510)과 연결되는 사항은 위에서 설명한 제2 실시예 및 제3 실시예에도 동일하게 적용될 수 있다.
위에서 설명한 바와 같이, 액티브 매트릭스 구동 방식의 디스플레이 장치의 구현시, 발광 소자의 자가 조립 방식을 적용하기 위해서는 별도의 조립 배선(510)이 필요하게 되는 데, 해당 조립 배선(510)은 발광 소자의 조립 후 완성된 패널에 정지영상 혹은 동영상의 이미지 구현시 별도의 신호를 인가하지 않고 플로팅(floating) 하게 된다.
그러나, 별도의 신호를 인가하지 않은 조립 배선(510)은 게이트 온 전압 라인(531), 데이터 라인(550)과 적게는 수 마이크로미터까지 인접하고 있기 때문에 인접신호의 영향을 받게 되고 이로 인하여 전하가 축적될 수 있다. 따라서, 이로 인하여 일정한 전원이 인가되는 효과가 발생할 수 있다.
조립 배선(510)에 이와 같은 인접 배선의 크로스토크 효과가 발생하게 되면 인접 배선의 전압이 변동하게 되어 정지영상 혹은 동영상의 이미지를 왜곡시키는 불량을 초래할 수 있다.
이와 같은 이미지 왜곡 현상을 방지하기 위해서는 구동시 주변 신호배선에 영향을 주지 않는 조립배선 구조 및 일정한 전원 인가가 필요할 수 있다.
이러한 현상을 방지하기 위하여 게이트 오프 전압 라인(Vss; 521)이 조립 배선(510)과 연결될 수 있다.
도 21은 본 발명의 제4 실시예에 의한 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치의 캐패시턴스를 나타내고 있다.
도 21을 참조하면, 게이트 온 전압 라인(VDD; 531) 및 데이터 라인(Vdata; 550) 측의 기생 캐패시턴스를 나타내고 있다.
위에서 설명한 바와 같이, 게이트 오프 전압 라인(Vss; 521)이 조립 배선(510)과 연결된 상태에서는, 게이트 오프 전압 라인(Vss; 521) 근처의 기생 캐패시턴스인 Cp는 모두 확정된 값을 가지게 되어, 데이터 라인(Vdata; 550)은 자신의 인가 신호를 유지할 수 있다.
또한, 경우에 따라서, 이러한 확정된 값을 보상함으로써 데이터 라인(Vdata; 550)은 자신의 인가 신호를 유지할 수 있다.
마찬가지로, 게이트 라인(Vgate; 540) 근처의 기생 캐패시턴스인 Cg는 모두 확정된 값을 가지게 되어, 게이트 라인(Vdata; 540)은 자신의 인가 신호를 유지할 수 있다.
또한, 경우에 따라서, 이러한 확정된 값을 보상함으로써 게이트 라인(Vdata; 540)은 자신의 인가 신호를 유지할 수 있다.
도 22의 신호 파형도를 참조하면, 데이터 라인(Vdata; 550) 및 게이트 라인(Vdata; 540) 측에서 보면, 조립 배선(510)이 실질적으로 접지를 많이 사용하는 게이트 오프 전압 라인(Vss; 521)에 연결되어 있으므로, 데이터 라인(Vdata; 550) 및 게이트 라인(Vdata; 540)은 원래의 구동 전압대로 동작할 수 있다.
따라서, 구동 신호의 왜곡이 발생하지 않고 조립 배선(510)을 안정화시킬 수 있는 것이다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
310, 410, 510: 조립 배선
320, 430, 520: 게이트 구동부
321, 421, 521: 게이트 오프 전압 라인
330, 420, 530: 데이터 구동부
331, 431, 531: 게이트 온 전압 라인
340, 440, 540: 게이트 라인
350, 450, 550: 데이터 라인
360, 460: 스위칭 박막 트랜지스터
370, 470: 구동 박막 트랜지스터
380, 480: 발광 소자

Claims (15)

  1. 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치에 있어서,
    기판;
    상기 기판 상에 배열되고 각각 발광 영역 및 화소 트랜지스터 영역을 포함하는 다수의 화소 영역을 구성하는 화소 영역 층; 및
    상기 기판과 상기 화소 영역 층 사이에 구비되는 다수의 쌍을 이루는 조립 배선을 포함하는 조립 배선 층을 포함하고,
    상기 화소 영역은,
    발광 소자가 장착되는 발광 영역; 및
    상기 발광 영역의 대하여 제1 방향에 위치하고 상기 발광 소자를 점등시키는 박막 트랜지스터가 구비되는 화소 트랜지스터 영역을 포함하고,
    상기 조립 배선은 상기 제1 방향과 다른 방향인 제2 방향으로 배열되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  2. 제1항에 있어서, 상기 화소 트랜지스터 영역에는,
    상기 기판의 제1 영역 상에 구비되는 구동 박막 트랜지스터; 및
    상기 기판의 제2 영역 상에 구비되는 스위칭 박막 트랜지스터가 구비되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  3. 제2항에 있어서,
    상기 스위칭 박막 트랜지스터에 연결되는 게이트 라인;
    상기 스위칭 박막 트랜지스터에 연결되는 데이터 라인;
    상기 구동 박막 트랜지스터에 연결되는 게이트 오프 전압 라인; 및
    상기 발광 소자의 애노드에 연결되는 게이트 온 전압 라인을 더 포함하고,
    상기 게이트 라인 및 상기 게이트 오프 전압 라인 중 적어도 어느 하나는 상기 조립 배선과 평행하기 배치되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  4. 제3항에 있어서, 상기 게이트 온 전압 라인은 상기 발광 소자의 애노드에 연결되고, 상기 게이트 온 전압 라인은 상기 조립 배선과 수직 방향으로 배치되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  5. 제3항에 있어서, 상기 게이트 온 전압 라인은 상기 게이트 라인과 동일한 층에 배치되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  6. 제3항에 있어서, 상기 게이트 오프 전압 라인은, 상기 조립 배선과 전기적으로 연결되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  7. 제3항에 있어서, 상기 데이터 라인 및 상기 게이트 온 전압 라인은 상기 조립 배선과 수직 방향으로 배치되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  8. 제7항에 있어서, 상기 데이터 라인 및 상기 게이트 온 전압 라인은, 상기 다수의 발광 영역 상에서 서로 인접하여 구성되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  9. 액티브 매트릭스 방식의 발광 소자를 이용한 디스플레이 장치에 있어서,
    기판;
    상기 기판 상에 배열되고 각각 발광 영역 및 화소 트랜지스터 영역을 포함하는 다수의 화소 영역을 구성하는 화소 영역 층; 및
    상기 기판과 상기 화소 영역 층 사이에 구비되고 각 발광 영역에 대응하는 한 쌍의 조립 배선을 포함하는 조립 배선 층을 포함하고,
    상기 화소 영역은,
    발광 소자가 장착되는 발광 영역;
    상기 발광 영역의 일측에 위치하고 상기 발광 소자를 점등시키는 박막 트랜지스터가 구비되는 화소 트랜지스터 영역;
    상기 박막 트랜지스터에 연결되는 게이트 라인; 및
    상기 박막 트랜지스터에 연결되고 상기 조립 배선과 평행하게 배열되는 데이터 라인을 포함하는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  10. 제9항에 있어서, 상기 화소 트랜지스터 영역은 상기 발광 영역의 대하여 제1 방향에 위치하고,
    상기 조립 배선은 상기 제1 방향과 수직 방향인 제2 방향으로 배열되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  11. 제9항에 있어서, 상기 화소 트랜지스터 영역에는,
    상기 기판의 제1 영역 상에 구비되는 구동 박막 트랜지스터; 및
    상기 기판의 제2 영역 상에 구비되는 스위칭 박막 트랜지스터가 구비되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  12. 제11항에 있어서,
    상기 스위칭 박막 트랜지스터에 연결되는 게이트 라인;
    상기 스위칭 박막 트랜지스터에 연결되는 데이터 라인;
    상기 구동 박막 트랜지스터에 연결되는 게이트 오프 전압 라인; 및
    상기 발광 소자의 애노드에 연결되는 게이트 온 전압 라인을 더 포함하고,
    상기 게이트 라인 및 상기 게이트 오프 전압 라인 중 적어도 어느 하나는 상기 조립 배선과 평행하기 배치되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  13. 제12항에 있어서, 상기 게이트 온 전압 라인은 상기 발광 소자의 애노드에 연결되고, 상기 게이트 온 전압 라인은 상기 조립 배선과 수직 방향으로 배치되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  14. 제12항에 있어서, 상기 게이트 오프 전압 라인은, 상기 조립 배선과 전기적으로 연결되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
  15. 제12항에 있어서, 상기 데이터 라인 및 상기 게이트 온 전압 라인은 상기 조립 배선과 수직 방향으로 배치되는 것을 특징으로 하는 반도체 발광 소자를 이용한 디스플레이 장치.
KR1020190095358A 2019-08-06 2019-08-06 반도체 발광 소자를 이용한 디스플레이 장치 Ceased KR20190099149A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190095358A KR20190099149A (ko) 2019-08-06 2019-08-06 반도체 발광 소자를 이용한 디스플레이 장치
EP19940689.3A EP3993050A4 (en) 2019-08-06 2019-08-27 DISPLAY APPARATUS USING A SEMICONDUCTOR LIGHT-EMITTING DEVICE
US17/631,204 US12324287B2 (en) 2019-08-06 2019-08-27 Display apparatus using semiconductor light emitting device
PCT/KR2019/095032 WO2021025243A1 (ko) 2019-08-06 2019-08-27 반도체 발광 소자를 이용한 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190095358A KR20190099149A (ko) 2019-08-06 2019-08-06 반도체 발광 소자를 이용한 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20190099149A true KR20190099149A (ko) 2019-08-26

Family

ID=67806543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190095358A Ceased KR20190099149A (ko) 2019-08-06 2019-08-06 반도체 발광 소자를 이용한 디스플레이 장치

Country Status (4)

Country Link
US (1) US12324287B2 (ko)
EP (1) EP3993050A4 (ko)
KR (1) KR20190099149A (ko)
WO (1) WO2021025243A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021025243A1 (ko) * 2019-08-06 2021-02-11 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
WO2021137388A1 (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 마이크로 엘이디 표시 장치 및 그 제조 방법
WO2022005005A1 (ko) * 2020-06-30 2022-01-06 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN114946024A (zh) * 2019-12-26 2022-08-26 Lg电子株式会社 利用发光元件的显示器的制造装置及其制造方法
EP4080573A4 (en) * 2019-12-20 2024-01-10 LG Electronics Inc. DISPLAY DEVICE WITH LIGHT-EMITTING SEMICONDUCTOR COMPONENT
WO2024162740A1 (ko) * 2023-01-31 2024-08-08 삼성디스플레이 주식회사 표시 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI832395B (zh) * 2022-08-25 2024-02-11 聚積科技股份有限公司 組裝型發光二極體顯示裝置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6088070A (en) * 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
CN102971873B (zh) 2010-07-14 2016-10-26 夏普株式会社 微小物体的配置方法、排列装置、照明装置以及显示装置
JP2013004792A (ja) 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
JP6179116B2 (ja) * 2013-02-07 2017-08-16 セイコーエプソン株式会社 発光装置及び電子機器
KR102130139B1 (ko) * 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
US9991415B2 (en) 2014-11-26 2018-06-05 Sharp Kabushiki Kaisha Display device and method of producing display device
WO2016084672A1 (ja) 2014-11-26 2016-06-02 シャープ株式会社 表示装置および表示装置の製造方法
KR102591388B1 (ko) * 2016-01-18 2023-10-19 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102574603B1 (ko) * 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102612998B1 (ko) * 2016-12-30 2023-12-11 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
TW201918850A (zh) * 2017-10-31 2019-05-16 瑞鼎科技股份有限公司 內嵌式電容觸控面板
KR102472324B1 (ko) * 2018-02-08 2022-11-30 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110224003B (zh) * 2018-03-01 2023-06-09 天马日本株式会社 显示装置
US11489136B2 (en) * 2018-05-07 2022-11-01 Oti Lumionics Inc. Method for providing an auxiliary electrode and device including an auxiliary electrode
US11037980B2 (en) * 2018-08-10 2021-06-15 Sharp Kabushiki Kaisha Image display device
KR102742392B1 (ko) * 2019-06-11 2024-12-13 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190099149A (ko) 2019-08-06 2019-08-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021025243A1 (ko) * 2019-08-06 2021-02-11 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US12324287B2 (en) 2019-08-06 2025-06-03 Lg Electronics Inc. Display apparatus using semiconductor light emitting device
EP4080573A4 (en) * 2019-12-20 2024-01-10 LG Electronics Inc. DISPLAY DEVICE WITH LIGHT-EMITTING SEMICONDUCTOR COMPONENT
CN114946024A (zh) * 2019-12-26 2022-08-26 Lg电子株式会社 利用发光元件的显示器的制造装置及其制造方法
WO2021137388A1 (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 마이크로 엘이디 표시 장치 및 그 제조 방법
WO2022005005A1 (ko) * 2020-06-30 2022-01-06 엘지디스플레이 주식회사 표시장치 및 그 제조방법
WO2024162740A1 (ko) * 2023-01-31 2024-08-08 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220278260A1 (en) 2022-09-01
EP3993050A1 (en) 2022-05-04
EP3993050A4 (en) 2023-07-19
WO2021025243A1 (ko) 2021-02-11
US12324287B2 (en) 2025-06-03

Similar Documents

Publication Publication Date Title
US9825067B2 (en) Display device using semiconductor light emitting device
US12074147B2 (en) Display device using semiconductor light-emitting element and manufacturing method therefor
US12324287B2 (en) Display apparatus using semiconductor light emitting device
KR20190105537A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200002733A (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR102206782B1 (ko) 디스플레이 장치
KR20190117413A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR102728384B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR102604006B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20200026677A (ko) 마이크로 엘이디를 이용한 디스플레이 장치
US20230017298A1 (en) Display apparatus using semiconductor light emitting device and method for manufacturing same
KR20200006952A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200006843A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR102834320B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102328944B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US20230275200A1 (en) Display device using semiconductor light-emitting element, and method for manufacturing same
US12284844B2 (en) Display device using semiconductor light-emitting elements and method for manufacturing same
KR102824496B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102827371B1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR102243768B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20230086715A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20220123024A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20220098913A (ko) 반도체 발광 소자 패키지 및 디스플레이 장치
KR20240042010A (ko) 마이크로 엘이디 디스플레이 제조 장치
KR20190118992A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190806

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220805

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190806

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240428

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20241223

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D