JP6179116B2 - 発光装置及び電子機器 - Google Patents

Description

本発明は、発光装置及び電子機器に関する。

近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた発光装置が各種提案されている。この発光装置では、上記発光素子や、当該発光素子に電流を供給するトランジスター等を含む画素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。このような構成において、画素の階調レベルに応じた電位のデータ信号が当該トランジスターのゲートに印加されると、当該トランジスターは、ゲート・ソース間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。
このような発光装置は、表示サイズの小型化や表示の高精細化が要求されることが多い。表示サイズの小型化と表示の高精細化とを両立するために、画素回路を小型化する必要があるので、画素回路を例えば半導体基板に設ける技術が提案されている（例えば特許文献１参照）。

特開２０１２−０８３７６５号公報

ところで、発光素子が階調レベルに応じた輝度で発光するためには、当該発光素子を含む画素回路が設けられる半導体基板の全体にわたり、その電位を、所定の電位に均一に保つことが必要となる。しかし、半導体基板は、例えば金属等に比べて電気抵抗が高いため、半導体基板の全体にわたって、その電位を前記所定の電位に保つことは、困難である場合が多い。
半導体基板の電位が、本来設定されるべき電位とは異なる電位となる場合、発光素子は階調レベルに応じた正確な輝度で発光することができず、その結果、表示ムラが発生する等、発光装置の表示品位の低下が生じることがある。

本発明は上述した事情に鑑みてなされたものであり、その目的の一つは、画素回路を半導体基板に形成するときに、当該半導体基板が本来設定されるべき電位とは異なる電位に設定されることに起因する表示ムラ等の表示上の不具合の発生を防止することである。

上記目的を達成するために本発明に係る発光装置は、半導体基板と、前記半導体基板に形成された複数の画素回路と、導電性材料により形成され、所定の電位が供給される第１配線と、導電性材料により形成され、前記半導体基板及び前記第１配線を接続する複数の第１コンタクト部と、を備え、前記複数の第１コンタクト部及び前記第１配線は、前記複数の画素回路が配置される表示領域に設けられる、ことを特徴とする。

この発明によれば、複数の画素回路が配置される表示領域において、電気抵抗の低い導電性材料により形成される第１配線が設けられ、当該第１配線と半導体基板とが、電気抵抗の低い導電性材料により形成される複数の第１コンタクト部により接続される。そのため、表示領域の全域にわたって、半導体基板の電位を所定の電位または所定の電位と看做すことができる電位に設定することが可能となり、第１配線が設けられない場合や第１コンタクト部が複数設けられない場合と比較して、半導体基板の電位を均一化することが可能となる。これにより、半導体電位が、本来設定されるべき電位とは異なる電位となることに起因する表示ムラ等の表示上の不具合が発生することを防止し、高い表示品位を実現することが可能となる。

また、上述した発光装置において、前記複数の画素回路には、２以上の第１画素回路が含まれ、前記第１画素回路は、発光素子と、前記発光素子に電流を供給する第１トランジスターと、を備え、前記第１トランジスターのソース電極は、前記第１コンタクト部に接続されている、ことを特徴とすることが好ましい。

第１トランジスターは、第１トランジスターのソース・ゲート間の電圧に応じた大きさの電流を発光素子に供給する。そして、発光素子は、供給される電流の大きさに応じた輝度で発光する。そのため、第１トランジスターのソースの電位が、本来設定されるべき電位とは異なる電位となる場合、当該第１トランジスターから電流の供給を受ける発光素子は、本来の輝度とは異なる輝度で発光することになり、表示品位が低下する。
この態様によれば、第１トランジスターのソース電極が第１コンタクト部に接続される。このため、第１トランジスターのソースの電位を、前記所定の電位に正確に設定することが可能となり、発光素子を、階調レベルに応じた正確な輝度で発光させることが可能となる。
なお、この態様において、複数の画素回路の全てが第１画素回路であってもよいし、複数の画素回路のうち一部が第１画素回路であってもよい。要するに、発光装置は第１画素回路を２以上含むものであればよい。

また、上述した発光装置は、２以上の表示色を表示可能であり、前記複数の画素回路は、前記２以上の表示色と１対１に対応する２以上の画素回路からなる表示ブロックを複数備え、前記表示ブロックには、１つの前記第１画素回路が含まれる、ことを特徴とすることが好ましい。
この態様によれば、１つの表示ブロック毎に１つの第１コンタクト部が設けられるため、半導体基板の電位を、表示領域の全域にわたって、所定の電位またはこれに近い電位に設定することが可能となる。これにより、第１コンタクト部が複数設けられない場合と比較して、半導体基板の電位を均一化することが可能となり、半導体電位が本来設定されるべき電位とは異なる電位となることに起因する表示ムラ等の表示上の不具合が発生することを防止することが可能となる。

また、上述した発光装置において、前記第１コンタクト部は、前記第１トランジスターのソース電極の一部を含む、ことを特徴とすることが好ましい。
この態様によれば、第１トランジスターのソース電極が第１コンタクト部に接続されるため、第１トランジスターのソースの電位を、前記所定の電位に正確に設定することが可能となり、発光素子を、階調レベルに応じた正確な輝度で発光させることが可能となる。

また、上述した発光装置において、前記表示領域は、面積が互いに等しい複数の単位表示領域を含み、前記複数の第１コンタクト部は、前記複数の単位表示領域と、１対１に対応するよう設けられる、ことを特徴とすることが好ましい。
この態様によれば、表示領域において、互いに面積の等しい複数の単位表示領域の各々に対して第１コンタクト部が設けられるため、互いに面積の異なる領域毎に第１コンタクト部が設けられる場合と比較して、半導体基板の電位を均一に設定することが可能となり、表示ムラの発生を防止することが可能となる。
なお、この態様において、複数の第１コンタクト部は、所定の方向に対して周期的に配置されるものであってもよい。例えば、複数の発光素子が表示領域において行列状に形成されている場合、複数の第１コンタクト部は、行方向または列方向に対して周期的に（つまり、行方向または列方向に対して所定の間隔毎に）配置されるものであってもよい。

また、上述した発光装置は、２以上の表示色を表示可能であり、前記複数の画素回路は、前記２以上の表示色と１対１に対応する２以上の画素回路からなる表示ブロックを複数備え、前記単位表示領域には、１つの前記表示ブロックが配置される、ことを特徴とすることが好ましい。
この態様によれば、１つの表示ブロック毎に１つの第１コンタクト部が設けられるため、半導体基板の電位を、表示領域の全域にわたって、所定の電位または所定の電位と看做すことができる電位に設定することが可能となる。

また、上述した発光装置において、前記半導体基板は、前記表示領域に第１不純物拡散領域を備え、前記複数の第１コンタクト部は、前記第１不純物拡散領域に接続する、ことを特徴とすることが好ましい。

また、上述した発光装置において、前記複数の画素回路は、前記表示領域に行列状に形成されており、前記複数の第１コンタクト部は、２行の前記画素回路に対して１行の割合、または、２列の前記画素回路に対して１列の割合で、前記表示領域に行列状に形成されている、ことを特徴とすることが好ましい。

この態様によれば、第１コンタクト部を、２行の画素回路に対して１行の割合、または、２列の画素回路に対して１列の割合で配置するため、各行または各列に第１コンタクト部を配置する場合と比較して、第１コンタクト部の個数を半分程度にすることができる。これにより、発光装置の製造コストを低く抑えることが可能となるとともに、画素回路の小型化や狭ピッチ化を可能とすることができる。
また、この態様によれば、２つの画素回路毎に１つの第１コンタクト部が設けられるため、半導体基板の電位を、表示領域の全域にわたって、所定の電位または所定の電位と看做すことができる電位に設定することが可能となる。

なお、上述した発光装置において、前記複数の画素回路は、前記表示領域に行列状に形成されており、前記第１不純物拡散領域は、２列の画素回路に対して１列の割合で、列方向に連続して形成されている、ことを特徴とするものであってもよい。
また、上述した発光装置において、前記複数の画素回路は、前記表示領域に行列状に形成されており、前記第１不純物拡散領域は、２行の画素回路に対して１行の割合で、行方向に連続して形成されている、ことを特徴とするものであってもよい。

また、上述した発光装置において、前記複数の画素回路は、前記表示領域に行列状に形成されており、前記複数の画素回路には、発光素子及び第２トランジスターを具備する第２画素回路と、発光素子及び第３トランジスターを具備し前記第２画素回路に行方向または列方向において隣り合う第３画素回路と、からなる２つの画素回路の組が複数含まれ、前記第２画素回路が具備する第２トランジスターのソース電極と、当該第２画素回路と同じ組の第３画素回路が具備する第３トランジスターのソース電極とは、１つの前記第１コンタクト部に接続されている、ことを特徴とすることが好ましい。

この態様によれば、第２トランジスターのソース電極及び第３トランジスターのソース電極が、第１コンタクト部に共通に接続されため、第２トランジスターのソースの電位及び第３トランジスターのソースの電位を、前記所定の電位に正確に設定することが可能となる。このため、第２画素回路が備える発光素子及び第３画素回路が備える発光素子を、階調レベルに応じた正確な輝度で発光させることが可能となる。
また、この態様によれば、２つの画素回路毎に１つの第１コンタクト部が設けられるため、半導体基板の電位を、表示領域の全域にわたって、所定の電位または所定の電位と看做すことができる電位に設定することが可能となる。

また、上述した発光装置は、導電性材料により形成され、前記所定の電位が供給される第２配線と、導電性材料により形成され、前記半導体基板及び前記第２配線を接続する複数の第２コンタクト部と、を備え、前記複数の第２コンタクト部及び前記第２配線は、前記表示領域を囲む周辺領域の一部または全部である配置領域に設けられる、ことを特徴とすることが好ましい。

この態様によれば、表示領域を囲む周辺領域の一部または全部である配置領域において、電気抵抗の低い導電性材料により形成される第２配線が設けられ、当該第２配線と半導体基板とが、電気抵抗の低い導電性材料により形成される複数の第２コンタクト部により接続される。
そのため、少なくとも配置領域と、表示領域のうち配置領域の近傍に位置する領域において、半導体基板の電位を、所定の電位またはこれに近い電位に設定することが可能となる。これにより、第２配線または第２コンタクト部が設けられない場合と比較して、半導体基板の電位を均一化することが可能となる。

なお、上述した発光装置において、前記表示領域は、前記半導体基板に垂直な方向から見たときに、４角形の形状を有し、前記配置領域は、前記周辺領域の中で、前記４角形の４辺のうちの１辺、２辺、３辺、または、４辺に沿うように設けられる領域である、ことを特徴とするものであってもよい。

また、上述した発光装置において、前記第２配線は、複数の導電性配線層を備える、ことを特徴とすることが好ましい。
この態様によれば、第２配線が複数の導電性配線層を含むため、単一の導電性配線層により構成される場合と比較して、第２配線の有する電気抵抗を低く抑えることができる。

また、上述した発光装置において、前記半導体基板は、前記配置領域に第２不純物拡散領域を備え、前記複数の第２コンタクト部は、前記第２不純物拡散領域に接続する、ことを特徴とすることが好ましい。

なお、本発明は、発光装置のほか、当該発光装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置が挙げられる。

第１実施形態に係る発光装置の構成を示す斜視図である。 同発光装置の構成を示すブロック図である。 同発光装置における走査線駆動回路の動作を示すタイミングチャートである。 同発光装置における画素回路を示す図である。 同発光装置における表示領域及び周辺領域を説明するための説明図である。 同発光装置における画素回路の構成を示す平面図である。 同発光装置における画素回路の構成を示す部分断面図である。 同発光装置における周辺領域の構成を示す平面図である。 同発光装置における周辺領域の構成を示す部分断面図である。 第２実施形態に係る発光装置における表示領域及び周辺領域の説明図である。 同発光装置における画素回路の構成を示す平面図である。 同発光装置における画素回路の構成を示す部分断面図である。 第２実施形態に係る発光装置における表示領域及び周辺領域の説明図である。 第３実施形態に係る発光装置における表示領域及び周辺領域の説明図である。 同発光装置における画素回路の構成を示す平面図である。 第４実施形態に係る発光装置における表示領域及び周辺領域の説明図である。 第５実施形態に係る発光装置における画素回路の構成を示す平面図である。 変形例１に係る発光装置における表示領域及び周辺領域の説明図である。 変形例２に係る発光装置における表示領域及び周辺領域の説明図である。 変形例４に係る発光装置における画素回路を示す図である。 変形例５に係る発光装置における画素回路を示す図である。 同発光装置における画素回路の構成を示す平面図である。 電子機器（ＨＭＤ）の斜視図である。 ＨＭＤの光学構成を示す図である。 電子機器（パーソナルコンピュータ）の斜視図である。 電子機器（携帯電話機）の斜視図である。

以下、本発明を実施するための形態について図面を参照して説明する。

＜Ａ．第１実施形態＞
図１は、本発明の実施形態に係る発光装置１の構成を示す斜視図である。
図１に示すように、発光装置１は、表示パネル２と、表示パネル２の動作を制御する制御回路５とを備える。
表示パネル２は、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。本実施形態において、表示パネル２が備える複数の画素回路及び駆動回路は、シリコン基板に形成され、画素回路には、発光素子の一例であるＯＬＥＤが用いられる。また、表示パネル２は、例えば、表示部で開口する枠状のケース６に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７の一端が接続される。
ＦＰＣ基板７には、半導体チップの制御回路５が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の端子８が設けられて、図示省略された上位回路に接続される。

図２は、実施形態に係る発光装置１の構成を示すブロック図である。上述のとおり、発光装置１は、表示パネル２と、制御回路５とを備える。
制御回路５には、図示省略された上位回路よりデジタルの画像データＶＩＤＥＯが同期信号に同期して供給される。ここで、画像データＶＩＤＥＯとは、表示パネル２で表示すべき画像の画素の階調レベルを例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。
制御回路５は、同期信号に基づいて各種制御信号を生成し、これを表示パネル２に対して供給するとともに、画像データＶＩＤＥＯに基づいてアナログの画像信号Ｖｉｄを生成し、これを表示パネル２に対して供給する。具体的には、制御回路５には、画像信号Ｖｉｄの示す電位、及び、表示パネル２が備える発光素子（後述するＯＬＥＤ１３０）の輝度を対応付けて記憶したルックアップテーブルが設けられる。そして、制御回路５は、当該ルックアップテーブルを参照することで、画像データＶＩＤＥＯに規定される発光素子の輝度に対応した電位を示す画像信号Ｖｉｄを生成し、これを表示パネル２に対して供給する。

図２に示すように、表示パネル２は、表示領域１０において、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示領域１０において、Ｍ行の走査線１２が図において横方向（Ｘ方向）に延在して設けられ、また、Ｎ列のデータ線１４が図において縦方向（Ｙ方向）に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、Ｍ行の走査線１２とＮ列のデータ線１４との交差部に対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦Ｍ行×横Ｎ列でマトリクス状に配列されている。
ここで、Ｍ、Ｎは、いずれも自然数である。走査線１２及び画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に第１行、第２行、第３行、…、第Ｍ行と呼ぶ場合がある。同様にデータ線１４及び画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に第１列、第２列、第３列、…、第Ｎ列と呼ぶ場合がある。

なお、図２では図示省略するが、表示領域１０において、Ｍ行の給電線１６が、横方向（Ｘ方向）に延在し、かつ、各データ線１４と互いに電気的な絶縁を保って設けられている。給電線１６の行を区別するために、図において左から順に第１行、第２行、第３行、…、第Ｍ行の給電線１６と呼ぶ場合がある。Ｍ行の給電線１６の各々は、Ｍ行の走査線１２の各々に対応して設けられる。
また、図２では図示省略するが、表示領域１０を取り囲む周辺領域４０には、給電線４１が設けられている。これら周辺領域４０及び給電線４１については後述する。

図２に示すように、表示パネル２は、画素回路１１０を駆動する駆動回路３０を備える。駆動回路３０は、走査線駆動回路３１と、データ線駆動回路３２とを備える。
走査線駆動回路３１は、第１行〜第Ｍ行の走査線１２を行単位で順次に走査（選択）する手段である。具体的には、図３に示すように、走査線駆動回路３１は、１フレームの期間Ｆにおいて、第１行〜第Ｍ行の走査線１２のそれぞれに対して出力する走査信号Ｇ［１］〜［Ｍ］を、水平走査期間Ｈ毎に順番に所定の選択電位に設定することで、走査線１２を行単位で順次に選択する。なお、１フレームの期間Ｆとは、発光装置１が１カット（コマ）分の画像を表示するのに要する期間である。

データ線駆動回路３２は、制御回路５より供給される画像信号Ｖｉｄ及び制御信号に基づいて、各画素回路１１０に対応する画素が表示すべき階調を規定するデータ電圧ＶＤ［１］〜ＶＤ［Ｎ］を生成するとともに、水平走査期間Ｈ毎に、Ｎ列のデータ線１４に対して出力する。
なお、本実施形態では、制御回路５が出力する画像信号Ｖｉｄはアナログの信号であるが、制御回路５はデジタルの画像信号を出力するものであってもよい。この場合、データ線駆動回路３２において、デジタルの画像信号をＤ／Ａ変換することで、データ電圧ＶＤ［１］〜ＶＤ［Ｎ］を生成すればよい。

図４に、画素回路１１０の等価回路図の一例を示す。なお、各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、第ｍ行第ｎ列の画素回路１１０を例にとって説明する。ここで、ｍは、１以上Ｍ以下の整数であり、ｎは、１以上Ｎ以下の整数である。
図４に示されるように、画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２１及び１２２と、ＯＬＥＤ１３０と、保持容量１３２とを含む。この画素回路１１０には、第ｍ行の走査線１２を介して、走査線駆動回路３１から走査信号Ｇ［ｍ］が供給される。

トランジスター１２２は、ゲートが第ｍ行の走査線１２に電気的に接続され、ソースまたはドレインの一方が第ｎ列のデータ線１４に電気的に接続されている。また、トランジスター１２２は、ソースまたはドレインの他方が、トランジスター１２１のゲートと、保持容量１３２が有する２つの電極のうち一方の電極と、にそれぞれ電気的に接続されている。すなわち、トランジスター１２２は、トランジスター１２１のゲートとデータ線１４との間に電気的に接続され、トランジスター１２１のゲートとデータ線１４との間の電気的な接続を制御する。

トランジスター１２１は、ソースが第ｍ行の給電線１６に電気的に接続されている。給電線１６には、画素回路１１０において電源の高位側となる電位Ｖｅｌ（「所定の電位」の一例）が給電されている。
また、トランジスター１２１は、ドレインがＯＬＥＤ１３０のアノード１３０ａに電気的に接続されている。このトランジスター１２１は、トランジスター１２１のゲート及びソース間の電圧に応じた電流を供給する駆動トランジスターとして機能する。

なお、以下において、トランジスター１２１のゲートに電気的に接続される配線（具体的には、トランジスター１２１のゲートと、トランジスター１２２のソースまたはドレインの他方と、保持容量１３２の一方の電極と、を電気的に接続する配線）を、トランジスター１２１のゲート電極と称する場合がある。
また、トランジスター１２１のソースに電気的に接続される配線（具体的には、トランジスター１２１のソースと給電線１６とを電気的に接続する配線）を、トランジスター１２１のソース電極と称する場合がある。
また、トランジスター１２１のドレインに電気的に接続される配線（具体的には、トランジスター１２１のドレインとＯＬＥＤ１３０のアノード１３０ａとを電気的に接続する配線）を、トランジスター１２１のドレイン電極と称する場合がある。

本実施形態において表示パネル２はシリコン基板に形成される。ここで、トランジスター１２１及びトランジスター１２２のチャネルはシリコン基板に設けられている。また、当該シリコン基板には、電位Ｖｅｌが給電されている。すなわち、トランジスター１２１及びトランジスター１２２の基板電位は電位Ｖｅｌである。

なお、上記におけるトランジスター１２１及びトランジスター１２２のソース及びドレインは、トランジスター１２１及びトランジスター１２２のチャネル型、または、これらのトランジスターのソース及びドレインに印加される電位の関係に応じて入れ替わってもよい。また、トランジスターは薄膜トランジスターであっても電界効果トランジスターであってもよい。

保持容量１３２は、保持容量１３２が有する２つの電極のうち一方の電極がトランジスター１２１のゲートに電気的に接続され、他方の電極が給電線１６に電気的に接続される。このため、保持容量１３２は、トランジスター１２１のゲート・ソース間の電圧を保持する保持容量として機能する。
なお、保持容量１３２としては、トランジスター１２１のゲート電極に寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。

ＯＬＥＤ１３０のアノード１３０ａは、複数の画素回路１１０のそれぞれに個別に設けられる画素電極である。一方、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通に設けられる共通電極であり、画素回路１１０において電源の低位側となる電位Ｖｃｔに保たれている。本実施形態では、給電線１１８が共通電極に相当する。
ＯＬＥＤ１３０は、上記シリコン基板において、アノード１３０ａと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲ（赤）、Ｇ（緑）、Ｂ（青）のいずれかに対応したカラーフィルターが重ねられる。
このようなＯＬＥＤ１３０において、アノード１３０ａからカソードに電流が流れると、アノード１３０ａから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード１３０ａ）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。

次に、表示領域１０に設けられている画素回路１１０の構造、及び、周辺領域４０に設けられている給電線４１の構造、並びに、画素回路１１０と給電線４１とが配置される位置について、図５乃至図９を参照しつつ説明する。

図５は、表示領域１０及び周辺領域４０の平面図であり、表示領域１０に設けられている画素回路１１０及び給電線１６と、周辺領域４０に設けられている給電線４１との、配置位置の関係を模式的に示した図である。上述したように、表示領域１０は、Ｍ行Ｎ列に配列された複数の画素回路１１０が設けられる領域であり、周辺領域４０は、表示領域１０の周囲を取り囲む領域である。

図５に示すように、表示領域１０には、縦Ｍ行×横Ｎ列の画素回路１１０がマトリクス状に配列されるとともに、Ｍ行の給電線１６が設けられている。
また、表示領域１０には、Ｍ行の給電線１６と１対１に対応するように、Ｍ行のＮ型不純物拡散領域Ｄ１が図において横方向（Ｘ方向）に延在するように設けられている。
また、表示領域１０には、Ｍ行Ｎ列の画素回路１１０と１対１に対応するように、縦Ｍ個×横Ｎ個のコンタクト部Ｃ１が設けられている。各コンタクト部Ｃ１は、アルミニウム等の金属またはその他の導電性材料で形成されており、給電線１６とＮ型不純物拡散領域Ｄ１とを接続する。より具体的には、第ｍ行に配置されているＮ個のコンタクト部Ｃ１の各々は、第ｍ行に配置されている給電線１６と、第ｍ行に配置されているＮ型不純物拡散領域Ｄ１とを接続する。
すなわち、Ｎ型不純物拡散領域Ｄ１は、表示領域１０に設けられる「第１不純物拡散領域」に相当し、給電線１６は所定の電位が供給される「第１配線」に相当し、コンタクト部Ｃ１は、第１配線及び第１不純物拡散領域を接続する「第１コンタクト部」に相当する。

また、図５に示すように、周辺領域４０には、表示領域１０を取り囲むように、給電線４１及びＮ型不純物拡散領域Ｄ２が設けられている。Ｎ型不純物拡散領域Ｄ２は、Ｍ行のＮ型不純物拡散領域Ｄ１のそれぞれと接続するように設けられている。また、給電線４１は、Ｍ行の給電線１６のそれぞれと接続するように設けられている。この給電線４１には、電位Ｖｅｌが給電されている。
また、周辺領域４０には、複数のコンタクト部Ｃ２が設けられている。各コンタクト部Ｃ２は、アルミニウム等の金属またはその他の導電性材料で形成されており、給電線４１とＮ型不純物拡散領域Ｄ２とを接続する。
すなわち、Ｎ型不純物拡散領域Ｄ２は、周辺領域４０に設けられる「第２不純物拡散領域」に相当し、給電線４１は所定の電位が供給される「第２配線」に相当し、コンタクト部Ｃ２は、第２配線及び第２不純物拡散領域を接続する「第２コンタクト部」に相当する。

画素回路１１０の構造について、図６及び図７を参照しつつ説明する。
図６は、例えば、図５の部分Ａｒｅａ１に示すような、Ｙ方向に互いに隣り合う２個の画素回路１１０の構成を示す平面図である。なお、図６では、トップエミッション構造の画素回路１１０を表面側から平面視した場合の配線構造を示しているが、簡略化のために、後述する第３導電配線層よりも表面側に形成される構造体を省略している。
また、図７は、図６におけるＥ−ｅ線で破断した部分断面図である。図７では、簡略化のために、ＯＬＥＤ１３０のアノード１３０ａよりも表面側に形成される構造体を省略している。
ここで、「表面側」とは、図７において、半導体基板１５０から見てアノード１３０ａが設けられる方向を示し、「裏面側」とは、アノード１３０ａから見て半導体基板１５０が設けられる方向を示す。
また、図６に示す平面図及び図７に示す断面図ついては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある（以下、本明細書において説明する平面図及び断面図についても同様）。

図７に示すように、画素回路１１０を構成する各要素は、半導体基板１５０上に形成されている。本実施形態では、半導体基板１５０としてＰ型半導体基板を用いる。
半導体基板１５０は、Ｐ型半導体層１５１と、Ｐ型半導体層１５１にＮ型の不純物を注入することで形成されたＮウェル１５２とを備える。具体的には、Ｐ型半導体層１５１に対して表面側からイオンを打ち込むことで、半導体基板１５０の表面側のほぼ全面を覆うようにＮウェル１５２が形成されている。

また、半導体基板１５０は、表示領域１０において、Ｎウェル１５２にＮ型の不純物を注入して形成されたＮ型不純物拡散領域と、Ｎウェル１５２にＰ型の不純物を注入して形成されたＰ型不純物拡散領域を備える。具体的には、Ｎウェル１５２の表面側には、表示領域１０において、各行にＮ型不純物拡散領域Ｄ１が設けられ、各画素回路１１０に４つのＰ型不純物拡散領域Ｐ１〜Ｐ４が設けられている。

また、半導体基板１５０（Ｎウェル１５２）の表面には、非導電性材料で形成されたゲート絶縁層Ｌ０が設けられ、ゲート絶縁層Ｌ０の表面には、アルミニウム等の金属またはその他の導電性材料で形成されたゲートノードＧ１及びＧ２が設けられている。

図６及び図７に示すように、トランジスター１２１は、ゲートノードＧ１、Ｐ型不純物拡散領域Ｐ１、及び、Ｐ型不純物拡散領域Ｐ２を有する。Ｐ型不純物拡散領域Ｐ１は、トランジスター１２１のソースに相当し、Ｐ型不純物拡散領域Ｐ２は、トランジスター１２１のドレインに相当し、ゲートノードＧ１は、トランジスター１２１のゲートに相当する。
また、トランジスター１２２は、ゲートノードＧ２、Ｐ型不純物拡散領域Ｐ３、及びＰ型不純物拡散領域Ｐ４を有する。Ｐ型不純物拡散領域Ｐ３は、トランジスター１２２のソースまたはドレインの一方に相当し、Ｐ型不純物拡散領域Ｐ４は、トランジスター１２２のソースまたはドレインの他方に相当し、ゲートノードＧ２は、トランジスター１２２のゲートに相当する。

図７に示すように、半導体基板１５０及びゲートノードＧ１並びにＧ２を覆うように、第１層間絶縁層Ｌ１が設けられている。
第１層間絶縁層Ｌ１の表面側には、アルミニウム等の金属またはその他の導電性材料からなる導電配線層がパターニングされている。具体的には、第１層間絶縁層Ｌ１の表面側には、導電配線層として、画素回路１１０毎に中継ノードＮ１１〜Ｎ１６が設けられている。以下、第１層間絶縁層Ｌ１の表面側に設けられる導電配線層を、「第１導電配線層」と称する場合がある。

また、図７に示すように、各画素回路１１０には、第１層間絶縁層Ｌ１を貫通する層間接続部Ｈ１１〜Ｈ１７が設けられている。
層間接続部とは、層間絶縁層を開孔するコンタクトホールに設けられ、当該層間絶縁層の表面側の導電配線層と裏面側の導電配線層とを電気的に接続する接続配線（コンタクトプラグ）である。この層間接続部は、アルミニウム等の金属またはその他の導電性材料から形成される。層間接続部は、図６において、異種の配線層同士が重なる部分で「□」印に「×」印を付した部分として示している。
なお、本実施形態において、層間絶縁層の表面側の導電配線層と、当該層間絶縁層の裏面側の導電配線層とは、コンタクトプラグよりなる層間接続部を介して電気的に接続されているが、表面側の導電配線層の一部をコンタクトホールに埋設し、表面側の導電配線層と裏面側の導電配線層とを直接に接続することで、両者を電気的に接続してもよい。

図７（及び図６）に示すように、中継ノードＮ１１は、層間接続部Ｈ１１を介してＰ型不純物拡散領域Ｐ１に電気的に接続されるとともに、層間接続部Ｈ１４を介してＮ型不純物拡散領域Ｄ１に電気的に接続されている。中継ノードＮ１３は、層間接続部Ｈ１５を介してＰ型不純物拡散領域Ｐ２に電気的に接続されている。
また、中継ノードＮ１４は、層間接続部Ｈ１２を介してゲートノードＧ１に電気的に接続されるとともに、層間接続部Ｈ１３を介してＰ型不純物拡散領域Ｐ４に電気的に接続されている。すなわち、中継ノードＮ１４、層間接続部Ｈ１２、及び、層間接続部Ｈ１３は、トランジスター１２１のゲート電極に相当する。
中継ノードＮ１５は、層間接続部Ｈ１６を介してゲートノードＧ２に電気的に接続されている。中継ノードＮ１６は、層間接続部Ｈ１７を介してＰ型不純物拡散領域Ｐ３に電気的に接続されている。
また、図６に示すように、中継ノードＮ１２とゲートノードＧ１とが第１層間絶縁層Ｌ１を挟持することにより、保持容量１３２が形成されている。すなわち、ゲートノードＧ１は、保持容量１３２の一方の電極に相当し、中継ノードＮ１２は、保持容量１３２の他方の電極に相当する。

図７に示すように、第１導電配線層及び第１層間絶縁層Ｌ１を覆うように、第２層間絶縁層Ｌ２が設けられている。
第２層間絶縁層Ｌ２の表面側の表面側には、アルミニウム等の金属またはその他の導電性材料からなる導電配線層がパターニングされている。具体的には、第２層間絶縁層Ｌ２の表面側には、導電配線層として、行毎に走査線１２及び給電線１６が設けられるとともに、画素回路１１０毎に中継ノードＮ２１〜Ｎ２３が設けられている。以下、第２層間絶縁層Ｌ２の表面側に設けられる導電配線層を、「第２導電配線層」と称する場合がある。

図６及び図７に示すように、各画素回路１１０には、第２層間絶縁層Ｌ２を貫通する層間接続部Ｈ２１〜Ｈ２５が設けられている。
中継ノードＮ２１は、給電線１６と接続されるとともに、層間接続部Ｈ２１を介して中継ノードＮ１１に電気的に接続されている。これにより、給電線１６は、中継ノードＮ２１、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１１を介して、Ｐ型不純物拡散領域Ｐ１と電気的に接続されるとともに、中継ノードＮ２１、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１４を介して、Ｎ型不純物拡散領域Ｄ１と電気的に接続されている。その結果、Ｎ型不純物拡散領域Ｄ１及びＰ型不純物拡散領域Ｐ１には、給電線１６より電位Ｖｅｌが給電されることになる。

中継ノードＮ２１、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１１は、トランジスター１２１のソース電極に相当する。また、中継ノードＮ２１、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１４は、コンタクト部Ｃ１に相当する。
すなわち、本実施形態において、コンタクト部Ｃ１は、トランジスター１２１のソース電極と接続する。より具体的には、コンタクト部Ｃ１は、トランジスター１２１のソース電極の一部を含む。

なお、本実施形態では、表面側から見たときに、給電線１６及びＮ型不純物拡散領域Ｄ１とは互いに重ならない位置に配置されているが、給電線１６及びＮ型不純物拡散領域Ｄ１は互いに重なる位置に配置されるものであってもよい。この場合、画素回路１１０は、中継ノードＮ２１を備えず、給電線１６が、層間接続部Ｈ２１を介して中継ノードＮ１１と電気的に接続されるものであってもよい。

図６及び図７に示すように、中継ノードＮ２２は、層間接続部Ｈ２３を介して中継ノードＮ１３に電気的に接続されている。中継ノードＮ２３は、層間接続部Ｈ２５を介して中継ノードＮ１６に電気的に接続されている。
また、走査線１２は、層間接続部Ｈ２４を介して中継ノードＮ１５に電気的に接続されている。このため、走査線１２は、ゲートノードＧ２と電気的に接続される。また、給電線１６は、層間接続部Ｈ２２を介して中継ノードＮ１２に電気的に接続されている。このため、中継ノードＮ１２には、電位Ｖｅｌが給電される。

図７に示すように、第２導電配線層及び第２層間絶縁層Ｌ２を覆うように、第３層間絶縁層Ｌ３が設けられている。
第３層間絶縁層Ｌ３の表面側の表面側には、アルミニウム等の金属またはその他の導電性材料からなる導電配線層がパターニングされている。具体的には、第３層間絶縁層Ｌ３の表面側には、導電配線層として、列毎にデータ線１４が設けられるとともに、画素回路１１０毎に中継ノードＮ３１が設けられている。以下、第３層間絶縁層Ｌ３の表面側に設けられる導電配線層を、「第３導電配線層」と称する場合がある。

図７（及び図６）に示すように、各画素回路１１０には、第３層間絶縁層Ｌ３を貫通する層間接続部Ｈ３１及びＨ３２が設けられている。
中継ノードＮ３１は、層間接続部Ｈ３１を介して中継ノードＮ２２に電気的に接続される。また、データ線１４は、層間接続部Ｈ３２を介して中継ノードＮ２３に電気的に接続される。このため、データ線１４は、Ｐ型不純物拡散領域Ｐ３と電気的に接続される。

図７に示すように、第３導電配線層及び第３層間絶縁層Ｌ３を覆うように、第４層間絶縁層Ｌ４が設けられている。第４層間絶縁層Ｌ４の表面側には、アルミニウムやＩＴＯ（Indium Tin Oxide）などの導電性材料からなる導電性配線層をパターニングすることによって、ＯＬＥＤ１３０のアノード１３０ａが形成されている。ＯＬＥＤ１３０のアノード１３０ａは、画素回路１１０毎に個別の画素電極であり、第４層間絶縁層Ｌ４を貫通する層間接続部Ｈ４１を介して中継ノードＮ３１に接続される。このため、ＯＬＥＤ１３０のアノード１３０ａは、Ｐ型不純物拡散領域Ｐ２に電気的に接続される。すなわち、アノード１３０ａと、Ｐ型不純物拡散領域Ｐ２とを電気的に接続する、層間接続部Ｈ４１、中継ノードＮ３１、層間接続部Ｈ３１、中継ノードＮ２２、層間接続部Ｈ２３、中継ノードＮ１３、及び、層間接続部Ｈ１５は、トランジスター１２１のドレイン電極に相当する。

また、図示は省略するが、ＯＬＥＤ１３０のアノード１３０ａの表面側には、画素回路１１０毎に区分けされて、有機ＥＬ材料からなる発光層が積層される。そして、発光層の上には、複数の画素回路１１０の全てにわたって共通の透明電極であるカソード（つまり、共通電極である給電線１１８）が設けられる。すなわち、ＯＬＥＤ１３０は、互いに対向するアノードとカソードとで発光層を挟持し、アノードからカソードに向かって流れる電流に応じた輝度にて発光する。ＯＬＥＤ１３０が発する光のうち、半導体基板１５０とは反対方向である表面側に向かう光が、観察者に映像として視認される（トップエミッション構造）。
なお、図示は省略するが、このほかにも、カソードの表面側には、発光層を大気から遮断するための封止材などが設けられる。

次に、周辺領域４０に設けられる給電線４１、コンタクト部Ｃ２、及び、Ｎ型不純物拡散領域Ｄ２について、図８及び図９を参照しつつ説明する。
図８は、例えば、図５の部分Ａｒｅａ２に示すような、表示領域１０の端部に配置されたＹ方向に互いに隣り合う２個の画素回路１１０の一部と、周辺領域４０に設けられた給電線４１と、の構成を示す平面図である。
なお、図９は、図８におけるＦ−ｆ線で破断した部分断面図である。図９では、図７と同様に、ＯＬＥＤ１３０のアノード１３０ａ以降に形成される構造体を省略している。

図８及び図９に示すように、半導体基板１５０には、周辺領域４０において、Ｎウェル１５２にＮ型の不純物を注入することでＮ型不純物拡散領域Ｄ２が形成されている。上述のとおり、このＮ型不純物拡散領域Ｄ２は、Ｎ型不純物拡散領域Ｄ１と接続する。
また、半導体基板１５０の表面側には、周辺領域４０においても、第１層間絶縁層Ｌ１が設けられており、第１層間絶縁層Ｌ１の表面側には、第１導電配線層として給電線４１１が設けられている。この給電線４１１は、給電線１６と接続する。また、給電線４１１には、電位Ｖｅｌが給電されている。なお、給電線４１１は、平面視して、表示領域１０を取り囲むように配置されている。
給電線４１１は、複数の突出部４１１ａを有し、当該突出部４１１ａは、第１層間絶縁層Ｌ１を貫通する層間接続部Ｈａ１を介して、Ｎ型不純物拡散領域Ｄ２と電気的に接続されている。突出部４１１ａ及び層間接続部Ｈａ１は、図５または図８に示すように、各行または各列に複数個ずつ周期的に配置されている。

図８及び図９に示すように、周辺領域４０において、第２層間絶縁層Ｌ２の表面側には、第２導電配線層として給電線４１２が設けられている。この給電線４１２も、給電線４１１と同様に、電位Ｖｅｌが給電されており、平面視して、表示領域１０を取り囲むように配置されている。
給電線４１２は、複数の突出部４１２ａを有し、当該突出部４１２ａは、第２層間絶縁層Ｌ２を貫通する層間接続部Ｈａ２を介して、給電線４１１と電気的に接続されている。突出部４１２ａ及び層間接続部Ｈａ２は、各行または各列に複数個ずつ周期的に配置されている。

以上で説明した、給電線４１１、給電線４１２、及び、複数の層間接続部Ｈａ２は、給電線４１に相当する。すなわち、給電線４１は、複数の導電配線層を備える。また、層間接続部Ｈａ１は、コンタクト部Ｃ２に相当する。
このように、Ｎ型不純物拡散領域Ｄ２には、コンタクト部Ｃ２を介して給電線４１（具体的には、給電線４１１、及び、給電線４１２）から電位Ｖｅｌが給電される。

なお、本実施形態では、図８及び図９に示すように、表面側から見たときに、給電線４１１、給電線４１２、及び、Ｎ型不純物拡散領域Ｄ２は互いに重ならない位置に配置されているが、互いに重なる位置に配置されるものであってもよい。この場合、給電線４１１は突出部４１１ａを有さず、給電線４１２は突出部４１２ａを有さないものであってもよい。この場合において、給電線４１２は、層間接続部Ｈａ２を介して給電線４１１と電気的に接続され、給電線４１１は、層間接続部Ｈａ１を介してＮ型不純物拡散領域Ｄ２と電気的に接続されていればよい。

以上で説明したように、本実施形態では、表示領域１０において、Ｍ行の給電線１６が設けられるとともに、表示領域１０において、複数の画素回路１１０と１対１に対応して複数のコンタクト部Ｃ１が設けられる。また、Ｎ型不純物拡散領域Ｄ１には、当該複数のコンタクト部Ｃ１を介して、給電線１６から電位Ｖｅｌが給電される。

Ｎ型不純物拡散領域Ｄ１は、導電性材料から形成される給電線１６に比べて電気抵抗が高い。よって、Ｎ型不純物拡散領域Ｄ１の電位は、電位Ｖｅｌが給電される給電箇所の近傍では、電位Ｖｅｌまたは電位Ｖｅｌとほぼ同一の電位となるが、給電箇所から離れた場所においては、電位Ｖｅｌとは異なる電位となる。具体的には、Ｎ型不純物拡散領域Ｄ１の電位と電位Ｖｅｌとの電位差は、電位Ｖｅｌが給電される給電箇所との距離が遠くなるに従い、大きくなる。
そのため、仮に、表示領域１０においてコンタクト部Ｃ１が設けられず、コンタクト部Ｃ２のみを介してＮウェル１５２に電位Ｖｅｌが給電される場合、Ｎ型不純物拡散領域Ｄ１の電位は、表示領域１０の中心部において、電位Ｖｅｌとは大きく異なる電位となる。また、仮に、表示領域１０において複数のコンタクト部Ｃ１が設けられず、例えば１個のコンタクト部Ｃ１のみが設けられる場合、Ｎ型不純物拡散領域Ｄ１の電位は、当該１個のコンタクト部Ｃ１との接続箇所から離れた場所において、電位Ｖｅｌとは大きく乖離した電位となる。すなわち、これらの場合、Ｎウェル１５２の電位は、表示領域１０内の位置によって異なる不均一なものとなる。

これに対して、本実施形態では、表示領域１０において、複数の画素回路１１０と１対１に対応して複数のコンタクト部Ｃ１が設けられるため、表示領域１０の全体にわたりＮウェル１５２の電位を電位Ｖｅｌまたは、電位Ｖｅｌに近い電位に設定することが可能となり、基板電位を表示領域１０全体として均一化することができる。

ところで、トランジスター１２１は、ゲート・ソース間の電位差に応じた大きさの電流をＯＬＥＤ１３０に対して供給する。よって、トランジスター１２１のソース（つまり、Ｐ型不純物拡散領域Ｐ１）の近傍において、Ｎウェル１５２の電位が電位Ｖｅｌとは異なる電位となる場合、トランジスター１２１のソースの電位も、本来設定されるべき電位である電位Ｖｅｌとは異なる電位となることがある。この場合、トランジスター１２１は、ＯＬＥＤ１３０に対して、画像データＶＩＤＥＯが規定する階調に対応する大きさの電流とは異なる大きさの電流を供給することになるため、ＯＬＥＤ１３０は、画像データＶＩＤＥＯが規定する階調に応じた輝度とは異なる輝度にて発光する。
また、Ｎウェル１５２の電位が、表示領域１０内の位置によって異なる不均一である場合、表示領域１０における画素回路１１０の配置位置によっては、当該画素回路１１０が備えるＯＬＥＤ１３０は、階調レベルに応じた輝度とは異なる輝度で発光することになるため、これが表示ムラとして視認されることになる。

これに対して、本実施形態では、コンタクト部Ｃ１は、トランジスター１２１のソース電極の一部を含むように設けられている。そのため、コンタクト部Ｃ１とＮ型不純物拡散領域Ｄ１との接続箇所は、図６及び図７に示すように、Ｐ型不純物拡散領域Ｐ１の近傍に位置することになる。よって、トランジスター１２１のソースの近傍のＮウェル１５２の電位は、電位Ｖｅｌまたは電位Ｖｅｌと同一と看做すことができる電位に設定されるため、Ｐ型不純物拡散領域Ｐ１の電位も、電位Ｖｅｌまたは電位Ｖｅｌと同一と看做すことができる電位に設定されることになる。このため、各トランジスター１２１が備えるＯＬＥＤ１３０は、画像データＶＩＤＥＯが規定する階調に応じた正確な輝度にて発光することが可能となる。

また、本実施形態では、表示領域１０と取り囲むようにＮ型不純物拡散領域Ｄ２が配置され、Ｎ型不純物拡散領域Ｄ２には、複数のコンタクト部Ｃ２を介して給電線４１から電位Ｖｅｌが給電されている。そのため、少なくとも表示領域１０の端部において、Ｎウェル１５２の電位を電位Ｖｅｌまたは電位Ｖｅｌに近い電位に設定することが可能となる。
従って、本実施形態では、表示領域１０の周囲に給電線４１、コンタクト部Ｃ２、及び、Ｎ型不純物拡散領域Ｄ２を備えない場合と比較して、Ｎウェル１５２の電位を電位Ｖｅｌに近い電位に均一化することが可能となる。
さらに、本実施形態では、給電線４１が、複数の導電配線層（給電線４１１、給電線４１２）を含んで構成されているため、単一の導電配線層から構成されている場合と比較して、給電線４１の配線抵抗を低減させることが可能となる。
なお、本実施形態では、給電線４１は、第１導電配線層及び第２導電配線層の２つの導電配線層を含んで構成されるが、３以上の導電配線層を含んで構成されるものであってもよい。

以下では、画素回路１１０が備えるトランジスターのうち、当該トランジスターの備えるソース電極がコンタクト部Ｃ１に接続するトランジスターを、「第１トランジスター」と称する場合がある。また、画素回路１１０のうち、第１トランジスターを備える画素回路１１０を、「第１画素回路」と称する場合がある。
本実施形態では、全ての画素回路１１０が、第１画素回路に相当し、各画素回路１１０に備えられているトランジスター１２１が第１トランジスターに相当する。

また、周辺領域４０のうち、表面側から見て、給電線４１、コンタクト部Ｃ２、及び、Ｎ型不純物拡散領域Ｄ２が配置されている領域を、「配置領域」と称する場合がある。
本実施形態において、給電線４１、コンタクト部Ｃ２、及び、Ｎ型不純物拡散領域Ｄ２は、表示領域１０の全体を囲むように、表示領域１０の４辺に沿って、周辺領域４０の全体に亘って配置されている。すなわち、本実施形態では、周辺領域４０の全部が配置領域となっている。

なお、表示領域１０を、表示領域１０に設けられる複数のコンタクト部Ｃ１と１対１に対応する、互いに面積の等しい複数の単位表示領域を含む領域である、と表現することもできる。
より具体的には、本実施形態において、１個の画素回路１１０が設けられる領域を単位表示領域として定義する場合、コンタクト部Ｃ１は、単位表示領域と１対１に対応するように設けられる。

＜Ｂ：第２実施形態＞
上述した第１実施形態では、コンタクト部Ｃ１は、画素回路１１０と１対１に対応するように設けられるものであった。これに対して、第２実施形態は、１つのコンタクト部Ｃ１が、複数の画素回路１１０に対して共通に設けられる点で、第１実施形態と相違する。
以下、図１０乃至図１２を参照しつつ、第２実施形態に係る発光装置について説明する。なお、以下に例示する各形態において作用や機能が第１実施形態と同等である要素については、以上の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する（以下で説明する実施形態及び変形例についても同様）。

図１０は、第２実施形態に係る発光装置の表示パネルにおける、表示領域１０及び周辺領域４０の平面図である。
図１０に示すように、第２実施形態に係る発光装置は、表示領域１０において、Ｎ型不純物拡散領域Ｄ１及び給電線１６が、２行の画素回路１１０に対して１行の割合で設けられている。また、第２実施形態に係る発光装置は、表示領域１０において、１行の給電線１６に対して、Ｎ個のコンタクト部Ｃ１が、各列に１つずつ配置されている。すなわち、第２実施形態に係る発光装置は、図において縦方向（Ｙ方向）において互いに隣り合う２個の画素回路１１０に対して、１個のコンタクト部Ｃ１が設けられている。
なお、周辺領域４０においては、第１実施形態に係る発光装置１と同様に、表示領域１０を囲むように、表示領域１０の４辺に沿って、給電線４１、Ｎ型不純物拡散領域Ｄ２、及び、複数のコンタクト部Ｃ２が配置されている。

図１１及び図１２を参照しつつ、第２実施形態に係る画素回路１１０の構造について説明する。
図１１は、例えば、図１０の部分Ａｒｅａ３に示すような、給電線１６を挟んでＹ方向に互いに隣り合う２個の画素回路１１０の構成を示す平面図である。図１１に示すように、給電線１６を挟んでＹ方向に互いに隣り合う２個の画素回路１１０は、給電線１６を中心線として線対称となるように配置されている。
図１２は、図１１におけるＥ−ｅ線で破断した部分断面図である。図１１及び図１２では、各層、各部材、各領域などを認識可能な大きさとするために、実際とは縮尺を異ならせている場合がある。

本実施形態では、説明の便宜上、給電線１６を挟んでＹ方向に隣り合う２個の画素回路１１０のうち、図１１において給電線１６の上側の画素回路１１０を画素回路１１０ｓ（「第２画素回路」の一例）と表記し、給電線１６の下側の画素回路１１０を画素回路１１０ｔ（「第３画素回路」の一例）と表記する場合がある。すなわち、第２実施形態において、表示領域１０に配置される複数の画素回路１１０は、給電線１６を挟んでＹ方向に互いに隣り合う画素回路１１０ｓ及び画素回路１１０ｔの２個の画素回路１１０の組が複数含まれている。
また、説明の便宜上、画素回路１１０を構成する各要素のうち、画素回路１１０ｓを構成する各要素を、添え字「ｓ」を付して表現する場合があり、画素回路１１０ｔを構成する各要素を、添え字「ｔ」を付して表現する場合がある。例えば、層間接続部Ｈ１１は、画素回路１１０ｓに設けられている場合、「層間接続部Ｈ１１ｓ」と表現する場合がある。

図１１及び図１２に示すように、画素回路１１０ｓが備えるトランジスター１２１ｓは、トランジスター１２１ｓのソースとして機能するＰ型不純物拡散領域Ｐ１ｓ、ドレインとして機能するＰ型不純物拡散領域Ｐ２ｓ、及び、ゲートとして機能するゲートノードＧ１ｓを備える。
また、画素回路１１０ｔが備えるトランジスター１２１ｔは、トランジスター１２１ｔのソースとして機能するＰ型不純物拡散領域Ｐ１ｔ、ドレインとして機能するＰ型不純物拡散領域Ｐ２ｔ、及び、ゲートとして機能するゲートノードＧ１ｔを備える。
給電線１６は、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１１ｓを介して、Ｐ型不純物拡散領域Ｐ１ｓと電気的に接続されるとともに、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１１ｔを介して、Ｐ型不純物拡散領域Ｐ１ｔと電気的に接続されている。また、給電線１６は、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１４を介して、Ｎ型不純物拡散領域Ｄ１と電気的に接続されている。
このため、Ｐ型不純物拡散領域Ｐ１ｓ、及び、Ｐ型不純物拡散領域Ｐ１ｔ、並びに、Ｎ型不純物拡散領域Ｄ１には、給電線１６より電位Ｖｅｌが給電される。

層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１１ｓは、トランジスター１２１ｓのソース電極に相当し、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１１ｔは、トランジスター１２１ｔのソース電極に相当する。また、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１４は、コンタクト部Ｃ１に相当する。
すなわち、第２実施形態において、コンタクト部Ｃ１は、トランジスター１２１ｓのソース電極、及び、トランジスター１２１ｔのソース電極に接続する。より具体的には、第２実施形態において、コンタクト部Ｃ１は、トランジスター１２１ｓのソース電極の一部を含むとともに、トランジスター１２１ｔのソース電極の一部を含む。

以上で説明したように、第２実施形態では、表示領域１０において、Ｎ型不純物拡散領域Ｄ１、給電線１６、及び、複数のコンタクト部Ｃ１が、２行の画素回路１１０に対して１行の割合で設けられるため、第１実施形態と比較して、Ｎ型不純物拡散領域Ｄ１、給電線１６、及び、コンタクト部Ｃ１の個数を半分にすることができる。このため、画素回路１１０の狭ピッチ化が可能となり、また、発光装置を小型化することが可能となる。
また、第２実施形態では、表示領域１０において、複数のコンタクト部Ｃ１が設けられるため、表示領域１０の全体にわたりＮウェル１５２の電位を電位Ｖｅｌまたは、電位Ｖｅｌに近い電位に設定することが可能となり、基板電位を表示領域１０全体として均一化することができる。

なお、第２実施形態においても、全ての画素回路１１０が、第１画素回路に相当する。すなわち、第２画素回路及び第３画素回路は、第１画素回路に該当する。また、各画素回路１１０に備えられているトランジスター１２１は、第１トランジスターに相当する。
また、第２実施形態における単位表示領域は、表面側から見て、給電線１６を挟んでＹ方向に互いに隣り合う２個の画素回路１１０が設けられている領域（例えば、図１０における部分Ａｒｅａ３）である。

なお、図１０乃至図１２では、２個の画素回路１１０に対して１個のコンタクト部Ｃ１が共通に設けられる場合を例示しているが、本発明はこのような態様に限定されるものではなく、３つ以上の画素回路１１０に対して１個のコンタクト部Ｃ１が共通に設けられるものであってもよい。

例えば、図１３に示すように、４個の画素回路１１０に対して１個のコンタクト部Ｃ１が共通に設けられるものであってもよい。この場合、当該１個のコンタクト部Ｃ１は、当該４個の画素回路１１０が備える４個のトランジスター１２１のソース電極と接続する。
なお、この例において、１つの単位表示領域は、表面側から見て、１個のコンタクト部Ｃ１に接続する４個の画素回路１１０が設けられている領域（例えば、図１３における部分Ａｒｅａ４）に相当する。

また、例えば、発光装置が表示可能な３つの表示色（ＲＧＢ）に対応する３個の画素回路１１０に対して、１個のコンタクト部Ｃ１が設けられているものであってもよい。この場合、１個のコンタクト部Ｃ１は、当該３個の画素回路１１０が備える３個のトランジスター１２１のソース電極と接続する。
なお、以下では、発光装置が表示可能な３つの表示色（ＲＧＢ）に対応する３個の画素回路１１０の組を、「表示ブロック」と称する場合がある。

＜Ｃ：第３実施形態＞
上述した第１実施形態及び第２実施形態は、コンタクト部Ｃ１が、トランジスター１２１のソース電極の一部を含むものであった。これに対して、第３実施形態は、コンタクト部Ｃ１が、トランジスター１２１のソース電極を含まずに形成されている点で、第１実施形態及び第２実施形態と相違する。
図１４は、第３実施形態に係る発光装置の表示パネルにおける、表示領域１０及び周辺領域４０の平面図である。図１４に示すように、第３実施形態に係る発光装置は、表示領域１０において、３個の画素回路１１０に対して、２個のコンタクト部Ｃ１が設けられている。つまり、コンタクト部Ｃ１は、１．５個の画素回路１１０に対して１つの割合で配置されている。すなわち、第３実施形態において、単位表示領域は、画素回路１１０が設けられる領域の１．５個分の領域に相当する。

図１５を参照しつつ、第３実施形態に係る画素回路１１０の構造について説明する。図１５は、Ｙ方向に互いに隣り合う２個の画素回路１１０の構成を示す平面図である。
図１５に示すように、給電線１６は、中継ノードＮ２１、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１１（図７参照）を介して、Ｐ型不純物拡散領域Ｐ１と電気的に接続されている。つまり、中継ノードＮ２１、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１１は、トランジスター１２１ｓのソース電極に相当する。
また、給電線１６は、中継ノードＮ２４、層間接続部Ｈ２６、中継ノードＮ１７、並びに、第１層間絶縁層Ｌ１を貫通して中継ノードＮ１７及びＮ型不純物拡散領域Ｄ１を接続する層間接続部（図１５においては図示省略）を介して、Ｎ型不純物拡散領域Ｄ１と電気的に接続されている。つまり、中継ノードＮ２４、層間接続部Ｈ２６、中継ノードＮ１７、並びに、中継ノードＮ１７及びＮ型不純物拡散領域Ｄ１を接続する層間接続部は、コンタクト部Ｃ１に相当する。
このように、第３実施形態において、コンタクト部Ｃ１は、トランジスター１２１のソース電極を含まずに形成されている。つまり、第３実施形態に係る発光装置は、第１画素回路を備えず、また、第１トランジスターも備えない。

以上で説明した第３実施形態においても、表示領域１０に複数のコンタクト部Ｃ１が設けられるため、表示領域１０の全体にわたりＮウェル１５２の電位を電位Ｖｅｌまたは、電位Ｖｅｌに近い電位に設定することが可能となり、基板電位を表示領域１０全体として均一化することができる。

なお、図１４では、１．５個の画素回路１１０に対して１個のコンタクト部Ｃ１が設けられる場合を例示しているが、本発明はこのような態様に限定されるものではなく、例えば、発光装置が表示可能な３つの表示色（ＲＧＢ）に対応する３個の画素回路１１０からなる表示ブロックに対して、１個のコンタクト部Ｃ１が設けられているものであってもよい。要するに、１よりも多くの画素回路１１０に対して１個のコンタクト部Ｃ１が設けられているものであればよい。

＜Ｄ：第４実施形態＞
上述した第１実施形態乃至第３実施形態において、表示領域１０に設けられる複数の画素回路１１０の全てが、第１画素回路、または、第１画素回路ではない画素回路のうち、いずれか一方に統一されていた。これに対して、第４実施形態は、表示領域１０に設けられる複数の画素回路１１０として、第１画素回路と、第１画素回路ではない画素回路とが混在する点で、第１実施形態乃至第３実施形態と相違する。

図１６は、第４実施形態に係る発光装置の表示パネルにおける、表示領域１０及び周辺領域４０の平面図である。図１６に示すように、第４実施形態に係る発光装置は、表示領域１０において、表示ブロックを構成する３個の画素回路１１０（１１０Ｒ、１１０Ｇ、１１０Ｂ）に対して、１個のコンタクト部Ｃ１が設けられている。
より具体的には、表示ブロックを構成する３個の画素回路１１０のうち、１個の画素回路１１０（図１６に示す例では、画素回路１１０Ｇ）が、第１画素回路であり、それ以外の２個の画素回路１１０（この例では、画素回路１１０Ｒ、画素回路１１０Ｂ）が、第１画素回路ではない画素回路である。表示ブロックに含まれる１個の第１画素回路が備えるトランジスター１２１のソース電極は、コンタクト部Ｃ１に接続されている。
このように、第４実施形態では、表示ブロックに、１個の第１画素回路が含まれる。換言すれば、１つの単位表示領域に、１つの表示ブロックが含まれる。

第４実施形態においても、表示領域１０に複数のコンタクト部Ｃ１が設けられるため、表示領域１０の全体にわたりＮウェル１５２の電位を電位Ｖｅｌまたは、電位Ｖｅｌに近い電位に設定することが可能となり、基板電位を表示領域１０全体として均一化することができる。

＜Ｅ：第５実施形態＞
上述した第１実施形態乃至第４実施形態は、１以上の画素回路１１０に対して１個のコンタクト部Ｃ１が設けられるものであった。これに対して、第５実施形態は、１個の画素回路１１０に対して１よりも多くのコンタクト部Ｃ１設けられる点で、第１実施形態乃至第４実施形態と相違する。図１７を参照しつつ、第５実施形態に係る画素回路１１０の構造について説明する。
図１７は、Ｙ方向に互いに隣り合う２個の画素回路１１０の構成を示す平面図である。この図に示すように、第５実施形態に係る発光装置は、１個の画素回路１１０に対して、２個のコンタクト部Ｃ１が設けられている。

図１７に示すように、給電線１６及びＰ型不純物拡散領域Ｐ１を電気的に接続する、中継ノードＮ２１、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１１（図７参照）は、トランジスター１２１ｓのソース電極に相当する。また、給電線１６及びＮ型不純物拡散領域Ｄ１を電気的に接続する、中継ノードＮ２１、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１４（図７参照）は、コンタクト部Ｃ１に相当する。さらに、給電線１６及びＮ型不純物拡散領域Ｄ１を電気的に接続する、中継ノードＮ２４、層間接続部Ｈ２６、中継ノードＮ１７、並びに、中継ノードＮ１７及びＮ型不純物拡散領域Ｄ１を接続する層間接続部も、コンタクト部Ｃ１に相当する。
このように、第５実施形態では、１個の画素回路１１０に対して、２個のコンタクト部Ｃ１が設けられている。このため、表示領域１０の全体にわたりＮウェル１５２の電位を電位Ｖｅｌまたは、電位Ｖｅｌに近い電位に設定することが可能となり、基板電位を表示領域１０全体として均一化することができる。

図１７では、１個の画素回路１１０に対して２個のコンタクト部Ｃ１が設けられる場合を例示しているが、本発明はこのような態様に限定されるものではなく、１個の画素回路１１０に対して３つ以上のコンタクト部Ｃ１が設けられるものであってもよい。
また、第５実施形態に係る発光装置は、画素回路１１０の個数の整数倍の個数のコンタクト部Ｃ１が設けられる形態に限定されるものではなく、例えば、２個の画素回路１１０に対して３個のコンタクト部Ｃ１が設けられるものであってもよい。要するに、１個の画素回路１１０に対して１よりも多くのコンタクト部Ｃ１が設けられるものであればよい。

なお、図１７では、表示領域１０に設けられている複数の画素回路１１０は、その全てが第１画素回路である場合を想定している。すなわち、画素回路１１０に対して設けられる１よりも多くのコンタクト部Ｃ１のうち、少なくとも１個のコンタクト部Ｃ１が、トランジスター１２１のソース電極の一部を含むように形成されていることを想定している。
但し、本発明はこのような態様に限定されるものではなく、その全てが第１画素回路ではない画素回路であってもよいし、第１画素回路及び第１画素回路ではない画素回路が混在するものであってもよい。

＜Ｆ：変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。

＜変形例１＞
上述した実施形態では、周辺領域４０の全てが配置領域となっているが、本発明はこのような態様に限定されるものではなく、配置領域は周辺領域４０の一部であってもよい。この場合、配置領域は、１つの連続する領域であってもよいし、互いに離間した２つ以上の領域であってもよい。
例えば、配置領域は、図１８に示すように、表示領域１０と周辺領域４０との境界を表す４角形を構成する４つの辺Ｌｎ１〜Ｌｎ４のうち、図において左側の辺Ｌｎ１に沿う領域と、右側の辺Ｌｎ２に沿う領域の２つの領域からなるものであってもよい。また、配置領域は、４つの辺Ｌｎ１〜Ｌｎ４のうち、１辺に沿う領域でも良いし、３辺に沿う領域でも良い。また、配置領域は、４つの辺Ｌｎ１〜Ｌｎ４のうち、少なくとも、１つの辺の一部（例えば、辺Ｌｎ１のうち、上半分）に沿う領域を含む領域であればよい。要するに、配置領域は、周辺領域４０の少なくとも一部を含む領域であればよい。

＜変形例２＞
上述した実施形態及び変形例では、給電線１６及びＮ型不純物拡散領域Ｄ１は、横方向（Ｘ方向）に延在するように設けられているが、本発明はこのような態様に限定されるものではなく、図１９に示すように、縦方向（Ｙ方向）に延在するように設けられるものであってもよい。この場合、縦方向に延在する１列の給電線１６及びＮ型不純物拡散領域Ｄ１に対して、これらを接続する複数のコンタクト部Ｃ１が設けられる。
なお、本変形例において、給電線１６及びＮ型不純物拡散領域Ｄ１は、１列の画素回路１１０に対して１列の割合で設けられるものであってもよいし、２列の画素回路１１０に対して１列の割合で設けられるものであってもよい。

＜変形例３＞
上述した実施形態及び変形例では、給電線１６及びＮ型不純物拡散領域Ｄ１は、横方向（Ｘ方向）または縦方向（Ｙ方向）のうちいずれか一方の方向に延在するように設けられているが、本発明はこのような態様に限定されるものではなく、縦方向（Ｙ方向）及び縦方向（Ｙ方向）に格子状に設けられるものであってもよい。

＜変形例４＞
上述した実施形態及び変形例において、画素回路１１０が備えるトランジスター１２１及びトランジスター１２２は、Ｐチャネル型のトランジスターであるが、本発明はこのような態様に限定されるものではなく、例えば、図２０に示すように、Ｎチャネル型のトランジスターであってもよい。

図２０に示すように、変形例４に係る画素回路１１０は、ＮチャネルＭＯＳ型のトランジスター１２１及び１２２を備える。トランジスター１２１は、ソースが給電線１１８に電気的に接続されるとともに、ドレインがＯＬＥＤ１３０のカソードに電気的に接続されている。
給電線１１８には、電位Ｖｃｔが給電されている。また、画素回路が設けられる半導体基板には、給電線１１８から、当該半導体基板に設けられるＰ型不純物拡散領域を介して、電位Ｖｃｔが給電されている。

このように、図２０に示す例では、半導体基板のうち、電位Ｖｃｔが給電されるＰ型不純物拡散領域が、「第１不純物拡散領域」に相当し、電位Ｖｃｔが「所定の電位」に相当する。また、半導体基板に電位Ｖｃｔを給電する給電線１１８が「第１配線」に相当し、給電線１１８及びＰ型不純物拡散層と接続する配線が「第１コンタクト部」に相当する。
この場合、トランジスター１２１のソースと給電線１１８とを電気的に接続する配線（トランジスター１２１のソース電極）は、第１コンタクト部に接続するように設けられていることが好ましい。

なお、図２０に示す例では、画素回路１１０が備える複数のトランジスターは、Ｎチャネル型のトランジスターに統一されているが、画素回路１１０は、Ｐチャネル型のトランジスターと、Ｎチャネル型のトランジスターとの双方を含むものであってもよい。

＜変形例５＞
上述した実施形態及び変形例において、画素回路１１０は、トランジスター１２１及びトランジスター１２２の２個のトランジスターを備えるが、本発明はこのような態様に限定されるものではなく、画素回路１１０は、３以上のトランジスターを備えるものであってもよい。例えば、画素回路１１０は、図２１及び図２２に示すように、５つのトランジスターを備えるものであってもよい。

図２１及び図２２に示すように、変形例５に係る画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２１〜１２５と、ＯＬＥＤ１３０と、保持容量１３２とを備える。トランジスター１２１〜１２５の基板電位は電位Ｖｅｌとなっている。
また、変形例５に係る表示パネルには、各行に、制御線１４３〜１４５が設けられ、駆動回路３０から、制御線１４３を介して、トランジスター１２３のオンオフを制御する制御信号がトランジスター１２３のゲートに供給され、制御線１４４を介して、トランジスター１２４のオンオフを制御する制御信号がトランジスター１２４のゲートに供給され、制御線１４５を介して、トランジスター１２５のオンオフを制御する制御信号がトランジスター１２５のゲートに供給される。

図２１及び図２２に示すように、トランジスター１２２は、上述した実施形態及び変形例と同様に、Ｐ型不純物拡散領域Ｐ３、Ｐ型不純物拡散領域Ｐ４、及び、ゲートノードＧ２を含む。このトランジスター１２２は、データ線１４及びトランジスター１２１のゲートの間に設けられ、トランジスター１２１のゲートとデータ線１４との間の電気的な接続を制御する。
トランジスター１２１は、上述した実施形態及び変形例と同様に、Ｐ型不純物拡散領域Ｐ１、Ｐ型不純物拡散領域Ｐ２、及び、ゲートノードＧ１を含む。このトランジスター１２１は、ソースが給電線１６に電気的に接続され、ドレインがトランジスター１２３のソースまたはドレインの一方とトランジスター１２４のソースとにそれぞれ電気的に接続されている。トランジスター１２１は、トランジスター１２１のゲート及びソース間の電圧に応じた電流を流す駆動トランジスターとして機能する。
トランジスター１２３は、Ｐ型不純物拡散領域Ｐ４、Ｐ型不純物拡散領域Ｐ５、及び、ゲートノードＧ３を含む。このトランジスター１２３は、トランジスター１２１のゲート及びドレインの間に設けられ、制御線１４３を介して供給される制御信号に基づいて、トランジスター１２１のゲート及びドレインの間の電気的な接続を制御する。
トランジスター１２４は、Ｐ型不純物拡散領域Ｐ６、Ｐ型不純物拡散領域Ｐ７、及び、ゲートノードＧ４を含む。このトランジスター１２４は、トランジスター１２１のドレインとＯＬＥＤ１３０のアノード１３０ａとの間に設けられ、制御線１４４を介して供給される制御信号に基づいて、トランジスター１２１のドレインとアノード１３０ａとの間の電気的な接続を制御する。
トランジスター１２５は、Ｐ型不純物拡散領域Ｐ８、Ｐ型不純物拡散領域Ｐ９、及び、ゲートノードＧ５を含む。このトランジスター１２５は、ＯＬＥＤ１３０のアノード１３０ａとリセット電位Ｖorstが給電される給電線１８との間に設けられ、制御線１４５を介して供給される制御信号に基づいて、アノード１３０ａと給電線１８との間の電気的な接続を制御する。

図２２に示すように、給電線１６及びＰ型不純物拡散領域Ｐ１を電気的に接続する、中継ノードＮ２１、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１１（図７参照）は、トランジスター１２１のソース電極である。また、給電線１６及びＮ型不純物拡散領域Ｄ１を電気的に接続する、中継ノードＮ２１、層間接続部Ｈ２１、中継ノードＮ１１、及び、層間接続部Ｈ１４（図７参照）は、コンタクト部Ｃ１に相当する。
すなわち、図２２において、給電線１６は、半導体基板に電位Ｖｅｌを給電する給電線１１８が「第１配線」相当し、Ｎ型不純物拡散領域Ｄ１は、半導体基板のうち電位Ｖｃｔが給電される「第１不純物拡散領域」に相当し、給電線１６及びＮ型不純物拡散領域Ｄ１を電気的に接続するコンタクト部Ｃ１は、「第１コンタクト部」に相当する。

なお、図２２に示す例では、画素回路１１０におけるトランジスター１２１〜１２５をＰチャネル型で統一しているが、Ｎチャネル型で統一しても良いし、Ｐチャネル型及びＮチャネル型を適宜組み合わせても良い。

＜変形例６＞
上述した実施形態及び変形例において、発光装置は、ＲＧＢからなる３つの表示色を表示可能であるが、本発明はこのような態様に限定されるものではなく、１または複数の表示色を表示可能なものであればよい。例えば、ＲＧＢに加え、Ｗ（白）からなる４つの表示色を表示可能なものであってもよい。

＜変形例７＞
上述した実施形態及び変形例において、給電線４１は、複数の導電配線層から形成されているが、単一の導電配線層から形成されるものであってもよい。
また、上述した実施形態及び変形例では、発光装置は、周辺領域４０に、給電線４１、Ｎ型不純物拡散領域Ｄ２、及び、コンタクト部Ｃ２が設けられるが、これらを備えないものであってもよい。

＜変形例８＞
上述した実施形態及び変形例において、制御回路５と表示パネル２とは別体としたが、制御回路５と表示パネル２とを同一の基板上に形成してもよい。例えば、制御回路５を、表示領域１０、及び、駆動回路３０等とともに、半導体基板に集積化しても良い。

＜変形例９＞
上述した実施形態及び変形例では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するものであれば良い。

＜Ｇ：応用例＞
次に、実施形態または変形例に係る発光装置を適用した電子機器について説明する。
図２３は、ヘッドマウント・ディスプレイの外観を示す図であり、図２４は、その光学的な構成を示す図である。まず、図２３に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図２４に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の発光装置１Ｌと右眼用の発光装置１Ｒとが設けられる。発光装置１Ｌの画像表示面は、図２４において左側となるように配置している。これによって発光装置１Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、発光装置１Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。発光装置１Ｒの画像表示面は、発光装置１Ｌとは反対の右側となるように配置している。これによって発光装置１Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、発光装置１Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
この構成において、ヘッドマウント・ディスプレイ３００の装着者は、発光装置１Ｌ、１Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を発光装置１Ｌに表示させ、右眼用画像を発光装置１Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。
図２５は、実施形態または変形例に係る発光装置を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター４００は、各種の画像を表示する発光装置１と、電源スイッチ４０１やキーボード４０２が設置された本体部４０３とを具備する。
図２６は、実施形態または変形例に係る発光装置を適用した携帯電話機の斜視図である。携帯電話機５００は、複数の操作ボタン５０１およびスクロールボタン５０２と、各種の画像を表示する発光装置１とを備える。スクロールボタン５０２を操作することによって、発光装置１に表示される画面がスクロールされる。
なお、本発明に係る発光装置が適用される電子機器としては、図２３から図２６に例示した機器のほか、携帯情報端末（ＰＤＡ：Personal Digital Assistants），デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサ，ワークステーション，テレビ電話，ＰＯＳ端末，プリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等などが挙げられる。

１…発光装置、２…表示パネル、５…制御回路、１０…表示領域、１６…給電線、３０…駆動回路、３１…走査線駆動回路、３２…データ線駆動回路、４０…周辺領域、４１…給電線、１１０…画素回路、１２１…トランジスター、１２２…トランジスター、１３０…ＯＬＥＤ、Ｃ１…コンタクト部、Ｄ１…Ｎ型不純物拡散領域、Ｃ２…コンタクト部、Ｄ２…Ｎ型不純物拡散領域。

Claims (10)

1. 半導体基板と、
   前記半導体基板に形成された複数の画素回路と、
   導電性材料により形成され、所定の電位が供給される第１配線と、
   導電性材料により形成され、前記半導体基板及び前記第１配線を接続する複数の第１コンタクト部と、
   を備え、
   前記複数の第１コンタクト部及び前記第１配線は、前記複数の画素回路が配置される表示領域に設けられ、
   前記複数の画素回路のうち複数の第１画素回路は、発光素子と、前記発光素子に電流を供給する第１トランジスターとを備え、
   前記第１コンタクト部は、前記第１トランジスターの不純物拡散領域と異なる第１不純物拡散領域で前記半導体基板と接続され、
   前記第１不純物拡散領域は、前記第１配線と１対１に対応するように延在して設けられ、
   前記第１トランジスターのソース電極は、前記第１コンタクト部に接続されている、
   ことを特徴とする発光装置。
2. 前記発光装置は、
   ２以上の表示色を表示可能であり、
   前記複数の画素回路は、
   前記２以上の表示色と１対１に対応する２以上の画素回路からなる表示ブロックを複数備え、
   前記表示ブロックには、
   １つの前記第１画素回路が含まれる、
   ことを特徴とする、請求項１に記載の発光装置。
3. 前記表示領域は、
   面積が互いに等しい複数の単位表示領域を含み、
   前記複数の第１コンタクト部において前記第１配線と接続する層間接続部は、
   前記複数の単位表示領域と、１対１に対応するよう設けられる、
   ことを特徴とする、請求項１に記載の発光装置。
4. 前記発光装置は、
   ２以上の表示色を表示可能であり、
   前記複数の画素回路は、
   前記２以上の表示色と１対１に対応する２以上の画素回路からなる表示ブロックを複数備え、
   前記単位表示領域には、
   １つの前記表示ブロックが配置される、
   ことを特徴とする、請求項３に記載の発光装置。
5. 前記複数の画素回路は、
   前記表示領域に行列状に形成されており、
   前記複数の第１コンタクト部において前記第１配線と接続する層間接続部は、
   ２行の前記画素回路に対して１行の割合、または、
   ２列の前記画素回路に対して１列の割合で、
   前記表示領域に行列状に形成されている、
   ことを特徴とする、請求項１乃至４のうち何れか１項に記載の発光装置。
6. 半導体基板と、
   前記半導体基板に形成された複数の画素回路と、
   導電性材料により形成され、所定の電位が供給される第１配線と、
   導電性材料により形成され、前記半導体基板及び前記第１配線を接続する複数の第１コンタクト部と、
   を備え、
   前記複数の第１コンタクト部及び前記第１配線は、前記複数の画素回路が配置される表示領域に設けられ、
   前記複数の画素回路は、
   前記表示領域に行列状に形成されており、
   前記複数の画素回路には、
   発光素子及び第２トランジスターを具備する第２画素回路と、
   発光素子及び第３トランジスターを具備し前記第２画素回路に行方向または列方向において隣り合う第３画素回路と、
   からなる２つの画素回路の組が複数含まれ、
   前記第１コンタクト部は、前記第２トランジスター及び前記第３トランジスターの不純物拡散領域と異なる第１不純物拡散領域で前記半導体基板と接続され、
   前記第１不純物拡散領域は、前記第１配線と１対１に対応するように延在して設けられ、
   前記第２画素回路が具備する第２トランジスターのソース電極と、
   当該第２画素回路と同じ組の第３画素回路が具備する第３トランジスターのソース電極とは、
   １つの前記第１コンタクト部において前記第１配線と接続する層間接続部に接続されている、
   ことを特徴とする、発光装置。
7. 前記発光装置は、
   導電性材料により形成され、前記所定の電位が供給される第２配線と、
   導電性材料により形成され、前記半導体基板及び前記第２配線を接続する複数の第２コンタクト部と、
   を備え、
   前記複数の第２コンタクト部及び前記第２配線は、
   前記表示領域を囲む周辺領域の一部または全部である配置領域に設けられ、
   前記半導体基板は、
   前記配置領域に第２不純物拡散領域を備え、
   前記複数の第２コンタクト部は、
   前記第２不純物拡散領域に接続する、
   ことを特徴とする、請求項１乃至６のうち何れか１項に記載の発光装置。
8. 前記第２配線は、
   複数の導電性配線層を備える、
   ことを特徴とする、請求項７に記載の発光装置。
9. 前記第２不純物拡散領域は、前記表示領域を取り囲むように延在して設けられている ことを特徴とする、請求項７または８に記載の発光装置。
10. 請求項１乃至９のうち何れか１項に記載の発光装置を具備する電子機器。
    

Images