JP5998458B2 - 画素回路、電気光学装置、および電子機器 - Google Patents

Description

本発明は、例えば画素回路が微細化されたときに有効な電気光学装置、および電子機器に関する。

近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、走査線とデータ線との交差に対応して、上記発光素子やトランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。このような構成において、画素の階調レベルに応じた電位のデータ信号が当該トランジスターのゲートに印加されると、当該トランジスターは、ゲート・ソース間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。
このような電気光学装置は、表示サイズの小型化や表示の高精細化が要求されることが多い。表示サイズの小型化と表示の高精細化とを両立するためには、画素回路を微細化する必要があるので、電気光学装置を例えばシリコン集積回路に設ける技術も提案されている（例えば特許文献１参照）。

特開２００９−２８８４３５号公報

ところで、画素回路を微細化したとき、発光素子への供給電流を微小領域で制御する必要がある。発光素子に供給される電流は、トランジスターのゲート・ソース間の電圧によって制御されるが、微小領域では、ゲート・ソース間の電圧のわずかな変化に対して、発光素子に供給される電流が大きく変化してしまう。
一方、画素回路を微細化したとき、ゲート・ソース間の電圧を保持するための容量も小さなものとなるため、容量から電荷が流出した場合、ゲート・ソース間の電圧を維持できず、発光素子が、階調レベルに応じた輝度で発光できなくなるという問題も存在する。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、画素回路を微細化したときに、発光素子に精度良く電流を供給することが可能な画素回路、電気光学装置、および電子機器を提供することにある。

上述した目的を達成するため、本発明に係る電気光学装置は、半導体基板に形成された電気光学装置であって、ゲートおよびソース間の電圧に応じた電流を流す第１トランジスターと、データ線と、前記第１トランジスターのゲートと前記データ線との間の導通及び非導通を切り替える第２トランジスターと、前記第１トランジスターのゲートと前記第１トランジスターのドレインとの間の導通及び非導通を切り替える第３トランジスターと、前記電流の大きさに応じた輝度で発光する発光素子と、を備え、前記第２トランジスターのソースまたはドレインの一方と、前記第３トランジスターのソースまたはドレインの一方とは、共通の拡散層により形成される、ことを特徴とする。
また、本発明に係る画素回路は、半導体基板に形成された画素回路であって、ゲートおよびソース間の電圧に応じた電流を流す駆動トランジスターと、データ線と前記駆動トランジスターのゲートとの間の導通及び非導通を切り替える書込トランジスターと、前記駆動トランジスターのゲートと前記駆動トランジスターのドレインとの間の導通及び非導通を切り替える閾値補償トランジスターと、前記電流の大きさに応じた輝度で発光する発光素子と、を備え、前記書込トランジスターのソースまたはドレインの一方と、前記閾値補償トランジスターのソースまたはドレインの一方とは、共通の拡散層により形成される、ことを特徴とする。
また、上述した画素回路は、一端が前記駆動トランジスターのゲートに接続され、前記駆動トランジスターのゲートおよびソース間の電圧を保持する第１保持容量を更に備えることが好ましい。

この発明によれば、書込トランジスターのソースまたはドレインの一方と閾値補償トランジスターのソースまたはドレインの一方とが共通の拡散層により形成されるため、書込トランジスターおよび閾値補償トランジスターを異なる拡散層によって形成した場合に比べて、第１保持容量から拡散層を介して半導体基板上に形成されたＮウェルへの電荷の移動（リーク電流）を小さくすることができる。これにより、リーク電流に起因した駆動トランジスターのゲートおよびソース間の電圧の変化を小さくし、駆動トランジスターが階調レベルに応じた正確な大きさの電流を発光素子に供給することを可能とする。

また、上述した画素回路は、所定電位が供給される電位線と前記発光素子との間の導通及び非導通を切り替える初期化トランジスターを更に備えることを特徴とすることが好ましい。
この発明によれば、発光素子に寄生する容量の保持電圧の影響を抑えることができる。

また、上述した画素回路は、前記駆動トランジスターと前記発光素子との間の導通及び非導通を切り替える発光制御トランジスターを更に備えることを特徴とすることが好ましい。
この発明によれば、発光素子が発光する期間を制御することが可能になる。

また、本発明に係る電気光学装置は、第１の方向に延在する複数の走査線と、第２の方向に延在する複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路とが、前記半導体基板に形成され、前記複数の画素回路の各々は、上述した画素回路であることを特徴とする。
この発明によれば、リーク電流に起因した駆動トランジスターのゲートおよびソース間の電圧の変化を小さくすることができ、駆動トランジスターが階調レベルに応じた正確な大きさの電流を発光素子に供給することを可能とする。

また、上述した電気光学装置において、第１の方向に延在する走査線と、前記第１の方向に延在する第１信号線と、を更に備え、前記第３トランジスターは、前記第１信号線の電位に応じてオンし、前記第２トランジスターは、前記走査線の電位に応じてオンし、前記共通の拡散層と前記第１トランジスターのゲートとの間を接続する接続配線は、前記走査線と前記第１信号線との間に設けられることを特徴とすることが好ましい。
また、この態様において、前記走査線および前記第１信号線からの距離が等しい直線を中心線としたとき、前記半導体基板に垂直な方向から見て、前記接続配線は、前記中心線上に配線されることを特徴とすることが好ましい。
また、上述した電気光学装置において、前記第１の方向に延在する複数の信号線を更に備え、前記閾値補償トランジスターは、前記複数の信号線のうち第１信号線の電位に応じてオンし、前記書込トランジスターは、前記複数の走査線のうち第１走査線の電位に応じてオンし、前記第１走査線および前記第１信号線からの距離が等しい直線を中心線としたとき、前記共通の拡散層と前記駆動トランジスターのゲートとの間を接続する接続配線は、前記第１走査線および前記第１信号線の間に設けられ、前記半導体基板に垂直な方向から見て前記中心線上に配線されることを特徴とすることが好ましい。

この発明によれば、接続配線と、第１信号線および走査線との間隔を大きくし、接続配線および第１信号線の間、または、接続配線および走査線との間に容量が寄生することを防止することが可能となる。これにより、走査線および第１信号線に生じる電位変動の影響が、接続配線を介して駆動トランジスターのゲートに及ぶことを防止する。
従って、この発明によれば、駆動トランジスターのゲートの電位が、走査線および第１信号線に生じる電位変動の影響を受けて変動することを防止することができ、駆動トランジスターが階調レベルに応じた正確な大きさの電流を発光素子に供給することを可能とする。

上述した電気光学装置において、前記共通の拡散層の少なくとも一部は、前記走査線および前記第１信号線の間に設けられ、前記半導体基板に垂直な方向から見て前記中心線上に配置されることを特徴とすることが好ましい。
また、上述した電気光学装置において、前記第１トランジスターのゲートの少なくとも一部は、前記走査線および前記第１信号線の間に設けられ、前記半導体基板に垂直な方向から見て前記中心線上に配置されることを特徴とすることが好ましい。
また、上述した電気光学装置において、前記共通の拡散層および前記駆動トランジスターのゲートの各々は、前記第１走査線および前記第１信号線の間に設けられ、前記半導体基板に垂直な方向から見て前記中心線上に設けられることを特徴とすることが好ましい。
この発明によれば、走査線および第１信号線に生じる電位変動の影響が、接続配線を介して駆動トランジスターのゲートに及ぶことを防止することができるため、駆動トランジスターが階調レベルに応じた正確な大きさの電流を発光素子に供給することを可能となる。

上述した電気光学装置において、前記接続配線の前記走査線からの距離は、前記接続配線の前記第１信号線からの距離と等しいことを特徴とすることが好ましい。
また、上述した電気光学装置において、前記接続配線及び前記第１トランジスターのゲート並びに前記共通の拡散層と、前記第１信号線との間隔の最小値を、第１間隔とし、前記接続配線及び前記第１トランジスターのゲート並びに前記共通の拡散層と、前記走査線との間隔の最小値を、第２間隔としたとき、前記第１間隔と前記第２間隔とが等しいことを特徴とすることが好ましい。
また、上述した電気光学装置において、前記接続配線、前記駆動トランジスターのゲート、及び前記共通の拡散層と、前記第１信号線との間隔の最小値を、第１間隔とし、前記接続配線、前記駆動トランジスターのゲート、及び前記共通の拡散層と、前記走査線との間隔の最小値を、第２間隔としたとき、前記第１間隔と前記第２間隔とが等しいことを特徴とすることが好ましい。
この発明によれば、走査線および第１信号線に生じる電位変動の影響が、接続配線を介して駆動トランジスターのゲートに及ぶことを防止することができるため、駆動トランジスターが階調レベルに応じた正確な大きさの電流を発光素子に供給することを可能となる。

また、上述した電気光学装置において、一端が前記データ線に接続され、前記データ線の電位を保持する第２保持容量と、一端が前記データ線に接続され、他端に前記発光素子の輝度を規定する電位のデータ信号が供給される第３保持容量とを、更に備えることを特徴とすることが好ましい。

この発明によれば、発光素子の輝度を規定する電位のデータ信号が、第３保持容量の一端に供給される。データ線は、第３保持容量の他端と接続するとともに、第２保持容量の一端と接続する。従って、データ線の電位変動の範囲は、データ信号の電位変動の範囲を、第２保持容量に対する第３保持容量の容量比に応じて圧縮した値となる。第２保持容量は大きな容量を有するため、データ線の電位変動の範囲は、データ信号の電位変動の範囲に比べて、十分に小さく圧縮される。これにより、データ信号を細かい精度で刻まなくても、電流を発光素子に対して精度良く供給することができる。

なお、本発明は、電気光学装置のほか、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置が挙げられる。

本発明の第１実施形態に係る電気光学装置の構成を示す斜視図である。 同電気光学装置の構成を示す図である。 同電気光学装置における画素回路を示す図である。 同電気光学装置の構造を示す平面図である。 同電気光学装置の構造を示す部分断面図である。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置におけるデータ信号の振幅圧縮を示す図である。 対比例に係る電気光学装置の構造を示す平面図である。 対比例に係る電気光学装置の構造を示す部分断面図である。 本発明の第１実施形態に係る電気光学装置におけるトランジスターの特性を示す図である。 第２実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 実施形態等に係る電気光学装置を用いたＨＭＤを示す斜視図である。 ＨＭＤの光学構成を示す図である。

以下、本発明を実施するための形態について図面を参照して説明する。

＜第１実施形態＞
図１は、本発明の実施形態に係る電気光学装置１０の構成を示す斜視図である。
電気光学装置１０は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。電気光学装置１０の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機ＥＬ装置であり、画素回路には、発光素子の一例であるＯＬＥＤが用いられている。
電気光学装置１０は、表示部で開口または透過する枠状のケース７２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７４の一端が接続されている。ＦＰＣ基板７４には、半導体チップの制御回路５が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の端子７６が設けられて、図示省略された上位回路に接続される。当該上位回路から複数の端子７６を介して画像データが同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルを例えば８ビットで規定する。
制御回路５は、電気光学装置１０の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路５は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置１０に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置１０に供給する。

図２は、第１実施形態に係る電気光学装置１０の構成を示す図である。この図に示されるように、電気光学装置１０は、走査線駆動回路２０と、デマルチプレクサ３０と、レベルシフト回路４０と、表示部１００とに大別される。
このうち、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、図２に示すように、表示部１００において、ｍ行の走査線１２がＸ方向（第１の方向）に延在して設けられ、また、３列毎にグループ化された（３ｎ）列のデータ線１４がＹ方向（第２の方向）に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線１２と（３ｎ）列のデータ線１４との交差部に対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横（３ｎ）列でマトリクス状に配列されている。

ここで、ｍ、ｎは、いずれも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｎ−１）、（３ｎ）列と呼ぶ場合がある。また、データ線１４のグループを一般化して説明するために、１以上ｎ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ−２）列目、（３ｊ−１）列目および（３ｊ）列目のデータ線１４が属している、ということになる。
なお、同一行の走査線１２と同一グループに属する３列のデータ線１４との交差に対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。

本実施形態では、列毎に電位線１６がデータ線１４に沿ってそれぞれ設けられている。各電位線１６にはリセット電位としての電位Ｖorstが共通に給電されている。また、列毎に保持容量５０が設けられている。詳細には、保持容量の一端はデータ線１４に接続され、他端が電位線１６に接続されている。このため、保持容量５０は、データ線１４の電位を保持する第２保持容量として機能する。
なお、保持容量５０については、データ線１４を構成する配線と、電位線１６を構成する配線とで、絶縁体（誘電体）を挟持することによって形成される構成が好ましい。
また、保持容量５０については、図２では表示部１００の外側に設けられているが、これはあくまでも等価回路であり、表示部１００の内側に、または、内側から外側にわたって設けられも良いのはもちろんである。また、図２では省略しているが、保持容量５０の容量をＣdtとする。

さて、電気光学装置１０には、次のような制御信号が制御回路５によって供給される。詳細には、電気光学装置１０には、走査線駆動回路２０を制御するための制御信号Ｃtrと、デマルチプレクサ３０での選択を制御するための制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)と、これらの信号に対して論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)と、レベルシフト回路４０を制御するための負論理の制御信号／Ｇiniと、正論理の制御信号Ｇrefとが供給される。なお、制御信号Ｃtrには、実際にはパルス信号や、クロック信号、イネーブル信号など、複数の信号が含まれる。
また、電気光学装置１０には、デマルチプレクサ３０での選択タイミングに合わせてデータ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)が、１、２、…、ｎ番目のグループに対応して制御回路５によって供給される。なお、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位の最高値をＶmaxとし、最低値をＶminとする。

走査線駆動回路２０は、フレームの期間にわたって走査線１２を１行毎に順番に走査するための走査信号を、制御信号Ｃtrにしたがって生成するものである。ここで、１、２、３、…、（ｍ−１）、ｍ行目の走査線１２に供給される走査信号を、それぞれＧwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。
なお、走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。また、フレームの期間とは、電気光学装置１０が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。

デマルチプレクサ３０は、列毎に設けられたトランスミッションゲート３４の集合体であり、各グループを構成する３列に、データ信号を順番に供給するものである。
ここで、ｊ番目のグループに属する（３ｊ−２）、（３ｊ−１）、（３ｊ）列に対応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖd(j)が供給される。
ｊ番目のグループにおいて左端列である（３ｊ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(1)がＨレベルであるとき（制御信号／Ｓel(1)がＬレベルであるとき）にオン（導通）する。同様に、ｊ番目のグループにおいて中央列である（３ｊ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(2)がＨレベルであるとき（制御信号／Ｓel(2)がＬレベルであるとき）にオンし、ｊ番目のグループにおいて右端列である（３ｊ）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(3)がＨレベルであるとき（制御信号／Ｓel(3)がＬレベルであるとき）にオンする。

レベルシフト回路４０は、保持容量４４とＰチャネルＭＯＳ型のトランジスター４５とＮチャネルＭＯＳ型のトランジスター４３との組を列毎に有し、各列のトランスミッションゲート３４の出力端から出力されるデータ信号の電位をシフトするものである。ここで、保持容量４４の一端は、対応する列のデータ線１４とトランジスター４５のドレインノードとに接続される一方、保持容量４４の他端は、トランスミッションゲート３４の出力端とトランジスター４３のドレインノードとに接続される。このため、保持容量４４は、一端がデータ線１４に接続され、他端にデータ信号が供給される第３保持容量として機能する。図２では省略しているが、保持容量４４の容量をＣrf1とする。

各列のトランジスター４５のソースノードは、初期電位として電位Ｖiniを給電する給電線６１に各列にわたって共通に接続され、ゲートノードには、制御信号／Ｇiniが各列にわたって共通に供給される。このため、トランジスター４５は、データ線１４と給電線６１とを、制御信号／ＧiniがＬレベルのときに電気的に接続し、制御信号／ＧiniがＨレベルのときに電気的に非接続とする構成となっている。
また、各列のトランジスター４３のソースノードは、所定電位として電位Ｖrefを給電する給電線６２に各列にわたって共通に接続され、ゲートノードには、制御信号Ｇrefが各列にわたって共通に供給される。このため、トランジスター４３は、保持容量４４の他端であるノードｈと給電線６２とを、制御信号ＧrefがＨレベルのときに電気的に接続し、制御信号ＧrefがＬレベルのときに電気的に非接続とする構成となっている。

本実施形態では、便宜的に走査線駆動回路２０、デマルチプレクサ３０およびレベルシフト回路４０に分けているが、これらについては、画素回路１１０を駆動する駆動回路としてまとめて概念することが可能である。

図３を参照して画素回路１１０について説明する。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｉ行目であって、ｊ番目のグループのうち左端列の（３ｊ−２）列目に位置するｉ行（３ｊ−２）列の画素回路１１０を例にとって説明する。なお、ｉは、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。

図３に示されるように、画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２１〜１２５と、ＯＬＥＤ１３０と、保持容量１３２とを含む。この画素回路１１０には、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)が供給される。ここで、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)は、それぞれｉ行目に対応して走査線駆動回路２０によって供給されるものである。このため、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)は、ｉ行目であれば、着目している（３ｊ−２）列以外の他の列の画素回路にも共通に供給される。

トランジスター１２２は、ゲートノードがｉ行目の走査線１２に接続され、ドレインまたはソースノードの一方がトランジスター１２１におけるゲートノードｇと、保持容量１３２の一端と、トランジスター１２３のソースまたはドレインノードの一方とにそれぞれ接続されている。また、トランジスター１２２は、ドレインまたはソースノードの他方が（３ｊ−２）列目のデータ線１４に接続されている。すなわち、トランジスター１２２は、トランジスター１２１のゲートノードｇとデータ線１４との間に電気的に接続され、トランジスター１２１のゲートノードｇと、データ線１４との間の電気的な接続を制御する、書込トランジスターとして機能する。ここで、トランジスター１２１のゲートノードについては、他のノードと区別するためにｇと表記する。
トランジスター１２１は、ソースノードが給電線１１６に接続され、ドレインノードがトランジスター１２３のソースまたはドレインノードの他方と、トランジスター１２４のソースノードとにそれぞれ接続されている。ここで、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖelが給電される。このトランジスター１２１は、トランジスター１２１のゲートノードおよびソースノード間の電圧に応じた電流を流す駆動トランジスターとして機能する。
トランジスター１２３のゲートノードには制御信号Ｇcmp(i)が供給される。トランジスター１２３は、トランジスター１２１のソースノードおよびゲートノードｇ間の電気的な接続を制御する、閾値補償トランジスターとして機能する。
トランジスター１２４のゲートノードには制御信号Ｇel(i)が供給され、ドレインノードがトランジスター１２５のソースノードとＯＬＥＤ１３０のアノードとにそれぞれ接続されている。すなわち、トランジスター１２４は、トランジスター１２１のドレインノードと、ＯＬＥＤ１３０のアノードとの間の電気的な接続を制御する、発光制御トランジスターとして機能する。
トランジスター１２５のゲートノードにはｉ行目に対応した制御信号Ｇorst(i)が供給され、ドレインノードは（３ｊ−２）列目の電位線１６に接続されて電位Ｖorstに保たれている。このトランジスター１２５は、電位線１６と、ＯＬＥＤ１３０のアノードとの間の電気的な接続を制御する初期化トランジスターとして機能する。

保持容量１３２の他端は、給電線１１６に接続される。このため、保持容量１３２は、トランジスター１２１のゲート・ソース間の電圧を保持する第１保持容量として機能する。以下では、保持容量１３２の容量をＣpixと表記する。
保持容量５０の容量Ｃdtと、保持容量４４の容量Ｃrf1と、保持容量１３２の容量Ｃpixとは、
Ｃdt＞Ｃrf1＞＞Ｃpix
となるように設定される。すなわち、ＣdtはＣrf1よりも大きく、ＣpixはＣdtおよびＣrf1よりも十分に小さくなるように設定される。
なお、詳細は後述するが、本実施形態において保持容量１３２は、互いに異なる配線層で絶縁層を挟持することにより形成されるが、保持容量１３２として、トランジスター１２１のゲートノードｇに寄生する容量を用いても良い。

本実施形態において電気光学装置１０はシリコン基板に形成されるので、トランジスター１２１〜１２５の基板電位については電位Ｖelとしている。

ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通の共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。
ＯＬＥＤ１３０は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。
このようなＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。

画素回路１１０の構造について、図４および図５を参照しつつ説明する。各画素回路１１０は同様に構成されるため、図４および図５では、ｉ行（３ｊ−２）列の画素回路１１０を例にとって説明する。図４は、ｉ行（３ｊ−２）列の画素回路１１０の構成を示す平面図である。また、図５（Ａ）は、図４におけるＥ−ｅ線で破断した部分断面図であり、図５（Ｂ）は、図４におけるＥ´−ｅ´線で破断した部分断面図である。
なお、図４は、トップエミッション構造の画素回路１１０を観察側から平面視した場合の配線構造を示しているが、簡略化のために、後述する第２配線層以降に形成される構造体を省略している。同様に、図５は、簡略化のために、後述する第３層間絶縁層Ｌ３以降に形成される構造体を省略している。
なお、以上の各図については、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。

図５に示すように、画素回路１１０を構成する各要素は、シリコン基板１５０上に形成される。本実施形態では、シリコン基板１５０としてＰ型半導体基板を用いる。
シリコン基板１５０上には、ほぼ全面にわたってＮウェル１６０が形成されている。なお、図４においては、平面視したときに、トランジスター１２１〜１２５の設けられる領域を容易に把握できるように、Ｎウェル１６０のうち、トランジスター１２１〜１２５の設けられる領域およびその近傍のみを、ハッチングを付して示している。
Ｎウェル１６０には、Ｎ型拡散層（図示せず）を介して電位Ｖelが給電される。このため、トランジスター１２１〜１２５の基板電位は電位Ｖelとなっている。

図４および図５に示すように、Ｎウェル１６０の表面にイオンをドープすることにより、複数のＰ型拡散層が形成される。具体的には、Ｎウェル１６０の表面には、画素回路１１０毎に、８つのＰ型拡散層Ｐ１〜Ｐ８が形成される。
これら、Ｐ型拡散層Ｐ１〜Ｐ８は、トランジスター１２１〜１２５のソースまたはドレインとして機能する。

図５に示すように、Ｎウェル１６０およびＰ型拡散層Ｐ１〜Ｐ８の表面には、ゲート絶縁層Ｌ０およびゲート電極Ｇ１〜Ｇ５が、パターニングによって形成される。
これら、ゲート電極Ｇ１〜Ｇ５は、それぞれトランジスター１２１〜１２５のゲートとして機能する。

図４および図５に示されるように、トランジスター１２１は、ゲート電極Ｇ１、Ｐ型拡散層Ｐ７、およびＰ型拡散層Ｐ８を有する構成である。このうち、Ｐ型拡散層Ｐ８は、トランジスター１２１のソースとして機能し、Ｐ型拡散層Ｐ７は、トランジスター１２１のドレインとして機能する。
また、トランジスター１２２は、ゲート電極Ｇ２、Ｐ型拡散層Ｐ１、およびＰ型拡散層Ｐ２を有する構成である。このうち、Ｐ型拡散層Ｐ２は、トランジスター１２２のソースまたはドレインのうち一方として機能し、Ｐ型拡散層Ｐ１は、トランジスター１２２のソースまたはドレインのうち他方として機能する。
トランジスター１２３は、ゲート電極Ｇ３、Ｐ型拡散層Ｐ２、およびＰ型拡散層Ｐ３を有する構成である。このうち、Ｐ型拡散層Ｐ３は、トランジスター１２３のソースまたはドレインのうち他方として機能し、Ｐ型拡散層Ｐ２は、トランジスター１２３のソースまたはドレインのうち一方として機能する。
すなわち、Ｐ型拡散層Ｐ２は、トランジスター１２２のソースまたはドレインのうち一方として機能するとともに、トランジスター１２３のソースまたはドレインのうち一方として機能する、共通拡散層である。
トランジスター１２４は、ゲート電極Ｇ４、Ｐ型拡散層Ｐ３、およびＰ型拡散層Ｐ４を有する構成である。このうち、Ｐ型拡散層Ｐ３は、トランジスター１２４のソースとして機能し、Ｐ型拡散層Ｐ４は、トランジスター１２４のドレインとして機能する。
トランジスター１２５は、ゲート電極Ｇ５、Ｐ型拡散層Ｐ５、およびＰ型拡散層Ｐ６を有する構成である。このうち、Ｐ型拡散層Ｐ５は、トランジスター１２５のソースとして機能し、Ｐ型拡散層Ｐ６は、トランジスター１２５のドレインとして機能する。

図５に示すように、ゲート電極Ｇ１〜Ｇ５およびゲート絶縁層Ｌ０を覆うように、第１層間絶縁層Ｌ１が形成される。
第１層間絶縁層Ｌ１の表面には、アルミニウム等の導電性の配線層をパターニングすることにより、走査線１２、給電線１１６、および、信号線１４１〜１４３が、それぞれ形成されるとともに、画素回路１１０毎に中継ノードＮ１〜Ｎ５がそれぞれ形成される。なお、これら第１層間絶縁層Ｌ１の表面に形成される配線層を、第１配線層と総称する場合がある。

図４および図５に示すように、中継ノードＮ１は、第１層間絶縁層Ｌ１を貫通するコンタクトホールＨａ１を介して、Ｐ型拡散層Ｐ１に接続される。すなわち、中継ノードＮ１は、トランジスター１２２のソースノードまたはドレインノードの他方に相当する。なお、図４において、コンタクトホールは、異種の配線層同士が重なる部分で「□」印に「×」印を付した部分として示している。
中継ノードＮ２は、コンタクトホールＨａ２を介して、Ｐ型拡散層Ｐ２に接続されるとともに、コンタクトホールＨａ１１を介して、ゲート電極Ｇ１に接続される。すなわち、中継ノードＮ２は、トランジスター１２１のゲートノードｇに相当するともに、トランジスター１２２のソースノードまたはドレインノードの一方、および、トランジスター１２３のソースまたはドレインノードの一方に相当する。なお、コンタクトホールＨａ２、中継ノードＮ２、およびコンタクトホールＨａ１１からなる配線は、Ｐ型拡散層Ｐ２とゲートノードＧ１とを電気的に接続する接続配線として機能する。
中継ノードＮ３は、コンタクトホールＨａ３を介して、Ｐ型拡散層Ｐ３に接続されるとともに、コンタクトホールＨａ７を介して、Ｐ型拡散層Ｐ７に接続される。すなわち、中継ノードＮ３は、トランジスター１２１のドレインノードに相当するともに、トランジスター１２３のソースまたはドレインノードの他方、および、トランジスター１２４のソースノードに相当する。
中継ノードＮ４は、コンタクトホールＨａ４を介して、Ｐ型拡散層Ｐ４に接続されるとともに、コンタクトホールＨａ５を介して、Ｐ型拡散層Ｐ５に接続される。すなわち、中継ノードＮ４は、トランジスター１２４のドレインノードに相当するともに、トランジスター１２５のソースノードに相当する。
中継ノードＮ５は、コンタクトホールＨａ６を介して、Ｐ型拡散層Ｐ６に接続される。すなわち、中継ノードＮ５は、トランジスター１２５のドレインノードに相当する。
信号線１４３は、コンタクトホールＨａ１３を介して、ゲート電極Ｇ３に接続される。この、信号線１４３には、画素回路１１０に対応した制御信号Ｇcmp(i)が供給される。すなわち、信号線１４３は、トランジスター１２３のゲートに電気的に接続される第１信号線として機能する。
また、信号線１４１は、コンタクトホールＨａ１４を介して、ゲート電極Ｇ４に接続される。信号線１４１には、画素回路１１０に対応した制御信号Ｇel(i)が供給される。
信号線１４２は、コンタクトホールＨａ１５を介して、ゲート電極Ｇ５に接続される。信号線１４２には、画素回路１１０に対応した制御信号Ｇorst(i)が供給される。
走査線１２は、コンタクトホールＨａ１２を介して、ゲート電極Ｇ２に接続される。給電線１１６は、コンタクトホールＨａ８を介して、Ｐ型拡散層Ｐ８に接続される。
ここで、コンタクトホールＨａ２〜Ｈａ８およびコンタクトホールＨａ１１〜Ｈａ１５は、第１層間絶縁層Ｌ１を貫通するコンタクトホールである。

図４に示すように、Ｐ型拡散層Ｐ２、ゲートノードＧ１、および接続配線は、平面視したときに、信号線１４３と走査線１２との間に、信号線１４３および走査線１２とは重ならない位置に設けられる。
ここで、図４において、信号線１４３および走査線１２からの距離が等しい直線を、中心線Ｍidと称する。Ｐ型拡散層Ｐ２、ゲートノードＧ１、および接続配線は、平面視したときに、中心線Ｍidと交差する位置に設けられる。より詳細には、接続配線を構成する、コンタクトホールＨａ２、中継ノードＮ２、およびコンタクトホールＨａ１１の全てが、平面視したときに、中心線Ｍidと交差する位置に設けられる。
このように、Ｐ型拡散層Ｐ２、ゲートノードＧ１、および接続配線が、中心線Ｍidと交差するような位置に設けられることにより、Ｐ型拡散層Ｐ２、ゲートノードＧ１、および接続配線と、走査線１２および信号線１４３との間隔を大きくし、これらの間（特に同層から形成される、中継ノードＮ２と走査線１２の間、および、中継ノードＮ２と信号線１４３との間）に容量が寄生することを防止することができる。
これにより、走査線１２および信号線１４３に生ずる電位変動が、ゲートノードｇの電位に及ぼす影響を小さくすることができ、トランジスター１２１がＯＬＥＤ１３０に対して階調レベルに応じた電流を正確に供給することが可能となる。

なお、本実施形態では、図４に示すように、Ｐ型拡散層Ｐ２の上下方向の中央部、ゲートノードＧ１の上下方向の中央部、および接続配線の上下方向の中央部と、中心線Ｍidとが重なるように配置される。すなわち、Ｐ型拡散層Ｐ２、ゲートノードＧ１、および接続配線と、信号線１４３との間隔の最小値を第１間隔Δｙ_１とし、Ｐ型拡散層Ｐ２、ゲートノードＧ１、および接続配線と、走査線１２との間隔の最小値を第２間隔Δｙ_２としたときに、第１間隔Δｙ_１と第２間隔Δｙ_２とが等しくなるように、Ｐ型拡散層Ｐ２、ゲートノードＧ１、および接続配線が配置される。

図５に示すように、第１配線層および第１層間絶縁層Ｌ１を覆うように、第２層間絶縁層Ｌ２が形成される。
第２層間絶縁層Ｌ２の表面には、アルミニウム等の導電性の配線層をパターニングすることにより、データ線１４、および、電位線１６がそれぞれ形成されるとともに、画素回路１１０毎に、中継ノードＮ１１、および、電極１３２ａがそれぞれ形成される。図示は省略するが、電極１３２ａと、給電線１１６とは電気的に接続され、電極１３２ａには電位Ｖelが給電されている。そして、電極１３２ａと、ゲート電極Ｇ１とが、第２層間絶縁層Ｌ２を挟持することにより保持容量１３２が形成される。
なお、第２層間絶縁層Ｌ２の表面に形成される配線層を、第２配線層と総称する場合がある。

ところで、Ｐ型拡散層とＮウェル１６０との間のＰＮ接合では、Ｐ型拡散層の電位が、Ｎウェル１６０の電位よりも低くなる状態（逆バイアス状態）に設定される。
しかし、保持容量１３２が蓄積する電荷は、わずかではあるが、接続配線とＰ型拡散層Ｐ２とを介し、Ｎウェル１６０へとリークする。この電荷の移動、すなわち、リーク電流が大きい場合、保持容量１３２がトランジスター１２１のゲート・ソース間の電圧を維持できなくなる。従って、トランジスター１２１が階調レベルに応じた正確な電流をＯＬＥＤ１３０に供給するためには、リーク電流をできるだけ小さくする必要がある。
リーク電流の大きさは、Ｐ型拡散層とＮウェル１６０との接触面積に応じて大きくなる。そこで、本実施形態に係る画素回路１１０では、トランジスター１２２のソースまたはドレインのうち一方と、トランジスター１２３のソースまたはドレインの一方とを、共通の拡散層（Ｐ型拡散層Ｐ２）によって形成した。これにより、本実施形態に係る画素回路１１０は、トランジスター１２２と、トランジスター１２３とが、個別の拡散層で形成される画素回路と比較して、リーク電流を小さくすることが可能となる。すなわち、本実施形態に係る画素回路１１０は、リーク電流による表示品質の劣化を最小限に留めることが可能となる。

図４に示すように、中継ノードＮ１１は、コンタクトホールＨｂ２を介して、中継ノードＮ４に接続される。
データ線１４は、コンタクトホールＨｂ１を介して、中継ノードＮ１に接続される。このため、データ線１４は、中継ノードＮ１を介してＰ型拡散層Ｐ１（すなわち、トランジスター１２２のソースまたはドレインのうち他方）に接続される。
電位線１６は、コンタクトホールＨｂ３を介して、中継ノードＮ５に接続される。このため、電位線１６は、中継ノードＮ５を介してＰ型拡散層Ｐ６（すなわち、トランジスター１２５のドレイン）に接続される。
なお、コンタクトホールＨｂ１〜Ｈｂ３は、第２層間絶縁層Ｌ２を貫通するコンタクトホールである。

図５に示すように、第２配線層および第２層間絶縁層Ｌ２を覆うように、第３層間絶縁層Ｌ３が形成される。
電気光学装置１０のうち、第３層間絶縁層Ｌ３以降の構造については図示省略するが、第３層間絶縁層Ｌ３上には、アルミニウムやＩＴＯ（Indium Tin Oxide）などの導電性を有する配線層をパターニングすることによって、ＯＬＥＤ１３０のアノードが形成される。ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別の画素電極であり、第３層間絶縁層Ｌ３を貫通するコンタクトホールを介して中継ノードＮ１１に接続される。すなわち、ＯＬＥＤ１３０のアノードは、中継ノードＮ１１、および、中継ノードＮ４を介して、Ｐ型拡散層Ｐ４（つまり、トランジスター１２４のドレイン）およびＰ型拡散層Ｐ５（つまり、トランジスター１２５のソース）に接続される。

また、図示は省略するが、ＯＬＥＤ１３０のアノードの上には、画素回路１１０毎に区分けされて、有機ＥＬ材料からなる発光層が積層される。そして、発光層の上には、複数の画素回路１１０の全てにわたって共通の透明電極であるカソード（共通電極１１８）が設けられる。
すなわち、ＯＬＥＤ１３０は、互いに対向するアノードとカソードとで発光層を挟持し、アノードから共通電極１１８に向かって流れる電流に応じた輝度にて発光する。ＯＬＥＤ１３０が発する光のうち、シリコン基板１５０とは反対方向（すなわち、図５において上方向）に向かう光が、観察者に映像として視認される（トップエミッション構造）。
このほかにも、発光層を大気から遮断するための封止材などが設けられるが、説明は省略する。

＜第１実施形態の動作＞
図６を参照して電気光学装置１０の動作について説明する。図６は、電気光学装置１０における各部の動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、ｉ行目が水平走査される走査期間において、特にｉ行（３ｊ−２）列の画素回路１１０について着目して動作を説明する。

本実施形態ではｉ行目の走査期間は、大別すると、図６において（ｂ）で示される初期化期間と（ｃ）で示される補償期間と（ｄ）で示される書込期間とに分けられる。そして、（ｄ）の書込期間の後、間をおいて（ａ）で示される発光期間となり、１フレームの期間経過後に再びｉ行目の走査期間に至る。このため、時間の順でいえば、（発光期間）→初期化期間→補償期間→書込期間→（発光期間）というサイクルの繰り返しとなる。
なお、図６において、ｉ行目に対し１行前の（ｉ−１）行目に対応する走査信号Ｇwr(i-1)、制御信号Ｇel(i-1)、Ｇcmp(i-1)、Ｇorst(i-1)の各々については、ｉ行目に対応する走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)よりも、それぞれ時間的に１水平走査期間（Ｈ）だけ時間的に先行した波形となる。

＜発光期間＞
説明の便宜上、初期化期間の前提となる発光期間から説明する。図６に示されるように、ｉ行目の発光期間では、走査信号Ｇwr(i)がＨレベルであり、制御信号Ｇel(i)はＬレベルである。また、論理信号である制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)のうち、制御信号Ｇel(i)がＬレベルであり、制御信号Ｇcmp(i)、Ｇorst(i)がＨレベルである。
このため、図７に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフする。したがって、トランジスター１２１は、ゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に供給する。後述するように、本実施形態において発光期間での電圧Ｖgsは、トランジスター１２１の閾値電圧から、データ信号の電位に応じてレベルシフトした値である。このため、ＯＬＥＤ１３０には、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。

なお、ｉ行目の発光期間は、ｉ行目以外が水平走査される期間であるから、データ線１４の電位は適宜変動する。ただし、ｉ行目の画素回路１１０においては、トランジスター１２２がオフしているので、ここでは、データ線１４の電位変動を考慮していない。
また、図７においては、動作説明で重要となる経路を太線で示している（以下の図８〜図１０、図１７〜図２０においても同様である）。

＜初期化期間＞
次にｉ行目の走査期間に至ると、まず、第１期間として（ｂ）の初期化期間が開始する。初期化期間では、発光期間と比較して、制御信号Ｇel(i)がＨレベルに、制御信号Ｇorst(i)がＬレベルに、それぞれ変化する。
このため、図８に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはトランジスター１２４がオフし、トランジスター１２５がオンする。これによってＯＬＥＤ１３０に供給される電流の経路が遮断されるとともに、ＯＬＥＤ１３０のアノードが電位Ｖorstにリセットされる。
ＯＬＥＤ１３０は、上述したようにアノードとカソードとで有機ＥＬ層を挟持した構成であるので、アノード・カソードの間には、図において破線で示されるように容量Ｃoledが並列に寄生する。発光期間においてＯＬＥＤ１３０に電流が流れていたときに、当該ＯＬＥＤ１３０のアノード・カソード間の両端電圧が当該容量Ｃoledによって保持されるが、この保持電圧は、トランジスター１２５のオンによってリセットされる。このため、本実施形態では、後の発光期間においてＯＬＥＤ１３０に再び電流が流れるときに、当該容量Ｃoledで保持されている電圧の影響を受けにくくなる。

詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い（大電流が流れた）ときの高電圧が保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にさせることができなくなる。これに対して、本実施形態では、トランジスター１２５のオンによってＯＬＥＤ１３０のアノードの電位がリセットされるので、低輝度側の再現性が高められることになる。
なお、本実施形態において、電位Ｖorstについては、当該電位Ｖorstと共通電極１１８の電位Ｖctとの差がＯＬＥＤ１３０の発光閾値電圧を下回るように設定される。このため、初期化期間（次に説明する補償期間および書込期間）において、ＯＬＥＤ１３０はオフ（非発光）状態である。

一方、初期化期間では、制御信号／ＧiniがＬレベルになり、制御信号ＧrefがＨレベルになるので、レベルシフト回路４０においては、図８に示されるようにトランジスター４５、４３がそれぞれオンする。このため、保持容量４４の一端であるデータ線１４は電位Ｖiniに、保持容量４４の他端であるノードｈは電位Ｖrefに、それぞれ初期化される。

本実施形態において電位Ｖiniについては、（Ｖel−Ｖini）がトランジスター１２１の閾値電圧｜Ｖth｜よりも大きくなるように設定される。なお、トランジスター１２１はＰチャネル型であるので、ソースノードの電位を基準とした閾値電圧Ｖthは負である。そこで、高低関係の説明で混乱が生じるのを防ぐために、閾値電圧については、絶対値の｜Ｖth｜で表し、大小関係で規定することにする。
また、本実施形態において電位Ｖrefについては、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位に対して、後の書込期間においてノードｈの電位が上昇変化するような値に、例えば最低値Ｖminよりも低くなるように設定される。

＜補償期間＞
ｉ行目の走査期間では、次に第２期間として（ｃ）の補償期間となる。補償期間では初期化期間と比較して、走査信号Ｇwr(i)および制御信号Ｇcmp(i)がＬレベルとなる。一方、補償期間では、制御信号ＧrefがＨレベルに維持された状態で制御信号／ＧiniがＨレベルになる。
このため、図９に示されるように、レベルシフト回路４０においては、トランジスター４３がオンした状態でトランジスター４５がオフすることによって、ノードｈが電位Ｖrefに固定される。一方、ｉ行（３ｊ−２）列の画素回路１１０ではトランジスター１２２がオンすることによって、ゲートノードｇがデータ線１４に電気的に接続されるので、補償期間の開始当初においてゲートノードｇは電位Ｖiniとなる。

補償期間においてトランジスター１２３がオンするので、トランジスター１２１はダイオード接続となる。このため、トランジスター１２１にはドレイン電流が流れて、ゲートノードｇおよびデータ線１４を充電する。詳細には、電流が、給電線１１６→トランジスター１２１→トランジスター１２３→トランジスター１２２→（３ｊ−２）列目のデータ線１４という経路で流れる。このため、トランジスター１２１のオンによって互いに接続状態にあるデータ線１４およびゲートノードｇは、電位Ｖiniから上昇する。
ただし、上記経路に流れる電流は、ゲートノードｇが電位（Ｖel−｜Ｖth｜）に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線１４およびゲートノードｇは電位（Ｖel−｜Ｖth｜）で飽和する。したがって、保持容量１３２は、補償期間の終了に至るまでにトランジスター１２１の閾値電圧｜Ｖth｜を保持することになる。

＜書込期間＞
初期化期間の後、第３期間として（ｄ）の書込期間に至る。書込期間では、制御信号Ｇcmp(i)がＨレベルになるので、トランジスター１２１のダイオード接続が解除される一方、制御信号ＧrefがＬレベルになるので、トランジスター４３がオフになる。このため、（３ｊ−２）列目のデータ線１４からｉ行（３ｊ−２）列の画素回路１１０におけるゲートノードｇに至るまでの経路はフローティング状態になるものの、当該経路における電位は、保持容量５０、１３２によって（Ｖel−｜Ｖth｜）に維持される。

ｉ行目の書込期間において制御回路５は、ｊ番目のグループでいえば、データ信号Ｖd(j)を順番に、ｉ行（３ｊ−２）列、ｉ行（３ｊ−１）列、ｉ行（３ｊ）列の画素の階調レベルに応じた電位に切り替える。一方、制御回路５は、データ信号の電位の切り替えに合わせて制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)を順番に排他的にＨレベルとする。制御回路５は、図６では省略しているが、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)とは論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)についても出力している。これによって、デマルチプレクサ３０では、各グループにおいてトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番でオンする。

ここで、左端列のトランスミッションゲート３４が制御信号Ｓel(1)、／Ｓel(1)によってオンしたとき、図１０に示されるように、保持容量４４の他端であるノードｈは、初期化期間および補償期間において固定された電位Ｖrefから、データ信号Ｖd(j)の電位に、すなわちｉ行（３ｊ−２）列の画素の階調レベルに応じた電位に変化する。このときのノードｈの電位変化分をΔＶとして、変化後の電位を（Ｖref＋ΔＶ）として表すことにする。
一方、ゲートノードｇは、保持容量４４の一端にデータ線１４を介して接続されているので、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ1を乗じた値だけ、上昇方向にシフトした値（Ｖel−｜Ｖth｜＋ｋ1・ΔＶ）となる。このとき、トランジスター１２１の電圧Ｖgsは、閾値電圧｜Ｖth｜からゲートノードｇの電位上昇したシフト分だけ減じた値（｜Ｖth｜−ｋ1・ΔＶ）となる。
なお、容量比ｋ1は、Ｃrf1/（Ｃdt＋Ｃrf1）である。厳密にいえば、保持容量１３２の容量Ｃpixも考慮しなければならないが、容量Ｃpixは、容量Ｃrf1、Ｃdtに比較して十分に小さくなるように設定しているので、無視している。

図１１は、書込期間におけるデータ信号の電位とゲートノードｇの電位との関係を示す図である。制御回路５から供給されるデータ信号は、上述したように画素の階調レベルに応じて最小値Ｖminから最大値Ｖmaxまでの電位範囲を取り得る。本実施形態では、当該データ信号が直接ゲートノードｇに書き込まれるのではなく、図に示されるようにレベルシフトされて、ゲートノードｇに書き込まれる。
このとき、ゲートノードｇの電位範囲ΔＶgateは、データ信号の電位範囲ΔＶdata（＝Ｖmax−Ｖmin）に容量比ｋ1を乗じた値に圧縮される。例えば、Ｃrf1：Ｃdt＝１：９となるように保持容量４４、５０の容量を設定したとき、ゲートノードｇの電位範囲ΔＶgateをデータ信号の電位範囲ΔＶdataの１／１０に圧縮することができる。
また、ゲートノードｇの電位範囲ΔＶgateを、データ信号の電位範囲ΔＶdataに対してどの方向にどれだけシフトさせるかについては、電位Ｖp（＝Ｖel−｜Ｖth｜）、Ｖrefで定めることができる。これは、データ信号の電位範囲ΔＶdataが、電位Ｖrefを基準にして容量比ｋ1で圧縮されるとともに、その圧縮範囲が電位Ｖpを基準にシフトされたものが、ゲートノードｇの電位範囲ΔＶgateとなるためである。

このようにｉ行目の書込期間において、ｉ行目の画素回路１１０のゲートノードｇには、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ1を応じた分だけシフトした電位（Ｖel−｜Ｖth｜＋ｋ1・ΔＶ）が書き込まれる。
やがて走査信号Ｇwr(i)がＨレベルになり、トランジスター１２２がオフする。これによって書込期間が終了して、ゲートノードｇの電位は、シフトされた値に確定する。

＜発光期間＞
ｉ行目の書込期間の終了した後、１水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬレベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする。ゲート・ソース間の電圧Ｖgsは、（｜Ｖth｜−ｋ1・ΔＶ）であるから、ＯＬＥＤ１３０には、先の図７に示したように、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。
このような動作は、ｉ行目の走査期間において、（３ｊ−２）列目の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。

＜第１実施形態の効果＞
電気光学装置をシリコン集積回路上に設け、画素回路を微細化する場合、画素回路１１０内に設けられる保持容量１３２の容量Ｃpixを大きくすることはできない。特に、本実施形態は、書込期間において、ゲートノードｇの電位を、保持容量５０の容量Ｃdtおよび保持容量４４の容量Ｃrf1に基づいて決定する。そして、続く発光期間において、ゲートノードｇの電位を、保持容量１３２によって維持する。つまり、保持容量１３２は、ゲートノードｇの電位を維持するためのものに過ぎないため、保持容量１３２の容量Ｃpixは小さくなるように設定される。
しかし、保持容量１３２からＮウェル１６０へと流れるリーク電流が大きな場合、保持容量１３２は、ゲートノードｇの電位を維持できず、ＯＬＥＤ１３０には、階調レベルに応じた正確な大きさの電流が供給されないことになる。特に本実施形態のように、保持容量１３２の容量Ｃpixが小さな場合、リーク電流の、ゲートノードｇの電位に対して及ぼす影響は大きい。そして、このリーク電流の大きさは、Ｐ型拡散層Ｐ２とＮウェル１６０との接触面積に応じた値となる。
本実施形態では、共通拡散層であるＰ型拡散層Ｐ２を備えることで、リーク電流が大きくなることを防止し、トランジスター１２１がＯＬＥＤ１３０に対して階調レベルに応じた正確な大きさの電流を供給することを可能とする。

ここで、本実施形態に係る画素回路１１０の構成が、リーク電流の大きさを低減させる効果を有することを説明するために、対比例に係る画素回路１１０ａの構成について説明する。
図１２は、対比例に係る画素回路１１０ａの構成を示す平面図であり、図１３は、図１２におけるＦ−ｆ線で破断した部分断面図である。図１２に示されるように、画素回路１１０ａは、トランジスター１２２のソースまたはドレインのうち一方をＰ型拡散層Ｐ２ａによって形成し、トランジスター１２３のソースまたはドレインのうち一方をＰ型拡散層Ｐ２ｂによって形成する。この場合、保持容量１３２が保持する電荷は、中継ノードＮ２ａを介して、Ｐ型拡散層Ｐ２ａおよびＰ型拡散層Ｐ２ｂの両方からリークする。

これに対して、本実施形態では、トランジスター１２２のソースまたはドレインのうち一方と、トランジスター１２３のソースまたはドレインのうち一方とが、共通の拡散層であるＰ型拡散層Ｐ２によって形成される。すなわち、本実施形態に係るＰ型拡散層Ｐ２とＮウェル１６０との接触面積は、対比例におけるＰ型拡散層Ｐ２ａおよびＮウェル１６０の接触面積とＰ型拡散層Ｐ２ｂおよびＮウェル１６０の接触面積との和と比較して、約半分となる。従って、本実施形態に係る画素回路１１０において生じるリーク電流は、対比例に係る画素回路１１０ａにおいて生じるリーク電流の約半分の大きさに抑えることができる。
このように、本実施形態に係る画素回路１１０は、保持容量１３２からＮウェル１６０へと流れるリーク電流を小さくすることができるため、リーク電流に起因した表示品質の低下を最小限に留めることが可能となる。

なお、本実施形態では、トランジスター１２２のソースまたはドレインのうち一方と、トランジスター１２３のソースまたはドレインのうち一方とが、共通のＰ型拡散層Ｐ２によって形成されるため、画素回路１１０の微細化が可能となる。

また、本実施形態では、Ｐ型拡散層Ｐ２、ゲートノードＧ１、および接続配線が、中心線Ｍidと交差するような位置に設けられる。これにより、Ｐ型拡散層Ｐ２、ゲートノードＧ１、および接続配線と、走査線１２および信号線１４３との間隔を大きくし、これらの間に容量が寄生することを防止することができる。
すなわち、本実施形態は、走査線１２および信号線１４３に生ずる電位変動が、ゲートノードｇの電位に及ぼす影響を最小化することができ、ＯＬＥＤ１３０に供給する電流を精度良く制御することができる。

また、本実施形態によれば、ゲートノードｇにおける電位範囲ΔＶgateは、データ信号の電位範囲ΔＶdataに対し狭められるので、データ信号を細かい精度で刻まなくても、階調レベルを反映した電圧を、トランジスター１２１のゲート・ソース間に印加することができる。このため、微細な画素回路１１０においてトランジスター１２１のゲート・ソース間の電圧Ｖgsの変化に対しＯＬＥＤ１３０に流れる微小電流が相対的に大きく変化する場合であっても、ＯＬＥＤ１３０に供給する電流を精度良く制御することが可能になる。

また、図３において破線で示されるようにデータ線１４と画素回路１１０におけるゲートノードｇとの間には容量Ｃprsが実際には寄生する。このため、データ線１４の電位変化幅が大きいと、当該容量Ｃprsを介してゲートノードｇに伝播し、いわゆるクロストークやムラなどが発生して表示品位を低下させてしまう。当該容量Ｃprsの影響は、画素回路１１０が微細化されたときに顕著に現れる。
これに対して、本実施形態においては、データ線１４の電位変化範囲についても、データ信号の電位範囲ΔＶdataに対し狭められるので、容量Ｃprsを介した影響を抑えることができる。

本実施形態によれば、トランジスター１２５をオンさせる期間、すなわちＯＬＥＤ１３０のリセット期間として、走査期間よりも長い期間、例えば２水平走査期間を確保することができるので、発光期間においてＯＬＥＤ１３０の寄生容量に保持された電圧を十分に初期化することができる。

また、本実施形態によれば、トランジスター１２１によってＯＬＥＤ１３０に供給される電流Ｉdsは、閾値電圧の影響が相殺される。このため、本実施形態によれば、トランジスター１２１の閾値電圧が画素回路１１０毎にばらついても、そのばらつきが補償されて、階調レベルに応じた電流がＯＬＥＤ１３０に供給されるので、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。

この相殺について図１４を参照して説明する。この図に示されるように、トランジスター１２１は、ＯＬＥＤ１３０に供給する微小電流を制御するために、弱反転領域（サブスレッショルド領域）で動作する。
図において、Ａは閾値電圧｜Ｖth｜が大きいトランジスターを、Ｂは閾値電圧｜Ｖth｜が小さいトランジスターを、それぞれ示している。なお、図１４において、ゲート・ソース間の電圧Ｖgsは、実線で示される特性と電位Ｖelとの差である。また、図１４において、縦スケールの電流は、ソースからドレインに向かう方向を正（上）とした対数で示されている。
補償期間においてゲートノードｇは、電位Ｖiniから電位（Ｖel−｜Ｖth｜）となる。このため、閾値電圧｜Ｖth｜が大きいトランジスターＡは、動作点がＳからＡａに移動する一方、閾値電圧｜Ｖth｜が小さいトランジスターＢは、動作点がＳからＢａに移動する。
次に、２つのトランジスターが属する画素回路１１０へのデータ信号の電位が同じ場合、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Ａａ、Ｂａからの電位シフト量は、ともに同じｋ1・ΔＶである。このため、トランジスターＡについては動作点がＡａからＡｂに移動し、トランジスターＢについては動作点がＢａからＢｂに移動するが、電位シフト後の動作点における電流は、トランジスターＡ、Ｂともに、ほぼ同じＩdsで揃うことになる。

＜第２実施形態＞
第１実施形態においては、各列の保持容量４４の他端、すなわちノードｈに、デマルチプレクサ３０によってデータ信号を直接供給する構成とした。このため、各行の走査期間においては、制御回路５からデータ信号が供給される期間イコール書込期間となるので、時間的な制約が大きい。
そこで次に、このような時間的な制約を緩和することができる第２実施形態について説明する。なお、以下においては説明の重複を避けるために、第１実施形態との相違する部分を中心に説明することにする。

図１５は、第２実施形態に係る電気光学装置１０の構成を示す図である。
この図に示した第２実施形態が図２に示した第１実施形態と相違する点は、主としてレベルシフト回路４０の各列において保持容量４１およびトランスミッションゲート４２が設けられている点にある。

詳細には、各列においてトランスミッションゲート４２は、トランスミッションゲート３４の出力端と保持容量４４の他端との間に、電気的に介挿されている。すなわち、トランスミッションゲート４２の入力端がトランスミッションゲート３４の出力端に接続され、トランスミッションゲート４２の出力端が保持容量４４の他端に接続されている。このため、トランスミッションゲート４２が第１スイッチとして機能する。
なお、各列のトランスミッションゲート４２は、制御回路５から供給される制御信号ＧcplがＨレベルであるとき（制御信号／ＧcplがＬレベルであるとき）に一斉にオンする。
一方、デマルチプレクサ３０におけるトランスミッションゲート３４が第２スイッチとして機能する。

また、各列において保持容量４１の一端は、トランスミッションゲート３４の出力端（トランスミッションゲート４２の入力端）に接続され、保持容量４１の他端は、固定電位、例えば電位Ｖssに共通に接地されている。図１５では省略しているが、保持容量４１の容量をＣrf2とする。なお、電位Ｖssは、論理信号である走査信号や制御信号のＬレベルに相当する。

＜第２実施形態の動作＞
図１６を参照して第２実施形態に係る電気光学装置１０の動作について説明する。図１６は、第２実施形態における動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される点については、第１実施形態と同様である。また、第２実施形態ではｉ行目の走査期間が、（ｂ）で示される初期化期間と（ｃ）で示される補償期間と（ｄ）で示される書込期間との順となっている点についても、第１実施形態と同様である。なお、第２実施形態において（ｄ）の書込期間は、制御信号ＧcplがＬからＨレベルになるとき（制御信号／ＧcplがＬレベルになったとき）から走査信号がＬからＨレベルになるときまでの期間である。
第２実施形態においても、第１実施形態と同様に、時間の順でいえば（発光期間）→初期化期間→補償期間→書込期間→（発光期間）というサイクルの繰り返しとなる。ただし、第２実施形態では、第１実施形態と比較して、データ信号の供給期間イコール書込期間ではなく、データ信号の供給が書込期間よりも先行している点において相違している。詳細には、第２実施形態では、（ａ）の初期化期間と（ｂ）の補償期間とにわたって、データ信号が供給され得る点において第１実施形態と相違している。

＜発光期間＞
第２実施形態では、図１６に示されるように、ｉ行目の発光期間では走査信号Ｇwr(i)がＨレベルであり、また、制御信号Ｇel(i)がＬレベルであり、制御信号Ｇcmp(i)、Ｇorst(i)がＨレベルである。
このため、図１７に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフするので、当該画素回路１１０における動作は基本的に第１実施形態と同様となる。すなわち、トランジスター１２１は、ゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に供給することになる。

＜初期化期間＞
ｉ行目の走査期間に至って、まず（ｂ）の初期化期間が開始する。
第２実施形態において初期化期間では、発光期間と比較して、制御信号Ｇel(i)がＨレベルに、制御信号Ｇorst(i)がＬレベルに、それぞれ変化する。
このため、図１８に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはトランジスター１２４がオフし、トランジスター１２５がオンする。これによってＯＬＥＤ１３０に供給される電流の経路が遮断されるとともに、トランジスター１２４のオンによってＯＬＥＤ１３０のアノードが電位Ｖorstにリセットされるので、当該画素回路１１０における動作は基本的に第１実施形態と同様となる。

一方、第２実施形態において初期化期間では、制御信号／ＧiniがＬレベルになり、制御信号ＧrefがＨレベルになるとともに、制御信号ＧcplがＬレベルになる。このため、レベルシフト回路４０においては、図１８に示されるようにトランジスター４５、４３がそれぞれオンするとともに、トランスミッションゲート４２がオフする。したがって、保持容量４４の一端であるデータ線１４は電位Ｖiniに、保持容量４４の他端であるノードｈは電位Ｖrefに、それぞれ初期化される。
第２実施形態では電位Ｖrefについては、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位に対して、第１実施形態と同様に、後の書込期間においてノードｈの電位が上昇変化するような値に設定される。

上述したように、第２実施形態において制御回路５は、初期化期間および補償期間にわたってデータ信号を供給する。すなわち、制御回路５は、ｊ番目のグループでいえば、データ信号Ｖd(j)を順番に、ｉ行（３ｊ−２）列、ｉ行（３ｊ−１）列、ｉ行（３ｊ）列の画素の階調レベルに応じた電位に切り替える一方、データ信号の電位の切り替えに合わせて制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)を順番に排他的にＨレベルとする。これによって、デマルチプレクサ３０では、各グループにおいてトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番でオンする。
ここで、初期化期間において、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)によってオンする場合、図１８に示されるように、データ信号Ｖd(j)が保持容量４１の一端に供給されるので、当該データ信号は、保持容量４１によって保持される。

＜補償期間＞
ｉ行目の走査期間においては、次に（ｃ）の補償期間となる。第２実施形態において補償期間では、初期化期間と比較して、走査信号Ｇwr(i)がＬレベルに、制御信号Ｇcmp(i)がＬレベルに、それぞれ変化する。
このため、図１９に示されるように、ｉ行（３ｊ−２）列の画素回路１１０ではトランジスター１２２がオンして、ゲートノードｇがデータ線１４に電気的に接続される一方、トランジスター１２３のオンによって、トランジスター１２１がダイオード接続となる。
したがって、電流が、給電線１１６→トランジスター１２１→トランジスター１２３→トランジスター１２２→（３ｊ−２）列目のデータ線１４という経路で流れるので、ゲートノードｇは、電位Ｖiniから上昇し、やがて（Ｖel−｜Ｖth｜）に飽和する。したがって、第２実施形態においても、保持容量１３２は、補償期間の終了に至るまでにトランジスター１２１の閾値電圧｜Ｖth｜を保持することになる。

第２実施形態において、補償期間では、制御信号ＧrefがＨレベルを維持した状態で制御信号／ＧiniがＨレベルになるので、レベルシフト回路４０においてノードｈは電位Ｖrefに固定される。
また、補償期間において、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)によってオンする場合、図１９に示されるように、データ信号Ｖd(j)が保持容量４１によって保持される。

なお、すでに初期化期間において、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)によってオンした場合には、補償期間において、当該トランスミッションゲート３４はオンすることはないが、保持容量４１にデータ信号Ｖd(j)が保持されている点において変わりはない。
また、補償期間が終了すると、制御信号Ｇcmp(i)がＨレベルになるので、トランジスター１２１のダイオード接続が解除される。

第２実施形態においては、補償期間が終了してから次の書込期間が開始するまでの間において制御信号ＧrefがＬレベルになるので、トランジスター４３がオフになる。このため、（３ｊ−２）列目のデータ線１４からｉ行（３ｊ−２）列の画素回路１１０におけるゲートノードｇに至るまでの経路は、フローティング状態になるものの、当該経路の電位は、保持容量５０、１３２によって（Ｖel−｜Ｖth｜）に維持される。

＜書込期間＞
第２実施形態において書込期間では、制御信号ＧcplがＨレベルとなる（制御信号／ＧcplがＬレベルとなる）。このため、図２０に示されるように、レベルシフト回路４０においてトランスミッションゲート４２がオンするので、保持容量４１に保持されたデータ信号が保持容量４４の他端であるノードｈに供給される。このため、ノードｈは、補償期間における電位Ｖrefからシフトする。すなわち、ノードｈは電位（Ｖref＋ΔＶ）に変化する。

一方、ゲートノードｇは、保持容量４４の一端にデータ線１４を介して接続されているので、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ2を乗じた値だけ上昇する方向にシフトした値となる。すなわち、ゲートノードｇの電位は、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ2を乗じた値だけ、上昇方向にシフトした値（Ｖel−｜Ｖth｜＋ｋ2・ΔＶ）となる。
なお、第２実施形態において、容量比ｋ2は、Ｃdt、Ｃrf1、Ｃrf2の容量比である。上述したように、保持容量１３２の容量Ｃpixについては無視している。
また、このとき、トランジスター１２１の電圧Ｖgsは、閾値電圧｜Ｖth｜からゲートノードｇの電位上昇したシフト分だけ減じた値（｜Ｖth｜−ｋ2・ΔＶ）となる。

＜発光期間＞
第２実施形態では、ｉ行目の書込期間の終了した後、１水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬレベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする。
ゲート・ソース間の電圧Ｖgsは（｜Ｖth｜−ｋ2・ΔＶ）であり、トランジスター１２１の閾値電圧からデータ信号の電位によってレベルシフトした値である。このため、ＯＬＥＤ１３０には、先の図１７に示したように、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。
このような動作は、ｉ行目の走査期間において、（３ｊ−２）列目の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。

＜第２実施形態の効果＞
第２実施形態によれば、第１実施形態と同様に、微細な画素回路１１０においてトランジスター１２１のゲート・ソース間の電圧Ｖgsの変化に対しＯＬＥＤ１３０に流れる微小電流が相対的に大きく変化する場合であっても、ＯＬＥＤ１３０に供給する電流を精度良く制御することが可能になる。
第２実施形態によれば、第１実施形態と同様に、発光期間においてＯＬＥＤ１３０の寄生容量に保持された電圧を十分に初期化することができるほか、トランジスター１２１の閾値電圧が画素回路１１０毎にばらついても、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。

第２実施形態によれば、制御回路５からデマルチプレクサ３０を介して供給されるデータ信号を、保持容量４１に保持させる動作が、初期化期間から補償期間までにわたって実行される。このため、１水平走査期間に実行すべき動作について時間的な制約を緩和することができる。
例えば、補償期間においてゲート・ソース間電圧Ｖgsが閾値電圧に近づくにつれ、トランジスター１２１に流れる電流が低下するので、ゲートノードｇを電位（Ｖel−｜Ｖth｜）に収束するまで時間を要するが、第２実施形態では、第１実施形態と比較して図１６に示されるように補償期間を長く確保することができる。このため、第２実施形態によれば、第１実施形態と比較して、トランジスター１２１の閾値電圧のばらつきを、精度良く補償することができる。
また、データ信号の供給動作についても低速化することができる。

＜応用・変形例＞
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

＜制御回路＞
上述した実施形態において、データ信号を供給する制御回路５については電気光学装置１０とは別体としたが、制御回路５についても、走査線駆動回路２０やデマルチプレクサ３０、レベルシフト回路４０とともに、シリコン基板に集積化しても良い。

＜デマルチプレクサ＞
上述した実施形態および変形例では、データ線１４を３列毎にグループ化するとともに、各グループにおいてデータ線１４を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「２」であっても良いし、「４」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサ３０を用いないで各列のデータ線１４にデータ信号を一斉に線順次で供給する構成でも良い。

＜トランジスターのチャネル型＞
上述した実施形態および変形例では、画素回路１１０におけるトランジスター１２１〜１２５をＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型およびＮチャネル型を適宜組み合わせても良い。

＜保持容量＞
上述した実施形態および変形例は、保持容量４４の他端にデータ信号Ｖd(j)を供給することで、保持容量４４を介して、データ線１４およびゲートノードｇの電位を設定するものであったが、本発明はこのような形態に限定されるものではなく、データ線１４の端部に直接データ信号Ｖd(j)を供給することで、ゲートノードｇの電位を設定するものであっても良い。この場合、電気光学装置１０は、保持容量４４（および保持容量４１）を備えないものであっても良い。

＜画素回路＞
上述した実施形態および変形例は、第１間隔Δｙ_１と第２間隔Δｙ_２とが等しくなるように、Ｐ型拡散層Ｐ２、ゲートノードＧ１、および接続配線が配置されるものであったが、本発明はこのような形態に限定されるものではなく、第１間隔Δｙ_１と第２間隔Δｙ_２との差分値｜Δｙ_１−Δｙ_２｜が、所定の誤差よりも小さくなるように、Ｐ型拡散層Ｐ２、ゲートノードＧ１、および接続配線を設けるものであっても良い。
第１間隔Δｙ_１と第２間隔Δｙ_２とが異なる値となる場合であっても、差分値｜Δｙ_１−Δｙ_２｜が、所定の誤差よりも小さい場合には、Ｐ型拡散層Ｐ２、ゲートノードＧ１、および接続配線が、走査線１２および信号線１４３からほぼ等距離に配置される。すなわち、この場合、Ｐ型拡散層Ｐ２、ゲートノードＧ１、および接続配線と、走査線１２および信号線１４３との間隔を大きくすることができるため、走査線１２および信号線１４３に生ずる電位変動が、ゲートノードｇの電位に及ぼす影響を小さくすることができる。

＜その他＞
実施形態等では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するものであれば良い。

＜電子機器＞
次に、実施形態等や応用例に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。

図２１は、ヘッドマウント・ディスプレイの外観を示す図であり、図２２は、その光学的な構成を示す図である。
まず、図２１に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図２２に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図２２において左側となるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右側となるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。

この構成において、ヘッドマウント・ディスプレイ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌに表示させ、右眼用画像を電気光学装置１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。

なお、電気光学装置１０については、ヘッドマウント・ディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。

１０…電気光学装置、１２…走査線、１４…データ線、１６…電位線、２０…走査線駆動回路、３０…デマルチプレクサ、４０…レベルシフト回路、４１、４４、５０…保持容量、１００…表示部、１１０…画素回路、１１６…給電線、１１８…共通電極、１２１〜１２５…トランジスター、１３０…ＯＬＥＤ、１３２…保持容量、１６０…Ｎウェル、３００…ヘッドマウント・ディスプレイ、Ｐ２…Ｐ型拡散層、Ｎ２…中継ノード。

Claims (17)

1. 半導体基板に形成された電気光学装置であって、
   ゲートおよびソース間の電圧に応じた電流を流す第１トランジスターと、
   データ線と、
   前記第１トランジスターのゲートと前記データ線との間の導通及び非導通を切り替える第２トランジスターと、
   前記第１トランジスターのゲートと前記第１トランジスターのドレインとの間の導通及び非導通を切り替える第３トランジスターと、
   前記電流の大きさに応じた輝度で発光する発光素子と、
   を備え、
   前記第２トランジスターのソースまたはドレインの一方と、前記第３トランジスターのソースまたはドレインの一方とは、共通の拡散層により形成される、
   ことを特徴とする電気光学装置。
2. 第１の方向に延在する走査線と、
   前記第１の方向に延在する第１信号線と、
   を更に備え、
   前記第３トランジスターは、前記第１信号線の電位に応じてオンし、
   前記第２トランジスターは、前記走査線の電位に応じてオンし、
   前記共通の拡散層と前記第１トランジスターのゲートとの間を接続する接続配線は、前記走査線と前記第１信号線との間に設けられる
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記走査線および前記第１信号線からの距離が等しい直線を中心線としたとき、
   前記半導体基板に垂直な方向から見て、前記接続配線は、前記中心線上に配線される
   ことを特徴とする請求項２に記載の電気光学装置。
4. 前記共通の拡散層の少なくとも一部は、前記走査線および前記第１信号線の間に設けられ、前記半導体基板に垂直な方向から見て前記中心線上に配置される
   ことを特徴とする請求項３に記載の電気光学装置。
5. 前記第１トランジスターのゲートの少なくとも一部は、前記走査線および前記第１信号線の間に設けられ、前記半導体基板に垂直な方向から見て前記中心線上に配置される
   ことを特徴とする請求項３又は請求項４に記載の電気光学装置。
6. 前記接続配線の前記走査線からの距離は、前記接続配線の前記第１信号線からの距離と等しい
   ことを特徴とする請求項２乃至５のうちいずれか１項に記載の電気光学装置。
7. 前記接続配線及び前記第１トランジスターのゲート並びに前記共通の拡散層と、前記第１信号線との間隔の最小値を、第１間隔とし、
   前記接続配線及び前記第１トランジスターのゲート並びに前記共通の拡散層と、前記走査線との間隔の最小値を、第２間隔としたとき、
   前記第１間隔と前記第２間隔とが等しい
   ことを特徴とする請求項２乃至６のうちいずれか１項に記載の電気光学装置。
8. 半導体基板に形成された画素回路であって、
   ゲートおよびソース間の電圧に応じた電流を流す駆動トランジスターと、
   データ線と前記駆動トランジスターのゲートとの間の導通及び非導通を切り替える書込トランジスターと、
   前記駆動トランジスターのゲートと前記駆動トランジスターのドレインとの間の導通及び非導通を切り替える閾値補償トランジスターと、
   前記電流の大きさに応じた輝度で発光する発光素子と、
   を備え、
   前記書込トランジスターのソースまたはドレインの一方と、前記閾値補償トランジスターのソースまたはドレインの一方とは、共通の拡散層により形成される、
   ことを特徴とする画素回路。
9. 一端が前記駆動トランジスターのゲートに接続され、前記駆動トランジスターのゲートおよびソース間の電圧を保持する第１保持容量を更に備える
   ことを特徴とする請求項８に記載の画素回路。
10. 所定電位が供給される電位線と前記発光素子との間の導通及び非導通を切り替える初期化トランジスターを更に備える
    ことを特徴とする請求項８または９に記載の画素回路。
11. 前記駆動トランジスターと前記発光素子との間の導通及び非導通を切り替える発光制御トランジスターを更に備える
    ことを特徴とする請求項８乃至１０のうちいずれか１項に記載の画素回路。
12. 第１の方向に延在する複数の走査線と、
    第２の方向に延在する複数のデータ線と、
    前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路とが、
    前記半導体基板に形成され、
    前記複数の画素回路の各々は、
    請求項８乃至１１のうちいずれか１項に記載の画素回路である
    ことを特徴とする電気光学装置。
13. 前記電気光学装置は、
    前記第１の方向に延在する複数の信号線を更に備え、
    前記閾値補償トランジスターは、前記複数の信号線のうち第１信号線の電位に応じてオンし、
    前記書込トランジスターは、前記複数の走査線のうち第１走査線の電位に応じてオンし、
    前記第１走査線および前記第１信号線からの距離が等しい直線を中心線としたとき、
    前記共通の拡散層と前記駆動トランジスターのゲートとの間を接続する接続配線は、
    前記第１走査線および前記第１信号線の間に設けられ、前記半導体基板に垂直な方向から見て前記中心線上に配線される
    ことを特徴とする請求項１２に記載の電気光学装置。
14. 前記共通の拡散層および前記駆動トランジスターのゲートの各々は、
    前記第１走査線および前記第１信号線の間に設けられ、前記半導体基板に垂直な方向から見て前記中心線上に設けられる
    ことを特徴とする請求項１３に記載の電気光学装置。
15. 前記接続配線、前記駆動トランジスターのゲート、及び前記共通の拡散層と、前記第１信号線との間隔の最小値を、第１間隔とし、
    前記接続配線、前記駆動トランジスターのゲート、及び前記共通の拡散層と、前記走査線との間隔の最小値を、第２間隔としたとき、
    前記第１間隔と前記第２間隔とが等しい
    ことを特徴とする、請求項１４に記載の電気光学装置。
16. 一端が前記データ線に接続され、前記データ線の電位を保持する第２保持容量と、
    一端が前記データ線に接続され、他端に前記発光素子の輝度を規定する電位のデータ信号が供給される第３保持容量とを、更に備える
    ことを特徴とする請求項１２乃至１５のうちいずれか１項に記載の電気光学装置。
17. 請求項１２乃至１６のいずれかに記載の電気光学装置を備える
    ことを特徴とする電子機器。