JP6141590B2 - 電気光学装置および電子機器 - Google Patents

Description

本発明は、例えば画素回路が微細化したときに有効な電気光学装置および電子機器に関する。

近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、走査線とデータ線との交差に対応して、上記発光素子やトランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。このような構成において、画素の階調レベルに応じた電位のデータ信号が当該トランジスターのゲートに印加されると、当該トランジスターは、ゲート・ソース間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。このとき、トランジスターの閾値電圧などの特性が画素回路毎にばらついていると、表示画面の一様性を損なうような表示ムラが発生する。このため、トランジスターの特性を補償する技術が提案されている（例えば特許文献１参照）。
また、電気光学装置に対して、表示サイズの小型化や表示の高精細化が要求されることが多い。表示サイズの小型化と表示の高精細化とを両立するためには、画素回路を微細化する必要があるので、電気光学装置を例えばシリコン集積回路に設ける技術も提案されている（例えば特許文献２参照）。

特開２００７−３１６４６２号公報 特開２００９−２８８４３５号公報

ところで、画素回路を微細化したとき、発光素子への供給電流を微小領域で制御する必要がある。発光素子に供給される電流は、トランジスターのゲート・ソース間の電圧によって制御されるが、微小領域では、ゲート・ソース間の電圧のわずかな変化に対して、発光素子に供給される電流が大きく変化してしまう。
一方、データ信号を出力する回路は、データ線を短時間で充電するために、その駆動能力が高められている。このように高い駆動能力を有する回路において、非常に細かい精度でデータ信号を出力させることは困難である。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、細かい精度のデータ信号を必要としない一方で、トランジスターの特性を補償しつつ、発光素子に供給する電流を精度良く供給することが可能な電気光学装置および電子機器を提供することにある。

上記目的を達成するために本発明に係る電気光学装置にあっては、複数の走査線と、複数のデータ線と、前記複数の走査線うち１の走査線と前記複数のデータ線のうち１のデータ線との交差に対応して設けられた画素回路と、前記画素回路を駆動する駆動回路と、を有し、前記画素回路は、第１トランジスターと、発光素子と、前記データ線と前記第１トランジスターのゲートとの間に接続され、オンまたはオフする第２トランジスターと、前記第１トランジスターにおけるゲートとドレインとの間に接続され、オンまたはオフする第３トランジスターと、を含み、前記第１トランジスターと前記発光素子とは、高位側の電源と低位側の電源との間で直列に接続され、前記駆動回路は、一端が前記１のデータ線に接続された第１保持容量と、前記１のデータ線の電位を保持する第２保持容量と、を含み、前記駆動回路は、第１期間に、前記データ線と初期電位を給電する第１給電線とを電気的に接続し、前記第１保持容量の他端と所定電位を給電する第２給電線とを電気的に接続し、前記第１期間の後の第２期間内に、前記データ線と前記第１給電線とを電気的に非接続とし、前記第１保持容量の他端と第２給電線との接続を維持した状態で前記第２トランジスターおよび前記第３トランジスターをオンさせ、前記第２期間の後の第３期間に、前記第１保持容量の他端と第２給電線とを電気的に非接続として、データ信号を前記第１持容量の他端に供給し、前記第３期間の後に、前記第２トランジスターをオフさせることを特徴とする。
本発明によれば、第１期間に、データ線、第１保持容量および第２保持容量が初期化される。第２期間に、第２トランジスターおよび第３トランジスターがそれぞれオンしたとき、データ線および第１トランジスターのゲートは、当該第１トランジスターの閾値電圧に対応した電位となる。第３期間において、第２トランジスターをオンさせた状態で、輝度に応じた電位の信号が第１保持容量の他端に供給されたとき、データ線および第１トランジスターのゲートは、閾値電圧に応じた電位から、当該第１保持容量の他端における電位変動を容量比で分圧した分だけシフトする。このため、第１トランジスターのゲートにおける電位範囲は、第１保持容量の他端における電位範囲に対し狭められる。したがって、本発明によれば、細かい精度のデータ信号を必要としない一方で、トランジスターの特性を補償しつつ、発光素子に供給する電流を精度良く供給することができる。

本発明において、前記駆動回路は、第３保持容量を有し、前記駆動回路は、前記第３期間よりも前に供給された、階調レベルに応じた信号を前記第３保持容量に保持し、前記第３期間に、前記第３保持容量に保持された電位を、前記データ信号として前記第１保持容量の他端に供給する構成が好ましい。
この構成において、制御回路をさらに備え、前記駆動回路は、第１スイッチおよび第２スイッチを有し、前記第１スイッチの入力端は、前記第３保持容量の一端と前記第２スイッチの出力端に接続され、前記第１スイッチの出力端は、前記第１保持容量の他端に接続され、前記制御回路は、前記第３期間よりも前に、階調レベルに応じた信号が前記第２スイッチの入力端に供給された状態で、前記第１スイッチをオフさせ、前記第２スイッチをオンさせ、前記第３期間において、前記第２スイッチをオフとした状態で、前記第１スイッチをオンさせる態様が良い。
この態様において、前記制御回路は、少なくとも前記第１期間または前記第２期間の少なくとも一部において、階調レベルに応じた信号が前記第２スイッチの入力端に供給された状態で、第１スイッチをオフさせ、前記第２スイッチをオンさせても良い。
また、このような態様において、前記複数のデータ線は２本以上のデータ線毎にグループ化され、一のグループに属する２本以上のデータ線に対応した前記第２スイッチの入力端は共通接続され、前記制御回路は、前記一のグループに属する複数の第２スイッチを、前記信号の供給に合わせて所定の順番でオンさせても良い。

本発明において、前記画素回路は、前記発光素子における２端子のうち、前記第１トランジスター側の端子と、所定のリセット電位を給電する第３給電線との間でオンまたはオフする第４トランジスターを有する構成としても良い。この構成によれば、発光素子に寄生する容量の保持電圧の影響を抑えることができる。
この構成において、前記第３給電線は、前記１のデータ線に沿って設けられている態様としても良い。
この態様において、前記第２保持容量の一端は前記１のデータ線に接続され、前記第２保持容量の他端は前記第３給電線に接続された構成にすると、例えばデータ線と第３給電線とで絶縁層を挟持することによって第２保持容量を構成すると、当該第２保持容量として比較的大きな容量を小スペースで形成することができる。
前記駆動回路は、前記第３期間内に、前記第３トランジスターをオフさせる構成としても良い。
また、前記画素回路は、前記第１トランジスターによって前記発光素子に供給される電流経路に設けられ、オンまたはオフする第５トランジスターを有し、前記駆動回路は、前記第４トランジスターをオフさせて、前記第５トランジスターをオンさせても良い。これにより、発光素子に寄生する容量をリセットしている期間と、発光素子に電流を供給して発光させる期間とを排他的とすることができる。
前記第１保持容量の容量は、前記第２保持容量の容量よりも小さいことが好ましい。
前記画素回路は、前記第１トランジスターのゲート・ソース間の電圧を保持する第４保持容量を含んでも良い。この第４保持容量については、当該第１トランジスターの寄生容量でも良いし、別途設けた容量素子でも良い。
本発明の別の態様に係る電気光学装置にあっては、走査線と、データ線と、前記走査線と前記データ線との交差に対応して設けられた画素回路と、前記画素回路を駆動する駆動回路と、を有し、前記画素回路は、第１トランジスターと、発光素子と、前記データ線と前記第１トランジスターのゲートとの間に接続され、オンまたはオフする第２トランジスターと、前記第１トランジスターにおけるゲートとドレインとの間に接続され、オンまたはオフする第３トランジスターと、を含み、前記第１トランジスターと前記発光素子とは、高位側の電源と低位側の電源との間で直列に接続され、前記駆動回路は、一端に前記データ線に接続され、他端にデータ信号が供給される第１保持容量と、前記データ線の電位を保持する第２保持容量と、を含み、前記第１保持容量の容量は、前記第２保持容量の容量よりも小さいことを特徴とする電気光学装置。
前記第１トランジスターのゲートの電位範囲は、前記データ信号の電位範囲よりも狭いことが好ましい。
前記駆動回路は、第３保持容量と、第１スイッチと、階調レベルに応じた信号が入力される第２スイッチと、をさらに有し、前記第１スイッチの入力端は、前記第３保持容量の一端と前記第２スイッチの出力端に接続され、前記第１スイッチの出力端は、前記第１保持容量の他端に接続される構成としても良い。
前記画素回路は、前記発光素子における２端子のうち、前記第１トランジスター側の端子と、所定のリセット電位を給電する第３給電線との間でオンまたはオフする第４トランジスターを有しても良い。
前記第３給電線は、前記データ線に沿って設けられても良い。
前記第２保持容量の一端は前記データ線に接続され、前記第２保持容量の他端は前記第３給電線に接続されても良い。
なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置が挙げられる。

本発明の第１実施形態に係る電気光学装置の構成を示す斜視図である。 同電気光学装置の構成を示す図である。 同電気光学装置における画素回路を示す図である。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置におけるデータ信号の振幅圧縮を示す図である。 同電気光学装置におけるトランジスターの特性を示す図である。 第２実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 実施形態等に係る電気光学装置を用いたＨＭＤを示す斜視図である。 ＨＭＤの光学構成を示す図である。

以下、本発明を実施するための形態について図面を参照して説明する。

＜第１実施形態＞
図１は、本発明の実施形態に係る電気光学装置１０の構成を示す斜視図である。
電気光学装置１０は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。電気光学装置１０の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機ＥＬ装置であり、画素回路には、発光素子の一例であるＯＬＥＤが用いられている。
電気光学装置１０は、表示部で開口する枠状のケース７２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７４の一端が接続されている。ＦＰＣ基板７４には、半導体チップの制御回路５が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の端子７６が設けられて、図示省略された上位回路に接続される。当該上位回路から複数の端子７６を介して画像データが同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルを例えば８ビットで規定する。
制御回路５は、電気光学装置１０の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路５は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置１０に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置１０に供給する。

図２は、第１実施形態に係る電気光学装置１０の構成を示す図である。この図に示されるように、電気光学装置１０は、走査線駆動回路２０と、デマルチプレクサ３０と、レベルシフト回路４０と、表示部１００とに大別される。
このうち、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、ｍ行の走査線１２が図において横方向に延在して設けられ、また、３列毎にグループ化された（３ｎ）列のデータ線１４が図において縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線１２と（３ｎ）列のデータ線１４との交差部に対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横（３ｎ）列でマトリクス状に配列されている。

ここで、ｍ、ｎは、いずれも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｎ−１）、（３ｎ）列と呼ぶ場合がある。また、データ線１４のグループを一般化して説明するために、１以上ｎ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ−２）列目、（３ｊ−１）列目および（３ｊ）列目のデータ線１４が属している、ということになる。
なお、同一行の走査線１２と同一グループに属する３列のデータ線１４との交差に対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。

本実施形態では、列毎に給電線１６（第３給電線）がデータ線１４に沿ってそれぞれ設けられている。各給電線１６にはリセット電位としての電位Ｖorstが共通に給電されている。また、列毎に保持容量５０が設けられている。詳細には、保持容量の一端はデータ線１４に接続され、他端が給電線１６に接続されている。このため、保持容量５０は、データ線１４の電位を保持する第２保持容量として機能する。
なお、保持容量５０については、データ線１４を構成する配線と、給電線１６を構成する配線とで、絶縁体（誘電体）を挟持することによって形成される構成が好ましい。
また、保持容量５０については、図２では表示部１００の外側に設けられているが、これはあくまでも等価回路であり、表示部１００の内側に、または、内側から外側にわたって設けられも良いのはもちろんである。また、図２では省略しているが、保持容量５０の容量をＣdtとする。

さて、電気光学装置１０には、次のような制御信号が制御回路５によって供給される。詳細には、電気光学装置１０には、走査線駆動回路２０を制御するための制御信号Ｃtrと、デマルチプレクサ３０での選択を制御するための制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)と、これらの信号に対して論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)と、レベルシフト回路４０を制御するための負論理の制御信号／Ｇiniと、正論理の制御信号Ｇrefとが供給される。なお、制御信号Ｃtrには、実際にはパルス信号や、クロック信号、イネーブル信号など、複数の信号が含まれる。
また、電気光学装置１０には、デマルチプレクサ３０での選択タイミングに合わせてデータ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)が、１、２、…、ｎ番目のグループに対応して制御回路５によって供給される。なお、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位の最高値をＶmaxとし、最低値をＶminとする。

走査線駆動回路２０は、フレームの期間にわたって走査線１２を１行毎に順番に走査するための走査信号を、制御信号Ｃtrにしたがって生成するものである。ここで、１、２、３、…、（ｍ−１）、ｍ行目の走査線１２に供給される走査信号を、それぞれＧwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。
なお、走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。また、フレームの期間とは、電気光学装置１０が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。

デマルチプレクサ３０は、列毎に設けられたトランスミッションゲート３４の集合体であり、各グループを構成する３列に、データ信号を順番に供給するものである。
ここで、ｊ番目のグループに属する（３ｊ−２）、（３ｊ−１）、（３ｊ）列に対応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖd(j)が供給される。
ｊ番目のグループにおいて左端列である（３ｊ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(1)がＨレベルであるとき（制御信号／Ｓel(1)がＬレベルであるとき）にオン（導通）する。同様に、ｊ番目のグループにおいて中央列である（３ｊ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(2)がＨレベルであるとき（制御信号／Ｓel(2)がＬレベルであるとき）にオンし、ｊ番目のグループにおいて右端列である（３ｊ）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(3)がＨレベルであるとき（制御信号／Ｓel(3)がＬレベルであるとき）にオンする。

レベルシフト回路４０は、保持容量４４とＰチャネルＭＯＳ型のトランジスター４５とＮチャネルＭＯＳ型のトランジスター４３との組を列毎に有し、各列のトランスミッションゲート３４の出力端から出力されるデータ信号の電位をシフトするものである。ここで、保持容量４４の一端は、対応する列のデータ線１４とトランジスター４５のドレインノードとに接続される一方、保持容量４４の他端は、トランスミッションゲート３４の出力端とトランジスター４３のドレインノードとに接続される。このため、保持容量４４は、一端がデータ線１４に接続された第１保持容量として機能する。図２では省略しているが、保持容量４４の容量をＣrf1とする。

各列のトランジスター４５のソースノードは、初期電位として電位Ｖiniを給電する給電線６１に各列にわたって共通に接続され、ゲートノードには、制御信号／Ｇiniが各列にわたって共通に供給される。このため、トランジスター４５は、データ線１４と給電線６１とを、制御信号／ＧiniがＬレベルのときに電気的に接続し、制御信号／ＧiniがＨレベルのときに電気的に非接続とする構成となっている。
また、各列のトランジスター４３のソースノードは、所定電位として電位Ｖrefを給電する給電線６２に各列にわたって共通に接続され、ゲートノードには、制御信号Ｇrefが各列にわたって共通に供給される。このため、トランジスター４３は、保持容量４４の他端であるノードｈと給電線６２とを、制御信号ＧrefがＨレベルのときに電気的に接続し、制御信号ＧrefがＬレベルのときに電気的に非接続とする構成となっている。

本実施形態では、便宜的に走査線駆動回路２０、デマルチプレクサ３０およびレベルシフト回路４０に分けているが、これらについては、画素回路１１０を駆動する駆動回路としてまとめて概念することが可能である。

図３を参照して画素回路１１０について説明する。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｉ行目であって、ｊ番目のグループのうち左端列の（３ｊ−２）列目に位置するｉ行（３ｊ−２）列の画素回路１１０を例にとって説明する。
なお、ｉは、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。

図３に示されるように、画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２１〜１２５と、ＯＬＥＤ１３０と、保持容量１３２とを含む。この画素回路１１０には、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)が供給される。ここで、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)は、それぞれｉ行目に対応して走査線駆動回路２０によって供給されるものである。このため、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)は、ｉ行目であれば、着目している（３ｊ−２）列以外の他の列の画素回路にも共通に供給される。

ｉ行（３ｊ−２）列の画素回路１１０におけるトランジスター１２２にあっては、ゲートノードがｉ行目の走査線１２に接続され、ドレインまたはソースノードの一方が（３ｊ−２）列目のデータ線１４に接続され、他方がトランジスター１２１におけるゲートノードｇと、保持容量１３２の一端と、トランジスター１２３のドレインノードとにそれぞれ接続されている。ここで、トランジスター１２１のゲートノードについては、他のノードと区別するためにｇと表記する。
トランジスター１２１にあっては、ソースノードが給電線１１６に接続され、ドレインノードがトランジスター１２３のソースノードと、トランジスター１２４のソースノードとにそれぞれ接続されている。ここで、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖelが給電される。
トランジスター１２３にあって、ゲートノードには制御信号Ｇcmp(i)が供給される。
トランジスター１２４にあって、ゲートノードには制御信号Ｇel(i)が供給され、ドレインノードがトランジスター１２５のソースノードとＯＬＥＤ１３０のアノードとにそれぞれ接続されている。
トランジスター１２５にあって、ゲートノードにはｉ行目に対応した制御信号Ｇorst(i)が供給され、ドレインノードは（３ｊ−２）列目に対応した給電線１６に接続されて電位Ｖorstに保たれている。

ここで、トランジスター１２１が第１トランジスターに相当し、トランジスター１２２が第２トランジスターに相当し、トランジスター１２３が第３トランジスターに相当する。また、トランジスター１２５が第４トランジスターに相当し、トランジスター１２４が第５トランジスターに相当する。

保持容量１３２の他端は、給電線１１６に接続される。このため、保持容量１３２は、トランジスター１２１のソース・ドレイン間の電圧を保持することになる。ここで、保持容量１３２の容量をＣpixと表記したとき、保持容量５０の容量Ｃdtと、保持容量４４の容量Ｃrf1と、保持容量１３２の容量Ｃpixとは、
Ｃdt＞Ｃrf1＞＞Ｃpix
となるように設定される。
すなわち、ＣdtはＣrf1よりも大きく、ＣpixはＣdtおよびＣrf1よりも十分に小さくなるように設定される。
なお、保持容量１３２としては、トランジスター１２１のゲートノードｇに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。

本実施形態において電気光学装置１０はシリコン基板に形成されるので、トランジスター１２１〜１２５の基板電位については電位Ｖelとしている。

ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通の共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。
ＯＬＥＤ１３０は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。
このようなＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。

＜第１実施形態の動作＞
図４を参照して電気光学装置１０の動作について説明する。図４は、電気光学装置１０における各部の動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、ｉ行目が水平走査される走査期間において、特にｉ行（３ｊ−２）列の画素回路１１０について着目して動作を説明する。

本実施形態ではｉ行目の走査期間は、大別すると、図４において（ｂ）で示される初期化期間と（ｃ）で示される補償期間と（ｄ）で示される書込期間とに分けられる。そして、（ｄ）の書込期間の後、間をおいて（ａ）で示されるの発光期間となり、１フレームの期間経過後に再びｉ行目の走査期間に至る。このため、時間の順でいえば、（発光期間）→初期化期間→補償期間→書込期間→（発光期間）というサイクルの繰り返しとなる。
なお、図４において、ｉ行目に対し１行前の（ｉ−１）行目に対応する走査信号Ｇwr(i-1)、制御信号Ｇel(i-1)、Ｇcmp(i-1)、Ｇorst(i-1)の各々については、ｉ行目に対応する走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)よりも、それぞれ時間的に１水平走査期間（Ｈ）だけ時間的に先行した波形となる。

＜発光期間＞
説明の便宜上、初期化期間の前提となる発光期間から説明する。図４に示されるように、ｉ行目の発光期間では、走査信号Ｇwr(i)がＨレベルであり、制御信号Ｇel(i)はＬレベルである。また、論理信号である制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)のうち、制御信号Ｇel(i)がＬレベルであり、制御信号Ｇcmp(i)、Ｇorst(i)がＨレベルである。
このため、図５に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフする。したがって、トランジスター１２１は、ゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に供給する。後述するように、本実施形態において発光期間での電圧Ｖgsは、トランジスター１２１の閾値電圧から、データ信号の電位に応じてレベルシフトした値である。このため、ＯＬＥＤ１３０には、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。

なお、ｉ行目の発光期間は、ｉ行目以外が水平走査される期間であるから、データ線１４の電位は適宜変動する。ただし、ｉ行目の画素回路１１０においては、トランジスター１２２がオフしているので、ここでは、データ線１４の電位変動を考慮していない。
また、図５においては、動作説明で重要となる経路を太線で示している（以下の図６〜図８、図１３〜図１６においても同様である）。

＜初期化期間＞
次にｉ行目の走査期間に至ると、まず、第１期間として（ｂ）の初期化期間が開始する。初期化期間では、発光期間と比較して、制御信号Ｇel(i)がＨレベルに、制御信号Ｇorst(i)がＬレベルに、それぞれ変化する。
このため、図６に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはトランジスター１２４がオフし、トランジスター１２５がオンする。これによってＯＬＥＤ１３０に供給される電流の経路が遮断されるとともに、ＯＬＥＤ１３０のアノードが電位Ｖorstにリセットされる。
ＯＬＥＤ１３０は、上述したようにアノードとカソードとで有機ＥＬ層を挟持した構成であるので、アノード・カソードの間には、図において破線で示されるように容量Ｃoledが並列に寄生する。発光期間においてＯＬＥＤ１３０に電流が流れていたときに、当該ＯＬＥＤ１３０のアノード・カソード間の両端電圧が当該容量Ｃoledによって保持されるが、この保持電圧は、トランジスター１２５のオンによってリセットされる。このため、本実施形態では、後の発光期間においてＯＬＥＤ１３０に再び電流が流れるときに、当該容量Ｃoledで保持されている電圧の影響を受けにくくなる。

詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い（大電流が流れた）ときの高電圧が保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にさせることができなくなる。これに対して、本実施形態では、トランジスター１２５のオンによってＯＬＥＤ１３０のアノードの電位がリセットされるので、低輝度側の再現性が高められることになる。
なお、本実施形態において、電位Ｖorstについては、当該電位Ｖorstと共通電極１１８の電位Ｖctとの差がＯＬＥＤ１３０の発光閾値電圧を下回るように設定される。このため、初期化期間（次に説明する補償期間および書込期間）において、ＯＬＥＤ１３０はオフ（非発光）状態である。

一方、初期化期間では、制御信号／ＧiniがＬレベルになり、制御信号ＧrefがＨレベルになるので、レベルシフト回路４０においては、図６に示されるようにトランジスター４５、４３がそれぞれオンする。このため、保持容量４４の一端であるデータ線１４は電位Ｖiniに、保持容量４４の他端であるノードｈは電位Ｖrefに、それぞれ初期化される。

本実施形態において電位Ｖiniについては、（Ｖel−Ｖini）がトランジスター１２１の閾値電圧｜Ｖth｜よりも大きくなるように設定される。なお、トランジスター１２１はＰチャネル型であるので、ソースノードの電位を基準とした閾値電圧Ｖthは負である。そこで、高低関係の説明で混乱が生じるのを防ぐために、閾値電圧については、絶対値の｜Ｖth｜で表し、大小関係で規定することにする。
また、本実施形態において電位Ｖrefについては、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位に対して、後の書込期間においてノードｈの電位が上昇変化するような値に、例えば最低値Ｖminよりも低くなるように設定される。

＜補償期間＞
ｉ行目の走査期間では、次に第２期間として（ｃ）の補償期間となる。補償期間では初期化期間と比較して、走査信号Ｇwr(i)および制御信号Ｇcmp(i)がＬレベルとなる。一方、補償期間では、制御信号ＧrefがＨレベルに維持された状態で制御信号／ＧiniがＨレベルになる。
このため、図７に示されるように、レベルシフト回路４０においては、トランジスター４３がオンした状態でトランジスター４５がオフすることによって、ノードｈが電位Ｖrefに固定される。一方、ｉ行（３ｊ−２）列の画素回路１１０ではトランジスター１２２がオンすることによって、ゲートノードｇがデータ線１４に電気的に接続されるので、補償期間の開始当初においてゲートノードｇは電位Ｖiniとなる。

補償期間においてトランジスター１２３がオンするので、トランジスター１２１はダイオード接続となる。このため、トランジスター１２１にはドレイン電流が流れて、ゲートノードｇおよびデータ線１４を充電する。詳細には、電流が、給電線１１６→トランジスター１２１→トランジスター１２３→トランジスター１２２→（３ｊ−２）列目のデータ線１４という経路で流れる。このため、トランジスター１２１のオンによって互いに接続状態にあるデータ線１４およびゲートノードｇは、電位Ｖiniから上昇する。
ただし、上記経路に流れる電流は、ゲートノードｇが電位（Ｖel−｜Ｖth｜）に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線１４およびゲートノードｇは電位（Ｖel−｜Ｖth｜）で飽和する。したがって、保持容量１３２は、補償期間の終了に至るまでにトランジスター１２１の閾値電圧｜Ｖth｜を保持することになる。

＜書込期間＞
初期化期間の後、第３期間として（ｄ）の書込期間に至る。書込期間では、制御信号Ｇcmp(i)がＨレベルになるので、トランジスター１２１のダイオード接続が解除される一方、制御信号ＧrefがＬレベルになるので、トランジスター４３がオフになる。このため、（３ｊ−２）列目のデータ線１４からｉ行（３ｊ−２）列の画素回路１１０におけるゲートノードｇに至るまでの経路はフローティング状態になるものの、当該経路における電位は、保持容量５０、１３２によって（Ｖel−｜Ｖth｜）に維持される。

ｉ行目の書込期間において制御回路５は、ｊ番目のグループでいえば、データ信号Ｖd(j)を順番に、ｉ行（３ｊ−２）列、ｉ行（３ｊ−１）列、ｉ行（３ｊ）列の画素の階調レベルに応じた電位に切り替える。一方、制御回路５は、データ信号の電位の切り替えに合わせて制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)を順番に排他的にＨレベルとする。制御回路５は、図４では省略しているが、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)とは論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)についても出力している。これによって、デマルチプレクサ３０では、各グループにおいてトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番でオンする。

ここで、左端列のトランスミッションゲート３４が制御信号Ｓel(1)、／Ｓel(1)によってオンしたとき、図８に示されるように、保持容量４４の他端であるノードｈは、初期化期間および補償期間において固定された電位Ｖrefから、データ信号Ｖd(j)の電位に、すなわちｉ行（３ｊ−２）列の画素の階調レベルに応じた電位に変化する。このときのノードｈの電位変化分をΔＶとして、変化後の電位を（Ｖref＋ΔＶ）として表すことにする。
一方、ゲートノードｇは、保持容量４４の一端にデータ線１４を介して接続されているので、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ1を乗じた値だけ、上昇方向にシフトした値（Ｖel−｜Ｖth｜＋ｋ1・ΔＶ）となる。このとき、トランジスター１２１の電圧Ｖgsで絶対値で表現すると、閾値電圧｜Ｖth｜からゲートノードｇの電位上昇したシフト分だけ減じた値（｜Ｖth｜−ｋ1・ΔＶ）となる。
なお、容量比ｋ1は、Ｃrf1/（Ｃdt＋Ｃrf1）である。厳密にいえば、保持容量１３２の容量Ｃpixも考慮しなければならないが、容量Ｃpixは、容量Ｃrf1、Ｃdtに比較して十分に小さくなるように設定しているので、無視している。

図９は、書込期間におけるデータ信号の電位とゲートノードｇの電位との関係を示す図である。制御回路５から供給されるデータ信号は、上述したように画素の階調レベルに応じて最小値Ｖminから最大値Ｖmaxまでの電位範囲を取り得る。本実施形態では、当該データ信号が直接ゲートノードｇに書き込まれるのではなく、図に示されるようにレベルシフトされて、ゲートノート゛ｇに書き込まれる。
このとき、ゲートノードｇの電位範囲ΔＶgateは、データ信号の電位範囲ΔＶdata（＝Ｖmax−Ｖmin）に容量比ｋ1を乗じた値に圧縮される。例えば、Ｃrf1：Ｃdt＝１：９となるように保持容量４４、５０の容量を設定したとき、ゲートノードｇの電位範囲ΔＶgateをデータ信号の電位範囲ΔＶdataの１／１０に圧縮することができる。
また、ゲートノードｇの電位範囲ΔＶgateを、データ信号の電位範囲ΔＶdataに対してどの方向にどれだけシフトさせるかについては、電位Ｖp（＝Ｖel−｜Ｖth｜）、Ｖrefで定めることができる。これは、データ信号の電位範囲ΔＶdataが、電位Ｖrefを基準にして容量比ｋ1で圧縮されるとともに、その圧縮範囲が電位Ｖpを基準にシフトされたものが、ゲートノードｇの電位範囲ΔＶgateとなるためである。

このようにｉ行目の書込期間において、ｉ行目の画素回路１１０のゲートノードｇには、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ1を応じた分だけシフトした電位（Ｖel−｜Ｖth｜＋ｋ1・ΔＶ）が書き込まれる。
やがて走査信号Ｇwr(i)がＨレベルになり、トランジスター１２２がオフする。これによって書込期間が終了して、ゲートノードｇの電位は、シフトされた値に確定する。

＜発光期間＞
ｉ行目の書込期間の終了した後、１水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬレベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする。ゲート・ソース間の電圧Ｖgsは、（｜Ｖth｜−ｋ1・ΔＶ）であるから、ＯＬＥＤ１３０には、先の図５に示したように、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。
このような動作は、ｉ行目の走査期間において、（３ｊ−２）列目の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。

本実施形態によれば、ゲートノードｇにおける電位範囲ΔＶgateは、データ信号の電位範囲ΔＶdataに対し狭められるので、データ信号を細かい精度で刻まなくても、階調レベルを反映した電圧を、トランジスター１２１のゲート・ソース間に印加することができる。このため、微細な画素回路１１０においてトランジスター１２１のゲート・ソース間の電圧Ｖgsの変化に対しＯＬＥＤ１３０に流れる微小電流が相対的に大きく変化する場合であっても、ＯＬＥＤ１３０に供給する電流を精度良く制御することが可能になる。

また、図３において破線で示されるようにデータ線１４と画素回路１１０におけるゲートノードｇとの間には容量Ｃprsが実際には寄生する。このため、データ線１４の電位変化幅が大きいと、当該容量Ｃprsを介してゲートノードｇに伝播し、いわゆるクロストークやムラなどが発生して表示品位を低下させてしまう。当該容量Ｃprsの影響は、画素回路１１０が微細化されたときに顕著に現れる。
これに対して、本実施形態においては、データ線１４の電位変化範囲についても、データ信号の電位範囲ΔＶdataに対し狭められるので、容量Ｃprsを介した影響を抑えることができる。

本実施形態によれば、トランジスター１２５をオンさせる期間、すなわちＯＬＥＤ１３０のリセット期間として、走査期間よりも長い期間、例えば２水平走査期間を確保することができるので、発光期間においてＯＬＥＤ１３０の寄生容量に保持された電圧を十分に初期化することができる。

また、本実施形態によれば、トランジスター１２１によってＯＬＥＤ１３０に供給される電流Ｉdsは、閾値電圧の影響が相殺される。このため、本実施形態によれば、トランジスター１２１の閾値電圧が画素回路１１０毎にばらついても、そのばらつきが補償されて、階調レベルに応じた電流がＯＬＥＤ１３０に供給されるので、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。

この相殺について図１０を参照して説明する。この図に示されるように、トランジスター１２１は、ＯＬＥＤ１３０に供給する微小電流を制御するために、弱反転領域（サブスレッショルド領域）で動作する。
図において、Ａは閾値電圧｜Ｖth｜が大きいトランジスターを、Ｂは閾値電圧｜Ｖth｜が小さいトランジスターを、それぞれ示している。なお、図１０において、ゲート・ソース間の電圧Ｖgsは、実線で示される特性と電位Ｖelとの差である。また、図１０において、縦スケールの電流は、ソースからドレインに向かう方向を正（上）とした対数で示されている。
補償期間においてゲートノードｇは、電位Ｖiniから電位（Ｖel−｜Ｖth｜）となる。このため、閾値電圧｜Ｖth｜が大きいトランジスターＡは、動作点がＳからＡａに移動する一方、閾値電圧｜Ｖth｜が小さいトランジスターＢは、動作点がＳからＢａに移動する。
次に、２つのトランジスターが属する画素回路１１０へのデータ信号の電位が同じ場合、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Ａａ、Ｂａからの電位シフト量は、ともに同じｋ1・ΔＶである。このため、トランジスターＡについては動作点がＡａからＡｂに移動し、トランジスターＢについては動作点がＢａからＢｂに移動するが、電位シフト後の動作点における電流は、トランジスターＡ、Ｂともに、ほぼ同じＩdsで揃うことになる。

＜第２実施形態＞
第１実施形態においては、各列の保持容量４４の他端、すなわちノードｈに、デマルチプレクサ３０によってデータ信号を直接供給する構成とした。このため、各行の走査期間においては、制御回路５からデータ信号が供給される期間イコール書込期間となるので、時間的な制約が大きい。
そこで次に、このような時間的な制約を緩和することができる第２実施形態について説明する。なお、以下においては説明の重複を避けるために、第１実施形態との相違する部分を中心に説明することにする。

図１１は、第２実施形態に係る電気光学装置１０の構成を示す図である。
この図に示した第２実施形態が図２に示した第１実施形態と相違する点は、主としてレベルシフト回路４０の各列において保持容量４１およびトランスミッションゲート４２が設けられている点にある。

詳細には、各列においてトランスミッションゲート４２は、トランスミッションゲート３４の出力端と保持容量４４の他端との間に、電気的に介挿されている。すなわち、トランスミッションゲート４２の入力端がトランスミッションゲート３４の出力端に接続され、トランスミッションゲート４２の出力端が保持容量４４の他端に接続されている。このため、トランスミッションゲート４２が第１スイッチとして機能する。
なお、各列のトランスミッションゲート４２は、制御回路５から供給される制御信号ＧcplがＨレベルであるとき（制御信号／ＧcplがＬレベルであるとき）に一斉にオンする。
一方、デマルチプレクサ３０におけるトランスミッションゲート３４が第２スイッチとして機能する。

また、各列において保持容量４１の一端は、トランスミッションゲート３４の出力端（トランスミッションゲート４２の入力端）に接続され、保持容量４１の他端は、固定電位、例えば電位Ｖssに共通に接地されている。図１１では省略しているが、保持容量４１の容量をＣrf2とする。なお、電位Ｖssは、論理信号である走査信号や制御信号のＬレベルに相当する。

＜第２実施形態の動作＞
図１２を参照して第２実施形態に係る電気光学装置１０の動作について説明する。図１２は、第２実施形態における動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される点については、第１実施形態と同様である。また、第２実施形態ではｉ行目の走査期間が、（ｂ）で示される初期化期間と（ｃ）で示される補償期間と（ｄ）で示される書込期間との順となっている点についても、第１実施形態と同様である。なお、第２実施形態において（ｄ）の書込期間は、制御信号ＧcplがＬからＨレベルになるとき（制御信号／ＧcplがＬレベルになったとき）から走査信号がＬからＨレベルになるときまでの期間である。
第２実施形態においても、第１実施形態と同様に、時間の順でいえば（発光期間）→初期化期間→補償期間→書込期間→（発光期間）というサイクルの繰り返しとなる。ただし、第２実施形態では、第１実施形態と比較して、データ信号の供給期間イコール書込期間ではなく、データ信号の供給が書込期間よりも先行している点において相違している。詳細には、第２実施形態では、（ａ）の初期化期間と（ｂ）の補償期間とにわたって、データ信号が供給され得る点において第１実施形態と相違している。

＜発光期間＞
第２実施形態では、図１２に示されるように、ｉ行目の発光期間では走査信号Ｇwr(i)がＨレベルであり、また、制御信号Ｇel(i)がＬレベルであり、制御信号Ｇcmp(i)、Ｇorst(i)がＨレベルである。
このため、図１３に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフするので、当該画素回路１１０における動作は基本的に第１実施形態と同様となる。すなわち、トランジスター１２１は、ゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に供給することになる。

＜初期化期間＞
ｉ行目の走査期間に至って、まず（ｂ）の初期化期間が開始する。
第２実施形態において初期化期間では、発光期間と比較して、制御信号Ｇel(i)がＨレベルに、制御信号Ｇorst(i)がＬレベルに、それぞれ変化する。
このため、図１４に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはトランジスター１２４がオフし、トランジスター１２５がオンする。これによってＯＬＥＤ１３０に供給される電流の経路が遮断されるとともに、トランジスター１２４のオンによってＯＬＥＤ１３０のアノードが電位Ｖorstにリセットされるので、当該画素回路１１０における動作は基本的に第１実施形態と同様となる。

一方、第２実施形態において初期化期間では、制御信号／ＧiniがＬレベルになり、制御信号ＧrefがＨレベルになるとともに、制御信号ＧcplがＬレベルになる。このため、レベルシフト回路４０においては、図１４に示されるようにトランジスター４５、４３がそれぞれオンするとともに、トランスミッションゲート４２がオフする。したがって、保持容量４４の一端であるデータ線１４は電位Ｖiniに、保持容量４４の他端であるノードｈは電位Ｖrefに、それぞれ初期化される。
第２実施形態では電位Ｖrefについては、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位に対して、第１実施形態と同様に、後の書込期間においてノードｈの電位が上昇変化するような値に設定される。

上述したように、第２実施形態において制御回路５は、初期化期間および補償期間にわたってデータ信号を供給する。すなわち、制御回路５は、ｊ番目のグループでいえば、データ信号Ｖd(j)を順番に、ｉ行（３ｊ−２）列、ｉ行（３ｊ−１）列、ｉ行（３ｊ）列の画素の階調レベルに応じた電位に切り替える一方、データ信号の電位の切り替えに合わせて制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)を順番に排他的にＨレベルとする。これによって、デマルチプレクサ３０では、各グループにおいてトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番でオンする。
ここで、初期化期間において、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)によってオンする場合、図１４に示されるように、データ信号Ｖd(j)が保持容量４１の一端に供給されるので、当該データ信号は、保持容量４１によって保持される。

＜補償期間＞
ｉ行目の走査期間においては、次に（ｃ）の補償期間となる。第２実施形態において補償期間では、初期化期間と比較して、走査信号Ｇwr(i)がＬレベルに、制御信号Ｇcmp(i)がＬレベルに、それぞれ変化する。
このため、図１５に示されるように、ｉ行（３ｊ−２）列の画素回路１１０ではトランジスター１２２がオンして、ゲートノードｇがデータ線１４に電気的に接続される一方、トランジスター１２３のオンによって、トランジスター１２１がダイオード接続となる。
したがって、電流が、給電線１１６→トランジスター１２１→トランジスター１２３→トランジスター１２２→（３ｊ−２）列目のデータ線１４という経路で流れるので、ゲートノードｇは、電位Ｖiniから上昇し、やがて（Ｖel−｜Ｖth｜）に飽和する。したがって、第２実施形態においても、保持容量１３２は、補償期間の終了に至るまでにトランジスター１２１の閾値電圧｜Ｖth｜を保持することになる。

第２実施形態において、補償期間では、制御信号ＧrefがＨレベルを維持した状態で制御信号／ＧiniがＨレベルになるので、レベルシフト回路４０においてノードｈは電位Ｖrefに固定される。
また、補償期間において、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)によってオンする場合、図１５に示されるように、データ信号Ｖd(j)が保持容量４１によって保持される。

なお、すでに初期化期間において、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)によってオンした場合には、補償期間において、当該トランスミッションゲート３４はオンすることはないが、保持容量４１にデータ信号Ｖd(j)が保持されている点において変わりはない。
また、補償期間が終了すると、制御信号Ｇcmp(i)がＨレベルになるので、トランジスター１２１のダイオード接続が解除される。

第２実施形態においては、補償期間が終了してから次の書込期間が開始するまでの間において制御信号ＧrefがＬレベルになるので、トランジスター４３がオフになる。このため、（３ｊ−２）列目のデータ線１４からｉ行（３ｊ−２）列の画素回路１１０におけるゲートノードｇに至るまでの経路は、フローティング状態になるものの、当該経路の電位は、保持容量５０、１３２によって（Ｖel−｜Ｖth｜）に維持される。

＜書込期間＞
第２実施形態において書込期間では、制御信号ＧcplがＨレベルとなる（制御信号／ＧcplがＬレベルとなる）。このため、図１６に示されるように、レベルシフト回路４０においてトランスミッションゲート４２がオンするので、保持容量４１に保持されたデータ信号が保持容量４４の他端であるノードｈに供給される。このため、ノードｈは、補償期間における電位Ｖrefからシフトする。すなわち、ノードｈは電位（Ｖref＋ΔＶ）に変化する。

一方、ゲートノードｇは、保持容量４４の一端にデータ線１４を介して接続されているので、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ2を乗じた値だけ上昇する方向にシフトした値となる。すなわち、ゲートノードｇの電位は、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ2を乗じた値だけ、上昇方向にシフトした値（Ｖel−｜Ｖth｜＋ｋ2・ΔＶ）となる。
なお、第２実施形態において、容量比ｋ2は、Ｃdt、Ｃrf1、Ｃrf2の容量比である。上述したように、保持容量１３２の容量Ｃpixについては無視している。
また、このとき、トランジスター１２１の電圧Ｖgsで絶対値で表現すると、閾値電圧｜Ｖth｜からゲートノードｇの電位上昇したシフト分だけ減じた値（｜Ｖth｜−ｋ2・ΔＶ）となる。

＜発光期間＞
第２実施形態では、ｉ行目の書込期間の終了した後、１水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬレベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする。
ゲート・ソース間の電圧Ｖgsは（｜Ｖth｜−ｋ2・ΔＶ）であり、トランジスター１２１の閾値電圧からデータ信号の電位によってレベルシフトした値である。このため、ＯＬＥＤ１３０には、先の図１３に示したように、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。
このような動作は、ｉ行目の走査期間において、（３ｊ−２）列目の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。

第２実施形態によれば、第１実施形態と同様に、微細な画素回路１１０においてトランジスター１２１のゲート・ソース間の電圧Ｖgsに対しＯＬＥＤ１３０に流れる微小電流が相対的に大きく変化する場合であっても、ＯＬＥＤ１３０に供給する電流を精度良く制御することが可能になる。
第２実施形態によれば、第１実施形態と同様に、発光期間においてＯＬＥＤ１３０の寄生容量に保持された電圧を十分に初期化することができるほか、トランジスター１２１の閾値電圧が画素回路１１０毎にばらついても、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。

第２実施形態によれば、制御回路５からデマルチプレクサ３０を介して供給されるデータ信号を、保持容量４１に保持させる動作が、初期化期間から補償期間までにわたって実行される。このため、１水平走査期間に実行すべき動作について時間的な制約を緩和することができる。
例えば、補償期間においてゲート・ソース間電圧Ｖgsが閾値電圧に近づくにつれ、トランジスター１２１に流れる電流が低下するので、ゲートノードｇを電位（Ｖel−｜Ｖth｜）に収束するまで時間を要するが、第２実施形態では、第１実施形態と比較して図１２に示されるように補償期間を長く確保することができる。このため、第２実施形態によれば、第１実施形態と比較して、トランジスター１２１の閾値電圧のばらつきを、精度良く補償することができる。
また、データ信号の供給動作についても低速化することができる。

＜応用・変形例＞
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

＜制御回路＞
実施形態において、データ信号を供給する制御回路５については電気光学装置１０とは別体としたが、制御回路５についても、走査線駆動回路２０やデマルチプレクサ３０、レベルシフト回路４０とともに、シリコン基板に集積化しても良い。

＜基板＞
実施形態においては、電気光学装置１０をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路１１０が微細化して、トランジスター１２１において、ゲート電圧Ｖgsの変化に対しドレイン電流が指数関数的に大きく変化する構成に有効である。

＜制御信号Ｇcmp(i)＞
実施形態等において、ｉ行目でいえば、書込期間において制御信号Ｇcmp(i)をＨレベルとしたが、Ｌレベルとしても良い。すなわち、トランジスター１２３をオンさせることによる閾値補償とノードゲートｇへの書き込みとを並行して実行する構成としても良い。

＜デマルチプレクサ＞
実施形態等では、データ線１４を３列毎にグループ化するとともに、各グループにおいてデータ線１４を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「２」であっても良いし、「４」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサ３０を用いないで各列のデータ線１４にデータ信号を一斉に線順次で供給する構成でも良い。

＜トランジスターのチャネル型＞
上述した実施形態等では、画素回路１１０におけるトランジスター１２１〜１２５をＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型およびＮチャネル型を適宜組み合わせても良い。

＜その他＞
実施形態等では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するものであれば良い。

＜電子機器＞
次に、実施形態等や応用例に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。

図１７は、ヘッドマウント・ディスプレイの外観を示す図であり、図１８は、その光学的な構成を示す図である。
まず、図１７に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図１８に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図１８において左側となるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右側となるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。

この構成において、ヘッドマウント・ディスプレイ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌに表示させ、右眼用画像を電気光学装置１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。

なお、電気光学装置１０については、ヘッドマウント・ディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。

１０…電気光学装置、１２…走査線、１４…データ線、２０…走査線駆動回路、３０…デマルチプレクサ、４０…レベルシフト回路、４１、４４、５０…保持容量、１００…表示部、１１０…画素回路、１１６…給電線、１１８…共通電極、１２１〜１２５…トランジスター、１３０…ＯＬＥＤ、１３２…保持容量、３００…ヘッドマウント・ディスプレイ。

Claims (10)

1. 複数の走査線と、
   複数のデータ線と、
   前記複数の走査線うち１の走査線と前記複数のデータ線のうち１のデータ線との交差に対応して設けられた画素回路と、
   制御回路と、
   前記画素回路を駆動する駆動回路と、を有し、
   前記画素回路は、
   第１トランジスターと、
   発光素子と、
   前記データ線と前記第１トランジスターのゲートとの間に接続され、オンまたはオフする第２トランジスターと、
   前記第１トランジスターにおけるゲートとドレインとの間に接続され、オンまたはオフする第３トランジスターと、
   を含み、
   前記第１トランジスターと前記発光素子とは、高位側の電源と低位側の電源との間で直列に接続され、
   前記駆動回路は、
   一端が前記１のデータ線に接続された第１保持容量と、
   前記１のデータ線の電位を保持する第２保持容量と、
   第３保持容量と、
   第１スイッチおよび第２スイッチと、
   を含み、
   前記第１スイッチの入力端は、前記第３保持容量の一端と前記第２スイッチの出力端に接続され、
   前記第１スイッチの出力端は、前記第１保持容量の他端に接続され、
   前記制御回路は、
   第１期間に、
   前記データ線と初期電位を給電する第１給電線とを電気的に接続し、前記第１保持容量の他端と所定電位を給電する第２給電線とを電気的に接続し、
   前記第１期間の後の第２期間内に、
   前記データ線と前記第１給電線とを電気的に非接続とし、前記第１保持容量の他端と第２給電線との接続を維持した状態で前記第２トランジスターおよび前記第３トランジスターをオンさせ、
   前記第２期間の後の第３期間よりも前であって、前記第１保持容量の他端と第２給電線との接続を維持した状態のときに、
   前記階調レベルに応じたデータ信号が前記第２スイッチの入力端に供給された状態で、前記第１スイッチをオフさせ、前記第２スイッチをオンさせ、
   前記第３期間に、
   前記第２スイッチをオフとした状態で、前記第１スイッチをオンさせ、
   前記第３期間の後に、前記第２トランジスターをオフさせる
   ことを特徴とする電気光学装置。
2. 前記制御回路は、少なくとも前記第１期間または前記第２期間の少なくとも一部において、階調レベルに応じた前記データ信号が前記第２スイッチの入力端に供給された状態で、第１スイッチをオフさせ、前記第２スイッチをオンさせる
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記複数のデータ線は２本以上のデータ線毎にグループ化され、一のグループに属する２本以上のデータ線に対応した前記第２スイッチの入力端は共通接続され、
   前記制御回路は、
   前記一のグループに属する複数の第２スイッチを、前記データ信号の供給に合わせて所定の順番でオンさせる
   ことを特徴とする請求項２に記載の電気光学装置。
4. 前記画素回路は、
   前記発光素子における２端子のうち、前記第１トランジスター側の端子と、所定のリセット電位を給電する第３給電線との間でオンまたはオフする第４トランジスターを有する ことを特徴とする請求項１乃至３のいずれかに記載の電気光学装置。
5. 前記第３給電線は、前記１のデータ線に沿って設けられている
   ことを特徴とする請求項４に記載の電気光学装置。
6. 前記第２保持容量の一端は前記１のデータ線に接続され、前記第２保持容量の他端は前記第３給電線に接続される
   ことを特徴とする請求項４に記載の電気光学装置。
7. 前記制御回路は、前記第３期間内に、前記第３トランジスターをオフさせる
   ことを特徴とする請求項１乃至６のいずれかに記載の電気光学装置。
8. 前記画素回路は、
   前記第１トランジスターによって前記発光素子に供給される電流経路に設けられ、オンまたはオフする第５トランジスターを有し、
   前記制御回路は、
   前記第４トランジスターをオフさせて、前記第５トランジスターをオンさせる
   ことを特徴とする請求項４に記載の電気光学装置。
9. 前記第１保持容量の容量は、前記第２保持容量の容量よりも小さい
   ことを特徴とする請求項１乃至８のいずれかに記載の電気光学装置。
10. 請求項１乃至９のいずれかに記載の電気光学装置を備える
    ことを特徴とする電子機器。

Images