JP6152902B2 - 電気光学装置、および電子機器 - Google Patents
電気光学装置、および電子機器 Download PDFInfo
- Publication number
- JP6152902B2 JP6152902B2 JP2016013326A JP2016013326A JP6152902B2 JP 6152902 B2 JP6152902 B2 JP 6152902B2 JP 2016013326 A JP2016013326 A JP 2016013326A JP 2016013326 A JP2016013326 A JP 2016013326A JP 6152902 B2 JP6152902 B2 JP 6152902B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- storage capacitor
- electro
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
本発明は、例えば画素回路が微細化されたときに有効な電気光学装置、および電子機器に関する。
近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、走査線とデータ線との交差に対応して、上記発光素子やトランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。このような構成において、画素の階調レベルに応じた電位のデータ信号が当該トランジスターのゲートに印加されると、当該トランジスターは、ゲート・ソース間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。
このような電気光学装置は、表示サイズの小型化や表示の高精細化が要求されることが多い。表示サイズの小型化と表示の高精細化とを両立するためには、画素回路を微細化する必要があるので、電気光学装置を例えばシリコン集積回路に設ける技術も提案されている（例えば特許文献１参照）。
このような電気光学装置は、表示サイズの小型化や表示の高精細化が要求されることが多い。表示サイズの小型化と表示の高精細化とを両立するためには、画素回路を微細化する必要があるので、電気光学装置を例えばシリコン集積回路に設ける技術も提案されている（例えば特許文献１参照）。
ところで、画素回路を微細化したとき、発光素子への供給電流を微小領域で制御する必要がある。発光素子に供給される電流は、トランジスターのゲート・ソース間の電圧によって制御されるが、微小領域では、ゲート・ソース間の電圧のわずかな変化に対して、発光素子に供給される電流が大きく変化してしまう。
一方、データ信号を出力する回路は、データ線を短時間で充電するために、その駆動能力が高められている。このように高い駆動能力を有する回路において、非常に細かい精度でデータ信号を出力させることは困難である。
また、画素回路を微細化したとき、製造時に発生する誤差に起因した輝度ムラが生じ、表示品質が低下することもあった。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、細かい精度のデータ信号を必要としない一方で、輝度ムラの発生を抑止しつつ、発光素子に電流を精度良く供給することが可能な電気光学装置および電子機器を提供することにある。
一方、データ信号を出力する回路は、データ線を短時間で充電するために、その駆動能力が高められている。このように高い駆動能力を有する回路において、非常に細かい精度でデータ信号を出力させることは困難である。
また、画素回路を微細化したとき、製造時に発生する誤差に起因した輝度ムラが生じ、表示品質が低下することもあった。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、細かい精度のデータ信号を必要としない一方で、輝度ムラの発生を抑止しつつ、発光素子に電流を精度良く供給することが可能な電気光学装置および電子機器を提供することにある。
上述した目的を達成するため、本発明に係る電気光学装置は、第１の方向に延在する複数の走査線と、第２の方向に延在する複数のデータ線と、前記第２の方向に延在し、前記複数のデータ線の各々に対応して設けられた複数の電位線と、前記走査線と前記データ線との交差に対応して各々設けられた複数の画素回路と、前記複数の画素回路を駆動する駆動回路と、を備える電気光学装置であって、前記複数の画素回路の各々は、ゲートおよびソース間の電圧に応じた電流を流す駆動トランジスターと、前記駆動トランジスターのゲートと前記データ線との間に電気的に接続された書込トランジスターと、一端が前記駆動トランジスターのゲートに電気的に接続され、前記駆動トランジスターのゲートおよびソース間の電圧を保持する第１保持容量と、前記駆動トランジスターより供給される電流の大きさに応じた輝度で発光する発光素子と、を備え、前記複数のデータ線の各々と、前記複数の電位線の各々とは、同層に形成され、前記複数の電位線の各々には、所定電位が供給され、前記複数のデータ線および前記複数の電位線のうち、互いに隣り合う前記データ線および前記電位線によって、当該データ線の電位を保持する第２保持容量が形成される、ことを特徴とする。
この発明によれば、第２保持容量は、互いに隣り合うデータ線および電位線によって形成される。データ線および電位線は、複数の画素回路が設けられる領域の一端から他端にかけて設けられるため、第２保持容量は、画素回路内に設けられる第１保持容量に比べて十分に大きな容量を有する。また、列毎の第２保持容量の有する容量のばらつきは、半導体プロセスの誤差に依存するが、第２保持容量は、データ線および電位線という大面積の電極により形成されるため、第２保持容量の有する容量の相対的なばらつきを低減させることが可能である。
ところで、書込トランジスターがオンすると、駆動トランジスターのゲートと、データ線、第１保持容量、および、第２保持容量とは、電気的に接続される。従って、例えば、データ線を介して、第１保持容量および第２保持容量に電荷を供給することにより書込トランジスターのゲートの電位を決定する場合、駆動トランジスターのゲートの電位は、第１保持容量の大きさおよび当該容量に蓄積された電荷と、第２保持容量の大きさおよび当該容量に蓄積された電荷とによって決定される。より具体的には、データ線を介して供給される電荷は、第１保持容量および第２保持容量に分配されるが、第２保持容量は第１保持容量に比べて十分に大きな容量を有するため、駆動トランジスターのゲートの電圧は、実質的には、第２保持容量に蓄積された電荷と第２保持容量の容量とによって決定されることになる。
上述のとおり、複数のデータ線の各々に対応して設けられる複数の第２保持容量の各々が有する容量のばらつきは小さいため、駆動トランジスターのゲートの電圧の列毎のばらつきも小さく抑えることが可能となる。従って、本実施形態にかかる電気光学装置は、表示ムラの発生を抑制し、高品位の表示が可能となる。
ところで、書込トランジスターがオンすると、駆動トランジスターのゲートと、データ線、第１保持容量、および、第２保持容量とは、電気的に接続される。従って、例えば、データ線を介して、第１保持容量および第２保持容量に電荷を供給することにより書込トランジスターのゲートの電位を決定する場合、駆動トランジスターのゲートの電位は、第１保持容量の大きさおよび当該容量に蓄積された電荷と、第２保持容量の大きさおよび当該容量に蓄積された電荷とによって決定される。より具体的には、データ線を介して供給される電荷は、第１保持容量および第２保持容量に分配されるが、第２保持容量は第１保持容量に比べて十分に大きな容量を有するため、駆動トランジスターのゲートの電圧は、実質的には、第２保持容量に蓄積された電荷と第２保持容量の容量とによって決定されることになる。
上述のとおり、複数のデータ線の各々に対応して設けられる複数の第２保持容量の各々が有する容量のばらつきは小さいため、駆動トランジスターのゲートの電圧の列毎のばらつきも小さく抑えることが可能となる。従って、本実施形態にかかる電気光学装置は、表示ムラの発生を抑制し、高品位の表示が可能となる。
また、上述した電気光学装置において、一端が前記データ線に接続されるとともに、他端に前記発光素子の輝度を規定する電位のデータ信号が供給される第３保持容量を更に備えることを特徴とすることが好ましい。
この発明によれば、発光素子の輝度を規定する電位のデータ信号が、第３保持容量の一端に供給される。データ線は、第３保持容量の他端と接続するとともに、第２保持容量の一端を構成する。従って、データ線の電位変動の範囲は、データ信号の電位変動の範囲を、第２保持容量に対する第３保持容量の容量比に応じて圧縮した値となる。データ線および電位線により形成される第２保持容量は大きな容量を有するため、データ線の電位変動の範囲は、データ信号の電位変動の範囲に比べて、十分に小さく圧縮することができる。
これにより、データ信号を細かい精度で刻まなくても、電流を発光素子に対して精度良く供給することができる。
また、上述のとおり複数のデータ線に対応して設けられた複数の第２保持容量の各々が有する容量のばらつきは小さいため、データ信号の電位変動に対するデータ線の電位変動の圧縮率のばらつきも小さく抑えることが可能となり、輝度ムラの発生を防止した高品位の表示が可能となる。
これにより、データ信号を細かい精度で刻まなくても、電流を発光素子に対して精度良く供給することができる。
また、上述のとおり複数のデータ線に対応して設けられた複数の第２保持容量の各々が有する容量のばらつきは小さいため、データ信号の電位変動に対するデータ線の電位変動の圧縮率のばらつきも小さく抑えることが可能となり、輝度ムラの発生を防止した高品位の表示が可能となる。
また、上述した電気光学装置において、前記画素回路は、前記電位線と前記発光素子との間に電気的に接続された初期化トランジスターを更に備えることを特徴とすることが好ましい。
この発明によれば、発光素子に寄生する容量の保持電圧の影響を抑えることができる。
この発明によれば、発光素子に寄生する容量の保持電圧の影響を抑えることができる。
また、上述した電気光学装置において、前記画素回路は、前記駆動トランジスターおよび前記発光素子の間に電気的に接続された発光制御トランジスターと、前記駆動トランジスターのゲートおよびドレインの間に電気的に接続された閾値補償トランジスターと、を更に備えることを特徴とすることが好ましい。
この発明によれば、駆動トランジスターのゲートの電位を、駆動トランジスターの閾値電圧に対応した電位とすることができ、駆動トランジスター毎の閾値電圧のばらつきを補償することが可能となる。
この発明によれば、駆動トランジスターのゲートの電位を、駆動トランジスターの閾値電圧に対応した電位とすることができ、駆動トランジスター毎の閾値電圧のばらつきを補償することが可能となる。
また、上述した電気光学装置において、前記互いに隣り合う前記データ線および前記電位線は、前記複数の画素回路のうち、前記第１の方向において互いに隣り合う２つの画素回路の間に設けられる構成としても良い。
この構成において、前記互いに隣り合う前記データ線および前記電位線のうち、前記データ線は、前記互いに隣り合う２つの画素回路のうち一方と電気的に接続し、前記電位線は、前記互いに隣り合う２つの画素回路のうち他方と電気的に接続する態様としても良い。
また、この構成において、前記互いに隣り合う前記データ線および前記電位線の各々は、前記互いに隣り合う２つの画素回路のうち一方と電気的に接続する態様としても良い。
いずれの構成によっても、互いに隣り合うデータ線と電位線とで第２保持容量が形成されるため、新たなスペースを必要とすること無く、大きな容量を形成することが可能となる。
この構成において、前記互いに隣り合う前記データ線および前記電位線のうち、前記データ線は、前記互いに隣り合う２つの画素回路のうち一方と電気的に接続し、前記電位線は、前記互いに隣り合う２つの画素回路のうち他方と電気的に接続する態様としても良い。
また、この構成において、前記互いに隣り合う前記データ線および前記電位線の各々は、前記互いに隣り合う２つの画素回路のうち一方と電気的に接続する態様としても良い。
いずれの構成によっても、互いに隣り合うデータ線と電位線とで第２保持容量が形成されるため、新たなスペースを必要とすること無く、大きな容量を形成することが可能となる。
なお、本発明は、電気光学装置のほか、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置が挙げられる。
以下、本発明を実施するための形態について図面を参照して説明する。
＜第１実施形態＞
図１は、本発明の実施形態に係る電気光学装置１０の構成を示す斜視図である。
電気光学装置１０は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。電気光学装置１０の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機ＥＬ装置であり、画素回路には、発光素子の一例であるＯＬＥＤが用いられている。
電気光学装置１０は、表示部で開口または透過する枠状のケース７２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７４の一端が接続されている。ＦＰＣ基板７４には、半導体チップの制御回路５が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の端子７６が設けられて、図示省略された上位回路に接続される。
当該上位回路から複数の端子７６を介して画像データが同期信号に同期して供給される。
同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルを例えば８ビットで規定する。
制御回路５は、電気光学装置１０の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路５は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置１０に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置１０に供給する。
図１は、本発明の実施形態に係る電気光学装置１０の構成を示す斜視図である。
電気光学装置１０は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。電気光学装置１０の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機ＥＬ装置であり、画素回路には、発光素子の一例であるＯＬＥＤが用いられている。
電気光学装置１０は、表示部で開口または透過する枠状のケース７２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７４の一端が接続されている。ＦＰＣ基板７４には、半導体チップの制御回路５が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の端子７６が設けられて、図示省略された上位回路に接続される。
当該上位回路から複数の端子７６を介して画像データが同期信号に同期して供給される。
同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルを例えば８ビットで規定する。
制御回路５は、電気光学装置１０の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路５は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置１０に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置１０に供給する。
図２は、第１実施形態に係る電気光学装置１０の構成を示す図である。この図に示されるように、電気光学装置１０は、走査線駆動回路２０と、デマルチプレクサ３０と、レベルシフト回路４０と、表示部１００とに大別される。
このうち、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、図２に示すように、表示部１００において、ｍ行の走査線１２がＸ方向（第１の方向）に延在して設けられ、また、３列毎にグループ化された（３ｎ）列のデータ線１４がＹ方向（第２の方向）に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線１２と（３ｎ）列のデータ線１４との交差部に対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横（３ｎ）列でマトリクス状に配列されている。
このうち、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、図２に示すように、表示部１００において、ｍ行の走査線１２がＸ方向（第１の方向）に延在して設けられ、また、３列毎にグループ化された（３ｎ）列のデータ線１４がＹ方向（第２の方向）に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線１２と（３ｎ）列のデータ線１４との交差部に対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横（３ｎ）列でマトリクス状に配列されている。
ここで、ｍ、ｎは、いずれも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｎ−１）、（３ｎ）列と呼ぶ場合がある。また、データ線１４のグループを一般化して説明するために、１以上ｎ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ−２）列目、（３ｊ−１）列目および（３ｊ）列目のデータ線１４が属している、ということになる。
なお、同一行の走査線１２と同一グループに属する３列のデータ線１４との交差に対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。
なお、同一行の走査線１２と同一グループに属する３列のデータ線１４との交差に対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。
また、図２に示すように、表示部１００において、（３ｎ＋１）列の電位線１６が、Ｙ方向（第２の方向）に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられる。各電位線１６には、リセット電位としての所定電位Ｖorstが共通に給電されている。ここで、電位線１６の列を区別するために、図において左から順に１、２、３、…、（３ｎ）、（３ｎ＋１）列目の電位線１６と呼ぶ場合がある。
１列目〜（３ｎ）列目の電位線１６の各々は、１列目〜（３ｎ）列目のデータ線１４の各々に沿って設けられる。すなわち、１以上（３ｎ）以下の整数をｐとしたとき、ｐ列目の電位線１６およびｐ列目のデータ線１４は、互いに隣り合うように設けられる。このうち、２列目〜（３ｎ）列目の電位線１６およびデータ線１４は、Ｘ方向に互いに隣り合う２つの画素回路１１０の間に形成される。
また、詳細は後述するが、互いに隣り合う電位線１６およびデータ線１４は、絶縁体（誘電体）を挟持する。従って、互いに隣り合う電位線１６およびデータ線１４は容量的に結合し、両者間には保持容量５０が形成される。この保持容量５０は、データ線１４の電位を保持する第２保持容量として機能する。なお、互いに隣り合う電位線１６とデータ線１４との間の距離は、必要とされる大きさの容量が得られるように定められる。以下では、保持容量５０の容量をＣdtと表記する。
このように、電位線１６とデータ線１４とが絶縁体を挟持することによって形成される保持容量５０は、平面視した場合（つまり、表示部１００に垂直な方向から見た場合）、表示部１００の内側から外側にわたって、または、表示部１００の内側に設けられることになる。但し、図２においては、記載の便宜上、保持容量５０が表示部１００の外側に設けられるように描かれている。
なお、１列目〜（３ｎ）列目の画素回路１１０には、それぞれ、２列目〜（３ｎ＋１）列目の電位線１６を介して、電位Ｖorstが供給される。
また、詳細は後述するが、互いに隣り合う電位線１６およびデータ線１４は、絶縁体（誘電体）を挟持する。従って、互いに隣り合う電位線１６およびデータ線１４は容量的に結合し、両者間には保持容量５０が形成される。この保持容量５０は、データ線１４の電位を保持する第２保持容量として機能する。なお、互いに隣り合う電位線１６とデータ線１４との間の距離は、必要とされる大きさの容量が得られるように定められる。以下では、保持容量５０の容量をＣdtと表記する。
このように、電位線１６とデータ線１４とが絶縁体を挟持することによって形成される保持容量５０は、平面視した場合（つまり、表示部１００に垂直な方向から見た場合）、表示部１００の内側から外側にわたって、または、表示部１００の内側に設けられることになる。但し、図２においては、記載の便宜上、保持容量５０が表示部１００の外側に設けられるように描かれている。
なお、１列目〜（３ｎ）列目の画素回路１１０には、それぞれ、２列目〜（３ｎ＋１）列目の電位線１６を介して、電位Ｖorstが供給される。
さて、電気光学装置１０には、次のような制御信号が制御回路５によって供給される。
詳細には、電気光学装置１０には、走査線駆動回路２０を制御するための制御信号Ｃtrと、デマルチプレクサ３０での選択を制御するための制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)と、これらの信号に対して論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)と、レベルシフト回路４０を制御するための負論理の制御信号／Ｇiniと、正論理の制御信号Ｇrefとが供給される。なお、制御信号Ｃtrには、実際にはパルス信号や、クロック信号、イネーブル信号など、複数の信号が含まれる。
また、電気光学装置１０には、デマルチプレクサ３０での選択タイミングに合わせてデータ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)が、１、２、…、ｎ番目のグループに対応して制御回路５によって供給される。なお、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位の最高値をＶmaxとし、最低値をＶminとする。
詳細には、電気光学装置１０には、走査線駆動回路２０を制御するための制御信号Ｃtrと、デマルチプレクサ３０での選択を制御するための制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)と、これらの信号に対して論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)と、レベルシフト回路４０を制御するための負論理の制御信号／Ｇiniと、正論理の制御信号Ｇrefとが供給される。なお、制御信号Ｃtrには、実際にはパルス信号や、クロック信号、イネーブル信号など、複数の信号が含まれる。
また、電気光学装置１０には、デマルチプレクサ３０での選択タイミングに合わせてデータ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)が、１、２、…、ｎ番目のグループに対応して制御回路５によって供給される。なお、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位の最高値をＶmaxとし、最低値をＶminとする。
走査線駆動回路２０は、フレームの期間にわたって走査線１２を１行毎に順番に走査するための走査信号を、制御信号Ｃtrにしたがって生成するものである。ここで、１、２、３、…、（ｍ−１）、ｍ行目の走査線１２に供給される走査信号を、それぞれＧwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。
なお、走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。また、フレームの期間とは、電気光学装置１０が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。
なお、走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。また、フレームの期間とは、電気光学装置１０が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。
デマルチプレクサ３０は、列毎に設けられたトランスミッションゲート３４の集合体であり、各グループを構成する３列に、データ信号を順番に供給するものである。
ここで、ｊ番目のグループに属する（３ｊ−２）、（３ｊ−１）、（３ｊ）列に対応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖd(j)が供給される。
ｊ番目のグループにおいて左端列である（３ｊ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(1)がＨレベルであるとき（制御信号／Ｓel(1)がＬレベルであるとき）にオン（導通）する。同様に、ｊ番目のグループにおいて中央列である（３ｊ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(2)がＨレベルであるとき（制御信号／Ｓel(2)がＬレベルであるとき）にオンし、ｊ番目のグループにおいて右端列である（３ｊ）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(3)がＨレベルであるとき（制御信号／Ｓel(3)がＬレベルであるとき）にオンする。
ここで、ｊ番目のグループに属する（３ｊ−２）、（３ｊ−１）、（３ｊ）列に対応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖd(j)が供給される。
ｊ番目のグループにおいて左端列である（３ｊ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(1)がＨレベルであるとき（制御信号／Ｓel(1)がＬレベルであるとき）にオン（導通）する。同様に、ｊ番目のグループにおいて中央列である（３ｊ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(2)がＨレベルであるとき（制御信号／Ｓel(2)がＬレベルであるとき）にオンし、ｊ番目のグループにおいて右端列である（３ｊ）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(3)がＨレベルであるとき（制御信号／Ｓel(3)がＬレベルであるとき）にオンする。
レベルシフト回路４０は、保持容量４４とＰチャネルＭＯＳ型のトランジスター４５とＮチャネルＭＯＳ型のトランジスター４３との組を列毎に有し、各列のトランスミッションゲート３４の出力端から出力されるデータ信号の電位をシフトするものである。ここで、保持容量４４の一端は、対応する列のデータ線１４とトランジスター４５のドレインノードとに接続される一方、保持容量４４の他端は、トランスミッションゲート３４の出力端とトランジスター４３のドレインノードとに接続される。このため、保持容量４４は、一端がデータ線１４に接続され、他端にデータ信号が供給される第３保持容量として機能する。図２では省略しているが、保持容量４４の容量をＣrf1とする。
なお、保持容量４４は、表示部１００の外側（つまり、額縁エリア）に配置され、表示部１００に垂直な方向から見て互いに重なり合う２つの電極から形成される。これにより、大きな容量Ｃrf1を比較的狭い領域に形成することが可能となり、電気光学装置１０の狭額縁化が可能となる。
なお、保持容量４４は、表示部１００の外側（つまり、額縁エリア）に配置され、表示部１００に垂直な方向から見て互いに重なり合う２つの電極から形成される。これにより、大きな容量Ｃrf1を比較的狭い領域に形成することが可能となり、電気光学装置１０の狭額縁化が可能となる。
各列のトランジスター４５のソースノードは、初期電位として電位Ｖiniを給電する給電線６１に各列にわたって共通に接続され、ゲートノードには、制御信号／Ｇiniが各列にわたって共通に供給される。このため、トランジスター４５は、データ線１４と給電線６１とを、制御信号／ＧiniがＬレベルのときに電気的に接続し、制御信号／ＧiniがＨレベルのときに電気的に非接続とする構成となっている。
また、各列のトランジスター４３のソースノードは、所定電位として電位Ｖrefを給電する給電線６２に各列にわたって共通に接続され、ゲートノードには、制御信号Ｇrefが各列にわたって共通に供給される。このため、トランジスター４３は、保持容量４４の他端であるノードｈと給電線６２とを、制御信号ＧrefがＨレベルのときに電気的に接続し、制御信号ＧrefがＬレベルのときに電気的に非接続とする構成となっている。
また、各列のトランジスター４３のソースノードは、所定電位として電位Ｖrefを給電する給電線６２に各列にわたって共通に接続され、ゲートノードには、制御信号Ｇrefが各列にわたって共通に供給される。このため、トランジスター４３は、保持容量４４の他端であるノードｈと給電線６２とを、制御信号ＧrefがＨレベルのときに電気的に接続し、制御信号ＧrefがＬレベルのときに電気的に非接続とする構成となっている。
本実施形態では、便宜的に走査線駆動回路２０、デマルチプレクサ３０およびレベルシフト回路４０に分けているが、これらについては、画素回路１１０を駆動する駆動回路としてまとめて概念することが可能である。
図３を参照して画素回路１１０について説明する。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｉ行目であって、ｊ番目のグループのうち左端列の（３ｊ−２）列目に位置するｉ行（３ｊ−２）列の画素回路１１０を例にとって説明する。なお、ｉは、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。
図３に示されるように、画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２１〜１２５と、ＯＬＥＤ１３０と、保持容量１３２とを含む。この画素回路１１０には、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)が供給される。ここで、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)は、それぞれｉ行目に対応して走査線駆動回路２０によって供給されるものである。このため、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)は、ｉ行目であれば、着目している（３ｊ−２）列以外の他の列の画素回路にも共通に供給される。
トランジスター１２２は、ゲートノードがｉ行目の走査線１２に接続され、ドレインまたはソースノードの一方が（３ｊ−２）列目のデータ線１４に接続され、他方がトランジスター１２１におけるゲートノードｇと、保持容量１３２の一端と、トランジスター１２３のソースまたはドレインノードの一方とにそれぞれ接続されている。すなわち、トランジスター１２２は、トランジスター１２１のゲートノードｇとデータ線１４との間に電気的に接続され、トランジスター１２１のゲートノードｇと、データ線１４との間の電気的な接続を制御する、書込トランジスターとして機能する。ここで、トランジスター１２１のゲートノードについては、他のノードと区別するためにｇと表記する。
トランジスター１２１は、ソースノードが給電線１１６に接続され、ドレインノードがトランジスター１２３のソースまたはドレインノードの他方と、トランジスター１２４のソースノードとにそれぞれ接続されている。ここで、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖelが給電される。このトランジスター１２１は、トランジスター１２１のゲートノードおよびソースノード間の電圧に応じた電流を流す駆動トランジスターとして機能する。
トランジスター１２３のゲートノードには制御信号Ｇcmp(i)が供給される。トランジスター１２３は、トランジスター１２１のソースノードおよびゲートノードｇ間の電気的な接続を制御する、閾値補償トランジスターとして機能する。
トランジスター１２４のゲートノードには制御信号Ｇel(i)が供給され、ドレインノードがトランジスター１２５のソースノードとＯＬＥＤ１３０のアノード１３０ａとにそれぞれ接続されている。すなわち、トランジスター１２４は、トランジスター１２１のドレインノードと、アノード１３０ａとの間の電気的な接続を制御する、発光制御トランジスターとして機能する。
トランジスター１２５のゲートノードにはｉ行目に対応した制御信号Ｇorst(i)が供給され、ドレインノードは（３ｊ−１）列目の電位線１６に接続されて電位Ｖorstに保たれている。このトランジスター１２５は、電位線１６と、アノード１３０ａとの間の電気的な接続を制御する初期化トランジスターとして機能する。
トランジスター１２１は、ソースノードが給電線１１６に接続され、ドレインノードがトランジスター１２３のソースまたはドレインノードの他方と、トランジスター１２４のソースノードとにそれぞれ接続されている。ここで、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖelが給電される。このトランジスター１２１は、トランジスター１２１のゲートノードおよびソースノード間の電圧に応じた電流を流す駆動トランジスターとして機能する。
トランジスター１２３のゲートノードには制御信号Ｇcmp(i)が供給される。トランジスター１２３は、トランジスター１２１のソースノードおよびゲートノードｇ間の電気的な接続を制御する、閾値補償トランジスターとして機能する。
トランジスター１２４のゲートノードには制御信号Ｇel(i)が供給され、ドレインノードがトランジスター１２５のソースノードとＯＬＥＤ１３０のアノード１３０ａとにそれぞれ接続されている。すなわち、トランジスター１２４は、トランジスター１２１のドレインノードと、アノード１３０ａとの間の電気的な接続を制御する、発光制御トランジスターとして機能する。
トランジスター１２５のゲートノードにはｉ行目に対応した制御信号Ｇorst(i)が供給され、ドレインノードは（３ｊ−１）列目の電位線１６に接続されて電位Ｖorstに保たれている。このトランジスター１２５は、電位線１６と、アノード１３０ａとの間の電気的な接続を制御する初期化トランジスターとして機能する。
保持容量１３２の他端は、給電線１１６に接続される。このため、保持容量１３２は、トランジスター１２１のゲート・ソース間の電圧を保持する第１保持容量として機能する。以下では、保持容量１３２の容量をＣpixと表記する。
なお、保持容量５０の容量Ｃdtと、保持容量４４の容量Ｃrf1と、保持容量１３２の容量Ｃpixとは、
Ｃdt＞Ｃrf1＞＞Ｃpix
となるように設定される。すなわち、ＣdtはＣrf1よりも大きく、ＣpixはＣdtおよびＣrf1よりも十分に小さくなるように設定される。
なお、保持容量５０の容量Ｃdtと、保持容量４４の容量Ｃrf1と、保持容量１３２の容量Ｃpixとは、
Ｃdt＞Ｃrf1＞＞Ｃpix
となるように設定される。すなわち、ＣdtはＣrf1よりも大きく、ＣpixはＣdtおよびＣrf1よりも十分に小さくなるように設定される。
本実施形態において電気光学装置１０はシリコン基板に形成されるので、トランジスター１２１〜１２５の基板電位については電位Ｖelとしている。
ＯＬＥＤ１３０のアノード１３０ａは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通の共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。
ＯＬＥＤ１３０は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。
このようなＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。
ＯＬＥＤ１３０は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。
このようなＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。
画素回路１１０の構造について、図４および図５を参照しつつ説明する。
図４は、縦および横方向で互いに隣り合う４つの画素回路１１０の構成を示す平面図である。また、図５は、図４におけるＥ−ｅ線で破断した部分断面図である。
なお、図４は、トップエミッション構造の画素回路１１０を観察側から平面視した場合の配線構造を示しているが、簡略化のために、後述する第２配線層以降に形成される構造体を省略している。また、図５は、簡略化のために、ＯＬＥＤ１３０におけるアノード１３０ａ以降に形成される構造体を省略している。
なお、以上の各図については、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
図４は、縦および横方向で互いに隣り合う４つの画素回路１１０の構成を示す平面図である。また、図５は、図４におけるＥ−ｅ線で破断した部分断面図である。
なお、図４は、トップエミッション構造の画素回路１１０を観察側から平面視した場合の配線構造を示しているが、簡略化のために、後述する第２配線層以降に形成される構造体を省略している。また、図５は、簡略化のために、ＯＬＥＤ１３０におけるアノード１３０ａ以降に形成される構造体を省略している。
なお、以上の各図については、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
図５に示すように、画素回路１１０を構成する各要素は、シリコン基板１５０上に形成される。本実施形態では、シリコン基板１５０としてＰ型半導体基板を用いる。
シリコン基板１５０上には、ほぼ全面にわたってＮウェル１６０が形成されている。なお、図４においては、平面視したときに、トランジスター１２１〜１２５の設けられる領域を容易に把握できるように、Ｎウェル１６０のうち、トランジスター１２１〜１２５の設けられる領域およびその近傍のみを、ハッチングを付して示している。
Ｎウェル１６０には、Ｎ型拡散層（図示せず）を介して電位Ｖelが給電される。このため、トランジスター１２１〜１２５の基板電位は電位Ｖelとなっている。
シリコン基板１５０上には、ほぼ全面にわたってＮウェル１６０が形成されている。なお、図４においては、平面視したときに、トランジスター１２１〜１２５の設けられる領域を容易に把握できるように、Ｎウェル１６０のうち、トランジスター１２１〜１２５の設けられる領域およびその近傍のみを、ハッチングを付して示している。
Ｎウェル１６０には、Ｎ型拡散層（図示せず）を介して電位Ｖelが給電される。このため、トランジスター１２１〜１２５の基板電位は電位Ｖelとなっている。
図４および図５に示すように、Ｎウェル１６０の表面にイオンをドープすることにより、複数のＰ型拡散層が形成される。具体的には、Ｎウェル１６０の表面には、画素回路１１０毎に、８つのＰ型拡散層Ｐ１〜Ｐ８が形成される。
これら、Ｐ型拡散層Ｐ１〜Ｐ８は、トランジスター１２１〜１２５のソースまたはドレインとして機能する。
これら、Ｐ型拡散層Ｐ１〜Ｐ８は、トランジスター１２１〜１２５のソースまたはドレインとして機能する。
図５に示すように、Ｎウェル１６０およびＰ型拡散層Ｐ１〜Ｐ８の表面には、ゲート絶縁層Ｌ０およびゲート電極Ｇ１〜Ｇ５がパターニングによって形成される。
これら、ゲート電極Ｇ１〜Ｇ５は、それぞれトランジスター１２１〜１２５のゲートとして機能する。
これら、ゲート電極Ｇ１〜Ｇ５は、それぞれトランジスター１２１〜１２５のゲートとして機能する。
図４および図５に示すように、トランジスター１２１は、ゲート電極Ｇ１、Ｐ型拡散層Ｐ７、およびＰ型拡散層Ｐ８を有する構成である。このうち、Ｐ型拡散層Ｐ８は、トランジスター１２１のソースとして機能し、Ｐ型拡散層Ｐ７は、トランジスター１２１のドレインとして機能する。
また、トランジスター１２２は、ゲート電極Ｇ２、Ｐ型拡散層Ｐ１、およびＰ型拡散層Ｐ２を有する構成である。このうち、Ｐ型拡散層Ｐ１は、トランジスター１２２のソースまたはドレインのうち一方として機能し、Ｐ型拡散層Ｐ２は、トランジスター１２２のソースまたはドレインのうち他方として機能する。
トランジスター１２３は、ゲート電極Ｇ３、Ｐ型拡散層Ｐ２、およびＰ型拡散層Ｐ３を有する構成である。このうち、Ｐ型拡散層Ｐ３は、トランジスター１２３のソースまたはドレインのうち他方として機能し、Ｐ型拡散層Ｐ２は、トランジスター１２３のソースまたはドレインのうち一方として機能する。
トランジスター１２４は、ゲート電極Ｇ４、Ｐ型拡散層Ｐ３、およびＰ型拡散層Ｐ４を有する構成である。このうち、Ｐ型拡散層Ｐ３は、トランジスター１２４のソースとして機能し、Ｐ型拡散層Ｐ４は、トランジスター１２４のドレインとして機能する。
トランジスター１２５は、ゲート電極Ｇ５、Ｐ型拡散層Ｐ５、およびＰ型拡散層Ｐ６を有する構成である。このうち、Ｐ型拡散層Ｐ５は、トランジスター１２５のソースとして機能し、Ｐ型拡散層Ｐ６は、トランジスター１２５のドレインとして機能する。
また、トランジスター１２２は、ゲート電極Ｇ２、Ｐ型拡散層Ｐ１、およびＰ型拡散層Ｐ２を有する構成である。このうち、Ｐ型拡散層Ｐ１は、トランジスター１２２のソースまたはドレインのうち一方として機能し、Ｐ型拡散層Ｐ２は、トランジスター１２２のソースまたはドレインのうち他方として機能する。
トランジスター１２３は、ゲート電極Ｇ３、Ｐ型拡散層Ｐ２、およびＰ型拡散層Ｐ３を有する構成である。このうち、Ｐ型拡散層Ｐ３は、トランジスター１２３のソースまたはドレインのうち他方として機能し、Ｐ型拡散層Ｐ２は、トランジスター１２３のソースまたはドレインのうち一方として機能する。
トランジスター１２４は、ゲート電極Ｇ４、Ｐ型拡散層Ｐ３、およびＰ型拡散層Ｐ４を有する構成である。このうち、Ｐ型拡散層Ｐ３は、トランジスター１２４のソースとして機能し、Ｐ型拡散層Ｐ４は、トランジスター１２４のドレインとして機能する。
トランジスター１２５は、ゲート電極Ｇ５、Ｐ型拡散層Ｐ５、およびＰ型拡散層Ｐ６を有する構成である。このうち、Ｐ型拡散層Ｐ５は、トランジスター１２５のソースとして機能し、Ｐ型拡散層Ｐ６は、トランジスター１２５のドレインとして機能する。
図４に示すように、平面視したときに、ゲート電極Ｇ１の一部とＰ型拡散層Ｐ８の一部とが重なりあう領域が存在する。保持容量１３２は、ゲート電極Ｇ１のうち当該重なり合う領域に対応する部分と、Ｐ型拡散層Ｐ８のうち当該重なり合う領域に対応する部分とが、ゲート絶縁層Ｌ０を挟持することにより構成される。
図５に示すように、ゲート電極Ｇ１〜Ｇ５およびゲート絶縁層Ｌ０を覆うように、第１層間絶縁層Ｌ１が形成される。
第１層間絶縁層Ｌ１の表面には、アルミニウム等の導電性の配線層をパターニングすることにより、走査線１２、給電線１１６、および、信号線１４１〜１４３が、それぞれ形成されるとともに、画素回路１１０毎に中継ノードＮ１〜Ｎ６がそれぞれ形成される。なお、これら第１層間絶縁層Ｌ１の表面に形成される配線層を、第１配線層と総称する場合がある。
第１層間絶縁層Ｌ１の表面には、アルミニウム等の導電性の配線層をパターニングすることにより、走査線１２、給電線１１６、および、信号線１４１〜１４３が、それぞれ形成されるとともに、画素回路１１０毎に中継ノードＮ１〜Ｎ６がそれぞれ形成される。なお、これら第１層間絶縁層Ｌ１の表面に形成される配線層を、第１配線層と総称する場合がある。
図４および図５に示すように、中継ノードＮ１は、第１層間絶縁層Ｌ１を貫通するコンタクトホールＨａ１を介して、Ｐ型拡散層Ｐ１に接続される。すなわち、中継ノードＮ１は、トランジスター１２２のソースノードまたはドレインノードのうち一方に相当する。なお、図４において、コンタクトホールは、異種の配線層同士が重なる部分で「□」印に「×」印を付した部分として示している。
中継ノードＮ２は、コンタクトホールＨａ２を介して、Ｐ型拡散層Ｐ２に接続されるとともに、コンタクトホールＨａ１１を介して、ゲート電極Ｇ１に接続される。すなわち、中継ノードＮ２は、トランジスター１２１のゲートノードｇに相当するともに、トランジスター１２２のソースノードまたはドレインノードの他方、および、トランジスター１２３のソースまたはドレインノードの一方に相当する。
中継ノードＮ３は、コンタクトホールＨａ３を介して、Ｐ型拡散層Ｐ３に接続されるとともに、コンタクトホールＨａ７を介して、Ｐ型拡散層Ｐ７に接続される。すなわち、中継ノードＮ３は、トランジスター１２１のドレインノードに相当するともに、トランジスター１２３のソースまたはドレインノードの他方、および、トランジスター１２４のソースノードに相当する。
中継ノードＮ４は、コンタクトホールＨａ４を介して、Ｐ型拡散層Ｐ４に接続されるとともに、コンタクトホールＨａ５を介して、Ｐ型拡散層Ｐ５に接続される。すなわち、中継ノードＮ４は、トランジスター１２４のドレインノードに相当するともに、トランジスター１２５のソースノードに相当する。
中継ノードＮ５は、コンタクトホールＨａ６を介して、Ｐ型拡散層Ｐ６に接続される。すなわち、中継ノードＮ５は、トランジスター１２５のドレインノードに相当する。
中継ノードＮ６は、コンタクトホールＨａ８を介して、Ｐ型拡散層Ｐ８に接続される。すなわち、中継ノードＮ６は、トランジスター１２１のソースノードに相当する。
信号線１４１は、コンタクトホールＨａ１４を介して、ゲート電極Ｇ４に接続される。なお、信号線１４１には、画素回路１１０に対応した制御信号Ｇel(i)が供給される。
信号線１４２は、コンタクトホールＨａ１５を介して、ゲート電極Ｇ５に接続される。なお、信号線１４２には、画素回路１１０に対応した制御信号Ｇorst(i)が供給される。
信号線１４３は、コンタクトホールＨａ１３を介して、ゲート電極Ｇ３に接続される。なお、信号線１４３には、画素回路１１０に対応した制御信号Ｇcmp(i)が供給される。
走査線１２は、コンタクトホールＨａ１２を介して、ゲート電極Ｇ２に接続される。給電線１１６は、コンタクトホールＨａ９を介して、Ｐ型拡散層Ｐ８に接続される。
ここで、コンタクトホールＨａ２〜Ｈａ９およびコンタクトホールＨａ１１〜Ｈａ１５は、第１層間絶縁層Ｌ１を貫通するコンタクトホールである。
中継ノードＮ２は、コンタクトホールＨａ２を介して、Ｐ型拡散層Ｐ２に接続されるとともに、コンタクトホールＨａ１１を介して、ゲート電極Ｇ１に接続される。すなわち、中継ノードＮ２は、トランジスター１２１のゲートノードｇに相当するともに、トランジスター１２２のソースノードまたはドレインノードの他方、および、トランジスター１２３のソースまたはドレインノードの一方に相当する。
中継ノードＮ３は、コンタクトホールＨａ３を介して、Ｐ型拡散層Ｐ３に接続されるとともに、コンタクトホールＨａ７を介して、Ｐ型拡散層Ｐ７に接続される。すなわち、中継ノードＮ３は、トランジスター１２１のドレインノードに相当するともに、トランジスター１２３のソースまたはドレインノードの他方、および、トランジスター１２４のソースノードに相当する。
中継ノードＮ４は、コンタクトホールＨａ４を介して、Ｐ型拡散層Ｐ４に接続されるとともに、コンタクトホールＨａ５を介して、Ｐ型拡散層Ｐ５に接続される。すなわち、中継ノードＮ４は、トランジスター１２４のドレインノードに相当するともに、トランジスター１２５のソースノードに相当する。
中継ノードＮ５は、コンタクトホールＨａ６を介して、Ｐ型拡散層Ｐ６に接続される。すなわち、中継ノードＮ５は、トランジスター１２５のドレインノードに相当する。
中継ノードＮ６は、コンタクトホールＨａ８を介して、Ｐ型拡散層Ｐ８に接続される。すなわち、中継ノードＮ６は、トランジスター１２１のソースノードに相当する。
信号線１４１は、コンタクトホールＨａ１４を介して、ゲート電極Ｇ４に接続される。なお、信号線１４１には、画素回路１１０に対応した制御信号Ｇel(i)が供給される。
信号線１４２は、コンタクトホールＨａ１５を介して、ゲート電極Ｇ５に接続される。なお、信号線１４２には、画素回路１１０に対応した制御信号Ｇorst(i)が供給される。
信号線１４３は、コンタクトホールＨａ１３を介して、ゲート電極Ｇ３に接続される。なお、信号線１４３には、画素回路１１０に対応した制御信号Ｇcmp(i)が供給される。
走査線１２は、コンタクトホールＨａ１２を介して、ゲート電極Ｇ２に接続される。給電線１１６は、コンタクトホールＨａ９を介して、Ｐ型拡散層Ｐ８に接続される。
ここで、コンタクトホールＨａ２〜Ｈａ９およびコンタクトホールＨａ１１〜Ｈａ１５は、第１層間絶縁層Ｌ１を貫通するコンタクトホールである。
図５に示すように、第１配線層および第１層間絶縁層Ｌ１を覆うように、第２層間絶縁層Ｌ２が形成される。
第２層間絶縁層Ｌ２の表面には、アルミニウム等の導電性の配線層をパターニングすることにより、データ線１４、および、電位線１６がそれぞれ形成されるとともに、画素回路１１０毎に、中継ノードＮ１１、および、中継ノードＮ１２がそれぞれ形成される。なお、これら第２層間絶縁層Ｌ２の表面に形成される配線層を、第２配線層と総称する場合がある。
第２層間絶縁層Ｌ２の表面には、アルミニウム等の導電性の配線層をパターニングすることにより、データ線１４、および、電位線１６がそれぞれ形成されるとともに、画素回路１１０毎に、中継ノードＮ１１、および、中継ノードＮ１２がそれぞれ形成される。なお、これら第２層間絶縁層Ｌ２の表面に形成される配線層を、第２配線層と総称する場合がある。
図４に示すように、中継ノードＮ１１は、コンタクトホールＨｂ２を介して、中継ノードＮ４に接続される。
中継ノードＮ１２は、コンタクトホールＨｂ４を介して、中継ノードＮ６に接続されるとともに、コンタクトホールＨｂ５を介して、給電線１１６に接続される。このため、給電線１１６は、中継ノードＮ１２、中継ノードＮ６を介して、Ｐ型拡散層Ｐ８（すなわち、トランジスター１２１のソース）に接続される。
データ線１４は、コンタクトホールＨｂ１を介して、中継ノードＮ１に接続される。このため、データ線１４は、中継ノードＮ１を介してＰ型拡散層Ｐ１（すなわち、トランジスター１２２のソースまたはドレインのうち一方）に接続される。
電位線１６は、コンタクトホールＨｂ３を介して、中継ノードＮ５に接続される。このため、電位線１６は、中継ノードＮ５を介してＰ型拡散層Ｐ６（すなわち、トランジスター１２５のドレイン）に接続される。
なお、コンタクトホールＨｂ１〜Ｈｂ５は、第２層間絶縁層Ｌ２を貫通するコンタクトホールである。
中継ノードＮ１２は、コンタクトホールＨｂ４を介して、中継ノードＮ６に接続されるとともに、コンタクトホールＨｂ５を介して、給電線１１６に接続される。このため、給電線１１６は、中継ノードＮ１２、中継ノードＮ６を介して、Ｐ型拡散層Ｐ８（すなわち、トランジスター１２１のソース）に接続される。
データ線１４は、コンタクトホールＨｂ１を介して、中継ノードＮ１に接続される。このため、データ線１４は、中継ノードＮ１を介してＰ型拡散層Ｐ１（すなわち、トランジスター１２２のソースまたはドレインのうち一方）に接続される。
電位線１６は、コンタクトホールＨｂ３を介して、中継ノードＮ５に接続される。このため、電位線１６は、中継ノードＮ５を介してＰ型拡散層Ｐ６（すなわち、トランジスター１２５のドレイン）に接続される。
なお、コンタクトホールＨｂ１〜Ｈｂ５は、第２層間絶縁層Ｌ２を貫通するコンタクトホールである。
図５に示すように、第２配線層および第２層間絶縁層Ｌ２を覆うように、第３層間絶縁層Ｌ３が形成される。
これにより、同層（第２配線層）に形成され互いに隣り合うデータ線１４および電位線１６は、第３層間絶縁層Ｌ３を挟持することになる。その結果、互いに隣り合うデータ線１４および電位線１６は容量的に結合し、両者間には保持容量５０が形成される。表示部１００の上部から下部にかけてＹ方向に延在するデータ線１４および電位線１６は、図２に示すとおり、表示部１００の１辺に相当する長さを有する。従って、保持容量５０の容量Ｃdtを大きな値とすることが可能となる。また、保持容量５０は、互いに隣り合うデータ線１４および電位線１６を利用して形成されるものであるため、新たなスペースを必要とすることなく、大きな容量Ｃdtを設けることができる。
これにより、同層（第２配線層）に形成され互いに隣り合うデータ線１４および電位線１６は、第３層間絶縁層Ｌ３を挟持することになる。その結果、互いに隣り合うデータ線１４および電位線１６は容量的に結合し、両者間には保持容量５０が形成される。表示部１００の上部から下部にかけてＹ方向に延在するデータ線１４および電位線１６は、図２に示すとおり、表示部１００の１辺に相当する長さを有する。従って、保持容量５０の容量Ｃdtを大きな値とすることが可能となる。また、保持容量５０は、互いに隣り合うデータ線１４および電位線１６を利用して形成されるものであるため、新たなスペースを必要とすることなく、大きな容量Ｃdtを設けることができる。
図５に示すように、第３層間絶縁層Ｌ３の表面には、アルミニウム等の導電性の配線層をパターニングすることにより、画素回路１１０毎に中継ノードＮ２１が形成されるとともに、表示部１００に対応する領域にわたって給電層１１６ａが連続的に形成される。この給電層１１６ａは、光反射性の導電性材料より形成される。なお、これら第３層間絶縁層Ｌ３の表面に形成される配線層を、第３配線層と総称する場合がある。
中継ノードＮ２１は、第３層間絶縁層Ｌ３を貫通するコンタクトホールＨｃ１を介して、中継ノードＮ１１に接続される。
また、図示は省略するが、給電層１１６ａは、給電線１１６と電気的に接続される。
中継ノードＮ２１は、第３層間絶縁層Ｌ３を貫通するコンタクトホールＨｃ１を介して、中継ノードＮ１１に接続される。
また、図示は省略するが、給電層１１６ａは、給電線１１６と電気的に接続される。
図５に示すように、第３配線層および第３層間絶縁層Ｌ３を覆うように、第４層間絶縁層Ｌ４が形成される。
第４層間絶縁層Ｌ４の表面には、アルミニウムやＩＴＯ（Indium Tin Oxide）などの導電性を有する配線層をパターニングすることによって、ＯＬＥＤ１３０のアノード１３０ａが形成される。このアノード１３０ａは、画素回路１１０毎に個別の画素電極であり、第４層間絶縁層Ｌ４を貫通するコンタクトホールＨｄ１を介して中継ノードＮ２１に接続される。すなわち、アノード１３０ａは、中継ノードＮ２１、中継ノードＮ１１、および、中継ノードＮ４を介して、Ｐ型拡散層Ｐ４（つまり、トランジスター１２４のドレイン）およびＰ型拡散層Ｐ５（つまり、トランジスター１２５のソース）に接続される。
第４層間絶縁層Ｌ４の表面には、アルミニウムやＩＴＯ（Indium Tin Oxide）などの導電性を有する配線層をパターニングすることによって、ＯＬＥＤ１３０のアノード１３０ａが形成される。このアノード１３０ａは、画素回路１１０毎に個別の画素電極であり、第４層間絶縁層Ｌ４を貫通するコンタクトホールＨｄ１を介して中継ノードＮ２１に接続される。すなわち、アノード１３０ａは、中継ノードＮ２１、中継ノードＮ１１、および、中継ノードＮ４を介して、Ｐ型拡散層Ｐ４（つまり、トランジスター１２４のドレイン）およびＰ型拡散層Ｐ５（つまり、トランジスター１２５のソース）に接続される。
電気光学装置１０のうち、アノード１３０ａ以降の構造については図示省略するが、アノード１３０ａの上には、画素回路１１０毎に区分けされて、有機ＥＬ材料からなる発光層が積層される。そして、発光層の上には、複数の画素回路１１０の全てにわたって共通の透明電極であるカソード（共通電極１１８）が設けられる。
すなわち、ＯＬＥＤ１３０は、互いに対向するアノード１３０ａと共通電極１１８とで発光層を挟持し、アノード１３０ａから共通電極１１８に向かって流れる電流に応じた輝度にて発光する。ＯＬＥＤ１３０が発する光のうち、シリコン基板１５０とは反対方向（すなわち、図５において上方向）に向かう光が、観察者に映像として視認される（トップエミッション構造）。
このほかにも、発光層を大気から遮断するための封止材などが設けられるが、説明は省略する。
すなわち、ＯＬＥＤ１３０は、互いに対向するアノード１３０ａと共通電極１１８とで発光層を挟持し、アノード１３０ａから共通電極１１８に向かって流れる電流に応じた輝度にて発光する。ＯＬＥＤ１３０が発する光のうち、シリコン基板１５０とは反対方向（すなわち、図５において上方向）に向かう光が、観察者に映像として視認される（トップエミッション構造）。
このほかにも、発光層を大気から遮断するための封止材などが設けられるが、説明は省略する。
なお、前述のとおり、給電層１１６ａは、表示部１００のほぼ全面を覆うように形成されるため、ＯＬＥＤ１３０の発する光のうちシリコン基板１５０側に向かう光のほぼ全てを、シリコン基板１５０とは反対方向に反射させる。従って、本実施形態に係る電気光学装置１０は、光の利用効率を高め、低消費電力化が可能となる。また、ＯＬＥＤ１３０の発する光は、給電層１１６ａにより遮光されるため、第３層間絶縁層Ｌ３よりもシリコン基板１５０側に形成される配線層や、トランジスター１２１〜１２５等を、光から保護することが可能となる。
本実施形態では、コンタクトホールＨａ８およびコンタクトホールＨｂ４は、平面視したときに異なる位置に設けられているが、平面視したときに互いに重なり合うように設けても良い。同様に、コンタクトホールＨａ９およびコンタクトホールＨｂ５も、平面視したときに互いに重なり合うように設けても良い。また、コンタクトホールＨａ４およびコンタクトホールＨｂ２も、平面視したときに互いに重なり合うように設けても良い。
また、本実施形態では、保持容量１３２を、ゲート電極Ｇ１とＰ型拡散層Ｐ８とでゲート絶縁層Ｌ０を挟持することにより構成しているが、互いに異なる配線層で絶縁層を挟持することによって形成しても良い。例えば、第１配線層と第２配線層とで第２層間絶縁層Ｌ２を挟持することにより保持容量１３２を形成しても良い。
また、本実施形態では、保持容量１３２を、ゲート電極Ｇ１とＰ型拡散層Ｐ８とでゲート絶縁層Ｌ０を挟持することにより構成しているが、互いに異なる配線層で絶縁層を挟持することによって形成しても良い。例えば、第１配線層と第２配線層とで第２層間絶縁層Ｌ２を挟持することにより保持容量１３２を形成しても良い。
＜第１実施形態の動作＞
図６を参照して電気光学装置１０の動作について説明する。図６は、電気光学装置１０における各部の動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、ｉ行目が水平走査される走査期間において、特にｉ行（３ｊ−２）列の画素回路１１０について着目して動作を説明する。
図６を参照して電気光学装置１０の動作について説明する。図６は、電気光学装置１０における各部の動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、ｉ行目が水平走査される走査期間において、特にｉ行（３ｊ−２）列の画素回路１１０について着目して動作を説明する。
本実施形態ではｉ行目の走査期間は、大別すると、図６において（ｂ）で示される初期化期間と（ｃ）で示される補償期間と（ｄ）で示される書込期間とに分けられる。そして、（ｄ）の書込期間の後、間をおいて（ａ）で示される発光期間となり、１フレームの期間経過後に再びｉ行目の走査期間に至る。このため、時間の順でいえば、（発光期間）→初期化期間→補償期間→書込期間→（発光期間）というサイクルの繰り返しとなる。
なお、図６において、ｉ行目に対し１行前の（ｉ−１）行目に対応する走査信号Ｇwr(i-1)、制御信号Ｇel(i-1)、Ｇcmp(i-1)、Ｇorst(i-1)の各々については、ｉ行目に対応する走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)よりも、それぞれ時間的に１水平走査期間（Ｈ）だけ時間的に先行した波形となる。
なお、図６において、ｉ行目に対し１行前の（ｉ−１）行目に対応する走査信号Ｇwr(i-1)、制御信号Ｇel(i-1)、Ｇcmp(i-1)、Ｇorst(i-1)の各々については、ｉ行目に対応する走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)よりも、それぞれ時間的に１水平走査期間（Ｈ）だけ時間的に先行した波形となる。
＜発光期間＞
説明の便宜上、初期化期間の前提となる発光期間から説明する。図６に示されるように、ｉ行目の発光期間では、走査信号Ｇwr(i)がＨレベルであり、制御信号Ｇel(i)はＬレベルである。また、論理信号である制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)のうち、制御信号Ｇel(i)がＬレベルであり、制御信号Ｇcmp(i)、Ｇorst(i)がＨレベルである。
このため、図７に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフする。したがって、トランジスター１２１は、ゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に供給する。後述するように、本実施形態において発光期間での電圧Ｖgsは、トランジスター１２１の閾値電圧から、データ信号の電位に応じてレベルシフトした値である。このため、ＯＬＥＤ１３０には、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。
説明の便宜上、初期化期間の前提となる発光期間から説明する。図６に示されるように、ｉ行目の発光期間では、走査信号Ｇwr(i)がＨレベルであり、制御信号Ｇel(i)はＬレベルである。また、論理信号である制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)のうち、制御信号Ｇel(i)がＬレベルであり、制御信号Ｇcmp(i)、Ｇorst(i)がＨレベルである。
このため、図７に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフする。したがって、トランジスター１２１は、ゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に供給する。後述するように、本実施形態において発光期間での電圧Ｖgsは、トランジスター１２１の閾値電圧から、データ信号の電位に応じてレベルシフトした値である。このため、ＯＬＥＤ１３０には、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。
なお、ｉ行目の発光期間は、ｉ行目以外が水平走査される期間であるから、データ線１４の電位は適宜変動する。ただし、ｉ行目の画素回路１１０においては、トランジスター１２２がオフしているので、ここでは、データ線１４の電位変動を考慮していない。
また、図７においては、動作説明で重要となる経路を太線で示している（以下の図８〜図１０、図１５〜図１８においても同様である）。
また、図７においては、動作説明で重要となる経路を太線で示している（以下の図８〜図１０、図１５〜図１８においても同様である）。
＜初期化期間＞
次にｉ行目の走査期間に至ると、まず、第１期間として（ｂ）の初期化期間が開始する。初期化期間では、発光期間と比較して、制御信号Ｇel(i)がＨレベルに、制御信号Ｇorst(i)がＬレベルに、それぞれ変化する。
このため、図８に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはトランジスター１２４がオフし、トランジスター１２５がオンする。これによってＯＬＥＤ１３０に供給される電流の経路が遮断されるとともに、ＯＬＥＤ１３０のアノードが電位Ｖorstにリセットされる。
ＯＬＥＤ１３０は、上述したようにアノードとカソードとで有機ＥＬ層を挟持した構成であるので、アノード・カソードの間には、図において破線で示されるように容量Ｃoledが並列に寄生する。発光期間においてＯＬＥＤ１３０に電流が流れていたときに、当該ＯＬＥＤ１３０のアノード・カソード間の両端電圧が当該容量Ｃoledによって保持されるが、この保持電圧は、トランジスター１２５のオンによってリセットされる。このため、本実施形態では、後の発光期間においてＯＬＥＤ１３０に再び電流が流れるときに、当該容量Ｃoledで保持されている電圧の影響を受けにくくなる。
次にｉ行目の走査期間に至ると、まず、第１期間として（ｂ）の初期化期間が開始する。初期化期間では、発光期間と比較して、制御信号Ｇel(i)がＨレベルに、制御信号Ｇorst(i)がＬレベルに、それぞれ変化する。
このため、図８に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはトランジスター１２４がオフし、トランジスター１２５がオンする。これによってＯＬＥＤ１３０に供給される電流の経路が遮断されるとともに、ＯＬＥＤ１３０のアノードが電位Ｖorstにリセットされる。
ＯＬＥＤ１３０は、上述したようにアノードとカソードとで有機ＥＬ層を挟持した構成であるので、アノード・カソードの間には、図において破線で示されるように容量Ｃoledが並列に寄生する。発光期間においてＯＬＥＤ１３０に電流が流れていたときに、当該ＯＬＥＤ１３０のアノード・カソード間の両端電圧が当該容量Ｃoledによって保持されるが、この保持電圧は、トランジスター１２５のオンによってリセットされる。このため、本実施形態では、後の発光期間においてＯＬＥＤ１３０に再び電流が流れるときに、当該容量Ｃoledで保持されている電圧の影響を受けにくくなる。
詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い（大電流が流れた）ときの高電圧が保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にさせることができなくなる。これに対して、本実施形態では、トランジスター１２５のオンによってＯＬＥＤ１３０のアノードの電位がリセットされるので、低輝度側の再現性が高められることになる。
なお、本実施形態において、電位Ｖorstについては、当該電位Ｖorstと共通電極１１８の電位Ｖctとの差がＯＬＥＤ１３０の発光閾値電圧を下回るように設定される。このため、初期化期間（次に説明する補償期間および書込期間）において、ＯＬＥＤ１３０はオフ（非発光）状態である。
なお、本実施形態において、電位Ｖorstについては、当該電位Ｖorstと共通電極１１８の電位Ｖctとの差がＯＬＥＤ１３０の発光閾値電圧を下回るように設定される。このため、初期化期間（次に説明する補償期間および書込期間）において、ＯＬＥＤ１３０はオフ（非発光）状態である。
一方、初期化期間では、制御信号／ＧiniがＬレベルになり、制御信号ＧrefがＨレベルになるので、レベルシフト回路４０においては、図８に示されるようにトランジスター４５、４３がそれぞれオンする。このため、保持容量４４の一端であるデータ線１４は電位Ｖiniに、保持容量４４の他端であるノードｈは電位Ｖrefに、それぞれ初期化される。
本実施形態において電位Ｖiniについては、（Ｖel−Ｖini）がトランジスター１２１の閾値電圧｜Ｖth｜よりも大きくなるように設定される。なお、トランジスター１２１はＰチャネル型であるので、ソースノードの電位を基準とした閾値電圧Ｖthは負である。そこで、高低関係の説明で混乱が生じるのを防ぐために、閾値電圧については、絶対値の｜Ｖth｜で表し、大小関係で規定することにする。
また、本実施形態において電位Ｖrefについては、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位に対して、後の書込期間においてノードｈの電位が上昇変化するような値に、例えば最低値Ｖminよりも低くなるように設定される。
また、本実施形態において電位Ｖrefについては、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位に対して、後の書込期間においてノードｈの電位が上昇変化するような値に、例えば最低値Ｖminよりも低くなるように設定される。
＜補償期間＞
ｉ行目の走査期間では、次に第２期間として（ｃ）の補償期間となる。補償期間では初期化期間と比較して、走査信号Ｇwr(i)および制御信号Ｇcmp(i)がＬレベルとなる。一方、補償期間では、制御信号ＧrefがＨレベルに維持された状態で制御信号／ＧiniがＨレベルになる。
このため、図９に示されるように、レベルシフト回路４０においては、トランジスター４３がオンした状態でトランジスター４５がオフすることによって、ノードｈが電位Ｖrefに固定される。一方、ｉ行（３ｊ−２）列の画素回路１１０ではトランジスター１２２がオンすることによって、ゲートノードｇがデータ線１４に電気的に接続されるので、補償期間の開始当初においてゲートノードｇは電位Ｖiniとなる。
ｉ行目の走査期間では、次に第２期間として（ｃ）の補償期間となる。補償期間では初期化期間と比較して、走査信号Ｇwr(i)および制御信号Ｇcmp(i)がＬレベルとなる。一方、補償期間では、制御信号ＧrefがＨレベルに維持された状態で制御信号／ＧiniがＨレベルになる。
このため、図９に示されるように、レベルシフト回路４０においては、トランジスター４３がオンした状態でトランジスター４５がオフすることによって、ノードｈが電位Ｖrefに固定される。一方、ｉ行（３ｊ−２）列の画素回路１１０ではトランジスター１２２がオンすることによって、ゲートノードｇがデータ線１４に電気的に接続されるので、補償期間の開始当初においてゲートノードｇは電位Ｖiniとなる。
補償期間においてトランジスター１２３がオンするので、トランジスター１２１はダイオード接続となる。このため、トランジスター１２１にはドレイン電流が流れて、ゲートノードｇおよびデータ線１４を充電する。詳細には、電流が、給電線１１６→トランジスター１２１→トランジスター１２３→トランジスター１２２→（３ｊ−２）列目のデータ線１４という経路で流れる。このため、トランジスター１２１のオンによって互いに接続状態にあるデータ線１４およびゲートノードｇは、電位Ｖiniから上昇する。
ただし、上記経路に流れる電流は、ゲートノードｇが電位（Ｖel−｜Ｖth｜）に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線１４およびゲートノードｇは電位（Ｖel−｜Ｖth｜）で飽和する。したがって、保持容量１３２は、補償期間の終了に至るまでにトランジスター１２１の閾値電圧｜Ｖth｜を保持することになる。
ただし、上記経路に流れる電流は、ゲートノードｇが電位（Ｖel−｜Ｖth｜）に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線１４およびゲートノードｇは電位（Ｖel−｜Ｖth｜）で飽和する。したがって、保持容量１３２は、補償期間の終了に至るまでにトランジスター１２１の閾値電圧｜Ｖth｜を保持することになる。
＜書込期間＞
初期化期間の後、第３期間として（ｄ）の書込期間に至る。書込期間では、制御信号Ｇcmp(i)がＨレベルになるので、トランジスター１２１のダイオード接続が解除される一方、制御信号ＧrefがＬレベルになるので、トランジスター４３がオフになる。このため、（３ｊ−２）列目のデータ線１４からｉ行（３ｊ−２）列の画素回路１１０におけるゲートノードｇに至るまでの経路はフローティング状態になるものの、当該経路における電位は、保持容量５０、１３２によって（Ｖel−｜Ｖth｜）に維持される。
初期化期間の後、第３期間として（ｄ）の書込期間に至る。書込期間では、制御信号Ｇcmp(i)がＨレベルになるので、トランジスター１２１のダイオード接続が解除される一方、制御信号ＧrefがＬレベルになるので、トランジスター４３がオフになる。このため、（３ｊ−２）列目のデータ線１４からｉ行（３ｊ−２）列の画素回路１１０におけるゲートノードｇに至るまでの経路はフローティング状態になるものの、当該経路における電位は、保持容量５０、１３２によって（Ｖel−｜Ｖth｜）に維持される。
ｉ行目の書込期間において制御回路５は、ｊ番目のグループでいえば、データ信号Ｖd(j)を順番に、ｉ行（３ｊ−２）列、ｉ行（３ｊ−１）列、ｉ行（３ｊ）列の画素の階調レベルに応じた電位に切り替える。一方、制御回路５は、データ信号の電位の切り替えに合わせて制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)を順番に排他的にＨレベルとする。制御回路５は、図６では省略しているが、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)とは論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)についても出力している。これによって、デマルチプレクサ３０では、各グループにおいてトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番でオンする。
ここで、左端列のトランスミッションゲート３４が制御信号Ｓel(1)、／Ｓel(1)によってオンしたとき、図１０に示されるように、保持容量４４の他端であるノードｈは、初期化期間および補償期間において固定された電位Ｖrefから、データ信号Ｖd(j)の電位に、すなわちｉ行（３ｊ−２）列の画素の階調レベルに応じた電位に変化する。このときのノードｈの電位変化分をΔＶとして、変化後の電位を（Ｖref＋ΔＶ）として表すことにする。
一方、ゲートノードｇは、保持容量４４の一端にデータ線１４を介して接続されているので、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ1を乗じた値だけ、上昇方向にシフトした値（Ｖel−｜Ｖth｜＋ｋ1・ΔＶ）となる。このとき、トランジスター１２１の電圧Ｖgsは、閾値電圧｜Ｖth｜からゲートノードｇの電位上昇したシフト分だけ減じた値（｜Ｖth｜−ｋ1・ΔＶ）となる。
なお、容量比ｋ1は、Ｃrf1/（Ｃdt＋Ｃrf1）である。厳密にいえば、保持容量１３２の容量Ｃpixも考慮しなければならないが、容量Ｃpixは、容量Ｃrf1、Ｃdtに比較して十分に小さくなるように設定しているので、無視している。
一方、ゲートノードｇは、保持容量４４の一端にデータ線１４を介して接続されているので、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ1を乗じた値だけ、上昇方向にシフトした値（Ｖel−｜Ｖth｜＋ｋ1・ΔＶ）となる。このとき、トランジスター１２１の電圧Ｖgsは、閾値電圧｜Ｖth｜からゲートノードｇの電位上昇したシフト分だけ減じた値（｜Ｖth｜−ｋ1・ΔＶ）となる。
なお、容量比ｋ1は、Ｃrf1/（Ｃdt＋Ｃrf1）である。厳密にいえば、保持容量１３２の容量Ｃpixも考慮しなければならないが、容量Ｃpixは、容量Ｃrf1、Ｃdtに比較して十分に小さくなるように設定しているので、無視している。
図１１は、書込期間におけるデータ信号の電位とゲートノードｇの電位との関係を示す図である。制御回路５から供給されるデータ信号は、上述したように画素の階調レベルに応じて最小値Ｖminから最大値Ｖmaxまでの電位範囲を取り得る。本実施形態では、当該データ信号が直接ゲートノードｇに書き込まれるのではなく、図に示されるようにレベルシフトされて、ゲートノート゛ｇに書き込まれる。
このとき、ゲートノードｇの電位範囲ΔＶgateは、データ信号の電位範囲ΔＶdata（＝Ｖmax−Ｖmin）に容量比ｋ1を乗じた値に圧縮される。例えば、Ｃrf1：Ｃdt＝１：９となるように保持容量４４、５０の容量を設定したとき、ゲートノードｇの電位範囲ΔＶgateをデータ信号の電位範囲ΔＶdataの１／１０に圧縮することができる。
また、ゲートノードｇの電位範囲ΔＶgateを、データ信号の電位範囲ΔＶdataに対してどの方向にどれだけシフトさせるかについては、電位Ｖp（＝Ｖel−｜Ｖth｜）、Ｖrefで定めることができる。これは、データ信号の電位範囲ΔＶdataが、電位Ｖrefを基準にして容量比ｋ1で圧縮されるとともに、その圧縮範囲が電位Ｖpを基準にシフトされたものが、ゲートノードｇの電位範囲ΔＶgateとなるためである。
このとき、ゲートノードｇの電位範囲ΔＶgateは、データ信号の電位範囲ΔＶdata（＝Ｖmax−Ｖmin）に容量比ｋ1を乗じた値に圧縮される。例えば、Ｃrf1：Ｃdt＝１：９となるように保持容量４４、５０の容量を設定したとき、ゲートノードｇの電位範囲ΔＶgateをデータ信号の電位範囲ΔＶdataの１／１０に圧縮することができる。
また、ゲートノードｇの電位範囲ΔＶgateを、データ信号の電位範囲ΔＶdataに対してどの方向にどれだけシフトさせるかについては、電位Ｖp（＝Ｖel−｜Ｖth｜）、Ｖrefで定めることができる。これは、データ信号の電位範囲ΔＶdataが、電位Ｖrefを基準にして容量比ｋ1で圧縮されるとともに、その圧縮範囲が電位Ｖpを基準にシフトされたものが、ゲートノードｇの電位範囲ΔＶgateとなるためである。
このようにｉ行目の書込期間において、ｉ行目の画素回路１１０のゲートノードｇには、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ1を応じた分だけシフトした電位（Ｖel−｜Ｖth｜＋ｋ1・ΔＶ）が書き込まれる。
やがて走査信号Ｇwr(i)がＨレベルになり、トランジスター１２２がオフする。これによって書込期間が終了して、ゲートノードｇの電位は、シフトされた値に確定する。
やがて走査信号Ｇwr(i)がＨレベルになり、トランジスター１２２がオフする。これによって書込期間が終了して、ゲートノードｇの電位は、シフトされた値に確定する。
＜発光期間＞
ｉ行目の書込期間の終了した後、１水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬレベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする。ゲート・ソース間の電圧Ｖgsは、（｜Ｖth｜−ｋ1・ΔＶ）であるから、ＯＬＥＤ１３０には、先の図７に示したように、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。
このような動作は、ｉ行目の走査期間において、（３ｊ−２）列目の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。
ｉ行目の書込期間の終了した後、１水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬレベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする。ゲート・ソース間の電圧Ｖgsは、（｜Ｖth｜−ｋ1・ΔＶ）であるから、ＯＬＥＤ１３０には、先の図７に示したように、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。
このような動作は、ｉ行目の走査期間において、（３ｊ−２）列目の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。
＜第１実施形態の効果＞
保持容量５０は、表示部１００の１辺に相当する長さを有するデータ線１４および電位線１６で第３層間絶縁層Ｌ３を挟持することにより形成されるため、保持容量５０の容量Ｃdtを大きな値とすることができる。この容量Ｃdtは、画素回路１１０内に形成される保持容量１３２の容量Ｃpixに比べて十分に大きく、また、表示部１００の外側の限られた領域に形成される保持容量４４の容量Ｃrf1に比べても大きい。従って、容量Ｃdtおよび容量Ｃrf1の容量比ｋ1を小さな値に設定することが可能となる。
すなわち、本実施形態によれば、容量比ｋ1を小さな値に設定することで、ゲートノードｇにおける電位範囲ΔＶgateを、データ信号の電位範囲ΔＶdataに対して、十分に小さな値に圧縮することが可能となる。これにより、データ信号を細かい精度で刻まなくても、階調レベルを反映した電圧を、トランジスター１２１のゲート・ソース間に印加することができる。そして、微細な画素回路１１０においてトランジスター１２１のゲート・ソース間の電圧Ｖgsの変化に対しＯＬＥＤ１３０に流れる微小電流が相対的に大きく変化する場合であっても、ＯＬＥＤ１３０に供給する電流を精度良く制御することが可能になる。
保持容量５０は、表示部１００の１辺に相当する長さを有するデータ線１４および電位線１６で第３層間絶縁層Ｌ３を挟持することにより形成されるため、保持容量５０の容量Ｃdtを大きな値とすることができる。この容量Ｃdtは、画素回路１１０内に形成される保持容量１３２の容量Ｃpixに比べて十分に大きく、また、表示部１００の外側の限られた領域に形成される保持容量４４の容量Ｃrf1に比べても大きい。従って、容量Ｃdtおよび容量Ｃrf1の容量比ｋ1を小さな値に設定することが可能となる。
すなわち、本実施形態によれば、容量比ｋ1を小さな値に設定することで、ゲートノードｇにおける電位範囲ΔＶgateを、データ信号の電位範囲ΔＶdataに対して、十分に小さな値に圧縮することが可能となる。これにより、データ信号を細かい精度で刻まなくても、階調レベルを反映した電圧を、トランジスター１２１のゲート・ソース間に印加することができる。そして、微細な画素回路１１０においてトランジスター１２１のゲート・ソース間の電圧Ｖgsの変化に対しＯＬＥＤ１３０に流れる微小電流が相対的に大きく変化する場合であっても、ＯＬＥＤ１３０に供給する電流を精度良く制御することが可能になる。
本実施形態によれば、保持容量５０は、表示部１００の辺の長さに相当する長さを有するデータ線１４と電位線１６とにより形成される。すなわち、保持容量５０の容量Ｃdtは、大きな面積の電極によって形成される。保持容量５０の列毎のばらつきは、半導体プロセスの誤差に依存するが、大面積の電極により保持容量５０を形成することで、保持容量５０の容量Ｃdtの相対的なばらつきを低減することができる。従って、保持容量４４の容量Ｃrf1の列毎のばらつきを小さく抑えることができれば、容量Ｃdtおよび容量Ｃrf1の容量比ｋ1の列毎のばらつきも小さく抑えることが可能になる。これにより、容量比ｋ1のばらつきに起因した輝度のムラの発生を抑制することが可能となる。
また、列毎に設けられる保持容量５０の各々は、各データ線１４に接続されたｍ個の画素回路１１０に共通して設けられる。このため、画素回路１１０の内部に大きな保持を形成することなく、各画素回路１１０に大きな容量を提供することが可能となり、画素回路１１０の微細化と、表示品質を向上との両立が可能となる。
ところで、書込期間において、保持容量４４の他端にデータ信号Ｖd(j)が供給された場合、保持容量４４の一端から、保持容量１３２および保持容量５０に対する、電荷の移動が発生する。すなわち、本実施形態は、書込期間において保持容量４４の一端から供給される電荷を、保持容量１３２および保持容量５０に分配することによって、ゲートノードｇの電位を決定するものである。
より具体的には、書込期間において保持容量４４の一端から供給される電荷は、保持容量５０と保持容量１３２との容量比に応じて、保持容量５０と保持容量１３２とに分配される。そして、書込期間おけるゲートノードｇの電位変化量は、保持容量５０の容量Ｃdtおよび保持容量５０に分配された電荷と、保持容量１３２の容量Ｃpixおよび保持容量１３２に分配された電荷とに基づいて決定される。保持容量５０の容量Ｃdtは、保持容量１３２の容量Ｃpixに比べて十分に大きいため、書込期間おけるゲートノードｇの電位変化量は、実質的には、保持容量５０の容量Ｃdtと保持容量５０に分配された電荷とによって決定されることになる。上述のとおり、列毎の容量Ｃdtのばらつきは小さい。従って、本実施形態によれば、書込期間おけるゲートノードｇの電位変化量の列毎のばらつきを、小さく抑えることができる。
これに対して、仮に、電気光学装置１０が保持容量５０を備えない場合、書込期間において保持容量４４の一端から供給される電荷は、保持容量１３２により保持される。つまり、電気光学装置１０が保持容量５０を備えない場合、書込期間おけるゲートノードｇの電位変化量は、書込期間において保持容量４４の一端から供給される電荷と、保持容量１３２の容量Ｃpixとにより決定される。保持容量１３２は、微細な画素回路１１０内に形成されるため、容量Ｃpixの相対的なばらつきは、容量Ｃdtの相対的なばらつきに比べて大きい。従って、この場合、書込期間おけるゲートノードｇの電位変化量の列毎のばらつきも大きくなる。
このように、本実施形態によれば、保持容量５０を備えることにより、書込期間おけるゲートノードｇの電位変化量の相対的なばらつきを低減することができるため、輝度のムラの発生を抑制し、表示品質を向上させることが可能となる。
より具体的には、書込期間において保持容量４４の一端から供給される電荷は、保持容量５０と保持容量１３２との容量比に応じて、保持容量５０と保持容量１３２とに分配される。そして、書込期間おけるゲートノードｇの電位変化量は、保持容量５０の容量Ｃdtおよび保持容量５０に分配された電荷と、保持容量１３２の容量Ｃpixおよび保持容量１３２に分配された電荷とに基づいて決定される。保持容量５０の容量Ｃdtは、保持容量１３２の容量Ｃpixに比べて十分に大きいため、書込期間おけるゲートノードｇの電位変化量は、実質的には、保持容量５０の容量Ｃdtと保持容量５０に分配された電荷とによって決定されることになる。上述のとおり、列毎の容量Ｃdtのばらつきは小さい。従って、本実施形態によれば、書込期間おけるゲートノードｇの電位変化量の列毎のばらつきを、小さく抑えることができる。
これに対して、仮に、電気光学装置１０が保持容量５０を備えない場合、書込期間において保持容量４４の一端から供給される電荷は、保持容量１３２により保持される。つまり、電気光学装置１０が保持容量５０を備えない場合、書込期間おけるゲートノードｇの電位変化量は、書込期間において保持容量４４の一端から供給される電荷と、保持容量１３２の容量Ｃpixとにより決定される。保持容量１３２は、微細な画素回路１１０内に形成されるため、容量Ｃpixの相対的なばらつきは、容量Ｃdtの相対的なばらつきに比べて大きい。従って、この場合、書込期間おけるゲートノードｇの電位変化量の列毎のばらつきも大きくなる。
このように、本実施形態によれば、保持容量５０を備えることにより、書込期間おけるゲートノードｇの電位変化量の相対的なばらつきを低減することができるため、輝度のムラの発生を抑制し、表示品質を向上させることが可能となる。
また、図３において破線で示されるようにデータ線１４と画素回路１１０におけるゲートノードｇとの間には容量Ｃprsが実際には寄生する。このため、データ線１４の電位変化幅が大きいと、当該容量Ｃprsを介してゲートノードｇに伝播し、いわゆるクロストークやムラなどが発生して表示品位を低下させてしまう。当該容量Ｃprsの影響は、画素回路１１０が微細化されたときに顕著に現れる。
これに対して、本実施形態においては、データ線１４の電位変化範囲についても、データ信号の電位範囲ΔＶdataに対し狭められるので、容量Ｃprsを介した影響を抑えることができる。
これに対して、本実施形態においては、データ線１４の電位変化範囲についても、データ信号の電位範囲ΔＶdataに対し狭められるので、容量Ｃprsを介した影響を抑えることができる。
本実施形態によれば、トランジスター１２５をオンさせる期間、すなわちＯＬＥＤ１３０のリセット期間として、走査期間よりも長い期間、例えば２水平走査期間を確保することができるので、発光期間においてＯＬＥＤ１３０の寄生容量に保持された電圧を十分に初期化することができる。
また、本実施形態によれば、トランジスター１２１によってＯＬＥＤ１３０に供給される電流Ｉdsは、閾値電圧の影響が相殺される。このため、本実施形態によれば、トランジスター１２１の閾値電圧が画素回路１１０毎にばらついても、そのばらつきが補償されて、階調レベルに応じた電流がＯＬＥＤ１３０に供給されるので、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。
この相殺について図１２を参照して説明する。この図に示されるように、トランジスター１２１は、ＯＬＥＤ１３０に供給する微小電流を制御するために、弱反転領域（サブスレッショルド領域）で動作する。
図において、Ａは閾値電圧｜Ｖth｜が大きいトランジスターを、Ｂは閾値電圧｜Ｖth｜が小さいトランジスターを、それぞれ示している。なお、図１２において、ゲート・ソース間の電圧Ｖgsは、実線で示される特性と電位Ｖelとの差である。また、図１２において、縦スケールの電流は、ソースからドレインに向かう方向を正（上）とした対数で示されている。
補償期間においてゲートノードｇは、電位Ｖiniから電位（Ｖel−｜Ｖth｜）となる。
このため、閾値電圧｜Ｖth｜が大きいトランジスターＡは、動作点がＳからＡａに移動する一方、閾値電圧｜Ｖth｜が小さいトランジスターＢは、動作点がＳからＢａに移動する。
次に、２つのトランジスターが属する画素回路１１０へのデータ信号の電位が同じ場合、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Ａａ、Ｂａからの電位シフト量は、ともに同じｋ1・ΔＶである。このため、トランジスターＡについては動作点がＡａからＡｂに移動し、トランジスターＢについては動作点がＢａからＢｂに移動するが、電位シフト後の動作点における電流は、トランジスターＡ、Ｂともに、ほぼ同じＩdsで揃うことになる。
図において、Ａは閾値電圧｜Ｖth｜が大きいトランジスターを、Ｂは閾値電圧｜Ｖth｜が小さいトランジスターを、それぞれ示している。なお、図１２において、ゲート・ソース間の電圧Ｖgsは、実線で示される特性と電位Ｖelとの差である。また、図１２において、縦スケールの電流は、ソースからドレインに向かう方向を正（上）とした対数で示されている。
補償期間においてゲートノードｇは、電位Ｖiniから電位（Ｖel−｜Ｖth｜）となる。
このため、閾値電圧｜Ｖth｜が大きいトランジスターＡは、動作点がＳからＡａに移動する一方、閾値電圧｜Ｖth｜が小さいトランジスターＢは、動作点がＳからＢａに移動する。
次に、２つのトランジスターが属する画素回路１１０へのデータ信号の電位が同じ場合、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Ａａ、Ｂａからの電位シフト量は、ともに同じｋ1・ΔＶである。このため、トランジスターＡについては動作点がＡａからＡｂに移動し、トランジスターＢについては動作点がＢａからＢｂに移動するが、電位シフト後の動作点における電流は、トランジスターＡ、Ｂともに、ほぼ同じＩdsで揃うことになる。
＜第２実施形態＞
第１実施形態においては、各列の保持容量４４の他端、すなわちノードｈに、デマルチプレクサ３０によってデータ信号を直接供給する構成とした。このため、各行の走査期間においては、制御回路５からデータ信号が供給される期間イコール書込期間となるので、時間的な制約が大きい。
そこで次に、このような時間的な制約を緩和することができる第２実施形態について説明する。なお、以下においては説明の重複を避けるために、第１実施形態との相違する部分を中心に説明することにする。
第１実施形態においては、各列の保持容量４４の他端、すなわちノードｈに、デマルチプレクサ３０によってデータ信号を直接供給する構成とした。このため、各行の走査期間においては、制御回路５からデータ信号が供給される期間イコール書込期間となるので、時間的な制約が大きい。
そこで次に、このような時間的な制約を緩和することができる第２実施形態について説明する。なお、以下においては説明の重複を避けるために、第１実施形態との相違する部分を中心に説明することにする。
図１３は、第２実施形態に係る電気光学装置１０の構成を示す図である。
この図に示した第２実施形態が図２に示した第１実施形態と相違する点は、主としてレベルシフト回路４０の各列において保持容量４１およびトランスミッションゲート４２が設けられている点にある。
この図に示した第２実施形態が図２に示した第１実施形態と相違する点は、主としてレベルシフト回路４０の各列において保持容量４１およびトランスミッションゲート４２が設けられている点にある。
詳細には、各列においてトランスミッションゲート４２は、トランスミッションゲート３４の出力端と保持容量４４の他端との間に、電気的に介挿されている。すなわち、トランスミッションゲート４２の入力端がトランスミッションゲート３４の出力端に接続され、トランスミッションゲート４２の出力端が保持容量４４の他端に接続されている。このため、トランスミッションゲート４２が第１スイッチとして機能する。
なお、各列のトランスミッションゲート４２は、制御回路５から供給される制御信号ＧcplがＨレベルであるとき（制御信号／ＧcplがＬレベルであるとき）に一斉にオンする。
一方、デマルチプレクサ３０におけるトランスミッションゲート３４が第２スイッチとして機能する。
なお、各列のトランスミッションゲート４２は、制御回路５から供給される制御信号ＧcplがＨレベルであるとき（制御信号／ＧcplがＬレベルであるとき）に一斉にオンする。
一方、デマルチプレクサ３０におけるトランスミッションゲート３４が第２スイッチとして機能する。
また、各列において保持容量４１の一端は、トランスミッションゲート３４の出力端（トランスミッションゲート４２の入力端）に接続され、保持容量４１の他端は、固定電位、例えば電位Ｖssに共通に接地されている。図１３では省略しているが、保持容量４１の容量をＣrf2とする。なお、電位Ｖssは、論理信号である走査信号や制御信号のＬレベルに相当する。
＜第２実施形態の動作＞
図１４を参照して第２実施形態に係る電気光学装置１０の動作について説明する。図１４は、第２実施形態における動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される点については、第１実施形態と同様である。また、第２実施形態ではｉ行目の走査期間が、（ｂ）で示される初期化期間と（ｃ）で示される補償期間と（ｄ）で示される書込期間との順となっている点についても、第１実施形態と同様である。なお、第２実施形態において（ｄ）の書込期間は、制御信号ＧcplがＬからＨレベルになるとき（制御信号／ＧcplがＬレベルになったとき）から走査信号がＬからＨレベルになるときまでの期間である。
第２実施形態においても、第１実施形態と同様に、時間の順でいえば（発光期間）→初期化期間→補償期間→書込期間→（発光期間）というサイクルの繰り返しとなる。ただし、第２実施形態では、第１実施形態と比較して、データ信号の供給期間イコール書込期間ではなく、データ信号の供給が書込期間よりも先行している点において相違している。詳細には、第２実施形態では、（ａ）の初期化期間と（ｂ）の補償期間とにわたって、データ信号が供給され得る点において第１実施形態と相違している。
図１４を参照して第２実施形態に係る電気光学装置１０の動作について説明する。図１４は、第２実施形態における動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される点については、第１実施形態と同様である。また、第２実施形態ではｉ行目の走査期間が、（ｂ）で示される初期化期間と（ｃ）で示される補償期間と（ｄ）で示される書込期間との順となっている点についても、第１実施形態と同様である。なお、第２実施形態において（ｄ）の書込期間は、制御信号ＧcplがＬからＨレベルになるとき（制御信号／ＧcplがＬレベルになったとき）から走査信号がＬからＨレベルになるときまでの期間である。
第２実施形態においても、第１実施形態と同様に、時間の順でいえば（発光期間）→初期化期間→補償期間→書込期間→（発光期間）というサイクルの繰り返しとなる。ただし、第２実施形態では、第１実施形態と比較して、データ信号の供給期間イコール書込期間ではなく、データ信号の供給が書込期間よりも先行している点において相違している。詳細には、第２実施形態では、（ａ）の初期化期間と（ｂ）の補償期間とにわたって、データ信号が供給され得る点において第１実施形態と相違している。
＜発光期間＞
第２実施形態では、図１４に示されるように、ｉ行目の発光期間では走査信号Ｇwr(i)がＨレベルであり、また、制御信号Ｇel(i)がＬレベルであり、制御信号Ｇcmp(i)、Ｇorst(i)がＨレベルである。
このため、図１５に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフするので、当該画素回路１１０における動作は基本的に第１実施形態と同様となる。すなわち、トランジスター１２１は、ゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に供給することになる。
第２実施形態では、図１４に示されるように、ｉ行目の発光期間では走査信号Ｇwr(i)がＨレベルであり、また、制御信号Ｇel(i)がＬレベルであり、制御信号Ｇcmp(i)、Ｇorst(i)がＨレベルである。
このため、図１５に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフするので、当該画素回路１１０における動作は基本的に第１実施形態と同様となる。すなわち、トランジスター１２１は、ゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に供給することになる。
＜初期化期間＞
ｉ行目の走査期間に至って、まず（ｂ）の初期化期間が開始する。
第２実施形態において初期化期間では、発光期間と比較して、制御信号Ｇel(i)がＨレベルに、制御信号Ｇorst(i)がＬレベルに、それぞれ変化する。
このため、図１６に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはトランジスター１２４がオフし、トランジスター１２５がオンする。これによってＯＬＥＤ１３０に供給される電流の経路が遮断されるとともに、トランジスター１２４のオンによってＯＬＥＤ１３０のアノードが電位Ｖorstにリセットされるので、当該画素回路１１０における動作は基本的に第１実施形態と同様となる。
ｉ行目の走査期間に至って、まず（ｂ）の初期化期間が開始する。
第２実施形態において初期化期間では、発光期間と比較して、制御信号Ｇel(i)がＨレベルに、制御信号Ｇorst(i)がＬレベルに、それぞれ変化する。
このため、図１６に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはトランジスター１２４がオフし、トランジスター１２５がオンする。これによってＯＬＥＤ１３０に供給される電流の経路が遮断されるとともに、トランジスター１２４のオンによってＯＬＥＤ１３０のアノードが電位Ｖorstにリセットされるので、当該画素回路１１０における動作は基本的に第１実施形態と同様となる。
一方、第２実施形態において初期化期間では、制御信号／ＧiniがＬレベルになり、制御信号ＧrefがＨレベルになるとともに、制御信号ＧcplがＬレベルになる。このため、レベルシフト回路４０においては、図１６に示されるようにトランジスター４５、４３がそれぞれオンするとともに、トランスミッションゲート４２がオフする。したがって、保持容量４４の一端であるデータ線１４は電位Ｖiniに、保持容量４４の他端であるノードｈは電位Ｖrefに、それぞれ初期化される。
第２実施形態では電位Ｖrefについては、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位に対して、第１実施形態と同様に、後の書込期間においてノードｈの電位が上昇変化するような値に設定される。
第２実施形態では電位Ｖrefについては、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位に対して、第１実施形態と同様に、後の書込期間においてノードｈの電位が上昇変化するような値に設定される。
上述したように、第２実施形態において制御回路５は、初期化期間および補償期間にわたってデータ信号を供給する。すなわち、制御回路５は、ｊ番目のグループでいえば、データ信号Ｖd(j)を順番に、ｉ行（３ｊ−２）列、ｉ行（３ｊ−１）列、ｉ行（３ｊ）列の画素の階調レベルに応じた電位に切り替える一方、データ信号の電位の切り替えに合わせて制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)を順番に排他的にＨレベルとする。これによって、デマルチプレクサ３０では、各グループにおいてトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番でオンする。
ここで、初期化期間において、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)によってオンする場合、図１６に示されるように、データ信号Ｖd(j)が保持容量４１の一端に供給されるので、当該データ信号は、保持容量４１によって保持される。
ここで、初期化期間において、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)によってオンする場合、図１６に示されるように、データ信号Ｖd(j)が保持容量４１の一端に供給されるので、当該データ信号は、保持容量４１によって保持される。
＜補償期間＞
ｉ行目の走査期間においては、次に（ｃ）の補償期間となる。第２実施形態において補償期間では、初期化期間と比較して、走査信号Ｇwr(i)がＬレベルに、制御信号Ｇcmp(i)がＬレベルに、それぞれ変化する。
このため、図１７に示されるように、ｉ行（３ｊ−２）列の画素回路１１０ではトランジスター１２２がオンして、ゲートノードｇがデータ線１４に電気的に接続される一方、トランジスター１２３のオンによって、トランジスター１２１がダイオード接続となる。
したがって、電流が、給電線１１６→トランジスター１２１→トランジスター１２３→トランジスター１２２→（３ｊ−２）列目のデータ線１４という経路で流れるので、ゲートノードｇは、電位Ｖiniから上昇し、やがて（Ｖel−｜Ｖth｜）に飽和する。したがって、第２実施形態においても、保持容量１３２は、補償期間の終了に至るまでにトランジスター１２１の閾値電圧｜Ｖth｜を保持することになる。
ｉ行目の走査期間においては、次に（ｃ）の補償期間となる。第２実施形態において補償期間では、初期化期間と比較して、走査信号Ｇwr(i)がＬレベルに、制御信号Ｇcmp(i)がＬレベルに、それぞれ変化する。
このため、図１７に示されるように、ｉ行（３ｊ−２）列の画素回路１１０ではトランジスター１２２がオンして、ゲートノードｇがデータ線１４に電気的に接続される一方、トランジスター１２３のオンによって、トランジスター１２１がダイオード接続となる。
したがって、電流が、給電線１１６→トランジスター１２１→トランジスター１２３→トランジスター１２２→（３ｊ−２）列目のデータ線１４という経路で流れるので、ゲートノードｇは、電位Ｖiniから上昇し、やがて（Ｖel−｜Ｖth｜）に飽和する。したがって、第２実施形態においても、保持容量１３２は、補償期間の終了に至るまでにトランジスター１２１の閾値電圧｜Ｖth｜を保持することになる。
第２実施形態において、補償期間では、制御信号ＧrefがＨレベルを維持した状態で制御信号／ＧiniがＨレベルになるので、レベルシフト回路４０においてノードｈは電位Ｖrefに固定される。
また、補償期間において、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)によってオンする場合、図１７に示されるように、データ信号Ｖd(j)が保持容量４１によって保持される。
また、補償期間において、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)によってオンする場合、図１７に示されるように、データ信号Ｖd(j)が保持容量４１によって保持される。
なお、すでに初期化期間において、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)によってオンした場合には、補償期間において、当該トランスミッションゲート３４はオンすることはないが、保持容量４１にデータ信号Ｖd(j)が保持されている点において変わりはない。
また、補償期間が終了すると、制御信号Ｇcmp(i)がＨレベルになるので、トランジスター１２１のダイオード接続が解除される。
また、補償期間が終了すると、制御信号Ｇcmp(i)がＨレベルになるので、トランジスター１２１のダイオード接続が解除される。
第２実施形態においては、補償期間が終了してから次の書込期間が開始するまでの間において制御信号ＧrefがＬレベルになるので、トランジスター４３がオフになる。このため、（３ｊ−２）列目のデータ線１４からｉ行（３ｊ−２）列の画素回路１１０におけるゲートノードｇに至るまでの経路は、フローティング状態になるものの、当該経路の電位は、保持容量５０、１３２によって（Ｖel−｜Ｖth｜）に維持される。
＜書込期間＞
第２実施形態において書込期間では、制御信号ＧcplがＨレベルとなる（制御信号／ＧcplがＬレベルとなる）。このため、図１８に示されるように、レベルシフト回路４０においてトランスミッションゲート４２がオンするので、保持容量４１に保持されたデータ信号が保持容量４４の他端であるノードｈに供給される。このため、ノードｈは、補償期間における電位Ｖrefからシフトする。すなわち、ノードｈは電位（Ｖref＋ΔＶ）に変化する。
第２実施形態において書込期間では、制御信号ＧcplがＨレベルとなる（制御信号／ＧcplがＬレベルとなる）。このため、図１８に示されるように、レベルシフト回路４０においてトランスミッションゲート４２がオンするので、保持容量４１に保持されたデータ信号が保持容量４４の他端であるノードｈに供給される。このため、ノードｈは、補償期間における電位Ｖrefからシフトする。すなわち、ノードｈは電位（Ｖref＋ΔＶ）に変化する。
一方、ゲートノードｇは、保持容量４４の一端にデータ線１４を介して接続されているので、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ2を乗じた値だけ上昇する方向にシフトした値となる。すなわち、ゲートノードｇの電位は、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ2を乗じた値だけ、上昇方向にシフトした値（Ｖel−｜Ｖth｜＋ｋ2・ΔＶ）となる。
なお、第２実施形態において、容量比ｋ2は、Ｃdt、Ｃrf1、Ｃrf2の容量比である。上述したように、保持容量１３２の容量Ｃpixについては無視している。
また、このとき、トランジスター１２１の電圧Ｖgsは、閾値電圧｜Ｖth｜からゲートノードｇの電位上昇したシフト分だけ減じた値（｜Ｖth｜−ｋ2・ΔＶ）となる。
なお、第２実施形態において、容量比ｋ2は、Ｃdt、Ｃrf1、Ｃrf2の容量比である。上述したように、保持容量１３２の容量Ｃpixについては無視している。
また、このとき、トランジスター１２１の電圧Ｖgsは、閾値電圧｜Ｖth｜からゲートノードｇの電位上昇したシフト分だけ減じた値（｜Ｖth｜−ｋ2・ΔＶ）となる。
＜発光期間＞
第２実施形態では、ｉ行目の書込期間の終了した後、１水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬレベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする。
ゲート・ソース間の電圧Ｖgsは（｜Ｖth｜−ｋ2・ΔＶ）であり、トランジスター１２１の閾値電圧からデータ信号の電位によってレベルシフトした値である。このため、ＯＬＥＤ１３０には、先の図１５に示したように、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。
このような動作は、ｉ行目の走査期間において、（３ｊ−２）列目の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。
第２実施形態では、ｉ行目の書込期間の終了した後、１水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬレベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする。
ゲート・ソース間の電圧Ｖgsは（｜Ｖth｜−ｋ2・ΔＶ）であり、トランジスター１２１の閾値電圧からデータ信号の電位によってレベルシフトした値である。このため、ＯＬＥＤ１３０には、先の図１５に示したように、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。
このような動作は、ｉ行目の走査期間において、（３ｊ−２）列目の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。
＜第２実施形態の効果＞
第２実施形態によれば、第１実施形態と同様に、微細な画素回路１１０においてトランジスター１２１のゲート・ソース間の電圧Ｖgsの変化に対しＯＬＥＤ１３０に流れる微小電流が相対的に大きく変化する場合であっても、ＯＬＥＤ１３０に供給する電流を精度良く制御することが可能になる。
第２実施形態によれば、第１実施形態と同様に、発光期間においてＯＬＥＤ１３０の寄生容量に保持された電圧を十分に初期化することができるほか、トランジスター１２１の閾値電圧が画素回路１１０毎にばらついても、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。
第２実施形態によれば、第１実施形態と同様に、微細な画素回路１１０においてトランジスター１２１のゲート・ソース間の電圧Ｖgsの変化に対しＯＬＥＤ１３０に流れる微小電流が相対的に大きく変化する場合であっても、ＯＬＥＤ１３０に供給する電流を精度良く制御することが可能になる。
第２実施形態によれば、第１実施形態と同様に、発光期間においてＯＬＥＤ１３０の寄生容量に保持された電圧を十分に初期化することができるほか、トランジスター１２１の閾値電圧が画素回路１１０毎にばらついても、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。
第２実施形態によれば、制御回路５からデマルチプレクサ３０を介して供給されるデータ信号を、保持容量４１に保持させる動作が、初期化期間から補償期間までにわたって実行される。このため、１水平走査期間に実行すべき動作について時間的な制約を緩和することができる。
例えば、補償期間においてゲート・ソース間電圧Ｖgsが閾値電圧に近づくにつれ、トランジスター１２１に流れる電流が低下するので、ゲートノードｇを電位（Ｖel−｜Ｖth｜）に収束するまで時間を要するが、第２実施形態では、第１実施形態と比較して図１４に示されるように補償期間を長く確保することができる。このため、第２実施形態によれば、第１実施形態と比較して、トランジスター１２１の閾値電圧のばらつきを、精度良く補償することができる。
また、データ信号の供給動作についても低速化することができる。
例えば、補償期間においてゲート・ソース間電圧Ｖgsが閾値電圧に近づくにつれ、トランジスター１２１に流れる電流が低下するので、ゲートノードｇを電位（Ｖel−｜Ｖth｜）に収束するまで時間を要するが、第２実施形態では、第１実施形態と比較して図１４に示されるように補償期間を長く確保することができる。このため、第２実施形態によれば、第１実施形態と比較して、トランジスター１２１の閾値電圧のばらつきを、精度良く補償することができる。
また、データ信号の供給動作についても低速化することができる。
＜応用・変形例＞
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
＜制御回路＞
上述した実施形態において、データ信号を供給する制御回路５については電気光学装置１０とは別体としたが、制御回路５についても、走査線駆動回路２０やデマルチプレクサ３０、レベルシフト回路４０とともに、シリコン基板に集積化しても良い。
上述した実施形態において、データ信号を供給する制御回路５については電気光学装置１０とは別体としたが、制御回路５についても、走査線駆動回路２０やデマルチプレクサ３０、レベルシフト回路４０とともに、シリコン基板に集積化しても良い。
＜基板＞
上述した実施形態および変形例においては、電気光学装置１０をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路１１０が微細化されて、トランジスター１２１において、ゲート電圧Ｖgsの変化に対しドレイン電流が指数関数的に大きく変化する構成に有効である。
上述した実施形態および変形例においては、電気光学装置１０をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路１１０が微細化されて、トランジスター１２１において、ゲート電圧Ｖgsの変化に対しドレイン電流が指数関数的に大きく変化する構成に有効である。
＜デマルチプレクサ＞
上述した実施形態および変形例では、データ線１４を３列毎にグループ化するとともに、各グループにおいてデータ線１４を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「２」であっても良いし、「４」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサ３０を用いないで各列のデータ線１４にデータ信号を一斉に線順次で供給する構成でも良い。
上述した実施形態および変形例では、データ線１４を３列毎にグループ化するとともに、各グループにおいてデータ線１４を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「２」であっても良いし、「４」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサ３０を用いないで各列のデータ線１４にデータ信号を一斉に線順次で供給する構成でも良い。
＜トランジスターのチャネル型＞
上述した実施形態および変形例では、画素回路１１０におけるトランジスター１２１〜１２５をＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型およびＮチャネル型を適宜組み合わせても良い。
上述した実施形態および変形例では、画素回路１１０におけるトランジスター１２１〜１２５をＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型およびＮチャネル型を適宜組み合わせても良い。
＜保持容量＞
上述した実施形態および変形例は、保持容量４４の他端にデータ信号Ｖd(j)を供給することで、保持容量４４を介して、データ線１４およびゲートノードｇの電位を設定したが、本発明はこのような形態に限定されるものではなく、データ線１４の端部に直接データ信号Ｖd(j)を供給することで、ゲートノードｇの電位を設定しても良い。この場合、電気光学装置１０は、保持容量４４（および保持容量４１）を備えないものであっても良い。
上述した実施形態および変形例は、保持容量４４の他端にデータ信号Ｖd(j)を供給することで、保持容量４４を介して、データ線１４およびゲートノードｇの電位を設定したが、本発明はこのような形態に限定されるものではなく、データ線１４の端部に直接データ信号Ｖd(j)を供給することで、ゲートノードｇの電位を設定しても良い。この場合、電気光学装置１０は、保持容量４４（および保持容量４１）を備えないものであっても良い。
＜データ信号＞
上述した実施形態及び変形例は、データ信号Ｖd(j)として、画素の階調レベルに応じた電位を供給するものであったが、本発明はこのような形態に限定されるものではない。
例えば、データ信号として、画素の階調レベルに応じた大きさの電流を供給するものであっても良い。また、データ信号として、画素の階調レベルに応じた長さの期間だけ定電流を供給するものであっても良い。これらの場合、データ信号としての電流を、保持容量４４を介さずに、データ線１４に直接供給するものであっても良い。
すなわち、上述した実施形態および変形例が、保持容量４４の他端をデータ信号Ｖd(j)の電位に設定することで、保持容量４４の一端から保持容量５０および保持容量１３２に対して電荷を移動させて、ゲートノードｇの電位を決定するものであったのに対し、本変形例は、データ線１４の端部に接続された電流源から、保持容量５０および保持容量１３２に対して、画素の階調レベルに応じた量の電荷を供給することで、ゲートノードｇの電位を決定する。
前述のとおり、電流源から供給される電荷は、保持容量５０の容量Ｃdtと保持容量１３２の容量Ｃpixとによって分配される。保持容量５０の容量Ｃdtは、保持容量１３２の容量Ｃpixに比べて十分に大きいため、ゲートノードｇの電位変化量は、実質的には、電流源から供給される電荷と、保持容量５０の容量Ｃdtとに基づいて決定される。そして、保持容量５０の容量Ｃdtは相対的なばらつきが小さいため、書込期間おけるゲートノードｇの電位変化量の相対的なばらつきを、小さく抑えることができる。これにより、輝度ムラの発生を抑制し、表示品質を向上させることが可能となる。
上述した実施形態及び変形例は、データ信号Ｖd(j)として、画素の階調レベルに応じた電位を供給するものであったが、本発明はこのような形態に限定されるものではない。
例えば、データ信号として、画素の階調レベルに応じた大きさの電流を供給するものであっても良い。また、データ信号として、画素の階調レベルに応じた長さの期間だけ定電流を供給するものであっても良い。これらの場合、データ信号としての電流を、保持容量４４を介さずに、データ線１４に直接供給するものであっても良い。
すなわち、上述した実施形態および変形例が、保持容量４４の他端をデータ信号Ｖd(j)の電位に設定することで、保持容量４４の一端から保持容量５０および保持容量１３２に対して電荷を移動させて、ゲートノードｇの電位を決定するものであったのに対し、本変形例は、データ線１４の端部に接続された電流源から、保持容量５０および保持容量１３２に対して、画素の階調レベルに応じた量の電荷を供給することで、ゲートノードｇの電位を決定する。
前述のとおり、電流源から供給される電荷は、保持容量５０の容量Ｃdtと保持容量１３２の容量Ｃpixとによって分配される。保持容量５０の容量Ｃdtは、保持容量１３２の容量Ｃpixに比べて十分に大きいため、ゲートノードｇの電位変化量は、実質的には、電流源から供給される電荷と、保持容量５０の容量Ｃdtとに基づいて決定される。そして、保持容量５０の容量Ｃdtは相対的なばらつきが小さいため、書込期間おけるゲートノードｇの電位変化量の相対的なばらつきを、小さく抑えることができる。これにより、輝度ムラの発生を抑制し、表示品質を向上させることが可能となる。
＜電位線およびデータ線の配置＞
上述した実施形態および変形例では、保持容量５０を形成する電位線１６およびデータ線１４（すなわち、互いに隣り合う電位線１６およびデータ線１４）のうち、データ線１４は、Ｘ方向（第１の方向）おいて互いに隣り合う２つの画素回路１１０のうち一方の画素回路１１０が備えるトランジスター１２５と電気的に接続し、且つ、電位線１６は、当該２つの画素回路１１０のうち他方の画素回路１１０が備えるトランジスター１２２と電気的に接続するものであったが、本発明はこのような形態に限定されるものではない。
例えば、図１９に示すように、保持容量５０を形成する電位線１６およびデータ線１４は、同一の画素回路１１０に備えられるトランジスター１２１および１２５にそれぞれ電気的に接続するものであっても良い。この場合、表示部１００には、（３ｎ）本の電位線１６と、（３ｎ）本のデータ線１４とが、１対１に対応するように設けられてもよい。
上述した実施形態および変形例では、保持容量５０を形成する電位線１６およびデータ線１４（すなわち、互いに隣り合う電位線１６およびデータ線１４）のうち、データ線１４は、Ｘ方向（第１の方向）おいて互いに隣り合う２つの画素回路１１０のうち一方の画素回路１１０が備えるトランジスター１２５と電気的に接続し、且つ、電位線１６は、当該２つの画素回路１１０のうち他方の画素回路１１０が備えるトランジスター１２２と電気的に接続するものであったが、本発明はこのような形態に限定されるものではない。
例えば、図１９に示すように、保持容量５０を形成する電位線１６およびデータ線１４は、同一の画素回路１１０に備えられるトランジスター１２１および１２５にそれぞれ電気的に接続するものであっても良い。この場合、表示部１００には、（３ｎ）本の電位線１６と、（３ｎ）本のデータ線１４とが、１対１に対応するように設けられてもよい。
＜その他＞
実施形態等では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するものであれば良い。
実施形態等では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するものであれば良い。
＜電子機器＞
次に、実施形態等や応用例に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
次に、実施形態等や応用例に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
図２０は、ヘッドマウント・ディスプレイの外観を示す図であり、図２１は、その光学的な構成を示す図である。
まず、図２０に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図２１に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図２１において左側となるように配置している。
これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右側となるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
まず、図２０に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図２１に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図２１において左側となるように配置している。
これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右側となるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
この構成において、ヘッドマウント・ディスプレイ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌに表示させ、右眼用画像を電気光学装置１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌに表示させ、右眼用画像を電気光学装置１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。
なお、電気光学装置１０については、ヘッドマウント・ディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。
１０…電気光学装置、１２…走査線、１４…データ線、１６…電位線、２０…走査線駆動回路、３０…デマルチプレクサ、４０…レベルシフト回路、４１、４４、５０…保持容量、１００…表示部、１１０…画素回路、１１６…給電線、１１８…共通電極、１２１〜１２５…トランジスター、１３０…ＯＬＥＤ、１３２…保持容量、３００…ヘッドマウント・ディスプレイ。
Claims (7)
- 第１の方向に延在する走査線と、
第２の方向に延在するデータ線と、
前記第２の方向に延在する電位線と、
前記走査線と前記データ線との交差に対応して設けられた画素回路と、
前記データ線にデータ信号を供給するデータ信号供給回路と、
を備え、
前記画素回路は、
供給される電流の大きさに応じた輝度で発光する発光素子と、
前記発光素子に電気的に接続され、前記発光素子に電流を供給する駆動トランジスターと、
前記発光素子に前記発光素子の発光閾値電圧を下回る電位を印加する初期化トランジスターと、を備え、
前記電位線には、所定電位が供給され、
前記データ線は、前記データ線の電位を保持する第１の保持容量が形成されるように、前記電位線と隣り合って配置され、
第２の保持容量の一端が前記第１の保持容量に接続され、他端が前記データ信号供給回路に接続され、
前記駆動トランジスターは、前記第１の保持容量と前記第２の保持容量によって、前記データ信号の電位変化よりも小さい電位変化の信号が供給されることにより動作する
ことを特徴とする電気光学装置。 - 前記画素回路は、
前記駆動トランジスターと前記発光素子との間に電気的に接続された発光制御トランジスターと、
前記駆動トランジスターのゲートとドレインとの間に電気的に接続された閾値補償トランジスターと、を更に備える
ことを特徴とする請求項１に記載の電気光学装置。 - 前記データ線および前記電位線は、
前記第１の方向において互いに隣り合う２つの前記画素回路の間に設けられる
ことを特徴とする請求項１または２に記載の電気光学装置。 - 前記データ線は、前記互いに隣り合う２つの前記画素回路のうち一方と電気的に接続し、
前記電位線は、前記互いに隣り合う２つの前記画素回路のうち他方と電気的に接続する
ことを特徴とする請求項３に記載の電気光学装置。 - 前記データ線及び前記電位線は、前記互いに隣り合う２つの前記画素回路のうち一方と電気的に接続する
ことを特徴とする請求項３に記載の電気光学装置。 - 前記データ線と前記データ信号供給回路との間にレベルシフトに用いる回路を備える
ことを特徴とする請求項１乃至５の何れか一項に記載の電気光学装置。 - 請求項１乃至６のいずれかに記載の電気光学装置を備える
ことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016013326A JP6152902B2 (ja) | 2016-01-27 | 2016-01-27 | 電気光学装置、および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016013326A JP6152902B2 (ja) | 2016-01-27 | 2016-01-27 | 電気光学装置、および電子機器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011250386A Division JP5879944B2 (ja) | 2011-11-16 | 2011-11-16 | 電気光学装置、および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016095534A JP2016095534A (ja) | 2016-05-26 |
| JP6152902B2 true JP6152902B2 (ja) | 2017-06-28 |
Family
ID=56071835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016013326A Active JP6152902B2 (ja) | 2016-01-27 | 2016-01-27 | 電気光学装置、および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6152902B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019023729A (ja) * | 2018-07-23 | 2019-02-14 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7237918B2 (ja) * | 2018-02-14 | 2023-03-13 | ソニーセミコンダクタソリューションズ株式会社 | 画素回路、表示装置、画素回路の駆動方法および電子機器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604053B1 (ko) * | 2004-10-13 | 2006-07-24 | 삼성에스디아이 주식회사 | 발광 표시장치 |
| JP4206087B2 (ja) * | 2004-10-13 | 2009-01-07 | 三星エスディアイ株式会社 | 発光表示装置 |
| JP4946074B2 (ja) * | 2006-01-26 | 2012-06-06 | セイコーエプソン株式会社 | 表示装置、その駆動方法、および電子機器 |
| JP2009276744A (ja) * | 2008-02-13 | 2009-11-26 | Toshiba Mobile Display Co Ltd | Ｅｌ表示装置 |
| JP2009300752A (ja) * | 2008-06-13 | 2009-12-24 | Fujifilm Corp | 表示装置及び駆動方法 |
| US8310416B2 (en) * | 2008-08-18 | 2012-11-13 | Seiko Epson Corporation | Method of driving pixel circuit, light-emitting apparatus, and electronic apparatus |
| JP5369578B2 (ja) * | 2008-09-26 | 2013-12-18 | セイコーエプソン株式会社 | 画素回路の駆動方法、発光装置および電子機器 |
| JP2011027958A (ja) * | 2009-07-24 | 2011-02-10 | Fujifilm Corp | 表示装置およびその駆動制御方法 |
| JP2011039269A (ja) * | 2009-08-11 | 2011-02-24 | Seiko Epson Corp | 発光装置、電子機器および発光装置の駆動方法 |
| KR101082283B1 (ko) * | 2009-09-02 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
-
2016
- 2016-01-27 JP JP2016013326A patent/JP6152902B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019023729A (ja) * | 2018-07-23 | 2019-02-14 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016095534A (ja) | 2016-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5998458B2 (ja) | 画素回路、電気光学装置、および電子機器 | |
| US11842697B2 (en) | Electro-optical device having a storage capacitor formed by a data line and a potential line | |
| TWI629678B (zh) | 光電裝置及包含光電裝置之電子機器 | |
| JP6064313B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP6141590B2 (ja) | 電気光学装置および電子機器 | |
| JP6015095B2 (ja) | 電気光学装置および電子機器 | |
| JP5887973B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP2013104890A (ja) | 電気光学装置および電子機器 | |
| JP6152902B2 (ja) | 電気光学装置、および電子機器 | |
| JP6583464B2 (ja) | 電気光学装置及び電子機器 | |
| JP6822595B2 (ja) | 電気光学装置及び電子機器 | |
| JP6581951B2 (ja) | 電気光学装置の駆動方法 | |
| JP7505612B2 (ja) | 電気光学装置及び電子機器 | |
| JP6673406B2 (ja) | 電気光学装置および電子機器 | |
| JP6315072B2 (ja) | 電気光学装置及び電子機器 | |
| JP2021064002A (ja) | 電気光学装置及び電子機器 | |
| JP2019008325A (ja) | 電気光学装置および電子機器 | |
| JP2016212445A (ja) | 電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170502 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170515 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6152902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |