JP6822450B2 - 発光装置、および電子機器 - Google Patents

Description

本発明は、発光装置、および電子機器に関する。

近年、有機発光ダイオードなどの発光素子を用いる発光装置が各種提案されている。以下、有機発光ダイオードをＯＬＥＤ（Organic Light Emitting Diode）と称する。従来の発光装置では、走査線とデータ線との交差に対応して、発光素子および駆動トランジスターを含む画素回路が設けられる。特許文献１には、微細化される画素回路の駆動に適する駆動回路が開示される。

特許文献１に開示の技術では、データ線に出力する階調電圧を保持する保持容量は駆動回路に設けられる。従って、保持容量は発光装置における画素回路が配置される表示領域以外の部分に配置される。

特開２０１６−３８４２５号公報

しかし、特許文献１に開示の技術では、表示領域以外の部分に保持容量が設けられるため、表示領域以外の部分が大きくなるといった問題があった。

以上の課題を解決するために本発明に係る発光装置の一態様は、表示領域に配置され、発光素子と表示すべき階調に応じたデータ信号に基づく電流を前記発光素子に供給するトランジスターを含む画素回路と、前記画素回路に接続されるデータ線と、前記データ信号を前記データ線へ出力するデータ線駆動回路と、前記表示領域に平面視で前記トランジスターに重なって配置され、前記データ信号を保持する第１容量と、を有する。

本発明の実施形態に係る発光装置１の構成を示す斜視図である。 発光装置１の電気的な構成を示す図である。 画素回路１１０、スイッチ部ＳＷおよびデマルチプレクサーＤＭの構成例を示す図である。 表示パネル１０の部分断面図である。 トランジスター１２１〜１２５および画素容量１３２の配置を示す平面図である。 第２金属層Ｍ０２および第２配線層Ｌ０２の配置を示す平面図である。 第１金属層Ｍ０１および第１配線層Ｌ０２の配置を示す平面図である。 第１金属層Ｍ０１および第１配線層Ｌ０１の配置を示す平面図である。 変形例（１）を説明するための図である。 変形例（２）を説明するための図である。 変形例（２）を説明するための図である。 変形例（３）を説明するための図である。 本発明に係るヘッドマウントディスプレイ３００の斜視図である。 本発明に係るパーソナルコンピューター４００の斜視図である。

以下、本発明を実施するための形態について図面を参照して説明する。ただし、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されるが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

＜Ａ．実施形態＞
図１は、本発明の実施形態に係る発光装置１の構成を示す斜視図である。発光装置１は、例えばヘッドマウントディスプレイにおいて画像を表示するマイクロディスプレイである。

図１に示すように、発光装置１は、表示パネル１０と、表示パネル１０の動作を制御する制御回路３とを備える。表示パネル１０は、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。本実施形態において、表示パネル１０が備える複数の画素回路および駆動回路は、シリコン基板に形成され、画素回路には、電気光学素子の一例であるＯＬＥＤが用いられる。また、表示パネル１０は、例えば、表示部で開口する枠状のケース８２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板８４の一端が接続される。ＦＰＣ基板８４には、半導体チップの制御回路３が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の端子８６が設けられて、図示を省略する上位回路に接続される。

図２は、実施形態に係る発光装置１の構成を示すブロック図である。上述のとおり、発光装置１は、表示パネル１０と、制御回路３と、を備える。制御回路３には、図示を省略する上位回路よりデジタルの画像データＶｉｄｅｏが同期信号に同期して供給される。ここで、画像データＶｉｄｅｏとは、表示パネル１０、厳密には、後述する表示部１００で表示すべき画像の画素の表示階調を例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、および、ドットクロック信号を含む信号である。

制御回路３は、同期信号に基づいて、各種制御信号を生成し、これを表示パネル１０に対して供給する。具体的には、制御回路３は、制御信号Ｃｔｒ１、Ｃｔｒ２、Ｇｒｅｆ、／Ｇｉｎｉ、Ｇｃｐｌ、／Ｇｃｐｌ、Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）、／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）、を表示パネル１０に供給する。制御信号Ｃｔｒ１およびＣｔｒ２の各々は、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。制御信号Ｇｒｅｆは正論理の制御信号であり、制御信号／Ｇｉｎｉは負論理の制御信号である。制御信号Ｇｃｐｌも正論理の制御信号であり、制御信号／Ｇｃｐｌは制御信号Ｇｃｐｌと論理反転の関係にある負論理の制御信号である。制御信号／Ｓｅｌ（１）は制御信号Ｓｅｌ（１）と論理反転の関係にある。同様に、制御信号／Ｓｅｌ（２）は制御信号Ｓｅｌ（２）と、制御信号／Ｓｅｌ（３）は制御信号Ｓｅｌ（３）と、それぞれ論理反転の関係にある。なお、制御信号Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）を、制御信号Ｓｅｌと総称し、制御信号／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）を、制御信号／Ｓｅｌと総称する場合がある。電圧生成回路３１は、図示せぬ電源回路からの電力の供給を受け、表示パネル１０に対してリセット電位Ｖｏｒｓｔ、参照電位Ｖｒｅｆおよび初期化電位Ｖｉｎｉ等を供給する。以下では、参照電位Ｖｒｅｆ、制御信号Ｇｒｅｆ、トランジスター４３、給電線６２、初期化電位Ｖｉｎｉ、制御信号／Ｇｉｎｉ、トランジスター４５および給電線６１を有する構成について説明するが、これらは、省略してもよい。

さらに、制御回路３は、画像データＶｉｄｅｏに基づいて、アナログの画像信号Ｖｉｄを生成する。具体的には、制御回路３には、画像信号Ｖｉｄの示す電位、および、表示パネル１０が備える電気光学素子の輝度を対応付けるルックアップテーブルが記憶される。そして、制御回路３は、当該ルックアップテーブルを参照することで、画像データＶｉｄｅｏに規定される電気光学素子の輝度に対応する電位を示す画像信号Ｖｉｄを生成し、これを表示パネル１０に対して供給する。

図２に示すように、表示パネル１０は、表示部１００と、これを駆動する駆動回路とを備える。本実施形態では、駆動回路が、走査線駆動回路４、およびデータ線駆動回路５に分割されるが、これらを１つの回路に一体化して駆動回路を構成してもよい。図２に示すように、表示部１００には、表示すべき画像の画素に対応する画素回路１１０がマトリクス状に配列される。図２では詳細な図示を省略するが、表示部１００には、Ｍ行の走査線１２が図において横方向（Ｘ方向）に延在して設けられ、また、３列毎にグループ化される（３Ｎ）列のデータ線１４が図において縦方向（Ｙ方向）に延在して設けられる。各走査線１２と各データ線１４は互いに電気的な絶縁を保って設けられる。画素回路１１０は、Ｍ行の走査線１２と、（３Ｎ）列のデータ線１４との交差に対応して設けられる。このため、本実施形態において画素回路１１０は、縦Ｍ行×横（３Ｎ）列でマトリクス状に配列される。

ここで、Ｍ、Ｎは、何れも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行を区別するために、図において上から順に１、２、３、…、（Ｍ−１）、Ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクスの列を区別するために、図において左から順に１、２、３、…、（３Ｎ−１）、（３Ｎ）列と呼ぶ場合がある。ここで、データ線１４のグループを一般化して説明するために、１以上の任意の整数をｎと表すと、左から数えてｎ番目のグループには、（３ｎ−２）列目、（３ｎ−１）列目および（３ｎ）列目のデータ線１４が属する、ということになる。同一行の走査線１２と、同一グループに属する３列のデータ線１４とに対応する３つの画素回路１１０は、それぞれＲ、Ｇ、およびＢの画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応するＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する。

また、図２に示すように、表示部１００には、（３Ｎ）列の給電線１６が、データ線１４に沿って設けられる。（３Ｎ）列の給電線１６の各々は、縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられる。各給電線１６は、電圧生成回路３１から所定のリセット電位Ｖｏｒｓｔが共通に給電される固定電位線である。給電線１６の列を区別するために、図において左から順に１、２、３、…、（３Ｎ）列目の給電線１６と呼ぶ場合がある。１列目〜（３Ｎ）列目の給電線１６の各々は、１列目〜（３Ｎ）列目のデータ線１４に対応して設けられる。

走査線駆動回路４は、１個のフレーム期間内にＭ行の走査線１２を１行毎に順番に選択するための走査信号Ｇｗｒを、制御信号Ｃtr１に従って生成する。図２では、１、２、３、…、Ｍ行目の走査線１２に供給される走査信号Ｇｗｒは、それぞれＧｗｒ（１）、Ｇｗｒ（２）、Ｇｗｒ（３）、…、Ｇｗｒ（Ｍ−１）、Ｇｗｒ（Ｍ）と表記される。なお、走査線駆動回路４は、走査信号Ｇｗｒ（１）〜Ｇｗｒ（Ｍ）のほかにも、当該走査信号Ｇｗｒに同期する各種制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略する。フレーム期間とは、発光装置１が１カット分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。

図２に示すように、データ線駆動回路５は、（３Ｎ）列のデータ線１４の各々と１対１に対応して設けられる（３Ｎ）個のスイッチ部ＳＷと、各グループを構成する３列のデータ線１４毎に設けられるＮ個のデマルチプレクサーＤＭと、データ信号供給回路７０を備える。

データ信号供給回路７０は、制御回路３より供給される画像信号Ｖｉｄと制御信号Ｃtr２とに基づいて、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を生成する。すなわち、データ信号供給回路７０は、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を時分割多重してなる画像信号Ｖｉｄに基づいて、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を生成する。そして、データ信号供給回路７０は、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を、１、２、…、Ｎ番目のグループに対応するデマルチプレクサーＤＭに対して、それぞれ供給する。

図３を参照して、画素回路１１０、スイッチ部ＳＷおよびデマルチプレクサーＤＭの構成を説明する。画素回路１１０が配列する行を一般的に示すために、１以上Ｍ以下の任意の整数をｍと表す。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｍ行目に位置し、且つ、（３ｎ）列目に位置する、ｍ行（３ｎ）列の画素回路１１０を例にとって説明する。ｍ行目の画素回路１１０には、走査線駆動回路４から、走査信号Ｇｗｒ（ｍ）、制御信号Ｇｃｍｐ（ｍ）、Ｇｅｌ（ｍ）が供給される。

図３に示すように、表示部１００の表示領域１１２は、画像を表示する領域である。表示領域１１２には、画素回路１１０と、画素回路１１０に対して階調電圧を供給するデータ線１４とが設けられる。加えて、表示領域１１２には、データ線１４に沿って給電線１６および１７と第１配線１５とが列毎に設けられる。図３では、ｍ行（３ｎ）列の画素回路１１０は符号「１１０（ｍ，３ｎ）」で示されており、（３ｎ）列目のデータ線１４は符号「１４（３ｎ）」で示される。データ線１４と同様に図３では、（３ｎ）列目の第１配線１５は符号「１５（３ｎ）」で示されており、（３ｎ）列目の給電線１６は符号「１６（３ｎ）」で示されており、（３ｎ）列目の給電線１７は符号「１７（３ｎ）」で示される。図３に示すようにデータ線１４（３ｎ）と第１配線１５（３ｎ）は、何れもスイッチ部ＳＷに接続されており、画素回路１１０はデータ線１４（３ｎ）に対して接続される。なお、図３では、データ線１４（３ｎ）に接続されるスイッチ部ＳＷが符号「ＳＷ（３ｎ）」で示されており、スイッチ部ＳＷ（３ｎ）に接続されるデマルチプレクサーＤＭが符号「ＤＭ（ｎ）」で示される。画素回路１１０（ｍ，３ｎ）は、各々ＰチャネルＭＯＳ型のトランジスターである第１トランジスター１２１、第２トランジスター１２２、第３トランジスター１２３、第４トランジスター１２４および第５トランジスター１２５と、ＯＬＥＤ１３０と、画素容量１３２と、を含む。以下では、第１トランジスター１２１、第２トランジスター１２２、第３トランジスター１２３、第４トランジスター１２４および第５トランジスター１２５を、「トランジスター１２１〜１２５」と総称する場合がある。

第２トランジスター１２２のゲートは走査線１２（画素回路１１０（ｍ，３ｎ）の場合、ｍ行目の走査線１２）に電気的に接続される。また、第２トランジスター１２２のソースまたはドレインの一方はデータ線１４（３ｎ）に電気的に接続され、他方は第１トランジスター１２１のゲートと、画素容量１３２の一方の電極とに、それぞれ電気的に接続される。第２トランジスター１２２は、第１トランジスター１２１のゲートと、データ線１４（３ｎ）との間の電気的な接続を制御するスイッチングトランジスターとして機能する。

第１トランジスター１２１のソースは給電線１１６に電気的に接続される。給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖｅｌが図示せぬ電源回路から給電される。第１トランジスター１２１は、ゲートおよびソース間の電圧に応じた電流をＯＬＥＤ１３０に流す駆動トランジスターとして機能する。

第３トランジスター１２３のソースまたはドレインの一方はデータ線１４（３ｎ）に電気的に接続され、他方は第１トランジスター１２１のドレインに電気的に接続される。第３トランジスター１２３のゲートには制御信号Ｇｃｍｐ（ｍ）が与えられる。第３トランジスター１２３は、データ線１４（３ｎ）および第２トランジスター１２２を介して第１トランジスター１２１のゲートおよびドレインの間を導通させるためのトランジスターである。つまり、第３トランジスター１２３は、第１トランジスター１２１のゲートとドレインとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。

第４トランジスター１２４のソースは第１トランジスター１２１のドレインに電気的に接続されており、第４トランジスター１２４のドレインはＯＬＥＤ１３０のアノードに電気的に接続される。第４トランジスター１２４のゲートには制御信号Ｇｅｌ（ｍ）が与えられる。第４トランジスター１２４は、第１トランジスター１２１のドレインと、ＯＬＥＤ１３０のアノードとの間の電気的な接続を制御する、スイッチングトランジスターとして機能する。

第５トランジスター１２５のソースまたはドレインの一方は給電線１６（３ｎ）、すなわちリセット電位Ｖｏｒｓｔを給電する固定電位線に電気的に接続されており、他方はＯＬＥＤ１３０のアノードに接続される。第５トランジスター１２５のゲートには制御信号Ｇｃｍｐ（ｍ）が供給される。第５トランジスター１２５は、給電線１６（３ｎ）と、ＯＬＥＤ１３０のアノードとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。

本実施形態において表示パネル１０はシリコン基板に形成されるので、トランジスター１２１〜１２５の基板電位を電位Ｖｅｌとする。また、上記におけるトランジスター１２１〜１２５のソース、ドレインは、トランジスター１２１〜１２５のチャネル型、電位の関係に応じて入れ替わってもよい。また、トランジスターは薄膜トランジスターであっても電界効果トランジスターであってもよい。

画素容量１３２は、一方の電極が第１トランジスター１２１のゲートに電気的に接続され、他方の電極が給電線１１６に電気的に接続される。このため、画素容量１３２は、第１トランジスター１２１のゲートとソースとの間の電圧を保持する保持容量として機能する。なお、画素容量１３２としては、第１トランジスター１２１のゲートに寄生する容量を用いてもよいし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いてもよい。

ＯＬＥＤ１３０のアノード１３０ａは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通に設けられる共通電極１１８であり、給電線６３に接続される。給電線６３には、固定電位である電位Ｖｃｔが供給される。ここで、電位Ｖｃｔは、論理信号である走査信号や制御信号のＬレベルに相当するものであってもよい。ＯＬＥＤ１３０は、上記シリコン基板において、ＯＬＥＤ１３０のアノード１３０ａと光透過性を有するカソードとで白色有機ＥＬ層を挟持する素子である。そして、ＯＬＥＤ１３０の出射側にはＲＧＢの何れかに対応するカラーフィルターが重ねられる。この例においてＯＬＥＤ１３０の出射側は、ＯＬＥＤのカソード側である。なお、白色有機ＥＬ層を挟んで配置される２つの反射層間の光学距離を調整してキャビティ構造を形成し、ＯＬＥＤ１３０から発せられる光の波長を設定してもよい。この場合、カラーフィルターを有してもよいし、有さなくてもよい。

ＯＬＥＤ１３０のアノード１３０ａからカソードである共通電極１１８に電流が流れると、アノード１３０ａから注入される正孔とカソードから注入される電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生する白色光は、シリコン基板とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される。

図３に示すように、デマルチプレクサーＤＭ（ｎ）は、列毎に設けられたトランスミッションゲート３４と容量４１との集合体であり、各グループを構成する３列に、データ信号を順番に供給する。ｎ番目のグループに属する（３ｎ−２）、（３ｎ−１）、（３ｎ）列に対応するトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖｄ（ｎ）が供給される。（３ｎ）列に対応するトランスミッションゲート３４の出力端は、信号線１８（３ｎ）を介してスイッチ部ＳＷ（３ｎ）の入力端に接続される。図３では詳細な図示を省略するが、（３ｎ−１）列に対応するトランスミッションゲート３４の出力端は、信号線１８（３ｎ−１）を介してスイッチ部ＳＷ（３ｎ−１）の入力端に接続されており、（３ｎ−２）列に対応するトランスミッションゲート３４の出力端は、信号線１８（３ｎ−２）を介してスイッチ部ＳＷ（３ｎ−２）の入力端に接続される。
（３ｎ）列に対応する容量４１の一方の電極は信号線１８（３ｎ）に接続されており、（３ｎ）列に対応する容量４１の他方の電極は給電線６４に接続される。同様に、（３ｎ−１）列に対応する容量４１の一方の電極は信号線１８（３ｎ−１）に接続されており、（３ｎ−２）列に対応する容量４１の一方の電極は信号線１８（３ｎ−２）に接続される。（３ｎ−１）列に対応する容量４１の他方の電極、および（３ｎ−２）列に対応する容量４１の他方の電極は、給電線６４に接続される。給電線６４には、固定電位である電位ＶＳＳが供給される。ここで、電位ＶＳＳは、論理信号である走査信号や制御信号のＬレベルに相当するものであってもよい。
ｎ番目のグループにおいて左端列である（３ｎ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（１）がＨレベルであるとき（制御信号／Ｓｅｌ（１）がＬレベルであるとき）にオン（導通）する。同様に、ｎ番目のグループにおいて中央列である（３ｎ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（２）がＨレベルであるとき（制御信号／Ｓｅｌ（２）がＬレベルであるとき）にオンし、ｎ番目のグループにおいて右端列である（３ｎ）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（３）がＨレベルであるとき、即ち、制御信号／Ｓｅｌ（３）がＬレベルであるときにオンする。

スイッチ部ＳＷ（３ｎ）は、トランスミッションゲート４２と、ＮチャンルＭＯＳ型のトランジスター４３と、ＰチャネルＭＯＳ型のトランジスター４５を有する。スイッチ部ＳＷ（３ｎ）では、トランスミッションゲート４２の入力端が当該スイッチ部ＳＷ（３ｎ）の入力端である。スイッチ部ＳＷ（３ｎ）のトランスミッションゲート４２の入力端には信号線１８（３ｎ）が接続される。信号線１８（３ｎ）におけるノードｈには、第１配線１５（３ｎ）が接続される。したがって、デマルチプレクサーＤＭ（ｎ）において３ｎ列に対応する容量４１の一方の電極は信号線１８（３ｎ）を介して第１配線１５（３ｎ）に接続される。トランスミッションゲート４２の出力端にはデータ線１４（３ｎ）が接続される。トランスミッションゲート４２には制御回路３から制御信号Ｇｃｐｌおよび制御信号／Ｇｃｐｌが供給される。トランスミッションゲート４２は、制御信号ＧｃｐｌがＨレベルであるとき、即ち、制御信号／ＧｃｐｌがＬレベルであるときにオンする。トランスミッションゲート４２がオンになると、信号線１８（３ｎ）およびノードｈにおいて信号線１８（３ｎ）に接続される第１配線１５（３ｎ）と、データ線１４（３ｎ）と、が電気的に接続される。

トランジスター４５のドレインはデータ線１４（３ｎ）に接続され、トランジスター４５のソースは所定の初期化電位Ｖｉｎｉを供給される給電線６１に接続される。制御回路３は、トランジスター４５のゲートに対して、制御信号／Ｇｉｎｉを供給する。トランジスター４５は、データ線１４（３ｎ）と給電線６１とを制御信号／ＧｉｎｉがＬレベルのときに電気的に接続する一方、制御信号／ＧｉｎｉがＨレベルのときに電気的に非接続とする。データ線１４（３ｎ）と給電線６１とが電気的に接続されると、データ線１４（３ｎ）の電位は初期化電位Ｖｉｎｉとなる。

トランジスター４３のドレインはデータ線１４（３ｎ）に接続され、トランジスター４３のソースは、参照電位Ｖｒｅｆを供給される給電線６２に接続される。参照電位Ｖｒｅｆは、画素回路１１０の駆動トランジスター、即ち、第１トランジスター１２１の閾値電圧を補償する補償動作において使用される参照電位である。トランジスター４３のゲートには、制御信号Ｇｒｅｆが供給される。トランジスター４３は、データ線１４（３ｎ）と給電線６２とを、制御信号ＧｒｅｆがＨレベルのときに電気的に接続し、制御信号ＧｒｅｆがＬレベルのときに電気的に非接続とする。データ線１４（３ｎ）と給電線６２とが電気的に接続されると、データ線１４（３ｎ）の電位は参照電位Ｖｒｅｆとなる。

図３における容量４４は、給電線１６と第１配線１５（３ｎ）との間の配線間容量である。図３における容量４０は、給電線１７と第１配線１５（３ｎ）との間の配線間容量である。給電線１７には、電位Ｖｅｌが与えられる。トランスミッションゲート４２がオフの状態でトランスミッションゲート３４がオンすると、信号線１８（３ｎ）にはトランスミッションゲート３４の出力端からデータ信号Ｖｄ（ｎ）が供給され、容量４０、４１および４４には、データ信号Ｖｄ（ｎ）の示す階調電圧に応じた電荷が蓄積される。つまり、（３ｎ）列の容量４０、４１および４４は、（３ｎ）列の画素回路１１０の表示階調に応じた階調電圧を保持する保持容量の役割を果たす。そして、容量４０、４１および４４に階調電圧が保持される状態でトランスミッションゲート４２がオンすると、信号線１８（３ｎ）および第１配線１５（３ｎ）がデータ線１４に電気的に接続され、容量４０、４１および４４に保持される階調電圧は、データ線１４（３ｎ）を介して画素回路１１０（ｍ，３ｎ）へ供給される。

本実施形態では、容量４１は、トランスミッションゲート３４、トランスミッションゲート４２、トランジスター４３および４５とともに、発光装置１における表示領域１１２以外の部分、即ち表示領域１１２を取り囲む外枠領域に設けられる。一方、容量４０および４４は、表示領域（すなわち、表示領域１１２）に設けられる。前述のように、（３ｎ）列の容量４４は、給電線１６（３ｎ）と第１配線１５（３ｎ）との間の配線間容量であり、この容量４４を形成するように、給電線１６（３ｎ）と第１配線１５（３ｎ）とは、表示領域１１２において互いに沿うように設けられる。また、（３ｎ）列の容量４０は、給電線１７（３ｎ）と第１配線１５（３ｎ）との間の配線間容量であり、この容量４０を形成するように、第１配線１５（３ｎ）には、表示領域１１２において給電線１７（３ｎ）に対向する電極４０ａが設けられる。また、電極４０ａが給電線１６（３ｎ）と対向する部分を有するのであれば、電極４０ａと給電線１６（３ｎ）との間にも（３ｎ）列の容量４４が形成される。

図４は、画素回路１１０（ｍ，３ｎ−２）、１１０（ｍ，３ｎ−１）、および１１０（ｍ，３ｎ）を通る平面による表示部１００の断面を示す部分断面図である。図４に示すように、表示部１００は、回路層Ｃ０１、第２金属層Ｍ０２、第２配線層Ｌ０２、第１金属層Ｍ０１、第１配線層Ｌ０１、反射層Ｒ０１、絶縁層ＩＳＯ、発光素子層ＯＬ、第１封止層Ｓ０１、平坦化層Ａ０１、第２封止層Ｓ０２、カラーフィルター層Ｆ、および透明基板Ｔ０１をこの順で積層して構成される。

透明基板Ｔ０１はガラスまたは透明樹脂で形成される。カラーフィルター層Ｆには前述のカラーフィルターが設けられる。第１封止層Ｓ０１および第２封止層Ｓ０２の各々は、例えば、ＣＶＤ（chemical vapor deposition）などの成膜法によりＳｉＯｎで形成される。平坦化層Ａ０１は、例えば、印刷またはインクジェット法などの成膜法によりエポキシ樹脂で形成される。発光素子層ＯＬには、前述のＯＬＥＤ１３０が形成される。図４には、ＯＬＥＤ１３０のカソードである共通電極１１８とアノード１３０ａとが図示される。回路層Ｃ０１には、画素回路１１０に含まれるトランジスター１２１〜１２５と画素容量１３２とが形成される。図４に示す例では、回路層Ｃ０１に形成される回路素子の一例として、画素容量１３２と、トランジスター１２１、より正確には、トランジスター１２１のゲートとが図示される。ここで、回路層Ｃ０１は、金属層ＭＧを有しており、画素容量１３２は、金属層ＭＧとの間に容量を形成する電極１３２ａを有する。金属層ＭＧおよび電極１３２ａは、それぞれ、例えば、ＣＶＤ等の成膜法によりアルミニウムなどの金属で形成される。なお、回路層Ｃ０１において、金属層ＭＧおよび電極１３２ａなどの導体層間には、ＳｉＯ_２またはＳｉＮなどで構成される層間絶縁膜または誘電体膜が適宜配置される。

第２金属層Ｍ０２、第２配線層Ｌ０２、第１金属層Ｍ０１および第１配線層Ｌ０１は、それぞれ、例えば、ＣＶＤ等の成膜法によりアルミニウムなどの金属で形成される。これらの層間には、ＳｉＯ_２またはＳｉＮなどで構成される層間絶縁膜または誘電体膜が適宜配置される。図４に示すように、第１金属層Ｍ０１は回路層Ｃ０１より発光素子層ＯＬ側に設けられており、第１配線層Ｌ０１は第１金属層Ｍ０１よりも発光素子層ＯＬ側に設けられる。図４に示すように、給電線１６（３ｎ）および第１配線１５（３ｎ）は第１配線層Ｌ０１に形成される。前述のように第（３ｎ）列の容量４４は給電線１６（３ｎ）と第１配線１５（３ｎ）との間の配線間容量であるから、容量４４は第１配線層Ｌ０１に形成される。

回路層Ｃ０１と第１金属層Ｍ０１との間には、第２金属層Ｍ０２と第２配線層Ｌ０２とが形成され、第２配線層Ｌ０２にはデータ線１４（３ｎ）および第２配線２０（３ｎ）が形成される。また、第１金属層Ｍ０１と第２金属層Ｍ０２とは、複数の配線部１９を介して互いに接続される。配線部１９は、中継金属層１９ａと、複数のコンタクト部１９ｂと、複数のコンタクト部１９ｃと、を有する。複数のコンタクト部１９ｂは、第１金属層Ｍ０１と中継金属層１９ａとを接続する。複数のコンタクト部１９ｃは、第２金属層Ｍ０２と中継金属層１９ａとを接続する。中継金属層１９ａは、データ線１４と同一層に形成される。本実施形態では、データ線１４は、図４に示すように、データ線１４を横断する断面で見たとき、固定電位の第１金属層Ｍ０１、第２金属層Ｍ０２および複数の配線部１９に囲まれる。なお、本実施形態の第２配線２０は、ダミーの配線であり、例えば固定電位が与えられてもよいし、省略してもよい。

ここで、第１金属層Ｍ０１、第２金属層Ｍ０２および複数の配線部１９には、給電線１７により共通の固定電位（本実施形態では、電位Ｖｅｌ）が与えられており、第１金属層Ｍ０１、第２金属層Ｍ０２および複数の配線部１９は、データ線１４（３ｎ）を静電ノイズから保護するシールドの役割を果たす。別の見方をすれば、第１金属層Ｍ０１、第２金属層Ｍ０２および複数の配線部１９は、給電線１７として機能している。また、（３ｎ）列の容量４０は、給電線１７（３ｎ）と第１配線１５（３ｎ）との間の配線間容量であり、第１配線１５（３ｎ）に接続された電極４０ａと第１金属層Ｍ０１との間に容量４０が形成されている。

以上のように、容量４０および４４の形成される第１配線層Ｌ０１および第１金属層Ｍ０１を、画素回路１１０の接続されるデータ線１４が形成される第２配線層Ｌ０２の上に積み上げることで、容量４１とともに保持容量を形成する容量４０および４４が表示領域１１２内に形成される。本実施形態では、画素回路１１０の表示階調に応じた階調電圧を保持する保持容量の役割を容量４０、４１および４４に担わせるため、容量４０および４４を設けない態様に比較して容量４１を小さくすることができ、表示パネル１０の外枠領域の面積を小さくすることが可能になる。このように、本実施形態によれば、発光装置１における表示領域１１２以外の部分のチップ面積を小さくすることが可能になる。

また、容量４０は、平面視で第１トランジスター１２１に重なる。このため、容量４０は、前述の保持容量としての役割だけでなく、第１トランジスター１２１に対する静電シールドおよび遮光の役割も果たす。

図５は、トランジスター１２１〜１２５および画素容量１３２の配置を示す平面図である。図５に示すように、回路層Ｃ０１は、半導体層ＳＥ１およびＳＥ２と、ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４およびＧ５と、コンタクト部ＣＰ１、ＣＰ２、ＣＰ３、ＣＰ４、ＣＰ５、ＣＰ６およびＣＰ７と、を有する。

半導体層ＳＥ１は、第１トランジスター１２１に対応して設けられる。半導体層ＳＥ１上には、図示しないゲート絶縁膜を介して、第１トランジスター１２１に対応するゲート電極Ｇ１が配置される。また、コンタクト部ＣＰ１およびＣＰ２は、半導体層ＳＥ１に接続されており、一方が第１トランジスター１２１のソース電極、他方が第１トランジスター１２１のドレイン電極として機能する。コンタクト部ＣＰ１は給電線１１６に電気的に接続され、コンタクト部ＣＰ２は、後述の部分ＭＧ２及びコンタクト部ＣＰ５を介して第３トランジスター１２３及び第４トランジスター１２４に電気的に接続される。

半導体層ＳＥ２は、第２トランジスター１２２、第３トランジスター１２３、第４トランジスター１２４および第５トランジスター１２５に共通して設けられる。半導体層ＳＥ２上には、図示しないゲート絶縁膜を介して、ゲート電極Ｇ２、Ｇ３、Ｇ４およびＧ５が配置される。ゲート電極Ｇ２、Ｇ３、Ｇ４およびＧ５は、第２トランジスター１２２、第３トランジスター１２３、第４トランジスター１２４および第５トランジスター１２５にそれぞれ対応する。図示では、ゲート電極Ｇ３およびＧ５は、一体である。また、コンタクト部ＣＰ３、ＣＰ４、ＣＰ５、ＣＰ６およびＣＰ７は、半導体層ＳＥ２に接続される。コンタクト部ＣＰ３およびＣＰ４は、一方が第２トランジスター１２２のソース電極、他方が第２トランジスター１２２のドレイン電極として機能する。コンタクト部ＣＰ４およびＣＰ５は、一方が第３トランジスター１２３のソース電極、他方が第３トランジスター１２３のドレイン電極として機能する。コンタクト部ＣＰ５およびＣＰ６は、一方が第４トランジスター１２４のソース電極、他方が第４トランジスター１２４のドレイン電極として機能する。コンタクト部ＣＰ６およびＣＰ７は、一方が第５トランジスター１２５のソース電極、他方が第５トランジスター１２５のドレイン電極として機能する。したがって、第２トランジスター１２２のソース電極及びドレイン電極の一方は、第３トランジスター１２３のソース電極及びドレイン電極の一方と共通に設けられており、この共通部分がコンタクト部ＣＰ４である。また、第３トランジスター１２３のソース電極及びドレイン電極の一方は、第４トランジスター１２４のソース電極及びドレイン電極の一方と共通に設けられており、この共通部分がコンタクト部ＣＰ５である。また、第４トランジスター１２４のソース電極及びドレイン電極の一方は、第５トランジスター１２５のソース電極及びドレイン電極の一方と共通に設けられており、この共通部分がコンタクト部ＣＰ６である。

コンタクト部ＣＰ３は、後述の部分ＭＧ１及びコンタクト部ＣＰ８を介して第１トランジスター１２１のゲート電極Ｇ１に電気的に接続される。コンタクト部ＣＰ４はデータ線１４に電気的に接続され、コンタクト部ＣＰ５は第１トランジスター１２１のドレインに電気的に接続され、コンタクト部ＣＰ６はＯＬＥＤ１３０のアノードに電気的に接続され、コンタクト部ＣＰ７は給電線１６に電気的に接続される。

ゲート電極Ｇ２は、コンタクト部ＣＰ９を介して走査線１２に電気的に接続され、ゲート電極Ｇ３及びＧ５は、コンタクト部ＣＰ１１を介して制御線２１に電気的に接続され、ゲート電極Ｇ４は、コンタクト部ＣＰ１０を介して制御線２２に電気的に接続される。給電線１１６は、コンタクト部ＣＰ１２を介して後述の部分Ｍ０２ａに電気的に接続される。

また、回路層Ｃ０１が有する金属層ＭＧは、平面視で第１トランジスター１２１に重なる部分ＭＧ１を有する。また、金属層ＭＧは、コンタクト部ＣＰ２とＣＰ５とを電気的に接続する部分ＭＧ２を有する。部分ＭＧ１には、平面視で重なるように電極１３２ａが対向しており、部分ＭＧ１と電極１３２ａとの間には、前述の画素容量１３２が形成される。また、図５に示すように、容量４０、より具体的には容量４０の電極４０ａが、平面視で第１トランジスター１２１に重なる。また、容量４０、より具体的には容量４０の電極４０ａが、平面視で画素容量１３２、具体的には電極１３２ａに重なる。

図６は、第２金属層Ｍ０２および第２配線層Ｌ０２の配置を示す平面図である。図６に示すように、第２金属層Ｍ０２は、平面視で容量４０を包含する部分Ｍ０２ａを有する。部分Ｍ０２ａは、図示しないが、平面視で第１トランジスター１２１と重なる形状をなす。また、部分Ｍ０２ａ上には、第２配線層Ｌ０２が形成されている。具体的には、部分Ｍ０２ａ上には、データ線１４の一部および第２配線２０の一部が延在しており、これらを挟むように２つの配線部１９が配置される。図６に示すように、各配線部１９の複数のコンタクト部１９ｃは、データ線１４に沿って並んで配置される。また、第２金属層Ｍ０２には、走査線１２、制御線２１、２２が形成されている。また、第２配線層Ｌ０２には、ＯＬＥＤ１３０のアノードに電気的に接続される部分Ｌ０２ａ及び給電線１６に電気的に接続される部分Ｌ０２ｂを有する。

図７は、第１金属層Ｍ０１および第１配線層Ｌ０２の配置を示す平面図である。図８は、第１金属層Ｍ０１および第１配線層Ｌ０１の配置を示す平面図である。図７に示すように、各配線部１９の中継金属層１９ａは、データ線１４に沿って延びる形状をなしており、中継金属層１９ａ上には、複数のコンタクト部１９ｂがデータ線１４に沿って並んで配置される。図７および図８に示すように、第１金属層Ｍ０１は、平面視で容量４０を包含する形状をなす。図８に示すように、容量４０の電極４０ａは、平面視で第１配線１５に重なる部分を有する。電極４０ａの当該部分上には、第１配線１５に接続されるコンタクト部４０ｂが設けられる。また、第１金属層Ｍ０１は、図示しないが、平面視で第１トランジスター１２１と重なる。

以上の発光装置１は、前述のように、表示領域１１２に配置される画素回路１１０と、画素回路１１０に接続されるデータ線１４と、データ信号Ｖｄ（Ｎ）をデータ線１４へ出力するデータ線駆動回路５と、データ信号Ｖｄ（Ｎ）を保持する第１容量である容量４０と、を有する。ここで、画素回路１１０は、発光素子１３０と、表示すべき階調に応じたデータ信号Ｖｄ（Ｎ）に基づく電流を発光素子１３０に供給するトランジスターである第１トランジスター１２１を含む。また、容量４０は、表示領域１１２に平面視で第１トランジスター１２１に重なって配置される。

このように、発光装置１では、データ信号Ｖｄ（Ｎ）を保持する保持容量の役割を果たす容量４０が表示領域１１２に設けられる。このため、発光装置１では、表示領域以外の部分のみに保持容量を設ける従来技術に比較して、発光装置１における表示領域１１２以外の部分の面積を小さくすることが可能になる。

また、発光装置１では、データ信号Ｖｄ（Ｎ）に基づく電流を発光素子１３０に供給する駆動トランジスターの役割を果たす第１トランジスター１２１に対して容量４０が平面視で重なって配置される。このため、発光装置１では、容量４０が第１トランジスター１２１に対する静電シールドおよび遮光の役割も果たす。このように、容量４０が複数の役割を兼ねるので、これらの役割を別々の構成とする場合に比べて、画素回路１１０のレイアウト効率が高くなり、この結果、微細な画素を実現できる。

また、発光装置１は、前述のように、画素回路１１０が設けられる回路層Ｃ０１と、データ線１４に沿って配置される第１配線１５が設けられる第１配線層Ｌ０１と、回路層Ｃ０１と第１配線層Ｌ０１との間に配置される第１金属層Ｍ０１と、を有する。ここで、第１金属層Ｍ０１には、固定電位である電位Ｖｅｌが供給されており、第１金属層Ｍ０１は、データ線１４と第１配線１５との間に配置される部分を有する。このため、第１金属層Ｍ０１がデータ線１４と第１配線１５との間の静電シールドの役割を果たす。この結果、データ線１４と第１配線１５との間のクロストークの発生を低減して、表示品位を向上できる。

第１金属層Ｍ０１は、前述のように、平面視で第１トランジスター１２１に重なる。このため、第１金属層Ｍ０１が第１トランジスター１２１に対する遮光の役割を果たす。ここで、第１金属層Ｍ０１が第１配線層Ｌ０１と異なる層であるので、第１金属層Ｍ０１が第１配線層Ｌ０１と同じ層である場合に比べて、第１金属層Ｍ０１の遮光の役割を果たす部分の面積を容易に大きくできるという利点がある。

前述のように、容量４０は、第１配線１５に接続された電極４０ａと第１金属層Ｍ０１との間の容量である。このように、容量４０は第１配線１５と第１金属層Ｍ０１との間に設けられてなるため、第１金属層Ｍ０１の遮光性を利用して容量４０が第１トランジスター１２１に対する遮光の役割を果たすことが可能となる。ここで、第１金属層Ｍ０１が容量４０を構成する１対の電極のうちの一方を兼ねる。この結果、発光装置１では、第１金属層Ｍ０１を利用せずに保持容量を構成する場合に比べて、画素回路１１０のレイアウト効率が高くなる。

また、発光装置１は、前述のように、回路層Ｃ０１と第１金属層Ｍ０１との間に配置される第２金属層Ｍ０２と、第１金属層Ｍ０１と第２金属層Ｍ０２との間に配置される第２配線層Ｌ０２と、を有する。ここで、第２金属層Ｍ０２は、固定電位が供給される。そして、第１金属層Ｍ０１と第２金属層Ｍ０２との間に配置される第２配線層Ｌ０２には、データ線１４が設けられる。このため、データ線１４を固定電位の第１金属層および第２金属層により静電シールドすることができる。

第２金属層Ｍ０２は、平面視で第１トランジスター１２１に重なる。このため、第２金属層Ｍ０２が第１トランジスター１２１に対する遮光の役割を果たす。ここで、第２金属層Ｍ０２が第１配線層Ｌ０１およびデータ線１４と異なる層であるので、第２金属層Ｍ０２が第１配線層Ｌ０１またはデータ線１４と同じ層である場合に比べて、第２金属層Ｍ０２の遮光の役割を果たす部分の面積を容易に大きくできるという利点がある。

さらに、発光装置１は、前述のように、第１金属層Ｍ０１と第２金属層Ｍ０２とを接続する複数の配線部１９を有する。ここで、データ線１４は、複数の配線部１９の間に配置される部分を有する。このため、データ線１４を固定電位の複数の配線部１９により静電シールドすることができる。

また、発光装置１は、前述のように、データ線１４に沿って配置される固定電位線である給電線１６と、データ信号Ｖｄ（Ｎ）を保持する第２容量である容量４４と、を有する。ここで、給電線１６には、固定電位であるリセット電位Ｖｏｒｓｔが供給される。そして、容量４４は、第１配線１５と給電線１６との間の容量である。このように、容量４０だけでなく容量４４がデータ信号Ｖｄ（Ｎ）を保持する保持容量の役割を果たす。このため、第１配線１５と給電線１６との間の容量４４を利用しない場合に比べて、表示領域１１２内の保持容量を大きくすることが容易となる。また、給電線１６が第１配線１５と同様にデータ線１４に沿って配置されるので、第１配線１５および給電線１６が互いに異なる方向に沿って配置される場合に比べて、第１配線１５と給電線１６との間に容量４４を形成しやすい。

なお、本実施形態では、容量４０および４４のほか、容量４１がデータ信号Ｖｄ（Ｎ）を保持する保持容量の役割を果たすが、容量４１および４４のうちの少なくとも一方を省略してもよい。この場合、特に、表示領域１１２の外側に配置される容量４１を省略することで、省略しない場合に比べて、発光装置１における表示領域１１２以外の部分の面積を小さくすることが可能になる。

また、容量４０及び４４のいずれか一方を省略し、平面視で他方を駆動トランジスターに重なるようにしてもよい。また、容量４４が平面視で第１トランジスター１２１に重なるようにしてもよく、この場合、容量４０は、平面視で第１トランジスター１２１に重なっても重ならなくてもよい。容量４４は給電線１６（３ｎ）と第１配線１５（３ｎ）との間の配線間容量であるが、これらの配線又はこの間（容量が形成する部分）の少なくとも一部が平面視で第１トランジスター１２１に重なるようにすればよい。また、前述の説明では、給電線１７の電位は電位Ｖｅｌであり、給電線１６の電位はリセット電位Ｖｏｒｓｔであるが、これらの電位は他の固定電位でもよい。ただし、回路の簡素化の観点から、容量４０及び４４の一方の電極に供給される電位は、画素回路１１０で使用される電位が好ましい。

前述のように、第１配線１５および給電線１６は、同一層である第１配線層Ｌ０１に設けられる。このため、第１配線１５および給電線１６を異なる層に設ける場合に比べて、これらの配線を効率的に配置することができる。ここで、第１配線１５および給電線１６の双方がデータ線１４に沿って配置されるので、これらの層を同一層に設けることが容易である。

前述のように、データ線１４は、第１トランジスター１２１と第１配線１５との間に配置される。このため、データ線１４および第１配線１５が同じ層に設けられる場合に比べて、データ線１４と第１配線１５との間の距離を容易に大きくできる。また、データ線１４と画素回路１１０との間の距離が短くなるので、これらの間の配線が簡単となる。

＜Ｂ．変形例＞
以上が本発明の一実施形態の説明であるが、この実施形態に以下の変形を加えてもよい。
（１）前述の実施形態では、データ線１４（３ｎ）が設けられる第２配線層Ｌ０２を、給電線１６（３ｎ）および第１配線１５（３ｎ）が設けられる第１配線層Ｌ０１とは別箇に設けた。しかし、図９に示すように、第２配線層Ｌ０２および第２金属層Ｍ０２を省略し、第１配線層Ｌ０１に給電線１６（３ｎ）、データ線１４（３ｎ）および第１配線１５（３ｎ）を設けてもよい。

（２）図３におけるデータ線１４（３ｎ）を、図１０に示すように、画素回路１１０およびトランジスター４５の接続されるデータ線１４´（３ｎ）と、トランスミッションゲート４２の出力端とトランジスター４３とに接続される第２配線２０´（３ｎ）とに分割し、データ線１４´（３ｎ）と第２配線２０´（３ｎ）との間に容量５０（第２容量）を設けてもよい。容量５０を転送容量として画素回路１１０をカップリング駆動することが可能になるからである。また、データ線１４´（３ｎ）に沿うように第２配線２０´（３ｎ）を第２配線層Ｌ０２に設け（図１１参照）、データ線１４´（３ｎ）と第２配線２０´（３ｎ）の間の配線間容量に容量５０の役割を担わせてもよい。カップリング駆動の際に利用される転送容量を表示部１００の表示領域１１２内に設けることができ、転送容量を表示領域１１２以外の部分に設ける態様に比較して、表示領域１１２以外の部分のチップ面積を小さくすることが可能になるからである。

（３）図１０におけるデータ線１４´を、図１２に示すように、１行目からｍ行目に亙るデータ線１４´Ａと、（ｍ＋１）行目からＭ行目に亙るデータ線１４´Ｂとに上下に２割するとともに、第２配線２０´を、図１２に示すように、トランスミッションゲート４２Ａを介して第１配線１５に接続される第２配線２０Ａと、トランスミッションゲート４２Ｂを介して第１配線１５に接続される第２配線２０Ｂとに上下に２分割してもよい。なお、図１２における容量５０Ａはデータ線１４´Ａと第２配線２０Ａとの間の配線間容量であり、図１２における容量５０Ｂはデータ線１４´Ｂと第２配線２０Ｂとの間の配線間容量である。また、図１２におけるトランジスター４３Ａは参照電位Ｖｒｅｆを供給する参照電源である電圧生成回路３１と第２配線２０Ａとの接続または非接続を切り替えるトランジスターであり、トランジスター４３Ｂは第２配線２０Ｂと上記参照電源との接続または非接続を切り替えるトランジスターである。図１２におけるトランジスター４５Ａは初期化電位Ｖｉｎｉを供給する初期化電源である電圧生成回路３１とデータ線１４´Ａとの接続または非接続を切り替えるトランジスターであり、トランジスター４５Ｂはデータ線１４´Ｂと上記初期化電源との接続または非接続を切り替えるトランジスターである。

図１２に示す態様では、トランスミッションゲート４２Ａおよびトランスミッションゲート４２Ｂのオンまたはオフの切り替えにより、データ線１４´Ａに接続される画素回路１１０Ａとデータ線１４´Ｂに接続される画素回路１１０Ｂを別箇独立に駆動することができる。例えば、トランスミッションゲート４２Ａをオンにして画素回路１１０Ａへの階調電圧の書き込みを行う間に、トランスミッションゲート４２Ｂをオフかつトランジスター４３Ｂをオンにして画素回路１１０Ｂの駆動トランジスターについての閾値電圧の補償動作を行うことができる。画素回路１１０Ｂの駆動トランジスターについての補償動作の実行中は、データ線１４´Ｂの電位は変動するが、データ線１４´Ａはデータ線１４´Ｂから切り離されるため、画素回路１１０Ａへの階調電圧の書き込みに支障は生じない。図１２に示す態様によれば、画素回路１１０Ａと画素回路１１０Ｂのうちの一方に対する階調電圧の書き込み中に、他方についての補償動作を開始することができ、補償動作の実行期間（補償期間）を従来よりも長くとることが可能になる。一般に補償期間が長いほど閾値電圧の補償効果は高くなるので、図１２に示す態様によれば、表示領域以外の部分の大きさを小さくすることが可能になるとともに、画素回路に含まれる駆動トランジスターの閾値電圧の補償効果を従来より高めることが可能になる。

＜Ｃ．応用例＞
前述の実施形態に係る発光装置は、各種の電子機器に適用することができ、特に２Ｋ２Ｋ以上の高精細な画像の表示を要求され、かつ小型であることを要求される電子機器に好適である。以下、本発明に係る電子機器について説明する。

図１３は本発明の発光装置を採用する電子機器としてのヘッドマウントディスプレイ３００の外観を示す斜視図である。図１３に示されるように、ヘッドマウントディスプレイ３００は、テンプル３１０、ブリッジ３２０、投射光学系３０１Ｌ、および、投射光学系３０１Ｒを備える。そして、図１３において、投射光学系３０１Ｌの奥には図示せぬ左眼用の発光装置が設けられ、投射光学系３０１Ｒの奥には図示せぬ右眼用の発光装置が設けられる。

図１４は、本発明に係る発光装置１を採用する可搬型のパーソナルコンピューター４００の斜視図である。パーソナルコンピューター４００は、各種の画像を表示する発光装置１と、電源スイッチ４０１およびキーボード４０２が設けられた本体部４０３と、を備える。なお、本発明に係る発光装置１が適用される電子機器としては、図１３および図１４に例示する機器のほか、デジタルスコープ、デジタル双眼鏡、デジタルスチルカメラ、ビデオカメラなど眼に近接して配置する電子機器が挙げられる。さらに、携帯電話機、スマートフォン、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、カーナビゲーション装置、および車載用のインストルメントパネルなどの表示器等の電子機器に設けられる表示部として適用することができる。

１…発光装置、５…データ線駆動回路、１４…データ線、１４´…データ線、１４´Ａ…データ線、１４´Ｂ…データ線、１５…第１配線、１６…給電線、１７…給電線、１９…配線部、４０…容量、４１…容量、１１０…画素回路、１１０Ａ…画素回路、１１０Ｂ…画素回路、１１２…表示領域、１２１…第１トランジスター、１３０…発光素子、３００…ヘッドマウントディスプレイ、４００…パーソナルコンピューター、Ｃ０１…回路層、Ｌ０１…第１配線層、Ｌ０２…第２配線層、Ｍ０１…第１金属層、Ｍ０２…第２金属層、Ｖｄ…データ信号、Ｖｅｌ…電位。

Claims (11)

1. データ信号供給回路と、
   前記データ信号供給回路に電気的に接続された一端と、他端とを有する第１スイッチング素子と、
   前記第１スイッチング素子の前記他端に電気的に接続され、階調電圧に応じた電荷を保持する第１容量と、
   前記第１スイッチング素子の前記他端に電気的に接続された一端と、他端とを有する第２スイッチング素子と、
   発光素子と、回路層に設けられるトランジスターと、を含む画素回路と、
   前記画素回路に電気的に接続されたデータ線と、
   前記データ線に沿って配置される第１配線が設けられる第１配線層と、
   前記回路層と前記第１配線層との間に配置され、固定電位が供給される第１金属層と、を含み、
   前記第１金属層は、前記データ線と前記第１配線との間に配置される部分を有し、
   前記トランジスターは、前記データ線を介して供給される前記階調電圧に応じた電流を前記発光素子に供給し、
   前記第１容量は、前記トランジスターと平面視で重なって配置されてなる
   ことを特徴とする発光装置。
2. 前記第１金属層は、平面視で前記トランジスターに重なる
   請求項１に記載の発光装置。
3. 前記第１容量は、前記第１配線と前記第１金属層との間に設けられてなる
   請求項２に記載の発光装置。
4. 前記回路層と前記第１金属層との間に配置され、固定電位が供給される第２金属層と、
   前記第１金属層と前記第２金属層との間に配置され、前記データ線が設けられる第２配線層と、を有する
   請求項１ないし３のいずれか１項に記載の発光装置。
5. 前記第２金属層は、平面視で前記トランジスターに重なる
   請求項４に記載の発光装置。
6. 前記第１金属層と前記第２金属層とを接続する複数の配線部を有し、
   前記データ線は、前記複数の配線部の間に配置される部分を有する
   請求項４または５に記載の発光装置。
7. 前記データ線に沿って配置され、固定電位が供給される固定電位線と、
   前記第１配線と前記固定電位線との間の容量であって、前記データ信号を保持する第２容量と、を有する
   請求項１ないし６のいずれか１項に記載の発光装置。
8. 前記第１配線および前記固定電位線は、同一層に設けられる
   請求項７に記載の発光装置。
9. 前記データ線は、前記トランジスターと前記第１配線との間に配置される
   請求項１ないし８のいずれか１項に記載の発光装置。
10. データ信号供給回路と、
    前記データ信号供給回路に電気的に接続された一端と、他端とを有する第１スイッチング素子と、
    前記第１スイッチング素子の前記他端に電気的に接続された第１容量と、
    前記第１スイッチング素子の前記他端に電気的に接続された一端と、他端とを有する第２スイッチング素子と、
    前記第２スイッチング素子の前記他端に電気的に接続された一端と、他端とを有する第２容量と、
    発光素子とトランジスターとを含む画素回路と、
    前記第２容量の前記他端及び前記画素回路に電気的に接続されたデータ線と、
    を含み、
    前記第１容量は、前記トランジスターと平面視で重なって配置されてなる
    ことを特徴とする発光装置。
11. 請求項１ないし１０のいずれか１項に記載の発光装置を有する電子機器。
    

Images