[go: up one dir, main page]

KR101251993B1 - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR101251993B1
KR101251993B1 KR1020050015914A KR20050015914A KR101251993B1 KR 101251993 B1 KR101251993 B1 KR 101251993B1 KR 1020050015914 A KR1020050015914 A KR 1020050015914A KR 20050015914 A KR20050015914 A KR 20050015914A KR 101251993 B1 KR101251993 B1 KR 101251993B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel electrode
thin film
film transistor
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020050015914A
Other languages
English (en)
Other versions
KR20060095043A (ko
Inventor
류혜영
김장수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050015914A priority Critical patent/KR101251993B1/ko
Priority to US11/356,853 priority patent/US8305507B2/en
Priority to TW095106333A priority patent/TWI423444B/zh
Priority to JP2006047707A priority patent/JP5307319B2/ja
Priority to CN201010210445.4A priority patent/CN101881914B/zh
Priority to CN2012104347604A priority patent/CN103034004A/zh
Priority to CN2006100577531A priority patent/CN1828914B/zh
Publication of KR20060095043A publication Critical patent/KR20060095043A/ko
Priority to JP2011285112A priority patent/JP5703208B2/ja
Priority to US13/668,082 priority patent/US20130153906A1/en
Application granted granted Critical
Publication of KR101251993B1 publication Critical patent/KR101251993B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 게이트선, 게이트선과 교차하는 데이터선, 게이트선 및 데이터선과 분리되어 있는 유지 전극, 각각의 게이트선 및 데이터선과 연결되어 있으며, 드레인 전극을 가지는 박막 트랜지스터, 드레인 전극에 연결되어 있는 화소 전극, 박막 트랜지스터를 덮고 있으며, 화소 전극 하부에 배치되어 있는 제1 절연막, 하부 절연막 상부에 형성되어 있으며, 유지 전극에 대응하는 부분에 하부 절연막을 드러내는 개구부를 가지는 제2 절연막을 포함한다.
마스크, 투과율, 반도체, 유지용량, 감광막

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3 각각은 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4는 본 발명의 한 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 5a 및 5b는 각각 도 4에서 Va-Va' 선 및 Vb-Vb' 선을 따라 잘라 도시한 단면도이며,
도 6a 및 6b는 각각 도 4에서 Va-Va' 선 및 Vb-Vb' 선을 따라 잘라 도시한 단면도로서, 도 5a 및 도 5b 다음 단계에서의 단면도이고,
도 7a 및 7b는 각각 도 4에서 Va-Va' 선 및 Vb-Vb' 선을 따라 잘라 도시한 단면도로서, 도 6a 및 도 6b 다음 단계에서의 단면도이고,
도 8은 도 7a 및 도 7b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 9a 및 9b는 각각 도 8에서 IXa-IXa' 선 및 IXb-IXb' 선을 따라 잘라 도시한 단면도이고,
도 10은 도 9a 및 도 9b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 11a 및 11b는 각각 도 10에서 XIa-XIa' 선 및 XIb-XIb' 선을 따라 잘라 도시한 단면도이고,
도 12는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 13은 본 발명의 한 실시예에 따른 공통 전극 표시판의 구조를 도시한 배치도이고,
도 14는 도 12 및 도 13의 두 표시판을 포함하는 액정 표시 장치의 구조를 도시한 배치도이고,
도 15는 도 14의 액정 표시 장치를 XV-XV' 선을 따라 잘라 도시한 단면도이고,
도 16은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 17은 본 발명의 다른 실시예에 따른 공통 전극 표시판의 구조를 도시한 배치도이고,
도 18은 도 16 및 도 17의 두 표시판을 포함하는 액정 표시 장치의 구조를 도시한 배치도이고,
도 19는 도 18의 액정 표시 장치를 XIX-XIX' 선을 따라 잘라 도시한 단면도이고,
도 20은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 21은 본 발명의 다른 실시예에 따른 공통 전극 표시판의 구조를 도시한 배치도이고,
도 22는 도 20 및 도 21의 두 표시판을 포함하는 액정 표시 장치의 구조를 도시한 배치도이고,
도 23 및 도 24는 도 22의 액정 표시 장치를 XXIII-XXIII' 선 및 XXIV-XXIV' 선을 따라 잘라 도시한 단면도이고,
도 25는 도 20 내지 도 24의 액정 표시 장치에서 단위 화소를 나타낸 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 기판 121, 129 : 게이트선
124 : 게이트 전극 140 ; 게이트 절연막
151, 154 : 반도체 161, 163, 165 : 저항성 접촉 부재
171, 179 : 데이터선 173 : 소스 전극
175 : 드레인 전극 180 : 보호막
181, 182, 185, 185a, 185b : 접촉 구멍
190, 190a, 190b : 화소 전극 81, 82 : 접촉 보조 부재
88 : 차폐 전극 85 : 유지 전극부
270 : 공통 전극 220 : 차광 부재
230 : 색 필터 235, 236 : 개구부
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 액정 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
이러한 액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다. 또한, 표시판은 화소 전극과 중첩하여 유지 용량을 형성하는 유지 전극을 구 비하고 있다.
이러한 표시판은 마스크를 이용한 사진 식각 공정으로 제조하는데, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하며, 이를 위하여 중간 두께를 가지는 감광막 패턴을 형성하고, 이를 식각 마스크로 이용하여 데이터선과 반도체를 함께 패터닝하는 기술이 개발되고 있다.
하지만, 이와 같은 제조 방법에서는 유지 전극과 중첩하여 유지 용량을 형성하며, 화소 전극과 연결되어 있는 도전체의 하부에도 반도체가 잔류하게 되는데, 이는 화면이 깜박거리는 플리커(flicker) 현상 또는 잔상을 유도하여 화질이 저하시키는 원인으로 작용하며, 화소의 개구율을 저하시키는 원인으로 작용한다.
본 발명이 이루고자 하는 기술적 과제는 제조 공정을 단순화하는 동시에 우수한 화질을 확보할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 화소의 개구율을 향상시킬 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에서는 식각 마스크로 사용하는 감광막 중 다른 부분보다 얇은 부분을 소스 전극과 드레인 전극 사이와 유지 전극 상부에 형성하여 필요에 따라 어떤 막을 식각할 때는 하부막이 식각되지 않도록 하고 또 다른 막을 식각할 때는 함께 식각한다. 이때, 유지 용량이 형성되는 부분에서 드레인 전극이 차지하는 면적을 최소화하고, 무기 절연막만을 남기고 유 기 절연막을 제거한다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은 게이트선, 게이트선과 교차하는 데이터선, 게이트선 및 데이터선과 분리되어 있는 유지 전극, 각각의 게이트선 및 데이터선과 연결되어 있으며, 드레인 전극을 가지는 박막 트랜지스터, 드레인 전극에 연결되어 있는 화소 전극, 박막 트랜지스터를 덮고 있으며, 화소 전극 하부에 배치되어 있는 제1 절연막, 하부 절연막 상부에 형성되어 있으며, 유지 전극에 대응하는 부분에 하부 절연막을 드러내는 개구부를 가지는 제2 절연막을 포함한다.
제1 절연막은 무기 절연 물질로 이루어져 있으며, 제2 절연막은 유기 절연 물질로 이루어진 것이 바람직하며, 제2 절연막은 색필터를 포함할 수 있다.
유지 전극은 게이트선과 동일한 층으로 이루어진 것이 바람직하다.
화소 전극과 드레인 전극을 연결하는 접촉 구멍은 개구부 내에 위치하는 것이 바람직하다.
본 실시예에 따른 박막 트랜지스터 표시판은 화소 전극과 동일한 층으로 이루어진 차폐 전극을 더 포함할 수 있으며, 차폐 전극과 화소 전극은 제1 및 제2 절연막 상부에 위치하는 것이 바람직하다.
유지 전극은 차폐 전극과 동일한 층이며, 차폐 전극으로부터 돌출되어 있을 수 있으며, 이때, 유지 전극은 드레인 전극과 중첩하는 것이 바람직하다.
차폐 전극은 데이터선을 따라 뻗어 있는 것이 바람직하고, 데이터선의 경계선을 완전히 덮을 수 있다.
차폐 전극은 게이트선과 적어도 일부분 중첩하는 것이 바람직하고, 차폐 전극은 게이트선과 데이터선을 따라 뻗어 있으며, 게이트선보다 좁고 데이터선보다 넓은 것이 바람직하다.
화소 전극은 절개부를 가지는 것이 바람직하고, 제1 화소 전극과 제1 화소 전극과 용량성으로 결합되어 있는 제2 화소 전극을 포함할 수 있다.
드레인 전극에 연결되어 있으며, 제2 화소 전극과 중첩하는 용량성 결합 전극을 더 포함하며, 제2 화소 전극과 용량성 결합 전극은 제1 절연막만을 사이에 두고 중첩하는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
우선 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 구조에 대하여 도면을 참고로 하여 상세하게 설명한다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121) 및 유지 전극선(131)이 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이루며, 다른 층 또는 외부 장치의 접속을 위한 면적이 넓은 끝 부분(129)을 가진다.
각각의 유지 전극선(131)은 주로 가로 방향으로 뻗어 있고 게이트선(121)과 전기적으로 분리되어 있다. 유지 전극선(131)은 유지 전극을 이루는 돌출부를 가질 수 있으며, 유지 전극선(131)에는 다른 표시판의 공통 전극(common electrode)에 인가되는 공통 전압(common voltage) 따위의 소정의 전압이 인가된다.
게이트선(121) 및 유지 전극선(131)은 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta, Mo, Cu 등의 금속 또는 이들을 포함하는 합금 따위로 만들어진다. 도 2에 나타난 바와 같이, 본 실시예에서는 게이트선(121)은 물리적 성질이 다른 두 개의 막, 즉 하부막(121p)과 그 위의 상부막(121q)을 포함한다. 하부막(121p)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어지며, 1,000-3,000 Å 범위의 두께를 가진다. 이와는 달리, 상부막(121q)은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질 , 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등으로 이루어지며, 100-1,000Å 범위 의 두께를 가진다. 하부막(121p)과 상부막(121q)의 조합의 예로는 순순 알루미늄 또는 알루미늄-네오디뮴(Nd) 합금/몰리브덴을 들 수 있으며, 위치가 서로 바뀔 수도 있다. 도 2에서 게이트 전극(124)의 하부막과 상부막은 각각 도면 부호 124p, 124q로, 게이트선(121) 끝 부분(129)의 하부막과 상부막은 각각 도면 부호 129p, 129q로, 유지 전극선(131)의 하부막과 상부막은 각각 도면 부호 131p, 131q로 나타내었다. 게이트선(121) 끝 부분(129)의 상부막(129q)의 일부는 제거되어 그 아래의 하부막(129p) 일부를 드러낼 수도 있다.
하부막(121p, 124p, 129p, 131p)과 상부막(121q, 124q, 129q, 131q)의 측면은 각각 경사져 있으며 그 측벽 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.
게이트선(121)과 유지 전극선(131)의 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 각각의 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 각각은 게이트 전극(124)을 향하여 뻗은 복수의 돌출부(154)를 포함한다.
선형의 반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 저항 성 접촉 부재(161) 각각은 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
선형 반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 30-80°인 것이 바람직하다.
저항 접촉 부재(161, 165) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하며 데이터 전압(data voltage)을 전달하고, 다른 층 또는 외부 장치의 접속을 위한 면적이 넓은 끝 부분(179)을 가진다.
각각의 드레인 전극(175)은 유지 전극선(131)의 상부까지 연장되어 유지 전극선(131)의 일부와 중첩한다.
각 데이터선(171)은 또한 각 드레인 전극(175)을 향하여 복수의 분지를 내어 데이터선(171)으로부터 확장된 소스 전극(source electrode)(173)을 가진다. 하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171), 드레인 전극(175)도 게이트선(121)과 마찬가지로 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta, Mo, Cu 등의 금속 또는 이들을 포함하는 합금 따위 로 만들어지는데, 단일막 또는 다층막으로 이루어지며, 다층막의 예로는 게이트선(121)의 상부막과 하부막의 조합으로 이루어진 이중막 또는 Mo 또는 Mo alloy/Al 또는 Al alloy/Mo 또는 Mo alloy의 삼층막을 들 수 있다.
이때, 반도체(151)는 박막 트랜지스터가 위치하는 채널부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.
데이터선(171) 및 드레인 전극(175)과 이들로 덮이지 않고 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소나 산화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 본 실시예에서 보호막(180)은 하부에 위치하여 반도체(151)의 채널부가 유기물과 직접 닿지 않도록 보호하며, 질화 규소 또는 산화 규소로 이루어진 하부 절연막(180p)과 평탄화 특성을 가지며 유기 절연 물질로 이루어진 상부 절연막(180q)의 이중막 구조를 가진다. 이때, 상부 절연막(180q)은 적색, 녹색 및 청색 등의 원색 중 하나를 표시할 수 있는 색필터일 수 있다.
보호막(180)에는 드레인 전극(175)의 적어도 일부와 데이터선(171)의 끝 부 분(179)을 각각 노출시키는 복수의 접촉 구멍(185q, 182)이 구비되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 여기서, 드레인 전극(175)의 끝 부분을 드러내는 접촉 구멍(185p)은 하부 절연막(180p)만이 가지며, 상부 절연막(180q)에는 유지 전극선(131) 상부 대부분의 하부 절연막(180p)을 드러내는 개구부(185q)를 가진다. 개구부(185q) 내에는 드레인 전극(175)의 끝 부분을 드러내는 접촉 구멍(185p)이 위치하며, 드레인 전극(175)의 세로 경계선은 개구부(185q) 내에 위치한다. 이때, 드레인 전극(175) 하부에서 잔류하는 비정질 규소층을 최소화하기 위해 드레인 전극(175)이 차지하는 면적을 최소화하는 것이 바람직하며, 특히 유지 전극선(131) 상부에 위치하는 드레인 전극(175) 끝 부분의 면적을 최소화하는 것이 바람직하다.
보호막(180) 위에는 IZO 또는 ITO 따위의 투명한 도전 물질로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(185p)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한 앞서 설명한 것처럼, 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]을 이루어 박막 트랜지스터가 턴 오 프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 "유지 축전기(storage capacitor)"라 한다. 유지 축전기는 화소 전극(190)과 이와 이웃하는 게이트선(121)[이를 "전단 게이트선(previous gate line)"이라 함] 또는 유지 전극선(131)의 중첩 등으로 만들어진다.
본 발명에서는 화소 전극(190)과 유지 전극선(131)은 상부 절연막(180q)의 개구부(185q)를 통하여 게이트 절연막(140) 및 하부 절연막(180q)만을 사이에 두고 중첩하여 유지 축전기를 이루고 있어, 유지 용량을 안정적으로 확보할 수 있으며, 좁은 면적으로 충분한 유지 용량을 형성할 수 있다. 따라서, 유지 용량으로 인한 화면이 깜박거리는 플리커(flicker) 현상 또는 잔상을 방지할 수 있어 우수한 표시 특성을 확보할 수 있으며, 높은 개구율을 얻을 수 있다.
본 실시예와 달리 별도의 유지 전극선(131)을 배치하지 않고, 화소 전극(190)과 전단의 게이트선(121)을 중첩으로 유지 축전기를 형성할 때에는 게이트 절연막(140)을 드러내는 상부 절연막(180q)의 개구부(185q)를 전단의 게이트선(121) 상부에 배치할 수도 있으며, 이 경우에는 화소 전극(190)과 중첩하는 전단의 게이트선(121) 일부는 확장하는 것이 바람직하다.
또한, 상부 절연막(180q)이 색필터를 포함하는 실시예에서는 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)이 위치하는 패드 영역에서는 색필터가 잔류하지 않는다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되 어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선 및 데이터선의 끝 부분(129, 179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 각 끝 부분(129, 179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
본 발명의 다른 실시예에 따르면 화소 전극(190)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 특히 IZO 또는 ITO로 만들어질 수 있다.
그러면, 도 1 내지 도 3의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 4 내지 도 11b 및 도 1 내지 도 3을 참조하여 상세하기로 설명한다.
도 4는 본 발명의 한 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 5a 및 5b는 각각 도 4에서 Va-Va' 선 및 Vb-Vb' 선을 따라 잘라 도시한 단면도이며, 도 6a 및 6b는 각각 도 4에서 Va-Va' 선 및 Vb-Vb' 선을 따라 잘라 도시한 단면도로서, 도 5a 및 도 5b 다음 단계에서의 단면도이고, 도 7a 및 7b는 각각 도 4에서 Va-Va' 선 및 Vb-Vb' 선을 따라 잘라 도시한 단면도로서, 도 6a 및 도 6b 다음 단계에서의 단면도이고, 도 8은 도 7a 및 도 7b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 9a 및 9b는 각각 도 8에서 IXa-IXa' 선 및 IXb-IXb' 선을 따라 잘라 도시한 단면도이고, 도 10은 도 9a 및 도 9b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 11a 및 11b는 각각 도 10에서 XIa-XIa' 선 및 XIb-XIb' 선을 따라 잘라 도시한 단면도이다.
먼저, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 두 층의 금속막, 즉 순순 알루미늄 또는 알루미늄 합금(Al-Nd alloy)의 하부 금속막과 몰리브덴 또는 몰리브덴 합금의 상부 금속막을 스퍼터링(sputtering) 따위로 차례로 적층한다. 여기서, 하부 금속막은 1,000-3,000 Å 정도의 두께를 가지는 것이 바람직하며, 상부 금속막은 500-1,000 Å 정도의 두께를 가지는 것이 바람직하다.
이어, 도 4, 도 5a 및 도 5b에 도시한 바와 같이, 감광막 패턴을 이용한 사진 식각 공정으로 상부 금속막과 하부 금속막을 차례로 패터닝하여 복수의 게이트 전극(124)을 포함하는 게이트선(121)과 유지 전극선(131)을 형성한다.
상부막(121q, 131q) 및 하부막(121p, 131p)의 패터닝은 알루미늄 및 몰리브덴에 대해서 모두 측면 경사를 주면서 식각할 수 있는 알루미늄 식각액인 CH3COOH(초산)/HNO3(질산)/H3PO4(인산)/H2O를 사용한 습식 식각으로 진행하는 것이 바람직하다.
이어, 도 6a 및 6b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(150), 불순물 비정질 규소층(160)을 화학 기상 증착법을 이용하여 각각 약 1,500 Å 내지 약 5,000 Å, 약 500 Å 내지 약 2,000 Å, 약 300 Å 내지 약 600 Å의 두께로 연속 증착한다. 이어 스퍼터링 따위의 방법으로 데이터용 도전 물질 을 적층하여 도전체층(170)을 형성한 다음 그 위에 감광막을 1 μm 내지 2 μm의 두께로 도포한 후, 그 후, 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(52, 54)을 형성한다.
이때 현상된 감광막의 두께는 위치에 따라 다른데, 감광막은 두께가 점점 작아지는 제1 내지 제3 부분으로 이루어진다. A 영역에 위치한 제1 부분과 C 영역에 위치한 제2 부분은 각각 도면 부호 52와 54로 나타내었고 B 영역에 위치한 제3 부분에 대한 도면 부호는 부여하지 않았는데, 이는 제3 부분이 0의 두께를 가지고 있어 아래의 도전체층(170)이 드러나 있기 때문이다. 제1 부분(52)과 제2 부분(54)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다르게 하되, 제2 부분(54)의 두께를 제1 부분(52)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다. 여기서, A 영역은 데이터선(171) 및 드레인 전극(175)에 대응하는 배선 영역에 대응하며, C 영역은 소스 전극(173)과 드레인 전극(175) 사이의 채널 영역에 대응하며, B 영역은 A 영역과 C 영역을 제외한 기타 영역에 대응한다.
이때, 하나의 마스크를 이용한 사진 공정에서 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 제2 부분(54)에 대응하는 부분의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투과막을 사용한다.
여기서, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투과막을 이 용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이후, 감광막 패턴(52, 54)을 식각 마스크로 이용한 일련의 식각 단계를 통하여 도 8, 9a 및 9b에 도시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165), 그리고 복수의 채널부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.
설명의 편의상, A 영역에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제1 부분이라 하고, C 영역에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제2 부분이라 하고, B 영역에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제3 부분이라 하자.
이러한 구조를 형성하는 순서의 한 예는 다음과 같다.
(1) B 영역에 위치한 도전체층(170), 불순물 비정질 규소층(160) 및 비정질 규소층(150)의 제3 부분 제거,
(2) C 영역에 위치한 감광막의 제2 부분(54) 제거,
(3) C 영역에 위치한 도전체층(170) 및 불순물 비정질 규소층(160)의 제2 부분 제거, 그리고
(4) A 영역에 위치한 감광막의 제1 부분(52) 제거.
이러한 순서의 다른 예는 다음과 같다.
(1) B 영역에 위치한 도전체층(170)의 제3 부분 제거,
(2) C 영역에 위치한 감광막의 제2 부분(54) 제거,
(3) B 영역에 위치한 불순물 비정질 규소층(160) 및 비정질 규소층(150)의 제3 부분 제거,
(4) C 영역에 위치한 도전체층(170)의 제2 부분 제거,
(5) A 영역에 위치한 감광막의 제1 부분(52) 제거, 그리고
(6) C 영역에 위치한 불순물 비정질 규소층(160)의 제2 부분 제거.
여기에서는 두 번째 예에 대하여 설명한다.
먼저, 도 7a 및 7b에 도시한 것처럼, B 영역에 노출되어 있는 도전체층(170)을 습식 또는 건식으로 식각하여 제거하여 하부의 불순물 비정질 규소층(160)의 제3 부분을 노출시킨다. 알루미늄 계열의 도전막은 주로 습식 식각으로 진행하며, 몰리브덴 계열의 도전막을 습식 및 건식 식각을 선택적으로 진행할 수 있으며, 다중막인 경우에는 선택적으로 습식 및 건식 식각을 진행할 수 있다. 또한, 이중막이 알루미늄과 몰리브덴을 포함할 때에는 하나의 습식 식각 조건으로 패터닝할 수도 있다. 건식 식각을 사용하는 경우에 감광막(52, 54)의 위 부분이 어느 정도의 두께로 깎여 나갈 수 있다.
이어, B 영역에 위치한 불순물 비정질 규소층(160) 및 그 하부의 진성 비정질 규소층(150)의 제3 부분을 제거함과 더불어, C 영역의 감광막 제2 부분(54)을 제거하여 아래의 도전체(174) 제2 부분을 노출시킨다. 감광막의 제2 부분(54)의 제거는 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)의 제3 부분의 제거와 동시에 하거나 따로 수행한다. 이때, C 영역에 남아 있는 제2 부분(54)의 찌꺼기를 애싱(ashing)으로 제거한다.
이 단계에서 선형 진성 반도체(151)가 완성된다. 그리고 도면 부호 164는 선형 저항성 접촉 부재(161)와 섬형 저항성 접촉 부재(165)가 아직 붙어 있는 상태에 있는 불순물 비정질 규소층(160)을 가리키며 이를 앞으로 불순물 반도체라 한다.
도면 부호 174는 데이터선(171)과 드레인 전극(175)이 아직 붙어 있는 상태의 도전체이다. 이때, 도전체(174)는 감광막(52, 54)의 하부까지 식각되어 도전체(174) 및 감광막(52, 54)은 언더 컷 구조를 가진다.
다음, 도 8, 도 9a 및 9b에 도시한 바와 같이 C 영역에 위치한 나머지 도전체(174) 및 불순물 반도체(164)의 제2 부분을 식각하여 제거한다. 또한 남아 있는 감광막 제1 부분(52)도 제거한다.
이때, 도 9b에 도시한 것처럼 C 영역에 위치한 선형 진성 반도체(151)의 채널부(154) 위 부분이 제거되어 두께가 작아질 수도 있으며 감광막의 제1 부분(52)도 이때 어느 정도의 두께로 식각된다.
이렇게 하면, 도전체(174) 각각이 하나의 데이터선(171) 및 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물 반도체(164) 각각이 하나의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)로 나뉘어 완성된다.
다음, 도 10, 도 11a 및 도 11b에서 보는 바와 같이, 기판(110)의 상부에 질 화 규소와 유기 절연 물질을 차례로 형성하여 하부 절연막(180p)과 상부 절연막(180q)을 포함하는 보호막(180)을 형성한 다음, 마스크를 이용한 사진 식각 공정으로 패터닝하여 복수의 접촉 구멍(185p, 182) 및 복수의 개구부(185q)를 형성한다. 이때, 게이트선(121)과 동일한 층을 드러내는 접촉 구멍을 형성하기 위해 게이트 절연막(140)도 함께 식각하여 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)을 함께 형성한다. 이때에도, 위치에 따라 두께를 달리하는 감광막 패턴을 식각 마스크로 하여 서로 다른 모양을 가지는 하부 절연막(180p)과 상부 절연막(180q)을 하나의 사진 식각 공정으로 패터닝할 수 있으며, 상부 절연막(180q)이 색필터를 포함하는 실시예에서는 색필터를 별도의 사진 공정으로 형성하며, 이때 유지 전극선(131) 상부의 하부 절연막(180p)을 드러내는 개구부(185q)를 함께 형성한다.
마지막으로, 도 1 내지 도 3에 도시한 바와 같이, 500 Å 내지 1,500 Å 두께의 IZO 또는 ITO층을 스퍼터링 방법으로 증착하고 사진 식각하여 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82)를 형성한다. IZO층을 사용하는 경우의 식각은 (HNO3/(NH4)2Ce(NO3)6/H2O) 등 크롬용 식각액을 사용하는 습식 식각인 것이 바람직한데, 이 식각액은 알루미늄을 부식시키지 않기 때문에 데이터선(171), 드레인 전극(175), 게이트선(121)에서 도전막이 부식되는 것을 방지할 수 있다.
본 실시예에서는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165) 및 반도체(151)를 하나의 감광막 패턴을 식각 마스크로 이용 하는 사진 식각 공정으로 형성하므로 제조 공정을 단순화할 수 있다.
또한, 본 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에서는 유지 전극선(131) 상부에 개구부(185q)를 배치하여 화소 전극(190)과 유지 전극선(131) 사이의 게이트 절연막(140) 및 하부 절연막(180p)만을 유전체로 하는 유지 축전기를 형성한다. 이를 통하여 드레인 전극(175) 하부에 잔류하는 비정질 규소의 면적을 감소시킴으로써 안정된 유지 용량을 형성할 수 있으며, 좁은 면적으로 충분한 유지 용량을 형성할 수 있다. 따라서, 유지 용량으로 인한 화면이 깜박거리는 플리커(flicker) 현상 또는 잔상을 방지할 수 있어 우수한 표시 특성을 확보할 수 있으며, 높은 개구율을 얻을 수 있다.
한편, 광시야각을 구현하기 위한 수단으로 전계 생성 전극은 절개부를 가지거나 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 광시야각을 확보할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 13은 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 구조를 도시한 배치도이고, 도 14는 도 12의 박막 트랜지스터 표시판과 도 13의 공통 전극 표시판으로 이루어진 액정 표시 장치의 구조를 도시한 배치도이고, 도 15는 도 14의 액정 표시 장치를 XV-XV'선을 따라 자른 단면도이다.
본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3)을 포함한다.
본 실시예에 따른 박막 트랜지스터 표시판(100)의 층상 구조는 도 1 내지 도 3과 거의 동일하다.
박막 트랜지스터 표시판(100)에 대하여 설명하자면, 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 복수의 유지 전극선(131)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 돌출부(154)를 포함하는 선형 반도체(151) 및 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에 형성되어 있고, 하부 절연막(180)이 그 위에 형성되어 있으며, 하부 절연막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있다. 보호막(180) 위에는 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
도 1 내지 도 3과 달리, 복수의 게이트 전극(gate electrode)(124)은 게이트선(121)에서 복수의 돌출부를 이루며, 각각의 유지 전극선(131)은 유지 전극(135)을 이루는 복수의 돌출부를 각각 포함한다.
각각의 드레인 전극(175)은 각각의 유지 전극(135)과 중첩하는 확장부를 포함하는데, 드레인 전극(175)의 확장부는 유지 전극(135)보다 작은 면적을 가진다.
소스 전극(173)은 반도체(151)의 돌출부(154) 상부에 위치하는 드레인 전극 (175)의 한쪽 끝 부분을 일부 둘러싸도록 휘어져 있다.
또한, 하부 절연막(180p)의 상부에는 적색, 녹색 및 청색 등의 원색 중 하나를 표시할 수 있는 색필터(230)를 포함하는 상부 절연막이 형성되어, 보호막을 이룬다. 이때, 색필터(230)는 유지 전극(135) 상부에 위치하는 대부분의 하부 절연막(180p)을 드러내는 개구부(235)를 가진다. 색필터(230)는 화소 전극(190)을 따라서 세로 방향으로 길게 뻗을 수 있으며, 데이터선(171)을 중심으로 서로 이웃하는 영역에 위치하는 색필터(230)는 서로 다른 색을 표시하며, 적색, 녹색 및 청색을 순차적으로 표시하는 것이 바람직하다.
이때에도 앞의 실시예와 동일하게 접촉 구멍(185)을 통하여 드레인 전극(175)에 연결되어 있는 화소 전극(190)은 색필터(230)의 개구부(235)를 통하여 게이트 절연막(140) 및 하부 절연막(180p)만을 사이에 두고 유지 전극(135)과 중첩하여 유지 축전기를 이룬다.
화소 전극(190)은 그 바깥 경계의 왼쪽 모퉁이가 모따기된 대략 사각형 형태이며, 중앙 절개부(91), 하부 절개부(92a) 및 상부 절개부(92b)를 가지며, 화소 전극(190)은 이들 절개부(91, 92a, 92b)에 의하여 복수의 영역으로 분할된다. 절개부(91, 92a, 92b)는 화소 전극(190)을 게이트선(121)과 평행하게 이등분하는 가로 중심선에 대하여 거의 반전 대칭을 이루고 있다.
하부 및 상부 절개부(92a, 92b)는 대략 화소 전극(190)의 오른쪽 변에서부터 왼쪽 변으로 비스듬하게 뻗어 있으며, 화소 전극(190)의 가로 중심선에 대하여 하반면과 상반면에 각각 위치하고 있다. 하부 및 상부 절개부(92a, 92b)는 게이트선 (121)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다.
중앙 절개부(91)는 화소 전극(190)의 중앙에 배치되어 있으며 오른쪽 변 쪽에 입구를 가지고 있다. 중앙 절개부(91)의 입구는 하부 절개부(92a)와 상부 절개부(92b)에 각각 거의 평행한 한 쌍의 빗변을 가지고 있다.
따라서, 화소 전극(190)의 하반면은 하부 절개부(92a)에 의하여 두 개의 영역으로 나누어지고, 상반면 또한 상부 절개부(92b)에 의하여 두 개의 영역으로 분할된다. 이 때, 영역의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라지며, 기울어진 방향도 달라질 수 있다.
다음, 도 13 내지 도 15를 참고로 하여, 공통 전극 표시판(200)에 대하여 설명한다.
투명한 유리 등으로 이루어진 절연 기판(210) 위에 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(190)과 마주보며 화소 전극(190)과 거의 동일한 모양을 가지는 복수의 개구부를 가지고 있으며, 게이트선(121) 및 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어지는 것이 바람직하다.
차광 부재(220) 상부에는 덮개막(250)이 형성되어 있으며, 그 상부에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.
공통 전극(270)은 복수 벌의 절개부(71, 72a, 72b) 집합을 가진다.
한 벌의 절개부(71, 72a, 72b)는 하나의 화소 전극(190)과 마주 보며 중앙 절개부(71), 하부 절개부(72a) 및 상부 절개부(72b)를 포함한다. 절개부(71, 72a, 72b) 각각은 화소 전극(190)의 인접 절개부(91, 92a, 92b) 사이 또는 절개부(92a, 92b)와 화소 전극(190)의 모따기된 빗변 사이에 배치되어 있다. 또한, 각 절개부(71, 72a, 72b)는 화소 전극(190)의 하부 절개부(92a) 또는 상부 절개부(92b)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.
하부 및 상부 절개부(72a, 72b) 각각은 대략 화소 전극(190)의 왼쪽 변에서 위쪽 또는 아래쪽 변을 향하여 뻗은 사선부, 그리고 사선부의 각 끝에서부터 화소 전극(190)의 변을 따라 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 가로부 및 세로부를 포함한다.
중앙 절개부(71)는 대략 화소 전극의 왼쪽 변에서부터 가로 방향으로 뻗은 중앙 가로부, 이 중앙 가로부의 끝에서 중앙 가로부와 빗각을 이루며 화소 전극(190)의 오른쪽 변을 향하여 뻗은 한 쌍의 사선부, 그리고 사선부의 각 끝에서부터 화소 전극의 오른쪽 변을 따라 오른쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다.
절개부(71, 72a, 72b)의 수효 및 방향 또한 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(71, 72a, 72b)와 중첩하여 절개부(71, 72a, 72b) 부근의 빛샘을 차단할 수 있다.
표시판(100, 200)의 안쪽 면에는 수직 배향막(11, 21)이 도포되어 있고, 바깥쪽 면에는 편광판(12, 22)이 구비되어 있다. 두 편광판의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 나란하다. 반사형 액정 표시 장치의 경우 에는 두 개의 편광판(12, 22) 중 하나가 생략될 수 있다.
표시판(100, 200)과 편광자(12, 22)의 사이에는 각각 액정층(3)의 지연값을 보상하기 위한 위상 지연 필름(retardation film)이 낄 수 있다. 위상 지연 필름은 복굴절성(birefringce)을 가지며 액정층(3)의 복굴절성을 역으로 보상하는 역할을 한다. 지연 필름으로는 일축성 또는 이축성 광학 필름을 사용할 수 있으며, 특히 음성(negative) 일축성 광학 필름을 사용할 수 있다.
액정 표시 장치는 또한 편광자(12, 22), 위상 지연 필름, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)를 포함할 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자(310)는 전계가 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자(12, 22)를 통과하지 못하고 차단된다.
공통 전극(270)에 공통 전압을 인가하고 화소 전극(190)에 데이터 전압을 인가하면 표시판의 표면에 거의 수직인 전계(electric field)가 생성된다. 액정 분자(310)들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 한다. 한편, 공통 전극(270) 및 화소 전극(190)의 절개부(71, 72a, 72b, 91, 92a, 92b)와 이들과 평행한 화소 전극(190)의 빗변은 전계를 왜곡하여 액정 분자들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전계의 수평 성분은 절개부(71, 72a, 72b, 91, 92a, 92b)의 변과 화소 전극(190)의 빗변에 수직이다. 또한 절개부(71, 72a, 72b, 91, 92a, 92b)의 마주보는 두 변에서의 전계의 수평 성분은 서로 반대 방향이다.
이러한 전계를 통하여 절개부(71, 72a, 72b, 91, 92a, 92b)는 액정층(3)의 액정 분자가 기울어지는 방향을 제어한다. 인접하는 절개부(71, 72a, 76b, 91, 92a, 92b)에 의하여 정의되거나 절개부(72a, 72b)와 화소 전극(190)의 왼쪽 빗변에 의하여 정의되는 각 도메인 내에 있는 액정 분자는 절개부(71, 72a, 72b, 91, 92a, 92b)의 길이 방향에 대하여 수직을 이루는 방향으로 기울어진다. 각 도메인의 가장 긴 변 2개는 거의 나란하고 게이트선(121)과 약 ±45도를 이루며, 도메인 내에서 액정 분자 대부분은 4방향으로 기울어진다.
절개부(91, 92a, 92b, 71, 72a, 72b)의 너비는 약 9μm 내지 약 12μm인 것이 바람직하다.
적어도 하나의 절개부(91, 92a, 92b, 71, 72a, 72b)는 돌기(protrusion)(도시하지 않음)나 함몰부(depression)(도시하지 않음)로 대체할 수 있다. 돌기는 유기물 또는 무기물로 만들어질 수 있고 전계 생성 전극(190, 270)의 위 또는 아래에 배치될 수 있으며 그 너비는 약 5μm 내지 약 10μm인 것이 바람직하다.
한편, 액정 분자(310)들의 경사 방향과 편광자(12, 22)의 투과축이 45도를 이루면 최고 휘도를 얻을 수 있는데, 본 실시예의 경우 모든 도메인에서 액정 분자(310)들의 경사 방향이 게이트선(121)과 45°의 각을 이루며 게이트선(121)은 표시판(100, 200)의 가장자리와 수직 또는 수평이다. 따라서 본 실시예의 경우 편광자(12, 22)의 투과축을 표시판(100, 200)의 가장자리에 대하여 수직 또는 평행이 되도록 부착하면 최고 휘도를 얻을 수 있을 뿐 아니라 편광자(12, 22)를 저렴하게 제조할 수 있다.
절개부(91, 92a, 92b, 71, 72a, 72b)의 모양 및 배치는 변형될 수 있다.
이전의 실시예에서 설명한 박막 트랜지스터 표시판에 대한 많은 특징들이 도 12 내지 도 15에 도시한 박막 트랜지스터 표시판에도 적용될 수 있다.
도 16은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 17은 본 발명의 다른 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이고, 도 18은 도 16에 도시한 박막 트랜지스터 표시판과 도 17에 도시한 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 19는 도 18의 액정 표시 장치를 XIX-XIX' 선을 따라 잘라 도시한 단면도이다.
도 16 내지 도 19를 참고하면, 본 실시예에 따른 액정 표시 장치도 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3) 및 두 표시판(100, 200)의 바깥 면에 부착되어 있는 한 쌍의 편광자(12, 22)를 포함한다.
본 실시예에 따른 표시판(100, 200)의 층상 구조는 도 12 내지 도 15에 도시한 표시판(100, 200)의 층상 구조와 거의 동일하다.
박막 트랜지스터 표시판(100)에 대하여 설명하자면, 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140) 위에 돌출부(154)를 가지는 복수의 선형 반도체(151) 및 돌출부(163)를 가지는 복수의 선형 저항성 접촉 부재(161) 및 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 소스 전극(173)을 포함하는 복수의 데이터선(171)과 복수의 드레인 전극(175)이 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에 형성되 어 있고, 하부 절연막(180p) 및 색필터(230)가 차례로 형성되어 있으며, 하부 절연막(180p) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있다. 색필터(230)는 하부 절연막(180p) 및 접촉 구멍(185)을 드러내는 개구부(235)를 가지며, 보호막(180p, 230) 위에는 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있고 그 위에는 배향막(11)이 형성되어 있다.
공통 전극 표시판(200)에 대하여 설명하자면, 차광 부재(220), 덮개막(250), 공통 전극(270) 및 배향막(21)이 절연 기판(210) 위에 형성되어 있다.
하지만, 도 12 내지 도 15와 달리 드레인 전극(175)은 화소 전극(190)의 중앙부까지 연장되어 가로방향으로 확장된 확장부를 가지며, 색필터(230)의 개구부(235)는 드레인 전극(175)의 확장부를 드러낸다. 개구부(235)는 화소 전극(190)과 드레인 전극(175)을 연결하는 접촉 구멍(185)까지 연장되어 있는데, 그렇지 않을 수도 있다.
화소 전극(190)의 네 모퉁이가 모따기되어 빗변을 이루고 있으며, 이들과 동일한 층에는 차폐 전극(88)이 형성되어 있다.
이때, 모따기 구조에서 모따기된 빗변의 길이는 약 4-10㎛ 범위인 것이 바람직한데, 특히 화소 전극(190) 및 차폐 전극(88)을 형성하기 위한 사진 공정에서 사용하는 노광기의 분해능보다 2배 이상인 것이 바람직하다. 이와 같이 하면 화소 전극(190)의 모퉁이에서 도전체가 잔류할 확률을 크게 줄일 수 있으므로 화소 전극(190)과 차폐 전극(88)이 서로 단락(short circuit)되는 것을 방지할 수 있으며, 화소 전극(190)과 차폐 전극(88) 사이의 거리를 가깝게 할 수 있다.
또한, 화소 전극(190)과 차폐 전극(88)이 화소 전극(190)의 모퉁이에서 단락된 경우, 그곳에서 차폐 전극(88)과 화소 전극(190)의 간격이 넓기 때문에 저배율 광학기를 사용하여 단락 위치를 용이하게 검출할 수 있을 뿐 아니라 레이저(laser)를 사용하여 단락을 용이하게 수리할 수 있다.
차폐 전극(88)은 데이터선(171)을 따라 뻗은 세로부와 게이트선(121)을 따라 뻗은 가로부를 포함하고 있는데, 세로부는 데이터선(171)을 완전히 덮고 있으며, 가로부는 게이트선(121)의 경계선 안쪽에 위치한다.
차폐 전극(88)에는 공통 전압이 인가되는데, 이를 위하여 보호막(180) 및 게이트 절연막(140)의 접촉 구멍(도시하지 않음)을 통하여 유지 전극선(131)에 연결되거나, 공통 전압을 박막 트랜지스터 표시판(100)에서 공통 전극 표시판(200)으로 전달하는 단락점(short point)(도시하지 않음)에 연결될 수도 있다. 이때, 개구율 감소가 최소가 되도록 차폐 전극(88)과 화소 전극(190) 사이의 거리를 최소로 하는 것이 바람직하다.
이와 같이 공통 전압이 인가되는 차폐 전극(88)을 데이터선(171) 상부에 배치하면 차폐 전극(88)이 데이터선(171)과 화소 전극(190) 사이 및 데이터선(171)과 공통 전극(270) 사이에서 형성되는 전계를 차단하여 화소 전극(190)의 전압 왜곡 및 데이터선(171)이 전달하는 데이터 전압의 신호 지연이 줄어든다.
또한, 화소 전극(190)과 차폐 전극(88)의 단락을 방지하기 위하여 이들 사이에 거리를 두어야 하므로, 화소 전극(190)이 데이터선(171)으로부터 더 멀어져 이들 사이의 기생 용량이 줄어든다. 더욱이, 액정층(3)의 유전율(permittivity)이 보호막(180)의 유전율보다 높기 때문에, 데이터선(171)과 차폐 전극(88) 사이의 기생 용량이 차폐 전극(88)이 없을 때 데이터선(171)과 공통 전극(270) 사이의 기생 용량에 비하여 작다.
뿐만 아니라, 화소 전극(190)과 차폐 전극(88)이 동일한 층으로 만들어지기 때문에 이들 사이의 거리가 일정하게 유지되며 이에 따라 이들 사이의 기생 용량이 일정하다.
또한, 차폐 전극(88)은 가로 방향으로 뻗어 화소 전극(190)의 오목부에 위치하며, 색필터(230)의 개구부(235)를 통하여 드레인 전극(175)과 중첩하는 유지 전극부(85)를 가진다. 화소 전압이 전달되는 드레인 전극(175)과 공통 전압이 전달되는 유지 전극부(85)는 서로 중첩하여 유지 축전기를 이룬다. 이와 같이 차폐 전극(88)을 확장하여 드레인 전극(175)과 중첩시켜 유지 축전기를 형성함으로써 본 실시예에서는 앞의 실시예에서와 같이 별도의 유지 전극선은 필요하지 않다. 이때, 하부 절연막(180p)만을 사이에 두고 드레인 전극(175)과 유지 전극부(85)가 중첩함으로써 유지 용량을 좁은 면적으로 충분히 확보할 수 있어 불투명한 드레인 전극(175)의 면적을 최소화할 수 있으며, 이를 통하여 화소의 개구율을 극대화할 수 있다. 이때, 차폐 전극(88)의 유지 전극부(85), 색필터(230)의 개구부 및 드레인 전극(175)의 확장부는 액정 표시 장치의 표시 특성에 향상시키기 위해 다양한 형태로 변형될 수 있다.
또한 화소 전극(190)의 절개부(91a, 91b, 92a, 92b, 93a, 93b, 94a, 94b, 95a, 95b) 및 공통 전극(270)의 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b)의 배치 및 모양이 앞의 실시예와 다르다. 공통 전극(270)의 절개부(72, 73a, 73b, 74a, 74b)에는 절개부(72, 73a, 73b, 74a, 74b) 내의 액정 분자(310)의 배향을 제어하는 노치가 형성되어 있다.
차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어져 있다.
또한 공통 전극(270)과 차폐 전극(88)에 동일한 공통 전압이 인가되므로 둘 사이에는 전계가 거의 없다. 따라서 공통 전극(270)과 차폐 전극(88) 사이에 위치한 액정 분자들은 초기 수직 배향 상태를 그대로 유지하므로 이 부분에 입사된 빛은 투과되지 못하고 차단된다.
이전의 실시예에서 도시한 액정 표시 장치의 많은 특징들이 도 16 내지 도 19에 도시한 액정 표시 장치에도 적용될 수 있다.
도 20은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 21은 본 발명의 다른 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 구조를 도시한 배치도이고, 도 21은 도 20의 박막 트랜지스터 표시판과 도 21의 박막 트랜지스터 표시판으로 이루어진 액정 표시 장치의 구조를 도시한 배치도이고, 도 23 및 도 24는 도 21의 액정 표시 장치를 XXIII-XXIII'선 및 XXIV-XXIV' 선을 따라 자른 단면도이고, 도 25는 본 발명의 실시예에 따른 액정 표시 장치에서 한 화소의 구성을 도시한 회로도이다.
본 실시예에 따른 액정 표시 장치도 박막 트랜지스터 표시판(100), 이와 마주하는 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3)을 포함한다.
본 실시예에 따른 표시판(100, 200)의 층상 구조는 도 16 내지 도 19와 거의 동일하다.
박막 트랜지스터 표시판(100)에 대하여 설명하자면, 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 돌출부(154)를 가지는 복수의 선형 반도체(151) 및 돌출부(163)를 가지는 복수의 선형 저항성 접촉 부재(161) 및 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 소스 전극(173)을 포함하는 복수의 데이터선(171)과 복수의 드레인 전극(175)이 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에 형성되어 있고, 하부 절연막(180p) 및 색필터(230)가 차례로 형성되어 있으며, 하부 절연막(180p) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182)이 형성되어 있다. 보호막(180p, 230) 위에는 복수의 제1/제2 화소 전극(190a, 190b) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있고 그 위에는 배향막(11)이 형성되어 있다.
공통 전극 표시판(200)에 대하여 설명하자면, 차광 부재(220), 덮개막(250), 공통 전극(270) 및 배향막(21)이 절연 기판(210) 위에 형성되어 있다.
도 16 내지 도 19의 액정 표시 장치와는 달리, 게이트선(121)과 동일한 층에는 복수의 유지 전극선(storage electrode lines)(131a, 131b)이 형성되어 있다.
각각의 유지 전극선(131a, 131b)은 주로 가로 방향으로 뻗어 있으며, 서로 이웃하는 게이트선(121) 사이에서 각각 쌍으로 배치되어 있다. 각각의 유지 전극선(131a, 131b)은 서로 이웃하는 게이트선(121) 부근에 위치하고 있으며, 유지 전 극(135a, 135b)을 이루는 복수의 돌출부를 각각 포함한다. 두 유지 전극(135a, 135b)은 다른 부분보다 넓은 폭으로 확장되어 있으며, 두 유지 전극선(131a, 131b)은 게이트선(121)과 평행한 제1/제2 화소 전극(190a, 190b)의 중심선에 대하여 대칭 구조를 이룬다.
각각의 드레인 전극(175)은 게이트선(121)과 데이터선(171)으로 둘러싸인 영역의 상부 및 하부에 위치하여 각각의 유지 전극(135a, 135b)과 각각 중첩하는 직사각형 확장부(175a, 175b)를 포함한다. 드레인 전극(175) 각각의 확장부(175a, 175b)는 유지 전극(135a, 135b)보다 작은 면적을 가져 확장부(175a, 175b)로 가려지지 않는 유지 전극(135a, 135b)의 면적을 극대화하는 하는 것이 바람직하며, 게이트선(121)과 평행한 제1/제2 화소전극(190a, 190b)의 중심선에 대하여 대칭 구조를 이루는 것이 바람직하다.
또한, 드레인 전극(175)은 게이트선(121)과 데이터선(171)으로 둘러싸인 영역의 중앙에 위치하는 용량성 결합 전극(176)을 포함한다.
또한, 드레인 전극(175)은 두 확장부(175a, 175b)와 용량성 결합 전극(176)을 서로 각각 연결하는 연결부(177a, 177b)를 가진다.
하부 절연막(180)에는 한 쌍의 드레인 전극(175)의 확장부(175a, 175b)를 각각 드러내는 복수의 접촉 구멍(185a, 185b)이 형성되어 있다.
상부 절연막인 색필터(230)에는 쌍의 유지 전극(135a, 135b) 상부의 게이트 절연막(140) 및 접촉 구멍(185a, 185b)이 자리하는 드레인 전극의 확장부(175a, 175b)를 각각 드러내는 쌍의 개구부(235a, 235b)와 용량성 결합 전극(176)을 드러 내는 개구부(236)가 형성되어 있다.
여기서, 제1/제2 화소 전극(190a, 190b)은 절개부(93a, 93b)로 이루어진 간극을 통하여 서로 분리되어 있는데, 제1 화소 전극(190a)은 접촉 구멍(185a, 185b)을 통하여 드레인 전극(175)의 확장부(175a, 175b)와 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 제2 화소 전극(190b)은 드레인 전극(175)의 용량성 결합 전극(176)과 중첩한다. 따라서, 제2 화소 전극(190b)은 제1 화소 전극(190a)에 전자기적으로 결합(용량성)되어 데이터 전압을 간접적으로 인가 받는다. 이때, 용량성 결합 전극(176)은 하부 절연막(180p)만을 사이에 두고 색필터(230)의 개구부(236)를 통하여 제2 화소 전극(190b)과 중첩하고 있어, 좁은 면적으로 충분한 결합 용량을 확보할 수 있으며, 이를 통하여 개구율을 향상시킬 수 있다. 또한, 드레인 전극(175)보다 넓은 색필터(230)의 개구부(235a, 235b)의 개구부를 통하여 제1 화소 전극(190a)과 유지 전극(135a, 135b)은 하부 절연막(180p)과 게이트 절연막(140)만을 사이에 두고 중첩하고 있어, 좁은 면적으로 충분히 유지 용량을 형성할 수 있어 개구율이 저항되는 것을 방지할 수 있다.
한 쌍의 제1/제2 화소 전극(190a, 190b)은 데이터선(171)과 게이트선(121)으로 둘러싸인 영역 내에 거의 존재하고 경계의 대부분이 게이트선(121) 및 데이터선(171)과 평행하여 직사각형을 이룬다.
이때, 제1 화소 전극(190a)은 서로 분리되어 제2 화소 전극(190b)을 중심으로 상부 및 하부에 위치하는 두 부분으로 이루어져 있다. 제1 화소 전극(190a)의 두 부분과 제2 화소 전극(190b)을 분리하는 간극(93a, 93b)은 게이트선(121)에 대 하여 ±45° 기울어진 변을 가지고 있어, 제2 화소 전극(190b)은 제1 화소 전극(190a)의 두 부분 사이에 끼인 형태이며, 제1/제2 화소 전극(190a, 190b)은 게이트선(121)과 평행한 제1/제2 화소 전극(190a, 190b)의 중심선에 대하여 대칭 구조를 가진다.
또한, 공통 전극(270)과 제1/제2 화소 전극(190a, 190b)은 절개부(71, 72, 73, 74a, 74b, 75a, 75b, 76a, 76b, 91, 92, 93a, 93b, 94a, 94b, 95a, 95b)를 가지며, 이들은 복수의 도메인을 정의한다. 이 때, 도메인의 수효 또는 절개부의 수효는 화소의 크기, 제1/제2 화소 전극(190a, 190b)의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라진다.
이러한 본 발명의 실시예에 따른 액정 표시 장치에서는 앞에서 설명한 바와 같이 제2 화소 전극(190b)은 제1 화소 전극(190a)에 전자기적으로 결합(용량성 결합)되어 있다. 도 25를 참조하여 설명하면, 제1 화소 전극(190a)의 두 부분은 드레인 전극(175)을 통하여 박막 트랜지스터(Q)에 직접 연결되어 박막 트랜지스터(Q)를 통하여 데이터선(171)을 통하여 전달되는 화상 신호 전압을 인가 받음에 반하여, 제2 화소 전극(190b)의 전압은 제1 화소 전극(190a)과의 용량성 결합으로 변한다. 본 실시예에서 제2 화소 전극(190b)의 전압은 제1 화소 전극(190a)의 전압에 비하여 절대값이 항상 낮아지며, 그 이유를 구체적으로 설명한다.
도 25에서 Clca은 제1 화소 전극(190a)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Csta은 제1 화소 전극(190a)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타낸다. Clcb는 제2 화소 전극(190b)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Cstb는 제2 화소 전극(190b)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타내고, Ccp는 제2 화소 전극(190b)과 제1 화소 전극(190a) 사이에서 형성되는 결합 용량을 나타낸다.
공통 전극(270) 전압에 대한 제1 화소 전극(190a)의 전압을 Va라 하고, 제2 화소 전극(190b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여,
Vb=Va×[Ccp/(Ccp+Clcb+Cstb)]
이고, Ccp/(Ccp+Clcb+Cstb)는 항상 1보다 클 수 없기 때문에 Vb는 Va에 비하여 항상 작다. 이때, Clca 및 Clcb에 대한 공통 전극(270) 전압과 Csta 및 Cstb에 대한 유지 전극선(131a, 131b) 전압이 달라질 수 있는데, 이러한 경우에도 Clca과 Clcb에 인가되는 공통 전극(270) 전압이 동일하므로 Clca에 인가되는 화상 신호 전압(Va)의 절대값은 항상 Clcb에 인가되는 화상 신호 전압(Vb)의 절대값보다 큰 값을 가지게 된다. 이와 같이, 하나의 화소 내에서 전압이 다른 두 화소 전극을 배치하면 액정 분자는 서로 다른 전압으로 구동되어 서로 다른 경사각(tilt angle)으로 기울어지며, 이를 통하여 측면 시인성을 향상시킬 수 있다.
Ccp를 조절함으로써 Va에 대한 Vb의 비율을 조정할 수 있다. Ccp의 조절은 용량성 결합 전극(176)과 제2 화소 전극(190b)의 중첩 면적과 거리를 조정함으로써 가능하다. 중첩 면적은 용량성 결합 전극(176)의 폭을 변화시킴으로써 용이하게 조정할 수 있고, 거리는 용량성 결합 전극(176)의 형성 위치를 변화시킴으로써 조정할 수 있다. 즉, 본 발명의 실시예에서는 용량성 결합 전극(176)을 데이터선(171)과 같은 층에 형성하였으나, 게이트선(121)과 같은 층에 형성함으로써 용량성 결합 전극(176)과 제2 화소 전극(190b) 사이의 거리를 증가시킬 수 있다. 이때, Vb는 Va에 대하여 0.6 내지 0.8배인 것이 바람직하다.
한편, 다른 실시예에서는 제2 화소 전극(190b)에 제1 화소 전극(190a)의 전압에 비하여 절대값이 항상 높은 전압을 인가할 수 있는데, 이는 제2 화소 전극(190b)에 공통 전압 등과 같이 임의 전압을 인가한 상태에서 제1 화소 전극(190a)과 용량성으로 결합함으로써 이루어진다.
화상 신호가 직접 전달되는 제1 화소 전극(190a)에 대하여 높거나 낮은 화소 전압이 전달되는 제2 화소 전극(190b)의 면적 비는 1:0.85-1:1.15 범위인 것이 바람직하며, 제1 화소 전극(190a)과 용량성으로 결합하는 제2 화소 전극(190b)은 둘 이상으로 배치할 수 있다.
이와 같이, 본 발명의 실시예에서는 중간 두께를 가지는 감광막 패턴으로 서로 다른 박막을 하나의 사진 식각 공정으로 패터닝하여 제조 공정을 단순화하고, 이를 통하여 제조 비용을 최소화할 수 있다.
또한, 유지 축전기를 이루는 화소 전극과 유지 전극선 사이에 반도체가 잔류하는 것을 최소화하고 무기 절연 물질의 절연막만으로 유전체를 배치함으로써 유지 축전기의 유지 용량을 안정적으로 충분히 확보할 수 있고, 이를 통하여 표시 특성을 안정적으로 확보할 수 있으며, 화소의 개구율을 극대화할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (18)

  1. 게이트선,
    상기 게이트선과 교차하는 데이터선,
    상기 게이트선 및 상기 데이터선과 분리되어 있는 유지 전극,
    각각의 상기 게이트선 및 상기 데이터선과 연결되어 있으며, 드레인 전극을 가지는 박막 트랜지스터,
    상기 드레인 전극에 연결되어 있는 화소 전극,
    상기 박막 트랜지스터를 덮고 있으며, 상기 화소 전극 하부에 배치되어 있는 제1 절연막,
    상기 제1 절연막 상부에 형성되어 있으며, 상기 유지 전극에 대응하는 부분에 상기 제1 절연막을 드러내는 개구부를 가지는 제2 절연막
    을 포함하고,
    상기 화소 전극 및 상기 드레인 전극 중 하나와 상기 유지 전극은 상기 제1 절연막 및 상기 제2 절연막 모두를 사이에 두고 위치하며 상기 제2 절연막의 상기 개구부에서 상기 제1 절연막을 포함하는 절연층만을 사이에 두고 중첩하여 유지 축전기를 형성하는
    박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 절연막은 무기 절연 물질로 이루어진 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제2 절연막은 유기 절연 물질로 이루어진 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제2 절연막은 색필터를 포함하는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 유지 전극은 상기 게이트선과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 화소 전극과 상기 드레인 전극을 연결하는 접촉 구멍은 상기 개구부 내에 위치하는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 화소 전극과 동일한 층으로 이루어진 차폐 전극을 더 포함하는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 차폐 전극과 상기 화소 전극은 상기 제1 및 제2 절연막 상부에 위치하는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 유지 전극은 상기 차폐 전극과 동일한 층이며, 상기 차폐 전극으로부터 돌출되어 있는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 유지 전극은 상기 드레인 전극과 중첩하는 박막 트랜지스터 표시판.
  11. 제7항에서,
    상기 차폐 전극은 상기 데이터선을 따라 뻗어 있는 박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 차폐 전극은 상기 데이터선의 경계선을 완전히 덮는 박막 트랜지스터 표시판.
  13. 제7항에서,
    상기 차폐 전극은 상기 게이트선과 중첩하는 박막 트랜지스터 표시판.
  14. 제13항에서,
    상기 차폐 전극은 상기 게이트선과 상기 데이터선을 따라 뻗어 있는 박막 트랜지스터 표시판.
  15. 제14항에서,
    상기 차폐 전극은 상기 게이트선보다 좁고 상기 데이터선보다 넓은 박막 트랜지스터 표시판.
  16. 제1항에서,
    상기 화소 전극은 절개부를 가지는 박막 트랜지스터 표시판.
  17. 제1항에서,
    상기 화소 전극은 제1 화소 전극과 상기 제1 화소 전극과 용량성으로 결합되어 있는 제2 화소 전극을 포함하는 박막 트랜지스터 표시판.
  18. 제17항에서,
    상기 드레인 전극에 연결되어 있으며, 상기 제2 화소 전극과 중첩하는 용량성 결합 전극을 더 포함하며,
    상기 제2 화소 전극과 상기 용량성 결합 전극은 상기 제1 절연막만을 사이에 두고 중첩하는 박막 트랜지스터 표시판.
KR1020050015914A 2005-02-25 2005-02-25 박막 트랜지스터 표시판 Expired - Lifetime KR101251993B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020050015914A KR101251993B1 (ko) 2005-02-25 2005-02-25 박막 트랜지스터 표시판
US11/356,853 US8305507B2 (en) 2005-02-25 2006-02-17 Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
JP2006047707A JP5307319B2 (ja) 2005-02-25 2006-02-24 薄膜トランジスタ表示板及びその製造方法
TW095106333A TWI423444B (zh) 2005-02-25 2006-02-24 薄膜電晶體陣列板及其製造方法
CN201010210445.4A CN101881914B (zh) 2005-02-25 2006-02-27 薄膜晶体管阵列面板
CN2012104347604A CN103034004A (zh) 2005-02-25 2006-02-27 薄膜晶体管阵列面板
CN2006100577531A CN1828914B (zh) 2005-02-25 2006-02-27 薄膜晶体管阵列面板及其制造方法
JP2011285112A JP5703208B2 (ja) 2005-02-25 2011-12-27 薄膜トランジスタ表示板及びその製造方法
US13/668,082 US20130153906A1 (en) 2005-02-25 2012-11-02 Thin film transistor array panel having improved storage capacitance and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050015914A KR101251993B1 (ko) 2005-02-25 2005-02-25 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20060095043A KR20060095043A (ko) 2006-08-30
KR101251993B1 true KR101251993B1 (ko) 2013-04-08

Family

ID=36947160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050015914A Expired - Lifetime KR101251993B1 (ko) 2005-02-25 2005-02-25 박막 트랜지스터 표시판

Country Status (2)

Country Link
KR (1) KR101251993B1 (ko)
CN (1) CN1828914B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101909139B1 (ko) * 2011-02-07 2018-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102593050B (zh) * 2012-03-09 2014-08-20 深超光电（深圳）有限公司 一种液晶显示面板阵列基板的制作方法
KR102198111B1 (ko) 2013-11-04 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102471130B1 (ko) * 2016-02-17 2022-11-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040095829A (ko) * 2003-04-28 2004-11-16 엘지.필립스 엘시디 주식회사 메탈 쉴드 라인을 포함하는 액정표시소자와 그 제조방법
KR20050001707A (ko) * 2003-06-26 2005-01-07 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20050009039A (ko) * 2003-07-15 2005-01-24 삼성전자주식회사 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20050017019A (ko) * 2003-08-11 2005-02-21 삼성전자주식회사 어레이 기판, 이의 제조방법 및 이를 갖는 액정 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10325961A (ja) * 1994-03-17 1998-12-08 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP4700156B2 (ja) * 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
KR20040105934A (ko) * 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040095829A (ko) * 2003-04-28 2004-11-16 엘지.필립스 엘시디 주식회사 메탈 쉴드 라인을 포함하는 액정표시소자와 그 제조방법
KR20050001707A (ko) * 2003-06-26 2005-01-07 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20050009039A (ko) * 2003-07-15 2005-01-24 삼성전자주식회사 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20050017019A (ko) * 2003-08-11 2005-02-21 삼성전자주식회사 어레이 기판, 이의 제조방법 및 이를 갖는 액정 표시 장치

Also Published As

Publication number Publication date
KR20060095043A (ko) 2006-08-30
CN1828914A (zh) 2006-09-06
CN1828914B (zh) 2010-07-14

Similar Documents

Publication Publication Date Title
JP5307319B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7876412B2 (en) Thin film transistor array panel and method for manufacturing the same
JP5025129B2 (ja) 薄膜トランジスタ表示板
KR101112543B1 (ko) 다중 도메인 박막 트랜지스터 표시판
KR101133760B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US20040183989A1 (en) Panel for display device, manufacturing method thereof and liquid crystal display
KR101112540B1 (ko) 다중 도메인 박막 트랜지스터 표시판
KR101112544B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN1758126B (zh) 液晶显示器及其薄膜晶体管阵列面板
KR20060067292A (ko) 박막 트랜지스터 표시판 및 그 수리 방법
CN1828914B (zh) 薄膜晶体管阵列面板及其制造方法
KR20040107674A (ko) 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치
CN100458533C (zh) 薄膜晶体管阵列面板及其制造方法
KR20060036636A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101219034B1 (ko) 표시판 및 이를 포함하는 다중 도메인 액정 표시 장치
KR20070008870A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101143000B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060082316A (ko) 박막 트랜지스터 표시판
KR20060060335A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20060074554A (ko) 박막 트랜지스터 표시판
KR20060060338A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060057357A (ko) 액정 표시 장치
KR20060058964A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060082642A (ko) 표시판 및 이를 포함하는 액정 표시 장치
KR20060069076A (ko) 액정 표시 장치용 표시판의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050225

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100225

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050225

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110524

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20111227

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110524

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J121 Written withdrawal of request for trial
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20120126

Appeal identifier: 2012101000838

Request date: 20120126

Patent event date: 20120126

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20111227

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20130123

Appeal identifier: 2012101000834

Request date: 20120126

PJ1201 Withdrawal of trial

Patent event code: PJ12011R01D

Patent event date: 20120126

Comment text: Written Withdrawal of Request for Trial

Appeal identifier: 2012101000838

Request date: 20120126

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20120126

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20120126

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20120126

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20110719

Patent event code: PB09011R02I

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial

Comment text: Report of Result of Re-examination before a Trial

Patent event code: PB06011S01D

Patent event date: 20120313

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120126

Effective date: 20130123

Free format text: TRIAL NUMBER: 2012101000834; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120126

Effective date: 20130123

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20130123

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20120126

Decision date: 20130123

Appeal identifier: 2012101000834

PS0901 Examination by remand of revocation
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20130131

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20130124

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130402

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130402

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160329

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180403

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190401

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200402

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210401

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220323

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230328

Start annual number: 11

End annual number: 11