[go: up one dir, main page]

JP4285533B2 - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP4285533B2
JP4285533B2 JP2006326560A JP2006326560A JP4285533B2 JP 4285533 B2 JP4285533 B2 JP 4285533B2 JP 2006326560 A JP2006326560 A JP 2006326560A JP 2006326560 A JP2006326560 A JP 2006326560A JP 4285533 B2 JP4285533 B2 JP 4285533B2
Authority
JP
Japan
Prior art keywords
insulating film
electrode
liquid crystal
auxiliary capacitance
thinned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006326560A
Other languages
English (en)
Other versions
JP2008139619A (ja
Inventor
慎一郎 野村
隆幸 加藤
聡 森田
英樹 金子
正寛 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006326560A priority Critical patent/JP4285533B2/ja
Priority to US11/998,955 priority patent/US7573538B2/en
Publication of JP2008139619A publication Critical patent/JP2008139619A/ja
Application granted granted Critical
Publication of JP4285533B2 publication Critical patent/JP4285533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/42—Materials having a particular dielectric constant
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は液晶表示装置に関し、特に製造時に輝点不良の発生が少なく、しかも、画素ごとの開口率を減少させることなく補助容量を増大させ、比較的小さな画素面積ないしは高精細化された画素を有する液晶表示装置であっても、フリッカやクロストークが少なく、良好な表示画質が得られる液晶表示装置及びその製造方法に関する。
近年、情報通信機器のみならず一般の電気機器においても液晶表示装置が多く利用されている。このような液晶表示装置は、その表面にマトリクス状に走査線及び信号線を形成し、この両配線により囲まれた領域に液晶駆動用のスイッチング素子である薄膜トランジスタ（Thin Film Transistor. 以下、「ＴＦＴ」という。）、液晶に電圧を印加する画素電極及び信号を保持するための補助容量を形成する補助容量線及び補助容量電極が形成されたアレイ基板と、表面に赤（Ｒ）、緑（Ｇ）、青（Ｂ）等のカラーフィルタ層及び共通電極等が形成された対向基板とを有し、両基板間に液晶が封入された構成を備えている。
アレイ基板に形成される補助容量電極は、信号線から供給される信号の電荷を一定期間保持する補助容量を形成するために設けられるものであり、補助容量は、この補助容量電極とＴＦＴのドレイン電極ないしは画素電極の一部を電極とし、ＴＦＴのゲート電極を覆うゲート絶縁膜を誘電体として補助容量コンデンサを形成することにより設けられている。なお、この補助容量線及び補助容量電極は一般的にアルミニウム、モリブデンあるいはクロムなどの遮光性導電部材から形成されている。そして、例えば液晶表示装置の１画素分の概略平面図である図９に示すように、補助容量線５１及び補助容量電極５２をＴＦＴ
５３から離れた位置の各画素の略中央部に設けることが普通に行われている。
補助容量は、液晶表示装置のフリッカあるいはクロストークを防止する観点から、その容量を大きくする必要がある。しかしながら、近年の技術革新に伴って液晶表示装置の小型化・高精細化が進展したことにより、個々の画素サイズが小さくなったため、図９に記載されたような構成の液晶表示装置５０における補助容量線５１ないしは補助容量電極５２の配置では、補助容量線５１及び補助容量電極５２が遮光性であるため、画素ごとの開口率を考慮すると補助容量を大きくとるために補助容量線５１ないし補助容量電極５２自体を太くすることは現実的に採用困難である。
上記のような問題点を解決するものとして、補助容量電極の大きさを変えずに従来例のものよりも補助容量を大きくした液晶表示装置の発明が開示されている。この下記特許文献１に開示された液晶表示装置９０のアレイ基板を図１０及び図１１を用いて説明する。なお、図１０は下記特許文献１に開示されているアレイ基板の数画素分の平面図であり、図１１（ａ）〜図１１（ｇ）は図１０のアレイ基板の製造工程を順に示す部分断面図である。
まず、ガラス板からなる絶縁性基板９１上にＩＴＯ（Indium Tin Oxide）ないしＩＺＯ（Indium Zinc Oxide）からなる補助容量線９２をパターン形成する。次に、ゲート金属膜９３を形成しパターニングする（図１１（ａ））。更に、プラズマＣＶＤ等によって、ＳｉＮＸあるいはＳｉＯＸからなる絶縁膜９４、活性層としての例えばａ−Ｓｉからなる非晶質半導体膜９５、更に、不純物をドープした例えばｎ＋ａ−Ｓｉ膜からなるオーミックコンタクト用半導体膜９６を連続して形成する（図１１（ｂ））。このとき、絶縁膜の膜厚Ｘは、ドレイン・ゲート、ソース・ゲート間のショートが発生しないように充分厚く
、例えばＸ＝４００ｎｍに設定する。
次に、オーミックコンタクト用半導体膜９６と非晶質半導体膜９５とを同一のレジストでパターンにエッチングする（図１１（ｃ））。そして、補助容量線９２と、後工程で形成される画素電極９７とが重なる部分を開口パターン（図１０の破線部分）として残したレジスト（図１１には図示せず）をコートし、絶縁膜９４用のエッチャントにより、補助容量用絶縁膜として所望の膜厚Ｙ＝２００ｎｍにまで薄くなるようにエッチングする（図１１（ｄ））。
次に、ＩＴＯからなる画素電極９７を形成パターニングする（図１１（ｅ））。更にドレイン、及びソース用金属膜９８を形成パターニングし（図１１（ｆ））、ＴＦＴのチャネル部に残されたオーミックコンタクト用半導体膜９６をエッチング除去すると液晶表示装置用アレイ基板が完成する（図１１（ｇ））。このような構成により得られたアレイ基板を液晶物質を介して共通電極基板に対向配置することにより液晶表示装置９０が得られる。
このような従来技術においては、補助容量線９２及び画素電極９７がコンデンサの電極の電極に相当し、補助容量線９２と画素電極９７との間に存在する絶縁膜９４がコンデンサの誘電体に相当するが、ゲート金属膜９３上の絶縁膜９４の厚さがＸ＝４００ｎｍであるのに対し補助容量線９２上の絶縁膜の厚さがＹ＝２００ｎｍとなされているから、ドレイン・ゲート、ソース・ゲート間のショートは発生し難くなっているとともに、補助容量線９２の面積を広くしなくても必要な補助容量を確保できるという効果を奏するものである。
しかしながら、下記特許文献１に開示されている液晶表示装置９０のアレイ基板においては、補助容量線の表面のゲート絶縁膜の厚さのみをエッチングによって部分的に薄くすることにより、ゲート絶縁膜によって覆われるゲート電極及び走査線と他の部材との間の電気的絶縁性を保ったまま補助容量を増大させているため、従来例の補助容量電極を用いた場合に比すればより大きな補助容量を確保できるが、補助容量線９２としてゲート金属膜９３とは異なるＩＴＯ等の透明導電性材料を使用しているために工数が増えることとなり、しかも、画素電極と重なっている補助容量線の面積が大きいため、開口率については依然として改善の余地が存在する。
一方、発明者らは、下記特許文献１に開示されている液晶表示装置９０の問題点を解決すべく、補助容量を形成するコンデンサの一方の電極となる補助容量線と対になる電極としてＴＦＴのドレイン電極を延在させて使用するとともに、補助容量線とドレイン電極との間の距離をより短くするために、両者間にゲート絶縁膜に換えてゲート絶縁膜よりも薄肉化された絶縁膜部分を介在させることにより、特に工数の増加や開口率の低下をもたらすことなく補助容量コンデンサの容量を増大させることができることを見出し、既に特願２００６−１８４１１５号（以下、「先願」という。）として特許出願している。
この先願の明細書及び図面に記載されている液晶表示装置を図１２〜図１５を用いて説明する。なお、図１２は、先願発明の液晶表示装置の一画素に相当する部分を拡大し、カラーフィルタ基板を透視して示した平面図であり、図１３は図１２の液晶表示装置のＢ−Ｂ線で切断した状態を示す側断面図である。また、図１４（ａ）〜図１４（ｇ）は図１２のアレイ基板を製造する製造工程を示す断面図であり、図１５（ａ）〜図１５（ｅ）は図１４（ｇ）に引き続く図１２のアレイ基板を製造する製造工程を示す断面図である。なお、図１４及び図１５はいずれも図１２のＢ−Ｂ線において切断した断面の状態を示すものである。
先願の液晶表示装置１０Ｄは、ガラス等からなる透明基板１１、１２上に各種配線等が形成されたアレイ基板１３及びカラーフィルタ基板１４からなる一対の基板の表面外周部をシール材（図示省略）により貼り合わせ、その内部に液晶１５を注入することにより作製される。
アレイ基板１３及びカラーフィルタ基板１４上（内面側）には種々の配線等が形成されており、そのうちアレイ基板１３には、マトリクス状に形成された複数本の走査線１６及び信号線１７と、複数本の走査線１６間に設けられ、この走査線１６と平行な複数本の補助容量線１８と、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄ、及びアモルファスシリコン（ａ−Ｓｉ）等からなる半導体層１９からなる薄膜トランジスタＴＦＴと、走査線１６と信号線１７とで囲まれた領域を覆う画素電極２０と、が設けられている。そして、画素電極２０とドレイン電極Ｄとの間に電気的接続を形成するためのコンタクトホール３０が補助容量電極１８ａに対応する位置に形成されているが、この部分の構成については、以下において、図１４及び図１５を用いて詳細に説明する。
カラーフィルタ基板１４には、アレイ基板１３の画素領域に合わせてマトリクス状に設けられたブラックマトリクス２１と、このブラックマトリクス２１により囲まれた領域に設けられる例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）等のカラーフィルタ２２と、アレイ基板側の電極に電気的に接続されカラーフィルタを覆うように設けられた共通電極２３とが通常設けられている。そして、アレイ基板１３とカラーフィルタ基板１４、及びシール材により囲まれた領域には基板間距離を均一にするための柱状スペーサ等が必要に応じて複数個配設されているとともに、液晶１５が封入されている。
次に上述の液晶表示装置１０Ｄのアレイ基板１３の製造工程を図１４及び図１５を参照して以下に示す。先ず、図１４（ａ）に示すように、透明基板１１上に所定厚のアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層２４を成膜する。そして、図１４（ｂ）に示すように、周知のフォトリソグラフィー法を用いてパターニングすることによりその一部をエッチングにより除去し、横方向に伸びる複数本の走査線１６と、これら複数本の走査線１６間に補助容量線１８とを形成する。なお、図１４（ｂ）においては走査線１６から伸びるゲート電極Ｇと補助容量線１８の一部を幅広とすることにより形成された補助容量電極１８ａが示されている。また、ここで示す走査線１６及び補助容量線１８は、アルミニウムとモリブデンからなる多層構造の配線として示している。これは、アルミニウムは抵抗値が小さいという長所を持っているが、その反面、腐食しやすい、ＩＴＯとの接触抵抗が高いなどの欠点があるため、アルミニウムをモリブデンで覆った多層構造にすることでそうした欠点を改善できる。
次に、図１４（ｃ）に示すように、前記工程によって走査線１６と補助容量線１８が形成された透明基板１１上を覆うように所定厚さの厚肉の絶縁膜２５が成膜される。この厚肉の絶縁膜２５としては窒化シリコンなどからなる透明な無機絶縁性材料が用いられ、また、この厚肉の絶縁膜２５の厚さは走査線１６及びゲート電極Ｇの絶縁性に関わるため２００〜４５０ｎｍの範囲とすることが好ましく、より好ましくは２８０ｎｍ以上とするとよい。次いで、図１４（ｄ）に示すように、この厚肉の絶縁膜２５の補助容量電極１８ａ上に位置する部分のみエッチングにより除去して窓部Ｗを形成する。
また、上記工程が完了した後、図１４（ｅ）に示すように、透明基板１１上を覆うように薄肉化された絶縁膜部分２６を成膜する。この薄肉化された絶縁膜部分２６は厚肉の絶縁膜２５及び前述のエッチングにより厚肉の絶縁膜２５が除去された補助容量電極１８ａ上に成膜されるので、走査線１６及びゲート電極Ｇは厚肉の絶縁膜２５と薄肉化された絶縁膜部分２６の両方によって被覆され、この２層膜で厚さ２５０〜５５０ｎｍの第１の絶縁膜（ゲート絶縁膜とも言われる）２７を構成する。そして補助容量電極１８ａは薄肉化された絶縁膜部分２６によってのみ被覆されている。なお、この薄肉化された絶縁膜部分２６の材料としては厚肉の絶縁膜２５と同一材料、すなわち窒化シリコンからなるものであっても良く、また別の絶縁膜、例えば酸化シリコンなどでもよい。その肉厚は厚肉の絶縁膜２５よりも薄肉であればよく、好ましくは５０〜１５０ｎｍとし、更に好ましくは１００ｎｍ前後、例えば８０〜１２０ｎｍとする。
次に、図１４（ｆ）に示すように、この薄肉化された絶縁膜部分２６上にシリコン層、例えばａ−Ｓｉを１８０ｎｍの厚さで成膜するとともにその表面にｎ＋ａ−Ｓｉ層からなるオーミックコンタクト層（図示せず）を５０ｎｍの厚さに成膜する。そして、図１４（ｇ）に示すように、ゲート電極Ｇを覆う部分を残してａ−Ｓｉ層及びｎ＋ａ−Ｓｉ層をエッチングにより除去し、ＴＦＴの一部となる半導体層１９を形成する。
そして同様の手法により、透明基板１１上に導電性物質を成膜し、図１５（ａ）に示すように、走査線１６に直交する方向に延びる複数本の信号線１７、この信号線１７から延設され半導体層１９に接続されるソース電極Ｓ、及び、補助容量電極１８ａ上を覆うとともに一端が半導体層１９に接続されるドレイン電極Ｄをパターニングする。これにより、透明基板１１の走査線１６と信号線１７との交差部近傍にはスイッチング素子となるＴＦＴが形成される。
更にまた、図１５（ｂ）に示すように、これらの各種配線を覆うように透明基板１１上に表面の安定化のための無機絶縁材料からなる第２の絶縁膜（保護絶縁膜ないしパッシベーション膜とも言われる）２８を成膜し、続いて、図１５（ｃ）に示すように、アレイ基板１３の表面を平坦化するための有機絶縁材料からなる層間膜２９を成膜する。
そして、図１５（ｄ）に示すように、この層間膜２９の補助容量電極１８ａ上に位置する部分の層間膜２９及び第２の絶縁膜２８を取り除いてコンタクトホール３０を形成した後、最後に、図１５（ｅ）に示すように、走査線１６及び信号線１７によって囲まれた１画素領域ごとに例えばＩＴＯ又はＩＺＯからなる画素電極２０を形成する。このとき好ましくはその一部が走査線１６及び信号線１７上に位置し、かつ隣接する画素電極２０同士が非接続状態となるように設ける。以上の工程によりアレイ基板１３が製造される。
上述した製造方法によって形成されたアレイ基板１３の補助容量は、下電極が補助容量電極１８ａであり、上電極が画素電極２０に接続されたドレイン電極Ｄであり、誘電体が薄肉化された絶縁膜部分２６であるコンデンサ構造からなる。そのため、誘電体として機能する部分は、従来技術のように誘電体が２５０〜５５０ｎｍのゲート絶縁膜よりも薄肉な厚さ５０〜１５０ｎｍの絶縁膜であるので、コンデンサ容量を飛躍的に増大させることができる。また、ゲート電極Ｇ及び走査線１６は厚肉の絶縁膜２５と薄肉化された絶縁膜部分２６とからなる厚さ２５０〜５５０ｎｍの２層構造の第１の絶縁膜２７によって被覆されているので、その絶縁性は十分に確保されている。
特許第２５８４２９０号公報（特許請求の範囲、２頁４欄３０行〜３頁５欄１７行、図１、図２） 特願２００６−１８４１１５号
上述の先願発明に係る液晶表示装置１０Ｄによれば、コンデンサの誘電体として作用する薄肉化された絶縁膜部分２６の厚さを薄くすることでコンデンサ容量を増大させることができるため、補助容量を構成する電極部分を小さくでき、その結果として画素の開口率を上げることができ、更に、ドレイン電極Ｄが補助容量を構成する電極を兼ねているため、補助容量形成用の電極としてドレイン電極Ｄ以外に特別に電極（導電層）を設ける場合よりも画素内の遮光部分を少なくすることができ、開口率をより向上することができるという優れた効果を奏するものである。
しかしながら、上述の先願発明に係る液晶表示装置１０Ｄによれば、コンタクトホール３０は補助容量電極１８ａ上に位置するように設けられている。このコンタクトホール３０は、ドレイン電極Ｄ上の層間膜２９及び第２の絶縁膜２８をドライエッチング法（プラズマエッチング法）によりエッチングすることにより形成されるが、ドレイン電極Ｄがプラズマダメージを受けてピンホールができ易く、しかも、ドレイン電極Ｄの下部の薄肉化された絶縁膜部分２６の厚さが５０〜１５０ｎｍと薄いため、このコンタクトホール３０の形成部分でドレイン電極Ｄと補助容量電極１８ａとの間に短絡が生じ易く、輝点不良が発生し、製造歩留まり低下の原因となっていた。
発明者らは、上記先願発明の問題点を解決すべく種々検討を重ねた結果、補助容量形成領域の構成については上記先願発明と同様の構成を採用すると共に、コンタクトホールの形成位置を、補助容量形成領域の絶縁層の厚さよりも厚い第１の絶縁膜側へずらすことにより解決できることを見出し、本発明を完成するに至ったのである。
すなわち、本発明は、製造時に輝点不良の発生が少なく、かつ、補助容量を形成するコンデンサの効率をより高くするとともに、特に工数の増加を招くことなく、しかも、画素ごとの開口率を低下させることなくクロストークやフリッカ等の表示不良を抑制することができる、小画素面積もしくは高精細化した画素を有する液晶表示装置及びその製造方法を提供することにある。
本発明の上記第１の目的を達成するため、本発明の液晶表示装置は、
透明基板上にマトリクス状に配置された複数の信号線及び走査線と、前記走査線間に平行に設けられた複数の補助容量線と、前記信号線及び走査線の交点近傍に設けられた薄膜トランジスタと、前記信号線及び走査線により区画されるそれぞれの位置に配置されるとともに前記薄膜トランジスタのドレイン電極に電気的に接続された画素電極とを備えた液晶表示装置において、
前記薄膜トランジスタのゲート電極、走査線及び補助容量線は第１の絶縁膜で被覆されているとともに、前記補助容量線上の前記第１の絶縁膜の一部に薄肉化された絶縁膜部分が形成され、
前記ドレイン電極は前記第１の絶縁膜上を薄肉化されていない部分の表面を経て前記薄肉化された絶縁膜部分を被覆するように延在され、
前記画素電極とドレイン電極との間には第２の絶縁膜が形成され、
薄肉化されていない第１の絶縁膜上のドレイン電極上に位置する前記第２の絶縁膜にはコンタクトホールが形成され、
前記コンタクトホールを介して前記画素電極と前記ドレイン電極とが電気的に接続されていることを特徴とする。
また、本発明は、上記液晶表示装置において、前記コンタクトホールは、前記補助容量線上の薄肉化されていない第１の絶縁膜の上に形成されたドレイン電極上に位置していることを特徴とする。
また、また、本発明は、上記液晶表示装置において、前記薄肉化されていない第１の絶縁膜上のドレイン電極上に形成された前記コンタクトホールは、薄肉化された絶縁膜部分よりも前記薄膜トランジスタ側に位置していることを特徴とする。
また、本発明は、上記液晶表示装置において、前記薄肉化された絶縁膜部分は複層構造とされた前記第１の絶縁膜のうち最も表面側に形成された一層であることを特徴とする。
また、本発明は、上記液晶表示装置において、前記薄肉化された絶縁膜部分は複層構造とされた前記第１の絶縁膜のうち最も透明基板側に形成された一層であることを特徴とする。
また、本発明は、上記液晶表示装置において、前記薄肉化された絶縁膜部分は複層構造とされた前記第１の絶縁膜のうち最も厚みの薄い層で構成されていることを特徴とする。
また、本発明は、上記液晶表示装置において、前記補助容量線上の薄肉化された絶縁膜部分のエッジは前記補助容量線のエッジよりも内側に位置することを特徴とする。
また、本発明は、上記液晶表示装置において、前記補助容量電極のエッジ部分は前記第１の絶縁膜で被覆されていることを特徴とする。
また、本発明は、上記液晶表示装置において、前記第１の絶縁膜の厚さは２５０〜５５０ｎｍであり、前記薄肉化された絶縁膜部分の厚さは５０〜１５０ｎｍであることを
特徴とする。
更に、本発明の上記第２の目的を達成するため、本発明の液晶表示装置の製造方法の発明は、
透明基板上に走査線及び補助容量線を互いに平行に複数本配設する工程と、
前記透明基板上の全面を覆うように第１の絶縁膜を形成するとともに、前記補助容量線上の前記第１の絶縁膜の一部に薄肉化された絶縁膜部分を形成する工程と、
前記走査線の一部に形成されるゲート電極に対応する位置の第１の絶縁膜の表面に半導体層を形成する工程と、
前記走査線に直交するように一部にソース電極が形成された信号線を複数本配設するとともに、ドレイン電極を前記第１の絶縁膜の薄肉化されていない部分の表面を経て前記薄肉化された絶縁膜部分を被覆するように形成する工程と、
前記信号線、ソース電極及びドレイン電極を含む基板表面を覆うように第２の絶縁膜を形成する工程と、
薄肉化されていない第１の絶縁膜上のドレイン電極上に位置する前記第２の絶縁膜にコンタクトホールを形成する工程と、
前記第２の絶縁膜上に前記コンタクトホールを介して前記ドレイン電極と電気的に接続するように画素電極を形成する工程と、
を含むことを特徴とする。
また、本発明は、上記液晶表示装置の製造方法において、前記薄肉化された絶縁膜部分を形成する工程は、前記第１の絶縁膜を複数回に分けて複数層に形成する工程と、その内の少なくとも一層を除去する工程を含むことを特徴とする。
また、本発明は、上記液晶表示装置の製造方法において、前記薄肉化された絶縁膜部分を形成する工程は、前記第１の絶縁膜を複数回に分けて複数層に形成する際に最初に形成した層を除去する工程であることを特徴とする。
本発明は上記構成を備えることにより、以下に示すような優れた効果を奏する。すなわち、本発明の液晶表示装置によれば、補助容量線の一部の表面上に設けられた第１の絶縁膜の薄肉化された絶縁膜部分上に画素電極に接続されたドレイン電極が延在されているが、この薄肉化された絶縁膜部分の厚さは補助容量線の周囲を覆う第１の絶縁膜の厚さよりも薄くなっており、この薄肉化された絶縁膜部分が補助容量の誘電体層を形成するため、補助容量を飛躍的に大きくでき、以って補助容量線の面積を大きくすることなく、クロストークやフリッカ等の表示不良を抑制することができる液晶表示装置が得られる。なお、
本発明における補助容量線は、幅が太くされた補助容量電極と称される部分を含むものである。
すなわち、第１の絶縁膜は本来層間の絶縁性を保つ目的で透明基板全体にわたって均一の厚さに設けられるが、特にＴＦＴの一端子となるゲート電極上ではＴＦＴの静電耐圧を維持するためにゲート絶縁膜として機能する第１の絶縁膜の厚さを薄くすることは不可能である。しかしながら、本発明の液晶表示装置のように、補助容量線の表面の一部に第１の絶縁膜の薄肉化された絶縁膜部分を形成することで、特に第１の絶縁膜全体の厚さを薄くすることなく補助容量線上に薄肉化された絶縁膜部分を形成できるので、他の構成に何ら悪影響を与えることなく上述した効果を奏することが可能となる。更にこの薄肉化された絶縁膜部分上にドレイン電極を延在させることによって補助容量を形成することができるため、遮光性の補助容量を効率よく配置することができ、開口率が向上する。
加えて、コンタクトホール形成位置を薄肉化されていない第１の絶縁膜上のドレイン電極上の位置としたため、先願発明のような薄肉化された絶縁膜部分上にコンタクトホールを形成した場合と比すると、第１の絶縁膜の厚さは薄肉化された絶縁膜部分の厚さよりも厚いために、このコンタクトホール形成位置でのドレイン電極と補助容量電極との間に短絡が少なくなるため、製造時に輝点不良の発生が少ない液晶表示パネルが得られる。
更には、本発明の液晶表示装置によれば、コンタクトホールが形成されている位置においても、補助容量線とドレイン電極とが重なっているため、薄肉化されている部分ほど大きな容量ではないが、補助容量線とドレイン電極との間で容量が形成される。このことによって、一つの画素における容量をより大きくすることができる。
また、本発明の液晶表示装置によれば、薄肉化して容量を形成する部分よりも薄膜トランジスタに近い位置にコンタクトホールが形成されているので、画素電極への書き込みの遅れを低減することができる。特に本発明においては、第１の絶縁膜を薄肉化することで非常に大きな補助容量を形成しているため、薄肉化されている部分がコンタクトホールよりも薄膜トランジスタに近いと、容量形成の方が先に行われ、画素電極への書き込みの遅れを生じる恐れがある。したがって本構成は画素電極への書き込みの遅れを低減する上で非常に有効である。
また、本発明の液晶表示装置によれば、第１の絶縁膜を複層構造とし、前記補助容量線上の薄肉化された絶縁膜部分がその複数層のうちの一層、すなわち、第１の絶縁膜の最も表面側に形成された層、あるいは最も透明基板側に形成された層から構成されるものとすれば、例えば第１の絶縁膜の各層にエッチング特性の異なる材料を用い、不要な層のみをエッチングにより除去することで、上述の薄い絶縁層を容易に形成することができるようになる。また、この絶縁層として用いられる層を第１の絶縁膜の各層のうち最も薄い層とすれば、容易に補助容量コンデンサの容量を増大させることができるようになる。
また、本発明の液晶表示装置によれば、補助容量線上の絶縁層の薄い部分のエッジを補助容量線のエッジよりも内側に位置させているので、補助容量を構成する上電極と走査線との間に十分な間隔を取りながら、また補助容量線のエッジ付近における補助容量を構成する上電極と下電極の静電耐圧を確保しながら、補助容量の容量を大きくすることができる。
また、本発明の液晶表示装置によれば、第１の絶縁膜の厚さが２５０〜５５０ｎｍと絶縁性を損なわない程度の肉厚が保たれているとともに、絶縁層は５０〜１５０ｎｍと薄肉になっているので、コンデンサの容量を大きくすることができる。なお、第１の絶縁膜の厚さとしてはより好ましくは２８０ｎｍ以上とし、絶縁層の厚さはより好ましくは１００ｎｍ前後とする。
また、本発明の液晶表示装置の製造方法によれば、第１の絶縁膜を複数回に分けて複数層に形成し、前記補助容量線上に形成された複数層の絶縁層のうちの一層、すなわち、第１の絶縁膜の最初に形成された層を除去するようにしたので、簡単に補助容量線の表面の一部に第１の絶縁膜よりも薄い厚さの薄肉化された絶縁膜部分を形成することができる。
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態は、本発明の技術思想を具体化するための液晶表示装置及びその製造方法を例示するものであって、本発明をこの液晶表示装置及びその製造方法に特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものである。なお、以下に示す実施例の液晶表示装置としては透過型の液晶表示装置について説明するが、本発明の液晶表示装置は透過型に限らず、半透過型あるいは反射型の液晶表示装置についても適応可能であることは明白である。
図１は本発明の実施例１に係る液晶表示装置の一画素に相当する部分を拡大し、かつ他方基板、例えばカラーフィルタ基板を透視して示した平面図であり、図２は図１の液晶表示装置のＡ−Ａ線で切断した状態を示す側断面図であり、図３及び図４は図１の液晶表示装置のアレイ基板を製造する製造工程を示す断面図である。なお、図３及び図４はいずれも図１のＡ−Ａ線において切断した断面の状態を示すものである。
本実施例１の液晶表示装置１０Ａは、ガラス等からなる透明基板１１、１２上に各種配線等が形成されたアレイ基板１３及びカラーフィルタ基板１４からなる一対の基板の表面外周部をシール材（図示省略）により貼り合わせ、その内部に液晶１５を注入することにより作製される。
アレイ基板１３及びカラーフィルタ基板１４上（内面側）には種々の配線等が形成されており、そのうちアレイ基板１３には、マトリクス状に形成された複数本の走査線１６及び信号線１７と、複数本の走査線１６間に設けられ、この走査線１６と平行な複数本の補助容量線１８及び補助容量電極１８ａと、ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ、及び半導体層１９からなる薄膜トランジスタＴＦＴと、走査線１６と信号線１７とで囲まれた領域を覆う画素電極２０と、が設けられている。
なお、ＴＦＴのゲート電極Ｇは走査線１６と接続されており、ソース電極Ｓは信号線１７と接続されている。また、ＴＦＴの半導体層１９としてはポリシリコン（ｐ−Ｓｉ）又はアモルファスシリコン（ａ−Ｓｉ）が通常用いられるがこれに限られずアクティブ素子であればよい。そして、この実施例１の液晶表示パネル１０Ａにおいては、補助容量電極１８ａ上の構成及びコンタクトホール３０の形成位置に特徴があるが、これらの具体的構成はアレイ基板１３の製造工程を示す図３及び図４により説明する。
カラーフィルタ基板１４には、アレイ基板１３の画素領域に合わせてマトリクス状に設けられたブラックマトリクス２１と、このブラックマトリクス２１により囲まれた領域に設けられる赤（Ｒ）、緑（Ｇ）、青（Ｂ）等のカラーフィルタ２２と、アレイ基板側の電極に電気的に接続されカラーフィルタを覆うように設けられた共通電極２３とが通常設けられている。ただし、本発明はこれに限定されることなく、横電界方式の場合には共通電極がない場合もあるし、白黒表示であればカラーフィルタがない場合もあるし、色補完型のカラー表示の場合には三原色ではなくもっと多種類のカラーフィルタで構成する場合も
ある。
そして、アレイ基板１３とカラーフィルタ基板１４、及びシール材により囲まれた領域には基板間距離を均一にするための柱状スペーサ等が必要に応じて複数個配設されているとともに、液晶１５が封入されている。
次に上述の液晶表示装置１０Ａのアレイ基板１３の製造工程を図３及び図４により説明する。先ず、図３（ａ）に示すように、透明基板１１上に所定厚のアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層２４を成膜する。そして、図３（ｂ）に示すように、周知のフォトリソグラフィー法を用いてパターニングすることによりその一部をエッチングにより除去し、横方向に伸びる複数本の走査線１６と、これら複数本の走査線１６間に補助容量線１８とを形成する。なお、図３（ｂ）においては走査線１６から伸びるゲート電極Ｇと補助容量線１８の一部を幅広とすることにより形成された補助容量電極１８ａが示されている。また、ここで示す走査線１６及び補助容量線１８は、アルミニウムとモリブデンからなる多層構造の配線として示している。これは、アルミニウムは抵抗値が小さいという長所を持っているが、その反面、腐食しやすい、ＩＴＯとの接触抵抗が高いなどの欠点があるため、アルミニウムをモリブデンで覆った多層構造にすることでそうした欠点を改善できる。
次に、図３（ｃ）に示すように、前記工程によって走査線１６と補助容量線１８が形成された透明基板１１上を覆うように所定厚さの厚肉の絶縁膜２５を成膜する。この厚肉の絶縁膜２５としては窒化シリコンなどからなる透明な無機絶縁材料が用いられ、また、この厚肉の絶縁膜２５の厚さは走査線１６及びゲート電極Ｇの絶縁性に関わるため２００〜４５０ｎｍの範囲とすることが好ましく、より好ましくは２８０ｎｍ以上とするとよい。次いで、図３（ｄ）に示すように、この厚肉の絶縁膜２５の補助容量電極１８ａ上に位置する部分の一部、すなわち、ドレイン電極Ｄから離間している側をエッチングにより除去して窓部Ｗを形成する。
また、上記工程が完了した後、図３（ｅ）に示すように、透明基板１１上を覆うように厚肉の絶縁膜２５より薄肉な絶縁膜部分２６を成膜する。この薄肉化された絶縁膜部分２６は厚肉の絶縁膜２５及び前述のエッチングにより厚肉の絶縁膜２５が除去された補助容量電極１８ａ上に成膜されるので、走査線１６及びゲート電極Ｇは厚肉の絶縁膜２５と薄肉化された絶縁膜部分２６の両層によって被覆され、この２層膜で厚さ２５０〜５５０ｎｍのゲート絶縁膜として機能する第１の絶縁膜２７が構成される。
また、補助容量電極１８ａには、厚肉の絶縁膜２５と薄肉化された絶縁膜部分２６の両層からなる第１の絶縁膜２７によって被覆された領域ｘと、薄肉化された絶縁膜部分２６によってのみ被覆された補助容量形成領域ｙとが形成される。なお、このとき領域ｘは補助容量形成領域ｙよりもＴＦＴに近い側に形成されている。つまりコンタクトホール３０の方が補助容量形成領域ｙよりもＴＦＴに近いので、コンタクトホール３０を介して行われる画素電極２０への書き込みの遅れを低減することができる。また、この薄肉化された絶縁膜部分２６の材料としては厚肉の絶縁膜２５と同一材料、すなわち窒化シリコンからなるものであっても良く、また別の絶縁膜、例えば酸化シリコンなどでもよい。その肉厚は厚肉の絶縁膜２５よりも薄肉であって、好ましくは５０〜１５０ｎｍとし、更に好ましくは１００ｎｍ前後、例えば８０〜１２０ｎｍとする。
補助容量電極１８ａ上に設ける絶縁層は、第１の絶縁膜２７として補助容量電極１８ａの領域ｘ部分の厚みを確保した上で、この第１の絶縁膜２７よりも薄い絶縁膜を補助容量電極１８ａの補助容量形成領域ｙ部分に形成するのが目的なので、薄肉化された絶縁膜部分２６を特別に形成することも考えられるが、第１の絶縁膜２７を例えば２〜５層とし、薄肉化された絶縁膜部分２６はそのうちの少なくとも一層で構成するのが効率的であり、良好な膜質の薄肉化された絶縁膜部分２６が得られる。その場合膜質を変えるなどしてエッチング特性を変えて、第１の絶縁膜２７の表面に形成されたうちの一層とすることもできる。最も効率的なのは、上述の如く厚肉の絶縁膜２５を形成し、これを補助容量電極１８ａの表面までエッチングにより除去し、その上に薄肉化された絶縁膜部分２６を形成する方法のように、薄肉化された絶縁膜部分２６を第１の絶縁膜２７の表面側に形成された一層とすることである。これにより、薄肉化された絶縁膜部分２６は、第１の絶縁膜２７を構成する複数層の内の最も厚みの薄い層で構成することができ、補助容量を格段に大きくすることができる。
次に、図３（ｆ）に示すように、この薄肉化された絶縁膜部分２６を含む第１の絶縁膜２７上にａ−Ｓｉ層及びｎ＋ａ−Ｓｉ層からなる半導体層１９を所定の厚さ（例えばａ−Ｓｉ層１８０ｎｍ及びｎ＋ａ−Ｓｉ層５０ｎｍ）に形成する。そして、図３（ｇ）に示すように、ゲート電極Ｇを覆う部分を残して半導体層１９をエッチングにより除去し、ＴＦＴの一部となる半導体層１９を形成する。
次いで、透明基板１１上に導電物質を成膜した後、フォトリソグラフィー法を用いてパターニングすることによりその一部をエッチングにより除去し、図４（ａ）に示すように、走査線１６に直交する方向に延びる複数本の信号線１７、この信号線１７から延設され半導体層１９に接続されるソース電極Ｓ、及び、一端が半導体層１９に接続されているとともに他端が補助容量電極１８ａ上の第１の絶縁膜２７上を延在されて薄肉化された絶縁膜部分２６を被覆するようにドレイン電極Ｄを形成する。これにより、透明基板１１の走査線１６と信号線１７との交差部近傍にはスイッチング素子となるＴＦＴが形成される。
更にまた、図４（ｂ）に示すように、これらの各種配線を覆うように透明基板１１上に表面の安定化のための無機絶縁材料からなる第２の絶縁膜２８を成膜し、続いて、図４（ｃ）に示すように、アレイ基板１３の表面を平坦化するための有機絶縁材料からなる層間膜２９を成膜する。次いで、図４（ｄ）に示すように、補助容量電極１８ａ上の領域ｘ（図３（ｅ）参照）に位置する部分のドレイン電極Ｄ上に形成されている層間膜２９及び第２の絶縁膜２８にプラズマエッチング法によってコンタクトホール３０を形成する。
このコンタクトホール３０の形成時には、領域ｘに位置するドレイン電極Ｄの下部には厚膜の厚肉の絶縁膜２５と薄肉化された絶縁膜部分２６の両層からなる第１の絶縁膜２７が存在しているため、コンタクトホール３０の形成部分でドレイン電極Ｄと補助容量電極１８ａとの間に短絡が生じることがなくなる。また、このように、コンタクトホール３０を形成する位置を遮光性材料である補助容量電極１８ａ上とすることにより、液晶表示装置１０Ａとしてカラーフィルタ基板１４と貼り合わせた際にその基板間距離が他の部分と異なることに起因する表示品質のバラつきが目立たなくなる。なおこの領域ｘにおいても補助容量電極１８ａとドレイン電極Ｄとの間に第１の絶縁膜２７が介在しているため、領域ｘでも容量が形成されることになる。したがって一つの画素における補助容量を大きくすることができる。
最後に、図４（ｅ）に示すように、走査線１６及び信号線１７によって囲まれた１画素領域ごとに例えばＩＴＯからなる画素電極２０を形成する。このとき好ましくはその一部が走査線１６及び信号線１７上に位置し、かつ隣接する画素電極２０同士が非接続状態となるように設ける。以上の工程によりアレイ基板１３が製造される。
上述した製造方法によって形成されたアレイ基板１３の補助容量は、下電極が補助容量電極１８ａであり、上電極が画素電極２０に接続されたドレイン電極Ｄであり、誘電体が厚さ５０〜１５０ｎｍの薄肉化された絶縁膜部分２６であるコンデンサ構造からなる。よって、誘電体が従来技術のような２５０〜４５０ｎｍのゲート絶縁膜よりも薄肉化された絶縁膜部分２６からなるので、補助容量を従来技術のものよりも飛躍的に増大させることができる。また、ゲート電極Ｇ、走査線１６及びコンタクトホール３０の形成部分は厚肉の絶縁膜２５と薄肉化された絶縁膜部分２６の積層体からなる第１の絶縁膜２７によって被覆されているので、その絶縁性は十分に確保されており、輝点不良が少ない液晶表示パネル１０Ａが得られる。
また、補助容量を増大させることで補助容量を構成する電極部分を小さくでき、画素の開口率を上げることができる。更に、ドレイン電極Ｄが補助容量を構成する電極を兼ねているため、補助容量の電極としてドレイン電極Ｄ以外に特別に電極（導電層）を設ける場合よりも画素内の遮光部分を少なくすることができ、開口率をより向上することができる。
なお、補助容量の容量を増大させるためには、補助容量を形成する全ての部分で絶縁膜を薄くした方がよい。この実施例１では厚肉の絶縁膜２５を部分的に取り除くことで補助容量部分に薄い薄肉化された絶縁膜部分２６を得ているので、単に補助容量を大きくするためにはこの厚肉の絶縁膜２５を取り除く部分を補助容量電極１８ａよりも大きくすることにより達成し得る。つまり厚肉の絶縁膜２５の窓部Ｗのエッジが補助容量電極１８ａのエッジの外側になるようにすればよい。
しかしながら、ドレイン電極Ｄが補助容量の上電極を兼ねる場合、補助容量は走査線１６の近くに配置される。そのため補助容量部分の外側まで薄肉化された絶縁膜部分２６を薄くしてしまうと、補助容量の上電極（ドレイン電極Ｄ）と走査線１６の間隔が近くなり過ぎてしまい、寄生容量などの問題が発生する。従ってドレイン電極Ｄが補助容量の上電極を兼ねる場合は、補助容量の上電極と走査線１６の間隔を広く取りながら、補助容量部分の薄肉化された絶縁膜部分２６を薄くする必要があり、薄肉化された絶縁膜部分２６の薄い部分のエッジが補助容量電極１８ａのエッジの内側に位置するようにする。
また、補助容量電極１８ａ上に形成される薄肉化された絶縁膜部分２６は補助容量電極１８ａのエッジ付近ではその他の部分よりも薄くなりやすいため、補助容量電極１８ａのエッジ付近において補助容量電極１８ａと上電極との静電耐圧を確保するためにも、補助容量電極１８ａのエッジ付近の絶縁膜を補助容量電極１８ａの中央付近の薄肉化された絶縁膜部分２６よりも厚くした方がよい。この実施例１では、厚肉の絶縁膜２５を取り除く部分（窓部Ｗ）のエッジが補助容量電極１８ａの内側になるようにすることで、補助容量の上電極（ドレイン電極Ｄ）との走査線１６との間に十分な間隔を取ると共に上電極と補助容量電極との静電耐圧も確保している。
また、この実施例１では、補助容量部分の薄肉化された絶縁膜部分２６を薄くする方法として、先に厚肉の絶縁膜２５を成膜し、その厚肉の絶縁膜２５の補助容量電極１８ａと対応する部分を完全に取り除き、その上から厚肉の絶縁膜２５よりも薄肉化された絶縁膜部分２６を積層している。補助容量部分の薄肉化された絶縁膜部分２６を薄くする方法としては、この他にも先に厚めの絶縁膜を成膜し、その絶縁膜を部分的にエッチングして薄くする方法もあるが、この実施例１の方が補助容量部分の薄肉化された絶縁膜部分２６の厚みを制御しやすく、均一な厚さの薄肉化された絶縁膜部分２６を形成することができる。
以上述べたように、実施例１の液晶表示装置によれば、コンタクトホール３０の形成位置を補助容量電極１８ａ上の厚肉の絶縁膜２５と薄肉化された絶縁膜部分２６の両層からなる第１の絶縁膜２７によって被覆された領域ｘとなるようにしたため、コンタクトホール３０の形成部分でドレイン電極Ｄと補助容量電極１８ａとの間に短絡が生じることがなくなる。加えて、遮光性材料からなる補助容量電極の面積を大きくすることなく補助容量コンデンサの容量を増大させることができ、しかも、画素電極２０は、その一部が走査線１６及び信号線１７上に位置し、かつ隣接する画素電極２０同士が非接続状態となるように設けるので、画素ごとの開口率を低下させることなく、クロストーク及びフリッカ等の表示不良を抑えることができる。加えて、画素電極２０は平らな層間膜２９上に設けられているので、得られる液晶表示装置１０のセルギャップを均一となし得るため、表示画質の良好な液晶表示装置１０が得られる。
なお、本実施例１の液晶表示装置１０Ａを透過型ではなく半透過型とする場合には、画素電極のコンタクトホール３０を除く領域に形成された層間膜２９の表面に部分的に微細な凹凸を形成するとともに、この凹凸部と画素電極２０との間又は画素電極２０の表面に光反射材料からなる反射膜を成膜すればよい。半透過型の液晶表示装置においては、透過型の液晶表示装置に比べて透過部の面積が狭いため、開口部の面積を広くすることができる本発明の液晶表示装置及びその製造方法は特に有効である。また、この液晶表示装置を反射型としたい場合は、層間膜２９との間又は画素電極２０の表面の全域に反射膜を成膜すればよい。
次に、実施例２の液晶表示装置１０Ｂのアレイ基板の製造工程を図５及び図６を用いて説明する。なお、実施例２の液晶表示装置１０Ｂのカラーフィルタ基板を透視して表したアレイ基板の一画素に相当する部分の拡大平面図は図１に示した実施例１の液晶表示装置１０Ａの場合と同様であり、同じく実施例２のアレイ基板における図１のＡ−Ａ断面図に対応する図は図２に示した実施例１の液晶表示装置１０Ａの場合と同様であるので、必要に応じて図１及び図２を援用して説明することとし、実施例１の液晶表示装置１０Ａの構成と同一の部分には同一の参照符号を付与して説明する。また、図５（ａ）〜図５（ｂ）
及び図６（ａ）〜図６（ｄ）は実施例２の液晶表示装置１０Ｂのアレイ基板を製造する製造工程を示す断面図である。なお、図５（ａ）〜図５（ｅ）及び図６（ａ）〜図６（ｄ）はいずれも図１のＡ−Ａ断面に対応する位置の状態を示す。
先ず、図５（ａ）に示すように、透明基板１１上に所定厚のアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層２４を成膜する。そして、図５（ｂ）に示すように、周知のフォトリソグラフィー法を用いてパターニングすることによりその一部をエッチングして除去し、横方向に伸びる複数本の走査線１６、この走査線１６に連なるゲート電極Ｇ及びこれら複数本の走査線１６の間にそれぞれ補助容量線１８を形成する。なお、図５（ｂ）においては走査線１６から伸びるゲート電極Ｇと補助容量線１８の一部を幅広とすることにより形成された補助容量電極１８ａが示されている。
次に、図５（ｃ）に示すように、前記工程によって走査線１６と補助容量線１８が形成された透明基板１１を真空装置内で高温、例えば３５０℃に加熱し、常法に従ってプラズマＣＶＤ（Chemical Vapor Deposition）法等により表面に所定厚さ（例えば１００ｎｍ）の窒化ケイ素からなる薄肉化された絶縁膜部分２６を形成する。その後、表面に薄肉化された絶縁膜部分２６を形成した透明基板１１の温度を最初の温度よりも低い温度、例えば２５０℃に下げ、同様にプラズマＣＶＤ法等により所定厚さ（例えば３００ｎｍ）の窒化ケイ素からなる厚肉の絶縁膜２５を形成する。この薄肉化された絶縁膜部分２６及び厚
肉の絶縁膜２５の両者が第１の絶縁膜２７となる。更に、厚肉の絶縁膜２５の表面全体に例えばａ−Ｓｉ層及びｎ＋ａ−Ｓｉ層からなる半導体層１９を所定の厚さ（例えばａ−Ｓｉ層１８０ｎｍ及びｎ＋ａ−Ｓｉ層５０ｎｍ）に形成する。
この薄肉化された絶縁膜部分２６及び厚肉の絶縁膜２５及び半導体層１９は、何れも真空装置から透明基板１１を取り出すことなしに連続的に形成することができる。なお、薄肉化された絶縁膜部分２６及び厚肉の絶縁膜２５とは、それぞれの絶縁膜形成時の基板温度が相違しているため、同じ窒化ケイ素からなるものであっても膜の硬さが異なり、基板温度が高い薄肉化された絶縁膜部分２６の方が硬くなるために緩衝フッ酸による湿式エッチングレートが低下する。なお、薄肉化された絶縁膜部分２６の厚さは短絡を起こさない限り薄い方が好ましく、５０〜１５０ｎｍとするとよい。また、薄肉化された絶縁膜部分２６と厚肉の絶縁膜２５の両者を合わせた第１の絶縁膜２７の厚さは、ＴＦＴのゲート電極Ｇ部分で静電気により絶縁破壊を起こさないようにするため、２５０〜５５０ｎｍとするとよい。
ここでは絶縁膜を積層するときの基板温度を変えることでエッチングレートの異なる絶縁膜を形成したが、この他にも雰囲気ガスの成分を変えてエッチングレートの異なる絶縁膜を形成しても良い。例えば、窒化ケイ素を形成する場合、シランガスと窒素ガスを用いるが、第２層目を形成する際に第１層目を形成するときよりもシランガスの割合を増やすことで、第１層の絶縁膜の方を硬くすることができる。
その後、図５（ｄ）に示すように、ＴＦＴのゲート電極Ｇの表面に半導体層１９が残るように半導体層１９をドライエッチングにより除去し、次いで補助容量電極１８ａの表面の厚肉の絶縁膜２５を薄肉化された絶縁膜部分２６が露出するように緩衝フッ酸を用いた湿式エッチングないしはドライエッチングにより除去して窓部Ｗを形成する。この際、薄肉化された絶縁膜部分２６のエッチング速度は厚肉の絶縁膜２５のエッチング速度よりも遅いため、薄肉化された絶縁膜部分２６は実質的にエッチングされない状態で残すことができる。
次いで、透明基板１１上にアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層を成膜した後、図１及び図５（ｅ）に示すように、走査線１６に直交する方向に延びる複数本の信号線１７、この信号線１７から延設されて半導体層１９に接続されるソース電極Ｓ、及び、補助容量電極１８ａ上を覆うとともに一端が半導体層１９に接続されるドレイン電極Ｄをパターニングする。これにより、透明基板１１の走査線１６及び信号線１７との交差部近傍にはスイッチング素子となるＴＦＴが形成される。
更に、図６（ａ）に示すように、これらの各種配線を覆うように透明基板１１上に表面の安定化のための無機絶縁性材料（例えば窒化ケイ素）からなる第２の絶縁膜２８を成膜し、続いて、図６（ｂ）に示すように、アレイ基板１３の表面を平坦化するためのポリイミド等の有機絶縁材料からなる層間膜２９を成膜したのち、図６（ｃ）に示すように、補助容量電極１８ａ上の領域ｘ（図３（ｅ）参照）に位置する部分のドレイン電極Ｄ上に形成されている層間膜２９及び第２の絶縁膜２８にプラズマエッチング法によってコンタクトホール３０を形成する。
この場合も、領域ｘは補助容量形成領域ｙよりもＴＦＴに近い側に形成されており、コンタクトホール３０の方が補助容量形成領域ｙよりもＴＦＴに近いので、コンタクトホール３０を介して行われる画素電極２０への書き込みの遅れを低減することができる。また、このコンタクトホール３０の形成時には、領域ｘに位置するドレイン電極Ｄの下部には厚膜の薄肉化された絶縁膜部分２６と厚肉の絶縁膜２５の両層からなる第１の絶縁膜２７が存在しているため、コンタクトホール３０の形成部分でドレイン電極Ｄと補助容量電極１８ａとの間に短絡が生じることがなくなるとともに、この領域ｘにおいても容量が形成されることになるので一つの画素における補助容量を大きくすることができる。更に、このように、コンタクトホール３０を形成する位置を遮光性材料である補助容量電極１８ａ上とすることにより、液晶表示装置１０Ｂとしてカラーフィルタ基板１４と貼り合わせた際にその基板間距離が他の部分と異なることに起因する表示品質のバラつきが目立たなくなる。
そして、図６（ｄ）に示すように、走査線１６及び信号線１７によって囲まれた１画素領域ごとに例えばＩＴＯからなる画素電極２０を形成する。このとき、光漏れを防止するために、好ましくは画素電極２０の一部が走査線１６及び信号線１７上に位置し、かつ隣接する画素電極２０同士が非接続状態となるように設ける。以上の工程によりアレイ基板１３が製造される。
上述した製造方法によって形成された実施例２の液晶表示装置１０Ｂのアレイ基板１３の補助容量は、上述の実施例１の液晶表示装置１０Ａの場合と同様に、下電極が補助容量電極１８ａであり、上電極が画素電極２０に接続されたドレイン電極Ｄであり、誘電体が厚さ５０〜１５０ｎｍの薄肉化された絶縁膜部分２６であるコンデンサ構造からなる。よって、誘電体が従来技術のような２５０〜４５０ｎｍのゲート絶縁膜よりも薄肉化された絶縁膜部分２６からなるので、補助容量を従来技術のものよりも飛躍的に増大させることができる。また、ゲート電極Ｇ、走査線１６及びコンタクトホール３０の形成部分は厚肉の絶縁膜２５と薄肉化された絶縁膜部分２６の積層体からなる第１の絶縁膜２７によって被覆されているので、その絶縁性は十分に確保されており、輝点不良が少ない液晶表示パネル１０Ｂが得られる。
なお、上述の実施例２では、薄肉化された絶縁膜部分２６と厚肉の絶縁膜２５をともに窒化ケイ素からなるものとした例を示したが、両者共に酸化ケイ素で形成してもよく、更には、薄肉化された絶縁膜部分２６と厚肉の絶縁膜２５の何れか１方を酸化ケイ素として他方を窒化ケイ素とすることもできる。ただし、エッチングレートの速い層を最上層にもってくるのがよく、また、絶縁性の点からすると薄肉化された絶縁膜部分２６は窒化ケイ素からなるものとする方がよい。また、補助容量線をアルミニウムで形成し、その表面を陽極酸化して酸化アルミニウムとし、その膜を補助容量部分の薄肉化された絶縁膜部分２６とすることもできる。
次に、実施例３の液晶表示装置１０Ｃのアレイ基板の製造工程を図７及び図８を用いて説明する。なお、実施例３の液晶表示装置１０Ｃのカラーフィルタ基板を透視して表したアレイ基板の一画素に相当する部分の拡大平面図は図１に示した実施例１の液晶表示装置１０の場合と同様であり、同じく実施例３のアレイ基板における図１のＡ−Ａ断面図に対応する図は図２に示した実施例１の液晶表示装置１０Ａの場合と同様であるので、必要に応じて図１及び図２を援用して説明することとし、実施例１の液晶表示装置１０Ａの構成と同一の部分には同一の参照符号を付与して説明する。また、図７（ａ）〜図７（ｆ）及び図８（ａ）〜図８（ｆ）は実施例３の液晶表示装置１０Ｃのアレイ基板を製造する製造工程を示す断面図である。なお、図７（ａ）〜図７（ｆ）及び図８（ａ）〜図８（ｆ）はいずれも図１のＡ−Ａ断面に対応する位置の状態を示す。
先ず、図７（ａ）に示すように、透明基板１１上に所定厚のアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層２４を成膜する。そして、図７（ｂ）に示すように、周知のフォトリソグラフィー法を用いてパターニングすることによりその一部をエッチングして除去し、横方向に伸びる複数本の走査線１６、この走査線１６に連なるゲート電極Ｇ及びこれら複数本の走査線１６の間にそれぞれ補助容量線１８を形成する。なお、図７（ｂ）においては走査線１６から伸びるゲート電極Ｇと補助容量線１８の一部を幅広とすることにより形成された補助容量電極１８ａが示されている。また、ここ
で示す走査線１６及び補助容量線１８は、画素電極との接合コンタクトを取るために、アルミニウムとモリブデンからなる複層構造となっている。
次に、図７（ｃ）に示すように、前記工程によって走査線１６と補助容量線１８が形成された透明基板１１の表面に、常法に従ってプラズマＣＶＤ法等により表面に所定厚さ（例えば４５０ｎｍ）の窒化ケイ素からなる第１の絶縁膜２７を形成し、更に、第１の絶縁膜２７の表面全体に例えばａ−Ｓｉ層及びｎ＋ａ−Ｓｉ層からなる半導体層１９を所定の厚さ（例えばａ−Ｓｉ層１８０ｎｍ及びｎ＋ａ−Ｓｉ層５０ｎｍ）に形成する。この第１の絶縁膜２７及び半導体層１９は、何れも真空装置から透明基板１１を取り出すことなしに連続的に形成することができる。なお、第１の絶縁膜２７の厚さはＴＦＴのゲート電極
Ｇ部分で静電気により絶縁破壊を起こさないようにするため、２５０〜５５０ｎｍとするとよい。
その後、図７（ｄ）に示すように、透明基板１１の表面全体にポジ型のフォトレジスト３１を均一な厚さになるように設け、このフォトレジスト３１をハーフトーンマスク３２を用いて露光する。このハーフトーンマスク３２は、ＴＦＴのゲート電極Ｇに対応する部分３３は完全遮光性、補助容量電極１８ａの補助容量形成領域ｙ（図３（ｅ）参照）に対応する部分３４は透光性、その他の部分３５は半透過性となされている。したがって、フォトレジスト３１を露光後に現像すると、図７（ｅ）に示すように、ゲート電極Ｇの表面には厚いフォトレジスト３１１が残り、補助容量電極１８ａの補助容量形成領域ｙの表面
にはフォトレジストは存在せずに半導体層１９が露出し、残りの部分にはゲート電極Ｇの表面のフォトレジスト３１１よりも厚さが薄いフォトレジスト３１２が残る。
この状態で、補助容量電極１８ａの表面上の半導体層１９をドライエッチングにより除去して第１の絶縁膜２７を露出させ、図７（ｆ）に示すように、補助容量電極１８ａの表面に露出している第１の絶縁膜２７の一部を緩衝フッ酸により湿式エッチングないしはドライエッチングし、所定厚さ（例えば５０〜１５０ｎｍ）の薄肉化された絶縁膜部分２６が残るようにする。
次いで、図８（ａ）に示すように、薄いフォトレジスト層３１２をアッシングにより除去して半導体層１９を露出させる。この際、ゲート電極Ｇ上に位置していた厚いフォトレジスト層３１１は、その一部がアッシングされるために、厚さは薄くなるがそのまま半導体層１９を被覆したまま残る。その後、図８（ｂ）に示すように、ドライエッチングにより露出した半導体層１９を除去する。
その後、ゲート電極Ｇ上に位置していた厚いフォトレジスト層３１１をアッシングにより除去し、透明基板１１上にアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層を成膜した後、図１及び図８（ｃ）に示すように、走査線１６に直交する方向に延びる複数本の信号線１７、この信号線１７から延設されて半導体層１９に接続されるソース電極Ｓ、及び、補助容量電極１８ａ上の第１の絶縁膜２７を通って薄肉化された絶縁膜部分２６を覆うとともに一端が半導体層１９に接続されるドレイン電極Ｄをパターニングする。これにより、透明基板１１の走査線１６及び信号線１７との交差部近傍にはスイッチング素子となるＴＦＴが形成される。更に、図８（ｄ）に示すように、これらの各種配線を覆うように透明基板１１上に表面の安定化のための無機絶縁性材料（例えば窒化ケイ素）からなる第２の絶縁膜２８を成膜し、続いて、アレイ基板１３の表面を平坦化するためのポリイミド等の有機絶縁材料からなる層間膜２９を成膜する。
そして、図８（ｅ）に示すように、エッチングにより補助容量電極１８ａ上の領域ｘ（図３（ｅ）参照）に位置する部分のドレイン電極Ｄ上に位置する層間膜２９と保護絶縁膜２８にコンタクトホール３０を形成する。この場合も、領域ｘは補助容量形成領域ｙよりもＴＦＴに近い側に形成されており、コンタクトホール３０の方が補助容量形成領域ｙよりもＴＦＴに近いので、コンタクトホール３０を介して行われる画素電極２０への書き込みの遅れを低減することができる。また、このコンタクトホール３０の形成時には、領域ｘに位置するドレイン電極Ｄの下部には厚膜の薄肉化された絶縁膜部分２６と厚肉の絶縁膜２５の両層からなる第１の絶縁膜２７が存在しているため、コンタクトホール３０の形成部分でドレイン電極Ｄと補助容量電極１８ａとの間に短絡が生じることがなくなるとともに、この領域ｘにおいても容量が形成されることになるので一つの画素における補助容量を大きくすることができる。更に、このように、コンタクトホール３０を形成する位置を遮光性材料である補助容量電極１８ａ上とすることにより、液晶表示装置１０Ｂとしてカラーフィルタ基板１４と貼り合わせた際にその基板間距離が他の部分と異なることに起因する表示品質のバラつきが目立たなくなる。
そして、図８（ｆ）に示すように、走査線１６及び信号線１７によって囲まれた１画素領域ごとに例えばＩＴＯ等からなる画素電極２０を形成する。このとき、光漏れを防止するために、好ましくは画素電極２０の一部が走査線１６及び信号線１７上に位置し、かつ隣接する画素電極２０同士が非接続状態となるように設ける。以上の工程により実施例３の液晶表示装置１０Ｃのアレイ基板１３が製造される。
上述した実施例３の製造方法によって形成されたアレイ基板１３の補助容量は、補助容量電極１８ａ及び画素電極２０に接続されたドレイン電極Ｄがコンデンサの電極に相当し、補助容量電極１８ａ及びドレイン電極Ｄとの間に配置された薄肉化された絶縁膜部分２６がコンデンサの誘電体に相当し、しかもこの薄肉化された絶縁膜部分２６からなる誘電体の厚さは、従来から使用されているゲート絶縁膜の厚さ２５０〜４５０ｎｍよりも大幅に薄い５０〜１５０ｎｍとすることができるから、補助容量電極１８ａの面積を大きくしなくても補助容量を飛躍的に増大させることができる。また、ゲート電極Ｇ、走査線１６及びコンタクトホール３０の形成部分は薄肉化された絶縁膜部分２６よりも厚さが厚い第１の絶縁膜２７によって覆われているので、絶縁性は十分に確保されるとともにドレイン電極Ｄと補助容量電極１８ａとの間の短絡も少なくなる。
なお、上述の実施例３では、第１の絶縁膜２７として単一の窒化ケイ素層からなるものを示したが、このような場合には、第１の絶縁膜２７は均質となるため、第１の絶縁膜２７を緩衝フッ酸により湿式エッチングして厚さの薄い薄肉化された絶縁膜部分２６を形成する際にはエッチング時間で厳密に管理する必要がある。しかしながら、この第１の絶縁膜２７をエッチング速度が異なる材料からなる複層構造とすれば、エッチング条件をより柔軟とすることができ、製造が容易となる。例えば、最初に透明基板１１の温度を高くして硬質な窒化ケイ素膜を設けた後、透明基板１１の温度を低くして軟質な窒化ケイ素膜を積層するようにすれば、軟質な窒化ケイ素膜は緩衝フッ酸によりエッチング速度が速いため、多少のエッチング時間の誤差があっても下層の硬質な窒化ケイ素膜はほとんどエッチングされないため、正確な厚さの薄肉化された絶縁膜部分２６を得ることができる。
なお、上述の実施例３では、第１の絶縁膜２７を窒化ケイ素からなるものとした例を示したが、酸化ケイ素などで形成することができ、更には、第１の絶縁膜２７を複層構造として、一方を酸化ケイ素として他方を窒化ケイ素とすることもできる。ただし、絶縁性の点からすると最上層は窒化ケイ素膜からなるものとする方がよい。
以上述べたように、実施例３の液晶表示装置１０Ｃによれば、補助容量電極１８ａの面積を大きくすることなく補助容量を増大させることができるとともにドレイン電極Ｄと補助容量電極１８ａとの間の短絡も少なくなるので、輝点不良が少なく、しかも、画素ごとの開口率を低下させることなくクロストーク及びフリッカ等の表示不良を抑えることができる。
また、実施例３の液晶表示装置１０Ｃの製造方法によれば、ゲート絶縁膜及び半導体層を順次連続的に成膜したために、ゲート絶縁膜の成膜及びエッチング工程を行った後に半導体層の成膜を行う従来例の方法と比較すれば、基板の周囲を常圧状態から真空状態に保持する工程を１回少なくすることができるとともに、ハーフトーンマスクにより補助容量線の周囲に残したフォトレジスト層をマスクとしてエッチングにより補助容量線の表面に位置する半導体層の除去を行うことができ、しかも、ゲート絶縁膜のエッチング工程で生じるコンタミネーションの影響を受け難くなるためにＴＦＴの特性が悪化することが少なくなる。加えて、実施例３の液晶表示装置１０Ｃの製造方法によれば、補助容量線の表面の半導体層をエッチングした後、残ったフォトレジスト層及び半導体層をそのままマスクとしてエッチングにより絶縁層の形成を行うことができるので、絶縁層形成後に半導体層のエッチング工程が増えるとはいえ、特に絶縁層形成時にフォトリソグラフィー工程を設ける必要がなくなる。
実施例１に係る液晶表示装置の一画素に相当する部分を拡大し、カラーフィルタ基板を透視して示した平面図である。 図１の液晶表示装置のＡ−Ａ線で切断した状態を示す側断面図である。 図３（ａ）〜図３（ｇ）は図１のアレイ基板を製造する製造工程を示す断面図である。 図４（ａ）〜図４（ｅ）は図３（ｇ）に引き続く図１のアレイ基板を製造する製造工程を示す断面図である。 図５（ａ）〜図５（ｅ）は実施例２のアレイ基板を製造する製造工程を示す断面図である。 図６（ａ）〜図６（ｄ）は図５（ｅ）に引き続く実施例２のアレイ基板を製造する製造工程を示す断面図である。 図７（ａ）〜図７（ｆ）は実施例３のアレイ基板を製造する製造工程を示す断面図である。 図８（ａ）〜図８（ｆ）は図７（ｆ）に引き続く実施例３のアレイ基板を製造する製造工程を示す断面図である。 従来の液晶表示装置の１画素分の概略平面図である。 別の従来例のアレイ基板の数画素分の平面図である。 図１１（ａ）〜図１１（ｇ）は図１０のアレイ基板の製造工程を順に示す部分断面図である。 先願発明の液晶表示装置の一画素に相当する部分を拡大し、カラーフィルタ基板を透視して示した平面図である。 図１２の液晶表示装置のＢ−Ｂ線で切断した状態を示す側断面図である。 図１４（ａ）〜図４（ｇ）は図１２のアレイ基板を製造する製造工程を示す断面図である。 図１５（ａ）〜図１５（ｅ）は図１４（ｇ）に引き続く図１２のアレイ基板を製造する製造工程を示す断面図である。
符号の説明
１０Ａ〜１０Ｄ 液晶表示装置
１１、１２ 透明基板
１３ アレイ基板
１４ カラーフィルタ基板
１５ 液晶
１６ 走査線
１７ 信号線
１８ 補助容量線
１８ａ 補助容量電極
１９ 半導体層
２０ 画素電極
２２ カラーフィルタ
２３ 共通電極
２４ 導電物質層
２５ 厚肉の絶縁膜
２６ 薄肉化された絶縁膜部分
２７ 第１の絶縁膜
２８ 第２の絶縁膜
２９ 層間膜
３０ コンタクトホール
Ｗ 窓部

Claims (11)

  1. 透明基板上にマトリクス状に配置された複数の信号線及び走査線と、前記走査線間に平行に設けられた複数の補助容量線と、前記信号線及び走査線の交点近傍に設けられた薄膜トランジスタと、前記信号線及び走査線により区画されるそれぞれの位置に配置されるとともに前記薄膜トランジスタのドレイン電極に電気的に接続された画素電極とを備えた液晶表示装置において、
    前記薄膜トランジスタのゲート電極、走査線及び補助容量線は第１の絶縁膜で被覆されているとともに、前記補助容量線上の前記第１の絶縁膜の一部に薄肉化された絶縁膜部分が形成され、
    前記ドレイン電極は前記第１の絶縁膜上を薄肉化されていない部分の表面を経て前記薄肉化された絶縁膜部分を被覆するように延在され、
    前記画素電極とドレイン電極との間には第２の絶縁膜が形成され、
    前記補助容量線と前記ドレイン電極とが重なる位置であって、薄肉化されていない第１の絶縁膜上のドレイン電極上に位置する前記第２の絶縁膜にはコンタクトホールが形成され、
    前記コンタクトホールを介して前記画素電極と前記ドレイン電極とが電気的に接続されていることを特徴とする液晶表示装置。
  2. 前記薄肉化されていない第１の絶縁膜上のドレイン電極上に形成された前記コンタクトホールは、薄肉化された絶縁膜部分よりも前記薄膜トランジスタ側に位置していることを特徴とする請求項１に記載の液晶表示装置。
  3. 前記薄肉化された絶縁膜部分は複層構造とされた前記第１の絶縁膜のうち最も表面側に形成された一層であることを特徴とする請求項１に記載の液晶表示装置。
  4. 前記薄肉化された絶縁膜部分は複層構造とされた前記第１の絶縁膜のうち最も透明基板側に形成された一層であることを特徴とする請求項１に記載の液晶表示装置。
  5. 前記薄肉化された絶縁膜部分は複層構造とされた前記第１の絶縁膜のうち最も厚みの薄い層で構成されていることを特徴とする請求項１に記載の液晶表示装置。
  6. 前記補助容量線上の薄肉化された絶縁膜部分のエッジは前記補助容量線のエッジよりも内側に位置することを特徴とする請求項１に記載の液晶表示装置。
  7. 前記補助容量電極のエッジ部分は前記第１の絶縁膜で被覆されていることを特徴とする請求項６に記載の液晶表示装置。
  8. 前記第１の絶縁膜の厚さは２５０〜５５０ｎｍであり、前記薄肉化された絶縁膜部分の厚さは５０〜１５０ｎｍであることを特徴とする請求項１に記載の液晶表示装置。
  9. 透明基板上に走査線及び補助容量線を互いに平行に複数本配設する工程と、
    前記透明基板上の全面を覆うように第１の絶縁膜を形成するとともに、前記補助容量線上の前記第１の絶縁膜の一部に薄肉化された絶縁膜部分を形成する工程と、
    前記走査線の一部に形成されるゲート電極に対応する位置の第１の絶縁膜の表面に半導体層を形成する工程と、
    前記走査線に直交するように一部にソース電極が形成された信号線を複数本配設するとともに、ドレイン電極を前記第１の絶縁膜の薄肉化されていない部分の表面を経て前記薄肉化された絶縁膜部分を被覆するように形成する工程と、
    前記信号線、ソース電極及びドレイン電極を含む基板表面を覆うように第２の絶縁膜を形成する工程と、
    前記補助容量線と前記ドレイン電極とが重なる位置であって、薄肉化されていない第１の絶縁膜上のドレイン電極上に位置する前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に前記コンタクトホールを介して前記ドレイン電極と電気的に接続するように画素電極を形成する工程と、
    を含むことを特徴とする液晶表示装置の製造方法。
  10. 前記薄肉化された絶縁膜部分を形成する工程は、前記第１の絶縁膜を複数回に分けて複数層に形成する工程と、その内の少なくとも一層を除去する工程を含むことを特徴とする請求項９に記載の液晶表示装置の製造方法。
  11. 前記薄肉化された絶縁膜部分を形成する工程は、前記第１の絶縁膜を複数回に分けて複数層に形成する際に最初に形成した層を除去する工程であることを特徴とする請求項１０に記載の液晶表示装置の製造方法。
JP2006326560A 2006-12-04 2006-12-04 液晶表示装置及びその製造方法 Active JP4285533B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006326560A JP4285533B2 (ja) 2006-12-04 2006-12-04 液晶表示装置及びその製造方法
US11/998,955 US7573538B2 (en) 2006-12-04 2007-12-03 Liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006326560A JP4285533B2 (ja) 2006-12-04 2006-12-04 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008139619A JP2008139619A (ja) 2008-06-19
JP4285533B2 true JP4285533B2 (ja) 2009-06-24

Family

ID=39475279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006326560A Active JP4285533B2 (ja) 2006-12-04 2006-12-04 液晶表示装置及びその製造方法

Country Status (2)

Country Link
US (1) US7573538B2 (ja)
JP (1) JP4285533B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8411216B2 (en) * 2008-08-27 2013-04-02 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and active matrix substrate manufacturing method
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
CN102237305B (zh) * 2010-05-06 2013-10-16 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
US8730226B2 (en) * 2010-11-04 2014-05-20 Scanvue Technologies, Llc Thin-film transistor liquid-crystal display with variable frame frequency
US9443485B2 (en) 2010-11-04 2016-09-13 Apple Inc. Thin-film transistor liquid-crystal display with variable frame frequency
WO2012090879A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 アクティブマトリクス基板
JP5849489B2 (ja) * 2011-07-21 2016-01-27 セイコーエプソン株式会社 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法
JP2014123607A (ja) 2012-12-20 2014-07-03 Nippon Kodoshi Corp アルミ電解コンデンサ用セパレータ及びアルミ電解コンデンサ
JP6124668B2 (ja) * 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN107004722A (zh) * 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2584290B2 (ja) 1988-09-19 1997-02-26 三洋電機株式会社 液晶表示装置の製造方法
JP2827570B2 (ja) 1991-05-14 1998-11-25 三菱電機株式会社 液晶ディスプレイ
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
JP3916823B2 (ja) * 1999-04-07 2007-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ
JP3844913B2 (ja) 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
JP3581073B2 (ja) * 2000-03-07 2004-10-27 シャープ株式会社 イメージセンサおよびその製造方法
JP4777500B2 (ja) * 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP3812935B2 (ja) 2001-10-22 2006-08-23 シャープ株式会社 液晶表示装置
US7042149B2 (en) * 2002-06-13 2006-05-09 Tfpd Corporation Circuit array substrate for display device
JP2004219991A (ja) * 2002-12-27 2004-08-05 Sharp Corp 表示装置用基板およびこれを有する液晶表示装置
US7834948B2 (en) 2004-06-11 2010-11-16 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device
JP4275644B2 (ja) * 2004-06-23 2009-06-10 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びに電子装置
JP2006184115A (ja) 2004-12-27 2006-07-13 Shima Seiki Mfg Ltd 編地の測色装置とそのプログラム及び測色方法
US7884900B2 (en) * 2005-05-26 2011-02-08 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device with partition walls made of color filter layers as a dam for the light shielding material
JP4301259B2 (ja) 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP2007121793A (ja) 2005-10-31 2007-05-17 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2008139619A (ja) 2008-06-19
US20080129908A1 (en) 2008-06-05
US7573538B2 (en) 2009-08-11

Similar Documents

Publication Publication Date Title
JP4301259B2 (ja) 液晶表示装置及びその製造方法
JP4285533B2 (ja) 液晶表示装置及びその製造方法
JP4354542B2 (ja) 液晶表示装置及びその製造方法
JP4211855B2 (ja) 液晶表示装置及びその製造方法
US6927815B2 (en) Thin film transistor liquid crystal display and method for manufacturing the same
JP4522145B2 (ja) 表示装置用基板、その製造方法及び表示装置
US20120248443A1 (en) Active matrix substrate and method for manufacturing the same
JPWO2007086368A1 (ja) 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置
JP2008170664A (ja) 液晶表示装置及びその製造方法
US7932522B2 (en) Thin film transistor array panel and method for manufacturing the same
JP4900332B2 (ja) 液晶表示装置の製造方法
JP2007334297A (ja) 液晶表示装置及びその製造方法
CN100492147C (zh) 液晶显示装置及其制造方法
JP4946250B2 (ja) 液晶表示装置
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
JP4940926B2 (ja) 液晶表示装置及びその製造方法
US20050037528A1 (en) Thin film transistor liquid crystal display and fabrication method thereof
JP2007121793A (ja) 液晶表示装置及びその製造方法
JP4910706B2 (ja) 電気光学装置の製造方法
KR100860178B1 (ko) 액정표시장치 및 그 제조 방법
JP4762214B2 (ja) 表示装置用基板、その製造方法及び表示装置
JP4188980B2 (ja) 液晶表示装置およびその製造方法
KR20080021952A (ko) 박막 트랜지스터 표시판의 제조 방법
JP2010117499A (ja) アレイ基板及びアレイ基板の製造方法
KR20060128078A (ko) 표시장치용 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4285533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250