JP3844913B2 - アクティブマトリックス型液晶表示装置 - Google Patents
アクティブマトリックス型液晶表示装置 Download PDFInfo
- Publication number
- JP3844913B2 JP3844913B2 JP18194999A JP18194999A JP3844913B2 JP 3844913 B2 JP3844913 B2 JP 3844913B2 JP 18194999 A JP18194999 A JP 18194999A JP 18194999 A JP18194999 A JP 18194999A JP 3844913 B2 JP3844913 B2 JP 3844913B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- storage capacitor
- liquid crystal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示画面を構成する複数の画素電極ごとにスイッチング素子としての薄膜トランジスタ（以下ＴＦＴと称する）と蓄積容量部が設けられた、アクティブマトリックス型の液晶表示装置の構造に関するものである。
【０００２】
【従来の技術】
従来のアクティブマトリックス型液晶表示装置の構造を図７、図８を用いて説明する。図８は液晶層下部のアレイ基板と称される部分の要部平面図であり、図７は、図８の７−７線に沿ったアレイ基板断面に液晶層から上部を付加した全体の断面図となっている。図７において、液晶層３１が透明基板３２と対向する透明基板３３との間に注入、封止され、さらに偏光板３４、偏光板３５が透明基板３２、３３の外側に積層されており、透明基板３２に設けられた画素電極３６と透明基板３３に形成された共通電極３７とが対向している。
【０００３】
また図８に示すように、透明基板３２上に、走査線として機能する互いに平行な複数のゲートライン４２と、これらのゲートライン４２に直交する方向に、信号線として機能する複数のソースライン４０が配線されている。
【０００４】
ゲートライン４２とソースライン４０に囲まれた矩形の領域には透明な画素電極３６が配設されており、両ラインの交差部近傍には画素電極３６へのデータ信号電圧をオン、オフするスイッチング素子としてのＴＦＴ３８が形成されている。またゲートライン４２上には、画素電極３６の電荷を維持する蓄積容量部Ｃｓとしての薄膜コンデンサが形成されている。
【０００５】
ＴＦＴ３８は、半導体層３９、ソースライン４０から延びたソース電極４０ａ、ドレイン電極４１、ゲートライン４２から延びたゲート電極４２ａ、及びゲート絶縁膜４３から構成されている。ドレイン電極４１は層間絶縁膜４４に設けたコンタクトホール４５で画素電極３６と接続されており、画素電極３６はコンタクトホール４６で蓄積容量部Ｃｓの上部電極４７と接続されている。蓄積容量部Ｃｓは、透明基板３２上のゲートライン４２を下部電極とし、ゲート絶縁膜４３を介して上部電極４７が対向した構成となっている。
【０００６】
従来例のアクティブマトリックス型液晶表示装置では、複数のソースライン４０の何れかにデータ信号電圧を印荷し、且つ複数のゲートライン４２の何れかに制御信号を与えると、両ラインに接続されたＴＦＴ３８が作動し、ドレイン電極４１から画素電極３６にデータ信号電圧が印荷される。このようにしてマトリックス状に配列された画素電極３６に接続されたＴＦＴ３８を駆動することにより、画面上に所望の表示パターンが形成される。
【０００７】
図７に示すように、ＴＦＴ３８のゲート絶縁膜４３は蓄積容量部Ｃｓの容量を構成する絶縁膜ともなっている。両膜が単一の工程で形成されることから製造プロセスの簡略化の視点からは好ましい方法であり、その膜厚は、より高い電圧のかかるＴＦＴ３８でのゲート絶縁膜４３としての絶縁耐圧を満足するように決定されていた。
【０００８】
ところで、蓄積容量部Ｃｓにかかる電圧は、Ｃｓの構成方法にもよるが、ＴＦＴ３８にかかる電圧の１／２から１／４であり、絶縁耐圧から要求される膜厚はＴＦＴ３８のゲート絶縁膜４３よりも小さくて良い。即ち、従来例の蓄積容量部Ｃｓでのゲート絶縁膜４３の膜厚は、絶縁耐圧の面からは、過剰な膜厚となっていた。
【０００９】
蓄積容量部Ｃｓの面積は、画素電極３６の駆動に必要な所定の電荷蓄積容量を、蓄積容量部Ｃｓを構成する薄膜コンデンサの単位面積当たりの蓄積容量で除して求められる。この単位面積当たりの蓄積容量は、ゲート絶縁膜４３の比誘電率と膜厚から一義的に決まるため、これを基に蓄積容量部Ｃｓの面積は決められていた。
【００１０】
【発明が解決しようとする課題】
アクティブマトリックス型液晶表示装置では、その表示品位を向上させるためには、光透過率、即ち開口率を大きくする必要がある。高精細化にともなって画素サイズが小さくなると、蓄積容量部Ｃｓの占める面積が相対的に大きくなり、その結果開口率は低下する。これをバックライトの明るさで補おうとすると消費電力が増加してしまうことになる。
【００１１】
開口率を上げるためには蓄積容量部Ｃｓの面積を減らさなければならないが、従来構造では、蓄積容量部Ｃｓの絶縁膜はＴＦＴ３８のゲート絶縁膜４３と同一であり、その膜厚が主としてＴＦＴ３８の耐圧で決まってしまうため、蓄積容量部Ｃｓで独自に単位面積当たりの容量を増すことができなかった。従って、蓄積容量部Ｃｓの所定の容量を確保しながらその面積を減少させるということができず、高精細化に伴って開口率が低下してしまうという問題点があった。
【００１２】
本発明の目的は、上記の課題を解決して蓄積容量部の面積を画素電極の面積に対して相対的に減少させ、開口率のより大きなアクティブマトリックス型液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明のアクティブマトリックス型液晶表示装置は、液晶層を狭持する一対の透明基板と、一方の透明基板上にマトリックス状に配設された複数のゲートライン及び複数のソースラインと、該ゲートライン及び該ソースラインの各交差点に設けられ双方のラインに接続される薄膜トランジスタと、前記各薄膜トランジスタに接続された画素電極と、前記画素電極ごとに設けられた蓄積容量部と、前記薄膜トランジスタ及び前記蓄積容量部の上面に形成された層間絶縁膜と、を備え、前記薄膜トランジスタは、ソース電極、ドレイン電極、ゲート電極を有すると共に前記ゲート電極を前記ソース電極及びドレイン電極から絶縁する第１の絶縁膜を有し、前記蓄積容量部は、前記画素電極に接続された上部電極と、前記上部電極と対峙し外延部が前記上部電極よりも外方へ延出した下部電極と、前記上部電極と前記下部電極との間に形成され前記下部電極の外延部の外側にまで延びた第２の絶縁膜と、を有し、前記第１の絶縁膜は、前記第２の絶縁膜が形成された前記上部電極と前記下部電極との対向領域を避けると共に前記上部電極よりも外方へ延出した下部電極の外延部上に積層されるように形成され、前記第１の絶縁膜が前記下部電極の外延部の外側からさらに前記薄膜トランジスタまで延在され、前記薄膜トランジスタのゲート絶縁膜として機能する膜が、前記第１の絶縁膜と前記第２の絶縁膜との二層構造をなし、前記画素電極が前記薄膜トランジスタと前記蓄積容量部との間において前記層間絶縁膜上に形成されたことを特徴とする。これにより、蓄積容量部の単位面積当たりの容量をＴＦＴのゲート絶縁膜とは独立して設定することが可能となり、その容量を増すことによって蓄積容量部の面積を相対的に減少させることができる。
【００１４】
また本発明のアクティブマトリックス型液晶表示装置は、下部電極上の第２の絶縁膜の平坦な領域にのみ上部電極が形成されている。これにより、下部電極の周縁部にできる第２の絶縁膜の段差部での絶縁破壊が生じにくくなるので、蓄積容量部に要求される絶縁耐圧に応じて第２の絶縁膜の膜厚をより薄く設定できることになり、蓄積容量部の単位面積当たり容量をさらに増加させることにつながる。
【００１５】
さらに本発明のアクティブマトリックス型液晶表示装置は、蓄積容量部の容量を構成する第２の絶縁膜と第１の絶縁膜とが同一材料からなり、蓄積容量部での膜厚が第１の絶縁膜の膜厚よりも小さいものである。これにより、第１の絶縁膜の製膜プロセスを第２の絶縁膜の製膜に利用でき、製造プロセスを複雑化することなく、蓄積容量部の単位面積当たり容量を増して、その面積を相対的に減少させることができる。
【００１６】
また本発明のアクティブマトリックス型液晶表示装置は、蓄積容量部の容量を構成する第２の絶縁膜が、第１の絶縁膜よりも比誘電率の大きな材料からなるものである。これにより、蓄積容量部の単位面積当たりの容量を増してその面積を相対的に減少させる効果を持つものである。
【００１７】
【発明の実施の形態】
以下、本発明のアクティブマトリックス型液晶表示装置の実施の形態を図面に基づき説明する。図１、２は本発明の第１の実施形態を示すものである。図２がアレイ基板部分の要部平面図であり、図１は図２の１−１断面に液晶層から上部を付加した全体の断面図である。図１、２において、ガラスからなる透明な基板１と２の間に液晶相３が挟持されている。透明基板１上にゲートライン７、７´およびゲート電極７ａが形成され、これらを覆うように膜厚が３０００〜５０００Åのゲート絶縁膜８が形成されている。
【００１８】
ゲート絶縁膜８は窒化珪素（ＳｉＮｘ）などからなり、ゲートライン７´の上部ではＣｓ用開口部９が設けられている。ゲート絶縁膜８上には蓄積容量部Ｃｓの容量を形成するための絶縁膜１０が形成されている。なお以下の説明においては、単に絶縁膜と称したときは蓄積容量部Ｃｓの絶縁膜を指し、その他の絶縁膜はその機能を付加して、ゲート絶縁膜、層間絶縁膜等と称する。絶縁膜１０は誘電率の高い材料、たとえばＳｉＮｘ、酸化タンタル（Ｔａ２Ｏ５）などのタンタル酸化物（ＴａＯｘ）から構成されており、ゲート絶縁膜８よりも薄い膜厚で形成される。本実施形態ではゲート絶縁膜８とおなじＳｉＮｘを採用しており、膜厚は蓄積容量部Ｃｓの絶縁耐圧を確保するのに充分な５００〜１５００Åの範囲が適当である。
【００１９】
ＴＦＴ１１はゲート電極７ａの上方にて絶縁膜１０上に設けられており、アモルファスシリコン（α−Ｓｉ）などからなる半導体層１２のチャネル形成領域の両側に、ソースライン１３から延びるソース電極１３ａとドレインン電極１４とが積層され形成されている。この場合は、本来のゲート絶縁膜８に絶縁膜１０を重ねた２層がＴＦＴ１１全体のゲート絶縁膜として機能する。蓄積容量部Ｃｓは、下部電極としてのゲートライン７´と上部電極１５とが絶縁膜１０を介して対峙して構成されており、上部電極１５は絶縁膜１０の平坦な領域にのみ形成されている。これにより、絶縁膜１０の段差部での絶縁破壊が起こりにくくなって膜厚を薄くすることができ、それに対応して蓄積容量部Ｃｓでの単位面積当たりの容量が増加する。
【００２０】
これらソースライン１３、ソース電極１３ａ、ドレイン電極１４及び上部電極１５は、クロム（Ｃｒ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）などの金属からなる、膜厚１０００〜３０００Åの同一の膜から形成することができる。第１の実施形態では蓄積容量部Ｃｓの下部電極としてゲートライン７´を用いたが、ゲートライン７´とは別に専用配線を設けて下部電極としてもよい。
【００２１】
層間絶縁膜１６は、感光性ポリイミドなどの高分子材料からなる膜厚１〜３μｍの膜からなり、ＴＦＴ１１、上部電極１５及び絶縁膜１０を覆って形成されており、ドレイン電極１４と上部電極１５のそれぞれに至るコンタクトホール１７、１８が設けられている。また層間絶縁膜１６上には、インジウムスズ酸化物（ＩＴＯ）などからなる膜厚が５００〜１５００Åの画素電極１９が、コンタクトホール１７、１８を介してドレイン電極１４、上部電極１５にそれぞれ接続されるように形成されている。さらに透明基板２には、透明基板１と対向する面にＩＴＯなどからなる共通電極４が形成されており、透明基板１、２の外面のそれぞれに偏光板５、偏光板６が設けられている。
【００２２】
図２に示すように、ＴＦＴ１１はマトリックス状に配置された複数のソースライン１３と、ゲートライン７、７´との交差部の近傍に形成されている。また蓄積容量部Ｃｓは、画素電極１９に接続された上部電極１５と他の画素電極のＴＦＴ（図示省略）に接続されたゲートライン７´とが絶縁膜１０を介して重ねられて形成されている。ここで、ゲートライン７´が蓄積容量部Ｃｓの下部電極に相当する。
【００２３】
かかる蓄積容量部Ｃｓを備えた透明基板１は、次のようにして形成する。まず、透明基板１上に、複数のゲートライン７、７´とそこから延びてＴＦＴ１１のゲート電極７ａとなる金属膜を、Ｃｒ、Ｍｏ、Ａｌ等の材料を用いて成膜し、エッチングによりパターニングする。次にＴＦＴ１１のゲート絶縁膜８を成膜し、蓄積容量部Ｃｓとなるゲートライン７´の上の部分をエッチングにより除去してＣｓ用開口部９を形成する。ゲート絶縁膜８をＳｉＮｘとする場合は一般的にＣＶＤによる成膜法が用いられる。
【００２４】
次に、蓄積容量部Ｃｓの容量を構成する絶縁膜１０（本実施形態ではＴＦＴ１１でゲート絶縁膜８に積層され、ゲートを構成する膜の１部ともなる）を全面に同時に成膜する。続いてＴＦＴ１１のチャネル部となる半導体層１２を形成する。その後、ソースライン１３とそこから延びるソース電極１３ａ、ドレイン電極１４、蓄積容量部Ｃｓの上部電極１５、を形成する金属膜をスパッタ法により成膜した後パターニングして、ＴＦＴ１１及び蓄積容量部Ｃｓが形成される。なお上部電極１５は、下部電極としてのゲートライン７´上にある絶縁膜１０の、平坦な領域にのみ形成する。
【００２５】
その後、感光性有機材料のスピンコートにより層間絶縁膜１６を形成し、コンタクトホール１７、１８の部分をフォトリソグラフィの方法で除去した後、画素電極１９となる透明導電膜をスパッタ法により成膜し、ついでエッチングによりパターニングして画素電極１９が形成される。画素電極１９は、コンタクトホール１７でドレイン電極１４と、コンタクトホール１８で蓄積容量部Ｃｓの上部電極１５と接続される。
【００２６】
このようにして作成した透明基板１と、これに対向する、共通電極４の形成された透明基板２とを貼り合わせ、両者の空隙部に液晶を注入、封止し、さらに両側に偏光板５、６が積層されて、本発明の第１の実施形態のアクティブマトリックス型液晶表示装置が完成する。
【００２７】
第１の実施形態においては、蓄積容量部Ｃｓの絶縁膜１０を従来例の１／３程度以下に薄くすることができ、これに対応して単位面積当たり容量は増加している。その結果、蓄積容量部Ｃｓの面積は画素電極１９の面積と比較して相対的に減少し、従来例では約４０％が限界と言われていた開口率を５５％に向上させることができた。
【００２８】
図３、４は本発明のアクティブマトリックス型液晶表示装置の第２の実施形態を示すものである。図４がアレイ基板部分の要部平面図であり、図３は図４の３−３断面に液晶層から上部を付加した断面図である。本実施形態では、ＴＦＴ１１のゲート絶縁膜８の成膜と、該膜のゲートライン７´の上部をエッチング除去するまでは第１の実施形態の場合と同一である。次にＴＦＴ１１の半導体層１２を形成し、その後、ソースライン１３とそこから延びるソース電極１３ａ、ドレイン電極１４、蓄積容量部Ｃｓの下部電極の一部をなす補助電極２０、となる金属膜を成膜し、エッチングによりパターニングする。補助電極２０は、ゲートライン７´上の第１の絶縁膜８をエッチング除去したＣｓ用開口部９から露出したゲートライン７´に積層され、該ゲートライン７´とともに蓄積容量部Ｃｓの下部電極を構成する。
【００２９】
次に蓄積容量部Ｃｓの容量を構成する絶縁膜１０をＴＦＴ１１を含む全域にわたって成膜し、ドレイン電極１４へのコンタクトホール２１の領域のみエッチングする。更に、第１の実施形態と同様の方法で層間絶縁膜１６を積層し、ドレイン電極１４へのコンタクトホール１７及び蓄積容量部Ｃｓとなる領域、即ち補助電極２０の上にある絶縁膜１０の平坦な領域を、フォトリソグラフィの方法で除去する。なお、この工程は、絶縁膜１０を形成後直ちに層間絶縁膜１６を積層し、層間絶縁膜１６のコンタクトホール１７、その後絶縁膜１０のコンタクトホール２１の領域を順次エッチングしてもよい。
【００３０】
本実施形態では、蓄積容量部Ｃｓの上部電極１５は、画素電極１９と同じ透明導電膜だけで形成される。従って蓄積容量部Ｃｓの全域にわたって画素電極１９が形成されるとともに、絶縁膜１０上の平坦な領域に上部電極１５が形成されるよう層間絶縁膜１６を除去しなければならない。その後透明導電膜を成膜し、画素電極１９、蓄積容量部Ｃｓの上部電極１５をパターニングして同時に完成する。
【００３１】
本実施形態における効果は、基本的に第１の実施形態の場合と同様であるが、蓄積容量部Ｃｓの絶縁膜１０がＴＦＴ１１の作用に影響するゲート絶縁膜を構成する膜としては使われていないことが第１の実施形態との相違点である。本構造の結果として、ＴＦＴ１１の性能には全く影響を与えずに蓄積容量部の絶縁膜１０を選定することができる。例えば、単位面積当たりの容量を増すため、ＳｉＮｘよりも比誘電率の高い、ＴａＯｘ等の材料を採用することが比較的に容易になる。また副次的な効果として、ゲートライン７、７´のかなりの部分に補助電極２０が積層されて肉厚となることにより、ゲートライン７、７´全体の配線抵抗が減少するという効果も期待できる。
【００３２】
第２の実施形態においても、蓄積容量部Ｃｓの絶縁膜１０としてゲート絶縁膜８に用いたＳｉＮｘをそのまま用いることは何ら問題なく、その場合、好ましい膜厚は第１の実施形態の場合と同一である。他の膜についても、特に記述はしていないが、第１の実施形態の膜材料と膜厚は、第２の実施形態においても良好な結果をもたらすことが期待される。
【００３３】
図５、６は本発明のアクティブマトリックス型液晶表示装置の第３の実施形態を示す。図６はアレイ基板部分の要部平面図、図５は図６中の５−５断面に液晶層から上部を付加した断面図である。本実施形態においても第２の実施形態の考えを踏襲し、蓄積容量部Ｃｓの絶縁膜１０はＴＦＴ１１のゲート絶縁膜を構成する膜としては用いない。半導体層１２の形成までは、第２の実施形態と同一のプロセスで製作される。
【００３４】
次に蓄積容量部Ｃｓの容量を構成する絶縁膜１０を全面に成膜し、半導体層１２の上部のソース電極１３ａ、ドレイン電極１４のそれぞれに電気的に接続される領域とチャネル部となる領域をエッチングにより除去してコンタクトホール２２を形成する。その後、ソースライン１３とそこから延びるソース電極１３ａ、ドレイン電極１４、蓄積容量部Ｃｓの上部電極１５、となる金属膜を全面に成膜し、エッチングによりパターニングする。なお上部電極１５は、下部電極としてのゲートライン７´の上にある絶縁膜１０の平坦な領域にのみ形成される。この後の層間絶縁膜１６の成膜とフォトリソグラフィの工程、及び透明導電膜の成膜とパターニングによる画素電極１９の形成は第１の実施形態の場合と同一である。
【００３５】
本実施形態においては、第２の実施形態と同様に蓄積容量部Ｃｓの絶縁膜１０の選定の自由度が増すと共に、ＴＦＴ１１のソース電極１３ａ及びドレイン電極１４と、ゲート電極７ａ間の膜厚が絶縁膜１０の膜厚分だけ大きくなるため、絶縁耐圧性が向上するという効果もある。前記第２、第３の実施形態においても、開口率は第１の実施形態の場合とほぼ同じく５５％程度まで向上させることができる。
【００３６】
【発明の効果】
本発明は、蓄積容量部Ｃｓが、画素電極と接続された上部電極、絶縁膜、および該絶縁膜を介して対峙する下部電極、とから構成されており、前記絶縁膜はＴＦＴのゲート絶縁膜とは異なる膜として形成されている。従って、ゲート絶縁膜とは独立して蓄積容量部Ｃｓの容量を構成する絶縁膜の膜厚を小さくする、および、（又は）膜材料の比誘電率をあげるという手段を取ることができ、単位面積当たりの蓄積容量を増すことが可能となる。その結果として、所定の電荷容量を維持するための蓄積容量部Ｃｓの面積を画素電極に対して相対的に減少させることができ、高精細な液晶表示装置においてもより大きな開口率を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のアクティブマトリックス型液晶表示装置の断面図である。
【図２】図１のアクティブマトリックス型液晶表示装置のアレイ基板要部平面図である。
【図３】本発明の第２の実施形態のアクティブマトリックス型液晶表示装置の断面図である。
【図４】図３のアクティブマトリックス型液晶表示装置のアレイ基板要部平面図である。
【図５】本発明の第３の実施形態のアクティブマトリックス型液晶表示装置の断面図である。
【図６】図５のアクティブマトリックス型液晶表示装置のアレイ基板要部平面図である。
【図７】従来のアクティブマトリックス型液晶表示装置の断面図である。
【図８】図７のアクティブマトリックス型液晶表示装置のアレイ基板要部平面図である。
【符号の説明】
１、２ 透明基板
３ 液晶層
７、７´ ゲートライン
８ ゲート絶縁膜
１０ 蓄積容量部Ｃｓの容量を構成する絶縁膜
１１ 薄膜トランジスタ
１３ ソースライン
１９ 画素電極
Ｃｓ 蓄積容量部
【発明の属する技術分野】
本発明は、表示画面を構成する複数の画素電極ごとにスイッチング素子としての薄膜トランジスタ（以下ＴＦＴと称する）と蓄積容量部が設けられた、アクティブマトリックス型の液晶表示装置の構造に関するものである。
【０００２】
【従来の技術】
従来のアクティブマトリックス型液晶表示装置の構造を図７、図８を用いて説明する。図８は液晶層下部のアレイ基板と称される部分の要部平面図であり、図７は、図８の７−７線に沿ったアレイ基板断面に液晶層から上部を付加した全体の断面図となっている。図７において、液晶層３１が透明基板３２と対向する透明基板３３との間に注入、封止され、さらに偏光板３４、偏光板３５が透明基板３２、３３の外側に積層されており、透明基板３２に設けられた画素電極３６と透明基板３３に形成された共通電極３７とが対向している。
【０００３】
また図８に示すように、透明基板３２上に、走査線として機能する互いに平行な複数のゲートライン４２と、これらのゲートライン４２に直交する方向に、信号線として機能する複数のソースライン４０が配線されている。
【０００４】
ゲートライン４２とソースライン４０に囲まれた矩形の領域には透明な画素電極３６が配設されており、両ラインの交差部近傍には画素電極３６へのデータ信号電圧をオン、オフするスイッチング素子としてのＴＦＴ３８が形成されている。またゲートライン４２上には、画素電極３６の電荷を維持する蓄積容量部Ｃｓとしての薄膜コンデンサが形成されている。
【０００５】
ＴＦＴ３８は、半導体層３９、ソースライン４０から延びたソース電極４０ａ、ドレイン電極４１、ゲートライン４２から延びたゲート電極４２ａ、及びゲート絶縁膜４３から構成されている。ドレイン電極４１は層間絶縁膜４４に設けたコンタクトホール４５で画素電極３６と接続されており、画素電極３６はコンタクトホール４６で蓄積容量部Ｃｓの上部電極４７と接続されている。蓄積容量部Ｃｓは、透明基板３２上のゲートライン４２を下部電極とし、ゲート絶縁膜４３を介して上部電極４７が対向した構成となっている。
【０００６】
従来例のアクティブマトリックス型液晶表示装置では、複数のソースライン４０の何れかにデータ信号電圧を印荷し、且つ複数のゲートライン４２の何れかに制御信号を与えると、両ラインに接続されたＴＦＴ３８が作動し、ドレイン電極４１から画素電極３６にデータ信号電圧が印荷される。このようにしてマトリックス状に配列された画素電極３６に接続されたＴＦＴ３８を駆動することにより、画面上に所望の表示パターンが形成される。
【０００７】
図７に示すように、ＴＦＴ３８のゲート絶縁膜４３は蓄積容量部Ｃｓの容量を構成する絶縁膜ともなっている。両膜が単一の工程で形成されることから製造プロセスの簡略化の視点からは好ましい方法であり、その膜厚は、より高い電圧のかかるＴＦＴ３８でのゲート絶縁膜４３としての絶縁耐圧を満足するように決定されていた。
【０００８】
ところで、蓄積容量部Ｃｓにかかる電圧は、Ｃｓの構成方法にもよるが、ＴＦＴ３８にかかる電圧の１／２から１／４であり、絶縁耐圧から要求される膜厚はＴＦＴ３８のゲート絶縁膜４３よりも小さくて良い。即ち、従来例の蓄積容量部Ｃｓでのゲート絶縁膜４３の膜厚は、絶縁耐圧の面からは、過剰な膜厚となっていた。
【０００９】
蓄積容量部Ｃｓの面積は、画素電極３６の駆動に必要な所定の電荷蓄積容量を、蓄積容量部Ｃｓを構成する薄膜コンデンサの単位面積当たりの蓄積容量で除して求められる。この単位面積当たりの蓄積容量は、ゲート絶縁膜４３の比誘電率と膜厚から一義的に決まるため、これを基に蓄積容量部Ｃｓの面積は決められていた。
【００１０】
【発明が解決しようとする課題】
アクティブマトリックス型液晶表示装置では、その表示品位を向上させるためには、光透過率、即ち開口率を大きくする必要がある。高精細化にともなって画素サイズが小さくなると、蓄積容量部Ｃｓの占める面積が相対的に大きくなり、その結果開口率は低下する。これをバックライトの明るさで補おうとすると消費電力が増加してしまうことになる。
【００１１】
開口率を上げるためには蓄積容量部Ｃｓの面積を減らさなければならないが、従来構造では、蓄積容量部Ｃｓの絶縁膜はＴＦＴ３８のゲート絶縁膜４３と同一であり、その膜厚が主としてＴＦＴ３８の耐圧で決まってしまうため、蓄積容量部Ｃｓで独自に単位面積当たりの容量を増すことができなかった。従って、蓄積容量部Ｃｓの所定の容量を確保しながらその面積を減少させるということができず、高精細化に伴って開口率が低下してしまうという問題点があった。
【００１２】
本発明の目的は、上記の課題を解決して蓄積容量部の面積を画素電極の面積に対して相対的に減少させ、開口率のより大きなアクティブマトリックス型液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明のアクティブマトリックス型液晶表示装置は、液晶層を狭持する一対の透明基板と、一方の透明基板上にマトリックス状に配設された複数のゲートライン及び複数のソースラインと、該ゲートライン及び該ソースラインの各交差点に設けられ双方のラインに接続される薄膜トランジスタと、前記各薄膜トランジスタに接続された画素電極と、前記画素電極ごとに設けられた蓄積容量部と、前記薄膜トランジスタ及び前記蓄積容量部の上面に形成された層間絶縁膜と、を備え、前記薄膜トランジスタは、ソース電極、ドレイン電極、ゲート電極を有すると共に前記ゲート電極を前記ソース電極及びドレイン電極から絶縁する第１の絶縁膜を有し、前記蓄積容量部は、前記画素電極に接続された上部電極と、前記上部電極と対峙し外延部が前記上部電極よりも外方へ延出した下部電極と、前記上部電極と前記下部電極との間に形成され前記下部電極の外延部の外側にまで延びた第２の絶縁膜と、を有し、前記第１の絶縁膜は、前記第２の絶縁膜が形成された前記上部電極と前記下部電極との対向領域を避けると共に前記上部電極よりも外方へ延出した下部電極の外延部上に積層されるように形成され、前記第１の絶縁膜が前記下部電極の外延部の外側からさらに前記薄膜トランジスタまで延在され、前記薄膜トランジスタのゲート絶縁膜として機能する膜が、前記第１の絶縁膜と前記第２の絶縁膜との二層構造をなし、前記画素電極が前記薄膜トランジスタと前記蓄積容量部との間において前記層間絶縁膜上に形成されたことを特徴とする。これにより、蓄積容量部の単位面積当たりの容量をＴＦＴのゲート絶縁膜とは独立して設定することが可能となり、その容量を増すことによって蓄積容量部の面積を相対的に減少させることができる。
【００１４】
また本発明のアクティブマトリックス型液晶表示装置は、下部電極上の第２の絶縁膜の平坦な領域にのみ上部電極が形成されている。これにより、下部電極の周縁部にできる第２の絶縁膜の段差部での絶縁破壊が生じにくくなるので、蓄積容量部に要求される絶縁耐圧に応じて第２の絶縁膜の膜厚をより薄く設定できることになり、蓄積容量部の単位面積当たり容量をさらに増加させることにつながる。
【００１５】
さらに本発明のアクティブマトリックス型液晶表示装置は、蓄積容量部の容量を構成する第２の絶縁膜と第１の絶縁膜とが同一材料からなり、蓄積容量部での膜厚が第１の絶縁膜の膜厚よりも小さいものである。これにより、第１の絶縁膜の製膜プロセスを第２の絶縁膜の製膜に利用でき、製造プロセスを複雑化することなく、蓄積容量部の単位面積当たり容量を増して、その面積を相対的に減少させることができる。
【００１６】
また本発明のアクティブマトリックス型液晶表示装置は、蓄積容量部の容量を構成する第２の絶縁膜が、第１の絶縁膜よりも比誘電率の大きな材料からなるものである。これにより、蓄積容量部の単位面積当たりの容量を増してその面積を相対的に減少させる効果を持つものである。
【００１７】
【発明の実施の形態】
以下、本発明のアクティブマトリックス型液晶表示装置の実施の形態を図面に基づき説明する。図１、２は本発明の第１の実施形態を示すものである。図２がアレイ基板部分の要部平面図であり、図１は図２の１−１断面に液晶層から上部を付加した全体の断面図である。図１、２において、ガラスからなる透明な基板１と２の間に液晶相３が挟持されている。透明基板１上にゲートライン７、７´およびゲート電極７ａが形成され、これらを覆うように膜厚が３０００〜５０００Åのゲート絶縁膜８が形成されている。
【００１８】
ゲート絶縁膜８は窒化珪素（ＳｉＮｘ）などからなり、ゲートライン７´の上部ではＣｓ用開口部９が設けられている。ゲート絶縁膜８上には蓄積容量部Ｃｓの容量を形成するための絶縁膜１０が形成されている。なお以下の説明においては、単に絶縁膜と称したときは蓄積容量部Ｃｓの絶縁膜を指し、その他の絶縁膜はその機能を付加して、ゲート絶縁膜、層間絶縁膜等と称する。絶縁膜１０は誘電率の高い材料、たとえばＳｉＮｘ、酸化タンタル（Ｔａ２Ｏ５）などのタンタル酸化物（ＴａＯｘ）から構成されており、ゲート絶縁膜８よりも薄い膜厚で形成される。本実施形態ではゲート絶縁膜８とおなじＳｉＮｘを採用しており、膜厚は蓄積容量部Ｃｓの絶縁耐圧を確保するのに充分な５００〜１５００Åの範囲が適当である。
【００１９】
ＴＦＴ１１はゲート電極７ａの上方にて絶縁膜１０上に設けられており、アモルファスシリコン（α−Ｓｉ）などからなる半導体層１２のチャネル形成領域の両側に、ソースライン１３から延びるソース電極１３ａとドレインン電極１４とが積層され形成されている。この場合は、本来のゲート絶縁膜８に絶縁膜１０を重ねた２層がＴＦＴ１１全体のゲート絶縁膜として機能する。蓄積容量部Ｃｓは、下部電極としてのゲートライン７´と上部電極１５とが絶縁膜１０を介して対峙して構成されており、上部電極１５は絶縁膜１０の平坦な領域にのみ形成されている。これにより、絶縁膜１０の段差部での絶縁破壊が起こりにくくなって膜厚を薄くすることができ、それに対応して蓄積容量部Ｃｓでの単位面積当たりの容量が増加する。
【００２０】
これらソースライン１３、ソース電極１３ａ、ドレイン電極１４及び上部電極１５は、クロム（Ｃｒ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）などの金属からなる、膜厚１０００〜３０００Åの同一の膜から形成することができる。第１の実施形態では蓄積容量部Ｃｓの下部電極としてゲートライン７´を用いたが、ゲートライン７´とは別に専用配線を設けて下部電極としてもよい。
【００２１】
層間絶縁膜１６は、感光性ポリイミドなどの高分子材料からなる膜厚１〜３μｍの膜からなり、ＴＦＴ１１、上部電極１５及び絶縁膜１０を覆って形成されており、ドレイン電極１４と上部電極１５のそれぞれに至るコンタクトホール１７、１８が設けられている。また層間絶縁膜１６上には、インジウムスズ酸化物（ＩＴＯ）などからなる膜厚が５００〜１５００Åの画素電極１９が、コンタクトホール１７、１８を介してドレイン電極１４、上部電極１５にそれぞれ接続されるように形成されている。さらに透明基板２には、透明基板１と対向する面にＩＴＯなどからなる共通電極４が形成されており、透明基板１、２の外面のそれぞれに偏光板５、偏光板６が設けられている。
【００２２】
図２に示すように、ＴＦＴ１１はマトリックス状に配置された複数のソースライン１３と、ゲートライン７、７´との交差部の近傍に形成されている。また蓄積容量部Ｃｓは、画素電極１９に接続された上部電極１５と他の画素電極のＴＦＴ（図示省略）に接続されたゲートライン７´とが絶縁膜１０を介して重ねられて形成されている。ここで、ゲートライン７´が蓄積容量部Ｃｓの下部電極に相当する。
【００２３】
かかる蓄積容量部Ｃｓを備えた透明基板１は、次のようにして形成する。まず、透明基板１上に、複数のゲートライン７、７´とそこから延びてＴＦＴ１１のゲート電極７ａとなる金属膜を、Ｃｒ、Ｍｏ、Ａｌ等の材料を用いて成膜し、エッチングによりパターニングする。次にＴＦＴ１１のゲート絶縁膜８を成膜し、蓄積容量部Ｃｓとなるゲートライン７´の上の部分をエッチングにより除去してＣｓ用開口部９を形成する。ゲート絶縁膜８をＳｉＮｘとする場合は一般的にＣＶＤによる成膜法が用いられる。
【００２４】
次に、蓄積容量部Ｃｓの容量を構成する絶縁膜１０（本実施形態ではＴＦＴ１１でゲート絶縁膜８に積層され、ゲートを構成する膜の１部ともなる）を全面に同時に成膜する。続いてＴＦＴ１１のチャネル部となる半導体層１２を形成する。その後、ソースライン１３とそこから延びるソース電極１３ａ、ドレイン電極１４、蓄積容量部Ｃｓの上部電極１５、を形成する金属膜をスパッタ法により成膜した後パターニングして、ＴＦＴ１１及び蓄積容量部Ｃｓが形成される。なお上部電極１５は、下部電極としてのゲートライン７´上にある絶縁膜１０の、平坦な領域にのみ形成する。
【００２５】
その後、感光性有機材料のスピンコートにより層間絶縁膜１６を形成し、コンタクトホール１７、１８の部分をフォトリソグラフィの方法で除去した後、画素電極１９となる透明導電膜をスパッタ法により成膜し、ついでエッチングによりパターニングして画素電極１９が形成される。画素電極１９は、コンタクトホール１７でドレイン電極１４と、コンタクトホール１８で蓄積容量部Ｃｓの上部電極１５と接続される。
【００２６】
このようにして作成した透明基板１と、これに対向する、共通電極４の形成された透明基板２とを貼り合わせ、両者の空隙部に液晶を注入、封止し、さらに両側に偏光板５、６が積層されて、本発明の第１の実施形態のアクティブマトリックス型液晶表示装置が完成する。
【００２７】
第１の実施形態においては、蓄積容量部Ｃｓの絶縁膜１０を従来例の１／３程度以下に薄くすることができ、これに対応して単位面積当たり容量は増加している。その結果、蓄積容量部Ｃｓの面積は画素電極１９の面積と比較して相対的に減少し、従来例では約４０％が限界と言われていた開口率を５５％に向上させることができた。
【００２８】
図３、４は本発明のアクティブマトリックス型液晶表示装置の第２の実施形態を示すものである。図４がアレイ基板部分の要部平面図であり、図３は図４の３−３断面に液晶層から上部を付加した断面図である。本実施形態では、ＴＦＴ１１のゲート絶縁膜８の成膜と、該膜のゲートライン７´の上部をエッチング除去するまでは第１の実施形態の場合と同一である。次にＴＦＴ１１の半導体層１２を形成し、その後、ソースライン１３とそこから延びるソース電極１３ａ、ドレイン電極１４、蓄積容量部Ｃｓの下部電極の一部をなす補助電極２０、となる金属膜を成膜し、エッチングによりパターニングする。補助電極２０は、ゲートライン７´上の第１の絶縁膜８をエッチング除去したＣｓ用開口部９から露出したゲートライン７´に積層され、該ゲートライン７´とともに蓄積容量部Ｃｓの下部電極を構成する。
【００２９】
次に蓄積容量部Ｃｓの容量を構成する絶縁膜１０をＴＦＴ１１を含む全域にわたって成膜し、ドレイン電極１４へのコンタクトホール２１の領域のみエッチングする。更に、第１の実施形態と同様の方法で層間絶縁膜１６を積層し、ドレイン電極１４へのコンタクトホール１７及び蓄積容量部Ｃｓとなる領域、即ち補助電極２０の上にある絶縁膜１０の平坦な領域を、フォトリソグラフィの方法で除去する。なお、この工程は、絶縁膜１０を形成後直ちに層間絶縁膜１６を積層し、層間絶縁膜１６のコンタクトホール１７、その後絶縁膜１０のコンタクトホール２１の領域を順次エッチングしてもよい。
【００３０】
本実施形態では、蓄積容量部Ｃｓの上部電極１５は、画素電極１９と同じ透明導電膜だけで形成される。従って蓄積容量部Ｃｓの全域にわたって画素電極１９が形成されるとともに、絶縁膜１０上の平坦な領域に上部電極１５が形成されるよう層間絶縁膜１６を除去しなければならない。その後透明導電膜を成膜し、画素電極１９、蓄積容量部Ｃｓの上部電極１５をパターニングして同時に完成する。
【００３１】
本実施形態における効果は、基本的に第１の実施形態の場合と同様であるが、蓄積容量部Ｃｓの絶縁膜１０がＴＦＴ１１の作用に影響するゲート絶縁膜を構成する膜としては使われていないことが第１の実施形態との相違点である。本構造の結果として、ＴＦＴ１１の性能には全く影響を与えずに蓄積容量部の絶縁膜１０を選定することができる。例えば、単位面積当たりの容量を増すため、ＳｉＮｘよりも比誘電率の高い、ＴａＯｘ等の材料を採用することが比較的に容易になる。また副次的な効果として、ゲートライン７、７´のかなりの部分に補助電極２０が積層されて肉厚となることにより、ゲートライン７、７´全体の配線抵抗が減少するという効果も期待できる。
【００３２】
第２の実施形態においても、蓄積容量部Ｃｓの絶縁膜１０としてゲート絶縁膜８に用いたＳｉＮｘをそのまま用いることは何ら問題なく、その場合、好ましい膜厚は第１の実施形態の場合と同一である。他の膜についても、特に記述はしていないが、第１の実施形態の膜材料と膜厚は、第２の実施形態においても良好な結果をもたらすことが期待される。
【００３３】
図５、６は本発明のアクティブマトリックス型液晶表示装置の第３の実施形態を示す。図６はアレイ基板部分の要部平面図、図５は図６中の５−５断面に液晶層から上部を付加した断面図である。本実施形態においても第２の実施形態の考えを踏襲し、蓄積容量部Ｃｓの絶縁膜１０はＴＦＴ１１のゲート絶縁膜を構成する膜としては用いない。半導体層１２の形成までは、第２の実施形態と同一のプロセスで製作される。
【００３４】
次に蓄積容量部Ｃｓの容量を構成する絶縁膜１０を全面に成膜し、半導体層１２の上部のソース電極１３ａ、ドレイン電極１４のそれぞれに電気的に接続される領域とチャネル部となる領域をエッチングにより除去してコンタクトホール２２を形成する。その後、ソースライン１３とそこから延びるソース電極１３ａ、ドレイン電極１４、蓄積容量部Ｃｓの上部電極１５、となる金属膜を全面に成膜し、エッチングによりパターニングする。なお上部電極１５は、下部電極としてのゲートライン７´の上にある絶縁膜１０の平坦な領域にのみ形成される。この後の層間絶縁膜１６の成膜とフォトリソグラフィの工程、及び透明導電膜の成膜とパターニングによる画素電極１９の形成は第１の実施形態の場合と同一である。
【００３５】
本実施形態においては、第２の実施形態と同様に蓄積容量部Ｃｓの絶縁膜１０の選定の自由度が増すと共に、ＴＦＴ１１のソース電極１３ａ及びドレイン電極１４と、ゲート電極７ａ間の膜厚が絶縁膜１０の膜厚分だけ大きくなるため、絶縁耐圧性が向上するという効果もある。前記第２、第３の実施形態においても、開口率は第１の実施形態の場合とほぼ同じく５５％程度まで向上させることができる。
【００３６】
【発明の効果】
本発明は、蓄積容量部Ｃｓが、画素電極と接続された上部電極、絶縁膜、および該絶縁膜を介して対峙する下部電極、とから構成されており、前記絶縁膜はＴＦＴのゲート絶縁膜とは異なる膜として形成されている。従って、ゲート絶縁膜とは独立して蓄積容量部Ｃｓの容量を構成する絶縁膜の膜厚を小さくする、および、（又は）膜材料の比誘電率をあげるという手段を取ることができ、単位面積当たりの蓄積容量を増すことが可能となる。その結果として、所定の電荷容量を維持するための蓄積容量部Ｃｓの面積を画素電極に対して相対的に減少させることができ、高精細な液晶表示装置においてもより大きな開口率を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のアクティブマトリックス型液晶表示装置の断面図である。
【図２】図１のアクティブマトリックス型液晶表示装置のアレイ基板要部平面図である。
【図３】本発明の第２の実施形態のアクティブマトリックス型液晶表示装置の断面図である。
【図４】図３のアクティブマトリックス型液晶表示装置のアレイ基板要部平面図である。
【図５】本発明の第３の実施形態のアクティブマトリックス型液晶表示装置の断面図である。
【図６】図５のアクティブマトリックス型液晶表示装置のアレイ基板要部平面図である。
【図７】従来のアクティブマトリックス型液晶表示装置の断面図である。
【図８】図７のアクティブマトリックス型液晶表示装置のアレイ基板要部平面図である。
【符号の説明】
１、２ 透明基板
３ 液晶層
７、７´ ゲートライン
８ ゲート絶縁膜
１０ 蓄積容量部Ｃｓの容量を構成する絶縁膜
１１ 薄膜トランジスタ
１３ ソースライン
１９ 画素電極
Ｃｓ 蓄積容量部
Claims (4)
- 液晶層を狭持する一対の透明基板と、一方の透明基板上にマトリックス状に配設された複数のゲートライン及び複数のソースラインと、該ゲートライン及び該ソースラインの各交差点に設けられ双方のラインに接続される薄膜トランジスタと、前記各薄膜トランジスタに接続された画素電極と、前記画素電極ごとに設けられた蓄積容量部と、前記薄膜トランジスタ及び前記蓄積容量部の上面に形成された層間絶縁膜と、を備え、
前記薄膜トランジスタは、ソース電極、ドレイン電極、ゲート電極を有すると共に前記ゲート電極を前記ソース電極及びドレイン電極から絶縁する第１の絶縁膜を有し、
前記蓄積容量部は、前記画素電極に接続された上部電極と、前記上部電極と対峙し外延部が前記上部電極よりも外方へ延出した下部電極と、前記上部電極と前記下部電極との間に形成され前記下部電極の外延部の外側にまで延びた第２の絶縁膜と、を有し、
前記第１の絶縁膜は、前記第２の絶縁膜が形成された前記上部電極と前記下部電極との対向領域を避けると共に前記上部電極よりも外方へ延出した下部電極の外延部上に積層されるように形成され、
前記第２の絶縁膜が前記下部電極の外延部の外側からさらに前記薄膜トランジスタまで延在され、前記薄膜トランジスタのゲート絶縁膜として機能する膜が、前記第１の絶縁膜と前記第２の絶縁膜との二層構造をなし、
前記画素電極が前記薄膜トランジスタと前記蓄積容量部との間において前記層間絶縁膜上に形成されたことを特徴とするアクティブマトリックス型液晶表示装置。 - 前記下部電極上の第２の絶縁膜の平坦な領域にのみ前記上部電極が形成されてなることを特徴とする請求項１記載のアクティブマトリックス型液晶表示装置。
- 前記第２の絶縁膜が前記第１の絶縁膜と同一材料からなり、前記第２の絶縁膜の膜厚を前記第１の絶縁膜の膜厚よりも小さくしたことを特徴とする請求項１記載のアクティブマトリックス型液晶表示装置。
- 前記第２の絶縁膜が、前記第１の絶縁膜よりも比誘電率の大きな材料からなることを特徴とする請求項１又は請求項２記載のアクティブマトリックス型液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18194999A JP3844913B2 (ja) | 1999-06-28 | 1999-06-28 | アクティブマトリックス型液晶表示装置 |
| TW089110613A TW526352B (en) | 1999-06-28 | 2000-05-31 | Active matrix type liquid crystal display device |
| KR10-2000-0034428A KR100376338B1 (ko) | 1999-06-28 | 2000-06-22 | 액티브 매트릭스형 액정표시장치 |
| US09/603,047 US6356318B1 (en) | 1999-06-28 | 2000-06-26 | Active-matrix liquid crystal display having storage capacitors of area smaller than that of pixel electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18194999A JP3844913B2 (ja) | 1999-06-28 | 1999-06-28 | アクティブマトリックス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001013520A JP2001013520A (ja) | 2001-01-19 |
| JP3844913B2 true JP3844913B2 (ja) | 2006-11-15 |
Family
ID=16109703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18194999A Expired - Lifetime JP3844913B2 (ja) | 1999-06-28 | 1999-06-28 | アクティブマトリックス型液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6356318B1 (ja) |
| JP (1) | JP3844913B2 (ja) |
| KR (1) | KR100376338B1 (ja) |
| TW (1) | TW526352B (ja) |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001312222A (ja) * | 2000-02-25 | 2001-11-09 | Sharp Corp | アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置 |
| JP2002040480A (ja) * | 2000-07-24 | 2002-02-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| US6734924B2 (en) * | 2000-09-08 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR100726132B1 (ko) * | 2000-10-31 | 2007-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| TW525216B (en) * | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| KR100392850B1 (ko) * | 2000-12-29 | 2003-07-28 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| JP2002217418A (ja) * | 2001-01-22 | 2002-08-02 | Sony Corp | 薄膜半導体装置、その製造方法及び表示装置 |
| JP4306142B2 (ja) * | 2001-04-24 | 2009-07-29 | 株式会社日立製作所 | 画像表示装置及びその製造方法 |
| CN1325984C (zh) * | 2001-09-26 | 2007-07-11 | 三星电子株式会社 | 液晶显示器的薄膜晶体管阵列板 |
| KR100840318B1 (ko) * | 2001-12-10 | 2008-06-20 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치 |
| JP4798907B2 (ja) | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4197404B2 (ja) * | 2001-10-02 | 2008-12-17 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| TW516239B (en) * | 2001-11-01 | 2003-01-01 | Chi Mei Optoelectronics Corp | Pixel structure with storage capacitor, fabrication method for the same, and liquid crystal display device |
| KR100493435B1 (ko) * | 2001-12-20 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100487432B1 (ko) * | 2001-12-28 | 2005-05-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| KR100869736B1 (ko) * | 2001-12-29 | 2008-11-21 | 엘지디스플레이 주식회사 | 액정표시소자 및 그의 제조방법 |
| JP3989761B2 (ja) * | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP4463493B2 (ja) * | 2002-04-15 | 2010-05-19 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| JP3989763B2 (ja) * | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| US7569153B2 (en) * | 2002-05-23 | 2009-08-04 | Lg Display Co., Ltd. | Fabrication method of liquid crystal display device |
| KR100874643B1 (ko) * | 2002-09-17 | 2008-12-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100480310B1 (ko) * | 2002-09-24 | 2005-04-07 | 한국전자통신연구원 | 2 층 충전기를 갖는 디스플레이 픽셀 및 그 제조방법 |
| KR20040045598A (ko) * | 2002-11-25 | 2004-06-02 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| KR100909414B1 (ko) | 2002-12-18 | 2009-07-24 | 엘지디스플레이 주식회사 | 액정 표시 소자의 제조 방법 |
| KR100518270B1 (ko) * | 2002-12-18 | 2005-10-04 | 엘지.필립스 엘시디 주식회사 | 인쇄방식에 의한 패턴형성방법 |
| KR100585871B1 (ko) * | 2002-12-18 | 2006-06-02 | 엘지.필립스 엘시디 주식회사 | 인쇄방식에 의한 패턴형성방법 |
| KR100905017B1 (ko) * | 2002-12-27 | 2009-06-30 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100950133B1 (ko) * | 2002-12-27 | 2010-03-30 | 엘지디스플레이 주식회사 | 인쇄방식에 의한 패턴형성방법 |
| KR100914200B1 (ko) * | 2002-12-27 | 2009-08-27 | 엘지디스플레이 주식회사 | 액정 표시 소자의 제조 방법 |
| KR100909419B1 (ko) * | 2002-12-27 | 2009-07-28 | 엘지디스플레이 주식회사 | 액정표시소자의 칼라필터 제조방법 |
| KR100606446B1 (ko) * | 2002-12-27 | 2006-07-31 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| KR100945356B1 (ko) * | 2002-12-27 | 2010-03-09 | 엘지디스플레이 주식회사 | 액정표시소자의 칼라필터 제조방법 |
| KR100945357B1 (ko) * | 2002-12-27 | 2010-03-08 | 엘지디스플레이 주식회사 | 액정 표시 소자의 제조 방법 |
| KR100945349B1 (ko) * | 2002-12-28 | 2010-03-08 | 엘지디스플레이 주식회사 | 액정표시소자의 칼라필터 제조방법 |
| KR100909422B1 (ko) | 2002-12-31 | 2009-07-24 | 엘지디스플레이 주식회사 | 액정표시소자의 패턴 및 그 형성방법 |
| JP2005062479A (ja) * | 2003-08-12 | 2005-03-10 | Seiko Epson Corp | 基板装置、駆動回路、及び電気光学装置、並びに電子機器 |
| KR101027943B1 (ko) * | 2004-05-18 | 2011-04-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
| US7221413B2 (en) * | 2004-08-05 | 2007-05-22 | Au Optronics Corporation | Thin film transistor array substrate and repairing method thereof |
| US8305507B2 (en) * | 2005-02-25 | 2012-11-06 | Samsung Display Co., Ltd. | Thin film transistor array panel having improved storage capacitance and manufacturing method thereof |
| US8040444B2 (en) * | 2005-06-03 | 2011-10-18 | Samsung Electronics Co., Ltd. | Display device, method of manufacturing the same and mask for manufacturing the same |
| JP4301259B2 (ja) | 2005-09-13 | 2009-07-22 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
| JP4900332B2 (ja) * | 2005-09-13 | 2012-03-21 | ソニー株式会社 | 液晶表示装置の製造方法 |
| TWI262743B (en) * | 2005-10-12 | 2006-09-21 | Au Optronics Corp | A controlling element of an organic electro-luminescent display and manufacturing process thereof |
| JP2007121793A (ja) * | 2005-10-31 | 2007-05-17 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| JP2007139948A (ja) * | 2005-11-16 | 2007-06-07 | Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| KR101226444B1 (ko) * | 2005-12-21 | 2013-01-28 | 삼성디스플레이 주식회사 | 표시 기판의 제조 방법 및 표시 기판 |
| EP2037319A3 (en) * | 2006-03-15 | 2009-05-13 | Sharp Kabushiki Kaisha | Active matrix substrate, display device and television receiver |
| JP5116324B2 (ja) | 2006-03-15 | 2013-01-09 | 三星電子株式会社 | 表示装置とその製造方法 |
| JP4215068B2 (ja) * | 2006-04-26 | 2009-01-28 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
| JP2007293072A (ja) * | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | 電気光学装置の製造方法、電気光学装置および電子機器 |
| JP2007294709A (ja) * | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| JP2007334297A (ja) | 2006-05-10 | 2007-12-27 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| JP4211855B2 (ja) * | 2006-05-29 | 2009-01-21 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
| JP2008003118A (ja) * | 2006-06-20 | 2008-01-10 | Epson Imaging Devices Corp | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| JP2008065300A (ja) * | 2006-08-11 | 2008-03-21 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| JP4285533B2 (ja) | 2006-12-04 | 2009-06-24 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
| JP4940926B2 (ja) * | 2006-12-14 | 2012-05-30 | ソニー株式会社 | 液晶表示装置及びその製造方法 |
| JP2008286905A (ja) * | 2007-05-16 | 2008-11-27 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
| JP4661935B2 (ja) * | 2008-10-15 | 2011-03-30 | ソニー株式会社 | 液晶表示装置 |
| WO2010116585A1 (ja) * | 2009-04-10 | 2010-10-14 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法 |
| KR101056250B1 (ko) | 2009-10-21 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 그의 제조 방법 |
| KR101049003B1 (ko) * | 2009-12-01 | 2011-07-12 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 그의 제조 방법 |
| JP4855511B2 (ja) * | 2009-12-04 | 2012-01-18 | 株式会社 日立ディスプレイズ | 表示装置 |
| KR101101087B1 (ko) * | 2009-12-09 | 2011-12-30 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그의 제조 방법 |
| CN102314031B (zh) * | 2010-07-01 | 2014-08-06 | 群康科技(深圳)有限公司 | 液晶显示器用的薄膜晶体管阵列板 |
| JP5153921B2 (ja) * | 2011-06-27 | 2013-02-27 | 株式会社半導体エネルギー研究所 | 表示装置、及び携帯情報端末 |
| CN110164878B (zh) * | 2019-06-10 | 2022-05-03 | 惠科股份有限公司 | 阵列基板及其制备方法 |
| WO2022104584A1 (zh) | 2020-11-18 | 2022-05-27 | 京东方科技集团股份有限公司 | 阵列基板、显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69108062T2 (de) | 1990-01-17 | 1995-07-20 | Toshiba Kawasaki Kk | Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix. |
| US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
| JPH0792491A (ja) * | 1993-09-21 | 1995-04-07 | Matsushita Electric Ind Co Ltd | アクティブマトリクス表示装置用薄膜トランジスタ基板 |
| JP3259513B2 (ja) * | 1994-05-12 | 2002-02-25 | カシオ計算機株式会社 | アクティブマトリックス型カラー液晶表示装置 |
| TW347477B (en) * | 1994-09-30 | 1998-12-11 | Sanyo Electric Co | Liquid crystal display with storage capacitors for holding electric charges |
| JPH08306926A (ja) * | 1995-05-07 | 1996-11-22 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| KR0144233B1 (ko) * | 1995-06-29 | 1998-07-15 | 김주용 | 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법 |
| KR100209620B1 (ko) * | 1996-08-31 | 1999-07-15 | 구자홍 | 액정 표시 장치 및 그 제조방법 |
| KR100209622B1 (ko) * | 1996-09-05 | 1999-07-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
| JP3935246B2 (ja) * | 1997-08-18 | 2007-06-20 | エルジー フィリップス エルシーディー カンパニー リミテッド | 液晶表示装置 |
-
1999
- 1999-06-28 JP JP18194999A patent/JP3844913B2/ja not_active Expired - Lifetime
-
2000
- 2000-05-31 TW TW089110613A patent/TW526352B/zh not_active IP Right Cessation
- 2000-06-22 KR KR10-2000-0034428A patent/KR100376338B1/ko not_active IP Right Cessation
- 2000-06-26 US US09/603,047 patent/US6356318B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6356318B1 (en) | 2002-03-12 |
| JP2001013520A (ja) | 2001-01-19 |
| KR100376338B1 (ko) | 2003-03-15 |
| TW526352B (en) | 2003-04-01 |
| KR20010021016A (ko) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US5771083A (en) | Active matrix substrate and liquid crystal display device | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| JP2776376B2 (ja) | アクティブマトリクス液晶表示パネル | |
| US7190000B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR100649373B1 (ko) | 액정 디스플레이 장치, 박막 트랜지스터 어레이 기판 및 박막 트랜지스터 어레이 기판 형성 방법 | |
| JP3796070B2 (ja) | 液晶表示装置 | |
| US20030112383A1 (en) | Liquid crystal display, thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR100308367B1 (ko) | 액티브매트릭스기판 | |
| KR20060040058A (ko) | 다중 도메인 박막 트랜지스터 표시판 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| KR20070081016A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH10213812A (ja) | アクティブマトリクス型液晶表示装置 | |
| US7619695B2 (en) | Liquid crystal display and manufacturing method therefor | |
| US20040246410A1 (en) | Panel for display device and liquid crystal display | |
| JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 | |
| JP5313028B2 (ja) | 画像表示装置およびその製造方法 | |
| KR20020074056A (ko) | 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP4016558B2 (ja) | アクティブマトリクス基板とその製造方法及び電気光学装置並びに電子機器 | |
| JPH0862629A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3844913 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |