JP3133140B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3133140B2 JP3133140B2 JP10848892A JP10848892A JP3133140B2 JP 3133140 B2 JP3133140 B2 JP 3133140B2 JP 10848892 A JP10848892 A JP 10848892A JP 10848892 A JP10848892 A JP 10848892A JP 3133140 B2 JP3133140 B2 JP 3133140B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- gate
- line
- thin film
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 239000010409 thin film Substances 0.000 claims description 28
- 239000011159 matrix material Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims 2
- 239000010408 film Substances 0.000 description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 239000010407 anodic oxide Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置等の、静
電表示装置、特にアクティブマトリクスを有する表示装
置に関する。
電表示装置、特にアクティブマトリクスを有する表示装
置に関する。
【０００２】
【従来の技術】近年、液晶ディスプレー駆動のためのア
クティブマトリクスがさかんに研究され、また、実用化
されている。従来のアクティブマトリクス回路は、画素
電極と対向電極の間に液晶をはさんだコンデンサーを形
成し、薄膜トランジスタ（ＴＦＴ）によって、このコン
デンサーに出入りする電荷を制御するものであった。画
像を安定に表示する為には、このコンデンサーの両極の
電圧が一定に保たれることが要求されていたが、いくつ
かの理由によって困難があった。
クティブマトリクスがさかんに研究され、また、実用化
されている。従来のアクティブマトリクス回路は、画素
電極と対向電極の間に液晶をはさんだコンデンサーを形
成し、薄膜トランジスタ（ＴＦＴ）によって、このコン
デンサーに出入りする電荷を制御するものであった。画
像を安定に表示する為には、このコンデンサーの両極の
電圧が一定に保たれることが要求されていたが、いくつ
かの理由によって困難があった。
【０００３】最大の理由は、ＴＦＴがオフ状態でもコン
デンサーから電荷がリークすることであった。その他に
も、コンデンサー内部のリークもあったが、一般には前
者のＴＦＴからのリークの方が１桁程度大きかった。そ
して、このリークがはなはだしい場合には、フレーム周
波数と同じ周期で画像の明暗が変化するフリッカーとよ
ばれる減少が生じた。また、ＴＦＴのゲイト電極と画素
電極との寄生容量によってゲイト信号が画素電位と容量
結合し、電圧が変動する現象（ΔＶ）もその原因の１つ
であった。
デンサーから電荷がリークすることであった。その他に
も、コンデンサー内部のリークもあったが、一般には前
者のＴＦＴからのリークの方が１桁程度大きかった。そ
して、このリークがはなはだしい場合には、フレーム周
波数と同じ周期で画像の明暗が変化するフリッカーとよ
ばれる減少が生じた。また、ＴＦＴのゲイト電極と画素
電極との寄生容量によってゲイト信号が画素電位と容量
結合し、電圧が変動する現象（ΔＶ）もその原因の１つ
であった。
【０００４】これらの問題を解決するには、画素容量に
平行に補助の容量（付加容量とも言う）を付けることが
なされてきた。これは、回路図で表せば図１（Ａ）のよ
うになる。すなわち、このような補助容量によって、画
素容量の電荷の放電の時定数が増加する。また、ΔＶ
は、ゲイトパルス（信号電圧）をＶG 、画素容量を
ＣLC、補助容量をＣ、ゲイト電極と画素電極の寄生容量
をＣ’としたときには、 ΔＶ＝Ｃ’ＶG ／（ＣLC＋Ｃ’＋Ｃ） で表され、ＣがＣ’やＣLCに比べて大きければΔＶを低
下させることが出来た。従来、この補助容量の誘電体と
してはＣＶＤ法で作製された酸化珪素や窒化珪素膜が用
いられていた。
平行に補助の容量（付加容量とも言う）を付けることが
なされてきた。これは、回路図で表せば図１（Ａ）のよ
うになる。すなわち、このような補助容量によって、画
素容量の電荷の放電の時定数が増加する。また、ΔＶ
は、ゲイトパルス（信号電圧）をＶG 、画素容量を
ＣLC、補助容量をＣ、ゲイト電極と画素電極の寄生容量
をＣ’としたときには、 ΔＶ＝Ｃ’ＶG ／（ＣLC＋Ｃ’＋Ｃ） で表され、ＣがＣ’やＣLCに比べて大きければΔＶを低
下させることが出来た。従来、この補助容量の誘電体と
してはＣＶＤ法で作製された酸化珪素や窒化珪素膜が用
いられていた。
【０００５】
【発明が解決しようとする課題】しかしながら、ＣＶＤ
法で成膜された被膜は、下地が凹凸を有していた場合に
は、その上の膜では凹凸が強調される傾向があり、それ
にともなって、微小な穴等の欠陥が増加した。特に、表
示装置の開口率を上げる為には、このような補助容量の
ために大きな面積を割くことは出来ず、したがって、誘
電体の厚さを薄くするか、高誘電率の材料を使用するか
が必要とされてきた。しかしながら、酸化珪素は誘電率
が４程度と小さく、また、窒化珪素は誘電率は９程度で
大きいのであるが、その膜質は良好なものではなかっ
た。本発明は、このような問題に鑑みてなされたもの
で、誘電体膜の膜質の向上によって、薄くても耐圧の高
くて均質な膜を提供することを目的とする。また、本発
明は、誘電率の高い膜を補助容量の誘電体として使用す
ることを目的とする。
法で成膜された被膜は、下地が凹凸を有していた場合に
は、その上の膜では凹凸が強調される傾向があり、それ
にともなって、微小な穴等の欠陥が増加した。特に、表
示装置の開口率を上げる為には、このような補助容量の
ために大きな面積を割くことは出来ず、したがって、誘
電体の厚さを薄くするか、高誘電率の材料を使用するか
が必要とされてきた。しかしながら、酸化珪素は誘電率
が４程度と小さく、また、窒化珪素は誘電率は９程度で
大きいのであるが、その膜質は良好なものではなかっ
た。本発明は、このような問題に鑑みてなされたもの
で、誘電体膜の膜質の向上によって、薄くても耐圧の高
くて均質な膜を提供することを目的とする。また、本発
明は、誘電率の高い膜を補助容量の誘電体として使用す
ることを目的とする。
【０００６】
【問題を解決するための手段】この問題の解決するため
に、本発明では、ゲイト配線あるいはそれと同等な配線
をアルミニウム、タンタル等の陽極酸化可能な材料で形
成し、これを陽極酸化することによって、酸化膜を得
て、これを補助容量の誘電体として用いることを特徴と
する。すなわち、陽極酸化によって形成された被膜は、
ＣＶＤ法やその他の気相反応法によって形成された被膜
やスパッタ等の物理的な方法で形成された被膜と違い、
下地の凹凸に忠実に密着性よく形成されるので、均質性
が高く、また、膜も緻密で耐圧性がよいためである。
に、本発明では、ゲイト配線あるいはそれと同等な配線
をアルミニウム、タンタル等の陽極酸化可能な材料で形
成し、これを陽極酸化することによって、酸化膜を得
て、これを補助容量の誘電体として用いることを特徴と
する。すなわち、陽極酸化によって形成された被膜は、
ＣＶＤ法やその他の気相反応法によって形成された被膜
やスパッタ等の物理的な方法で形成された被膜と違い、
下地の凹凸に忠実に密着性よく形成されるので、均質性
が高く、また、膜も緻密で耐圧性がよいためである。
【０００７】また、アルミニウム、チタン、タンタル等
の材料を陽極酸化して得られた酸化物の誘電率は大き
く、例えば、酸化アルミニウムの比誘電率は約９、酸化
タンタルは約５０、酸化チタンにいたっては８０以上で
ある。もちろん、このような高誘電率の材料が配線を覆
っている場合には、その上下の配線間との静電容量が信
号遅延・減衰の原因となるのであるが、その問題は、適
当な厚さの層間絶縁物を間に設けることで大きく改善さ
れる。例えば、厚さ２００ｎｍの比誘電率１００の材料
があったとしても、その上に厚さ６００ｎｍの比誘電率
４の層間絶縁物材料を設けて、上部の配線を形成するこ
とによって、層間絶縁物を設けないときに比べて容量を
１％程度にまで減らすことができ、これは、厚さ８００
ｎｍの比誘電率４の層間絶縁物材料だけが存在するとき
の３０％増に留まる。
の材料を陽極酸化して得られた酸化物の誘電率は大き
く、例えば、酸化アルミニウムの比誘電率は約９、酸化
タンタルは約５０、酸化チタンにいたっては８０以上で
ある。もちろん、このような高誘電率の材料が配線を覆
っている場合には、その上下の配線間との静電容量が信
号遅延・減衰の原因となるのであるが、その問題は、適
当な厚さの層間絶縁物を間に設けることで大きく改善さ
れる。例えば、厚さ２００ｎｍの比誘電率１００の材料
があったとしても、その上に厚さ６００ｎｍの比誘電率
４の層間絶縁物材料を設けて、上部の配線を形成するこ
とによって、層間絶縁物を設けないときに比べて容量を
１％程度にまで減らすことができ、これは、厚さ８００
ｎｍの比誘電率４の層間絶縁物材料だけが存在するとき
の３０％増に留まる。
【０００８】既に知られているように補助容量として
は、他の行のゲイト配線をその電極として使用する方法
と、補助容量専用の配線を形成して、これを補助容量の
電極として使用する方法がある。本発明はいずれにも適
用できる。
は、他の行のゲイト配線をその電極として使用する方法
と、補助容量専用の配線を形成して、これを補助容量の
電極として使用する方法がある。本発明はいずれにも適
用できる。
【０００９】特に、後者の場合には、補助容量として適
した厚さに陽極酸化膜を形成することができる。前者の
場合には、特殊な方法を用いない限り、ゲイト配線を覆
う陽極酸化膜の厚さは補助容量の誘電体の厚さと同じと
なってしまった。
した厚さに陽極酸化膜を形成することができる。前者の
場合には、特殊な方法を用いない限り、ゲイト配線を覆
う陽極酸化膜の厚さは補助容量の誘電体の厚さと同じと
なってしまった。
【００１０】例えば、本発明人等の発明である特願平４
−３０２２０や同４−３８６３７に記述されるように、
ＴＦＴのチャネル領域にオフセット領域を形成しようと
した場合には、ＴＦＴの目的（ドライバー用かマトリク
ス用か、あるいはＮＭＯＳかＰＭＯＳか）にあわせて、
適切な厚さの陽極酸化膜を形成してやらなければならな
い。もちろん、補助容量の誘電体の厚さとしても適切な
ものがある。すなわち、誘電体は十分な耐圧性を有し
て、薄い（２０〜２００ｎｍ）ことが望まれる。一方、
一般的にはＴＦＴのオフセットを形成するために陽極酸
化膜を用いんとする場合は比較的厚い（１５０〜４００
ｎｍ）ことが望まれ、両者は必ずしも一致しなかった。
−３０２２０や同４−３８６３７に記述されるように、
ＴＦＴのチャネル領域にオフセット領域を形成しようと
した場合には、ＴＦＴの目的（ドライバー用かマトリク
ス用か、あるいはＮＭＯＳかＰＭＯＳか）にあわせて、
適切な厚さの陽極酸化膜を形成してやらなければならな
い。もちろん、補助容量の誘電体の厚さとしても適切な
ものがある。すなわち、誘電体は十分な耐圧性を有し
て、薄い（２０〜２００ｎｍ）ことが望まれる。一方、
一般的にはＴＦＴのオフセットを形成するために陽極酸
化膜を用いんとする場合は比較的厚い（１５０〜４００
ｎｍ）ことが望まれ、両者は必ずしも一致しなかった。
【００１１】したがって、補助容量専用の配線を形成
し、これに最適な時間だけ電流を流して、最適な厚さの
陽極酸化膜を、ゲイト配線とは独立に形成できれば理想
的である。しかしながら、このような補助容量専用の配
線を設けることは開口率の低下に結びつくことは言うま
でもない。したがって、いかなる手法がよいかは、目的
とする表示装置の特性やコスト、用途に応じて決定され
なればならない。
し、これに最適な時間だけ電流を流して、最適な厚さの
陽極酸化膜を、ゲイト配線とは独立に形成できれば理想
的である。しかしながら、このような補助容量専用の配
線を設けることは開口率の低下に結びつくことは言うま
でもない。したがって、いかなる手法がよいかは、目的
とする表示装置の特性やコスト、用途に応じて決定され
なればならない。
【００１２】さらに、例えば、ゲイト配線はアルミニウ
ムで、補助容量配線はチタンで形成することによって、
補助容量だけを大きくすることも可能である。この場合
には、補助容量配線の線幅は狭くても、酸化チタンの比
誘電率が非常に大きいため充分であり、結果として開口
率の向上につながり、また、例えば補助容量配線がデー
タ線と交差する部分の補助容量配線の線幅を狭くすれ
ば、データ線との寄生容量も小さくすることが出来る。
ムで、補助容量配線はチタンで形成することによって、
補助容量だけを大きくすることも可能である。この場合
には、補助容量配線の線幅は狭くても、酸化チタンの比
誘電率が非常に大きいため充分であり、結果として開口
率の向上につながり、また、例えば補助容量配線がデー
タ線と交差する部分の補助容量配線の線幅を狭くすれ
ば、データ線との寄生容量も小さくすることが出来る。
【００１３】図１には各種の補助容量を有するアクティ
ブマトリクス回路を示したのである。この他にも、例え
ば、本発明人等の出願である特願平３−１６９３０６、
同３−１６９３０７、同３−１６９３０８、同３−１６
９３０９に示されるようなアクティブマトリクス回路も
ある。
ブマトリクス回路を示したのである。この他にも、例え
ば、本発明人等の出願である特願平３−１６９３０６、
同３−１６９３０７、同３−１６９３０８、同３−１６
９３０９に示されるようなアクティブマトリクス回路も
ある。
【００１４】図１（Ｂ）は、補助容量の専用の配線
Ｘn ’がゲイト配線Ｘn に平行して形成されている。一
方、図１（Ｃ）では、第（ｎ＋１）行のゲイト配線Ｘ
n+1 が、第ｎ行の画素の補助容量を兼ねるような構成と
なっている。
Ｘn ’がゲイト配線Ｘn に平行して形成されている。一
方、図１（Ｃ）では、第（ｎ＋１）行のゲイト配線Ｘ
n+1 が、第ｎ行の画素の補助容量を兼ねるような構成と
なっている。
【００１５】図１（Ｄ）は、ＣＭＯＳのトランスファー
ゲイトをアクティブ素子として用いたもの（特開平２−
１７８６３２）であって、このような回路では、ΔＶ
は、 ΔＶ＝（Ｃ1 −Ｃ2 ）ＶG ／（Ｃ1 ＋Ｃ2 ＋ＣLC） （ここで、Ｃ1 、Ｃ2 には、それぞれのＴＦＴと画素容
量の意図されない寄生容量も含まれている）なので、Ｃ
1 とＣ2 を等しくなるようにすれば、ΔＶは０とするこ
とができる。
ゲイトをアクティブ素子として用いたもの（特開平２−
１７８６３２）であって、このような回路では、ΔＶ
は、 ΔＶ＝（Ｃ1 −Ｃ2 ）ＶG ／（Ｃ1 ＋Ｃ2 ＋ＣLC） （ここで、Ｃ1 、Ｃ2 には、それぞれのＴＦＴと画素容
量の意図されない寄生容量も含まれている）なので、Ｃ
1 とＣ2 を等しくなるようにすれば、ΔＶは０とするこ
とができる。
【００１６】図１（Ｅ）もＣＭＯＳトランスファーゲイ
トをアクティブ素子として用いたのであるが、この場合
には図１（Ｄ）と異なり、ＮＭＯＳ用のゲイト配線とＰ
ＭＯＳ用のゲイト配線が共有されている。そして、この
ような回路でもΔＶは図１（Ｄ）の場合と同じである。
以下に実施例を示し、本発明を詳細に説明する。
トをアクティブ素子として用いたのであるが、この場合
には図１（Ｄ）と異なり、ＮＭＯＳ用のゲイト配線とＰ
ＭＯＳ用のゲイト配線が共有されている。そして、この
ような回路でもΔＶは図１（Ｄ）の場合と同じである。
以下に実施例を示し、本発明を詳細に説明する。
【００１７】
〔実施例１〕 図２（Ａ）に本実施例で作製した補助容
量を有する回路の上面から見た概略図を示す。図におい
て、Ｘn はゲイト配線である。また、Ｘn ’は補助容量
の専用配線である。Ｙm はデータ線である。ＣLCは画素
容量（画素電極）を示し、ＣはＸn とＣLCの重なりでで
きる補助容量である。
量を有する回路の上面から見た概略図を示す。図におい
て、Ｘn はゲイト配線である。また、Ｘn ’は補助容量
の専用配線である。Ｙm はデータ線である。ＣLCは画素
容量（画素電極）を示し、ＣはＸn とＣLCの重なりでで
きる補助容量である。
【００１８】図４に本実施例の作製工程を示した。図
（Ａ−１）、（Ｂ−１）、（Ｃ−１）、（Ｄ−１）は断
面図であり、（Ａ−２）、（Ｂ−２）、（Ｃ−２）、
（Ｄ−２）は上面図である。なお各プロセスの詳細につ
いては、特願平４−３０２２０や同４−３８６３７、同
３−２７３３７７に記述されているので、ここでは特に
述べない。
（Ａ−１）、（Ｂ−１）、（Ｃ−１）、（Ｄ−１）は断
面図であり、（Ａ−２）、（Ｂ−２）、（Ｃ−２）、
（Ｄ−２）は上面図である。なお各プロセスの詳細につ
いては、特願平４−３０２２０や同４−３８６３７、同
３−２７３３７７に記述されているので、ここでは特に
述べない。
【００１９】まず、基板１上に下地の酸化珪素膜２を形
成する。これは酸化珪素と窒化珪素の多層膜でも構わな
い。そして、島状の半導体領域３を形成する。さらに、
ゲイト絶縁膜（酸化珪素）４を形成し、アルミニウムで
ゲイト配線５と補助容量配線６とを形成した。（図４
（Ａ−１）および（Ａ−２））
成する。これは酸化珪素と窒化珪素の多層膜でも構わな
い。そして、島状の半導体領域３を形成する。さらに、
ゲイト絶縁膜（酸化珪素）４を形成し、アルミニウムで
ゲイト配線５と補助容量配線６とを形成した。（図４
（Ａ−１）および（Ａ−２））
【００２０】その後、陽極酸化をおこなって、ゲイト配
線５と補助容量配線６の周囲に酸化アルミニウム被膜７
および８を形成した。ここでは、ゲイト配線に流す電流
と補助容量配線に流す電流を独立して制御することによ
って、前者には厚さ３５０ｎｍの、後者には厚さ１５０
ｎｍの陽極酸化膜を形成した。あるいは、特願平４−３
０２２０や同４−３８６３７に記述されているように、
２段階の陽極酸化をおこなって、酸化膜の厚さを制御す
ることもできる。そして、不純物注入をおこなって、不
純物領域（ソース／ドレイン）９を形成した。（図４
（Ｂ−１）および（Ｂ−２））
線５と補助容量配線６の周囲に酸化アルミニウム被膜７
および８を形成した。ここでは、ゲイト配線に流す電流
と補助容量配線に流す電流を独立して制御することによ
って、前者には厚さ３５０ｎｍの、後者には厚さ１５０
ｎｍの陽極酸化膜を形成した。あるいは、特願平４−３
０２２０や同４−３８６３７に記述されているように、
２段階の陽極酸化をおこなって、酸化膜の厚さを制御す
ることもできる。そして、不純物注入をおこなって、不
純物領域（ソース／ドレイン）９を形成した。（図４
（Ｂ−１）および（Ｂ−２））
【００２１】ついで、酸化珪素の層間絶縁物を厚さ５０
０ｎｍだけ形成した。ここでは、データ線の下の部分だ
けに酸化珪素１０を残して、後は全て除去した。（図４
（Ｃ−１）および（Ｃ−２））
０ｎｍだけ形成した。ここでは、データ線の下の部分だ
けに酸化珪素１０を残して、後は全て除去した。（図４
（Ｃ−１）および（Ｃ−２））
【００２２】データ線とゲイト線あるいは補助容量配線
が交差する部分では容量が生じ、この容量はゲイト信号
やデータの遅延をもたらす。容量を少なくするために
は、このように層間絶縁物を厚く形成することがよいの
であるが、その他の部分に関しては、このような層間絶
縁物は特に必要とされないからである。特に本実施例の
ように、酸化珪素層をゲイト絶縁膜として形成されたも
のまで除去してしまった場合には、従来のようなコンタ
クトホールというものは不要であり、したがって、コン
タクトの不良は著しく低減できた。
が交差する部分では容量が生じ、この容量はゲイト信号
やデータの遅延をもたらす。容量を少なくするために
は、このように層間絶縁物を厚く形成することがよいの
であるが、その他の部分に関しては、このような層間絶
縁物は特に必要とされないからである。特に本実施例の
ように、酸化珪素層をゲイト絶縁膜として形成されたも
のまで除去してしまった場合には、従来のようなコンタ
クトホールというものは不要であり、したがって、コン
タクトの不良は著しく低減できた。
【００２３】このような工程においては、、酸化珪素領
域１０の部分にはマスクが必要であるが、その他の部分
にはマスクは特に必要とはされない。なぜならば、陽極
酸化膜として形成される酸化アルミニウムは極めて耐蝕
性が強く、例えばバッファーフッ酸によるエッチングで
は酸化珪素のエッチングレイトに比べて十分にエッチン
グレイトが遅いからである。
域１０の部分にはマスクが必要であるが、その他の部分
にはマスクは特に必要とはされない。なぜならば、陽極
酸化膜として形成される酸化アルミニウムは極めて耐蝕
性が強く、例えばバッファーフッ酸によるエッチングで
は酸化珪素のエッチングレイトに比べて十分にエッチン
グレイトが遅いからである。
【００２４】したがって、ゲイト電極の部分に関しては
自己整合的に酸化珪素膜をエッチングできる。従来は、
ＴＦＴのコンタクトホールの形成のために微細なマスク
あわせが必要であったが、本実施例では不要である。当
然のことながら、補助配線上に形成された酸化珪素も除
去され、陽極酸化膜が露出する。
自己整合的に酸化珪素膜をエッチングできる。従来は、
ＴＦＴのコンタクトホールの形成のために微細なマスク
あわせが必要であったが、本実施例では不要である。当
然のことながら、補助配線上に形成された酸化珪素も除
去され、陽極酸化膜が露出する。
【００２５】最後に、アルミニウムもしくはクロムでデ
ータ線１１を形成し、また、ＩＴＯで画素電極１２を形
成した。このとき、画素電極と補助容量の専用配線を重
なるように配置することによって補助容量１３を形成で
きた。（図４（Ｄ−１）および（Ｄ−２））もちろん、
ＴＦＴの画素電極側にもアルミニウム（あるいはクロ
ム）の電極・配線を形成し、その上に画素電極をＩＴＯ
で形成してもよい。
ータ線１１を形成し、また、ＩＴＯで画素電極１２を形
成した。このとき、画素電極と補助容量の専用配線を重
なるように配置することによって補助容量１３を形成で
きた。（図４（Ｄ−１）および（Ｄ−２））もちろん、
ＴＦＴの画素電極側にもアルミニウム（あるいはクロ
ム）の電極・配線を形成し、その上に画素電極をＩＴＯ
で形成してもよい。
【００２６】〔実施例２〕 実施例１と同じ作製プロセ
スを用いて、図２（Ｂ）に示すような補助回路を有する
マトリクス回路を作製した。ここでは、実施例１の場合
とは異なり、ゲイト配線は、その上の行の画素容量の電
極を兼ねる。本実施例ではゲイト配線（すなわち補助容
量の配線でもある）上の陽極酸化膜の厚さは２００ｎｍ
とした。
スを用いて、図２（Ｂ）に示すような補助回路を有する
マトリクス回路を作製した。ここでは、実施例１の場合
とは異なり、ゲイト配線は、その上の行の画素容量の電
極を兼ねる。本実施例ではゲイト配線（すなわち補助容
量の配線でもある）上の陽極酸化膜の厚さは２００ｎｍ
とした。
【００２７】特に本実施例のような場合には、図に示す
ようにＴＦＴを互い違いに設けると、配線の距離を節約
し、開口率を向上せしめる上で効果があった。すなわ
ち、本実施例では、ある列のとなりあったＴＦＴにおい
ては、上のＴＦＴがデータ線の右にあった場合には、そ
の下のＴＦＴは左にくるように配列せしめた。
ようにＴＦＴを互い違いに設けると、配線の距離を節約
し、開口率を向上せしめる上で効果があった。すなわ
ち、本実施例では、ある列のとなりあったＴＦＴにおい
ては、上のＴＦＴがデータ線の右にあった場合には、そ
の下のＴＦＴは左にくるように配列せしめた。
【００２８】〔実施例３〕 実施例１と同じ作製プロセ
スを用いて、図２（Ｃ）に示すような補助回路を有する
マトリクス回路を作製した。この回路は図１（Ｄ）に示
すものと同じである。すなわち、ＣＭＯＳのトランスフ
ァーゲイトを駆動するためのＮＭＯＳのゲイト配線Ｘn
とＰＭＯＳのゲイト配線Ｘn ’を覆って画素電極ＣLCを
形成し、補助容量Ｃ1 とＣ2 を形成した。
スを用いて、図２（Ｃ）に示すような補助回路を有する
マトリクス回路を作製した。この回路は図１（Ｄ）に示
すものと同じである。すなわち、ＣＭＯＳのトランスフ
ァーゲイトを駆動するためのＮＭＯＳのゲイト配線Ｘn
とＰＭＯＳのゲイト配線Ｘn ’を覆って画素電極ＣLCを
形成し、補助容量Ｃ1 とＣ2 を形成した。
【００２９】このような回路では、先に示したΔＶの式
から明らかなように、Ｃ1 とＣ2 が等しくないとΔＶが
生じ、画素電位に甚大な変動を与えるので、特にゲイト
配線の幅と画素容量の大きさには注意が必要である。
から明らかなように、Ｃ1 とＣ2 が等しくないとΔＶが
生じ、画素電位に甚大な変動を与えるので、特にゲイト
配線の幅と画素容量の大きさには注意が必要である。
【００３０】〔実施例４〕 実施例１と同じ作製プロセ
スを用いて、図３（Ａ）に示すような補助回路を有する
マトリクス回路を作製した。この回路は図１（Ｅ）に示
すものと同じである。すなわち、ＣＭＯＳのトランスフ
ァーゲイトを駆動するための第ｎ行のゲイト配線Ｘn と
第（ｎ＋１）行のゲイト配線Ｘn+1 を覆って画素電極Ｃ
LCを形成し、補助容量Ｃ1 とＣ2 を形成した。
スを用いて、図３（Ａ）に示すような補助回路を有する
マトリクス回路を作製した。この回路は図１（Ｅ）に示
すものと同じである。すなわち、ＣＭＯＳのトランスフ
ァーゲイトを駆動するための第ｎ行のゲイト配線Ｘn と
第（ｎ＋１）行のゲイト配線Ｘn+1 を覆って画素電極Ｃ
LCを形成し、補助容量Ｃ1 とＣ2 を形成した。
【００３１】このような回路でも、先に示したΔＶの式
から明らかなように、Ｃ1 とＣ2 が等しくないとΔＶが
生じ、画素電位に甚大な変動を与えるので、特にゲイト
配線の幅と画素容量の大きさには注意が必要である。
から明らかなように、Ｃ1 とＣ2 が等しくないとΔＶが
生じ、画素電位に甚大な変動を与えるので、特にゲイト
配線の幅と画素容量の大きさには注意が必要である。
【００３２】また、本実施例のような場合には、図に示
すようにトランスファーゲイト回路を互い違いに設ける
と、配線の距離を節約し、開口率を向上せしめる上で効
果があった。すなわち、本実施例では、ある列のとなり
あったトランスファーゲイト回路においては、上のトラ
ンスファーゲイト回路がデータ線の右にあった場合に
は、その下のトランスファーゲイト回路は左にくるよう
に配列せしめた。
すようにトランスファーゲイト回路を互い違いに設ける
と、配線の距離を節約し、開口率を向上せしめる上で効
果があった。すなわち、本実施例では、ある列のとなり
あったトランスファーゲイト回路においては、上のトラ
ンスファーゲイト回路がデータ線の右にあった場合に
は、その下のトランスファーゲイト回路は左にくるよう
に配列せしめた。
【００３３】〔実施例５〕 実施例１と同じ作製プロセ
スを用いて、図３（Ｂ）に示すような補助回路を有する
マトリクス回路を作製した。この回路は補助容量以外は
図１（Ｅ）に示すものと同じであるが、補助容量は当該
画素のゲイト配線とは関係のないゲイト配線を覆って画
素電極ＣLCを形成し、補助容量Ｃを形成した。
スを用いて、図３（Ｂ）に示すような補助回路を有する
マトリクス回路を作製した。この回路は補助容量以外は
図１（Ｅ）に示すものと同じであるが、補助容量は当該
画素のゲイト配線とは関係のないゲイト配線を覆って画
素電極ＣLCを形成し、補助容量Ｃを形成した。
【００３４】すなわち、第ｍ列に注目した場合、第ｎ行
にＮＭＯＳを第（ｎ＋２）行にＰＭＯＳを配置して、ト
ランスファーゲイト回路を構成し、その間の第（ｎ＋
１）行のゲイト配線Ｘn+1 の陽極酸化膜上に画素電極を
形成して、補助容量Ｃを形成したものである。
にＮＭＯＳを第（ｎ＋２）行にＰＭＯＳを配置して、ト
ランスファーゲイト回路を構成し、その間の第（ｎ＋
１）行のゲイト配線Ｘn+1 の陽極酸化膜上に画素電極を
形成して、補助容量Ｃを形成したものである。
【００３５】このような回路では、各ＴＦＴの寄生容量
が著しく小さい場合には、実施例３および４の場合とは
異なり、補助容量は各ＴＦＴの寄生容量としては機能し
ないので、先に示したΔＶの式から明らかなように、実
質的に０と見なされる。
が著しく小さい場合には、実施例３および４の場合とは
異なり、補助容量は各ＴＦＴの寄生容量としては機能し
ないので、先に示したΔＶの式から明らかなように、実
質的に０と見なされる。
【００３６】本実施例においても図に示すようにトラン
スファーゲイト回路を互い違いに設けると、配線の距離
を節約し、開口率を向上せしめる上で効果があった。
スファーゲイト回路を互い違いに設けると、配線の距離
を節約し、開口率を向上せしめる上で効果があった。
【００３７】
【発明の効果】以上のように、本発明によって、画素の
電位を安定するための信頼性の高い補助容量を形成する
ことが出来た。本実施例ではプレーナー型のＴＦＴにつ
いて説明をおこなったが、現在のアモルファスシリコン
ＴＦＴで良く使用される逆スタガー型のＴＦＴであって
も同じ効果が得られることは明らかである。
電位を安定するための信頼性の高い補助容量を形成する
ことが出来た。本実施例ではプレーナー型のＴＦＴにつ
いて説明をおこなったが、現在のアモルファスシリコン
ＴＦＴで良く使用される逆スタガー型のＴＦＴであって
も同じ効果が得られることは明らかである。
【図１】 本発明によるアクティブマトリクスの回路図
を示す。
を示す。
【図２】 本発明によるアクティブマトリクスの回路配
置を示す。
置を示す。
【図３】 本発明によるアクティブマトリクスの回路配
置を示す。
置を示す。
【図４】 本発明による回路の作製工程例を示す。
１ 基板 ２ 下地酸化珪素層 ３ 島状半導体領域 ４ ゲイト絶縁膜 ５ ゲイト電極・配線 ６ 補助容量配線 ７、８ 陽極酸化膜 ９ 不純物領域 １０ 層間絶縁物 １１ データ線 １２ 画素電極 １３ 補助容量
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1362 G02F 1/1343 G09F 9/00 - 9/46
Claims (10)
- 【請求項１】第ｎ行のゲート配線Ｘnと、 第（ｎ＋１）行のゲート配線Ｘn+1と、第（ｎ＋２）行のゲート配線Ｘ n+2 と、 第（ｎ＋３）行のゲート配線Ｘ n+3 と、 第ｍ列のデータ配線Ｙm と、 前記ゲート配線Ｘnと前記データ配線Ｙmとに接続された
第１の薄膜トランジスタと、前記ゲート配線Ｘ n+2 と前
記データ配線Ｙ m とに接続された第２の薄膜トランジス
タと、画素電極とを有する画素ＸnＹmと、 前記ゲート配線Ｘn+1と前記データ配線Ｙmとに接続され
た第３の薄膜トランジスタと、前記ゲート配線Ｘ n+3 と
前記データ配線Ｙ m とに接続された第４の薄膜トランジ
スタと、画素電極とを有する画素Ｘn+1Ｙmと、 を有するアクティブマトリクス型の表示装置であって、前記データ配線Ｙ m に対して、前記画素Ｘ n Ｙ m と前記画
素Ｘ n+1 Ｙ m とは同じ側になく、 前記ゲート配線Ｘn+1 と前記画素ＸnＹmの画素電極と
は、誘電体を介して重ねて容量を形成しており、前記ゲート配線Ｘ n+2 と前記画素Ｘ n+1 Ｙ m の画素電極と
は、誘電体を介して重なって容量を形成している ことを
特徴とする表示装置。 - 【請求項２】第ｎ行のゲート配線Ｘn と、 第（ｎ＋１）行のゲート配線Ｘn+1と、 第（ｎ＋２）行のゲート配線Ｘn+2 と、第（ｎ＋３）行のゲート配線Ｘ n+3 と、 第（ｎ＋４）行のゲート配線Ｘ n+4 と、 第ｍ列のデータ配線Ｙm と、 前記ゲート配線Ｘnと前記データ配線Ｙmとに接続された
第１の薄膜トランジスタと、前記ゲート配線Ｘ n+2 と前
記データ配線Ｙ m とに接続された第２の薄膜トランジス
タと、画素電極とを有する画素ＸnＹmと、 前記ゲート配線Ｘn+1と前記データ配線Ｙmとに接続され
た第３の薄膜トランジスタと、前記ゲート配線Ｘ n+3 と
前記データ配線Ｙ m とに接続された第４の薄膜トランジ
スタと、画素電極とを有する画素Ｘn+1Ｙmと、 前記ゲート配線Ｘn+2と前記データ配線Ｙmとに接続され
た第５の薄膜トランジスタと、前記ゲート配線Ｘ n+4 と
前記データ配線Ｙ m とに接続された第６の薄膜トランジ
スタと、画素電極とを有する画素Ｘn+2Ｙmと、 を有するアクティブマトリクス型の表示装置であって、前記データ配線Ｙ m に対して、前記画素Ｘ n Ｙ m は前記画
素Ｘ n+2 Ｙ m と同じ側にあり、前記画素Ｘ n+1 Ｙ m と同じ側
になく、 前記ゲート配線Ｘn+1と前記画素ＸnＹmの画素電極と
は、誘電体を介して重ねて容量を形成しており、前記ゲート配線Ｘ n+2 と前記画素Ｘ n+1 Ｙ m の画素電極と
は、誘電体を介して重ねて容量を形成しており、 前記ゲート配線Ｘ n+3 と前記画素Ｘ n+2 Ｙ m の画素電極と
は、誘電体を介して重ねて容量を形成している ことを特
徴とする表示装置。 - 【請求項３】第ｎ行のゲート配線Ｘnと、 第（ｎ＋１）行のゲート配線Ｘn+1と、 第（ｎ＋２）行のゲート配線Ｘn+2と、第（ｎ＋３）行のゲート配線Ｘ n+3 と、 第ｍ列のデータ配線Ｙm と、 第（ｍ＋１）列のデータ配線Ｙm+1と、 前記ゲート配線Ｘnと前記データ配線Ｙmとに接続された
第１の薄膜トランジスタと、前記ゲート配線Ｘ n+2 と前
記データ配線Ｙ m とに接続された第２の薄膜トランジス
タと、画素電極とを有する画素ＸnＹmと、 前記ゲート配線Ｘn+1と前記データ配線Ｙm+1とに接続さ
れた第３の薄膜トランジスタと、前記ゲート配線Ｘ n+3
と前記データ配線Ｙ m+1 とに接続された第４の薄膜トラ
ンジスタと、画素電極とを有する画素Ｘn+1Ｙm+1と、 を有するアクティブマトリクス型の表示装置であって、 前記画素ＸnＹm及び前記画素Ｘn+1Ｙm+1は、前記データ
配線Ｙmと前記データ配線Ｙm+1との間にあり、前記ゲート配線Ｘ n+1 と前記画素Ｘ n Ｙ m の画素電極と
は、誘電体を介して重なって容量を形成しており、 前記ゲート配線Ｘ n+2 と前記画素Ｘ n+1 Ｙ m+1 の画素電極
とは、誘電体を介して重なって容量を形成している こと
を特徴とする表示装置。 - 【請求項４】 第ｎ行のゲート配線Ｘnと、 第（ｎ＋１）行のゲート配線Ｘn+1と、 第（ｎ＋２）行のゲート配線Ｘn+2と、第（ｎ＋３）行のゲート配線Ｘ n+3 と、 第ｍ列のデータ配線Ｙm と、 第（ｍ＋１）列のデータ配線Ｙm+1と、 前記ゲート配線Ｘnと前記データ配線Ｙmとに接続された
第１の薄膜トランジスタと、前記ゲート配線Ｘ n+2 と前
記データ配線Ｙ m とに接続された第２の薄膜トランジス
タと、画素電極とを有する画素ＸnＹmと、 前記ゲート配線Ｘn+1と前記データ配線Ｙm+1とに接続さ
れた第３の薄膜トランジスタと、前記ゲート配線Ｘ n+3
と前記データ配線Ｙ m+1 とに接続された第４の薄膜トラ
ンジスタと、画素電極とを有する画素Ｘn+1Ｙm+1と、 を有するアクティブマトリクス型の表示装置であって、前記画素Ｘ n Ｙ m と前記データ配線Ｙ m とは隣り合い、 前記画素Ｘ n Ｙ m と前記データ配線Ｙ m+1 とは隣り合わ
ず、 前記ゲート配線Ｘ n+1 と前記画素Ｘ n Ｙ m の画素電極と
は、誘電体を介して重なって容量を形成しており、 前記ゲート配線Ｘ n+2 と前記画素Ｘ n+1 Ｙ m+1 の画素電極
とは、誘電体を介して重なって容量を形成している こと
を特徴とする表示装置。 - 【請求項５】 請求項１、３及び４のいずれか一におい
て、前記第１及び第３の薄膜トランジスタはＮＭＯＳで
あり、前記第２及び第４の薄膜トランジスタはＰＭＯＳ
であることを特徴とする表示装置。 - 【請求項６】 請求項２において、前記第１、第３及び第
５の薄膜トランジスタはＮＭＯＳであり、前記第２、第
４及び第６の薄膜トランジスタはＰＭＯＳであることを
特徴とする表示装置。 - 【請求項７】請求項１、３及び４のいずれか一におい
て、前記第１乃至第４の薄膜トランジスタは、アモルフ
ァスシリコンを有していることを特徴とする表示装置。 - 【請求項８】請求項２において、前記第１乃至第６の薄
膜トランジスタは、アモルファスシリコンを有している
ことを特徴とする表示装置。 - 【請求項９】請求項１、３、４、５及び７のいずれか一
において、前記第１乃至第４の薄膜トランジスタは、逆
スタガー型の薄膜トランジスタであることを特徴とする
表示装置。 - 【請求項１０】請求項２，６及び８のいずれか一におい
て、前記第１乃至第６の薄膜トランジスタは、逆スタガ
ー型の薄膜トランジスタであることを特徴とする表示装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10848892A JP3133140B2 (ja) | 1992-04-01 | 1992-04-01 | 表示装置 |
| US08/038,107 US5463483A (en) | 1992-04-01 | 1993-03-30 | Electro-optical device having an anodic oxide film |
| CN93105190A CN1076831C (zh) | 1992-04-01 | 1993-04-01 | 电光器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10848892A JP3133140B2 (ja) | 1992-04-01 | 1992-04-01 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06160894A JPH06160894A (ja) | 1994-06-07 |
| JP3133140B2 true JP3133140B2 (ja) | 2001-02-05 |
Family
ID=14486038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10848892A Expired - Lifetime JP3133140B2 (ja) | 1992-04-01 | 1992-04-01 | 表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5463483A (ja) |
| JP (1) | JP3133140B2 (ja) |
| CN (1) | CN1076831C (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2814161B2 (ja) * | 1992-04-28 | 1998-10-22 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置およびその駆動方法 |
| US6693681B1 (en) | 1992-04-28 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| JPH07335904A (ja) | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜半導体集積回路 |
| JPH07311392A (ja) * | 1994-03-24 | 1995-11-28 | Sharp Corp | 液晶表示装置 |
| US6433361B1 (en) | 1994-04-29 | 2002-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method for forming the same |
| JP3312083B2 (ja) * | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JPH08286212A (ja) * | 1995-04-14 | 1996-11-01 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| US5641974A (en) * | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| JP3069280B2 (ja) * | 1995-12-12 | 2000-07-24 | 松下電器産業株式会社 | アクティブマトリックス型液晶表示素子及びその駆動方法 |
| US6660610B2 (en) * | 1996-07-08 | 2003-12-09 | Micron Technology, Inc. | Devices having improved capacitance and methods of their fabrication |
| US6133075A (en) * | 1997-04-25 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP3980156B2 (ja) | 1998-02-26 | 2007-09-26 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| JP3127894B2 (ja) * | 1998-07-24 | 2001-01-29 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| JP4076648B2 (ja) | 1998-12-18 | 2008-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4008133B2 (ja) * | 1998-12-25 | 2007-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8158980B2 (en) | 2001-04-19 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor |
| JP4202502B2 (ja) * | 1998-12-28 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6677613B1 (en) * | 1999-03-03 | 2004-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6630977B1 (en) | 1999-05-20 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor formed around contact hole |
| US6876145B1 (en) | 1999-09-30 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Organic electroluminescent display device |
| KR100326881B1 (ko) * | 1999-10-15 | 2002-03-13 | 구본준, 론 위라하디락사 | 액정표시소자 및 그 제조방법 |
| US6580094B1 (en) | 1999-10-29 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device |
| US7071041B2 (en) * | 2000-01-20 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7009240B1 (en) | 2000-06-21 | 2006-03-07 | Micron Technology, Inc. | Structures and methods for enhancing capacitors in integrated circuits |
| JP2003202593A (ja) * | 2002-01-04 | 2003-07-18 | Fujitsu Display Technologies Corp | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 |
| AU2002321847A1 (en) * | 2002-01-15 | 2003-07-30 | Samsung Electronics Co., Ltd | A wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same |
| JP3953330B2 (ja) * | 2002-01-25 | 2007-08-08 | 三洋電機株式会社 | 表示装置 |
| US20070279231A1 (en) * | 2006-06-05 | 2007-12-06 | Hong Kong University Of Science And Technology | Asymmetric rfid tag antenna |
| CN102881249A (zh) * | 2012-10-18 | 2013-01-16 | 深圳市华星光电技术有限公司 | 像素单元及主动矩阵式平面显示装置 |
| US9812395B2 (en) * | 2014-10-07 | 2017-11-07 | Taiwan Semiconductor Manufacturing Company Limited & National Taiwan University | Methods of forming an interconnect structure using a self-ending anodic oxidation |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| JP3226223B2 (ja) * | 1990-07-12 | 2001-11-05 | 株式会社東芝 | 薄膜トランジスタアレイ装置および液晶表示装置 |
-
1992
- 1992-04-01 JP JP10848892A patent/JP3133140B2/ja not_active Expired - Lifetime
-
1993
- 1993-03-30 US US08/038,107 patent/US5463483A/en not_active Expired - Lifetime
- 1993-04-01 CN CN93105190A patent/CN1076831C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5463483A (en) | 1995-10-31 |
| CN1078311A (zh) | 1993-11-10 |
| CN1076831C (zh) | 2001-12-26 |
| JPH06160894A (ja) | 1994-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133140B2 (ja) | 表示装置 | |
| JP2814161B2 (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JP3402909B2 (ja) | 薄膜トランジスタ装置及び液晶表示装置 | |
| JPH09258270A (ja) | アクティブマトリクス方式の液晶表示装置及びその製造方法 | |
| JP2678017B2 (ja) | アクティブマトリクス表示装置 | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| JPH04336530A (ja) | 液晶ディスプレイ | |
| JP3215158B2 (ja) | アクティブマトリクス表示装置 | |
| JPH0451120A (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ | |
| US6693681B1 (en) | Electro-optical device and method of driving the same | |
| JP3102467B2 (ja) | アクティブマトリクス表示装置の作製方法 | |
| JP3518851B2 (ja) | アクティブマトリクス基板の駆動方法 | |
| JPH10206893A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3095880B2 (ja) | アクティブマトリクス表示装置 | |
| JP3088834B2 (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
| JP3092747B2 (ja) | アクティブマトリクス表示装置 | |
| JP3373483B2 (ja) | 表示装置 | |
| JP3089675B2 (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法 | |
| JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
| JPH08240817A (ja) | アクティブマトリクス表示装置の作製方法 | |
| JP3365616B2 (ja) | アクティブマトリクス表示装置 | |
| JP3447686B2 (ja) | アクティブマトリクス装置 | |
| JP2509017B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH06130412A (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |