[go: up one dir, main page]

KR100277810B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100277810B1
KR100277810B1 KR1019970023608A KR19970023608A KR100277810B1 KR 100277810 B1 KR100277810 B1 KR 100277810B1 KR 1019970023608 A KR1019970023608 A KR 1019970023608A KR 19970023608 A KR19970023608 A KR 19970023608A KR 100277810 B1 KR100277810 B1 KR 100277810B1
Authority
KR
South Korea
Prior art keywords
wiring
groove
insulating film
opening
semiconductor device
Prior art date
Application number
KR1019970023608A
Other languages
English (en)
Other versions
KR980005658A (ko
Inventor
고 노구치
Original Assignee
가네꼬 히사시
닛본 덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR980005658A publication Critical patent/KR980005658A/ko
Application granted granted Critical
Publication of KR100277810B1 publication Critical patent/KR100277810B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 회로 동작 속도 및 집적도가 향상된 반도체 장치를 제공하고 또, 회로 설계가 간이화된 그 반도체 장치의 제조 방법을 제공한다.
실리콘 기판상에 절연막이 형성되고 그 절연막상에 제 1 배선이 설치되고, 그 제 1 배선 및 그 절연막상에 또한 절연막이 형성되고, 그 절연막에 개구부가 설치되고 그 개구부에 금속이 매립되어서 제 2 배선이 형성된 반도체 장치이며, 상기 개구부가 구멍형상 개구부 및 깊이가 다른 2개 이상의 홈형상 개구부이며, 그 구멍형상 개구부가 그 홈형상 개구부의 적어도 일부에 제 1 배선에 이르도록 설치된 반도체 장치이다.

Description

반도체 장치 및 그 제조 방법
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이며, 특히 홈형상 배선구조를 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
종래, 기판 및 하층 배선상에 설치된 층간 절연막에 홈형상 개구부와 구멍형상 개구부를 설치하고 이것을 금속으로 매립함으로써 비어홀과 상층 배선을 동시에 형성하는 방법이 공지되어 있으며, 예를 들면, 특개소 63-271958호 공보에 개시되어 있다.
이하, 제1도 내지 제3도를 참조로 이 종래기술을 설명한다. 제1도는 소자 단면도에 의해 나타낸 제조공정도이다. 또한, 특개소 63-271958호 공보에는 확산층상에 콘택트구멍을 거쳐서 배선을 형성하는 예가 기재되어 있는데, 여기에서는 하층 배선상에 비어홀과 상층 배선을 설치하는 예를 설명했다.
우선, 제1(a)도에 도시하는 바와 같이, 실리콘 기판(401)상에 제 1 실리콘 산화막(402)을 형성한 후, 제 1 배선으로서 배선A(403)를, 예를 들면, 알루미늄에 의해 소정의 형상으로 형성하고, 이어서 제 2 실리콘 산화막(404)을 전체면에 형성한다.
다음에, 통상의 포토리소그래피 기술로 형성된 포토레지스트(405)를 마스크로서 제 2 실리콘 산화막을 이방성 에칭하고, 제1(b)도에 도시하는 바와 같이, 비어홀을 위한 구멍형상 개구부(420)를 배선A(403)에 이르도록 형성한다.
포토레지스트(405)를 제거한 후, 포토리소그래피 기술과 이방성 에칭 기술에 의해 소정의 형상의 포토레지스트(406)를 형성하고, 이것을 마스크로서 제 2 배선을 위한 홈형상 개구부(411, 412)를 제 2 실리콘 산화막의 도중의 깊이까지 형성한다(제1(c)도 참조). 이때, 먼저 형성한 구멍형상 개구부(420)는 충분히 깊기 때문에 이 저부에는 포토레지스트(406)가 잔존하고 있다.
포토레지스트(406)를 제거함으로써, 제1(d)도에 도시하는 바와 같이 비어홀(441)과 홈형상 개구부(411, 412)가 형성된다.
다음에, 제1(e)도에 도시하는 바와 같이, 전체면에 금속으로서 예를 들면, 알루미늄(407)을 형성하고 비어홀과 홈형상 개구부를 매립한다.
계속해서, 제1(f)도에 도시하는 바와 같이, 전체면을 에치백하고 개구부에만 알루미늄을 잔류시킨다. 이 결과, 배선A(403)가 비어홀(441) 내의 알루미늄을 거쳐서 제 2 배선인 배선B(431)와 접속한다. 또, 제 2 배선인 배선C(432)는 단독 배선으로서 형성된다.
제2도는 종래의 반도체 장치의 소자 평면도이며, 이 X-Y 단면이 제1(f)도에 상당한다.
제3도는 각 리소그래피 공정에서 사용하는 마스크 패턴을 포지프로세스의 경우에 대해서 공정순으로 도시하고 있다. 제3(a)도는 배선A의 마스크 패턴, 제3(b)도는 비어홀을 위한 구멍형상 개구부(420)의 마스크 패턴, 제3(c)도는 배선B 및 배선C를 위한 홈형상 개구부(411, 412)의 마스크 패턴을 도시한다.
절연막 내의 개구부에만 금속을 매립하는 홈형상 배선을 형성하는 기술로서, 상기 종래기술에서는 에치백에 의한 방법을 설명했지만, 다른 기술로서 화학적 기계적 연마법(CMP = Chemical Mechanical Polishing)이 공지되어 있다. 이 CMP에 의만 홈형상 배선의 형성 기술은, 예를 들면, 특공평 7-79218호 공보에 개시되어 있다. 이 기술은 기판상의 절연막에 개구부를 설치하고 이 개구부를 매립하는데 충분한 두께의 금속층을 형성한 후, 절연막과 금속층의 표면이 실질적으로 동일 평면으로 되기까지 알루미나 분말을 포함하는 산첨가 슬러리를 사용해서 화학적 기계적으로 연마하는 것이다. 이 기술을 구멍형상 개구부와 홈형상 개구부를 갖는 반도체장치에 적용하면 에치백을 사용한 방법보다도 더욱 평탄한 표면을 형성할 수 있다.
일반적으로 집적회로의 동작 속도는 배선저항과 배선용량에 의존하며, 어느 것이나 낮은 것이 바람직하다. 배선저항을 저감하기 위해서는 배선막 두께 및 배선폭을 크게할 필요가 있다. 한편, 배선용량을 저감하기 위해서는 배선폭을 좁게 하고 또한, 인접 배선 간격을 넓힐 필요가 있다.
그러나, 이들 2가지 요구는 양립하지 않기 때문에 회로의 설계에 있어서는 양자를 고려하여 적정한 값을 선택하게 된다. 즉, 회로 동작 속도가 배선 저항에 강하게 의존하는 회로에 있어서는 배선 저항이 낮아지도록 배선막 두께와 배선폭을 크게하는 것이 효과적이다. 반대로 회로 동작 속도가 배선용량에 강하게 의존하는 회로에 있어서는 배선용량이 낮아지도록 배선폭을 좁게 하고 인접 배선간격을 크게 잡는다. 어째든 레이아웃 면적이 크게되어 집적도가 희생되기 때문에 회로 동작 속도와 집적도를 양립시키는 것은 곤란하다.
따라서, 종래기술에 있어서는 배선의 두께를 고정하고 있으므로 배선저항과 배선용량이 회로의 레이아웃에 의해서 한가지로 정해지며 반드시 최적의 설계가 되어 있지 않았었다.
그래서, 본 발명의 목적은 집적회로의 설계에 있어서의 배선저항 및 배선용량의 선택의 폭을 넓혀서 설계의 자유도를 높임으로써, 회로 동작 속도 및 집적도가 향상된 반도체 장치를 제공하는 것이며, 또, 회로 설계가 간이화된 그 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명자는 상기의 목적을 달성하기 위해서 여러가지 검토를 거듭한 결과 본 발명을 완성했다.
제 1 발명은 실리콘 기판상의 절연막에 홈형상 배선을 갖는 반도체 장치에 있어서 동일 배선층에 막 두께가 다른 홈형상 배선을 2개 이상 갖는 것을 특징으로 하는 반도체 장치에 관한 것이다.
제 2 발명은 실리콘 기판상의 절연막에 개구부가 설치되고 그 개구부를 금속이 차지하는 반도체 장치로서, 상기 개구부가 구멍형상 개구부 및 깊이가 다른 2개 이상의 홈형상 개구부인 것을 특징으로 하는 반도체 장치에 관한 것이다.
제 3 발명은 실리콘 기판상에 절연막이 형성되고 그 절연막상에 제 1 배선이 설치되고, 그 제 1 배선 및 그 절연막상에 다시 절연막이 형성되고, 그 절연막에 개구부가 설치되어 그 개구부에 금속이 매립되어서 제 2 배선이 형성된 반도체 장치로서, 상기 개구부가 구멍형상 개구부 및 깊이가 다른 2개 이상의 홈형상 개구부이고, 그 구멍형상 개구부가 그 홈형상 개구부의 적어도 일부에 제 1 배선에 이르도록 설치된 것을 특징으로 하는 반도체 장치에 관한 것이다.
제 4 발명은 실리콘 기판상에 절연막을 형성하고 그 절연막상에 제 1 배선을 형성하는 공정과, 그 제 1 배선 및 그 절연막상에 다시 절연막을 형성하는 공정과, 그 절연막에 제 1 홈형상 개구부와 구멍형상 개구부와 제 2 홈형상 개구부를 형성하는 공정과, 이들 개구부 내에 금속을 매립하고 또한 그 절연막의 전체면에 금속을 형성하는 공정과, 그 금속 표면과 그 절연막 표면이 동일 평면으로 되기까지 금속을 제거하는 공정을 갖는 반도체 장치의 제조 방법으로서, 상기 구멍형상 개구부가 상기 제 1 홈형상 개구부의 적어도 일부에 제 1 배선에 이르도록 설치되고, 또한 상기 제 2 홈형상 개구부가 상기 제 1 홈형상 개구부와 다른 장소 또는/및 상기 제 1 홈형상 개구부의 적어도 일부에 설치되는 것을 특징으로 하는 제 1, 제 2 또는 제 3 발명의 반도체 장치의 제조 방법에 관한 것이다.
제 5 발명은 구멍형상 개구부와 제 2 홈형상 개구부를 동일한 포토리소그래피 공정 및 에칭 공정으로 형성하는 제 4 발명의 반도체 장치의 제조 방법에 관한것이다.
제1도는 종래의 반도체 장치의 제조 방법의 일실시형태를 소자 단면도에 의해 나타낸 제조 공정도.
제2도는 종래의 반도체 장치의 소자 평면도.
제3도는 종래의 반도체 장치의 제조 방법에 있어서의 각 리소그래피 공정에서 사용하는 마스크 패턴의 설명도.
제4도는 본 발명의 반도체 장치의 제조 방법의 일실시형태를 소자 단면도에 의해 나타낸 제조 공정도.
제5도는 본 발명의 반도체 장치의 소자 평면도.
제6도는 본 발명의 반도체 장치의 제조 방법에 있어서의 각 리소그래피 공정에서 사용하는 마스크 패턴의 설명도.
제7도는 본 발명의 반도체 장치의 제조 방법의 일실시형태를 소자 단면도에 의해 나타낸 제조 공정도.
제8도는 본 발명의 반도체 장치의 소자 평면도.
제9도는 본 발명의 반도체 장치의 제조 방법에 있어서의 각 리소그래피 공정에서 사용하는 마스크 패턴의 설명도.
제10도는 본 발명의 반도체 장치의 제조 방법의 일실시형태를 소자 단면도에 의해 나타낸 제조 공정도.
제11도는 본 발명의 반도체 장치의 소자 평면도.
제12도는 본 발명의 반도체 장치의 제조 방법에 있어서의 각 리소그래피 공정에서 사용하는 마스크 패턴의 설명도.
* 도면의 주요부분에 대한 부호의 설명
101, 201, 301, 401 : 실리콘 기판 102, 202, 302, 402 : 제1실리콘 산화막
103, 203, 303, 403 : 배선A 104, 204, 304, 404 : 제2실리콘 산화막
105, 106, 205, 206, 305, 306, 405, 406 : 포토레지스트
111, 112, 113, 211, 212, 311, 312 : 제1홈형상 개구부
121, 122, 221, 321 : 제2홈형상 개구부
120, 220, 320, 420 : 구멍형상 개구부
107, 407 : 알루미늄 131, 231, 331, 431 : 배선B
132, 232, 332, 432 : 배선C 133, 233, 333 : 배선D
134 : 배선E 141, 241, 341, 441 : 비어홀
351 : 제1질화막 352 : 제2질화막
353 : 제3실리콘 산화막 411, 412 : 홈형상 개구부
이하, 본 발명의 실시형태를 들어서 상세하게 설명한다.
[실시형태 1]
제4(d)도는 본 발명의 반도체 장치의 일실시형태의 소자 단면도이다. 실리콘 기판(101)상에 제 1 실리콘 산화막(102)이 설치되고, 그 위에 제 1 배선으로서 알루미늄으로 이루어진 두께 0.5㎛의 배선A(103)가 소정의 형상으로 설치되어 1층의 배선으로서 기능한다. 이 전체면에 제 2 실리콘 산화막(104)이 배선A상에서 약 1.3㎛의 두께가 되도록 설치되어 있다.
제 2 실리콘 산화막에는 제 2 배선인 배선B 내지 배선E(131 내지 134)를 위한 홈형상 개구부, 및 비어홀(141)을 위한 구멍형상 개구부가 설치되며 그것들의 내부에는 알루미늄이 매립되어 있다. 배선A(103)는 비어홀(141)내의 알루미늄을 거쳐서 배선B(131)와 접속하고 있다. 배선B(131) 및 배선C(132)는 두께가 약 0.5㎛이며 2층의 배선으로서 기능한다. 배선D(133)는 두께가 약 1.0㎛이며 2층의 배선으로서 기능한다. 배선E(134)는 1단째의 깊이가 약 0.5㎛인 홈형상 개구부와 2단째의 깊이가 약 1.0㎛인 홈형상 개구부로 이루어지는 개구부에 형성되고, 합계로서 약 1.5㎛의 두께를 가지며 2층의 배선으로서 기능한다.
종래예에서는 제 2 배선으로서 배선B 및 배선C 만이 설치되어 있었지만, 본 실시형태에 있어서는 새로이 배선D 및 배선E를 설치하고 있다. 배선D 및 배선E는 배선막 두께가 각각 1.0㎛ 및 1.5㎛이며, 종래 배선의 2배 내지 3배이기 때문에 이것들의 배선저항은 1/2 내지 1/3로 대폭 저감되어 있다.
또, 본 실시형태에서는 2층의 배선으로서 3종류의 막 두께를 갖는 배선을 설치하고 있기 때문에, 회로의 설계에 있어서 배선저항과 배선용량을 고려한 자유도가 높은 설계가 가능해진다. 예를 들어, 배선저항보다 배선용량의 저감이 중요한 개소에는 얇은 배선인 0.5㎛ 두께의 배선B 및 배선C를 사용하고, 반대로 용량보다 저항의 저감이 중요한 개소에는 두꺼운 배선인 1.0㎛ 두께의 배선B를 사용하면 된다. 또한, 보다 저저항화(低抵抗化)가 중요한 개소, 예를 들어 큰 전류가 흐르는 전원용 배선 등에는 보다 두꺼운 배선인 1.5㎛ 두께의 배선E를 사용하면 된다.
또한, 배선B, 배선C, 및 배선D에 대해서는 배치상의 제약이 없고 자유로이 배치할 수 있지만, 배선E에 대해서는 아래에 배선A가 없는 영역에만 배치할 필요가 있다.
다음에 본 실시형태의 반도체 장치의 제조 방법에 대해서 설명한다.
제4(a)도 내지 제4(d)도는 본 실시형태의 반도체 장치의 제조 방법을 소자 단면도에 의해 나타낸 제조공정도이다. 우선, 제4(a)도에 도시하는 바와 같이, 실리콘 기판(101)상에 제 1 실리콘 산화막(102)을 형성한 후, 배선A(103)로서 예를 들면 0.5㎛ 두께의 알루미늄을 소정의 형상으로 형성하고, 이어서 제 2 실리콘 산화막(104)을 전체면에 형성한다. 그 표면을 CMP에 의해서 평탄화하고 배선A상에서의 실리콘 산화막의 두께가 약 1.3㎛가 되도록 한다.
계속해서, 통상의 포토리소그래피 기술로 형성된 포토레지스트(105)를 마스크로서 제 2 실리콘 산화막을 약 0.5㎛의 깊이까지 이방성 에칭하고, 배선B(131), 배선C(132) 및 배선D(133)를 위한 각각의 제 1 홈형상 개구부(111, 112, 113)를 형성한다(제4(a)도 참조).
포토레지스트(105)를 제거한 후, 제4(b)도에 도시하는 바와 같이, 동일한 포토리소그래피 기술과 이방성 에칭 기술에 의해서, 포토레지스트(106)를 마스크로서 제 2 실리콘 산화막을 약 1.0㎛의 깊이까지 이방성 에칭하고, 구멍형상 개구부(120) 및 제 2 홈형상 개구부(121, 122)를 형성한다. 구멍형상 개구부(120)와 제 2 홈형상 개구부(122)는 앞서 형성한 제 1 홈형상 개구부(111, 113)의 내부에 각각 형성한다. 또, 제 2 홈형상 개구부(121)는 제 2 실리콘 산화막에 새로이 개구한다. 그때, 구멍형상 개구부(120)의 아래에는 배선A(103)가 있기 때문에 구멍의 깊이는 약 0.8㎛에서 그친다. 제 2 홈형상 개구부(121)는 배선A(103)와 제 1 실리콘 산화막(102)의 상부에 위치하고 있지만, 제 2 실리콘 산화막의 에칭량이 약 1.0㎛ 이기 때문에, 배선A상에서는 약 0.3㎛ 두께의 실리콘 산화막이 또, 제 1 실리콘 산화막에서는 약 0.8㎛ 두께의 제 2 실리콘 산화막이 남은 상태로 되어 있으며 , 배선A와의 단락의 위험성은 없다. 또 제 2 홈형상 개구부(122)에서는 제 2 실리콘 산화막이 약 0.3㎛ 두께로 남아 있으며 하부에 배선A가 없으면 단락의 위험성은 없다.
포토레지스트(106)를 제거한 후, 제4(c)도에 도시하는 바와 같이, 금속으로서 예를 들면 알루미늄(107)을 전체면에 형성한다.
다음에 CMP에 의해 알루미늄(107)의 표면과 제 2 실리콘 산화막(104)의 표면이 동일평면으로 되기까지 연마한다. 이 결과, 제4(d)도에 도시하는 바와 같이 제 2 실리콘 산화막에 형성된 개구부를 알루미늄이 매립하게 된다.
제5도는 본 실시형태의 반도체 장치의 소자 평면도이며, 제5도의 X-Y 단면이 제4(d)도에 상당한다. 제5도중에는 배선B(131), 배선C(132), 배선B(133) 및 배선E(134) 외에 비어홀(141)의 형상과 배선A(103)의 형상을 도시하고 있다.
제6도는 각 리소그래피 공정에서 사용하는 마스크패턴을 포지프로세스의 경우에 대해서 공정순으로 도시하고 있다. 제6(a)도는 배선A의 마스크패턴, 제6(b)도는 배선3, 배선C 및 배선E를 위한 홈형상 개구부(111, 112, 113)의 마스크패턴, 제6(c)도는 버어홀을 위한 구멍형상 개구부(120), 배선D를 위한 홈형상 개구부(121) 및 배선E를 위한 홈형상 개구부(122)의 마스크패턴을 도시한다.
본 실시형태의 제조방법에서는, 층간 절연막인 제 2 실리콘 산화막에 홈형상 개구부 및 구멍형상 개구부를 형성할 때, 비어홀 개공을 위한 마스크가 비어홀용의 마스크패턴만이 아니고 배선용의 마스크 패턴도 갖고 있다. 이 때문에 비어홀과 동일한 정도로 깊은 즉, 두꺼운 홈형상 배선을 형성하는 것이 가능하게 된다. 또한, 홈형상 배선용의 마스크 패턴을 이미 형성되어 있는 홈형상 개구부에 중복되는 위치에 형성함으로써 보다 깊은 홈형상 배선을 형성하는 것이 가능하게 된다.
[실시형태 2]
제7(d)도는 본 발명의 반도체장치의 일실시형태의 소자 단면도이다. 실리콘 기판(201)상에 제 1 실리콘 산화막(202)이 설치되고, 그 위에 제 1 배선으로서 알루미늄으로 이루어진 두께 0.5㎛의 배선A(203)가 소정의 형상으로 설치되고, 1층의 배선으로서 기능한다. 이 전체면에 제 2 실리콘 산화막(204)이 배선A상에서 약 1.3㎛의 두께가 되도록 설치되어 있다.
제 2 실리콘 산화막에는 구멍형상 개구부와 홈형상 개구부가 설치되며 그것들의 내부에는 알루미늄이 매립되어 있다. 배선A(203)는 비어홀(241)내의 알루미늄을 거쳐서 배선B(231)와 접속하고 있다. 배선B(231) 및 배선C(232)는 두께가 약 0.5㎛이며 2층의 배선으로서 기능한다. 배선D(233)는 두께가 약 1.0㎛인 2층의 배선으로서 기능하고 또한 배선B(231)와 배선C(232)를 접속하고 있다. 제7(d)도에 있어서는, 실시형태 1에서 설명한 배선E는 도시되어 있지 않지만 제4(d)도의 설명에서 언급한 요령으로 형성해도 좋다.
다음에 본 실시형태의 반도체 장치의 제조 방법에 대해서 설명한다.
제7(a)도 내지 제7(d)도는 본 실시형태의 반도체 장치의 제조 방법을 소자 단면도에 의해 나타낸 제조공정도이다. 우선, 제7(a)도에 도시하는 바와 같이, 실리콘 기판(201)상에 제 1 실리콘 산화막(202)을 형성한 후, 배선A(203)로서 0.5㎛ 두께의 알루미늄을 소정의 형식으로 형성하고, 이어서 제 2 실리콘 산화막(204)을 전체면에 형성한다. 그 표면을 CMP에 의해서 평탄화하고 배선A상에서의 실리콘 산화막의 두께가 약 1.3㎛로 되도록 한다.
계속해서, 통상의 포토리소그래피 기술로 형성된 포토레지스트(205)를 마스크로서 제 2 실리콘 산화막을 약 0.5㎛의 깊이까지 이방성 에칭하고, 배선B(231) 및 배선C(232)를 위한 제 1 홈형상 개구부(211, 212)를 각각 형성한다(제7(a)도 참조).
포토레지스트(205)를 처리한 후, 제7(b)도에 도시하는 바와 같이, 동일한 포토리소그래피 기술에 의해 포토레지스트(206)를 소정의 형상으로 형성한다.
이 포토레지스트(206)를 마스크로서 제 2 실리콘 산화막을 약 1.0㎛의 깊이까지 이방성 에칭하고 구멍형상 개구부(220) 및 제 2 홈형상 개구부(221)를 형성한다(제7(c)도 참조). 그때, 구멍형상 개구부(220)의 아래에는 배선A(203)가 있기 때문에 구멍의 깊이는 약 0.8㎛에서 그친다.
포토레지스트(206)의 제거 후, 금속으로서, 예를 들면, 알루미늄을 전체면에 형성하고, 이어서 CMP에 의해 알루미늄 표면과 제 2 실리콘 산화막 표면이 동일 평면으로 될 때까지 연마한다. 이 결과, 제7(d)도에 도시하는 바와 같이 제 2 실리콘 산화막에 형성된 개구부를 알루미늄이 매립하게 된다.
제8도는 본 실시형태의 반도체 장치의 소자 평면도이며 제8도의 X-Y 단면이 제7(d)도에 상당한다.
제9도는 각 리소그래피 공정에서 사용하는 마스크패턴을 포지프로세서의 경우에 대해서 공정순으로 도시하고 있다. 제9(a)도는 배선A의 마스크 패턴, 제9(b)도는 배선B 및 배선C를 위한 제 1 홈형상 개구부(211, 212)의 마스크패턴, 제9(c)도는 비어홀을 위한 구멍형상 개구부(220) 및 배선D를 위한 제 2 홈형상 개구부(221)의 마스크 패턴을 도시한다.
본 실시형태에 있어서는 비어홀이 1층의 배선과 2층의 배선을 접속하는 것 외에 비어홀과 동시에 형성된 홈형상 개구부에 설치된 낮은 저항의 배선D가 서로 떨어진 2층의 배선끼리(배선B(231)와 배선C(232))를 접속하고 있다.
[실시형태 3]
제10(f)도는 본 발명의 반도체 장치의 일실시형태의 소자 단면도이다. 또, 제10(d)도 내지 제10(f)도는 본 실시형태의 반도체 장치의 제조 방법을 소자단면도에 의해 나타낸 제조공정도이다. 본 실시형태의 반도체장치는 우선 제10(a)도에 도시하는 바와 같이, 실리콘 기판(301)상에 제 1 실리콘 산화막(302)을 형성한 후, 제 1 질화막(351)을 약 0.1㎛의 두께로 형성한다. 그 위에 제 1 배선으로서 알루미늄으로 이루어진 두께 0.5㎛의 배선A(303)를 소정의 형상으로 형성하고, 이어서 제 2 실리콘 산화막(304)을 약 1.3㎛의 두께로 전체면에 형성한다.
다음에 제10(b)도에 도시하는 바와 같이, CMP에 의해서 제 2 실리콘 산화막의 표면이 평탄하게 되기까지 연마한다. 연마량은 배선A상에 있어서의 실리콘 산화막의 두께가 0.7㎛가 되도록 한다.
상기 평탄화된 표면의 전체면에 제 2 질화막(352)을 0.1㎛의 두께로 형성하고, 다시 제 3 실리콘 산화막(353)을 약 0.5㎛의 두께로 형성한다(제10(c)도 참조).
계속해서, 통상의 포토리소그래피 기술로 형성된 포토레지스트(305)를 마스크로서, 제 3 실리콘 산화막(353), 제 2 질화막(352) 및 제 2 실리콘 산화막(304)으로 이루어지는 적층 절연막을 약 1.5㎛의 깊이까지 이방성 에칭하고, 구멍형상 개구부(320) 및 제 2 홈형상 개구부(321)를 형성한다(제10(d)도 참조). 이때, 구멍형상 개구부(320)는 배선A상에 위치하기 때문에 깊이가 약 1.3㎛로 된다. 제 2 홈형상 개구부(321)는 아래에 배선A가 없기 때문에 깊이가 약 1.5㎛로 된다. 또한, 상기 적층 절연막을 에칭할 때에는 실리콘 산화막과 질화막으로 에칭 가스 등의 에칭조건을 바꿔서 행해도 좋다.
포토레지스트(305)를 제거한 후, 마찬가지의 포토리소그래피 기술로 홈형상 개구부를 갖는 포토레지스트(306)를 형성한다. 또한, 구멍형상 개구부(320)는 충분히 깊기 때문에 저부에 레지스트가 잔존하고 있어도 좋다.
이 포토레지스트(306)를 마스크로 하고, 제 3 실리콘 산화막, 제 2 질화막 및 제 2 실리콘 산화막으로 이루어지는 적충막을 약 0.5㎛의 깊이까지 이방성 에칭하고 제 1 홈형상 개구부(311, 312)를 형성한다(제10(e)도 참조). 이 이방성 에칭시에 실리콘 산화막의 에칭속도에 배해서 질화막의 에칭속도가 충분히 작아지는 조건을 이용하는 것이 중요하다. 즉, 질화막은 홈 에칭시의 에칭 스토퍼로 되기 때문에 홈의 깊이는 질화막의 위치인 약 0.5㎛로 된다.
포토레지스트(306)의 제거 후, 금속으로서 알루미늄을 전체면에 형성하고 이어서 CMP에 의해 알루미늄 표면과 제 3 실리콘 산화막 표면이 동일 평면으로 되기까지 연마한다. 이 결과. 제10(f)도에 도시하는 바와 같이, 적층 절연막에 개방된 개구부를 알루미늄이 매립하게 된다.
배선A는 비어홀(341) 내의 알루미늄을 거쳐서 배선B(331)와 접속하고 있다. 배선B(331) 및 배선 C(332)는 두께가 약 0.5㎛이며 2층의 배선으로서 기능한다. 배선D(333)는 두께 약 1.0㎛이며 마찬가지로 2층의 배선으로서 기능한다.
제11도는 본 실시형태의 반도체 장치의 소자 평면도이며 제11도의 X-Y 단면이 제10(f)도에 상당한다.
제12(a)도 내지 제12(c)도는 각 리소그래피 공정에서 사용하는 마스크패턴을 포지프로세스의 경우에 대해서 공정순으로 도시하고 있다. 제12(a)도는 배선A의 마스크패턴, 제12(b)도는 비어홀을 위한 구멍형상 개구부(320) 및 배선D를 위한 제 2 홈형상 개구부(321)의 마스크패턴, 제12(c)도는 배선B 및 배선D를 위한 제 1 홈형상 개구부(311, 312)의 마스크 패턴을 도시한다.
본 실시형태에 있어서는 적층 절연막 사이에 질화막이 형성되어 있기 때문에 이 질화막이 홈을 에칭할 때 에칭 스토퍼로서 기능하고 홈의 깊이를 정밀도가 양호하게 제어하는 것이 가능하게 된다. 또, 제 2 홈형상 개구부(321)의 에칭시에도 기층의 제 1 질화막(351)이 스토퍼로 되기 때문에 오버에칭 시간이 과도하게 길어도 아래의 배선이나 기판과의 단락을 방지할 수 있다.
상술한 실시형태 1 내지 실시형태 3은 1층의 배선과 2층의 배선을 형성하는 경우를 설명했지만 본 발명은 다층배선을 갖는 반도체 장치이면 배선총수에 의하지 않고 적용이 가능하다.
본 발명의 반도체 장치의 배선 재료는 알루미늄에 한정되는 것은 아니고, 예를 들면, 동, 텅스텐, 티타늄, 몰리브덴, 파라지움, 스캔지움, 마그네슘 등의 금속 단독, 또는 이것들의 하나 또는 복수와 알루미늄과의 합금이어도 좋다.
본 발명의 반도체 장치의 배선은 적층구조여도 좋다. 예를 들면, 티타늄, 질화 티타늄, 티타늄 텅스텐, 텅스텐, 텅스텐 실리사이드, 몰리브텐 등을 배선의 상층 또는 하층으로서 설치한 배선으로 해도 좋다.
본 발명은 동일 배선층에 있어서 2개 이상의 상이한 막 두께의 홈형상 배선을 설치하고 있기 때문에 회로의 설계에 있어서, 배선저항과 배선용량을 고려한 자유도가 높은 설계가 가능하게 된다. 이것에 의해, 회로설계가 간이화되며 또한 반도체 장치의 회로동작속도 및 집적도를 향상시킬 수 있다. 게다가 이것들의 효과는 제조공정의 추가 없이 실현할 수 있기 때문에 제조 비용 및 제조시간의 증가는 없고 고성능인 반도체장치가 용이하고 또한 염가로 제조할 수 있다.

Claims (8)

  1. 실리콘 기판상의 절연막에 홈형상 배선을 갖는 반도체 장치에 있어서, 동일 배선층에 막 두께가 다른 홈형상 배선을 2 개 이상 갖는 것을 특징으로 하는 반도체 장치.
  2. 실리콘 기판상의 절연막에 개구부가 설치되고 상기 개구부를 금속이 차지하는 반도체 장치에 있어서, 상기 개구부는 구멍형상 개구부 및 깊이가 다른 2 개 이상의 홈형상 개구부인 것을 특징으로 하는 반도체 장치.
  3. 실리콘 기판상에 절연막이 형성되고 상기 절연막상에 제 1 배선이 설치되며, 상기 제 1 배선 및 상기 절연막상에 또한 절연막이 형성되고, 상기 절연막에 개구부가 설치되고 상기 개구부에 금속이 매립되어 제 2 배선이 형성된 반도체 장치에 있어서, 상기 개구부는 구멍형상 개구부 및 깊이가 다른 2 개 이상의 홈형상 개구부이며, 상기 구멍형상 개구부는 상기 홈형상 개구부의 적어도 일부에서 제 1 배선에 이르도록 설치된 것을 특징으로 하는 반도체 장치.
  4. 실리콘 기판상에 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막에 제 1 및 제 2 홈형상 개구부를 형성하는 공정과, 상기 제 1 및 제 2 홈형상 개구부를 금속으로 매립하여 전체면을 덮도록 금속층을 형성하는 공정과, 상기 제 1 절연막의 표면과 상기 금속층의 표면이 실질적으로 동일 평면이 될 때까지 금속층을 부분적으로 제거하는 공정을 포함하고, 상기 제 1 및 제 2 홈형상 개구부는 다른 깊이를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 실리콘 기판상에 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막에 제 1 및 제 2 홈형상 개구부와 구멍형상 개구부를 형성하는 공정과, 상기 제 1 및 제 2 홈형상 개구부와 구멍형상 개구부를 금속으로 매립하여 전체면을 덮도록 금속층을 형성하는 공정과, 상기 제 1 절연막의 표면과 상기 금속층의 표면이 실질적으로 동일 평면이 될 때까지 금속층을 부분적으로 제거하는 공정을 포함하고, 적어도 상기 제 1 및 제 2 홈형상 개구부는 다른 깊이를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 실리콘 기판상에 절연막을 형성하고 상기 절연막상에 제 1 배선을 형성하는 공정과, 상기 제 1 배선 및 상기 절연막상에 또한 절연막을 형성하는 공정과, 상기 절연막에 제 1 홈형상 개구부와 구멍형상 개구부와 제 2 홈형상 개구부를 형성하는 공정과, 이들 개구부 내에 금속을 매립하여 상기 절연막의 전체면에 금속을 형성하는 공정과, 상기 금속 표면과 상기 절연막 표면이 동일 평면으로 될 때까지 금속을 제거하는 공정을 갖는 반도체 장치의 제조 방법에 있어서, 상기 구멍형상 개구부는 상기 제 1 홈형상 개구부의 적어도 일부에서 제 1 배선에 이르도록 설치되고 또한, 상기 제 2 홈형상 개구부는 상기 제 1 홈형상 개구부와 다른 장소 또는 상기 제 1 홈형상 개구부의 적어도 일부에 설치되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제5항에 있어서, 구멍형상 개구부와 제 2 홈형상 개구부를 동일 포토리소그래피 공정 및 에칭 공정으로 형성하는 반도체 장치의 제조 방법 .
  8. 제6항에 있어서, 구멍형상 개구부와 제 2 홈형상 개구부를 동일 포토리소그래피 공정 및 에칭 공정으로 형성하는 반도체 장치의 제조 방법.
KR1019970023608A 1996-06-03 1997-06-03 반도체 장치 및 그 제조 방법 KR100277810B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8139999A JP2809200B2 (ja) 1996-06-03 1996-06-03 半導体装置の製造方法
JP96-139999 1996-06-03

Publications (2)

Publication Number Publication Date
KR980005658A KR980005658A (ko) 1998-03-30
KR100277810B1 true KR100277810B1 (ko) 2001-02-01

Family

ID=15258585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023608A KR100277810B1 (ko) 1996-06-03 1997-06-03 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US6100177A (ko)
JP (1) JP2809200B2 (ko)
KR (1) KR100277810B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101021693B1 (ko) * 2004-06-26 2011-03-15 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR101045473B1 (ko) * 2002-05-09 2011-06-30 프리스케일 세미컨덕터, 인크. 다중 두께 반도체 상호 접속 및 그 제조 방법

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
EP0911697A3 (en) * 1997-10-22 1999-09-15 Interuniversitair Microelektronica Centrum Vzw A fluorinated hard mask for micropatterning of polymers
JP3199012B2 (ja) * 1998-01-26 2001-08-13 日本電気株式会社 半導体装置の評価方法
JP3515363B2 (ja) * 1998-03-24 2004-04-05 株式会社東芝 半導体装置の製造方法
JP3631380B2 (ja) 1998-08-28 2005-03-23 株式会社東芝 半導体装置及びその製造方法
US6225207B1 (en) * 1998-10-01 2001-05-01 Applied Materials, Inc. Techniques for triple and quadruple damascene fabrication
JP3312604B2 (ja) * 1998-11-06 2002-08-12 日本電気株式会社 半導体装置の製造方法
JP2000208743A (ja) * 1999-01-12 2000-07-28 Lucent Technol Inc ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法
US6346454B1 (en) * 1999-01-12 2002-02-12 Agere Systems Guardian Corp. Method of making dual damascene interconnect structure and metal electrode capacitor
JP3262164B2 (ja) * 1999-06-29 2002-03-04 日本電気株式会社 半導体装置及びその製造方法
JP3406865B2 (ja) * 1999-07-22 2003-05-19 沖電気工業株式会社 接続構造
JP2001135723A (ja) * 1999-11-04 2001-05-18 Nec Corp 半導体装置及びその製造方法
KR100646783B1 (ko) * 1999-11-23 2006-11-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6573148B1 (en) * 2000-07-12 2003-06-03 Koninklljke Philips Electronics N.V. Methods for making semiconductor inductor
JP2002110801A (ja) * 2000-09-27 2002-04-12 Matsushita Electric Ind Co Ltd 配線抵抗補正方法
JP3566203B2 (ja) 2000-12-06 2004-09-15 株式会社東芝 半導体装置及びその製造方法
JP4376500B2 (ja) 2002-10-04 2009-12-02 株式会社ルネサステクノロジ レジスト埋め込み方法および半導体装置の製造方法
JP4109531B2 (ja) * 2002-10-25 2008-07-02 松下電器産業株式会社 半導体装置及びその製造方法
EP1577938A4 (en) * 2002-12-27 2010-10-20 Fujitsu Semiconductor Ltd SEMICONDUCTOR ELEMENT, INTEGRATED DRAM CIRCUIT ELEMENT AND MANUFACTURING METHOD DAF R
JP2004273920A (ja) * 2003-03-11 2004-09-30 Toshiba Corp 半導体装置
JP4602904B2 (ja) 2003-08-29 2010-12-22 富士通セミコンダクター株式会社 半導体装置
KR100563487B1 (ko) * 2003-12-31 2006-03-27 동부아남반도체 주식회사 반도체 소자의 금속배선 형성방법
JP4556454B2 (ja) * 2004-03-15 2010-10-06 パナソニック電工株式会社 半導体装置の製造方法
US6887785B1 (en) * 2004-05-13 2005-05-03 International Business Machines Corporation Etching openings of different depths using a single mask layer method and structure
US20060197228A1 (en) * 2005-03-04 2006-09-07 International Business Machines Corporation Single mask process for variable thickness dual damascene structures, other grey-masking processes, and structures made using grey-masking
US7470630B1 (en) * 2005-04-14 2008-12-30 Altera Corporation Approach to reduce parasitic capacitance from dummy fill
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
JP2007258328A (ja) * 2006-03-22 2007-10-04 Fujitsu Ltd 半導体装置及びその製造方法
JP4524680B2 (ja) * 2006-05-11 2010-08-18 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
US20080122089A1 (en) * 2006-11-08 2008-05-29 Toshiba America Electronic Components, Inc. Interconnect structure with line resistance dispersion
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US20080284039A1 (en) * 2007-05-18 2008-11-20 International Business Machines Corporation Interconnect structures with ternary patterned features generated from two lithographic processes
US7939443B2 (en) * 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
US7960285B2 (en) * 2008-04-18 2011-06-14 Infineon Technologies Ag Method for the production of a component structure
EP2297778A1 (en) * 2008-05-23 2011-03-23 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
SG192532A1 (en) 2008-07-16 2013-08-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
WO2010038599A1 (en) * 2008-10-01 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010153543A (ja) * 2008-12-25 2010-07-08 Fujitsu Ltd 半導体装置およびその製造方法
CN102299097B (zh) * 2010-06-28 2014-05-21 中芯国际集成电路制造(上海)有限公司 一种金属连线刻蚀方法
JP2012015268A (ja) * 2010-06-30 2012-01-19 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体装置
JP5703105B2 (ja) * 2011-04-15 2015-04-15 株式会社東芝 半導体装置及びその製造方法
US8883638B2 (en) * 2012-01-18 2014-11-11 United Microelectronics Corp. Method for manufacturing damascene structure involving dummy via holes
US8736069B2 (en) 2012-08-23 2014-05-27 Macronix International Co., Ltd. Multi-level vertical plug formation with stop layers of increasing thicknesses
US8987914B2 (en) 2013-02-07 2015-03-24 Macronix International Co., Ltd. Conductor structure and method
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US8993429B2 (en) 2013-03-12 2015-03-31 Macronix International Co., Ltd. Interlayer conductor structure and method
US9577023B2 (en) * 2013-06-04 2017-02-21 Globalfoundries Inc. Metal wires of a stacked inductor
US9117526B2 (en) 2013-07-08 2015-08-25 Macronix International Co., Ltd. Substrate connection of three dimensional NAND for improving erase performance
US8970040B1 (en) 2013-09-26 2015-03-03 Macronix International Co., Ltd. Contact structure and forming method
US9070447B2 (en) 2013-09-26 2015-06-30 Macronix International Co., Ltd. Contact structure and forming method
US9343322B2 (en) 2014-01-17 2016-05-17 Macronix International Co., Ltd. Three dimensional stacking memory film structure
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9721964B2 (en) 2014-06-05 2017-08-01 Macronix International Co., Ltd. Low dielectric constant insulating material in 3D memory
JP5822000B2 (ja) * 2014-06-27 2015-11-24 富士通株式会社 半導体装置
US9356040B2 (en) 2014-06-27 2016-05-31 Macronix International Co., Ltd. Junction formation for vertical gate 3D NAND memory
US9379129B1 (en) 2015-04-13 2016-06-28 Macronix International Co., Ltd. Assist gate structures for three-dimensional (3D) vertical gate array memory structure
US9478259B1 (en) 2015-05-05 2016-10-25 Macronix International Co., Ltd. 3D voltage switching transistors for 3D vertical gate memory array
US9425209B1 (en) 2015-09-04 2016-08-23 Macronix International Co., Ltd. Multilayer 3-D structure with mirror image landing regions
US10850462B2 (en) 2018-10-03 2020-12-01 Visera Technologies Company Limited Optical elements and method for fabricating the same
US20210043500A1 (en) * 2019-08-07 2021-02-11 Intel Corporation Multi-height interconnect trenches for resistance and capacitance optimization

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
JP2738682B2 (ja) * 1987-04-28 1998-04-08 松下電器産業株式会社 配線形成方法
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
JP2934353B2 (ja) * 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5328553A (en) * 1993-02-02 1994-07-12 Motorola Inc. Method for fabricating a semiconductor device having a planar surface
SE501814C2 (sv) * 1993-08-06 1995-05-22 Skf Ab Anordning för lastmätning i rullningslager
JPH07106324A (ja) * 1993-09-29 1995-04-21 Toshiba Corp 半導体装置
JP2560625B2 (ja) * 1993-10-29 1996-12-04 日本電気株式会社 半導体装置およびその製造方法
JP2845176B2 (ja) * 1995-08-10 1999-01-13 日本電気株式会社 半導体装置
US5702982A (en) * 1996-03-28 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits
US5741741A (en) * 1996-05-23 1998-04-21 Vanguard International Semiconductor Corporation Method for making planar metal interconnections and metal plugs on semiconductor substrates
US5847462A (en) * 1996-11-14 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area with etch stop barrier layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101045473B1 (ko) * 2002-05-09 2011-06-30 프리스케일 세미컨덕터, 인크. 다중 두께 반도체 상호 접속 및 그 제조 방법
KR101021693B1 (ko) * 2004-06-26 2011-03-15 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법

Also Published As

Publication number Publication date
US6100177A (en) 2000-08-08
JPH09321046A (ja) 1997-12-12
US6323117B1 (en) 2001-11-27
JP2809200B2 (ja) 1998-10-08
KR980005658A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR100277810B1 (ko) 반도체 장치 및 그 제조 방법
US5693568A (en) Reverse damascene via structures
KR100245970B1 (ko) 반도체구조와 이를 제조하기위한 개선된방법
JP3457123B2 (ja) 半導体装置
EP0825646A2 (en) Semiconductor device and method of manufacturing the same
US6042996A (en) Method of fabricating a dual damascene structure
TW200403809A (en) Semiconductor device and method for fabricating the same
EP1463109A2 (en) Wiring layer fill structures
KR100724319B1 (ko) 반도체 장치 및 그 제조 방법
KR100267108B1 (ko) 다층배선을구비한반도체소자및그제조방법
JPH10209273A (ja) 半導体装置の製造方法
KR100244783B1 (ko) 반도체 장치의 제조방법
JPH0817918A (ja) 半導体装置及びその製造方法
KR100763760B1 (ko) 반도체 소자 제조 방법
CN108054137B (zh) 金属互连结构及其制作方法
US20050151260A1 (en) Interconnection structure for a semiconductor device and a method of forming the same
KR100440472B1 (ko) 반도체 소자 제조 방법
KR20030000118A (ko) 반도체소자의 금속배선 형성방법
JPH10321623A (ja) 半導体装置及びその製造方法
US20020081840A1 (en) Method of manufacturing a semiconductor device including dual-damascene process
US8120182B2 (en) Integrated circuit comprising conductive lines and contact structures and method of manufacturing an integrated circuit
JP2004022694A (ja) 半導体装置の製造方法
KR0134108B1 (ko) 반도체 소자의 제조방법
US5200880A (en) Method for forming interconnect for integrated circuits
JP3983701B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970603

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000128

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000728

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20001013

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20001014

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20031013

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20031013

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20050709