JP3983701B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3983701B2 JP3983701B2 JP2003079420A JP2003079420A JP3983701B2 JP 3983701 B2 JP3983701 B2 JP 3983701B2 JP 2003079420 A JP2003079420 A JP 2003079420A JP 2003079420 A JP2003079420 A JP 2003079420A JP 3983701 B2 JP3983701 B2 JP 3983701B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- metal
- wiring
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims description 121
- 229910052751 metal Inorganic materials 0.000 claims description 93
- 239000002184 metal Substances 0.000 claims description 93
- 239000011229 interlayer Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 61
- 238000005530 etching Methods 0.000 description 44
- 238000007689 inspection Methods 0.000 description 29
- 239000000758 substrate Substances 0.000 description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 238000001459 lithography Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、多層配線構造を有する半導体装置に関し、特に層間絶縁層が平坦化処理された半導体装置に関する。
【０００２】
【従来の技術】
半導体集積回路（ＬＳＩ）の高性能化、高集積化に伴い、配線ピッチも縮小され、それと同時に配線層の多層化も進んでいる。この配線層数の増加により、層間絶縁膜に凹凸が生じる。
【０００３】
一方、配線ピッチの微細化に対応するために、高ＮＡステッパーが採用されている。この高ＮＡステッパーは焦点深度が浅いためパターンを形成する場合に、基板に対し高い平坦度が要求される。上述したように、配線層の多層化により層間絶縁膜に凹凸が発生するので、種々の方法により平坦化が行われている。近年、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）（化学機械研磨）技術を用いて平坦化する例が増えている。
【０００４】
しかし、ＣＭＰにより平坦化された基板に対し、特に３層以上の多層配線構造の場合には、ヴィアホールエッチングを施す際に、ボンディングパッド部等のように広いスペースを開口する部分が混在すると下記のような問題が生ずることがわかった。
【０００５】
図１３及び図１４に従来の配線構造を示す。図１３は平面図、図１４は図１３のＡ−Ａ'線断面図である。この図に示すように、トランジスタ等が形成されたシリコン基板１上に第１層目の配線層２が形成され、この第１層目の配線層２を覆うようにＢＰＳＧ等の層間絶縁膜３が形成され、ＣＭＰ等により平坦化された後、ヴィアホールエッチングによりヴィアホール（接続孔）７ａが形成される。このヴィアホール７ａは、最小サイズの接続孔であり、ＬＳＩチップ内の回路ブロック内や回路ブロック間の電気接続のための配線部分に用いられる。そして、この層間絶縁膜３上に第２層目の配線層４が形成され、この第２層目の配線層４を覆うように第２の層間絶縁膜５が形成され、ＣＭＰ等により平坦化される。
【０００６】
この層間絶縁膜５にヴィアホールエッチングによりヴィアホール７ｂが形成される。そして、半導体装置の配線部分においては、通常各配線層毎にボンディングパッド用の広い配線パターン部６（６ａ、６ｂ）が設けられ、この上の絶縁膜３、５を大きく開口することが行われている。
【０００７】
すなわち、上記したヴィアホール７ａの形成の際に、図１４に示すように、ボンディングパッド用配線パターン部６ａは、他のヴィアホールとは異なり、大きなエリアを開口して形成され、さらに上層のボンディングパッド用配線パターン部６ｂも同様に形成される。層間絶縁膜をそれぞれ平坦化せず多層配線を行う場合には、基本的にこれは特に問題とはならない。しかしながら、各層間絶縁膜を平坦化した場合においては、第１のヴィアホール７ａのエッチングにおいては、特に問題は生じないが、第２のヴィアホール７ｂの形成時には問題が生じる。
【０００８】
これは、ボンディングパッド用配線パターン部６のみ第１のヴィアホールの埋め込みが完全に出来ていないため、広い開口部の上の層間絶縁膜５の厚みは厚くなる。図１４に示すように、通常のヴィアホールサイズ上の第２の配線層２を覆う層間絶縁膜５の膜厚ａはボンディングパッド用配線パターン部６ａの上の層間絶縁膜５の膜厚ｂより薄くなる。このため、第２のヴィアホール７ｂを形成する際に、エッチング深さが異なる部分が生じてしまう。この様な場合、通常のサイズのヴィアホール７ｂは、ボンディングパッド用配線パターン部６ｂよりホール深さが浅いために、前述したように、膜厚ａの部分では、深い部分のエッチングを終了するまでにかなりオーバーエッチングがかかってしまう。オーバーエッチング量が多くなると、ホールは広がってしまうため配線の設計ルールを圧迫してしまうとともに、異物が発生する等の問題が生ずる。
【０００９】
【発明が解決しようとする課題】
この発明は、このような状況を鑑みてなされたものにして、平坦化した半導体装置の多層配線部を形成する際に生ずるヴィアホールエッチング時のオーバーエッチングの問題を解決することを目的とするものである。
【００１０】
また、ボンディングパッド用の配線パターン部は、半導体チップをボンディングする部分であるので、この部分に凹凸がある場合には、ボンディング強度が落ちてしまう問題がある。このため、この発明では、ボンディングパッド用配線パターン部の表面の平坦性を保つことを第２の目的とする。
【００１１】
【課題を解決するための手段】
この発明は、ｎ（ｎは３以上の整数）層の多層配線構造を有する半導体装置において、各配線層上の層間絶縁膜が化学的機械研磨によりチップ内段差を０．３μｍ以下になるように平坦化されており、各配線層の接続孔は、各々の層間絶縁層におけるそれぞれの最小接続孔サイズの２倍以下のサイズあるいは最小接続孔サイズの２倍以下のサイズの短辺を持つ長方形状により開孔され、上記接続孔が配線層と異なる工程により金属等の導電性の材料により埋め込まれているとともに、半導体チップがその入出力のために有するボンディングパッド用配線パターン部は、前記最上層の絶縁層に設けられた金属配線層のみにこの金属配線層とともに形成されていることを特徴とする。
【００１２】
前記ボンディングパッド用配線パターン部は接続孔の存在しない領域に配置する。
【００１３】
上記のように構成することで、構造がシンプルになるとともに、ボンディングパッド用配線パターン部の平坦性がさらに良好にできることから信頼性が向上する。
【００１５】
接続孔のサイズを上記サイズにすることで、接続孔へ導電性材料を埋め込むことができる。また、接続孔を配線層と異なる工程により埋め込むことで、その上に設けられる配線層の表面は平坦にすることができ、ボンディング強度が低下することが防止できる。
【００１７】
層間絶縁層の平坦性を０．３μｍ以下にすることで、例えば０．５μｍライン＆スペースのような微細配線をパターニングする場合にも確実にリソグラフィが行える。
【００１８】
【発明の実施の形態】
以下、この発明の実施の形態につき図面を参照して説明する。
図１はこの発明の第１の参考例を示す平面図、図２は図１のＡ−Ａ'線断面図である。尚、この実施の形態では、３層配線の構造について説明する。
【００１９】
トランジスタ等が形成され、絶縁膜で覆われたシリコン基板１上に第１層目の配線メタルを堆積し、パターニングすることにより第１層目のメタル配線層２が形成される。この第１層目のメタル配線層２には、ボンディングパッド用配線パターン部６ａが設けられている。この第１層目のメタル配線層２上に、このメタル配線層２を覆って層間絶縁膜３を堆積し、平坦化する。ここで、第１層目のメタル配線層２の平坦性は問わない。
【００２０】
上記層間絶縁膜３の平坦化は、リソグラフィーからの要求によりチップ内段差が０．３μｍ以下となるまでＣＭＰ等により行う。この平坦度の要求は、例えば、０．５μｍライン＆スペースのような微細配線をパターニングする場合、リソグラフィーの焦点深度は１．５μｍ程度になってしまうこと、さらに装置上の位置精度が現状のステッパーでは０．７５μｍ程度必要であることから配線部の段差をトータルで０．７５μｍ程度以下にしなければならない、という前提から来ている。
【００２１】
また、３層配線の場合で２回の平坦化を行う場合で最大段差を容認できる条件であるが、各層の平坦度は少なくとも０．３２５μｍ以下、望ましくは０．３０μｍ以下にする必要がある。
【００２２】
次に、リソグラフィーにより層間絶縁膜３にヴィアホール７ａのレジストのパターニングを行う。この際、ボンディングパッド用配線パターン部６は、図１及び図２に示すように、ヴィアホール７ａがアレイ状に複数個並ぶように、レジストをパターニングし、その後ドライエッチングにより層間絶縁膜３のエッチングを行って、ヴィアホール７ａを形成する。そして、タングステン（Ｗ）をＣＶＤ等により堆積した後、エッチバックによりタングステンをホール内にのみ残すブランケットタングステン法等の埋め込みメタルプロセスによって、ヴィアホール７ａをメタル（タングステン）９により充填すると共に、層間絶縁膜３上に第２層目のメタル配線層４を形成する。
【００２３】
尚、１層目のホール埋め込みに関しては、例えば、アルミニウム（Ａｌ）系材料のリフローや高温スパッタにより１工程でホールの埋め込みとメタル配線層を形成するような工程のみの埋め込みプロセスを用いてもかまわない。
【００２４】
ここでは、ボンディングパッド用配線パターン部６にヴィアホールがアレイ状に複数個並ぶようにして、第１層目のメタル配線層２と第２層目のメタル配線層４とが平面状に接触する部分をなくするようにすることが重要な点である。そして、第１層目のボンディングパッド用配線パターン部６ａと第２層目のボンディングパッド用配線パターン部６ｂはヴィアホール７ａに埋め込まれたメタル９により接続されている。
【００２５】
次に、以上の工程を繰り返して第２層目のメタル配線層４を覆うように層間絶縁膜５を設け、この層間絶縁膜５にヴィアホール７ｂを形成する。図１及び図２に示す第１の実施の形態では、第２ヴィアホール７ｂのホールの位置のヴィアホールとボンディングパッド用配線パッド部６のヴィアホールの深さａ、ｂが平坦化により最大でも０．６μｍ以下となるように構成されている。このためヴィアホールエッチング後のホール径はリソグラフィーの仕上がり径に対し、０．０５μｍ以下に仕上がる。詳細にはａ、ｂの深さの違いは下地メタルのパターンによっても依存するが０．６μｍ以下に抑えられていれば、ホールの仕上がり径の広がり（ＣＤロス）という従来の問題は発生しない。
【００２６】
これに対し、図１４に示す従来例では、ａに対するｂの深さは、例えばメタル配線層４の厚みが０．６μｍ、層間絶縁膜５のメタル配線層４上の膜厚が１．０μｍの場合には、中心値で２．０μｍ、最大値では２．６μｍにもなり、リソグラフィーの仕上がり径に対するエッチング後のＣＤロスは、２〜３倍にもなってしまい、配線部分の設計を行う際のデザインルールを緩くしなければならないという不具合が生ずる。
【００２７】
この第１の参考例と図１４に示す従来例により、ヴィアホールのＣＤロスを測定した結果を表１に示す。
【００２８】
【表１】
【００２９】
配線が３層配線の場合には、ここでのヴィアホール７ｂは、タングステン（Ｗ）ＣＶＤ等によりヴィアホールを埋め込み、エッチバックによりタングステンをホール内にのみ残すブランケットタングステン法を行う等の埋め込みメタルプロセスにてヴィアホールをメタルにより充填する方が望ましい。これは、例えば、アルミニウム（Ａｌ）系の材料のリフローや高温スパッタにより１工程で埋め込みとメタル配線層を形成するような工程で行うと、ホールにメタルを供給する必要からホール上部の３層目のメタル配線層８上に図３に示すような凹部が出来てしまう問題があるためである。ボンディングパッド用配線パターン部６ｃは、半導体チップをフレームにボンディングワイヤーにより接続する部分であるので、この部分に凹凸がある場合は、ボンディング強度が落ちてしまうため平坦であることが望ましい。図４に示すように、埋め込みメタルプロセスによりヴィアホール７ｂをメタルにより充填する場合には、エッチバックやＣＭＰにより平坦化が可能であり、その上に設けられる３層目のメタル配線層８の表面は平坦にすることができる。
【００３０】
さらに、埋め込みメタルを用いる場合、ヴィアホールのサイズは、どこでも同じ大きさであるのがベストであるが、チップ内全体にわたって各配線層間の回路ブロック内や回路ブロック間の接続用配線部に用いる最小ヴィアホールサイズの２倍以下のサイズあるいは最小サイズの２倍以下のサイズの短辺を持つ長方形状により開孔されてもヴィアホールへの埋め込みメタルの充填は可能であることが実験により確認されている。
【００３１】
また、埋め込みメタルプロセスにおけるエッチバックは、ドライエッチングによるものでも良好な結果を与えるが、ＣＭＰプロセスによるものの方が、３層目の配線メタルを堆積する時点での平坦性は上がる。
【００３２】
また、この発明のように最小サイズの２倍以下あるいは最小サイズの２倍以下のサイズを持つ短辺を持つ長方形状のホールをタングステン（Ｗ）等により埋め込む場合には、必ずしもメタル突出し量が一定にならないが、埋め込みメタルプロセスに付加して配線を高温スパッタ等のフロー性のある堆積方法で形成すると、この部分の平坦性はさらに向上し、例えば１μｍのホールにおける埋め込みメタルの突出し量が±０．３μｍ程度であってもほぼ完全に平坦化され、ボンディング強度を低下させないことを確認している。
【００３３】
以上のプロセスの後に、３層目のメタル配線層８を形成する。このようにして、第１のメタル配線層２と第２のメタル配線層４及び第２のメタル配線層４と第３層のメタル配線層８間の接続は全て埋め込みメタル９を用いて埋め込み可能なヴィアホール７ａ、７ｂを介して行われる。
【００３４】
そして、第３のメタル配線層８の上にパッシベーション膜を堆積し、ボンディングパッド用配線パターン部６を通常通り大きく開口することにより、この半導体装置が得られる。
【００３５】
図２に示すように、この第１の参考例では、第１のメタル配線層２に設けられたボンディングパッド用配線パターン部６ａと第２のメタル配線層４に設けられたボンディングパッド用配線パターン部６ｂの間を複数個のヴィアホール７ａで接続することにより、第２のメタル配線層４上のヴィアホール７ｂの深さが一定にされる。この構成にすることにより、全てのホールでのオーバーエッチング量も一定にすることができ、上述したような従来のエッチング時の問題は回避できる。
【００３６】
この発明の第２の参考例は、上記第１の参考例におけるヴィアホールのパターンエッチングの検査用開口部を付加することにより、簡単にホールエッチング後の検査を行うことができるようにしたものである。
【００３７】
第１の参考例に示す基本的な構成は、第１層目のメタル配線層２と第２層目のメタル配線層４の接続は、すべて埋め込みメタル９を用いて埋め込み可能なヴィアホール７ａを介して行っている。つまり、図２に示すように、第１層目のメタル配線層２に設けられたボンディングパッド部６ａと第２層目のメタル配線層４に設けられたボンディングパッド部６ｂの間を複数個のヴィアホール７ａで接続することにより、第２層目のメタル配線４上のヴィアホール７ｂの深さとボンディングパッド用配線パターンの開口部を一定にすることができ、エッチング時のホール径が広がってしまう問題を回避している。
【００３８】
しかし、この構成では、ヴィアホールの開口率が極端に少なくなり、開口率が従来の１０％程度になる場合がある。このため、エッチング時に光学的な終点検出がうまく作動せず、計算により時間を固定してエッチングを行う必要がある。エッチング処理は、光学的な終点検出時間にオーバーエッチング時間をたした時間をエッチング時間として決めるのが一般的であり、簡便な方法である。しかし、第１の実施の形態に示す基本的な構成を用いる場合には、時間管理のみで行うために、条件決定に時間がかかる。
【００３９】
エッチングの条件出しは、製品ごとに行う必要があるため製品試作時間を短くするためには、以下に示す第２の参考例のような検査パターン用開口部を配置することが有利である。また第２の参考例の構成は量産時のインライン検査も簡便な方法で行うことが可能になるという効果もある。
【００４０】
図５に示すこの発明の第２の参考例は、電気的接続の用に供しないヴィアホールエッチングの検査用開口部１２、１３の直下に配線メタル２、４が配置されており、金属顕微鏡を用いてホールが確実に開口しているか検査するパターンを提供するものである。エッチングでこの検査用開口部１２、１３の部分が開口していない場合には、この部分は光の干渉により色が付いて見える。
【００４１】
図５を参照してこのだ１２の参考例につき説明する。まず、シリコン基板１にトランジスタが形成されるとともに、フィールド酸化膜１１上にゲート配線１４等が配置され、このシリコン基板１上が絶縁膜１６で被覆された。このシリコン基板１上に第１層目の配線メタルを堆積し、パターニングすることにより第１層目のメタル配線層２が形成される。ここで、絶縁膜１６は、平坦化されていてもされていなくてもよい。第１層目の配線メタル層２には、ボンディングパッド用配線パターン部６ａが設けられている。この上に層間絶縁膜３を堆積し、層間絶縁膜３をＣＭＰにより平坦化する。
【００４２】
続いて、第１のヴィアホール７ａを形成するために、レジストをパターニングする。このとき、半導体チップ内またはダイシングライン部に少なくとも１ヵ所以上のヴィアエッチングの検査用開口部１２のパターンを設ける。また、ボンディングパッド用配線パターン部６は、前述した第１の実施の形態と同じく、ヴィアホール７ａがアレイ状に複数個並ぶように、レジストをパターニングする。その後ドライエッチングにより層間絶縁膜３のエッチングを行って、ヴィアホール７ａ及びヴィアエッチングの検査用開口部１２を設ける。
【００４３】
ところで、ＣＭＰを層間絶縁膜３上にのみ用いる場合、すなわち、ゲート上の平坦化を行わない場合には、下地メタル配線層２のシリコン基板１からの標高が様々であるため、第１のヴィアホール７ａでは、下地の各パターンの段差により深さが異なってしまう。そこで、この実施の形態では、ヴィアエッチングの検査方法をより確実なものとするために、一番深いホール７ａと検査用開口部１２の深さを同じにするために、ヴィアエッチングの検査用開口部１２の直下に設けられるメタル配線層２の基板１からの標高はすべての配線パターンのうち最底部に位置するようにしている。
【００４４】
この第２の参考例に用いた検査用開口部１２は、金属顕微鏡を用いて検査を行う場合は、倍率を上げることによって１μｍ角以上の開口部であれば検査可能である。しかし、実用上は５０〜１５０倍の拡大率を用いるため、望ましくは１０μｍ角以上の開口部が望ましい。メタル配線層２上にエッチング時間が不足して絶縁膜３が残る場合には、この検査用開口部１２は残膜厚さにもよるが褐色に見える。
【００４５】
層間絶縁膜３のエッチングを行い、検査用開口部１２を検査することにより、ヴィアホール７ａが確実に開口されたことを確認する。そして、タングステン（Ｗ）をＣＶＤ等により堆積した後、エッチバックによりタングステンをホール内にのみ残すブランケットタングステン法等の埋め込みメタルプロセスによって、ヴィアホール７ａをメタル（タングステン）９により充填するとともに、第２層目のメタル配線層４を層間絶縁膜３上に形成する。
【００４６】
次に、以上の工程を繰り返して第２層目のメタル配線層４を覆うように層間絶縁膜５を設け、この層間絶縁膜５にヴィアホール７ｂ及び検査用開口部１３を形成する。このとき、ヴィアエッチングの検査用開口部１３は下層の同様の検査用開口部１２と異なる位置、即ち、検査用開口部１２と積層されない位置に形成される。
【００４７】
この第２の参考例に用いた検査用開口部１２、１３は８０×８０μｍのものを採用した。配線メタル上にエッチング時間が不足して絶縁膜が残る場合には、この検査用開口部１２または１３は褐色に見える。
【００４８】
このような構成にすることで、エッチングに問題があって絶縁膜が残ってしまってもインライン検査でふるい分けが可能になるためエッチング条件出しが短時間で行えるようになった。このような開口部は、パターン内でもダイシング部に配置されていても効果は変わらなかった。
【００４９】
また、第１、第２エッチングパターンを異なる位置に配置することにより、第１の実施の形態に示すような第２のヴィアホールにおけるエッチングの問題も回避できた。
【００５０】
図６に示す構成は、光学式膜厚計を用いてエッチング前後の膜厚をモニターするための開口部を設けたものである。すなわち、メタル配線層２上に検査用開口部１２ａを設けると共に、下部にメタル配線パターンを配置しない検査用開口部を１２ｂ設けたものである。このパターンを用いる場合には、上述したエッチング状態の検査工程を２回行うことが必要になるが、エッチング量を確実にモニタリングできる。
【００５１】
この場合の検査用開口部１２ｂのサイズは、直下にメタル配線層２がある検査用開口部１２ａと同じサイズで８０×８０μｍものを採用し、配置した。膜厚の測定は光学式測定器を用いてこのような測定を行う場合サイズは、５μｍ角以上であればよいが、やはり１０μｍ角以上の開口部が望ましい。
【００５２】
このような構成とするとエッチング時の問題があった際、どの程度の追加エッチングが必要か正確につかめるため上記した図５に示す参考例に示すような効果に付加して、精度が向上しさらに高歩留まりが達成できる。
【００５３】
また、このような構成にすることでエッチング条件出しの際のモニタリングも行えるため、検査ができず、オーバーエッチング時間を延ばして安全を見ていた第１の実施の形態に示す構成のものよりエッチング時間を約１５％短縮でき、スループットの向上にもつながった。
【００５４】
図７及び図８は、ヴィアホールの検査用開口部１２を基板１からの標高がすべてのパターンのうち最高部に位置する配線パターン２により囲まれてなる一番深いところに設けたものである。このパターンの周辺パターンの線幅を５μｍとしたものは、周辺部にパターンのないものに比較して、ＣＭＰ後の膜厚を評価した結果０．０５〜０．１ｎｍ厚くなることがわかった。
【００５５】
この厚さは、エッチング時間にして１〜２秒にあたるためできれば、このようなパターンを採用すべきである。ただし、このようにすると、面積が大きくなるためチップのパターン内に配置する場合には不利である。
【００５６】
また、ＣＭＰはグローバルな平坦化が可能であるがパターンの依存のためパターンによってわずかな標高差は残る。図７及び図８に示す構成は、確実に一番深いパターンを提供するものである。このように構成することで、深い開口部が形成されるため検査の確実性が向上する。
【００５７】
図９及び図１０はこの発明の第１の実施の形態を示し、図９は平面図、図１０は図９のＡ−Ａ'線断面図である。この第１の実施の形態は、半導体チップがその入出力のために有するボンディングパッド用配線パターン部６を、多層メタル配線層の最上部にのみ形成した半導体装置である。
【００５８】
この第１の実施の形態を３層配線の例で説明する。まず、トランジスタが形成され、絶縁膜で被覆されたシリコン基板１上に第１層目の配線メタルを堆積し、パターニングすることにより第１層目のメタル配線層２が形成される。ここの絶縁膜は、平坦化されていてもされていなくてもよい。第１層目の配線パターンには、パッド部は形成されていない。即ち、この第１層目のメタル配線層２にはボンディングパッド用配線パターン部は設けていない。この上に層間絶縁膜３を堆積し、層間絶縁膜３をＣＭＰにより平坦化する。
【００５９】
この後、層間絶縁膜３にヴィアホール７ａを形成し、第２メタル配線層４を堆積して、パターニングする。この第２メタル配線層４にも、ボンディングパッド用配線パターン部６は形成されていない。この後、第２の層間絶縁膜５を堆積して平坦化し、第２のヴィアホール７ｂを開口する。この上に第３層目のメタル配線層８を堆積し、パターニングする。この第３層目のメタル配線層８にのみボンディングパッド用配線パターン部６が形成されている。
【００６０】
上記のように、この第１実施の形態の構成では、第１の参考例に示したような構成は不必要となる。この場合、下部のメタル配線層はヴィアホール７ａ（７ｂ）により３層目の配線まで接続し、３層目でボンディングパッド用配線パターン部６と接続するように構成されている。
【００６１】
ただし、この場合にはチップ内どの場所においてもヴィアホール７ａ（７ｂ）により、３層目の配線まで接続することは３層目の配線を過密化させてしまうため、ボンディングパッド用配線パターン部近傍でヴィアホールを用いて上層に接続する必要がある。そのため、第１の参考例の構成に比較してボンディングパッド用配線パターン部６の近傍に配線が配置できずチップサイズをわずかに増大させてしまう欠点があるが、構造がシンプルであることとボンディングパッド用配線パターン部の平坦性がさらに良好にできることから信頼性は向上する。
【００６２】
図１１及び図１２はこの発明の第３の参考例を示し、図１１は平面図、図１２は図１１のＢ−Ｂ'線断面図である。第（ｎ−１）層よりシリコン基板１側のメタル配線層は、ボンディングパッド用配線パターン部を設けない構成になっており、図９及び図１０示す第３の実施の形態に記載したボンディングパッド用配線パターン部６が、多層メタル配線層の最上部にのみ形成される半導体装置の構造と同じ構成になっている。
【００６３】
この参考例を３層配線の例で説明する。まず、トランジスタが形成され、絶縁膜で被覆されたシリコン基板１上に第１層目の配線メタルを堆積し、パターニングすることにより第１層目のメタル配線層２が形成される。ここで絶縁膜１６は、平坦化されていてもされていなくてもよい。第１層目の配線パターンには、ボンディングパッド用配線パターン部は形成されていない。この上に層間絶縁膜３を堆積し、層間絶縁膜３をＣＭＰにより平坦化する。
【００６４】
この後、層間絶縁膜３にヴィアホール７ａを形成し、第２メタル配線層４を堆積して、パターニングする。この第２メタル配線層４には、ボンディングパッド用配線パターン部６ａを形成する。従って、第１メタル配線層２において、ボンディングパッド用配線パターン部へ接続が必要な配線は、ヴィアホール７ａに埋め込まれたメタル９を介して第２メタル配線層４のボンディングパッド用配線パターン部６ａと接続される。この後、第２の層間絶縁膜５を堆積して平坦化し、第２のヴィアホール７ｂを開口する。このときボンディングパッド用配線パターン部は、通常の方法通り、ボンディングパッド用配線パターン部は大きく開口してある。この際、ヴィアホール７ｂの深さとパッド部の開口部は、同じ深さａであるため、前述したようなホールエッチングに関する問題は考慮しなくともよい。この上に第３層目のメタル配線層８を堆積し、パターニングする。ここでのボンディングパッド用配線パターン部６ｂは第３層目のメタル配線層８のみに使用される。
【００６５】
さらに、この上にパッシベーション膜１０を堆積し、ボンディングパッド用配線パターン部のみをエッチングにより開口部１５を形成する。ここでは、平坦化はしないため、パッシベーション膜１０は、コンフォーマルに形成されており、ボンディングパッド用配線パターン部のエッチングは何ら問題なく行える。
【００６６】
【発明の効果】
以上説明したように、発明は、半導体チップがその入出力のために有するボンディングパッド用配線パターン部は、多層配線層の最上部にのみ形成することで、構造がシンプルになるとともに、ボンディングパッド用配線パターン部の平坦性がさらに良好にできることから信頼性が向上する。
【図面の簡単な説明】
【図１】この発明の第１の参考例を示す平面図である。
【図２】図１のＡ−Ａ'線断面図である。
【図３】ヴィアホールを介して配線層を接続した状態を示す断面図である。
【図４】ヴィアホールを介して配線層を接続した状態を示す断面図である。
【図５】この発明の第２の参考例を示す断面図である。
【図６】この発明の第２の参考例を示す断面図である。
【図７】この発明の第２の参考例を示す断面図である。
【図８】この発明の第２の参考例を示す平面図である。
【図９】この発明の第１の実施の形態を示す平面図である。
【図１０】図９のＡ−Ａ'線断面図である。
【図１１】この発明の第３の参考例を示す平面図である。
【図１２】図１１のＢ−Ｂ'線断面図である。
【図１３】従来の配線構造を示す平面図である。
【図１４】図１３のＡ−Ａ'線断面図である。
【符号の説明】
１ シリコン基板
２ 第１のメタル配線層
３ 層間絶縁膜
４ 第２のメタル配線層
５ 層間絶縁膜
６ ボンディングパッド用配線パターン部
７ａ、７ｂ ヴィアホール
８ 第３のメタル配線層
９ 埋込みメタル
【発明の属する技術分野】
この発明は、多層配線構造を有する半導体装置に関し、特に層間絶縁層が平坦化処理された半導体装置に関する。
【０００２】
【従来の技術】
半導体集積回路（ＬＳＩ）の高性能化、高集積化に伴い、配線ピッチも縮小され、それと同時に配線層の多層化も進んでいる。この配線層数の増加により、層間絶縁膜に凹凸が生じる。
【０００３】
一方、配線ピッチの微細化に対応するために、高ＮＡステッパーが採用されている。この高ＮＡステッパーは焦点深度が浅いためパターンを形成する場合に、基板に対し高い平坦度が要求される。上述したように、配線層の多層化により層間絶縁膜に凹凸が発生するので、種々の方法により平坦化が行われている。近年、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）（化学機械研磨）技術を用いて平坦化する例が増えている。
【０００４】
しかし、ＣＭＰにより平坦化された基板に対し、特に３層以上の多層配線構造の場合には、ヴィアホールエッチングを施す際に、ボンディングパッド部等のように広いスペースを開口する部分が混在すると下記のような問題が生ずることがわかった。
【０００５】
図１３及び図１４に従来の配線構造を示す。図１３は平面図、図１４は図１３のＡ−Ａ'線断面図である。この図に示すように、トランジスタ等が形成されたシリコン基板１上に第１層目の配線層２が形成され、この第１層目の配線層２を覆うようにＢＰＳＧ等の層間絶縁膜３が形成され、ＣＭＰ等により平坦化された後、ヴィアホールエッチングによりヴィアホール（接続孔）７ａが形成される。このヴィアホール７ａは、最小サイズの接続孔であり、ＬＳＩチップ内の回路ブロック内や回路ブロック間の電気接続のための配線部分に用いられる。そして、この層間絶縁膜３上に第２層目の配線層４が形成され、この第２層目の配線層４を覆うように第２の層間絶縁膜５が形成され、ＣＭＰ等により平坦化される。
【０００６】
この層間絶縁膜５にヴィアホールエッチングによりヴィアホール７ｂが形成される。そして、半導体装置の配線部分においては、通常各配線層毎にボンディングパッド用の広い配線パターン部６（６ａ、６ｂ）が設けられ、この上の絶縁膜３、５を大きく開口することが行われている。
【０００７】
すなわち、上記したヴィアホール７ａの形成の際に、図１４に示すように、ボンディングパッド用配線パターン部６ａは、他のヴィアホールとは異なり、大きなエリアを開口して形成され、さらに上層のボンディングパッド用配線パターン部６ｂも同様に形成される。層間絶縁膜をそれぞれ平坦化せず多層配線を行う場合には、基本的にこれは特に問題とはならない。しかしながら、各層間絶縁膜を平坦化した場合においては、第１のヴィアホール７ａのエッチングにおいては、特に問題は生じないが、第２のヴィアホール７ｂの形成時には問題が生じる。
【０００８】
これは、ボンディングパッド用配線パターン部６のみ第１のヴィアホールの埋め込みが完全に出来ていないため、広い開口部の上の層間絶縁膜５の厚みは厚くなる。図１４に示すように、通常のヴィアホールサイズ上の第２の配線層２を覆う層間絶縁膜５の膜厚ａはボンディングパッド用配線パターン部６ａの上の層間絶縁膜５の膜厚ｂより薄くなる。このため、第２のヴィアホール７ｂを形成する際に、エッチング深さが異なる部分が生じてしまう。この様な場合、通常のサイズのヴィアホール７ｂは、ボンディングパッド用配線パターン部６ｂよりホール深さが浅いために、前述したように、膜厚ａの部分では、深い部分のエッチングを終了するまでにかなりオーバーエッチングがかかってしまう。オーバーエッチング量が多くなると、ホールは広がってしまうため配線の設計ルールを圧迫してしまうとともに、異物が発生する等の問題が生ずる。
【０００９】
【発明が解決しようとする課題】
この発明は、このような状況を鑑みてなされたものにして、平坦化した半導体装置の多層配線部を形成する際に生ずるヴィアホールエッチング時のオーバーエッチングの問題を解決することを目的とするものである。
【００１０】
また、ボンディングパッド用の配線パターン部は、半導体チップをボンディングする部分であるので、この部分に凹凸がある場合には、ボンディング強度が落ちてしまう問題がある。このため、この発明では、ボンディングパッド用配線パターン部の表面の平坦性を保つことを第２の目的とする。
【００１１】
【課題を解決するための手段】
この発明は、ｎ（ｎは３以上の整数）層の多層配線構造を有する半導体装置において、各配線層上の層間絶縁膜が化学的機械研磨によりチップ内段差を０．３μｍ以下になるように平坦化されており、各配線層の接続孔は、各々の層間絶縁層におけるそれぞれの最小接続孔サイズの２倍以下のサイズあるいは最小接続孔サイズの２倍以下のサイズの短辺を持つ長方形状により開孔され、上記接続孔が配線層と異なる工程により金属等の導電性の材料により埋め込まれているとともに、半導体チップがその入出力のために有するボンディングパッド用配線パターン部は、前記最上層の絶縁層に設けられた金属配線層のみにこの金属配線層とともに形成されていることを特徴とする。
【００１２】
前記ボンディングパッド用配線パターン部は接続孔の存在しない領域に配置する。
【００１３】
上記のように構成することで、構造がシンプルになるとともに、ボンディングパッド用配線パターン部の平坦性がさらに良好にできることから信頼性が向上する。
【００１５】
接続孔のサイズを上記サイズにすることで、接続孔へ導電性材料を埋め込むことができる。また、接続孔を配線層と異なる工程により埋め込むことで、その上に設けられる配線層の表面は平坦にすることができ、ボンディング強度が低下することが防止できる。
【００１７】
層間絶縁層の平坦性を０．３μｍ以下にすることで、例えば０．５μｍライン＆スペースのような微細配線をパターニングする場合にも確実にリソグラフィが行える。
【００１８】
【発明の実施の形態】
以下、この発明の実施の形態につき図面を参照して説明する。
図１はこの発明の第１の参考例を示す平面図、図２は図１のＡ−Ａ'線断面図である。尚、この実施の形態では、３層配線の構造について説明する。
【００１９】
トランジスタ等が形成され、絶縁膜で覆われたシリコン基板１上に第１層目の配線メタルを堆積し、パターニングすることにより第１層目のメタル配線層２が形成される。この第１層目のメタル配線層２には、ボンディングパッド用配線パターン部６ａが設けられている。この第１層目のメタル配線層２上に、このメタル配線層２を覆って層間絶縁膜３を堆積し、平坦化する。ここで、第１層目のメタル配線層２の平坦性は問わない。
【００２０】
上記層間絶縁膜３の平坦化は、リソグラフィーからの要求によりチップ内段差が０．３μｍ以下となるまでＣＭＰ等により行う。この平坦度の要求は、例えば、０．５μｍライン＆スペースのような微細配線をパターニングする場合、リソグラフィーの焦点深度は１．５μｍ程度になってしまうこと、さらに装置上の位置精度が現状のステッパーでは０．７５μｍ程度必要であることから配線部の段差をトータルで０．７５μｍ程度以下にしなければならない、という前提から来ている。
【００２１】
また、３層配線の場合で２回の平坦化を行う場合で最大段差を容認できる条件であるが、各層の平坦度は少なくとも０．３２５μｍ以下、望ましくは０．３０μｍ以下にする必要がある。
【００２２】
次に、リソグラフィーにより層間絶縁膜３にヴィアホール７ａのレジストのパターニングを行う。この際、ボンディングパッド用配線パターン部６は、図１及び図２に示すように、ヴィアホール７ａがアレイ状に複数個並ぶように、レジストをパターニングし、その後ドライエッチングにより層間絶縁膜３のエッチングを行って、ヴィアホール７ａを形成する。そして、タングステン（Ｗ）をＣＶＤ等により堆積した後、エッチバックによりタングステンをホール内にのみ残すブランケットタングステン法等の埋め込みメタルプロセスによって、ヴィアホール７ａをメタル（タングステン）９により充填すると共に、層間絶縁膜３上に第２層目のメタル配線層４を形成する。
【００２３】
尚、１層目のホール埋め込みに関しては、例えば、アルミニウム（Ａｌ）系材料のリフローや高温スパッタにより１工程でホールの埋め込みとメタル配線層を形成するような工程のみの埋め込みプロセスを用いてもかまわない。
【００２４】
ここでは、ボンディングパッド用配線パターン部６にヴィアホールがアレイ状に複数個並ぶようにして、第１層目のメタル配線層２と第２層目のメタル配線層４とが平面状に接触する部分をなくするようにすることが重要な点である。そして、第１層目のボンディングパッド用配線パターン部６ａと第２層目のボンディングパッド用配線パターン部６ｂはヴィアホール７ａに埋め込まれたメタル９により接続されている。
【００２５】
次に、以上の工程を繰り返して第２層目のメタル配線層４を覆うように層間絶縁膜５を設け、この層間絶縁膜５にヴィアホール７ｂを形成する。図１及び図２に示す第１の実施の形態では、第２ヴィアホール７ｂのホールの位置のヴィアホールとボンディングパッド用配線パッド部６のヴィアホールの深さａ、ｂが平坦化により最大でも０．６μｍ以下となるように構成されている。このためヴィアホールエッチング後のホール径はリソグラフィーの仕上がり径に対し、０．０５μｍ以下に仕上がる。詳細にはａ、ｂの深さの違いは下地メタルのパターンによっても依存するが０．６μｍ以下に抑えられていれば、ホールの仕上がり径の広がり（ＣＤロス）という従来の問題は発生しない。
【００２６】
これに対し、図１４に示す従来例では、ａに対するｂの深さは、例えばメタル配線層４の厚みが０．６μｍ、層間絶縁膜５のメタル配線層４上の膜厚が１．０μｍの場合には、中心値で２．０μｍ、最大値では２．６μｍにもなり、リソグラフィーの仕上がり径に対するエッチング後のＣＤロスは、２〜３倍にもなってしまい、配線部分の設計を行う際のデザインルールを緩くしなければならないという不具合が生ずる。
【００２７】
この第１の参考例と図１４に示す従来例により、ヴィアホールのＣＤロスを測定した結果を表１に示す。
【００２８】
【表１】
配線が３層配線の場合には、ここでのヴィアホール７ｂは、タングステン（Ｗ）ＣＶＤ等によりヴィアホールを埋め込み、エッチバックによりタングステンをホール内にのみ残すブランケットタングステン法を行う等の埋め込みメタルプロセスにてヴィアホールをメタルにより充填する方が望ましい。これは、例えば、アルミニウム（Ａｌ）系の材料のリフローや高温スパッタにより１工程で埋め込みとメタル配線層を形成するような工程で行うと、ホールにメタルを供給する必要からホール上部の３層目のメタル配線層８上に図３に示すような凹部が出来てしまう問題があるためである。ボンディングパッド用配線パターン部６ｃは、半導体チップをフレームにボンディングワイヤーにより接続する部分であるので、この部分に凹凸がある場合は、ボンディング強度が落ちてしまうため平坦であることが望ましい。図４に示すように、埋め込みメタルプロセスによりヴィアホール７ｂをメタルにより充填する場合には、エッチバックやＣＭＰにより平坦化が可能であり、その上に設けられる３層目のメタル配線層８の表面は平坦にすることができる。
【００３０】
さらに、埋め込みメタルを用いる場合、ヴィアホールのサイズは、どこでも同じ大きさであるのがベストであるが、チップ内全体にわたって各配線層間の回路ブロック内や回路ブロック間の接続用配線部に用いる最小ヴィアホールサイズの２倍以下のサイズあるいは最小サイズの２倍以下のサイズの短辺を持つ長方形状により開孔されてもヴィアホールへの埋め込みメタルの充填は可能であることが実験により確認されている。
【００３１】
また、埋め込みメタルプロセスにおけるエッチバックは、ドライエッチングによるものでも良好な結果を与えるが、ＣＭＰプロセスによるものの方が、３層目の配線メタルを堆積する時点での平坦性は上がる。
【００３２】
また、この発明のように最小サイズの２倍以下あるいは最小サイズの２倍以下のサイズを持つ短辺を持つ長方形状のホールをタングステン（Ｗ）等により埋め込む場合には、必ずしもメタル突出し量が一定にならないが、埋め込みメタルプロセスに付加して配線を高温スパッタ等のフロー性のある堆積方法で形成すると、この部分の平坦性はさらに向上し、例えば１μｍのホールにおける埋め込みメタルの突出し量が±０．３μｍ程度であってもほぼ完全に平坦化され、ボンディング強度を低下させないことを確認している。
【００３３】
以上のプロセスの後に、３層目のメタル配線層８を形成する。このようにして、第１のメタル配線層２と第２のメタル配線層４及び第２のメタル配線層４と第３層のメタル配線層８間の接続は全て埋め込みメタル９を用いて埋め込み可能なヴィアホール７ａ、７ｂを介して行われる。
【００３４】
そして、第３のメタル配線層８の上にパッシベーション膜を堆積し、ボンディングパッド用配線パターン部６を通常通り大きく開口することにより、この半導体装置が得られる。
【００３５】
図２に示すように、この第１の参考例では、第１のメタル配線層２に設けられたボンディングパッド用配線パターン部６ａと第２のメタル配線層４に設けられたボンディングパッド用配線パターン部６ｂの間を複数個のヴィアホール７ａで接続することにより、第２のメタル配線層４上のヴィアホール７ｂの深さが一定にされる。この構成にすることにより、全てのホールでのオーバーエッチング量も一定にすることができ、上述したような従来のエッチング時の問題は回避できる。
【００３６】
この発明の第２の参考例は、上記第１の参考例におけるヴィアホールのパターンエッチングの検査用開口部を付加することにより、簡単にホールエッチング後の検査を行うことができるようにしたものである。
【００３７】
第１の参考例に示す基本的な構成は、第１層目のメタル配線層２と第２層目のメタル配線層４の接続は、すべて埋め込みメタル９を用いて埋め込み可能なヴィアホール７ａを介して行っている。つまり、図２に示すように、第１層目のメタル配線層２に設けられたボンディングパッド部６ａと第２層目のメタル配線層４に設けられたボンディングパッド部６ｂの間を複数個のヴィアホール７ａで接続することにより、第２層目のメタル配線４上のヴィアホール７ｂの深さとボンディングパッド用配線パターンの開口部を一定にすることができ、エッチング時のホール径が広がってしまう問題を回避している。
【００３８】
しかし、この構成では、ヴィアホールの開口率が極端に少なくなり、開口率が従来の１０％程度になる場合がある。このため、エッチング時に光学的な終点検出がうまく作動せず、計算により時間を固定してエッチングを行う必要がある。エッチング処理は、光学的な終点検出時間にオーバーエッチング時間をたした時間をエッチング時間として決めるのが一般的であり、簡便な方法である。しかし、第１の実施の形態に示す基本的な構成を用いる場合には、時間管理のみで行うために、条件決定に時間がかかる。
【００３９】
エッチングの条件出しは、製品ごとに行う必要があるため製品試作時間を短くするためには、以下に示す第２の参考例のような検査パターン用開口部を配置することが有利である。また第２の参考例の構成は量産時のインライン検査も簡便な方法で行うことが可能になるという効果もある。
【００４０】
図５に示すこの発明の第２の参考例は、電気的接続の用に供しないヴィアホールエッチングの検査用開口部１２、１３の直下に配線メタル２、４が配置されており、金属顕微鏡を用いてホールが確実に開口しているか検査するパターンを提供するものである。エッチングでこの検査用開口部１２、１３の部分が開口していない場合には、この部分は光の干渉により色が付いて見える。
【００４１】
図５を参照してこのだ１２の参考例につき説明する。まず、シリコン基板１にトランジスタが形成されるとともに、フィールド酸化膜１１上にゲート配線１４等が配置され、このシリコン基板１上が絶縁膜１６で被覆された。このシリコン基板１上に第１層目の配線メタルを堆積し、パターニングすることにより第１層目のメタル配線層２が形成される。ここで、絶縁膜１６は、平坦化されていてもされていなくてもよい。第１層目の配線メタル層２には、ボンディングパッド用配線パターン部６ａが設けられている。この上に層間絶縁膜３を堆積し、層間絶縁膜３をＣＭＰにより平坦化する。
【００４２】
続いて、第１のヴィアホール７ａを形成するために、レジストをパターニングする。このとき、半導体チップ内またはダイシングライン部に少なくとも１ヵ所以上のヴィアエッチングの検査用開口部１２のパターンを設ける。また、ボンディングパッド用配線パターン部６は、前述した第１の実施の形態と同じく、ヴィアホール７ａがアレイ状に複数個並ぶように、レジストをパターニングする。その後ドライエッチングにより層間絶縁膜３のエッチングを行って、ヴィアホール７ａ及びヴィアエッチングの検査用開口部１２を設ける。
【００４３】
ところで、ＣＭＰを層間絶縁膜３上にのみ用いる場合、すなわち、ゲート上の平坦化を行わない場合には、下地メタル配線層２のシリコン基板１からの標高が様々であるため、第１のヴィアホール７ａでは、下地の各パターンの段差により深さが異なってしまう。そこで、この実施の形態では、ヴィアエッチングの検査方法をより確実なものとするために、一番深いホール７ａと検査用開口部１２の深さを同じにするために、ヴィアエッチングの検査用開口部１２の直下に設けられるメタル配線層２の基板１からの標高はすべての配線パターンのうち最底部に位置するようにしている。
【００４４】
この第２の参考例に用いた検査用開口部１２は、金属顕微鏡を用いて検査を行う場合は、倍率を上げることによって１μｍ角以上の開口部であれば検査可能である。しかし、実用上は５０〜１５０倍の拡大率を用いるため、望ましくは１０μｍ角以上の開口部が望ましい。メタル配線層２上にエッチング時間が不足して絶縁膜３が残る場合には、この検査用開口部１２は残膜厚さにもよるが褐色に見える。
【００４５】
層間絶縁膜３のエッチングを行い、検査用開口部１２を検査することにより、ヴィアホール７ａが確実に開口されたことを確認する。そして、タングステン（Ｗ）をＣＶＤ等により堆積した後、エッチバックによりタングステンをホール内にのみ残すブランケットタングステン法等の埋め込みメタルプロセスによって、ヴィアホール７ａをメタル（タングステン）９により充填するとともに、第２層目のメタル配線層４を層間絶縁膜３上に形成する。
【００４６】
次に、以上の工程を繰り返して第２層目のメタル配線層４を覆うように層間絶縁膜５を設け、この層間絶縁膜５にヴィアホール７ｂ及び検査用開口部１３を形成する。このとき、ヴィアエッチングの検査用開口部１３は下層の同様の検査用開口部１２と異なる位置、即ち、検査用開口部１２と積層されない位置に形成される。
【００４７】
この第２の参考例に用いた検査用開口部１２、１３は８０×８０μｍのものを採用した。配線メタル上にエッチング時間が不足して絶縁膜が残る場合には、この検査用開口部１２または１３は褐色に見える。
【００４８】
このような構成にすることで、エッチングに問題があって絶縁膜が残ってしまってもインライン検査でふるい分けが可能になるためエッチング条件出しが短時間で行えるようになった。このような開口部は、パターン内でもダイシング部に配置されていても効果は変わらなかった。
【００４９】
また、第１、第２エッチングパターンを異なる位置に配置することにより、第１の実施の形態に示すような第２のヴィアホールにおけるエッチングの問題も回避できた。
【００５０】
図６に示す構成は、光学式膜厚計を用いてエッチング前後の膜厚をモニターするための開口部を設けたものである。すなわち、メタル配線層２上に検査用開口部１２ａを設けると共に、下部にメタル配線パターンを配置しない検査用開口部を１２ｂ設けたものである。このパターンを用いる場合には、上述したエッチング状態の検査工程を２回行うことが必要になるが、エッチング量を確実にモニタリングできる。
【００５１】
この場合の検査用開口部１２ｂのサイズは、直下にメタル配線層２がある検査用開口部１２ａと同じサイズで８０×８０μｍものを採用し、配置した。膜厚の測定は光学式測定器を用いてこのような測定を行う場合サイズは、５μｍ角以上であればよいが、やはり１０μｍ角以上の開口部が望ましい。
【００５２】
このような構成とするとエッチング時の問題があった際、どの程度の追加エッチングが必要か正確につかめるため上記した図５に示す参考例に示すような効果に付加して、精度が向上しさらに高歩留まりが達成できる。
【００５３】
また、このような構成にすることでエッチング条件出しの際のモニタリングも行えるため、検査ができず、オーバーエッチング時間を延ばして安全を見ていた第１の実施の形態に示す構成のものよりエッチング時間を約１５％短縮でき、スループットの向上にもつながった。
【００５４】
図７及び図８は、ヴィアホールの検査用開口部１２を基板１からの標高がすべてのパターンのうち最高部に位置する配線パターン２により囲まれてなる一番深いところに設けたものである。このパターンの周辺パターンの線幅を５μｍとしたものは、周辺部にパターンのないものに比較して、ＣＭＰ後の膜厚を評価した結果０．０５〜０．１ｎｍ厚くなることがわかった。
【００５５】
この厚さは、エッチング時間にして１〜２秒にあたるためできれば、このようなパターンを採用すべきである。ただし、このようにすると、面積が大きくなるためチップのパターン内に配置する場合には不利である。
【００５６】
また、ＣＭＰはグローバルな平坦化が可能であるがパターンの依存のためパターンによってわずかな標高差は残る。図７及び図８に示す構成は、確実に一番深いパターンを提供するものである。このように構成することで、深い開口部が形成されるため検査の確実性が向上する。
【００５７】
図９及び図１０はこの発明の第１の実施の形態を示し、図９は平面図、図１０は図９のＡ−Ａ'線断面図である。この第１の実施の形態は、半導体チップがその入出力のために有するボンディングパッド用配線パターン部６を、多層メタル配線層の最上部にのみ形成した半導体装置である。
【００５８】
この第１の実施の形態を３層配線の例で説明する。まず、トランジスタが形成され、絶縁膜で被覆されたシリコン基板１上に第１層目の配線メタルを堆積し、パターニングすることにより第１層目のメタル配線層２が形成される。ここの絶縁膜は、平坦化されていてもされていなくてもよい。第１層目の配線パターンには、パッド部は形成されていない。即ち、この第１層目のメタル配線層２にはボンディングパッド用配線パターン部は設けていない。この上に層間絶縁膜３を堆積し、層間絶縁膜３をＣＭＰにより平坦化する。
【００５９】
この後、層間絶縁膜３にヴィアホール７ａを形成し、第２メタル配線層４を堆積して、パターニングする。この第２メタル配線層４にも、ボンディングパッド用配線パターン部６は形成されていない。この後、第２の層間絶縁膜５を堆積して平坦化し、第２のヴィアホール７ｂを開口する。この上に第３層目のメタル配線層８を堆積し、パターニングする。この第３層目のメタル配線層８にのみボンディングパッド用配線パターン部６が形成されている。
【００６０】
上記のように、この第１実施の形態の構成では、第１の参考例に示したような構成は不必要となる。この場合、下部のメタル配線層はヴィアホール７ａ（７ｂ）により３層目の配線まで接続し、３層目でボンディングパッド用配線パターン部６と接続するように構成されている。
【００６１】
ただし、この場合にはチップ内どの場所においてもヴィアホール７ａ（７ｂ）により、３層目の配線まで接続することは３層目の配線を過密化させてしまうため、ボンディングパッド用配線パターン部近傍でヴィアホールを用いて上層に接続する必要がある。そのため、第１の参考例の構成に比較してボンディングパッド用配線パターン部６の近傍に配線が配置できずチップサイズをわずかに増大させてしまう欠点があるが、構造がシンプルであることとボンディングパッド用配線パターン部の平坦性がさらに良好にできることから信頼性は向上する。
【００６２】
図１１及び図１２はこの発明の第３の参考例を示し、図１１は平面図、図１２は図１１のＢ−Ｂ'線断面図である。第（ｎ−１）層よりシリコン基板１側のメタル配線層は、ボンディングパッド用配線パターン部を設けない構成になっており、図９及び図１０示す第３の実施の形態に記載したボンディングパッド用配線パターン部６が、多層メタル配線層の最上部にのみ形成される半導体装置の構造と同じ構成になっている。
【００６３】
この参考例を３層配線の例で説明する。まず、トランジスタが形成され、絶縁膜で被覆されたシリコン基板１上に第１層目の配線メタルを堆積し、パターニングすることにより第１層目のメタル配線層２が形成される。ここで絶縁膜１６は、平坦化されていてもされていなくてもよい。第１層目の配線パターンには、ボンディングパッド用配線パターン部は形成されていない。この上に層間絶縁膜３を堆積し、層間絶縁膜３をＣＭＰにより平坦化する。
【００６４】
この後、層間絶縁膜３にヴィアホール７ａを形成し、第２メタル配線層４を堆積して、パターニングする。この第２メタル配線層４には、ボンディングパッド用配線パターン部６ａを形成する。従って、第１メタル配線層２において、ボンディングパッド用配線パターン部へ接続が必要な配線は、ヴィアホール７ａに埋め込まれたメタル９を介して第２メタル配線層４のボンディングパッド用配線パターン部６ａと接続される。この後、第２の層間絶縁膜５を堆積して平坦化し、第２のヴィアホール７ｂを開口する。このときボンディングパッド用配線パターン部は、通常の方法通り、ボンディングパッド用配線パターン部は大きく開口してある。この際、ヴィアホール７ｂの深さとパッド部の開口部は、同じ深さａであるため、前述したようなホールエッチングに関する問題は考慮しなくともよい。この上に第３層目のメタル配線層８を堆積し、パターニングする。ここでのボンディングパッド用配線パターン部６ｂは第３層目のメタル配線層８のみに使用される。
【００６５】
さらに、この上にパッシベーション膜１０を堆積し、ボンディングパッド用配線パターン部のみをエッチングにより開口部１５を形成する。ここでは、平坦化はしないため、パッシベーション膜１０は、コンフォーマルに形成されており、ボンディングパッド用配線パターン部のエッチングは何ら問題なく行える。
【００６６】
【発明の効果】
以上説明したように、発明は、半導体チップがその入出力のために有するボンディングパッド用配線パターン部は、多層配線層の最上部にのみ形成することで、構造がシンプルになるとともに、ボンディングパッド用配線パターン部の平坦性がさらに良好にできることから信頼性が向上する。
【図面の簡単な説明】
【図１】この発明の第１の参考例を示す平面図である。
【図２】図１のＡ−Ａ'線断面図である。
【図３】ヴィアホールを介して配線層を接続した状態を示す断面図である。
【図４】ヴィアホールを介して配線層を接続した状態を示す断面図である。
【図５】この発明の第２の参考例を示す断面図である。
【図６】この発明の第２の参考例を示す断面図である。
【図７】この発明の第２の参考例を示す断面図である。
【図８】この発明の第２の参考例を示す平面図である。
【図９】この発明の第１の実施の形態を示す平面図である。
【図１０】図９のＡ−Ａ'線断面図である。
【図１１】この発明の第３の参考例を示す平面図である。
【図１２】図１１のＢ−Ｂ'線断面図である。
【図１３】従来の配線構造を示す平面図である。
【図１４】図１３のＡ−Ａ'線断面図である。
【符号の説明】
１ シリコン基板
２ 第１のメタル配線層
３ 層間絶縁膜
４ 第２のメタル配線層
５ 層間絶縁膜
６ ボンディングパッド用配線パターン部
７ａ、７ｂ ヴィアホール
８ 第３のメタル配線層
９ 埋込みメタル
Claims (2)
- ｎ（ｎは３以上の整数）層の多層配線構造を有する半導体装置において、各配線層上の層間絶縁膜が化学的機械研磨によりチップ内段差を０．３μｍ以下になるように平坦化されており、各配線層の接続孔は、各々の層間絶縁層におけるそれぞれの最小接続孔サイズの２倍以下のサイズあるいは最小接続孔サイズの２倍以下のサイズの短辺を持つ長方形状により開孔され、上記接続孔が配線層と異なる工程により金属等の導電性の材料により埋め込まれているとともに、半導体チップがその入出力のために有するボンディングパッド用配線パターン部は、前記最上層の絶縁層に設けられた金属配線層のみにこの金属配線層とともに形成されていることを特徴とする半導体装置。
- 前記ボンディングパッド用配線パターン部は接続孔の存在しない領域に配置されていることを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003079420A JP3983701B2 (ja) | 1995-12-07 | 2003-03-24 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-318923 | 1995-12-07 | ||
| JP31892395 | 1995-12-07 | ||
| JP2003079420A JP3983701B2 (ja) | 1995-12-07 | 2003-03-24 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10656096A Division JP3457123B2 (ja) | 1995-12-07 | 1996-04-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297838A JP2003297838A (ja) | 2003-10-17 |
| JP3983701B2 true JP3983701B2 (ja) | 2007-09-26 |
Family
ID=29404609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003079420A Expired - Lifetime JP3983701B2 (ja) | 1995-12-07 | 2003-03-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3983701B2 (ja) |
-
2003
- 2003-03-24 JP JP2003079420A patent/JP3983701B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003297838A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3457123B2 (ja) | 半導体装置 | |
| KR100277810B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US9786601B2 (en) | Semiconductor device having wires | |
| US20010005057A1 (en) | Process for making integrated circuit structure with thin dielectric between at least local interconnect level and first metal interconnect level | |
| JP3917355B2 (ja) | 半導体装置およびその製造方法 | |
| US7160795B2 (en) | Method and structures for reduced parasitic capacitance in integrated circuit metallizations | |
| US7777340B2 (en) | Semiconductor device | |
| KR100267108B1 (ko) | 다층배선을구비한반도체소자및그제조방법 | |
| US5924006A (en) | Trench surrounded metal pattern | |
| US20210366851A1 (en) | Method of treatment of an electronic circuit for a hybrid molecular bonding | |
| JP3983701B2 (ja) | 半導体装置 | |
| US5103287A (en) | Multi-layered wiring structure of semiconductor integrated circuit device | |
| CN108054137B (zh) | 金属互连结构及其制作方法 | |
| JPH10321623A (ja) | 半導体装置及びその製造方法 | |
| US5200880A (en) | Method for forming interconnect for integrated circuits | |
| TW200931490A (en) | Semiconductor structure having alignment marks and method of forming the same | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| US7659603B2 (en) | Semiconductor and method for manufacturing the same | |
| CN117936481A (zh) | 半导体结构及其形成方法 | |
| JPH04307939A (ja) | 半導体装置の製造方法 | |
| JPH06224196A (ja) | 半導体集積回路装置 | |
| JP4535904B2 (ja) | 半導体装置の製造方法 | |
| KR0167291B1 (ko) | 반도체소자의 전극배선 | |
| KR19990061336A (ko) | 반도체 소자의 다층 패드 및 그 제조방법 | |
| JP2003151982A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070704 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |