JP3312604B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3312604B2 JP3312604B2 JP31654698A JP31654698A JP3312604B2 JP 3312604 B2 JP3312604 B2 JP 3312604B2 JP 31654698 A JP31654698 A JP 31654698A JP 31654698 A JP31654698 A JP 31654698A JP 3312604 B2 JP3312604 B2 JP 3312604B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- wiring groove
- contact hole
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、デュアルダマシン
法による配線溝及びコンタクトホールを連続的に形成す
る半導体装置の製造方法に関するものである。
法による配線溝及びコンタクトホールを連続的に形成す
る半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】デュアルダマシン法による配線溝及びコ
ンタクトホールを連続的に形成するためには、従来、コ
ンタクトホールを半導体素子まで到達するまで開口する
工程を先行して行い、次に、配線溝を露光法及び異方性
ドライエッチングにより形成する工程を行うという方法
が採用されている。
ンタクトホールを連続的に形成するためには、従来、コ
ンタクトホールを半導体素子まで到達するまで開口する
工程を先行して行い、次に、配線溝を露光法及び異方性
ドライエッチングにより形成する工程を行うという方法
が採用されている。
【０００３】上述した方法では、溝のエッチングの際に
コンタクトホール底部の半導体素子の電極部分が溝エッ
チングの際に常にエッチングガスに曝されて、素子の特
性が劣化することとなるため、これを回避する種々の方
法が開発されている。
コンタクトホール底部の半導体素子の電極部分が溝エッ
チングの際に常にエッチングガスに曝されて、素子の特
性が劣化することとなるため、これを回避する種々の方
法が開発されている。
【０００４】上述した溝のエッチングの際にコンタクト
ホール底部の半導体素子の電極部分が溝エッチングの際
に常にエッチングガスに曝されて、素子の特性が劣化す
るのを回避する技術が図６に開示されている。
ホール底部の半導体素子の電極部分が溝エッチングの際
に常にエッチングガスに曝されて、素子の特性が劣化す
るのを回避する技術が図６に開示されている。
【０００５】図６に示される従来技術では、半導体基板
１の半導体素子が形成された領域に、シリコン窒化膜２
と、ＢＰＳＧ膜３と、シリコン窒化膜４と、シリコン酸
化膜５とが順次積層形成されており、まず図６（ａ）に
示されるようにコンタクトホール６を下層のシリコン窒
化膜２に到達するまで開口し、次に図６（ｂ）に示され
るように、レジストパターン７をマスクとして配線溝８
を露光法及び異方性ドライエッチングにより形成してい
る。
１の半導体素子が形成された領域に、シリコン窒化膜２
と、ＢＰＳＧ膜３と、シリコン窒化膜４と、シリコン酸
化膜５とが順次積層形成されており、まず図６（ａ）に
示されるようにコンタクトホール６を下層のシリコン窒
化膜２に到達するまで開口し、次に図６（ｂ）に示され
るように、レジストパターン７をマスクとして配線溝８
を露光法及び異方性ドライエッチングにより形成してい
る。
【０００６】図６に示される従来技術によれば、コンタ
クトホール６を形成する過程において、図示しない半導
体素子の電極部分がシリコン窒化膜（絶縁膜）２で覆わ
れているため、半導体素子の電極部分がエッチングガス
に曝されることがない。
クトホール６を形成する過程において、図示しない半導
体素子の電極部分がシリコン窒化膜（絶縁膜）２で覆わ
れているため、半導体素子の電極部分がエッチングガス
に曝されることがない。
【０００７】
【発明が解決しようとする課題】ところで、図６に示さ
れるように、現在の半導体装置に使用可能な絶縁膜の材
料としては、シリコン窒化膜が用いられているが、シリ
コン窒化膜の場合、エッチングに対して十分に半導体素
子を保護するためには、必要以上の膜厚をもつシリコン
窒化膜をストッパー膜として用いる必要性がある。
れるように、現在の半導体装置に使用可能な絶縁膜の材
料としては、シリコン窒化膜が用いられているが、シリ
コン窒化膜の場合、エッチングに対して十分に半導体素
子を保護するためには、必要以上の膜厚をもつシリコン
窒化膜をストッパー膜として用いる必要性がある。
【０００８】以上のように図６に示す従来例では、スト
ッパー膜として用いるシリコン窒化膜２は、必要以上の
膜厚をもつため、コンタクトホール６が形成された後に
エッチングにより除去しなければならない。
ッパー膜として用いるシリコン窒化膜２は、必要以上の
膜厚をもつため、コンタクトホール６が形成された後に
エッチングにより除去しなければならない。
【０００９】そのシリコン窒化膜２を除去する際、コン
タクトホール６のパターンに対して配線溝８の露光時に
目ズレが生じると、コンタクトホール６の底部が小さく
なるという問題がある。
タクトホール６のパターンに対して配線溝８の露光時に
目ズレが生じると、コンタクトホール６の底部が小さく
なるという問題がある。
【００１０】この問題を解決するため、図７（ａ）に示
されるように、コンタクトホール６がＢＰＳＧ膜３に達
した時点でエッチングを一旦停止し、次に図７（ｂ）に
示されるように、半導体基板１に到達する残りのコンタ
クトホール６の形成を、配線溝８のエッチング時に同時
に進行させて行う方法が開発されている。
されるように、コンタクトホール６がＢＰＳＧ膜３に達
した時点でエッチングを一旦停止し、次に図７（ｂ）に
示されるように、半導体基板１に到達する残りのコンタ
クトホール６の形成を、配線溝８のエッチング時に同時
に進行させて行う方法が開発されている。
【００１１】しかしながら、図７に示される技術は、図
６に示される技術と同様に、コンタクトホール６のパタ
ーンに対して配線溝８の露光時に目ズレが生じると、コ
ンタクトホール６の底部が小さくなるという問題があ
る。
６に示される技術と同様に、コンタクトホール６のパタ
ーンに対して配線溝８の露光時に目ズレが生じると、コ
ンタクトホール６の底部が小さくなるという問題があ
る。
【００１２】また図８（ａ）に示されるように、配線溝
８をエッチングする際のストッパー膜としてのシリコン
窒化膜４にコンタクトホール６のパターンをエッチング
により形成し、次に図８（ｂ）に示されるように、シリ
コン窒化膜４上に配線溝８を形成するための絶縁膜５を
形成し、その後、図９に示されるように、レジストパタ
ーン７をマスクとして配線溝８のエッチングを行ない、
さらに、絶縁膜５をマスクとして、コンタクトホール６
のエッチングを行うという方法が開発されている。
８をエッチングする際のストッパー膜としてのシリコン
窒化膜４にコンタクトホール６のパターンをエッチング
により形成し、次に図８（ｂ）に示されるように、シリ
コン窒化膜４上に配線溝８を形成するための絶縁膜５を
形成し、その後、図９に示されるように、レジストパタ
ーン７をマスクとして配線溝８のエッチングを行ない、
さらに、絶縁膜５をマスクとして、コンタクトホール６
のエッチングを行うという方法が開発されている。
【００１３】しかしながら、図８及び図９に示される従
来術では、コンタクトホール６のパターンに対して配線
溝８の露光時に目ズレが生じると、コンタクトホール６
の底部が小さくなるという問題がある。
来術では、コンタクトホール６のパターンに対して配線
溝８の露光時に目ズレが生じると、コンタクトホール６
の底部が小さくなるという問題がある。
【００１４】さらに、コンタクトホール６を形成する
際、配線溝８の底部に位置するストッパー膜４は、常に
エッチングガスに曝され続けるため、ストッパーとなる
絶縁膜４のエッチング耐性を非常に高くするか、或いは
膜厚を厚くする必要がある。
際、配線溝８の底部に位置するストッパー膜４は、常に
エッチングガスに曝され続けるため、ストッパーとなる
絶縁膜４のエッチング耐性を非常に高くするか、或いは
膜厚を厚くする必要がある。
【００１５】先に述べたように現在半導体装置において
絶縁膜として使用可能な材料としては、シリコン窒化膜
があるが、この場合、配線溝８のエッチングに対して十
分に半導体素子を保護するためには、ストッパー膜４の
膜厚を厚くする必要があり、この場合、配線溝８に対応
する絶縁膜４の誘電率が高くなり、しかも、隣接配線間
の寄生容量が高くなってしまい、高集積化，高速化する
半導体集積回路装置には使用できないという問題があ
る。
絶縁膜として使用可能な材料としては、シリコン窒化膜
があるが、この場合、配線溝８のエッチングに対して十
分に半導体素子を保護するためには、ストッパー膜４の
膜厚を厚くする必要があり、この場合、配線溝８に対応
する絶縁膜４の誘電率が高くなり、しかも、隣接配線間
の寄生容量が高くなってしまい、高集積化，高速化する
半導体集積回路装置には使用できないという問題があ
る。
【００１６】また、ストッパー膜４のエッチング耐性を
向上させる場合、シリコン窒化膜であれば、高温のＣＶ
Ｄ法を用いる必要があり、その成膜温度により、半導体
素子で頻繁に使用されているシリサイド材料などは高抵
抗化し、また半導体中に導入されたボロン等の不純物の
濃度分布が変動し、素子特性が劣化するという問題があ
る。
向上させる場合、シリコン窒化膜であれば、高温のＣＶ
Ｄ法を用いる必要があり、その成膜温度により、半導体
素子で頻繁に使用されているシリサイド材料などは高抵
抗化し、また半導体中に導入されたボロン等の不純物の
濃度分布が変動し、素子特性が劣化するという問題があ
る。
【００１７】本発明の目的は、デュアルダマシン法にお
いて、現在の半導体装置で使用可能な材料を用いて、コ
ンタクトホールと配線溝パターンの露光の際に目ズレが
生じても、コンタクトホールの開口径が確保できる半導
体装置の製造方法を提供することにある。
いて、現在の半導体装置で使用可能な材料を用いて、コ
ンタクトホールと配線溝パターンの露光の際に目ズレが
生じても、コンタクトホールの開口径が確保できる半導
体装置の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、デュアルダ
マシン法を用いて、基板上の膜に配線溝及びコンタクト
ホールをそれぞれ深さを異ならせて形成する半導体装置
の製造方法であって、前記膜の最上層に第１のストッパ
ー膜を形成し、前記配線溝の底部深さ位置に第２のスト
ッパー膜を形成し、前記配線溝の形成を２段階の工程に
分けて行い、第１段階での配線溝形成工程において、前
記第１のストッパー膜を前記コンタクトホールのパター
ンになるようにエッチングし、前記第１のストッパー膜
をマスクとして前記第２のストッパー膜がパターニング
される深さまで前記基板上の膜をエッチングし、その
後、前記第１のストッパー膜上に設けたレジスト膜を前
記配線溝のパターンになるようにエッチングし、該レジ
スト膜をマスクとして前記第１のストッパー膜がパター
ンニングされる深さまで前記基板上の膜をエッチング
し、第２段階での配線溝形成工程において、前記配線溝
の形成に用いたフォトレジストをコンタクトホールを含
む基板全面から除去し、その後、前記配線溝を前記第２
のストッパー膜がパターニングされる深さまでエッチン
グ形成し、かつ前記コンタクトホールを基板表層に達す
る深さまでエッチング形成するものである。
め、本発明に係る半導体装置の製造方法は、デュアルダ
マシン法を用いて、基板上の膜に配線溝及びコンタクト
ホールをそれぞれ深さを異ならせて形成する半導体装置
の製造方法であって、前記膜の最上層に第１のストッパ
ー膜を形成し、前記配線溝の底部深さ位置に第２のスト
ッパー膜を形成し、前記配線溝の形成を２段階の工程に
分けて行い、第１段階での配線溝形成工程において、前
記第１のストッパー膜を前記コンタクトホールのパター
ンになるようにエッチングし、前記第１のストッパー膜
をマスクとして前記第２のストッパー膜がパターニング
される深さまで前記基板上の膜をエッチングし、その
後、前記第１のストッパー膜上に設けたレジスト膜を前
記配線溝のパターンになるようにエッチングし、該レジ
スト膜をマスクとして前記第１のストッパー膜がパター
ンニングされる深さまで前記基板上の膜をエッチング
し、第２段階での配線溝形成工程において、前記配線溝
の形成に用いたフォトレジストをコンタクトホールを含
む基板全面から除去し、その後、前記配線溝を前記第２
のストッパー膜がパターニングされる深さまでエッチン
グ形成し、かつ前記コンタクトホールを基板表層に達す
る深さまでエッチング形成するものである。
【００１９】また、前記第１のストッパー膜は、前記配
線溝及びコンタクトホールを形成するエッチングに耐え
られる程度の膜厚に形成する。
線溝及びコンタクトホールを形成するエッチングに耐え
られる程度の膜厚に形成する。
【００２０】また、前記第２のストッパー膜は、薄膜と
して形成し、配線間容量の増加を抑制する。
して形成し、配線間容量の増加を抑制する。
【００２１】また、前記第１及び第２のストッパー膜
と、前記コンタクトホール及び前記配線溝を形成する絶
縁膜とのエッチングレートが異なるものである。
と、前記コンタクトホール及び前記配線溝を形成する絶
縁膜とのエッチングレートが異なるものである。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
より説明する。
【００２３】図１〜図５は、本発明の一実施形態に係る
半導体装置の製造方法を工程順に示す断面図である。
半導体装置の製造方法を工程順に示す断面図である。
【００２４】まず図１（ａ）に示すように、半導体基板
１の半導体素子が形成された領域に下層のシリコン窒化
膜（絶縁膜）２を５００Åの膜厚に形成し、引き続いて
シリコン窒化膜２上にＢＰＳＧ膜３を１２００Åの膜厚
に形成する。
１の半導体素子が形成された領域に下層のシリコン窒化
膜（絶縁膜）２を５００Åの膜厚に形成し、引き続いて
シリコン窒化膜２上にＢＰＳＧ膜３を１２００Åの膜厚
に形成する。
【００２５】次いで、化学的機械的研磨法（ＣＭＰ）に
よりＢＰＳＧ膜３を平坦化し、ＢＰＳＧ膜３の膜厚を７
０００Åにする。
よりＢＰＳＧ膜３を平坦化し、ＢＰＳＧ膜３の膜厚を７
０００Åにする。
【００２６】次に、ＢＰＳＧ膜３上に中層のシリコン窒
化膜（絶縁膜）４を５００Åの膜厚に形成し、さらに、
プラズマＣＶＤ法によりシリコン窒化膜４上にシリコン
酸化膜５を５０００Åの膜厚に形成し、さらに、シリコ
ン酸化膜５上に上層のシリコン窒化膜９を１０００Åの
膜厚に形成する。ここで、シリコン窒化膜２、シリコン
窒化膜４、シリコン窒化膜９は、コンタクトホール及び
配線溝を形成するＢＰＳＧ膜３やシリコン酸化膜５と
は、エッチングレートが異なり、エッチングのストッパ
ー膜として機能するため、シリコン窒化膜９の膜厚は、
配線溝及びコンタクトホールを形成するエッチングに耐
えられる程度の膜厚に形成される。一方、シリコン窒化
膜４は、配線間容量の増加を抑制する薄膜として形成さ
れる。
化膜（絶縁膜）４を５００Åの膜厚に形成し、さらに、
プラズマＣＶＤ法によりシリコン窒化膜４上にシリコン
酸化膜５を５０００Åの膜厚に形成し、さらに、シリコ
ン酸化膜５上に上層のシリコン窒化膜９を１０００Åの
膜厚に形成する。ここで、シリコン窒化膜２、シリコン
窒化膜４、シリコン窒化膜９は、コンタクトホール及び
配線溝を形成するＢＰＳＧ膜３やシリコン酸化膜５と
は、エッチングレートが異なり、エッチングのストッパ
ー膜として機能するため、シリコン窒化膜９の膜厚は、
配線溝及びコンタクトホールを形成するエッチングに耐
えられる程度の膜厚に形成される。一方、シリコン窒化
膜４は、配線間容量の増加を抑制する薄膜として形成さ
れる。
【００２７】次に図１（ｂ）に示すように、通常の露光
法及び異方性ドライエッチング法を用いて、コンタクト
ホール６を形成する。
法及び異方性ドライエッチング法を用いて、コンタクト
ホール６を形成する。
【００２８】図１（ｂ）に示す工程では、コンタクトホ
ール６は、シリコン酸化膜５及び中層のシリコン窒化膜
４の膜厚にほぼ相当する深さまで形成する。このコンタ
クトホール６をエッチングする工程では、エッチングガ
スとして、Ｃ4Ｆ8／Ａｒ／Ｏ2を６／３０／１８０／１
ｓｃｃｍの割合で混合した混合ガスを用いている。
ール６は、シリコン酸化膜５及び中層のシリコン窒化膜
４の膜厚にほぼ相当する深さまで形成する。このコンタ
クトホール６をエッチングする工程では、エッチングガ
スとして、Ｃ4Ｆ8／Ａｒ／Ｏ2を６／３０／１８０／１
ｓｃｃｍの割合で混合した混合ガスを用いている。
【００２９】次に図２（ａ）に示すように、通常の露光
法により配線溝８のパターンをフォトレジスト７により
形成し、次いで図２（ｂ）に示すように、フォトレジス
ト７をマスクとして、異方性ドライエッチングにより配
線溝８を形成する。
法により配線溝８のパターンをフォトレジスト７により
形成し、次いで図２（ｂ）に示すように、フォトレジス
ト７をマスクとして、異方性ドライエッチングにより配
線溝８を形成する。
【００３０】この配線溝８を形成するエッチング工程で
は、エッチングガスとして、ＣＨＦ3／Ｏ2＝２５／１０
ｓｃｃｍを用い、圧力４０ｍｔｏｒｒ，高周波電力４０
０Ｗの条件の下にエッチングを行い、上層のシリコン窒
化膜９のみをエッチングし、シリコン窒化膜９の膜厚に
ほぼ相当する深さに配線溝８を形成する。
は、エッチングガスとして、ＣＨＦ3／Ｏ2＝２５／１０
ｓｃｃｍを用い、圧力４０ｍｔｏｒｒ，高周波電力４０
０Ｗの条件の下にエッチングを行い、上層のシリコン窒
化膜９のみをエッチングし、シリコン窒化膜９の膜厚に
ほぼ相当する深さに配線溝８を形成する。
【００３１】次に図３（ａ）に示すように、フォトレジ
スト７を除去し、図３（ｂ）に示すように、配線溝８の
パターン形状に形成されたシリコン窒化膜９をマスクと
して、異方性ドライエッチングにより配線溝８をシリコ
ン酸化膜５の膜厚に相当する深さ位置まで掘り下げる。
スト７を除去し、図３（ｂ）に示すように、配線溝８の
パターン形状に形成されたシリコン窒化膜９をマスクと
して、異方性ドライエッチングにより配線溝８をシリコ
ン酸化膜５の膜厚に相当する深さ位置まで掘り下げる。
【００３２】このときのエッチング工程では、Ｃ4Ｆ8／
ＣＯ／Ａｒ／Ｏ2＝６／３０／１８０ｓｃｃｍを混合ガ
スを用い、圧力４０ｍｔｏｒｒ，高周波電力（ＲＦ）６
５０Ｗで行い、このエッチングは、第二のシリコン窒化
膜４をストップ膜として停止させる。
ＣＯ／Ａｒ／Ｏ2＝６／３０／１８０ｓｃｃｍを混合ガ
スを用い、圧力４０ｍｔｏｒｒ，高周波電力（ＲＦ）６
５０Ｗで行い、このエッチングは、第二のシリコン窒化
膜４をストップ膜として停止させる。
【００３３】このエッチング工程では、シリコン酸化膜
５に形成されたコンタクトホール６がエッチングされ、
第一のシリコン窒化膜２をストップ膜として、ＢＰＳＧ
膜３の膜厚に相当する深さ位置まで掘り下げられる。
５に形成されたコンタクトホール６がエッチングされ、
第一のシリコン窒化膜２をストップ膜として、ＢＰＳＧ
膜３の膜厚に相当する深さ位置まで掘り下げられる。
【００３４】また、前記エッチングの際に配線溝８のエ
ッチング用マスクとして使用している第三のシリコン窒
化膜９も多少エッチングされて膜減りするため、第三の
シリコン窒化膜９は、膜減りを考慮して十分な膜厚に形
成する必要がある。したがって、シリコン窒化膜９は、
シリコン窒化膜４よりは、エッチング耐性が大きいこと
が要求されるため、シリコン窒化膜９の膜厚は、シリコ
ン窒化膜４の膜厚よりも厚く形成される。
ッチング用マスクとして使用している第三のシリコン窒
化膜９も多少エッチングされて膜減りするため、第三の
シリコン窒化膜９は、膜減りを考慮して十分な膜厚に形
成する必要がある。したがって、シリコン窒化膜９は、
シリコン窒化膜４よりは、エッチング耐性が大きいこと
が要求されるため、シリコン窒化膜９の膜厚は、シリコ
ン窒化膜４の膜厚よりも厚く形成される。
【００３５】また、第一、第二のシリコン窒化膜２，４
は、長時間のエッチングに曝されることはないため、そ
の膜厚は５００Å程度でも十分である。
は、長時間のエッチングに曝されることはないため、そ
の膜厚は５００Å程度でも十分である。
【００３６】さらに同様な理由で、第一，第二，第三の
シリコン窒化膜２，４，９には、配線溝８をエッチング
する際に高いエッチング耐性が必要ないため、成膜方法
も低温のプラズマＣＶＤ法で良い。
シリコン窒化膜２，４，９には、配線溝８をエッチング
する際に高いエッチング耐性が必要ないため、成膜方法
も低温のプラズマＣＶＤ法で良い。
【００３７】次に図３（ｂ）に示すように、配線溝８の
エッチングを第二ステップとして、シリコン窒化膜４，
第一のシリコン窒化膜２，第三のシリコン窒化膜９の残
りをエッチングする。
エッチングを第二ステップとして、シリコン窒化膜４，
第一のシリコン窒化膜２，第三のシリコン窒化膜９の残
りをエッチングする。
【００３８】このエッチング工程では、エッチングガス
として、ＣＨＦ3／Ｏ2＝２５／１０ｓｃｃｍの混合ガス
を用い、圧力４０ｍｔｏｒｒ，高周波電力（ＲＦ）４０
０Ｗの条件で行う。
として、ＣＨＦ3／Ｏ2＝２５／１０ｓｃｃｍの混合ガス
を用い、圧力４０ｍｔｏｒｒ，高周波電力（ＲＦ）４０
０Ｗの条件で行う。
【００３９】次に図４（ａ）に示すように、アルゴンイ
オンスパッタによりコンタクトホール６内部の自然酸化
膜等を除去し、その後、図４（ｂ）に示すように、Ｔｉ
Ｎ／Ｔｉ１０をコンタクトホール６及び配線溝８内の表
面を含む基板全面にスパッタ法により形成する。
オンスパッタによりコンタクトホール６内部の自然酸化
膜等を除去し、その後、図４（ｂ）に示すように、Ｔｉ
Ｎ／Ｔｉ１０をコンタクトホール６及び配線溝８内の表
面を含む基板全面にスパッタ法により形成する。
【００４０】この場合、ＴｉＮ／Ｔｉ１０のうち、Ｔｉ
Ｎの膜厚は５００Å，Ｔｉの膜厚は３００Åとする。
Ｎの膜厚は５００Å，Ｔｉの膜厚は３００Åとする。
【００４１】次に図４（ｂ）に示すように、化学気相堆
積（ＣＶＤ）法によりコンタクトホール６及び配線溝８
内を含む基板全面にタングステン１１を成長する。タン
グステン１１は、８０００Åの膜厚に形成する。
積（ＣＶＤ）法によりコンタクトホール６及び配線溝８
内を含む基板全面にタングステン１１を成長する。タン
グステン１１は、８０００Åの膜厚に形成する。
【００４２】その後、図５に示すように、化学的機械的
研磨（ＣＭＰ）法によりタングステン１１を研磨して、
コンタクトホール６及び配線溝８内以外の余分なタング
ステン１１，ＴｉＮ／Ｔｉ１０を除去する。
研磨（ＣＭＰ）法によりタングステン１１を研磨して、
コンタクトホール６及び配線溝８内以外の余分なタング
ステン１１，ＴｉＮ／Ｔｉ１０を除去する。
【００４３】なお、本発明の実施形態においては、第一
のシリコン窒化膜２は必ずしも必要ではない。第二，第
三のシリコン窒化膜４，９のエッチング時間は十分短い
ため、コンタクトホール６の深さがそれぞれ第二，第三
のシリコン窒化膜４，９に達した際にそれぞれコンタク
トホール６のエッチングを停止させる必要がなく、連続
的に行うようにしてもよい。
のシリコン窒化膜２は必ずしも必要ではない。第二，第
三のシリコン窒化膜４，９のエッチング時間は十分短い
ため、コンタクトホール６の深さがそれぞれ第二，第三
のシリコン窒化膜４，９に達した際にそれぞれコンタク
トホール６のエッチングを停止させる必要がなく、連続
的に行うようにしてもよい。
【００４４】
【発明の効果】以上のように本発明によれば、デュアル
ダマシン法において、現在の半導体装置で使用可能な材
料を用いて、コンタクトホールと配線溝パターンの露光
の際に目ズレが生じても、コンタクトホール内に付着し
た余分なフォトレジストを除去するため、所望の開口径
をもつコンタクトホールを確保することができる。
ダマシン法において、現在の半導体装置で使用可能な材
料を用いて、コンタクトホールと配線溝パターンの露光
の際に目ズレが生じても、コンタクトホール内に付着し
た余分なフォトレジストを除去するため、所望の開口径
をもつコンタクトホールを確保することができる。
【００４５】さらに、配線間容量の増加の原因となる第
２のストッパー膜が薄膜で可能なため、配線溝で隣接す
る配線間の容量増加を抑制することができる。
２のストッパー膜が薄膜で可能なため、配線溝で隣接す
る配線間の容量増加を抑制することができる。
【図１】本発明の一実施形態に係る半導体装置の製造方
法を工程順に示す縦断面図である。
法を工程順に示す縦断面図である。
【図２】本発明の一実施形態に係る半導体装置の製造方
法を工程順に示す縦断面図である。
法を工程順に示す縦断面図である。
【図３】本発明の一実施形態に係る半導体装置の製造方
法を工程順に示す縦断面図である。
法を工程順に示す縦断面図である。
【図４】本発明の一実施形態に係る半導体装置の製造方
法を工程順に示す縦断面図である。
法を工程順に示す縦断面図である。
【図５】本発明の一実施形態に係る半導体装置の製造方
法を工程順に示す縦断面図である。
法を工程順に示す縦断面図である。
【図６】従来例に係る半導体装置の製造方法を工程順に
示す縦断面図である。
示す縦断面図である。
【図７】従来例に係る半導体装置の製造方法を工程順に
示す縦断面図である。
示す縦断面図である。
【図８】従来例に係る半導体装置の製造方法を工程順に
示す縦断面図である。
示す縦断面図である。
【図９】従来例に係る半導体装置の製造方法を工程順に
示す縦断面図である。
示す縦断面図である。
１ 半導体基板 ２ 第一のシリコン窒化膜 ３ ＢＰＳＧ膜 ４ 第二のシリコン窒化膜 ５ シリコン酸化膜 ６ コンタクトホール ７ フォトレジスト ８ 配線溝パターン ９ 第三のシリコン窒化膜 １０ ＴｉＮ／Ｔｉ １１ タングステン
Claims (4)
- 【請求項１】 デュアルダマシン法を用いて、基板上の
膜に配線溝及びコンタクトホールをそれぞれ深さを異な
らせて形成する半導体装置の製造方法であって、前記膜
の最上層に第１のストッパー膜を形成し、前記配線溝の
底部深さ位置に第２のストッパー膜を形成し、前記配線
溝の形成を２段階の工程に分けて行い、第１段階での配
線溝形成工程において、前記第１のストッパー膜を前記
コンタクトホールのパターンになるようにエッチング
し、前記第１のストッパー膜をマスクとして前記第２の
ストッパー膜がパターニングされる深さまで前記基板上
の膜をエッチングし、その後、前記第１のストッパー膜
上に設けたレジスト膜を前記配線溝のパターンになるよ
うにエッチングし、該レジスト膜をマスクとして前記第
１のストッパー膜がパターンニングされる深さまで前記
基板上の膜をエッチングし、第２段階での配線溝形成工
程において、前記配線溝の形成に用いたフォトレジスト
をコンタクトホールを含む基板全面から除去し、その
後、前記配線溝を前記第２のストッパー膜がパターニン
グされる深さまでエッチング形成し、かつ前記コンタク
トホールを基板表層に達する深さまでエッチング形成す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１のストッパー膜は、前記配線溝
及びコンタクトホールを形成するエッチングに耐えられ
る程度の膜厚に形成することを特徴とする請求項１に記
載の半導体装置の製造方法。 - 【請求項３】 前記第２のストッパー膜は、配線間容量
の増加を抑制する薄膜として形成することを特徴とする
請求項１に記載の半導体装置の製造方法。 - 【請求項４】 前記第１及び第２のストッパー膜と、前
記コンタクトホール及び前記配線溝を形成する絶縁膜と
のエッチングレートが異なることを特徴とする請求項
１，２又は３に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31654698A JP3312604B2 (ja) | 1998-11-06 | 1998-11-06 | 半導体装置の製造方法 |
| FR9913899A FR2785721A1 (fr) | 1998-11-06 | 1999-11-05 | Procede de fabrication d'une structure semi-conductrice |
| KR1019990048707A KR100342639B1 (ko) | 1998-11-06 | 1999-11-05 | 반도체 구조물의 제조 방법 |
| US09/435,839 US6218287B1 (en) | 1998-11-06 | 1999-11-08 | Method of fabricating a semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31654698A JP3312604B2 (ja) | 1998-11-06 | 1998-11-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150641A JP2000150641A (ja) | 2000-05-30 |
| JP3312604B2 true JP3312604B2 (ja) | 2002-08-12 |
Family
ID=18078310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31654698A Expired - Fee Related JP3312604B2 (ja) | 1998-11-06 | 1998-11-06 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6218287B1 (ja) |
| JP (1) | JP3312604B2 (ja) |
| KR (1) | KR100342639B1 (ja) |
| FR (1) | FR2785721A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10957702B2 (en) | 2018-08-31 | 2021-03-23 | Toshiba Memory Corporation | Semiconductor memory device |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524947B1 (en) * | 2001-02-01 | 2003-02-25 | Advanced Micro Devices, Inc. | Slotted trench dual inlaid structure and method of forming thereof |
| JP4999234B2 (ja) * | 2001-04-02 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | フォトマスク及びそれを用いた半導体装置の製造方法 |
| US6861347B2 (en) * | 2001-05-17 | 2005-03-01 | Samsung Electronics Co., Ltd. | Method for forming metal wiring layer of semiconductor device |
| JP3780189B2 (ja) * | 2001-09-25 | 2006-05-31 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
| KR100532446B1 (ko) * | 2003-07-10 | 2005-11-30 | 삼성전자주식회사 | 반도체 소자의 금속배선층 형성방법 |
| JP3762732B2 (ja) * | 2002-09-27 | 2006-04-05 | 三洋電機株式会社 | 半導体装置の製造方法 |
| KR100487948B1 (ko) * | 2003-03-06 | 2005-05-06 | 삼성전자주식회사 | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 |
| CN101593691B (zh) * | 2008-05-26 | 2011-11-30 | 中芯国际集成电路制造(北京)有限公司 | 沟槽的刻蚀方法 |
| CN102738063B (zh) * | 2011-04-07 | 2015-01-21 | 上海微电子装备有限公司 | 一种线路互联结构制法 |
| KR102460076B1 (ko) * | 2017-08-01 | 2022-10-28 | 삼성전자주식회사 | 반도체 장치 |
| US11164777B2 (en) | 2020-01-15 | 2021-11-02 | International Business Machines Corporation | Top via with damascene line and via |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| US5635423A (en) * | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| JPH09153545A (ja) * | 1995-09-29 | 1997-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5741626A (en) * | 1996-04-15 | 1998-04-21 | Motorola, Inc. | Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC) |
| JP2809200B2 (ja) * | 1996-06-03 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5818110A (en) * | 1996-11-22 | 1998-10-06 | International Business Machines Corporation | Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same |
| US5801094A (en) * | 1997-02-28 | 1998-09-01 | United Microelectronics Corporation | Dual damascene process |
| US6143646A (en) * | 1997-06-03 | 2000-11-07 | Motorola Inc. | Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation |
| US6025259A (en) * | 1998-07-02 | 2000-02-15 | Advanced Micro Devices, Inc. | Dual damascene process using high selectivity boundary layers |
| TW374948B (en) * | 1998-07-28 | 1999-11-21 | United Microelectronics Corp | Method of prevention of poisoning trenches in dual damascene process structures and dielectric layer windows |
| US6071809A (en) * | 1998-09-25 | 2000-06-06 | Rockwell Semiconductor Systems, Inc. | Methods for forming high-performing dual-damascene interconnect structures |
| US6093632A (en) * | 1998-12-07 | 2000-07-25 | Industrial Technology Research Institute | Modified dual damascene process |
| US6083822A (en) * | 1999-08-12 | 2000-07-04 | Industrial Technology Research Institute | Fabrication process for copper structures |
-
1998
- 1998-11-06 JP JP31654698A patent/JP3312604B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-05 KR KR1019990048707A patent/KR100342639B1/ko not_active IP Right Cessation
- 1999-11-05 FR FR9913899A patent/FR2785721A1/fr active Pending
- 1999-11-08 US US09/435,839 patent/US6218287B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10957702B2 (en) | 2018-08-31 | 2021-03-23 | Toshiba Memory Corporation | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2785721A1 (fr) | 2000-05-12 |
| KR100342639B1 (ko) | 2002-07-04 |
| JP2000150641A (ja) | 2000-05-30 |
| US6218287B1 (en) | 2001-04-17 |
| KR20000035246A (ko) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE38914E1 (en) | Dual damascene patterned conductor layer formation method without etch stop layer | |
| US6800550B2 (en) | Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon | |
| US6140224A (en) | Method of forming a tungsten plug | |
| US6316329B1 (en) | Forming a trench mask comprising a DLC and ASH protecting layer | |
| JP3309783B2 (ja) | 半導体装置の製造方法 | |
| JP4417439B2 (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JP2001156170A (ja) | 多層配線の製造方法 | |
| US5663108A (en) | Optimized metal pillar via process | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| US7064044B2 (en) | Contact etching utilizing multi-layer hard mask | |
| JP2001203207A (ja) | 半導体集積回路の製造方法、半導体集積回路 | |
| JP2000307001A (ja) | 半導体装置の製造方法 | |
| US6399483B1 (en) | Method for improving faceting effect in dual damascene process | |
| JP2000150632A (ja) | 半導体装置の製造方法 | |
| US20050142830A1 (en) | Method for forming a contact of a semiconductor device | |
| US5869393A (en) | Method for fabricating multi-level interconnection | |
| US20010023990A1 (en) | Semiconductor device and method for fabricating same | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JP3228217B2 (ja) | 半導体装置の製造方法 | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| US6815337B1 (en) | Method to improve borderless metal line process window for sub-micron designs | |
| US20060019489A1 (en) | Method for forming storage node contact of semiconductor device | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP2002231804A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |