JP2000150632A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000150632A JP2000150632A JP10319635A JP31963598A JP2000150632A JP 2000150632 A JP2000150632 A JP 2000150632A JP 10319635 A JP10319635 A JP 10319635A JP 31963598 A JP31963598 A JP 31963598A JP 2000150632 A JP2000150632 A JP 2000150632A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- trench
- region
- mask
- opening width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 189
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 43
- 230000000694 effects Effects 0.000 claims description 41
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 35
- 238000001020 plasma etching Methods 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 239000003963 antioxidant agent Substances 0.000 claims description 9
- 230000003078 antioxidant effect Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 52
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 51
- 229910052710 silicon Inorganic materials 0.000 abstract description 31
- 239000010703 silicon Substances 0.000 abstract description 31
- 238000004380 ashing Methods 0.000 abstract description 4
- 238000004140 cleaning Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 85
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 30
- 238000002955 isolation Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 101100325793 Arabidopsis thaliana BCA2 gene Proteins 0.000 description 1
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- 102100032566 Carbonic anhydrase-related protein 10 Human genes 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101000867836 Homo sapiens Carbonic anhydrase-related protein 10 Proteins 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
限に抑えて、異なる深さのトレンチを制御よく、かつア
ライメント誤差を生じることなく形成する方法を提供す
る。 【解決手段】 半導体基板上にマスク層を堆積する工程
と;エッチングによって該マスク層に第1領域と該第1
領域よりも幅の広い第2領域とを形成する工程と;該第
1領域と該第2領域とを有する該マスク層をマスクとし
て、該半導体基板をエッチングして該第1領域に該第2
領域よりも深いトレンチを形成する工程と;を包含す
る。
Description
方法に関し、さらに詳しくは、素子分離部を備えた半導
体装置の製造方法に関する。
に分離するために、半導体基板を選択的に酸化して厚い
フィールド酸化膜を形成する方法、いわゆる口コス法
(LOCOS法)が用いられてきた。しかし、ロコス法で
はフィールド酸化膜の端部にバーズビークが現れるの
で、広い素子分離部を必要とする。よって、これを考慮
して素子の設計を行わなければならなず、素子領域が狭
くなるという問題がある。
て、素子分離部をより小さくできるトレンチ分離を用い
る方法が採用されつつある。トレンチ分離法とは、素子
間分離を行なう領域に素子間を電気的に分離するのに必
要な深さを有する溝(トレンチ)を設け、さらにこのトレ
ンチを絶縁体等で埋込むことにより、このトレンチを挟
む領域間の電気的絶縁を行う方法である。この方法によ
り、素子寸法と比較して十分に小さいトレンチを形成す
ることができ、半導体集積回路のより一層の高集積化が
達成される。
半導体基板にトレンチを形成し、この基板上にTEOS
(Tetra−Ethyl−Ortho−Silica
te)等の絶縁膜をトレンチを埋め込むようにして堆積
し、基板が露出するまでエッチバック法や化学的機械研
磨(CMP)法を行うことにより素子分離部を形成する方
法を記載している。
ない、一種類の素子分離部のみではなく、回路内におい
て、深さの異なるトレンチ素子分離部を必要に応じて用
いる方法が提案されている。
ウェル間の素子分離には深い素子分離部を設け、同じウ
ェル内での素子分離には浅い素子分離部を設けることに
より、確実にラッチアップを防止すると共に、回路の高
速化も達成できる。一方、バイポーラ回路においても、
通常の深い素子分離部以外にベース−コレクタ間耐圧を
向上させるための浅い分離領域を設けることにより、高
速、高耐圧のバイポーラ素子を形成することができる。
さらに、バイポーラとCMOSがともに存在するような
回路にも、2種類の深さの素子分離が必要である。この
ような深さの異なるトレンチの形成は、従来、通常のト
レンチ形成工程を2回以上くり返し、それぞれのトレン
チを形成するためのエッチング工程におけるエッチング
時間およびエッチング条件を変えることによって行なわ
れている。
来例として記載される、深さの異なるトレンチを形成す
る方法を以下に説明する。
コンウェハ表面に、後にトレンチエッチングを行なう際
のエッチングマスクとして用いるためのSiO2膜を形
成する。
て、SiO2膜上に、第1のトレンチ領域のみ開口して
いるレジストパターンを形成し、このレジストパターン
をエッチングマスクとしてSiO2膜をドライエッチン
グ法によりエッチングする。
して用いたレジストパターンを除去してから、第1のト
レンチ領域のみ開口しているSiO2膜をエッチングマ
スクとしてシリコンウェハ表面をエッチングすることに
より、第1のトレンチを得る。 次に、形成された第1
のトレンチ内部を熱酸化法とCVD法を用いてSiO 2
で埋め込み、表面を平坦化することにより第1のトレン
チ分離領域が形成される。 次いで、第2のトレンチ領
域を形成するために用いるエッチングマスクとして機能
するSiO2膜を形成し、次いで第1のトレンチの場合
と同様にフォトリソグラフィー法により第2のトレンチ
領域のみ開口しているレジストパターンを形成し、この
レジストパターンをエッチングマスクとしてSiO2膜
をドライエッチング法によってエッチングする。
て用いたレジストパターンを除去してから、第2のトレ
ンチ領域のみ開口しているSiO2膜をエッチングマス
クとしてシリコンウェハ表面をエッチングすることによ
り第2のトレンチが形成される。この時、トレンチエッ
チングの条件を第1のトレンチ形成プロセスの場合と変
えることにより、深さや形状等の異なる第2のトレンチ
を形成することができる。
み、さらにウェハ表面の平坦化を行なうことにより、2
種の異なる深さを持ったトレンチ分離領域を形成するこ
とができる。
ような従来の方法では、深さの異なるトレンチを形成す
るために、トレンチ分離形成プロセスを全て、トレンチ
の種類数に応じてくり返して行わなければならないた
め、工程数が大幅に増加してしまうという問題点があっ
た。さらに、レジストを形成するために、アライメント
を必要とする露光をそれぞれ独立して行なわなければな
らない。このため、トレンチ間にアライメント誤差が生
じてしまうという問題があった。
特開平7−66276号公報は、エッチングマスクを工
夫する方法とイオン注入を用いる方法とを提案してい
る。しかし、いずれの方法もフォトリソグラフィー法を
2回用いる必要があり、余分な工程を含んでるためスル
ープットの低下を招いていた。
エッチングの際に、マイクロローディング効果を用いて
異なる深さのトレンチ素子分離部を形成する方法を開示
している。この方法を用いた場合、素子分離深さは素子
分離幅、すなわちエッチングによりトレンチを形成する
時のトレンチ開口幅に依存する。詳細には、トレンチ開
口幅の広い領域で深く、トレンチ開口幅の挟い領域で浅
く形成される。
ンチを形成した後にトレンチを絶縁体で埋め込む場合
に、開口幅が広く、深さが深いトレンチの埋め込みは、
これに堆積する絶縁膜などの層の堆積膜厚を大きくしな
ければならず、非常に製造が難しくなるという問題があ
った。例えば、図10に示すように、半導体基板11上
に形成された開口幅の広いトレンチ12と開口幅の狭い
トレンチ13とを、絶縁体材料を堆積させて埋め込み、
埋め込み絶縁体膜14を形成する場合に、トレンチ12
において埋め込みが良好でない部分15が生じる。よっ
て、ウェハー基板上にくぼみ(段差)が生じ、ダストの発
生およびエッチング不良などを招き、歩留まりが低下す
るという問題がある。さらに、このような段差は電気的
性能にも影響し、トランジスタの電流電圧特性において
キンク現象を招き、安定したデバイス設計が行えなくな
る。
では、一般に最小加工寸法で設計を行うことが多い。上
記のようにマイクロローディング効果を用いて異なる深
さのトレンチ素子分離の製造を行う場合、トレンチ開口
幅が小さい程マイクロローディング効果が顕著に作用す
る。よって、最小加工寸法でトレンチ開口幅を設計する
と、開口幅のわずかなばらつきおよびエッチングパター
ンの形状に依存して、エッチング深さが影響されやす
く、トレンチ深さが大きく変化する問題がある。そのた
め、デバイスを安定して動作させることが難しく、デバ
イスの設計が難しくなるという問題点がある。
決し、トレンチ形成プロセスの工程数の増加を最小限に
抑えて、異なる深さのトレンチを制御よく、かつアライ
メント誤差を生じることなく形成する半導体装置の製造
方法を提供することにある。
造方法は、半導体基板上にマスク層を堆積する工程と;
エッチングによって該マスク層に第1領域と該第1領域
よりも幅の広い第2領域とを形成する工程と;該第1領
域と該第2領域とを有する該マスク層をマスクとして、
該半導体基板をエッチングして該第1領域に該第2領域
よりも深いトレンチを形成する工程と;を包含する。
板の上記第1領域におけるエッチング速度が上記第2領
域におけるエッチング速度よりも速い。
板をエッチングする工程における上記圧力が、1mTo
rr以上、90mTorr以下である。
に上記第1領域と上記第2領域とを形成する工程におい
て、該第1領域と該第2領域に厚さの異なる該マスク層
が残留する。
が酸化防止膜を含み、該マスク層に上記第1領域と上記
第2領域とを形成する工程と、トレンチを形成する工程
との間に、上記半導体基板を酸化する工程をさらに包含
する。
に上記第1領域と上記第2領域とを形成する工程が、マ
イクロローディング効果が発生するプラズマエッチング
によって行われ、上記酸化防止膜の一部を残留させる工
程を包含する。
膜が窒化シリコン膜からなり、該酸化防止膜の残留膜厚
が5nm以上である。
ク層に第1領域と第1領域よりも幅の広い第2領域とを
形成し、このマスク層をマスクとして、半導体基板をエ
ッチングして第1領域に第2領域よりも深いトレンチを
形成する。このように形成された2種類のトレンチは、
幅の広い方が深さが浅いので、これらを埋め込んで素子
分離部を形成する場合に良好な段差被覆性(ステップカ
バレッジ)を示す。このような幅の広い方が深さが浅い
2種のトレンチを形成する方法は、半導体基板および/
またはマスク層のエッチング速度が、第1領域と第1領
域よりも幅の広い第2領域とで異なる現象(マイクロロ
ーディング効果および/または逆マイクロローディング
効果)を利用することによって達成される。
体基板の第1領域におけるエッチング速度が、第1領域
よりも幅の広い第2領域におけるエッチング速度よりも
速い。これは、圧力などのエッチング条件を適切に選択
して、逆マイクロローディング効果を利用することによ
って達成される。好適な実施態様においては、半導体基
板のエッチング時の圧力は1mTorr以上、90mT
orr以下である。このように圧力条件を比較的低くす
ることによって、逆マイクロローディング効果を効果的
にもたらすことができる。
ク層のエッチング工程において、第1領域と第2領域に
厚さの異なるマスク層が残留する。これは、第1領域に
おけるエッチング速度が、第1領域よりも幅の広い第2
領域におけるエッチング速度よりも速くなるように、す
なわち逆マイクロローディング効果をもたらすようにマ
スク層のエッチング条件を適切に選択することにより達
成される。このようにして形成された第1領域のマスク
層残留膜厚は、第2領域のものよりも薄い。第2領域よ
りもマスク層残留膜厚が薄い第1領域を有するマスク層
をマスクとしてエッチングすることにより、マスク層と
半導体基板とのエッチング選択比が異なることを利用す
ることができる。よって、幅の広い方が深さが浅い2種
のトレンチを形成することができる。
グ工程において第1領域と第2領域に厚さの異なるマス
ク層を残留させることは、本発明の好適な実施態様に示
すように、第1領域におけるエッチング速度が、第1領
域よりも幅の広い第2領域におけるエッチング速度より
も遅くなるように、すなわちマイクロローディング効果
をもたらすように、酸化防止膜を含むマスク層をプラズ
マエッチングすることにより達成される。このようにし
て形成された第1領域のマスク層残留膜厚は、第2領域
のものよりも厚い。さらに、本発明の好適な実施態様に
示すように、酸化防止膜を含み、第2領域よりもマスク
層残留膜厚が厚い第1領域を有するマスク層をマスクと
して半導体基板を酸化することにより、第2領域にのみ
選択的に酸化膜を形成することができる。これにより、
マスク層および酸化膜と半導体基板とのエッチング選択
比が異なることを利用することができる。よって、幅の
広い方が深さが浅い2種のトレンチを形成することがで
きる。
は、その「開口」領域において層全体が除去されている必
要はなく、層が少なくとも凹部を有していることを示す
ものとする。このときの「開口」領域の基板面に水平な方
向に対する幅を「開口幅」、あるいはこの「開口」領域に形
成されるトレンチの幅に等しいことから「トレンチ開口
幅」とする。
をエッチングしてトレンチを形成する際に、エッチング
される深さはほぼ一定ではなく、開口幅(トレンチ開口
幅)の大きさに依存する。例えば、比較的高い圧力条件
下でエッチングを行った場合、開口幅が挟くなるにつれ
て、エッチングレートが低下する。このような現象は、
一般に「マイクロローディング効果」と呼ばれ、よく知
られている。
ング効果は、トレンチ開口幅が狭くなる程顕著にあらわ
れ、エッチングレートも急激に低下する。このような現
象は、エッチングの際に、プラズマ中のラジカルがトレ
ンチの形状的な影響を受けて、トレンチの奥深くにまで
進入する量が制限されることに起因すると一般的に言わ
れている。図2(a)は、シリコン酸化膜22に開口幅が
約0.3μmおよび約2.0μmである領域を形成し、
比較的高い圧力条件下(例えば、マグネトロンRIE装
置を用いて、Cl2=40sccm、O2=6sccm、
ガス圧力=100mTorr、RFパワー=1000W
の条件下)でエッチングした後のトレンチの形状を示
す。開口幅約0.3μmのトレンチ23ではエッチング
深さが約0.5μmとなり、開口幅約2.0μmのトレ
ンチ24ではエッチング深さが約1.0μmとなった。
で、高密度のプラズマエッチングによりエッチングを行
った場合、マイクロローディング効果の他に、図1(b)
に示すような変化が起こり得ることを見い出した。図1
(b)における領域(x)の部分では、従来と同様にマイク
ロローティング効果が起こっている。しかし、図1(b)
における領域(y)の部分では、領域(z)よりもエッチン
グレートが増加している。このような現象をマイクロロ
ーディング効果と対比させて、「逆マイクロローディン
グ効果」に起因するものとする。図2(b)は、シリコン
酸化膜22に開口幅が約0.3μmおよび約2.0μm
である領域を形成し、比較的低い圧力条件下(例えば、
ECR装置を用いて、Cl2=40sccm、O2=6s
ccm、ガス圧力=3mTorr、マイクロ波パワー=
220W、RFパワー=90Wの条件下)でエッチング
した後のトレンチの形状を示す。開口幅約0.3μmの
トレンチ23ではエッチング深さが約1.05μmとな
り、開口幅約2.0μmのトレンチ24ではエッチング
深さが約0.8μmとなった。
グガスによって変わるが、エッチング時の圧力が比較的
高い場合にはほとんど起こらず、比較的低い場合に起こ
る。具体的には、圧力が約1mTorrから約90mT
orrの範囲である場合に起こり、特に、約1mTor
rから約10mTorrの範囲である場合に顕著であっ
た。エッチング圧力が、約1mTorrから約90mT
orrの範囲であるような、比較的低い条件下では、マ
イクロローディング効果がより起こりにくく、このよう
な逆マイクロローディング効果による現象が起こると考
えられる。
することにより、開口幅のより狭い領域の方が開口幅の
より広い領域よりも、エッチングレートを大きく、形成
されるトレンチの深さを深くすることが可能である。
レンチ深さを制御するために、図1(b)に示すように、
あらかじめ開口幅とエッチングされる深さの関係の測定
を行った。トレンチ深さのばらつきがデバイスに及ぼす
影響を考慮して、開口幅の設計ばらつきに対応するトレ
ンチ深さのばらつきがデバイスにほとんど影響しないよ
うに、エッチングレートの変化(図中では、エッチング
深さの変化に相当)の充分少ない開口幅の範囲を、図1
(b)における領域(y)と領域(z)においてそれぞれ決め
る。このように決定した開口幅の範囲に基づいてマスク
パターンのトレンチ開口幅のサイズを決める。そして、
このサイズに基づきデバイスを設計する。このように設
計されたデバイスは、トレンチ開口幅が広い領域でトレ
ンチ深さを浅く、トレンチ開口幅の狭い領域でトレンチ
深さを深く設定されている。
る機構は、以下のように考えられるが、本発明はこれに
限定されるものではない。トレンチエッチングの場合
と、マスクエッチングの場合について、それぞれ用いら
れるガス種(エッチャント)が異なるので、逆マイクロロ
ーディング効果が起こる機構も異なると考えられる。
レンチの側壁に対して浅い角度で入射した高エネルギー
のイオンに起因すると考えられる。浅い角度で入射した
イオンがトレンチ側壁部で反射された反射イオン、およ
び/またはこのように入射したイオンによってトレンチ
側壁部がスパッタされて生成した高エネルギーのイオン
が、トレンチの底部に衝突して、その場所のエッチング
速度を向上させていると考えられる。あるいは、トレン
チの側壁部に吸着されたエッチャントが上記のように入
射したイオンによってスパッタされて、トレンチの底部
に供給され、その場所のエッチング速度を向上させてい
ると考えられる。これらのエッチング速度が増加する機
構は、本発明のような条件下においては、開口幅の広い
トレンチよりも開口幅の狭いトレンチにおいて著しく、
逆マイクロローディング効果が起こると考えられる。さ
らに、マスクなどからのエッチング生成物または堆積性
のラジカルがトレンチ内に堆積してエッチング速度に影
響を与える場合、本発明のような条件下においては、開
口幅の広いトレンチの底部に堆積しやすく、開口幅の狭
いトレンチの底部に堆積しにくくなり、開口幅の狭いト
レンチの方が開口幅の広いトレンチよりもエッチング速
度が低下しにくくなっていると考えられる。実際には、
これらの機構が複合して、逆マイクロローディング効果
が起こると思われる。
常、エッチング速度はエッチャント(ラジカル)の量が多
くなるにつれて増加するが、ラジカルの量が多すぎると
トレンチの底部に過剰にラジカルが堆積して、エッチン
グ速度は減少する。開口幅の狭いマスクでは、ラジカル
はマスクの側壁部に付着して、底部にまで到達しにくく
なる。従って、本発明のような条件下においては、開口
幅の広いマスクではラジカルが過剰に堆積して底部のエ
ッチング速度は低下するが、開口幅の狭いマスクではこ
のようなラジカルの過剰堆積が起こらないのでエッチン
グ速度は開口幅の広いトレンチよりもエッチング速度が
大きくなると考えられる。
る。
成する。半導体基板材料としては、任意の適切な材料を
用い得るが、例えば、シリコン、およびGaAsなどの
化合物半導体などが挙げられる。マスク層としては、例
えば、シリコン酸化膜、シリコン窒化膜、およびシリコ
ン窒化酸化膜、ならびにフォトレジストおよび多層レジ
ストなどが挙げられる。
ィー法によってエッチングして、上記のように設定され
た開口幅の異なる領域を形成する。
エッチングして、基板表面に異なる深さのトレンチを形
成する。ここで、先に開口幅を決める際に用いた、異な
る開口幅の間でエッチング深さに差が生じる条件下でエ
ッチングを行う。この工程は、比較的低い圧力条件下で
行われることが好ましく、具体的には、約1mTorr
以上、約90mTorr以下が好ましく、より好ましく
は約1mTorr以上、約10mTorr以下である。
このような圧力条件下では、エッチング深さに差が生ず
る効果が顕著である。図1(b)に示すエッチング深さの
絶対値は、この例に限るものではない。さらに、エッチ
ングガス種、流量、およびRFパワー等の条件は任意の
適切な条件を取り得る。必要に応じて各デバイスに必要
な深さになる条件を適宜選択すれば良い。
深いトレンチを、開口幅のより広い領域でより浅いトレ
ンチを制御良く形成することができる。このように、開
口幅とトレンチ深さとの関係が規定されるので、後のト
レンチ埋め込みが容易に行える。
層をエッチングする際に、マスク層を半導体基板に達す
るまでエッチングせずに、開口領域の半導体基板上にマ
スク層の一部を残留させて、開口幅のより広い領域と、
開口幅のより狭い領域とでマスク層が残留する層厚を変
えても良い。この方法は、マスクの開口幅によってエッ
チングの深さの違うエッチング条件、すなわちマイクロ
ローディング効果が起こる条件下、または逆マイクロロ
ーディング効果が起こる条件下でエッチングを行って、
マスクの残膜を変化させることにより実施され得る。こ
の工程は、例えば、マイクロローディング効果が発生す
るプラズマエッチングによって行われても良い。
チを形成するためのエッチングを行う。このトレンチを
形成するエッチング工程(以下、トレンチエッチング工
程とする)では、必ずしも逆マイクロローディング効果
が起こるようなエッチング条件を選択する必要はない。
このトレンチエッチング工程では、まずマスク層の残留
部分がエッチングされ、次いで半導体基板がエッチング
される。つまり、マスク層の残留部分のエッチングが完
了するまでは、半導体基板のエッチングは行われない。
その結果、開口幅の広い領域と狭い領域とで半導体基板
のエッチングが開始される時間が異なり、よって形成さ
れるトレンチ深さが異なる。このようにして形成される
トレンチの深さは、マスク層の残留層厚、およびトレン
チエッチング工程におけるマスク層と半導体基板とのエ
ッチングレートの比で決まる。従って、トレンチエッチ
ング工程におけるエッチング条件を変えることによりエ
ッチングレートの比を変化させ、形成されるトレンチの
深さをコントロールすることができる。
マスク層は、窒化シリコン膜等からなる酸化防止膜を含
み、マスク層をエッチングする工程と、トレンチエッチ
ング工程との間に、該半導体基板を酸化する工程をさら
に包含しても良い。
してエッチングレートに差が生じる条件下でエッチング
を行う。例えば、マイクロローディング効果が発生する
プラズマエッチングなどにより達成される。これによ
り、開口幅のより狭い領域には酸化防止膜層を好ましく
は約5nm以上残し、開口幅のより広い領域では酸化防
止層を完全に取り除く。その後、半導体基板を選択酸化
する。次いで、マスク層を利用してトレンチエッチング
を行う。
く、開口幅の広いトレンチを浅くすることが可能とな
り、埋め込みが容易に行えるトレンチを形成することが
可能となった。
コン酸化膜層を形成し、このシリコン酸化膜層をエッチ
ングマスクとして用いて、異なる深さのトレンチをエッ
チングにより形成し、その後、トレンチの埋め込みを行
って、トレンチ素子分離部を形成する、半導体装置の製
造例である。さらに本実施例は、トレンチエッチング時
に逆マイクロローディング効果を応用した、半導体装置
の製造例である。
を説明する。
導体基板31を熱酸化して、約0.2μmの膜厚のシリ
コン酸化膜32を形成した。このシリコン酸化膜32
は、後にトレンチをエッチングにより形成する際にエッ
チングマスクとして用いられる。このシリコン酸化膜3
2の上に、フォトリソグラフィー法によって、レジスト
マスク33をパターニングした。ここで、レジストは、
化学増幅型レジストを用い、エキシマステッパーで露光
を行った。このとき、深いトレンチ部を形成する部分で
ある狭い開口部(図中左側)のレジストマスク33の開口
幅は、約0.2〜約0.5μmの範囲、例えば、0.3
μmとし、浅いトレンチを形成する部分である広い開口
部(図中右側)のレジストマスク33の開口幅は、約1μ
m以上、例えば、1.5μmとした。
トマスク33を用いてシリコン酸化膜32をエッチング
した。ここで、エッチング装置はマグネトロンRIE装
置を用いた。このときのマスクエッチング条件を以下に
示す。
行った。これにより、開口幅約0.2〜約0.5μmの
部分においても、開口幅約1.0μm以上の部分におい
ても、エッチングによってシリコン酸化膜32が完全に
取り除かれた。
ジストマスク33を除去した後に、図3(c)に示すよう
に、シリコン酸化膜32をエッチングマスクとしてエッ
チングして、トレンチ34および35を形成した。この
ときのトレンチ34および35を形成するためのエッチ
ング(トレンチエッチング)条件を以下に示す。
施例においてはシリコン酸化膜32の開口幅)と、エッ
チング深さの関係は図4に示すようになることが、あら
かじめの測定によりわかっている。図4より、トレンチ
開口幅が約0.2〜約0.5μmの範囲の場合はエッチ
ングレートが速く、トレンチ開口幅が約1μm以上の場
合はエッチングレートが遅い。また、トレンチ開口幅が
約0.2〜約0.5μmの範囲では、開口幅の変化に対
してエッチング深さはほぼ一定であり、比較的安定して
いる。これに対して、開口幅が約0.6〜約0.9μm
の範囲では、開口幅の変化に対して、エッチング深さが
急激に変化する。さらに、開口幅が約1.0μm以上の
範囲では、開口幅の変化に対してエッチング深さはほぼ
一定であり、比較的安定している。前もって開口幅を設
計する際に、開口幅のばらつきに起因するエッチングの
深さのばらつきが大きくならないように、開口幅の寸法
を決定する必要がある。
を上述のように、約0.2〜約0.5μm、および約1
μm以上に設定した。その結果、図3(c)に示すように
マスクの開口幅が約0.2〜約0.5μmの場合では、
深さ約1.05μmのトレンチ34が形成され、マスク
の開口幅が約1μm以上の場合では、深さ約0.8μm
のトレンチ35が形成された。
(d)に示すようにCVD法によりシリコン酸化物からな
る誘電体材料を基板全面に堆積して、このシリコン酸化
膜36で、トレンチ34および35をステップカバレッ
ジ良く埋め込んだ。このトレンチの埋め込み工程におい
て、開口部が広いトレンチ部分はトレンチ深さが浅いの
で、開口部が広いトレンチ部分であっても容易にトレン
チを埋め込むことが出来た。
ク法によりシリコン基板が露出するまでシリコン酸化膜
36および32をエッチングした。
5が埋め込まれたトレンチ素子分離部が得られた。さら
に、シリコン基板上にくぼみが生ずることなくトレンチ
素子分離部を形成する事ができた。
ッチングマスクとしてSiO2層を採用したが、SiNx
層またはSiOxNy層、あるいは各種金属膜等の無機マ
スクを用いても良い。あるいはまた、レジストマスクや
多層レジストマスク等を用いても良い。
リコン酸化膜層を形成し、このシリコン酸化膜層をエッ
チングマスクとして用いて、異なる深さのトレンチをエ
ッチングにより形成した、半導体装置の製造例である。
さらに本実施例は、シリコン酸化膜層加工時に逆マイク
ロローディング効果を応用した、半導体装置の製造例で
ある。
を説明する。
導体基板51を熱酸化して、約0.35μmの膜厚のシ
リコン酸化膜を形成した。このシリコン酸化膜52の上
に実施例1と同様に、フォトリソグラフィー法によっ
て、レジストマスク53をパターニングした。このと
き、深いトレンチ部を形成する部分である狭い開口部
(図中左側)のレジストマスク53の開口幅は、約0.2
〜約0.5μmの範囲、例えば、0.24μmとし、浅
いトレンチを形成する部分である広い開口部(図中右側)
のレジストマスク53の開口幅は、約1μm以上、例え
ば、1.8μmとした。
トマスク53を用いてシリコン酸化膜52をエッチング
した。ここで、エッチング装置はICPプラズマ型装置
を用いた。このときのマスクエッチング条件を以下に示
す。
に、約0.2〜約0.5μmの狭い開口部においてシリ
コン酸化膜52が全てエッチングされて、半導体基板5
1が露出したときにエッチングを終了した。
開口幅(本実施例においてはレジストマスク53の開口
幅)と、エッチング深さの関係は図6に示すようになる
ことが、あらかじめの測定によりわかっている。図6よ
り、トレンチ開口幅が約0.2〜約0.5μmの範囲の
場合はエッチングレートが速く、トレンチ開口幅が約1
μm以上の場合はレートが遅い。
部においてシリコン酸化膜53が全てエッチングされ
て、半導体基板51が露出したときにエッチングを終了
して、広い開口部において約0.05μmのシリコン酸
化膜の残膜を残した。
ジストマスク53を除去した後に、図5(c)を参照し
て、シリコン酸化膜52をエッチングマスクとしてエッ
チングして、トレンチ54および55を形成した。ここ
で、エッチング装置はECRプラズマ装置を用いた。こ
のときのトレンチ54および55を形成するためのトレ
ンチエッチング条件を以下に示す。
板51/シリコン酸化膜52の選択比を20に設定して
いるので、トレンチエッチング工程においてシリコンだ
けでなくマスクであるシリコン酸化膜52もエッチング
されることが予めわかっている。
口部においてシリコン基板51を約1μmエッチングし
たときに、約1μm以上の広い開口部においてはシリコ
ン酸化膜52がシリコン基板51のエッチング深さの約
20分の1、すなわち約0.05μmエッチングされ
た。これにより、広い開口部においてもシリコン酸化膜
52がすべて除去されてシリコン基板51が露出した。
51が露出した後、さらにエッチング続けて、シリコン
のエッチング深さで約0.5μmエッチングした。この
ときトレンチを形成しない領域においてシリコン酸化膜
52もエッチングされるが、前述のようにシリコン酸化
膜のエッチングレートが非常に遅く、シリコン酸化膜5
2はこの領域において半導体基板51が露出しない程度
に十分な厚さを有するので、半導体基板51は露出しな
かった。
2〜約0.5μmの狭い開口部には約1.5μmの深さ
のトレンチ54が形成された。これに対して、約1μm
以上の広い開口部には約0.5μmの深さのトレンチ5
5が形成された。
(d)および(e)に示すように、トレンチ54および55
を埋め込み、次にシリコン酸化膜をエッチングしてシリ
コン基板51を露出させた。
5が埋め込まれたトレンチ素子分離部が得られた。本実
施例においても、実施例1と同様にくぼみが生じること
なく埋め込みを行うことができた。本実施例では、シリ
コン基板51とシリコン酸化膜52とのエッチングの選
択比を変化させることで、トレンチの深さの制御を行う
ことができる。
化シリコン層を形成し、この窒化シリコン層をエッチン
グマスクとして用いて、異なる深さのトレンチをエッチ
ングにより形成した、半導体装置の製造例である。ここ
で、窒化シリコン層は後工程のCMP(化学的機械研磨)
工程においては研磨ストッパ層として用いられる。さら
に本実施例は、この窒化シリコン層加工時にマイクロロ
ーディング効果を応用した、半導体装置の製造例であ
る。
を説明する。
導体基板71上に応力緩和層としてシリコン酸化膜(図
示せず)を約0.02μm形成し、その上にCVD装置
を用いて窒化シリコン層72を約0.25μm堆積し
た。次に、実施例1および2と同様に、フォトリソグラ
フィー法によって、レジストマスク73をパターニング
した。このとき、深いトレンチ部を形成する部分である
狭い開口部(図中左側)のレジストマスク73の開口幅
は、約0.2〜約0.5μmの範囲、例えば、0.2μ
mとし、浅いトレンチを形成する部分である広い開口部
(図中右側)のレジストマスク73の開口幅は、約1μm
以上、例えば、2.0μmとした。
ンRIE装置を用いてプラズマエッチング条件で、レジ
ストマスク73を用いて窒化シリコン層72をエッチン
グした。このときのマスクエッチング条件を以下に示
す。
施例においてはレジストマスク73の開口幅)と、エッ
チング深さの関係は図8に示すようになることが、あら
かじめの測定によりわかっている。図8より、トレンチ
開口幅が約0.2〜約0.5μmの範囲の場合はエッチ
ングレートが遅く、マスクの開口幅が約1μm以上の場
合はエッチングレートが速い。
エッチングを行い、図7(b)に示すように、エッチング
終点検出装置(EPD)等を用いて、エッチングが進行し
て広い開口部(図中右側)において窒化シリコン膜層72
のエッチングが終わり下地層であるシリコン基板71が
露出した時点でエッチングを終了した。このときマイク
ロローディング効果により、狭い開口部(図中左側)では
窒化シリコン膜層72が全てエッチングされずに約10
nm以上の膜厚で残った。
ジストマスク73を除去した後に、図7(c)に示すよう
に、この基板を酸化炉を用いて熱酸化した。
化シリコン膜層72に覆われて、半導体基板71が露出
していないので、熱酸化膜が形成されなかった。これに
対して、広い開口部は窒化シリコン膜層72に覆われ
ず、半導体基板71が露出しているので、膜厚約0.1
μmの熱酸化膜74が形成された。
シリコン膜の残留膜厚と、窒化シリコン膜の残留する部
分での窒化シリコン膜の下で酸化されるシリコン基板7
1の量との関係を示す図である。図9からわかるよう
に、窒化シリコン膜の残留膜厚が約5nm以上である時
には、シリコン酸化膜は全く形成されない。これは、窒
化シリコン膜がある程度の厚さを有すると、酸化種が窒
化シリコン層を拡散してシリコン基板まで到達すること
ができないようになるからである。
リコン層72をマスクとしてトレンチエッチングを行っ
た。以下にこのトレンチエッチングをより詳細に説明す
る。
化シリコン膜層72の残膜をエッチングした。このと
き、広い開口部では、シリコン酸化膜74が同時に約1
0nm程度エッチングされた。ここで、シリコン酸化膜
74はもともと約0.1μmの膜厚を有していたので、
熱酸化膜74はその約90nmがエッチングされないで
残った。
グ条件でエッチングを行った。狭い開口部では基板71
がエッチングされた。これに対して、広い開口部ではシ
リコン酸化膜74が存在するので、シリコン酸化膜74
のエッチングが終わるまで、基板71がエッチングされ
なかった。広い開口部で熱酸化膜74が約90nmエッ
チングされてその全てが除去される間に、トレンチエッ
チングのシリコン基板71/シリコン酸化膜74の選択
比を20に設定しているので、狭い開口部ではシリコン
基板71が約1.8μmエッチングされた。広い開口部
でシリコン酸化膜74が全て除去されてから、さらにシ
リコン基板71を約0.3μmエッチングした。
口部では深さ約0.3μmのトレンチ76、狭い開口部
では深さ約2.1μmのトレンチ75を作製することが
できた。
D装置でトレンチ75および76をシリコン酸化物で埋
め込んだ。次いで、図7(e)に示すように、CMP装置
で研磨して基板を平坦化した後、窒化シリコン膜層72
を除去した。以上のようにしてトレンチ75および76
が埋め込まれたトレンチ素子分離部を形成した。
2のエッチングにおいて、狭い開口部で窒化シリコン膜
層72が、後のシリコン基板の熱酸化を抑制し得る程度
の膜厚以上であれば良いので、狭い開口部に残留する窒
化シリコン膜層72の膜厚を厳密にコントロールする必
要はない。異なる2つのトレンチの深さは、広い開口部
で起こるシリコン基板71の酸化の量とトレンチエッチ
ングの条件(シリコン基板/シリコン酸化膜の選択比)の
みで設定することができる。すなわち、マイクロローデ
ィング効果の程度は、トレンチ深さに著しく影響せず、
マイクロローディング効果が起こって、狭い開口部に窒
化シリコン膜層72の残膜がある程度残留すれば良い。
従って、トレンチ深さを制御よく形成することができ
る。
口幅の異なるエッチングマスク層と、CMPストッパ層
とに兼用した。
はなく、例えば、トレンチエッチングの際に選択比が必
要であれば、トレンチエッチング条件において窒化シリ
コン膜に対するよりもシリコン酸化膜に対する方が選択
比が高いことを利用して、窒化シリコン層の上に酸化膜
をCVDで堆積して、多層にすることも可能である。こ
の場合、このCVDで堆積した酸化膜は、熱酸化工程に
おけるシリコン基板71の酸化膜の膜厚にほとんど影響
しない。
2のマスクエッチング工程において、マイクロローディ
ング効果を用いているが、これに換えて逆マイクロロー
ディング効果を用いることもできる。この場合は、広い
開口部で深いトレンチが、狭い開口部で浅いトレンチが
形成される。
導体基板材料としてシリコン基板を用いたが、GaAs
等の化合物半導体基板を用いても良い。
トロンRIE装置および基板バイアス印加型ECRプラ
ズマエッチング装置の他に、一般的な平行平板型RIE
装置、誘導結合プラズマエッチング装置、およびヘリコ
ン波プラズマエッチング装置などの任意のエッチング装
置を用いても良い。ここで、各エッチング装置の特性に
より、マイクロローディング効果、または逆マイクロロ
ーディング効果が発生するガス圧力やアスペクト比は、
装置ファクタによって変動するので、グラフ等を予め作
成してエッチング条件を設定することが望ましい。
膜を用いて説明を行ったが、トレンチ壁面を酸化した後
に、これにポリシリコンを埋め込む方法を用いることも
可能である。この場合ポリシリコン膜は、酸化膜に比べ
て埋め込み特性が良いので、本発明の方法を用いるのに
適している。
造方法によれば、異なる深さのトレンチを一回のエッチ
ングにより同時に形成することが可能となる。よって、
深さの異なるトレンチ、すなわちトレンチ素子分離部を
容易に形成することができる。
によってトレンチ素子分離部が形成される場合には必要
なトレンチ間のアライメントが不要となる。よって、合
わせマージンを考慮して半導体装置を設計する必要がな
く、半導体セルを縮小でき、コストを低減することがで
きる。
するためのフォトリソグラフィー工程を削減することが
できる。従って、半導体装置をスループットよく製造す
ることができる。
量の異なる複数のトレンチ・キャパシタの製造などに応
用することが可能である。
狭いトレンチが深く、開口幅の広いトレンチが浅く形成
され得るので、トレンチの埋め込みを容易に行うことが
でき、かつ、開口幅の広いトレンチ部での凹段差を生じ
にくくすることができて、トランジスタ電流電圧特性に
おけるキンク発生を防止する効果がある。
図であり、(a)は従来の製造方法、(b)は本発明の製造
方法による図である。
関係を表す断面模式図であり、(a)は従来の製造方法、
(b)は本発明の製造方法による断面模式図である。
明する断面模式図である。
ンチ開口幅とエッチング深さの関係を表す図である。
明する断面模式図である。
ンチ開口幅とエッチング深さの関係を表す図である。
明する断面模式図である。
ンチ開口幅とエッチング深さの関係を表す図である。
留膜厚と、窒化シリコン膜の残留する部分での窒化シリ
コン膜の下で酸化されるシリコン基板の量との関係を示
す図である。
素子分離部の断面模式図である。
Claims (7)
- 【請求項1】 半導体基板上にマスク層を堆積する工程
と;エッチングによって該マスク層に第1領域と該第1
領域よりも幅の広い第2領域とを形成する工程と;該第
1領域と該第2領域とを有する該マスク層をマスクとし
て、該半導体基板をエッチングして該第1領域に該第2
領域よりも深いトレンチを形成する工程と;を包含す
る、半導体装置の製造方法。 - 【請求項2】 前記半導体基板の前記第1領域における
エッチング速度が前記第2領域におけるエッチング速度
よりも速い、請求項1に記載の半導体装置の製造方法。 - 【請求項3】 前記半導体基板をエッチングする工程に
おける前記圧力が、1mTorr以上、90mTorr
以下である、請求項1または2に記載の半導体装置の製
造方法。 - 【請求項4】 前記マスク層に前記第1領域と前記第2
領域とを形成する工程において、該第1領域と該第2領
域に厚さの異なる該マスク層が残留する、請求項1から
3のいずれかに記載の半導体装置の製造方法。 - 【請求項5】 前記マスク層が酸化防止膜を含み、該マ
スク層に前記第1領域と前記第2領域とを形成する工程
と、前記トレンチを形成する工程との間に、前記半導体
基板を酸化する工程をさらに包含する、請求項1から4
のいずれかに記載の半導体装置の製造方法。 - 【請求項6】 前記マスク層に前記第1領域と前記第2
領域とを形成する工程が、マイクロローディング効果が
発生するプラズマエッチングによって行われ、前記酸化
防止膜の一部を残留させる工程を包含する、請求項5に
記載の半導体装置の製造方法。 - 【請求項7】 前記酸化防止膜が窒化シリコン膜からな
り、該酸化防止膜の残留膜厚が5nm以上である、請求
項5または6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31963598A JP4039504B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31963598A JP4039504B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000150632A true JP2000150632A (ja) | 2000-05-30 |
JP4039504B2 JP4039504B2 (ja) | 2008-01-30 |
Family
ID=18112504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31963598A Expired - Fee Related JP4039504B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4039504B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002015249A2 (en) * | 2000-08-12 | 2002-02-21 | Applied Materials, Inc. | Integrated shallow trench isolation process |
KR100380148B1 (ko) * | 2000-12-13 | 2003-04-11 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
JP2008192759A (ja) * | 2007-02-02 | 2008-08-21 | Tokyo Electron Ltd | エッチング方法、エッチング装置及び記憶媒体 |
JP2010245101A (ja) * | 2009-04-01 | 2010-10-28 | Hitachi High-Technologies Corp | ドライエッチング方法 |
JP2015153804A (ja) * | 2014-02-12 | 2015-08-24 | 株式会社日立ハイテクノロジーズ | 半導体装置の製造方法 |
US9461086B2 (en) | 2015-02-16 | 2016-10-04 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device |
CN112466751A (zh) * | 2019-09-06 | 2021-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN117577643A (zh) * | 2024-01-19 | 2024-02-20 | 安徽大学 | 一种半导体结构及其制造方法 |
JP7585720B2 (ja) | 2020-11-04 | 2024-11-19 | 富士電機株式会社 | 溝深さの調整方法及び半導体装置の製造方法 |
CN119384057A (zh) * | 2024-12-31 | 2025-01-28 | 合肥晶合集成电路股份有限公司 | 背照式图像传感器及其制备方法 |
-
1998
- 1998-11-10 JP JP31963598A patent/JP4039504B2/ja not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002015249A2 (en) * | 2000-08-12 | 2002-02-21 | Applied Materials, Inc. | Integrated shallow trench isolation process |
WO2002015249A3 (en) * | 2000-08-12 | 2002-09-12 | Applied Materials Inc | Integrated shallow trench isolation process |
US6677242B1 (en) | 2000-08-12 | 2004-01-13 | Applied Materials Inc. | Integrated shallow trench isolation approach |
KR100380148B1 (ko) * | 2000-12-13 | 2003-04-11 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
US8187980B2 (en) | 2007-02-02 | 2012-05-29 | Tokyo Electron Limited | Etching method, etching apparatus and storage medium |
JP2008192759A (ja) * | 2007-02-02 | 2008-08-21 | Tokyo Electron Ltd | エッチング方法、エッチング装置及び記憶媒体 |
JP2010245101A (ja) * | 2009-04-01 | 2010-10-28 | Hitachi High-Technologies Corp | ドライエッチング方法 |
JP2015153804A (ja) * | 2014-02-12 | 2015-08-24 | 株式会社日立ハイテクノロジーズ | 半導体装置の製造方法 |
US9461086B2 (en) | 2015-02-16 | 2016-10-04 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device |
CN112466751A (zh) * | 2019-09-06 | 2021-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN112466751B (zh) * | 2019-09-06 | 2023-07-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
JP7585720B2 (ja) | 2020-11-04 | 2024-11-19 | 富士電機株式会社 | 溝深さの調整方法及び半導体装置の製造方法 |
CN117577643A (zh) * | 2024-01-19 | 2024-02-20 | 安徽大学 | 一种半导体结构及其制造方法 |
CN117577643B (zh) * | 2024-01-19 | 2024-04-09 | 安徽大学 | 一种半导体结构及其制造方法 |
CN119384057A (zh) * | 2024-12-31 | 2025-01-28 | 合肥晶合集成电路股份有限公司 | 背照式图像传感器及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4039504B2 (ja) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3669681B2 (ja) | 半導体装置の製造方法 | |
US6159822A (en) | Self-planarized shallow trench isolation | |
US6043164A (en) | Method for transferring a multi-level photoresist pattern | |
US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
JP4039504B2 (ja) | 半導体装置の製造方法 | |
JP2000307001A (ja) | 半導体装置の製造方法 | |
JP3312604B2 (ja) | 半導体装置の製造方法 | |
EP0954022B1 (en) | Method for providing shallow trench isolation of transistors | |
EP0455413A2 (en) | Method for producing a planar surface in integrated circuit manufacturing | |
JP2000164690A (ja) | 半導体装置の製造方法 | |
KR100451518B1 (ko) | 얕은 트렌치 소자분리 공정을 이용한 반도체 소자의소자분리방법 | |
US6214735B1 (en) | Method for planarizing a semiconductor substrate | |
KR0165453B1 (ko) | Y자형 트랜치를 이용한 반도체 소자의 분리 방법 | |
KR100478496B1 (ko) | 반도체 소자의 트렌치 산화막 형성 방법 | |
KR100278883B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
JPH09260485A (ja) | 半導体装置の製造方法 | |
KR100315039B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
US7214596B2 (en) | Method for the fabrication of isolation structures | |
KR100643484B1 (ko) | 반도체소자의 제조방법 | |
KR20040110792A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
KR100478488B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2003023066A (ja) | 半導体装置の製造方法 | |
KR100607368B1 (ko) | 반도체소자의 콘택홀 제조 방법 | |
KR100743619B1 (ko) | 반도체장치의 트렌치 형성방법 | |
US6420240B1 (en) | Method for reducing the step height of shallow trench isolation structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071031 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |