[go: up one dir, main page]

JP2010245101A - ドライエッチング方法 - Google Patents

ドライエッチング方法 Download PDF

Info

Publication number
JP2010245101A
JP2010245101A JP2009089103A JP2009089103A JP2010245101A JP 2010245101 A JP2010245101 A JP 2010245101A JP 2009089103 A JP2009089103 A JP 2009089103A JP 2009089103 A JP2009089103 A JP 2009089103A JP 2010245101 A JP2010245101 A JP 2010245101A
Authority
JP
Japan
Prior art keywords
etching
pattern
rate
etching step
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2009089103A
Other languages
English (en)
Other versions
JP2010245101A5 (ja
Inventor
Yoshiharu Inoue
喜晴 井上
Hiroaki Ishimura
裕昭 石村
Hitoshi Furubayashi
均 古林
Masunori Ishihara
益法 石原
Toru Ito
亨 伊東
Toshiaki Nishida
敏明 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2009089103A priority Critical patent/JP2010245101A/ja
Priority to KR1020090068337A priority patent/KR101095603B1/ko
Priority to US12/512,094 priority patent/US8207066B2/en
Priority to TW098128384A priority patent/TW201037765A/zh
Publication of JP2010245101A publication Critical patent/JP2010245101A/ja
Publication of JP2010245101A5 publication Critical patent/JP2010245101A5/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】マイクロローディング効果の制限を受けることなく、さらにサイドエッチの少ない良好な形状を得ることのできるドライエッチング方法を提供する。
【解決手段】プラズマを用いて、疎部および密部を有するパターンを表面に形成した試料をエッチングするドライエッチング方法において、パターンの疎部のエッチング速度に比べてパターンの密部のエッチング速度が速いCF系ガスと窒素ガスを含むエッチングガスを用いた第1のエッチングステップと、パターンの密部のエッチング速度に比べてパターンの疎部のエッチング速度が速い第2のエッチングステップとを用いる。
【選択図】図2

Description

本発明は、ドライエッチング方法に係り、特に半導体デバイスの製造におけるシリコン基板のドライエッチング方法に関する。
近年、半導体デバイスにおいて、低消費電力化、動作速度向上、高集積化に伴い、半導体素子分離や、メモリ・セル容量面積の確保が課題の一つとしてあげられている。その課題に対する解決手段の一つとして、シリコン基板にトレンチを形成するプロセスがあり、素子分離では溝分離方法(シャロー・トレンチ・アイソレーション法(shallow Trench Isolation)法。以下、STI法という)と呼ばれている。
このSTI法は、まず半導体基板にトレンチを形成するプロセスと、次にそれを絶縁膜で埋め込み平坦化するプロセスで構成される。したがって、STI法で素子分離を行う場合は、まず、半導体基板にトレンチを形成する必要がある。
通常、フォトリソグラフィ法およびエッチング法においては、レジストパターンを形成し、該パターン形成されたレジストをマスクにしてエッチングを行っている。しかしながら、トレンチが形成される基板のような堅い層(ここで「堅い」とは一般的に用いられる被エッチング材質の中で比較的エッチングレートが小さいという表現を形容する)のエッチングにおいては、レジスト自体が脆弱であり、単独ではマスクとして使用できない。そこで、窒化膜や酸化膜といった、所謂ハードマスクと呼称されるエッチングマスクが用いられる。
なお、ハードマスクも、フォトリソグラフィ法とエッチング法を用いてパターンニングする必要がある。そして、ハードマスクの上にレジストを残したまま、もしくは除去後に、そのハードマスクを用いて半導体基板にトレンチを形成する。該トレンチ形成後に、CVD法等により絶縁膜、例えば酸化シリコン膜を該トレンチに埋め込み、さらに、化学的機械研磨法(Chemical Mechanical Polishing:CMP)で、基板表面を平坦化するプロセスを行ってSTI法が実現される。
この様にして形成されるSTI法において、図4(a)に示すようなシリコン基板20の上にパターンニングされたマスク21が施されたウェハをエッチングする際、基板材料であるシリコンが露出する寸法幅(または面積)の狭い所(マスクパターンが密な部分)は、広い所(マスクパターンが疎な部分)と比べてエッチングレートが遅くなってしまう、所謂マイクロローディング効果(Micro loading effect)がある。結果的に、図4(b)に示すようにこのマイクロローディング効果は、パターンの密な部分の削れ量が疎な部分の削れ量より小さくなってしまい、所望の深さのトレンチの実現を困難にさせる。
マイクロローディング効果の仕組みは、マスクパターンが疎な部分と密な部分のところでパターン間に単位時間で入射するラジカルの量(ラジカルは等方的自由運動のため)に差が出ることが主な原因と考えられている。即ち、マスクパターンが密の部分では周りのマスクにラジカルの入射が遮られ、マスクパターンが疎な部分に比べ、エッチングレートが極度に下がってしまう。
この問題を解決するための一つ技術として、特許文献1記載の技術が提案されている。該技術は、シリコン基板をエッチングする前段階で不活性イオンをシリコンが露出した部分に打ち込み、一部をアモルファス化し、その部分を主にエッチングする方法である。これは、イオンが異方性入射するので、エッチングにおけるマスクパターンの疎密依存性(ここでパターンの疎密とはマスクパターンが「疎」である、またはマスクパターンが「密」であるという性質を抽出する抽象的概念の表現を形容する。)が殆どない。したがって、本来エッチングするべき部分だけをアモルファス化して、除去することができる。
また、他の技術として、特許文献2に提案されているように、シリコン基板をエッチングする前段階でレジストマスクを取り除き、パターン間のアスペクト比を下げ、イオン・アシストエッチングによって異方エッチングする技術がある。
特開2001−053138号公報 特表2004−507086号公報
しかしながら、これら上記の技術は、多少の改善はできるもののどちらも荷電粒子の異方性入射を主に利用したエッチングのため、マイクロローディング効果による制限を完全に撤廃する程までには至らず、さらに高いアスペクト比の場合に対しては、十分配慮されていないので、イオンの入射速度のウェハ面に平行な方向の速度成分を無視することができず、やはりマイクロローディング効果による制限を受ける。
従って、より高精度でエッチングを行うにはマイクロローディング効果による制限を解決することが必要とされる。
本発明の目的は、疎密のマスクパターンを有するウェハのエッチングにおいて、マイクロローディング効果の制限を受けることなく、サイドエッチの少ない良好な形状を得ることのできるドライエッチング方法を提供することにある。
上記目的はプラズマを用いて、疎部および密部のマスクパターンを有する試料をエッチングするドライエッチング方法において、疎部のパターンのエッチング速度に比べて密部パターンのエッチング速度が速い逆マイクロローディングエッチングステップ(以下、第1のエッチングステップということがある)と、密部パターンのエッチング速度に比べて疎パターン部のエッチング速度が速いマイクロローディングステップ(以下、第2のエッチングステップということがある)とを用いることにより、達成される。本明細書において、第1のエッチングステップおよび第2のエッチングステップにおける第1または第2は、必ずしも順番を意味していない。
すなわち、本発明は、プラズマを用いて、シリコン基板上に少なくとも一層で、疎部および密部を有するマスクパターンを形成した試料ウェハをエッチングするドライエッチング方法において、パターンの疎部のエッチング速度に比べてパターンの密部のエッチング速度が速い第1のエッチングステップと、パターンの密部のエッチング速度に比べてパターンの疎部のエッチング速度が速い第2のエッチングステップを有することにより構成される。
本発明は、プラズマを用いて、シリコン基板上に少なくとも一層で、疎部および密部を有するマスクパターンを形成した試料ウェハをエッチングするドライエッチング方法において、パターンの疎部のエッチング速度に比べてパターンの密部のエッチング速度が速い第1のエッチングステップと、パターンの密部のエッチング速度に比べてパターンの疎部のエッチング速度が速い第2のエッチングステップを有し、第1のエッチングステップがCF系ガスと窒素原子を有するガスとの混合ガスであり、第1のエッチングステップと第2のエッチングステップとのエッチング時間比を選択することによりパターンの疎部と密部のエッチング深さを所定の値とすることにより構成される。
本発明は、上記ドライエッチング方法において、第1エッチングステップが、CF系ガスと窒素原子を有するガスと酸素原子とを有するガスとの混合ガスであることにより構成される。
本発明は、さらに、第1のエッチングステップにおいて、窒素原子含有ガスの流量は、CF系ガス流量の10%以上でかつ50%以下の範囲に制御されることにより構成される。
また、本発明は、第1のエッチングステップにおいて、酸素原子を含有するガスの流量は、窒素ガス流量以下に制御されることにより構成される。
本発明は、第1のエッチングステップにおける処理圧力は、0.2Pa〜3Paの範囲内に制御されることにより構成される。
本発明は、上記ドライエッチング方法において、前記第1のエッチングステップが逆マイクロローディング効果が発生するエッチングステップであり、前記第2のエッチングステップがマイクロローディング効果が発生するエッチングステップであり、前記第1のエッチングステップと前記第2のエッチングステップとを交互に行うことにより構成される。
本発明は、上記ドライエッチング方法において、前記第1のエッチングステップがCF系ガスと窒素原子を有するガスとの混合ガスを用いた第1のエッチングステップであり、前記第2のエッチングステップがハロゲンガスを用いたエッチングステップであることにより構成される。
本発明は、プラズマを用いて、シリコン基板上に、少なくとも一層で、疎部および密部を有するマスクパターンを形成した試料ウェハをエッチングするドライエッチング方法において、疎部におけるエッチャントによるエッチングレートよりもデポジターによる堆積レートが勝る第1のエッチングステップと、疎部におけるエッチャントによるエッチングレートがデポジターによる堆積レートよりも勝る第2のエッチングステップを有することにより構成される。
本発明は、上記ドライエッチング方法において、第1のエッチングステップのエッチングガスとして、エッチャントとしての成分と反応により堆積成分を生成する成分を有するガスを用いることにより構成される。
本発明は、上記ドライエッチング方法において、第1のエッチングステップのエッチングガスがCF系ガスとN系ガスを有することにより構成される。
本発明は、プラズマを用いて、シリコン基板上に少なくとも一層で、疎部および密部を有するマスクパターンを形成した試料ウェハをエッチングするドライエッチング方法において、前記試料ウェハと同様なマスクパターンを有するダミーウェハを用いて、パターンの疎部のエッチング速度に比べてパターンの密部のエッチング速度が速い逆マイクロローディング効果を生じる第1のエッチング処理を行い、第1のエッチングステップにおけるパターン密部のエッチングレートとパターン疎部のエッチングレートのデータを取得する工程と、パターンの疎部のエッチング速度に比べてパターンの密部のエッチング速度が遅いマイクロローディング効果を生じる第2のエッチング処理を行い、第2のエッチングステップにおけるパターン密部のエッチングレートとパターン疎部のエッチングレートのデータを取得する工程と、前記第1のエッチングステップにおけるデータと第2のエッチングステップにおけるデータを用いて疎密バイアスが所望の値となるように第1のエッチングステップの処理時間と第2のエッチングステップの処理時間を算出する工程を有し、試料ウェハに対して算出した第1のエッチングステップの処理時間だけ逆マイクロローディング効果を生じるエッチング処理を行い、算出した第2のエッチングステップの処理時間だけマイクロローディング効果を生じるエッチング処理を行うことにより構成される。
本発明のドライエッチング方法を実施するためのプラズマエッチング装置の一例を示す概略断面図。 本発明の一実施例であるドライエッチング方法を示すフロー図。 本発明の逆マイクロローディング効果を生じさせるエッチングステップにおけるエッチング状態を示すシリコン基板の縦断面図。 マイクロローディング効果が生じるエッチングステップにおけるエッチング状態を示すシリコン基板の縦断面図。 本発明のエッチングによるエッチングが完了した後のシリコン基板の断面図。 本発明の効果として予測されるマスクパターンの疎部および密部のエッチング量と第1のステップと第2のステップの総合エッチング時間に対する第1のステップのエッチング時間の割合との関係を示す相関図。 本発明のドライエッチング方法による逆マイクロローディング効果とその処理圧力との関係を示す相関図。 本発明のドライエッチング方法による逆マイクロローディング効果とその窒素ガス流量比率との関係を示す相関図。 本発明のドライエッチング方法による逆マイクロローディング効果とその酸素ガス流量比率との関係を示す相関図。
本発明は、マイクロローディング効果の影響を受けやすい形状の被エッチング物を処理する際に、マイクロローディング効果とは逆に疎部のエッチングレートよりも密部のエッチングレートの方が速くなる現象の効果(以下、逆マイクロローディング効果と呼ぶ)が発生するエッチングステップを用い、この逆マイクロローディング効果の生じるエッチングステップと、マイクロローディング効果が生じるエッチングステップとを行って、エッチング処理する。これにより、両者がエッチング速度の遅い部分を補い合って最終的に疎部および密部で偏りのないエッチング形状を得ることができる。
以下、本発明の一実施例を、図1乃至図9を用いて説明する。図1は、本発明のドライエッチング方法を実施するためのエッチング装置の一例を示す概略断面図であり、プラズマ生成手段にマイクロ波と磁場を利用したマイクロ波プラズマエッチング装置である。図1において、プラズマエッチング装置は、被処理物である試料のウェハ10を配置する試料台1と、試料台1を内部に設置する真空容器2と、真空容器2を支える架台3と、真空容器2の上面に設けられたシャワープレート4と、シャワープレート4の上方に設けられた導波管5と、導波管5の先端に設けられたマグネトロン6と、真空容器2の周りに設けられたソレノイドコイル7と、試料台1に設けた静電チャックに接続された静電吸着電源8と、試料台1に接続された高周波電源9とから成る。
このように構成されたプラズマエッチング装置においては、ウェハ10はウェハ搬入口11から真空容器2内に搬入された後、静電吸着電源8によって試料台1に設けられた静電チャックに直流電圧を印加して、ウェハ10を静電吸着させる。次に、プロセスガスがシャワープレート4を介して真空容器2に導入される。また、真空容器2内は、排気口12を介して真空ポンプ(図示省略)により減圧排気され、所定の圧力(例えば、0.1Pa〜10Pa)に調整される。次に、マグネトロン6から周波数2.45GHzのマイクロ波が発振され、導波管5を通して真空容器2内に伝播される。真空容器2内では導波管5から伝播されたマイクロ波とソレノイドコイル7によって発生された磁場との作用によって処理ガスが励起され、ウェハ10上部の空間にプラズマ13が形成される。
一方、試料台1には、高周波電源9によってバイアス電圧が印加され、プラズマ13中のイオンをウェハ10上に垂直入射させる。これにより、プラズマ13からのラジカルとイオンの作用によってウェハ10がエッチングされる。
次に、上記のプラズマエッチング装置を用いた本発明のドライエッチング方法を、図2を用いて説明する。図2は、本発明の一実施例であるドライエッチング方法における処理を示す。まず、第1のステップとして逆マイクロローディング効果が生じるエッチングをウェハ処理の途中まで実施する(ステップS1)。次に、第2のステップとしてマイクロローディング効果が生じるエッチングをウェハ処理の終了まで実施する(ステップS2)。
なお、本発明は、逆マイクロローディング効果を生じる第1のエッチングステップとマイクロローディング効果を生じる第2のエッチングステップとは必ず第1のエッチングステップを先にしなければならないわけではなく、第2のエッチングステップを実行した後に第2のエッチングステップを実行してもよいし、第1のエッチングステップと第2のエッチングステップを複数回交互に入れ替えてもよい。
ここで、逆マイクロローディング効果が生じる第1のエッチングステップ(S1)は、次のようにして行われる。図1のプラズマエッチング装置を用いてシャワープレート4からCF系ガスと窒素ガスを含んだ混合ガスを注入し、試料ウェハ10のエッチングを行う。この時のエッチング条件を、表1に示す。なお、本実施例においてはCF系ガスとしてCFガスを用いたが、CFガスの代わりにCHFなどCF以外のCF系ガスでもよく、また窒素ガスの代わりにNFなど炭素と結合してシアン化化合物を生成する窒素原子含有のガスを用いてもよい。すなわち、CF系ガスとしては、上記ガスのほかに、C、C、C、CHF、CH、CHFなどの窒素と反応して堆積性成分(シアン化化合物:デポジター)を生成する原子(C)と、ラジカルやイオンを生成してエッチング成分(フッ素ラジカル:エッチャント)を生成する成分(F)を有するガスを用いることができる。
第1のエッチングステップに用いたエッチング条件を表1に示す。
Figure 2010245101
この時のエッチング状態を、図3を用いて説明する。図3(a)は処理をする前の試料ウェハ10の構造を示す。シリコン基板20の上にマスク21のパターンが備えられており、そのパターンは疎な部分(パターンの疎部)と密の部分(パターンの密部)が存在する。ここで、マスク21はフォトレジストなどのソフトマスクであっても、窒化シリコン層や酸化シリコン層などのハードマスクであってもよく、また、それが複数層で構成されていてもよい。
本実施例における、シリコン基板20のエッチング量の目標値と密部開口幅の設定を表2に示す。
Figure 2010245101
図3(b)に、表1に示す条件で途中までエッチングした後のシリコン基板20の断面形状を示す。図3(b)に示される形状には特徴が二つある。第1の特徴は、パターンの密部の方がパターンの疎部よりも深いトレンチが形成されることである。このような形状になる理由は、エッチングが始まった時、プラズマ13内部のCF分子と窒素が反応し、窒素原子と炭素原子で構成される堆積性成分であるシアン化化合物(デポジター)とエッチング成分であるフッ素ラジカル(エッチャント)またはフッ素イオン(エッチャント)が発生する。ここで、フッ素ラジカルとシアン化化合物を取り出して考えれば、フッ素ラジカルによるエッチングレートよりもシアン化化合物による堆積レートの方が勝っている場合、ウェハ表面ではエッチングが進行せず、シアン化化合物が堆積し、特に、パターンの疎部の方がパターンの密部に比べて多く堆積する。そこにフッ素イオンなどによるイオン・アシストエッチングの効果が入ると、パターンの疎部およびパターンの密部の両方でエッチングが進行するが、パターンの疎部の方はシアン化化合物の堆積にイオン・アシストエッチングが阻害されやすいため、パターンの密部の方がパターンの疎部よりも深く進行しエッチングレートが速くなる。これが逆マイクロローディング効果である。これによりパターンの密部の方がパターンの疎部より深くエッチングされる。
第2の特徴は、窒素がシリコンパターンの表面および主に溝の上部側面を窒化物でコーティングするため、サイドエッチが抑えられ、良好な形状でエッチングが進むことである。
表3に、表1に示す第1のエッチングステップの条件においてパターンの各疎部密部でのエッチングレートを示す。
Figure 2010245101
すなわち、表1の条件で、表2に示す疎部および密部を有するマスクパターンを形成したシリコンウェハをエッチングすると、パターンの密部のエッチングレートは89.47nm/min(1.49nm/s)であり、パターンの疎部のエッチングレートは74.4nm/min(1.24nm/s)となって、逆マイクロローディング効果を生じている。
次に、シリコンパターンの表面および主に溝の上部側面を窒化物でコーティングしたシリコンウェハを第2のエッチングステップによりエッチングすることにより、サイドエッチが0であり、マイクロローディング効果を生じさせることができる。第2のエッチングステップを、表4に示すエッチング条件で行う。
Figure 2010245101
この時のエッチング状態を図4に示す。比較のため、図3(a)と同じエッチングが開始される前の状態を図4(a)に示す。表4のエッチング条件により、図4(b)に示されるようなパターンの疎分の方がパターンの密部よりも深く掘れるマイクロローディング効果が発生し、これを第1のエッチングステップ後に行うことで、その効果が第1のエッチングステップで生じた疎密バイアスを埋める方向に働く。ここで、IDバイアスとも呼ばれる疎密バイアスは、パターンの疎部のエッチング量とパターンの密部のエッチング量の差の絶対値で表される。
表5に、表4に示した第2のエッチングステップの条件における各疎部密部でのエッチングレートを示す。
Figure 2010245101
すなわち、上記条件化での第2のエッチングステップでは、パターンの密部のエッチングレートは92.4nm/min(1.54nm/s)であり、パターンの疎部のエッチングレートは135.6nm/min(2.26nm/s)となって、マイクロローディング効果を生じている。
シリコンのエッチングレートがシリコンの深さに対し、一律に変化しないと仮定し、エッチング後の密部の深さを目標値である300nmに固定した場合、表3の結果と表5の結果から疎部の深さを計算によって導くことができる。それを、図6に示す。
図6の横軸は、第1のエッチングステップと第2のエッチングテップの総合エッチング時間に対する第1のエッチングステップのエッチング時間の割合を示す。また、縦軸は、エッチング終了後に予測されるパターンの密部のエッチング量(b)とパターンの疎部のエッチング量(a)を示す。パターンの疎部および密部共に300nm削れる場合、第1のエッチングステップのエッチング時間の割合は74.2%と導き出される。そして密部を300nmエッチングするときの第1のエッチングステップと第2のエッチングステップの総合時間は、
総合時間=300÷{1.49×0.742+1.54×(1−0.742)}
上記の式から、200秒となる。つまり、第1のエッチングステップは148秒で、第2のエッチングステップの時間は52秒となる。
しかし、実際は、エッチング時、シリコンの深さが増していくとエッチングレートも下がるのでそれを考慮して、10%ほど時間を延ばして与えるとよいと考える。つまり、第1のエッチングステップは163秒で、第2のエッチングステップは57秒となる。このようにしてエッチングステップ時間を求め、実際にエッチング処理を行った時の結果が表6である。
Figure 2010245101
すなわち、パターンの密部のエッチング深さは301nmであり、パターンの疎部のエッチング深さは299nmとなり疎密バイアスは2nmとなり、エッチング深さに対する疎密バイアスの割合は、0.7%と、きわめて精度のよいエッチングを行うことができる。以上、本発明によって、疎密バイアスが改善し、かつ良好な形状を得ることができた。
なお、この説明では、疎密バイアスを無くすことを目的としたが、疎密バイアスを所定の範囲でつけたい場合には、本実施例同様の手法で予めエッチングレートを見積もり、そこから所望する疎密バイアスになるような第1のエッチングステップと第2のエッチングステップの時間配分を割り出し、本発明を実施することで達成できる。
本発明は、上記条件に限らず、他のガスの組み合わせなどエッチング条件の変更があっても、同様に、第1のエッチングステップと第2のエッチングステップとの関係を割り出して最適な疎密バイアスを有するエッチング処理を行うことができる。
次に、図7乃至図9を用いて、逆マイクロローディング効果を発するエッチング条件の相関関係を説明する。図7乃至図9において、曲線(イ)はパターンの疎の部分のシリコンのエッチングレートとパターンの密の部分のシリコンのエッチングレートの差分値(つまり、パターンの疎部のシリコンのエッチングレート−パターンの密部のエッチングレート)であり、右縦軸による。曲線(ロ)はパターンの疎部とパターンの密部のシリコンのエッチングレートの平均値(つまり、(パターンの疎部のシリコンのエッチングレート+パターンの密部のエッチングレート)/2)であり、左縦軸による。
逆マイクロローディング効果によって形成される形状は、上記エッチングレートの差分値と上記エッチングレートの平均値の比から相似の関係で比較評価できる。
図7は、逆マイクロローディング効果とその処理圧力依存性について調べたものである。これは、表1の条件を基準とし、ウェハバイアスとマイクロ波パワーとCFガスの流量と窒素ガスの流量を固定し、処理圧力(横軸による。)を変動させたときのそれに伴い疎の部分のシリコンのエッチングレートと密の部分のシリコンのエッチングレートの差分値と平均値の変動を示している。処理圧力は、0.1Pa〜3.0Paについて測定した。
図8は、逆マイクロローディング効果とその窒素ガス流量依存性について調べたものである。これは、表1の条件を基準とし、処理圧力とウェハバイアスとマイクロ波パワーとガス全体の流量を固定し、CFガスの流量に対する窒素ガスの流量の比(横軸による。)を変動させたときのそれに伴いパターンの疎部のシリコンのエッチングレートとパターンの密部のシリコンのエッチングレートの差分値と平均値の変動を示している。すなわち、表1の処理条件において、処理圧力を高くするほどエッチングレートの差が負側に大となり、逆マイクロローディングの効果が顕著となる。
図9は、逆マイクロローディング効果と酸素ガス流量依存性について調べたものである。これは、表1の条件を基準とし、処理圧力とウェハバイアスとマイクロ波パワーとガス全体の流量とCFガスと窒素ガスの流量比を固定し、それに対し酸素ガスを添加し、ガス全体の流量に対する酸素ガスの流量の比(酸素ガス流量比は横軸による。)を変動させたときのそれに伴いパターンの疎部のシリコンのエッチングレートとパターンの密部のシリコンのエッチングレートの差分値と平均値の変動を示している。すなわち、この場合には、CFガスに対する窒素ガスの流量比を20%程度としたときにエッチングレートの差分は負側に大となり、その前後の流量比ではエッチングレートの差分は少なくなる。
これらの結果によれば、図7の逆マイクロローディング効果とその圧力依存性において、逆マイクロローディング効果が強くでるのは高圧の条件であることが分かる。これは高圧に向かうにつれ、シアン化化合物の堆積絶対量が増えたため、パターンの疎部がパターンの密部に比べさらに削られにくくなったためと考えられる。結果から逆マイクロローディング効果は0.2Pa〜3.0Paならば少なくとも発生することがわかる。
図8の逆マイクロローディング効果とその窒素ガス流量比依存性においては、CFガスの流量に対して、流量比約20%前後が最良の条件であることがわかる。最良条件ではない窒素ガス流量が少ない領域では、シアン化化合物堆積量が少なく、逆マイクロローディング効果が弱まるため、また多い領域では、シアン化化合物が密部分にも十分に堆積し、全体的にシリコンのエッチングレートが下がったためと考えられる。結果から、逆マイクロローディング効果は、窒素ガス流量がCFガス流量に対して10%から50%ならば少なくとも発生することがわかる。
図9の逆マイクロローディング効果とその酸素ガス流量比依存性においては、酸素ガスを添加するとパターンの疎部密部両方ともシリコンのエッチングレートが上がるが、逆マイクロローディング効果が弱まる。この理由はCFが窒素だけでなく酸素とも反応し、フッ素ラジカルまたはフッ素イオンを生成するため、シアン化化合物のデポジターに対し、エッチャントが増加したからである(ちなみに炭素と酸素が反応して形成するCO系分子は揮発性が強くデポジターにはならない)。CFガスと窒素ガスだけではエッチングレートが遅く、スループットに問題が発生する可能性が考えられる。これに対し、酸素ガスの注入が解決策として考えられるが、この結果から示される通り、酸素ガスを添加すると、エッチングレートが速くなる分、逆マイクロローディング効果は弱まる。実際に本発明を用いる際はこの性質を考慮に入れる必要がある。なお、本実施例において酸素ガスを用いたが、酸素ガスの代わりに酸素原子を含有するガスを用いても同じ傾向が見られる。結果とその原因を考慮して、逆マイクロローディング効果は、酸素ガスの流量が窒素ガス流量以下ならば少なくとも発生することがわかる。
以上の結果から、逆マイクロローディング効果を引き出す最も望ましい条件は、高圧がよく、窒素ガスはCFガス流量に対し、20%前後がよいことが判る。
本一実施例によれば、CFガスと窒素ガス、そして酸素ガスを含むガス系でのシリコンエッチングステップ(第1のエッチングステップ)と、ハロゲン系ガスでのシリコンエッチングステップ(第2のエッチングステップ)を組み合わせ、かつそのエッチング時間比を選択することで、深さにおける疎密バイアスを所定の値に制御することができ、結果疎密バイアスが解決される。
以上のように、本発明は、プラズマを用いて、シリコン基板上に少なくとも一層で、疎部および密部を有するマスクパターンを形成した試料ウェハをエッチングするドライエッチング方法において、前記試料ウェハと同様なマスクパターンを有するダミーウェハを用いて、パターンの疎部のエッチング速度に比べてパターンの密部のエッチング速度が速い逆マイクロローディング効果を生じる第1のエッチング処理を行い、第1のエッチングステップにおけるパターン密部のエッチングレートとパターン疎部のエッチングレートのデータを取得し、パターンの疎部のエッチング速度に比べてパターンの密部のエッチング速度が遅いマイクロローディング効果を生じる第2のエッチング処理を行い、第2のエッチングステップにおけるパターン密部のエッチングレートとパターン疎部のエッチングレートのデータを取得し、前記第1のエッチングステップにおけるデータと第2のエッチングステップにおけるデータを用いて疎密バイアスが所望の値となるように第1のエッチングステップの処理時間と第2のエッチングステップの処理時間を算出し、試料ウェハを、算出した第1のエッチングステップの処理時間だけ逆マイクロローディング効果を生じるエッチング処理を行い、算出した第2のエッチングステップの処理時間だけマイクロローディング効果を生じるエッチング処理を行うことにより、疎密バイアスを所望の値に制御することができる。
このドライエッチング方法における、第1のエッチングステップに用いるエッチングガスは、CF系ガスと窒素を含有するガスの混合ガスとすることができ、さらにこの混合ガスに酸素原子を含むガスとすることができる。また、第1のエッチングステップにおいて、窒素原子含有ガスの流量は、CF系ガス流量の10%から50%の範囲に制御され、酸素原子を含有するガスの流量は、窒素ガス流量以下に制御される。第1のエッチングステップにおける処理圧力は、0.2Pa〜3Paの範囲内に制御される。第1のエッチングステップと第2のエッチングステップとを交互に行うことができる。さらに、本発明は、第2のエッチングステップにハロゲンガスを用いることができる。
1…試料台
2…真空容器
3…架台
4…シャワープレート
5…導波管
6…マグネトロン
7…ソレノイドコイル
8…静電吸着電源
9…高周波電源
10…ウェハ
11…ウェハ搬入口
12…排気口
13…プラズマ
15…第1のステップ
16…第2のステップ
20…シリコン基板
21…マスク

Claims (12)

  1. プラズマを用いて、シリコン基板上に少なくとも一層で、疎部および密部を有するマスクパターンを形成した試料ウェハをエッチングするドライエッチング方法において、
    パターンの疎部のエッチング速度に比べてパターンの密部のエッチング速度が速い第1のエッチングステップと、
    パターンの密部のエッチング速度に比べて、パターンの疎部のエッチング速度が速い第2のエッチングステップを有する
    ことを特徴とするドライエッチング方法。
  2. プラズマを用いて、シリコン基板上に少なくとも一層で、疎部および密部を有するマスクパターンを形成した試料ウェハをエッチングするドライエッチング方法において、
    パターンの疎部のエッチング速度に比べてパターンの密部のエッチング速度が速い第1のエッチングステップと、
    パターンの密部のエッチング速度に比べてパターンの疎部のエッチング速度が速い第2のエッチングステップを有し、
    第1のエッチングステップがCF系ガスと窒素原子を有するガスとの混合ガスであり、
    第1のエッチングステップと第2のエッチングステップとのエッチング時間比を選択することによりパターンの疎部と密部のエッチング深さを所定の値とする
    ことを特徴とするドライエッチング方法。
  3. 請求項2記載のドライエッチング方法において、
    第1エッチングステップが、CF系ガスと窒素原子を有するガスと酸素原子とを有するガスとの混合ガスである
    ことを特徴とするドライエッチング方法。
  4. 請求項2または請求項3記載のドライエッチング方法において、
    窒素原子含有ガスの流量はCF系ガス流量の10%〜50%の範囲に制御される
    ことを特徴とするドライエッチング方法。
  5. 請求項3記載のドライエッチング方法において、
    酸素原子を含有するガスの流量は窒素ガス流量以下に制御される
    ことを特徴とするドライエッチング方法。
  6. 請求項1ないし請求項3のいずれか1項記載のドライエッチング方法において、
    第1のエッチングステップにおける処理圧力は0.2Pa〜3Paの範囲内に制御される
    ことを特徴とするドライエッチング方法。
  7. 請求項1または請求項2記載のドライエッチング方法において、
    前記第1のエッチングステップが逆マイクロローディング効果が発生するエッチングステップであり、
    前記第2のエッチングステップがマイクロローディング効果が発生するエッチングステップであり、
    前記第1のエッチングステップと前記第2のエッチングステップとを交互に行う
    ことを特徴とするドライエッチング方法。
  8. 請求項1または請求項2記載のドライエッチング方法において、
    前記第1のエッチングステップがCF系ガスと窒素原子を有するガスとの混合ガスを用いた第1のエッチングステップであり、
    前記第2のエッチングステップがハロゲンガスを用いたエッチングステップである
    ことを特徴とするドライエッチング方法。
  9. プラズマを用いて、シリコン基板上に、少なくとも一層で、疎部および密部を有するマスクパターンを形成した試料ウェハをエッチングするドライエッチング方法において、
    疎部におけるエッチャントによるエッチングレートよりもデポジターによる堆積レートが勝る第1のエッチングステップと、
    疎部におけるエッチャントによるエッチングレートがデポジターによる堆積レートよりも勝る第2のエッチングステップを有する
    ことを特徴とするドライエッチング方法。
  10. 請求項9記載のドライエッチング方法において、
    第1のエッチングステップのエッチングガスとして、エッチャントとしての成分と反応により堆積成分を生成する成分を有するガスを用いる
    ことを特徴とするドライエッチング方法。
  11. 請求項10記載のドライエッチング方法において、
    第1のエッチングステップのエッチングガスがCF系ガスとN系ガスを有する
    ことを特徴とするドライエッチング方法。
  12. プラズマを用いて、シリコン基板上に少なくとも一層で、疎部および密部を有するマスクパターンを形成した試料ウェハをエッチングするドライエッチング方法において、
    前記試料ウェハと同様なマスクパターンを有するダミーウェハを用いて、
    パターンの疎部のエッチング速度に比べてパターンの密部のエッチング速度が速い逆マイクロローディング効果を生じる第1のエッチング処理を行い、第1のエッチングステップにおけるパターン密部のエッチングレートとパターン疎部のエッチングレートのデータを取得する工程と、
    パターンの疎部のエッチング速度に比べてパターンの密部のエッチング速度が遅いマイクロローディング効果を生じる第2のエッチング処理を行い、第2のエッチングステップにおけるパターン密部のエッチングレートとパターン疎部のエッチングレートのデータを取得する工程と、
    前記第1のエッチングステップにおけるデータと第2のエッチングステップにおけるデータを用いて疎密バイアスが所望の値となるように第1のエッチングステップの処理時間と第2のエッチングステップの処理時間を算出する工程を有し、
    試料ウェハを、算出した第1のエッチングステップの処理時間だけ逆マイクロローディング効果を生じるエッチング処理を行い、算出した第2のエッチングステップの処理時間だけマイクロローディング効果を生じるエッチング処理を行う
    ことを特徴とするドライエッチング方法。
JP2009089103A 2009-04-01 2009-04-01 ドライエッチング方法 Ceased JP2010245101A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009089103A JP2010245101A (ja) 2009-04-01 2009-04-01 ドライエッチング方法
KR1020090068337A KR101095603B1 (ko) 2009-04-01 2009-07-27 드라이 에칭방법
US12/512,094 US8207066B2 (en) 2009-04-01 2009-07-30 Dry etching method
TW098128384A TW201037765A (en) 2009-04-01 2009-08-24 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009089103A JP2010245101A (ja) 2009-04-01 2009-04-01 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JP2010245101A true JP2010245101A (ja) 2010-10-28
JP2010245101A5 JP2010245101A5 (ja) 2012-03-29

Family

ID=42826516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009089103A Ceased JP2010245101A (ja) 2009-04-01 2009-04-01 ドライエッチング方法

Country Status (4)

Country Link
US (1) US8207066B2 (ja)
JP (1) JP2010245101A (ja)
KR (1) KR101095603B1 (ja)
TW (1) TW201037765A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8709952B2 (en) 2011-03-14 2014-04-29 Tokyo Electron Limited Etching method, etching apparatus, and computer-readable recording medium
JP2015153804A (ja) * 2014-02-12 2015-08-24 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
US9461086B2 (en) 2015-02-16 2016-10-04 Canon Kabushiki Kaisha Method of manufacturing semiconductor device
WO2020117503A1 (en) * 2018-12-05 2020-06-11 Lam Research Corporation Etching isolation features and dense features within a substrate
JP2021507540A (ja) * 2017-12-22 2021-02-22 日本テキサス・インスツルメンツ合同会社 シャロートレンチアイソレーションにおけるコーン形成を低減するための選択的エッチング
JP2021034503A (ja) * 2019-08-22 2021-03-01 東京エレクトロン株式会社 エッチングする方法、デバイス製造方法、及びプラズマ処理装置
JP2022074511A (ja) * 2020-11-04 2022-05-18 富士電機株式会社 溝深さの調整方法及び半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020012005A (ko) * 2002-01-12 2002-02-09 오병희 무술주
US8575035B2 (en) * 2012-02-22 2013-11-05 Omnivision Technologies, Inc. Methods of forming varying depth trenches in semiconductor devices
KR102366087B1 (ko) * 2013-12-23 2022-02-23 인텔 코포레이션 다수의 핀 피치 구조에 걸쳐 곧고, 높고, 균일한 핀을 위한 진보된 에칭 기법
EP3067919A1 (en) * 2015-03-11 2016-09-14 IMEC vzw Method for forming vertical structures in a semiconductor target layer
JP6494443B2 (ja) * 2015-06-15 2019-04-03 東京エレクトロン株式会社 成膜方法及び成膜装置
CN105529258B (zh) * 2016-01-29 2019-04-09 上海华虹宏力半导体制造有限公司 Rfldmos工艺中稳定栅极形貌的工艺方法
US12327731B2 (en) 2022-02-25 2025-06-10 Samsung Electronics Co., Ltd. Etching gas mixture and method of manufacturing integrated circuit device using the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105413A (ja) * 1988-10-14 1990-04-18 Hitachi Ltd プラズマエッチング処理方法
KR19990003156A (ko) * 1997-06-24 1999-01-15 김영환 반도체 소자의 제조 방법
JPH11214358A (ja) * 1998-01-21 1999-08-06 Yamaha Corp 配線形成方法
JP2000150632A (ja) * 1998-11-10 2000-05-30 Sharp Corp 半導体装置の製造方法
JP2001053138A (ja) * 1999-08-10 2001-02-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004507086A (ja) * 2000-08-12 2004-03-04 アプライド マテリアルズ インコーポレイテッド 基板の処理方法及び処理システム
JP2006319295A (ja) * 2005-05-12 2006-11-24 Hynix Semiconductor Inc 半導体素子の製造方法
JP2008192759A (ja) * 2007-02-02 2008-08-21 Tokyo Electron Ltd エッチング方法、エッチング装置及び記憶媒体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910010516A (ko) 1989-11-15 1991-06-29 아오이 죠이치 반도체 메모리장치
US5356515A (en) 1990-10-19 1994-10-18 Tokyo Electron Limited Dry etching method
US8809196B2 (en) * 2009-01-14 2014-08-19 Tokyo Electron Limited Method of etching a thin film using pressure modulation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105413A (ja) * 1988-10-14 1990-04-18 Hitachi Ltd プラズマエッチング処理方法
KR19990003156A (ko) * 1997-06-24 1999-01-15 김영환 반도체 소자의 제조 방법
JPH11214358A (ja) * 1998-01-21 1999-08-06 Yamaha Corp 配線形成方法
JP2000150632A (ja) * 1998-11-10 2000-05-30 Sharp Corp 半導体装置の製造方法
JP2001053138A (ja) * 1999-08-10 2001-02-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004507086A (ja) * 2000-08-12 2004-03-04 アプライド マテリアルズ インコーポレイテッド 基板の処理方法及び処理システム
JP2006319295A (ja) * 2005-05-12 2006-11-24 Hynix Semiconductor Inc 半導体素子の製造方法
JP2008192759A (ja) * 2007-02-02 2008-08-21 Tokyo Electron Ltd エッチング方法、エッチング装置及び記憶媒体

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8709952B2 (en) 2011-03-14 2014-04-29 Tokyo Electron Limited Etching method, etching apparatus, and computer-readable recording medium
JP2015153804A (ja) * 2014-02-12 2015-08-24 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
US9461086B2 (en) 2015-02-16 2016-10-04 Canon Kabushiki Kaisha Method of manufacturing semiconductor device
JP2021507540A (ja) * 2017-12-22 2021-02-22 日本テキサス・インスツルメンツ合同会社 シャロートレンチアイソレーションにおけるコーン形成を低減するための選択的エッチング
JP7219528B2 (ja) 2017-12-22 2023-02-08 テキサス インスツルメンツ インコーポレイテッド シャロートレンチアイソレーションにおけるコーン形成を低減するための選択的エッチング
WO2020117503A1 (en) * 2018-12-05 2020-06-11 Lam Research Corporation Etching isolation features and dense features within a substrate
US11398387B2 (en) 2018-12-05 2022-07-26 Lam Research Corporation Etching isolation features and dense features within a substrate
JP2021034503A (ja) * 2019-08-22 2021-03-01 東京エレクトロン株式会社 エッチングする方法、デバイス製造方法、及びプラズマ処理装置
JP7296277B2 (ja) 2019-08-22 2023-06-22 東京エレクトロン株式会社 エッチングする方法、デバイス製造方法、及びプラズマ処理装置
JP2022074511A (ja) * 2020-11-04 2022-05-18 富士電機株式会社 溝深さの調整方法及び半導体装置の製造方法
JP7585720B2 (ja) 2020-11-04 2024-11-19 富士電機株式会社 溝深さの調整方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR101095603B1 (ko) 2011-12-19
TW201037765A (en) 2010-10-16
US20100255612A1 (en) 2010-10-07
US8207066B2 (en) 2012-06-26
KR20100109832A (ko) 2010-10-11

Similar Documents

Publication Publication Date Title
JP2010245101A (ja) ドライエッチング方法
US10438797B2 (en) Method of quasi atomic layer etching
Wu et al. High aspect ratio silicon etch: A review
TWI514462B (zh) 氮化矽膜中之特徵部的蝕刻方法
TWI478234B (zh) 氮化矽膜之蝕刻方法
US6391788B1 (en) Two etchant etch method
JP4579611B2 (ja) ドライエッチング方法
JP3155513B2 (ja) 高密度プラズマ中での高アスペクト比フィーチャ用の異方性選択的窒化物エッチング方法
JP4852196B2 (ja) 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法
JP3409313B2 (ja) 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法
US20060172540A1 (en) Reduction of feature critical dimensions using multiple masks
KR102513051B1 (ko) 에칭 방법
KR20110011571A (ko) 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법
EP3161861A1 (en) Anisotropic etch of copper using passivation
JP4065213B2 (ja) シリコン基板のエッチング方法及びエッチング装置
JP5851349B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JPWO2019087850A1 (ja) エッチング方法及び半導体の製造方法
JP5297615B2 (ja) ドライエッチング方法
US20090068767A1 (en) Tuning via facet with minimal rie lag
JP3950446B2 (ja) 異方性エッチング方法
JP6228860B2 (ja) 半導体装置の製造方法
KR20090025518A (ko) 웨이퍼 식각 방법
CN105097494B (zh) 刻蚀方法
TW202422701A (zh) 高深寬比接點(harc)蝕刻
JP2017143194A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130326