[go: up one dir, main page]

KR100218293B1 - 박막트랜지스터 액정표시소자 및 그의 제조방법 - Google Patents

박막트랜지스터 액정표시소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100218293B1
KR100218293B1 KR1019950047896A KR19950047896A KR100218293B1 KR 100218293 B1 KR100218293 B1 KR 100218293B1 KR 1019950047896 A KR1019950047896 A KR 1019950047896A KR 19950047896 A KR19950047896 A KR 19950047896A KR 100218293 B1 KR100218293 B1 KR 100218293B1
Authority
KR
South Korea
Prior art keywords
electrode
data line
gate
liquid crystal
pixel
Prior art date
Application number
KR1019950047896A
Other languages
English (en)
Other versions
KR970048830A (ko
Inventor
권오경
정관열
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019950047896A priority Critical patent/KR100218293B1/ko
Priority to US08/759,211 priority patent/US5835169A/en
Priority to DE19650787A priority patent/DE19650787C2/de
Priority to JP32636496A priority patent/JPH09218424A/ja
Publication of KR970048830A publication Critical patent/KR970048830A/ko
Application granted granted Critical
Publication of KR100218293B1 publication Critical patent/KR100218293B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133334—Electromagnetic shields
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 박막트랜지스터 액정표시소자는, 구동전압을 인가하기 위한 게이트전극과, 상기 게이트전극에 구동전압 인가시 채널을 형성하여 도통되는 소스/드레인전극을 구비하는 박막트랜지스터를 스위칭 소자로 하고, 상기 소스전극과 일정거리 이격되어 절연되며 상기 드레인전극과는 접속되도록 형성된 데이터 라인을 구비하는 박막트랜지스터 액정표시소자에 있어서, 상기 데이터 라인과 게이트 라인을 완전히 덮으며, 또한 화소전극의 하부에 위치하며 상기 데이터 라인과 화소전극 사이 및 게이트 라인과 화소전극 사이의 빛을 차단하기 위한 축적전극을 구비하여 데이터 라인과 화소전극사이, 그리고 게이트 라인과 화소전극사이에 빛을 차폐할 수 있는 도전성 물질로 축적전극을 개재(介在)시킴으로써, 상기 축적전극으로 상기 데이터 라인과 화소전극간 및 게이트라인과 화소전극 사이를 완전히 차폐시켜 그 사이에서 발생되는 기생 캐패시턴스를 최소화하고, 이에 따라 상기 기생캐패시턴스에 의한 크로스 토크를 방지하며, 빛 투과율의 저하없이 개구율의 증가시킴으로써 고도로 화질을 개선할 수 있는 효과가 있다.

Description

박막트랜지스터 액정표시소자 및 그의 제조 방법
제1도의 종래의 기술을 이용한 박막 트랜지스터의 액정표시소자를 평면도시한 것이고,
제2a도는 종래의 기술로서, 쉴드캐패시터를 구비한 박막트랜지스터 액정표시소자를 평면도시한 것이며,
제2b도는 2a도의 쉴드캐패시터를 구비한 박막트랜지스터 액정표시소자를 AA'선을 기준으로 자른 수직단면을 도시한 것이며,
제3a도는 종래의 기술로서, ITO 쉴드캐패시터를 구비한 박막트랜지스터 액정시소자를 평면도시한 것이며,
제3b도는 3a도의 ITO 쉴드캐패시터를 구비한 박막트랜지스터 액정표시소자를 AA'선을 기준으로 자른 수직단면을 도시한 것이며,
제4a도는 본 발명에 의한 박막트랜지스터 액정표시소자를 평면 도시한 것이며,
제4b도는 4a도의 박막트랜지스터 액정표시소자를 AA'선을 기준으로 자른 수직단면을 도시한 것이며,
제5a도 내지 5j도는 본 발명에 의한 박막트랜지스터 액정표시소자의 제조방법을 도시한 수직단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 기판 101 : 게이트 라인
103 : 제1절연막 105 : 활성증
107 : 식각 저지증 109 : 드레인 접촉부
109' : 소스 접촉부 113 : 드레인 전극
115 : 소스전극 117 : 데이터 라인
119 : 제2절연막 121 : 축적전극
123 : 제3절연막 125 : 화소전극
본 발명은 박막트렌지스터 액정표시소자에 관한 것으로, 특히 개구율(apertureratio)을 높이고 화질을 개선할 수 있는 박막트랜지스터 액정표시소자 및 그의 제조방법에 관한 것이다.
일반적으로 박막트랜지스터(이하 박막트랜지스터(:Thin Film Transistor)라함) 액정표시소자는, 상기 박막트랜지스터와 박막트랜지스터의 온/오프(On/Off)를 조절하기 위해 사용되는 게이트 라인과 화상신호를 인가하기 위해 사용되는 데이터라인과 액정인가 전압의 유지특성을 향상시키고 계조(gray)표시를 안정되게 하며, 플리커(flicker) 및 잔상효과의 감소를 위해 사용되는 축적캐패시터(storage electrode)와 빛을 차단하기 위해 사용되는 블랙매트릭스와 화소전극(pixel eledctrode)등이 형성되어 있는 하판과, 공통전극과 빚을 차단하기 위한 블랙매트릭스(black matrix) 및 RGB 필터(filter)가 형성되어 있는 상판과, 상기 상판과 하판 사이에 봉입된 액정으로 구성된다.
박막트랜지스터 액정표시소자의 화소설계시 우수한 화질을 구현하기 위해서는, 전체 화소 면적에 대한 실제 빛이 통과하는 면적의 비, 즉 개구율을 증가시키고 상기 데이터 라인과 화소전극간의 용량성 커플링(capacitive coupling)에 의하여 크로스 토크(cross talk)에 의해 발생되는 액정전압의 변동분(ΔVp)과, 활성층의 저항성분에 의해 누설전류가 발생으로 인해 유기되는 액정전압의 변동분 및 테이터라인과 게이트 라인에 의한 액정의 편각(declination)을 최소화하여야 하며, 이를 좀 더 구체적으로 설명하면 다음과 같다.
첫째, 상기 개구율은 상기한 바와 같이 전체화소의 면적에 대한 실제 빛이 통과 할 수 있는 면적비로서, 박막트랜지스터 액정표시소자의 구성요소 중 빛을 통과 시키지 못하는 요소에는 박막트랜지스터, 게이트라인, 데이터라인, 축적캐페시터, 블랙매트릭스 등이 있으며, 상기 개구율을 증가시키기 위해서는 상기 개구율을 감소시키는 구성요소의 총면적을 줄여야 한다.
그 방법으로는, 상기 용량성 커플링에 의한 크로스 토크와, 얼라인먼트 톨러런스(alignment tolerance)를 줄일 수 있도록 제조공정을 설계하여 상기 개구율을 감소시키는 구성요소의 선폭(line width)과 이격간격(spacing)을 줄이는 것과, 상기 개구율을 감소시키는 부분들을 중복해서 사용하거나(예 : 블랙매트릭스를 축적캐패시터의 전극으로 사용함). 상기 개구율을 감소시키는 부분들의 물질 자체를 빛이 통과할 수 있는 물질로 사용하는 등의 방법이 있다.
둘째, 용량성 커플링에 의한 크로스 토크에 의해 발생되는 액정전압의 변동분과 데이터 라인과 게이트 라인에 의한 편각을 줄이기 위해서는, 각 성분들의 이격 간격을 넓히는 방법과, 각 성분들을 전기적으로 차폐시키는 방법이 있으나, 상기 각 성분들의 이격간격을 넓히는 방법은 개구율을 감소시키기 때문에 바람직하지 못하다.
제1도는 종래의 기술을 이용한 박막트랜지스터 액정표시소자의 화소구조의 평면도를 도기한 것으로, 화소에는 공통전극(41)과, 화소전극과 접속되는 축적전극(43)으로 이루어지는 축적캐패시터가 많은 면적을 차지하여 개구율을 감소시키는 것을 볼 수 있다.
제2도는 상기와 같은 개구율의 감소를 해결하기 위해 블랙매트릭스로 축적캐패시터를 형성하고, 데이터 라인과 화소전극간의 용량성 커플링을 감소시키도록 설계한 박막트랜지스터 액정표시소자의 단면을 도시한 것으로, 이를 구체적으로 설명하면 다음과 같다.
제2a도를 참조하여 레이아웃(layout)을 살펴보면, A'측에는 게이트 라인(51)과 겹쳐지게 위치하는 활성층(56)의 양측에 드레인(drain) 전극(61)과, 소스(source) 전극(63)이 형성되어 박막트랜지스터를 구성하고 있으며, A측에는 상기 드레인 전극(61)과 접속되는 데이터 라인(65)과, 상기 소오스 전극(63)과 일부 영역이 겹쳐지게 위치하는 화소전극(59)이 축적 전극(53)에 의해 서로 차폐되도록 구성되어 있다.
그리고 제2b도를 참조하여, 상기 제2a도를 AA'선을 기준으로 잘른 수직단면을 살펴보면, 기판(도시하지 않음) 위에 금속 물질을 증착시킨 후 패터닝(patterning)한 게이트 라인(51)과, 상기 게이트 전극(51)과 일정거리만큼 이격된 기판 위에 빛을 차폐할 수 있는 도전성 물질을 증착시킨 후 패터닝한 축적전극(53)과, 상기 게이트 전극(51)과 축적전극(53)을 상부 구조물과 절연시키기 위한 제1절연막(55)과, 상기 게이트 전극(51) 상부의 제1절연막(55) 위에 비정질 실리콘(a-Si)을 도포한후 패터닝한 활성층(56)과, 상기 활성층(56) 형성 후 결과물 전면에 제2절연막을 소정의 두께로 증착시킨 후 상기 제2절연막 위에 소정의 사진식각 마스크를 형성하고, 이를 이용하여 상기 제2절연막을 식각함으로써 후속공정 중 드레인 전극과 소스전극을 형성하기 위한 식각 공정시 상기 활성층이 식각되는 것을 방지하기 위한 식각저지막(57)과, 상기 식각저지막(57) 형성 후 결과물 전면에 불순물이 도피된 비정질 실리콘을 도포하고 소정의 마스크를 이용하여 식각함으로써 상기 활성층 양측에 형성된 드레인/소스 접촉부(58. 58')와, 상기 구조물 전면에 투명한 도전물질로서, 예를 들면 ITO를 소정의 두께로 증착시킨 후 패터닝하여 상기 축적전극(53)과 일부분이 겹쳐지도룩 형성된 화소전극(59)과, 상기 활성층(56)과 화소전극(59)이 형성된 결과물 전면에 도전물질을 증착시킨 후 패터닝하여 도면상으로 상기 활성층(56) 좌측 가장자리 드레인 영역(58)과 접속하도록 형성된 드레인전극(61)과, 상기 활성층(56)의 우측 가장자리 소스접촉부(58')과 접속됨과 동시에 상기 화소전극(59)과도 일부영역이 접속되도록 형성된 소스전극(63)과, 상기 축적전극(53) 상부의 제1절연막(55) 위에 도전물질을 증착시킨 후 패터닝하여 상기 화소전극(59)과 일정간격 이격되도록 형성된 데이터 라인(65)으로 구성된다.
여기서 상기 축적전극(53)은, 상기 제2a도에 도시한 바와 같이 화소전극(59)과 겹쳐져 캐패시턴스를 제공함과 동시에, 상기 화소전극(59)과 데이터 라인(65)을 부분적으로 차폐시킴으로써 그 사이에 발생할 수 있는 기생캐패시턴스를 줄일 수 있다.
그러나 이러한 박막트랜지스터 액정표시소자의 경우, 상기 데이터 라인과 화소 전극간이 단락(short) 되지 않도록 항상 일정간격(70) 이상을 유지해야 하므로 크기가 작은 화소의 경우 개구율이 낮아지고, 제2a도에서 볼 수 있는 것처럼 상기 축적전극(53)이 상기 데이터 라인과 화소전극간을 완전히 차폐시키지 못함으로써 데이터 라인과 화소전극간의 기생캐패시턴스에 의한 크로스 토크를 완전히 제거하지 못하며, 또한 상기 게이트 라인과 화소전극간도 여전히 기생캐패시턴스에 의한 크로스 토크가 발생하여 화질을 저하시키는 문제점이 있다.
그리고 제3도는, 종래의 기술에 의한 다른 박막트랜지스터 액정표시소자를 도시한 것으로, 상기 데이터 라인 상부에 축적전극과 화소전극을 적충시키고, 특히 상기 축적전극을 투명한 ITO로 형성함으로써 개구율을 한층 더 향상시켰다.
구체적으로 설명하면, 제2도의 (a)도에서는 상기 화소전극(59)과 축적전극(53)이 겹쳐지는 부분은 개구면적(69)에서 제외되었지만, 제3도에서는 상기 화소전극(93)과 축적전극(89)이 겹쳐지는 부분도 빛이 통과할 수 있는 개구면적(97)으로 사용됨으로써 개구율이 증가함을 볼 수 있다.
즉, 제2b도를 참조하여, 상기 제2a도를 AA'선을 기준으로 자른 수직단면을 살펴보면, 기판(도시하지 않음) 위에 금속 물질을 증착시킨 후 패터닝한 게이트 전극(71)과, 상기 게이트 전극(71)을 상부구조물과 절연시키기 위한 제1절연막(73)과, 상기 게이트 전극(71) 상부의 제1절연막(73) 위에 비정질 실리콘(a-Si)을 도포한 후 패터닝한 활성층(75)과, 상기 활성층(75) 형성 후 결과물 전면에 제2절연막을 소정의 두께로 증착시킨 후 상기 제2절연막 위에 소정의 사진식각마스크를 형성하고 이를 이용하여 상기 제2절연막을 식각함으로써 후속공정 중 드레인 전극과 도전성물질을 증착시킨 후 상기 제2절연막각각 소정마스크를 적용, 소스전극을형성하기 위한 식각공정시 상기 활성층이 식각되는 것을 방지하기 위한 식각 저지막(77)과, 상기 식각저지막(77) 형성 후 불순물이 도핑된 비정질실리콘을 도포하고 소정의 마스크를 적용하여 상기 불순물이 도핑된 비정질 실리콘을 식각함으로써 상기 활성층 양측에 형성된 드레인/소스 접촉부(79,79')와, 상기 드레인/소스 접촉부(79,79') 형성 후 결과물 전면에 도전성 물질을 증착시킨 후 각각 소정 마스크를 적용, 패터닝하여 도면상으로 상기 활성층(75) 좌측 가장자리 드레인 접촉부(79)과 접속하도록 형성된 드레인 전극(81)과, 상기 활성층(75)의 우측 가장자리 소스접촉부(79')와 접속하도록 형성된 소스전극(83)과, 상기 소스전극(83)과 일정간격 이격되도록 A측에 형성된 데이터 라인(85)과, 상기 드레인 전극(81)과, 소스전극(83) 및 데이터 라인(85)을 상부 구조물과 절연시키기 위한 제3절연막(87)과, 상기 제3절연막(87) 위에 ITO를 소정의 두께로 증착시킨 후 패터닝하여 상기 데이터 라인(85)의 상부영역에 형성된 축적전극(89)과, 상기 축적전극(89)을 상부구조물과 절연시키기 위한 제4절연막(91)과, 상기 소스전극(83)의 일부분이 노출되도록 상기 제3, 제4절연막(87. 91)을 식각한 후 ITO를 소정의 두께로 증착시키고 패터닝하여 상기 소스전극(83)과 접속되도록 함과 동시에 상기 축적전극(89)과 겹쳐지도록 형성된 화소전극(93)으로 구성된다.
상기 제3도의 박막트랜지스터 액정표시소자의 경우, 상기한 바와 같이 데이터 라인 위에 ITO로 축적전극을 형성하고, 그 위에 다시 ITO로 화소전극을 적층시킴으로써 데이터 라인과 소스전극과 겹쳐지는 부분을 제외한 화소전극의 모든 부분을 개구부로 사용하여 개구율을 증가시킬 수 있는 장점이 있으나, 빛의 투과율이 절연막 보다 낮은 ITO가 한증 더 들어감으로써 빛의 투과율이 낮아지는 문제점이 있다.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 빛을 차폐할 수 있는 도전성 물질로 축적전극을 형성하고, 상기 축적전극으로 상기 데이터 라인과 화소전극간 및 게이트 라인과 화소전극 사이를 완전히 차폐시킴으로써, 개구율을 증가시킴과 동시에 크로스 토크 발생을 방지하여 액정의 편각을 없애 화질을 개선할 수 있는 박막트랜지스터 액정표시소자를 제공하는 것이다.
본 발명의 다른 목적은 상기 박막트랜지스터 액정표시소자를 효과적으로 제조할 수 있는 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 박막트랜지스터 액정표시소자는, 구동전압을 인가하기 위한 게이트 전극과, 상기 게이트 전극에 구동전압 인가시 채널을 형성하여 도통되는 소스/드레인 전극을 구비하는 박막트랜지스터를 스위칭 소자로하고, 상기 소스전극과 일정거리 이격되어 절연되며 상기 드레인전극과는 접속되도록 형성된 데이터 라인을 구비하는 박막트랜지스터 액정표시소자에 있어서, 상기 데이터 라인과 게이트 라인을 완전히 덮으며, 또한 화소전극의 하부에 위치하여 상기 데이터 라인과 화소전극 사이 및 게이트 라인과 화소전극 사이의 빛을 차단하기 위한 축적전극을 구비하여 이루어진 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 박막트랜지스터 액정표시소자의 제조방법은 구동전압을 인가하기 위한 게이트전극과, 상기 게이트 전극에 구동전압인가시 채널을 형성하여 도통되는 소스/드레인 전극을 구비하는 박막트랜지스터를 스위칭 소자로 하고, 상기 소스전극과 일정거리 이격되어 절연되며 상기 드레인전극과는 접속되도록 형성된 데이터 라인을 구비하는 박막트랜지스터 액정표시소자의 제조방법에 있어서, 상기 소스/드레인 전극과 데이터 라인이 형성된 구조물 전면에 절연물질을 증착시켜 제1절연막을 형성하는 공정과; 상기 제1절연막 위에 빛을 차단할 수 있는 도전성 물질을 증착시킨 후 패터닝하여 상기 게이트 전극과 대응되는 부분과 데이터 라인 및 박막트랜지스터의 상부에 축적전극을 형성하는 공정과; 상기 축적전극 형성 후 결과물 전면에 절연물질을 증착시켜 제2절연막을 형성하는 공정과; 상기 제2절연막과 제1절연막을 선택적으로 식각하여 상기 소스전극의 일부 영역이 노출되도록 접촉부를 형성한 후 결과물 전면에 ITO를 증착시키고 상기 ITO를 패터닝하여 상기 소스전극의 일부영역과 데이터 라인에 걸쳐 화소전극을 형성하는 공정을 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.
본 발명의 박막트랜지스터 액정표시소자는, 하판의 경우 제4도의 (a)도에 도시한 바와 같이 축적전극(121)을 블랙매트릭스와 같이 빛을 차단할 수 있는 물질로 구성하여 블랙매트릭스로도 사용하고, 이 축적전극(121)으로 화소전극(125)과 데이터 라인(117) 사이와, 화소전극(125)과 게이트 라인(101) 사이를 완전히 자폐하여 기생 캐팬시턴스에 의한 크로스 토크의 발생을 방지하도록 하며, 또한 데이터 라인과 게이트 라인에 의한 액정의 편각을 없앨 수 있도록 하였으며, 상기 상판은 공통전극과 칼라필터로 구성된다.
즉, 제4b도에 도시한 바와 같이 하판의 TFT 측은, 게이트라인(101)과, 상기 게이트 라인(101)을 절연시키기 위한 제1절연막(103)과, 상기 게이트 라인(101) 위의 제1절연막(103)상에 비정질 실리콘이나 다결정실리콘으로 형성된 활성층(105)과 상기 활성층 양측의 소스/드레인 접촉부(109, 109')에 형성된 소스/드레인 전극(113. 115)과, 상기 드레인 전극(113)의 전면 및 소스전극(115)의 일부 영역에 걸쳐 형성된 제2절연막(119)과, 상기 제2절연막(119) 위에 형성된 축적전극(121)과, 상기 축적전극(121)의 상부에 형성된 제3절연막(123)으로 구성되며, 상기 TFT를 제외한 나머지 부분은 드레인전극과 접속되도록 형성된 데이터 라인(117)과, 상기 데이터 라인(117) 위에 형성된 제2절연막(119)과, 상기 제2절연막(119)의 데이터 라인(117) 상부와 게이트 라인 및 TFT의 상부에 형성된 축적전극(121)과, 상기 제2절연막(119)과 축적전극(121) 전면에 걸쳐 형성된 제3절연막(123) 및 일부영역이 상기 소스전극(115)과 접속됨과 동시에 게이트 라인의 일부영역 및 데이터 라인 전면에 걸쳐 형성된 화소전극(125)으로 구성되며, 이때 상기 축적전극은 불랙매트릭스의 역할도 한다.
제5도의 (a)도 내지(i)도를 참조하여 제조방법을 살펴보면, 먼저 제5(a)도에서는 유리나 석영등의 반도체 기판(100) 위에 도전물질을 소정의 두께로 증착시킨 후 그 위에 감광막을 코팅하고 이어서 상기 감광막을 패터닝하여 사진식각마스크를 형성하며, 상기 사진식각마스크를 적용하여 상기 도전물질을 식각으로써 게이트 라인(101)을 형성한다.
제5b도 및 제5c도에서는 상기 게이트 라인(101) 형성 후 결과물 전면에 절연물질을 도포하여 제1절연막(103)을 형성하고, 이어서 상기 제1절연막(103) 위에 다결정 실리콘 또는 비정질 실리콘을 소정의 두께로 도포하여 실리콘층을 형성한 후 상기 실리콘층 위에 제5(a)도에서와 같이 소정의 사진식각마스크를 형성하고, 이를 적용하여 상기 실리콘층을 식각함으로써 상기 게이트 라인(101) 영역의 제1절연막(103) 위에 활성층(105)을 형성한다.
제5d도에서는 상기 활성층(105) 형성 후 결과물 전면에 절연물질로서 예를 들면 실리콘 나이트 라이드(SiN)를 소정의 두께로 증착시킨 후 상기 실리콘 나이트 라이드층 위에 소정의 사진식각마스크를 형성하고, 이를 적용하여 상기 실리콘 나이트 라이드를 식각함으로써 후속공정중 상기 드레인 전극과 소스전극을 형성하기 위한 식각공정시 상기 활성중(105)이 식각되는 것을 방지하기 위한 식각저지막(107)을 형성한다.
제5e도에서는 상기 식각저지막(107) 형성 후 결과물 전면에 불순물이 도핑된 실리콘을 도포한 후 소정의 사진식각마스크를 적용하여 상기 불순물이 도핑된 실리콘을 식각함으로써 상기 활성층(105) 양측에 각각 접촉하는 드레인/소스 접촉부(109. 109')를 형성한다.
제5f도에서는 상기 드레인/소스 접촉부(109, 109') 형성 후 결과물 전면에 도전물질을 증착시키고 소정의 사진식각마스크를 적용하여 상기 증착된 도전물질층을 패터닝함으로써 상기 활성층 가장자리 및 드레인/소스 접촉부(109, 109')과 각각 접촉하는 드레인/소스 전극(113,115)전극과, 상기 소스전극(115)과 일정거리가 이격되도록 데이터 라인(117)을 형성한다.
제5(g)도 및 제5(h)도에서는 상기 데이터 라인(117) 형성 후 결과물 전면에 절연물질을 소정의 두께로 증착시켜 제2절연막(119)을 형성하고, 이어서 상기 제2절연막(119) 위에 빛을 차단할 수 있는 도전성 물질을 증착시킨 후 상기 빛을 차단할 수 있는 도전성 물질층 위에 사진식각마스크를 형성하고, 이를 적용하여 증착된 도전성 물질층을 식각함으로써 상기 게이트 라인(101)과 대응되는 부분, 및 데이터 라인(117)과 대응되는 위치의 제2절연막(119) 및 TFT 위에 축적전극(121)을 형성한다.
제5(i)도 및 제5(j)도에서는 상기 축적전극(121) 형성 후 결과물 전면에 절연물질을 소정의 두께로 증착시켜 제3절연막(123)을 형성하고, 상기 제3절연막(123) 위에 소정의 사진식각마스크를 형성하며, 이 사진 식각마스크를 적용하여 상기 제3절연막(123)과 제2절연막(119)을 선택적으로 식각함으로써 상기 소스전극(115)의 일부영역이 노출되도록 접촉부를 형성한 후 결과물 전면에 ITO를 증착시키고 상기 게이트 라인이의 일부영역과 데이터라인(119)에 걸쳐 상기 접촉부를 통해 소스전극과 접촉하는 화소전극(125)를 형성한다.
또한, 본 발명은, 상기 제5도에 도시한 바와 같은 BG(Bottom Gate)형 외에 도시하지는 않았으나 TG(Top Gate)형에도 적용할 수 있다.
이상에서와 같이 본 발명에 의하면, 상기 데이터 라인과 화소전극사이, 그리고 게이트 라인과 화소전극사이에 빛을 차폐할 수 있는 도전성 물질로 축적전극을 개재(介在)시킴으로써, 상기 데이터 라인과 화소전극간 및 게이트라인과 화소전극 사이를 완전히 차폐시켜 그 사이에서 발생되는 기생 캐패시턴스를 최소화하고, 이에따라 상기 기생캐패시턴스에 의한 크로스 토크를 방지하며, 빛 투과율의 저하없이 개구율의 증가시킴으로써 고도로 화질을 개선할 수 있는 효과가 있다.

Claims (2)

  1. 매트릭스 형태의 복수개의 화소영역을 가지는 액정표시소자에 있어서, 상기 화소영역은 소스전극과 드레인전극 및 게이트전극을 포함하는 스위칭 소자와; 상기 게이트전극과 동일한 방향으로 연장된 게이트배선과; 상기 화소영역의 상부 전면을 덮는 직사각형의 화소전극과; 상기 스위칭소자의 드레인영역을 상기 게이트배선과 평면상에서 수직으로 교차하도록 연장한 데이터라인과; 상기 데이터라인과 상기 화소전극, 상기 게이트라인과 화소전극 사이에서 데이터 라인과 게이트전극에 광이 인가되는 것을 차단하기 위한 축적전극을 구비하는 것을 특징으로 하는 박막트랜지스터 액정표시소자.
  2. 매트릭스 형태의 복수개의 화소영역을 가지는 액정표시소자 제조방법에 있어서, 게이트전극 및 게이트배선을 형성하고, 소스 및 드레인 전극을 갖는 스위칭소자를 제조하는 공정과; 상기 스위칭소자의 드레인에 접속되며, 상기 게이트배선과는 절연막에 의해 분리되며, 그 게이트배선과 수직으로 교차하는 데이터라인을 형성하는 공정과; 상기 스위칭소자와 데이터라인의 상부에 절연물질을 증착하여 제1절연막을 형성하는 공정과; 상기 데이터라인과 상기 게이트전극의 상부에 축적전극을 형성하는 공정과; 절연물질을 증착하여 상기 축적전극과 제1절연막의 상부에 제2절연막을 형성하는 공정과; 상기 소스전극의 일부영역이 노출되도록 상기 제1 및 제2절연막을 선택적으로 식각하여 접촉창을 형성하는 공정과; 상기 소스전극과 상기 데이터라인의 상부측에 해당하는 소정 영역을 덮는 축적전극을 형성하는 공정과; 상기 구조의 상부전면에 ITO를 증착하고 패터닝하는 공정으로 이루어진 것을 특징으로 하는 박막트랜지스터 액정표시소자 제조방법.
KR1019950047896A 1995-12-08 1995-12-08 박막트랜지스터 액정표시소자 및 그의 제조방법 KR100218293B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950047896A KR100218293B1 (ko) 1995-12-08 1995-12-08 박막트랜지스터 액정표시소자 및 그의 제조방법
US08/759,211 US5835169A (en) 1995-12-08 1996-12-05 Liquid crystal display device of thin film transistor and fabrication method thereof
DE19650787A DE19650787C2 (de) 1995-12-08 1996-12-06 Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben
JP32636496A JPH09218424A (ja) 1995-12-08 1996-12-06 薄膜トランジスタの液晶表示素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047896A KR100218293B1 (ko) 1995-12-08 1995-12-08 박막트랜지스터 액정표시소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR970048830A KR970048830A (ko) 1997-07-29
KR100218293B1 true KR100218293B1 (ko) 1999-09-01

Family

ID=19438648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047896A KR100218293B1 (ko) 1995-12-08 1995-12-08 박막트랜지스터 액정표시소자 및 그의 제조방법

Country Status (4)

Country Link
US (1) US5835169A (ko)
JP (1) JPH09218424A (ko)
KR (1) KR100218293B1 (ko)
DE (1) DE19650787C2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW396289B (en) * 1996-10-29 2000-07-01 Nippon Electric Co Liquid crystal display device
KR100225097B1 (ko) * 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
JP3656076B2 (ja) * 1997-04-18 2005-06-02 シャープ株式会社 表示装置
JP3538844B2 (ja) * 1997-07-23 2004-06-14 セイコーエプソン株式会社 液晶装置、液晶装置の製造方法及び電子機器
JP3935246B2 (ja) * 1997-08-18 2007-06-20 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶表示装置
JP4130490B2 (ja) * 1997-10-16 2008-08-06 三菱電機株式会社 液晶表示装置
KR100322965B1 (ko) * 1998-03-27 2002-06-20 주식회사 현대 디스플레이 테크놀로지 액정표시소자의 제조방법
KR100451379B1 (ko) * 1998-06-19 2005-01-13 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR20000020864A (ko) * 1998-09-24 2000-04-15 윤종용 액정표시장치 패널 구조
KR100720084B1 (ko) * 1998-12-24 2007-12-07 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
DE69942442D1 (de) * 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
US6870180B2 (en) * 2001-06-08 2005-03-22 Lucent Technologies Inc. Organic polarizable gate transistor apparatus and method
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
KR101279654B1 (ko) * 2006-10-25 2013-06-27 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI356249B (en) * 2007-10-26 2012-01-11 Au Optronics Corp Liquid crystal display panel and liquid crystal di
TWI370311B (en) * 2008-09-05 2012-08-11 Au Optronics Corp Pixel structure of a display panel
US8179490B2 (en) * 2009-06-12 2012-05-15 Au Optronics Corporation Pixel designs of improving the aperture ratio in an LCD
US8471973B2 (en) * 2009-06-12 2013-06-25 Au Optronics Corporation Pixel designs of improving the aperture ratio in an LCD
TWI397757B (zh) * 2009-12-22 2013-06-01 Au Optronics Corp 聚合物穩定配向液晶顯示面板及液晶顯示面板
CN103399435B (zh) * 2013-08-01 2015-09-16 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
US11018164B2 (en) 2017-01-19 2021-05-25 Sharp Kabushiki Kaisha Thin-film transistor substrate, display panel, and display device
US10852591B2 (en) 2018-06-29 2020-12-01 Sharp Kabushiki Kaisha Image display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455582A (en) * 1987-08-06 1989-03-02 Ibm Color display device
KR940004322B1 (ko) * 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
FR2682493B1 (fr) * 1991-10-11 1994-02-04 Thomson Lcd Dispositif d'amelioration du contraste d'un ecran a cristal liquide et son procede de fabrication.
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
JPH06194687A (ja) * 1992-10-30 1994-07-15 Nec Corp 透過型アクティブマトリクス型液晶素子
US5459596A (en) * 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line
DE4407043B4 (de) * 1993-03-04 2005-10-20 Samsung Electronics Co Ltd Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
KR970048830A (ko) 1997-07-29
DE19650787A1 (de) 1997-06-12
JPH09218424A (ja) 1997-08-19
DE19650787C2 (de) 2000-04-13
US5835169A (en) 1998-11-10

Similar Documents

Publication Publication Date Title
KR100218293B1 (ko) 박막트랜지스터 액정표시소자 및 그의 제조방법
KR100271037B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
US5982460A (en) Electro-optical display
USRE43557E1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100266189B1 (ko) 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US7190000B2 (en) Thin film transistor array panel and manufacturing method thereof
US5933208A (en) Liquid crystal display with color filter and light shielding layer forming a substantially planarized surface over the TFT
US20060163578A1 (en) Thin film transistor substrate and liquid crystal display
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
US8004636B2 (en) Manufacturing thin film transistor array panels for flat panel displays
KR100386631B1 (ko) 액정표시장치 및 그의 제조방법
US6876404B2 (en) Liquid crystal display device and fabricating method thereof
KR100308853B1 (ko) 액정표시장치의축적캐패시터구조및그제조방법
KR100848108B1 (ko) 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7564511B2 (en) Method of fabricating a circuit array substrate
KR100488936B1 (ko) 액정표시소자
KR20020011574A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100205868B1 (ko) 이중 게이트 박막 트랜지스터 및 그 제조방법
KR100980017B1 (ko) 박막 트랜지스터 표시판
JPH06308531A (ja) 液晶表示装置
JP3060106U (ja) 薄膜トランジスタの液晶表示素子
KR100611043B1 (ko) 액정 표시장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951208

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951208

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19981031

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990506

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990610

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990611

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020517

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030520

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050523

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20060522

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20060522

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080610