JPH06308531A

JPH06308531A - 液晶表示装置

Info

Publication number: JPH06308531A
Application number: JP9806993A
Authority: JP
Inventors: Mutsumi Matsuo; 睦松尾
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1993-04-23
Filing date: 1993-04-23
Publication date: 1994-11-04

Abstract

(57)【要約】【目的】ソース線上又は近傍の絶縁膜と配向膜界面の誘
起電荷の蓄積を抑制することで残像を軽減し、液晶の品
質劣化を防止する。【構成】ソース線上又は近傍の絶縁膜に高誘電率の材料
を用いるか、薄膜化することによって絶縁膜の容量を配
向膜の容量と同等又はそれ以上とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリック
ス基板を有する液晶表示装置の構造に関する。

【０００２】

【従来の技術】図２は従来のアクティブマトリックス液
晶パネルの平面図（ａ）とそのＡ−Ａ′断面図（ｂ）で
ある。図２内の記号の説明をすると、２０１は絶縁性ガ
ラス基板、２０２はソース線、２０３はゲート線、２０
４はゲート電極、２０５はソース領域、２０６はドレイ
ン領域、２０７はチャンネル領域、２０８は画素電極、
２０９は層間絶縁膜、２１０は絶縁膜、２１１，２１６
は配向膜、２１２は液晶、２１３は対向基板、２１４は
ブラックマトリックス遮光膜、２１５は対向電極となる
透明導電膜である。

【０００３】概略のプロセスを説明すると、以下の如く
である。透明絶縁基板（例えば石英ガラス板）、多結晶
シリコン薄膜を堆積しパターニング後ゲート絶縁膜と、
高濃度リンドープした多結晶シリコン薄膜を堆積しパタ
ーニングして、ゲート線及びゲート電極を形成するＮ型
薄膜トランジスタにするには、次に、リン原子のイオン
注入をしてソース、ドレイン領域を形成後層間絶縁膜を
堆積し、コンタクトホールを開口して、ソース線とソー
ス領域を接続し、画素電極とドレイン領域を接続する。
通常ソース線は低抵抗のＡｌ、画素電極は透明なＩＴＯ
を用いる。次に、絶縁膜を堆積し、画素領域のみの絶縁
膜を除去する。対向基板はＣｒ膜に窓開けパターンを形
成した遮光マトリックス上に、カラーフィルター及び透
明ＩＴＯ電極を形成する。以上の２枚の基板に、配向膜
を塗布し、ラビングを行なってから液晶封入を行なえ
ば、パネルが完成する。絶縁膜２１０は、色づきがなけ
れば、画素電極上にあっても光学的には問題ないが、エ
ージング中に絶縁膜中や絶縁膜と配向膜の界面等に電荷
が蓄積されて、残像が起こりやすくなるため、画素電極
上は除去するのが普通である。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
構造においては、画素電極上以外、特にソース線上の絶
縁膜と配向膜の界面等には電荷が蓄積される。したがっ
て蓄積された電荷により液晶に直流成分が発生し、液晶
の寿命を低下させ、表示品質の劣化を招く。一方ソース
線と液晶の反応を防止する上である程度の被ふく膜をソ
ース線上には形成する必要性もある。

【０００５】以上の問題点を鑑みて、本発明の課題は、
ソース配線上または近傍の絶縁膜の最適化を行って、ソ
ース線の被ふく効果と、電荷蓄積防止効果を両立させ
て、表示品質の寿命を長めることを目的とする。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、本発明の液晶表示装置において講じた手段は、絶縁
性基板上で複数本のデータ線と走査線によって格子状に
区画形成された画素領域に、前記データ線に導電接続す
るソース及び前記走査線に導電接続するゲートを備える
薄膜トランジスタとこの薄膜トランジスタのドレインに
導電接続された画素電極を配置したアクティブマトリッ
クス基板と対向電極を有する対向基板と両基板に液晶を
挟持してなる液晶表示装置において、少なくとも前記ソ
ース線上に形成される絶縁膜による容量を配向膜容量と
同等又はそれ以上にすることである。

【０００７】

【作用】ソース線近傍の様子を図３を用いて説明する。
図３（ａ）は、図２（ｂ）のＣ部を拡大したものであ
り、図３（ｂ）は、その等価回路を示すものである。記
号は図２と図３で下２桁が同じものが同一材料である
（例えば、２０２と３０２は同じソース線である）ソー
ス線上において、ソース線から対向電極までは構造上絶
縁材料として絶縁膜３１０、配向膜３１１、液晶３１
２、配向膜３１６が存在する。したがって直列容量とし
て、Ｃ₁ （絶縁膜）、Ｃ₂ （配向膜１）、Ｃ₃ （液
晶）、Ｃ₄ （配向膜２）となり、絶縁膜としてＳｉＯ₂
とし各層の膜厚をそれぞれ０．２μｍ、０．０５μｍ、
４μｍ、０．０５μｍ、誘電率をそれぞれ、４，３，６
−１０，３と仮定すると、Ｃ₁ ：Ｃ₂ ：Ｃ₃ ：Ｃ₄ ≒１
０：３０：１：３０となる。配向膜１，２を合わせて考
えると、Ｃ₁ ：Ｃ₂ ＋：Ｃ₄ ＝Ｃ₃ ≒１０：１５：１
となり、各層の電位差分布は、Ｖ₁ ：Ｖ₂ ＋Ｖ₄ ：Ｖ₃
≒１．５：１：１５となる。したがって外部印加電圧の
大半は液晶に印加されるが、配向膜より、絶縁膜の方が
多く印加されることになる。仮に絶縁膜、配向膜にトラ
ップ準位が多く存在した場合、電界誘起により絶縁膜、
配向膜界面に電荷が蓄積されるため、液晶に直流成分が
残存することになる。これを防止するには、絶縁膜、配
向膜のトラップ準位を低減するか、絶縁膜自身の容量を
増加して電圧分担を低減して電界を緩和すればよい。後
者の場合配向膜は構造上最低限必要なものであるから、
絶縁膜の電位分担を配向膜の電位分担以下にすること肝
要である。これは絶縁膜の膜厚を薄くするか誘電率の高
い材料を用いることで実現できる。絶縁膜を薄くする場
合電圧分担を低減する上、絶縁膜中の全トラップ量も減
少できるので相剰的な効果がある。また高誘電材料は、
絶縁性がやや劣るため、蓄積電荷の放電が行なわれやす
く、蓄積効果が軽減する。

【０００８】

【実施例】

（実施例１）図２において、ソース線上の絶縁膜とし
て、ＳｉＯ₂ からＳｉＮ_x 、Ｔａ₂ Ｏ₅ といった高誘電
率材料にする場合である。誘電率は、ＳｉＯ₂ が４、Ｓ
ｉＮ_xが７、Ｔａ₂ Ｏ₅ が２５であるため、作用の項で
述べた電位分布は膜厚を同じとすれば、ＳｉＮ_x でＶ
₁ ：Ｖ₂＋Ｖ₄ ：Ｖ₃ ≒０．９：１：１５、Ｔａ₂ Ｏ₅
でＶ₁ ：Ｖ₂ ＋Ｖ₄ ：Ｖ₃ ≒０．２４：１：１５とな
り、配向膜よりソース線被ふくの絶縁膜の電位分担を軽
減できる。容量でいえば、絶縁膜による容量が配向膜容
量と同等又はそれ以上となる。また絶縁膜をＳｉＯ₂ 、
Ｓｉ₃ Ｎ₄ 、Ｔａ₂ Ｏ₅ 、Ａｌ₂ Ｏ₃ の多層膜で構成し
てもよい。例えば、全膜厚を０．２μｍとした場合、Ｓ
ｉＯ₂ 、０．０５μｍ、Ｓｉ₃ Ｎ₄ 、０．１５μｍとす
れば、Ｖ₁ ：Ｖ₂ ＋Ｖ₄ ：Ｖ₃ ≒１：１：１５となり、
絶縁膜容量が配向膜容量とほぼ同等になる。配向膜の膜
厚を厚くすると絶縁膜の膜厚も厚くしても電位分担は軽
減されるが、液晶にかかる電圧も低下し、ロスが多くな
り好ましくない。以上から配向膜の膜厚は０．０５μｍ
程度又はそれ以下とするのが良く、より高誘電材料を用
いれば膜厚はより厚く設定できるが０．３μｍ程度また
はそれ以下とするのが好ましい。

【０００９】（実施例２）図１は第２の実施例を示すも
のであり、アクティブマトリックス液晶パネルの平面図
（ａ）とそのＢ−Ｂ′断面図（ｂ）からなる。記号は図
１と図２で下２桁が同じものが同一材料である。しかし
図１と図２は若干構造が異なる。すなわち、第１の層間
絶縁膜１０９ａにコンタクトホールを開口して、ソース
線とソース領域を接続するまでは同じであるがドレイン
領域と接続する積み上げ電極１０８ｂを形成する。次に
第２の層間絶縁膜１０９ｂを堆積し、積み上げ電極上に
コンタクトホールを開口し、積み上げ電極１０８ｂと画
素電極１０８ａを導電接続する。この場合、ソース線上
は第２層間絶縁膜１０９ｂで被ふくされているため、図
２のような絶縁膜２１０の代用となる。この構造は、基
板全体を平坦化することが可能で、かつソース線１０２
と画素電極１０８ａが絶縁分離されているので、ソース
線、画素電極間隔を著しく狭くすることができ、パネル
開口率の向上が期待できるため、理想的な構造である。
しかしソース線１０２上に限って考えれば、第２層間絶
縁膜の膜厚は、図２ような薄い場合もあるが、最密構造
パネルにあっては、ソース線と画素電極間の容量を減ら
す目的で十分厚くする必要がある。この場合、ソース線
上の絶縁膜の容量が減少し、電圧分担が大きくなり、蓄
積電荷が増大し、残像が発生することがある。したがっ
て、図１（ｂ）に示すように、ソース線上の層間絶縁膜
を選択的に薄くして絶縁膜の容量を配向膜容量と同等又
はそれ以上にすることを提案する。膜厚は、実施例１に
示されたように設定する。具体的に、選択的に層間絶縁
膜を薄くするには、画素電極１０８ａのパターンを用い
るか、ソース線上のみを除去するような専用パターンを
用いて層間絶縁膜を適量エッチングすればよい。適量の
エッチングで、エッチングのエンドがわかりずらいよう
な場合には、層間絶縁膜を２種の積層膜として行えばよ
い。図４は、図１（ｂ）のソース線上Ｄの拡大図であ
る。記号は図１と図４で下２桁が同じものが対応する。
第２層間絶縁膜４０９ｂは下層ＳｉＮ_x 膜４０９ｂ−１
上層ＳｉＯ₂ 膜４０９−２から成り、下層膜をエッチス
トッパーとして上層膜のみを除去し、層間絶縁膜４０９
ｂを薄くすることで、ソース線上の絶縁膜の容量を配向
膜の容量よりも増せしている。下層絶縁膜４０９ｂ−１
は、高誘電材料の多層膜としてもよいしソース線の酸化
膜（例えばＡｌのソース線であればＡｌ₂ Ｏ₃ ）でもよ
い。

【００１０】また図４の構造は、図２（ｂ）のＣ部に適
用することが第２層間絶縁膜４０９ｂを絶縁膜２１０と
おきかえることで構造的にもプロセス的にも可能であ
る。

【００１１】

【発明の効果】以上述べたように、本発明によれば、ソ
ース線上又は近傍の絶縁膜に高誘電率の材料を用いる
が、薄膜化することによって絶縁膜の容量を配向膜の容
量と同等又はそれ以上とすることで、絶縁膜の電位分担
を軽減できる。その結果絶縁膜と配向膜界面の誘起電荷
の蓄積を抑制することで、残像を軽減し、液晶の品質劣
化を防止することが可能になる。

【図面の簡単な説明】

【図１】本発明の実施例を示すアクティブマトリックス
液晶パネルの平面図（ａ）とそのＢ−Ｂ′断面図
（ｂ）。

【図２】従来のアクティブマトリックス液晶パネルの平
面図（ａ）とそのＡ−Ａ′断面図（ｂ）。

【図３】図２（ｂ）のＣ部拡大図（ａ）とその等価回路
図（ｂ）。

【図４】図１（ｂ）のＤ部拡大図。

【符号の説明】

１０１絶縁性基板１０２ソース線１０３ゲート線１０４ゲート電極１０５ソース領域１０６ドレイン領域１０７チャンネル領域１０８ａ画素電極１０８ｂ積み上げ電極１０９ａ第１層間絶縁膜１０９ｂ第２層間絶縁膜１１１配向膜１１２液晶１１３対向基板１１４ブラックマトリックス遮光膜１１５対向電極１１６配向膜

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上で複数本のデータ線と走査線
によって格子状に区画形成された画素領域に、前記デー
タ線に導電接続するソース及び前記走査線に導電接続す
るゲートを備える薄膜トランジスタとこの薄膜トランジ
スタのドレインに導電接続された画素電極を配置したア
クティブマトリックス基板と対向電極を有する対向基板
と両基板に液晶を挟持してなる液晶表示装置において、
少なくとも前記ソース線上に形成される絶縁膜による容
量を配向膜容量と同等又はそれ以上にすることを特徴と
する液晶表示装置。
【請求項２】前記絶縁膜を高誘電体膜とすることを特徴
とする請求項１記載の液晶表示装置。
【請求項３】前記ソース線上の絶縁膜を選択的に薄膜化
することを特徴とする請求項１記載の液晶表示装置。
【請求項４】前記絶縁膜を多層膜構造とすることを特徴
とする請求項１記載の液晶表示装置。