DE19650787A1 - Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben - Google Patents
Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselbenInfo
- Publication number
- DE19650787A1 DE19650787A1 DE19650787A DE19650787A DE19650787A1 DE 19650787 A1 DE19650787 A1 DE 19650787A1 DE 19650787 A DE19650787 A DE 19650787A DE 19650787 A DE19650787 A DE 19650787A DE 19650787 A1 DE19650787 A1 DE 19650787A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- data line
- source
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 39
- 239000010408 film Substances 0.000 claims description 41
- 238000003860 storage Methods 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
- G02F1/133334—Electromagnetic shields
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Flüssigkri
stall-Anzeigevorrichtung (im folgenden auch kurz "LCD-Vor
richtung" genannt) mit einem Dünnfilmtransistor und auf ein
Verfahren zum Herstellen derselben, die beide das Öffnungsver
hältnis zu erhöhen und die Bildqualität zu verbessern vermögen.
Gewöhnlich umfaßt eine LCD-Vorrichtung eines Dünnfilmtransi
stors eine obere Platte und eine untere Platte, zwischen denen
ein Flüssigkristall eingeschlossen ist. Die untere Platte um
faßt eine Gateleitung zum Steuern eines Ein/Ausbetriebes des
Dünnfilmtransistors, eine Datenleitung zum Anlegen eines Bild
signales, eine Speicherelektrode zum Steigern einer Haltecha
rakteristik der Flüssigkristall-Versorgungsspannung, Stabili
sieren einer Grauanzeige und Verringern eines Flimmerns oder
Flackerns und eines Nachbildeffektes, eine Schwarzmatrix zum
Abschneiden von Licht und eine Pixelelektrode. Die obere Platte
hat eine gemeinsame Elektrode, eine Schwarzmatrix zum Abschnei
den von Licht und ein darauf gebildetes RGB-Filter.
Um eine hervorragende Bildqualität bei der Auslegung eines Pi
xels der LCD-Vorrichtung des Dünnfilmtransistors auszuführen,
muß das Öffnungsverhältnis, das das Verhältnis einer Fläche,
die Licht durchdringt, bezüglich einer Gesamtfläche des Pixels
ist, erhöht werden, und eine Veränderung (ΔVp) der Flüssigkri
stallspannung, die durch Übersprechen infolge einer kapazitiven
Kopplung zwischen der Datenleitung und der Pixelelektrode ver
ursacht ist, eine Veränderung der Flüssigkristallspannung in
folge des Auftretens eines Leckstromes, der aufgrund einer Wi
derstandseigenschaft einer aktiven Schicht erzeugt ist, und ei
ne Abweichung oder Deklination des Flüssigkristalles infolge
der Datenleitung und der Gateleitung müssen minimiert werden.
Dies soll im folgenden näher erläutert werden.
Zunächst ist das Öffnungsverhältnis ein Verhältnis einer Flä
che, die Licht durchdringt, zu einer Gesamtfläche des Pixels,
und die Elemente, die Licht nicht übertragen können, umfassen
unter den Elementen in der LCD-Vorrichtung des Dünnfilmtransi
stors einen Dünnfilmtransistor, eine Gateleitung, eine Daten
leitung, einen Speicherkondensator und eine Schwarzmatrix. Da
her muß zum Erhöhen des Öffnungsverhältnisses die Gesamtfläche
der Elemente, die das Öffnungsverhältnis vermindert, herabge
setzt werden.
Die Methode zum Verringern der Fläche umfaßt ein Verfahren zum
Vermindern der Leitungsbreite der Elemente, damit das Öffnungs
verhältnis und der Abstand durch Auslegen des Herstellungspro
zesses reduziert werden, indem ein Übersprechen infolge kapazi
tiver Kopplung und Justiertoleranz vermindert wird, ein Verfah
ren, bei dem Teile zum Vermindern des Öffnungsverhältnisses
überlappend vermindert werden (beispielsweise die für eine
Elektrode eines Speicherkondensators eingesetzte Schwarzmatrix)
und ein Verfahren, bei dem ein Material für die Teile zum Ab
senken des Öffnungsverhältnisses aus einem Material zusammenge
setzt ist, das von Licht durchsetzt werden kann.
Sodann kann zum Vermindern einer Veränderung (ΔVp) der Flüssig
kristallspannung, die aufgrund eines Übersprechens infolge ei
ner kapazitiven Kopplung und einer Abweichung oder Deklination
des Flüssigkristalles infolge der Datenleitung und der Gatelei
tung verursacht ist, ein Verfahren zum Erweitern eines Abstan
des jedes Elementes und zum elektrischen Abschalten jedes Ele
mentes vorgeschlagen werden; jedoch wird das zuerst genannte
Verfahren nicht bevorzugt, da das Öffnungsverhältnis dadurch
vermindert wird.
Fig. 1 ist eine Draufsicht, die einen Aufbau eines Pixels in
einer LCD-Vorrichtung eines Dünnfilmtransistors gemäß dem Stand
der Technik zeigt. In dem Pixel nimmt der Speicherkondensator
einschließlich einer gemeinsamen Elektrode 41 und einer Spei
cherelektrode 43, die mit der Pixelelektrode verbunden sind,
eine große Fläche ein, was zu einer Reduzierung des Öffnungs
verhältnisses führt.
Die Fig. 2A und 2B sind Schnittdarstellungen des LCD-Vorrich
tung des Dünnfilmtransistors, der so ausgelegt ist, daß er die
kapazitive Kopplung zwischen der Datenleitung und der Pixele
lektrode vermindern kann, indem eine Speicherkondensator unter
Verwendung einer Schwarzmatrix gebildet wird, um die Probleme
der Verringerung des Öffnungsverhältnisses zu lösen.
Wie in einem Layout in Fig. 2A gezeigt ist, werden auf einer
A′-Seite eine Drainelektrode 61 und eine Sourceelektrode 63 ge
bildet, um einen Dünnfilmtransistor an beiden Rändern einer ak
tiven Schicht 56 zu umfassen, von der ein vorbestimmter Teil
mit einer Gateleitung 51 überlappt ist, und auf einer A-Seite
werden eine Datenleitung 65, die mit der Drainelektrode 61 ver
bunden ist, und eine Pixelelektrode 59, von der ein vorbestimm
ter Teil mit einem vorbestimmten Teil der Sourceelektrode über
lappt ist, erzeugt, um durch eine Speicherelektrode 53 abge
schnitten zu werden.
Fig. 2B ist ein Längsschnitt längs der Linie A-A′ in Fig. 2A.
Wie in dieser Zeichnung gezeigt ist, umfaßt die LCD-Vorrichtung
eines Dünnfilmtransistors eine Gateleitung 51, die gemustert
ist, nachdem metallisches Material auf ein Substrat (nicht ge
zeigt) aufgetragen wurde, eine Speicherelektrode 53, die gemu
stert ist, nachdem ein leitendes Material, das Licht abschirmen
kann, auf das Substrat unter einem vorbestimmten Abstand von
der Gateelektrode 51 aufgetragen wurde, einen ersten Isolier
film 55 zum Isolieren der Gateelektrode 51 und der Speichere
lektrode 53 von einer oberen Struktur, eine aktive Schicht 56,
die gemustert ist, nachdem amorphes Silizium (a-Si) auf den er
sten, auf der Gateelektrode ausgebildeten Isolierfilm aufgetra
gen wurde, einen Antiätzfilm 57, um zu verhindern, daß die ak
tive Schicht 56 in einem Ätzprozeß zum Bilden der Drainelektro
de und der Sourceelektrode 63 in einem folgenden Prozeß geätzt
wird, indem eine Photoätzmaske auf einem zweiten Isolierfilm
erzeugt und der zweite Isolierfilm geätzt wird, nachdem der
zweite Isolierfilm aufgetragen wurde, um eine vorbestimmte Dicke
auf der sich ergebenden Oberfläche nach Bildung der aktiven
Schicht 56 zu haben, Drain/Source-Kontaktteile 58, 58′, die an
beiden Rändern der aktiven Schichten 56 gebildet sind, indem
amorphes Silizium, in welches ein Fremdstoff dotiert ist, auf
der gesamten, sich ergebenden Oberfläche nach Bildung des An
tiätzfilmes 57 aufgetragen und die sich ergebende Oberfläche
mittels eines Maske geätzt wird, eine Pixelelektrode 59, von
der ein vorbestimmter Teil durch die Speicherelektrode 53 über
lappt ist, indem eine Musterung vorgenommen wird, nachdem eine
vorbestimmte Dicke eines transparenten leitenden Materials
(beispielsweise ITO; Indiumzinnoxid) auf der gesamten sich er
gebenden Oberfläche abgeschieden wurde, eine Drainelektrode 61,
die gebildet ist, um mit dem Drainbereich 58 verbunden zu sein,
der an dem linken Rand der aktiven Schicht 56 in der Zeichnung
gelegen ist, indem eine Musterung ausgeführt wird, nachdem ein
leitendes Material auf der gesamten, sich ergebenden Oberfläche
mit der aktiven Schicht 56 und der darauf gebildeten Pixelelek
trode abgeschieden wurde, eine Sourceelektrode 63, von der ein
vorbestimmter Teil mit dem Sourcekontaktteil 58′, der an dem
rechten Rand der aktiven Schicht 56 gelegen ist, und einem vor
bestimmten Teil der Pixelelektrode 59 verbunden ist, und eine
Datenleitung 65, die so gebildet ist, daß sie von der Pixele
lektrode 59 um einen vorbestimmten Abstand beabstandet ist, in
dem eine Musterbildung vorgenommen wird, nachdem ein leitendes
Material auf dem ersten Isolierfilm 55 abgeschieden wird, der
auf der Speicherelektrode 53 ausgebildet ist.
Hier liefert, wie in Fig. 2A gezeigt ist, die Speicherelektrode
53 eine Kapazität aufgrund einer Überlappung mit der Pixelelek
trode 59 und schneidet die Pixelelektrode 59 und die Datenlei
tung 65 um einen vorbestimmten Teil ab, um so zu einer Vermin
derung einer dazwischen erzeugten parasitären Kapazität zu füh
ren.
Da jedoch in dem Fall einer LCD-Vorrichtung eines Dünnfilmtran
sistors mit dem obigen Aufbau ein vorbestimmter Abstand 70 auf
rechterhalten werden muß, so daß die Datenleitung 65 und die
Pixelelektrode 59 nicht kurzgeschlossen werden können, wird das
Öffnungsverhältnis bei einem klein bemessenen Pixel vermindert,
und da, wie in Fig. 2A gezeigt ist, die Speicherelektrode 53
nicht vollständig die Datenleitung 65 und die Pixelelektrode 53
abschneiden kann, kann ein durch die parasitäre Kapazität zwi
schen der Datenleitung 65 und der Pixelelektrode 59 verursach
tes Übersprechen nicht vollständig ausgeschlossen werden. Wei
terhin wird ein Übersprechen aufgrund der parasitären Kapazität
zwischen der Gateleitung 51 und der Pixelelektrode 59 erzeugt,
was zu einer Verminderung der Bildqualität führt.
Fig. 3A ist eine Draufsicht, die eine andere LCD-Vorrichtung
eines Dünnfilmtransistors mit einem darin angeordneten ITO-
Abschirmkondensator gemäß dem Stand der Technik zeigt. Das Öff
nungsverhältnis ist viel stärker verbessert, indem eine Spei
cherelektrode und eine Pixelelektrode auf einem oberen Teil ei
ner Datenleitung gestapelt sind und indem insbesondere die
Speicherelektrode mittels eines transparenten ITO gebildet
wird.
Wie in Fig. 2A in Einzelheiten gezeigt ist, ist der Teil, in
welchem die Pixelelektrode 59 und die Speicherelektrode 53
überlappt sind, nicht in einer Öffnungsfläche 69 enthalten, je
doch kann in Fig. 3 gesehen werden, daß das Öffnungsverhältnis
erhöht ist, da der Teil, in welchem eine Pixelelektrode 93 und
eine Speicherelektrode 89 überlappt sind, auch als eine Öff
nungsfläche 97 verwendet wird, die Licht durchdringen kann.
Das heißt, die LCD-Vorrichtung umfaßt, wie in Fig. 3B gezeigt
ist, eine Gateelektrode 71, die gemustert ist, nachdem ein me
tallisches Material auf einem (nicht gezeigten) Substrat aufge
tragen bzw. abgeschieden wurde, einen ersten Isolierfilm 73 zum
Isolieren der Gateelektrode 71 von einer oberen Struktur, eine
aktive Schicht 75, die gemustert ist, nachdem amorphes Silizium
(a-Si) auf den ersten Isolierfilm 73 angewandt wurde, der auf
der Gateelektrode 71 ausgebildet ist, einen Antiätzfilm 77, um
zu verhindern, daß die aktive Schicht 75 in einem Ätzprozeß zum
Bilden der Drainelektrode und der Sourceelektrode 83 in einem
folgenden Prozeß geätzt wird, indem eine Photoätzmaske auf ei
nem zweiten Isolierfilm erzeugt und der zweite Isolierfilm mit
tels der Maske geätzt wird, nachdem der zweite Isolierfilm auf
der gesamten sich ergebenden Oberfläche nach der Bildung der
aktiven Schicht 75 abgeschieden oder aufgetragen wurde, um eine
vorbestimmte Dicke anzunehmen, einen Drain/Source-Kontaktteil
79, 79′, der an beiden Rändern der aktiven Schicht 75 gebildet
ist, indem amorphes Silizium, in welchem ein Fremdstoff dotiert
ist, auf die gesamte Oberfläche der sich ergebenden Struktur
nach Bildung des Antiätzfilmes 77 angewandt und dieses mittels
einer Maske geätzt wird, eine Drainelektrode 81, die gebildet
ist, um mit dem Drainkontaktteil 79 verbunden zu sein, der an
dem linken Rand der aktiven Schicht 75 in der Zeichnung gelegen
ist, indem eine Musterbildung mittels einer vorbestimmten Maske
ausgeführt wird, nachdem ein leitendes Material auf die gesamte
sich ergebende Oberfläche nach Bildung der Drain/Source-
Kontaktteile 79, 79′ angewandt wird, eine Sourceelektrode 83,
die gebildet wird, um mit dem Source-Kontaktteil 79′ verbunden
zu sein, der an dem rechten Rand der aktiven Schicht 75 gelegen
ist, eine Datenleitung 85, die auf einer A-Seite ausgebildet
ist, um von der Sourceelektrode 83 um einen vorbestimmten Ab
stand entfernt zu sein, einen dritten Isolierfilm 87 zum Iso
lieren der Drainelektrode 81, der Sourceelektrode 83 und der
Datenleitung 85 von einer oberen Struktur, eine Speicherelek
trode 89, die an einem oberen Teil der Datenleitung 85 ausge
bildet ist, indem eine Musterbildung ausgeführt wird, nachdem
ein ITO auf dem dritten Isolierfilm 87 abgeschieden oder aufge
tragen wurde, um eine vorbestimmte Dicke anzunehmen, einen
vierten Isolierfilm 91 zum Isolieren der Speicherelektrode 89
von der oberen Struktur und eine Pixelelektrode 93, die gebil
det ist, um mit der Sourceelektrode 83 verbunden und mit der
Speicherelektrode 89 überlappt zu sein, indem eine vorbestimmte
Dicke an ITO nach Ätzen der dritten und vierten Isolierfilme
87, 91 und Ausführen einer Musterbildung abgeschieden oder auf
getragen wird.
Im Fall der LCD-Vorrichtung eines Dünnfilmtransistors gemäß
Fig. 3 werden durch Bilden der Speicherelektrode aus einem ITO
auf der Datenleitung und Stapeln der aus einem ITO zusammenge
setzten Pixelelektrode darauf alle Teile der Pixelelektrode mit
Ausnahme der Teile, die mit der Datenleitung und der Source
elektrode überlappt sind, als eine Öffnung verwendet, um ein
Öffnungsverhältnis zu erhöhen; jedoch führt dies zu einer Ver
minderung im Durchlaßverhältnis von Licht, da zwei ITO-
Schichten mit einem niedrigeren Durchlaßverhältnis von Licht
als der Isolierfilm aufgetragen oder abgeschieden werden.
Es ist daher Aufgabe der vorliegenden Erfindung eine verbesser
te LCD-Vorrichtung eines Dünnfilmtransistors zu schaffen, die
ein Öffnungsverhältnis zu erhöhen, ein Übersprechen zu vermin
dern und dadurch eine Abweichung oder Deklination eines Flüs
sigkristalles auszuschließen vermag, um so die Bildqualität zu
verbessern, indem eine Speicherelektrode mittels eines leiten
den Materials gebildet wird, das Licht abschneiden und voll
ständig eine Datenleitung und eine Pixelelektrode sowie eine
Gateleitung und die Pixelelektrode mittels der Speicherelektro
de abschalten kann; außerdem soll ein verbessertes Herstel
lungsverfahren für eine LCD-Vorrichtung eines Dünnfilmtransi
stors angegeben werden, das die LCD-Vorrichtung des Dünnfilm
transistors wirksam zu erzeugen vermag.
Zur Lösung dieser Aufgabe sieht die vorliegende Erfindung eine
LCD-Vorrichtung mit den Merkmalen des Patentanspruchs 1 bzw.
ein Verfahren mit den Merkmalen des Patentanspruches 2 vor.
Zur Lösung obiger Aufgabe umfaßt in einer LCD-Vorrichtung eines
Dünnfilmtransistors, die als eine Schaltvorrichtung einen Dünn
filmtransistor mit einer Gateelektrode, an der eine Ansteuer
spannung anliegt, und mit Source/Drain-Elektroden verwendet,
die durch Bilden eines Kanales eingeschaltet werden, wenn die
Ansteuerspannung an der Gateelektrode anliegt, und die eine Da
tenleitung aufweist, die von der Sourceelektrode um einen vor
bestimmten Abstand getrennt ist, um davon isoliert zu sein, und
die ausgebildet ist, um mit einer Drainelektrode verbunden zu
sein, die Erfindung eine Speicherelektrode, die vollständig die
Datenleitung und die Gateleitung bedeckt und in einem unteren
Teil einer Pixelelektrode gelegen ist, um Licht zwischen der
Datenleitung und der Pixelelektrode und zwischen der Gatelei
tung und der Pixelelektrode abzuschneiden.
Weiterhin umfaßt zur Lösung obiger Aufgabe in einer LCD-
Vorrichtung eines Dünnfilmtransistors, die als eine Schaltvor
richtung einen Dünnfilmtransistor mit einer Gateelektrode, an
der eine Ansteuerspannung anliegt, und Source/Drain-Elektroden,
die eingeschaltet sind, indem ein Kanal gebildet wird, wenn die
Ansteuerspannung an der Gateelektrode anliegt, verwendet und
eine Datenleitung aufweist, die von einer Sourceelektrode um
einen vorbestimmten Abstand zur Isolierung von dieser getrennt
ist und ausgebildet ist, um mit einer Drainelektrode verbunden
zu sein, ein verbessertes Herstellungsverfahren für eine LCD-
Vorrichtung eines Dünnfilmtransistors ein Ausbilden eines er
sten Isolierfilmes durch Auftragen eines Isoliermaterials auf
eine gesamte Oberfläche einer Struktur mit den Source/Drain-
Elektroden und der darauf gebildeten Datenleitung, ein Ausbil
den einer Speicherelektrode auf einem Teil entsprechend der Ga
teelektrode und auf oberen Teilen der Datenleitung und des
Dünnfilmtransistors, ein Ausbilden eines zweiten Isolierfilmes
durch Auftragen eines Isoliermaterials auf die sich ergebende
gesamte Oberfläche und ein Ausbilden einer Pixelelektrode, die
eine vorbestimmte Fläche des Sourcebereiches und der Datenlei
tung bedeckt, indem selektiv der erste oder der zweite Isolier
film geätzt werden, um ein Kontaktteil zu bilden, so daß ein
vorbestimmter Teil der Sourceelektrode freiliegt, und indem ein
ITO auf der sich ergebenden gesamten Oberfläche abgeschieden
und das ITO gemustert wird.
In einer LCD-Vorrichtung eines Dünnfilmtransistors, die einen
Dünnfilmtransistor als eine Schaltvorrichtung hat, liegt eine
Ansteuerspannung an einer Gateelektrode, und zwischen Source-
und Drainelektroden wird ein Kanal gebildet und dadurch einge
schaltet, wenn die Ansteuerspannung der Gateelektrode zugeführt
ist. Eine Datenleitung ist von der Sourceelektrode um einen
vorbestimmten Abstand entfernt, um von dieser isoliert zu sein,
und mit der Drainelektrode verbunden. Eine Speicherelektrode
liegt dazwischen und bedeckt die Datenleitung und die Gatelei
tung; sie ist an einem unteren Teil einer Pixelelektrode gele
gen und aus einem leitenden Material hergestellt, das Licht
zwischen der Datenleitung und einer Pixelelektrode und zwischen
einer Gateleitung und der Pixelelektrode abschneiden kann. Die
Speicherelektrode schaltet die Datenleitung und die Pixelelek
trode sowie die Gateleitung und die Pixelelektrode ab, um eine
dazwischen erzeugte parasitäre Kapazität möglichst klein zu ma
chen, und um damit ein Übersprechen, das durch die parasitäre
Kapazität verursacht ist, zu verhindern. Dadurch nimmt eine
Öffnung zu, ohne einen Transparenzgrad von Licht zu vermindern,
was zu der Erzielung eines hohen Grades an Bildqualität führt.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher er
läutert. Es zeigen:
Fig. 1 eine Draufsicht einer LCD-Vorrichtung eines Dünnfilm
transistors gemäß dem Stand der Technik,
Fig. 2A eine Draufsicht einer LCD-Vorrichtung eines Dünnfilm
transistors mit einem gemäß dem Stand der Technik
vorgesehenen Abschirmkondensator und
Fig. 2B einen Längsschnitt entlang einer Linie AA′ in Fig.
2A,
Fig. 3A eine Draufsicht einer anderen LCD-Vorrichtung eines
Dünnfilmtransistors mit einem ITO-Abschirmkondensator
gemäß dem Stand der Technik und
Fig. 3B einen Längsschnitt entlang der Linie AA′ in Fig. 3A,
Fig. 4A eine Draufsicht einer LCD-Vorrichtung eines Dünnfilm
transistors gemäß der vorliegenden Erfindung und
Fig. 4B einen Längsschnitt entlang der Linie AA′ in Fig. 4A
und
Fig. 5A bis 5J Längsschnitte, die ein Herstellungsverfahren für
eine LCD-Vorrichtung eines Dünnfilmtransistors gemäß
der vorliegenden Erfindung zeigen.
Anhand der beigefügten Zeichnungen wird die vorliegende Erfin
dung nunmehr in Einzelheiten näher beschrieben.
Wie in der Fig. 4A gezeigt ist, umfaßt eine LCD-Vorrichtung ei
nes Dünnfilmtransistors gemäß der vorliegenden Erfindung im
Falle einer unteren Platte hiervon eine Speicherelektrode 121
aus einem Material, das Licht zur Verwendung als Schwarzmatrix
abschneiden kann, und die Speicherelektrode 121 schneidet oder
schaltet vollständig eine Pixelelektrode 125 und eine Datenlei
tung 117 sowie die Pixelelektrode 125 und eine Gateleitung 101
ab, um die Erzeugung eines Übersprechens infolge einer parasi
tären Kapazität zu verhindern und eine Abweichung oder Deklina
tion eines Flüssigkristalles infolge der Datenleitung 117 und
der Gateleitung 101 auszuschließen. Eine obere Platte hiervon
umfaßt eine gemeinsame Elektrode und ein Farbfilter.
Das heißt, eine Dünnfilmtransistor-(TFT-)Seite umfaßt, wie in
Fig. 4B gezeigt ist, in der unteren Platte eine Gateleitung
101, einen ersten Isolierfilm 103 zum Isolieren der Gateleitung
101 von einer oberen Struktur, eine aus amorphen Silizium oder
polykristallinem Silizium gebildete aktive Schicht 105 auf der
auf der Gateleitung 101 ausgebildeten ersten Isolierschicht
103, Source/Drainelektroden 113, 114, die auf Source/Drain
kontaktteilen 109, 109′ ausgebildet sind, welche an beiden Rän
dern der aktiven Schicht 105 angeordnet sind, einen zweiten
Isolierfilm 119, der so ausgebildet ist, daß er die gesamte
Oberfläche der Drainelektrode 113 und einen vorbestimmten Teil
der Sourceelektrode 115 bedeckt, wobei die Speicherelektrode
121 auf dem zweiten Isolierfilm 119 vorgesehen ist, und einen
dritten Isolierfilm 123, der auf der Oberseite der Speichere
lektrode 121 angeordnet ist. Die restlichen Teile mit Ausnahme
des TFT umfassen die Datenleitung 117, die ausgebildet ist, um
mit der Drainelektrode 113 verbunden zu sein, den zweiten Iso
lierfilm 119, der auf der Datenleitung 117 ausgebildet ist, die
Speicherelektrode 121, die auf einem oberen Teil der Datenlei
tung 117 und einem oberen Teil der Gateleitung 101 und dem TFT
ausgebildet ist, einen dritten Isolierfilm 123, der auf der ge
samten Oberfläche der Struktur einschließlich des zweiten Iso
lierfilmes 119 und der Speicherelektrode 121 ausgebildet ist,
und eine Pixelelektrode 125, von der ein vorbestimmter Teil mit
der Sourceelektrode 115 verbunden und so ausgebildet ist, daß
ein vorbestimmter Teil der Gateleitung 111 und die gesamte
Oberfläche der Datenleitung 117 bedeckt sind. Hier dient die
Speicherelektrode 121 auch als eine Schwarzmatrix.
Anhand der Fig. 5A bis 5J wird nunmehr ein Herstellungsverfah
ren für die LCD-Vorrichtung eines Dünnfilmtransistors näher er
läutert.
Zunächst wird, wie in Fig. 5A gezeigt ist, ein leitendes Mate
rial bis zu einer vorbestimmten Dicke auf einem Halbleiter
substrat 100 aus Glas oder Quarz aufgetragen, ein Photoresist
wird darauf geschichtet, und sodann wird das Photoresist gemu
stert, um eine Photoätzmaske zu bilden. Sodann wird eine Gate
leitung 101 durch Ätzen des leitenden Materials mittels der
Photoätzmaske erzeugt.
Wie in den Fig. 5B und 5C gezeigt ist, wird ein leitendes Mate
rial auf die sich ergebende gesamte Oberfläche nach der Bildung
der Gateleitung 101 aufgetragen, um den ersten Isolierfilm 103
zu bilden, und sodann wird polykristallines Silizium oder amor
phes Silizium zur Anwendung gebracht, um auf dem ersten Iso
lierfilm 103 eine vorbestimmte Dicke anzunehmen. Dann wird mit
dem gleichen Verfahren wie in Fig. 5A eine vorbestimmte Dicke
der Photoätzmaske erzeugt und durch Ätzen des Siliziums mit
tels der Maske wird eine aktive Schicht 105 auf dem ersten Iso
lierfilm 103 in einem Bereich der Gateleitung 101 gebildet.
Wie in Fig. 5D gezeigt ist, wird nach der Bildung der aktiven
Schicht 105 eine vorbestimmte Dicke eines Siliziumnitrits (SiN)
als ein Isoliermaterial auf der gesamten sich ergebenden Ober
fläche aufgetragen oder abgeschieden, und eine vorbestimmte
Photoätzmaske wird auf der Siliziumnitritschicht gebildet.
Durch Ätzen des Siliziumnitrits mittels der Maske in einem Ätz
prozeß zur Bildung der Drainelektrode 113 und der Sourceelek
trode 115 in einem folgenden Prozeß wird ein Antiätzfilm 107
erzeugt, um ein Ätzen der aktiven Schicht 105 zu verhindern.
Wie in Fig. 5E gezeigt ist, werden nach der Bildung der An
tiätzfilmes 107 durch Anwendung von Silizium, in welches ein
Fremdstoff dotiert ist, auf die sich ergebende gesamte Oberflä
che und Ätzen des Siliziums mittels einer vorbestimmten Photo
ätzmaske die Drain/Source-Kontaktteile 109, 109′ gebildet, um
in Kontakt mit beiden Rändern der aktiven Schicht 105 zu sein.
Wie in Fig. 5F gezeigt ist, werden Drain/Source-Elektroden 113,
115, die jeweils in Kontakt mit den Rändern der aktiven Schicht
105 und den Drain/Source-Kontaktteilen 109, 109′ sowie einer
Datenleitung 117 sind, die von der Source-Elektrode 115 durch
einen vorbestimmten Abstand entfernt ist, erzeugt, indem lei
tendes Material auf der sich ergebenden gesamten Oberfläche zur
Anwendung gebracht und die abgeschiedene leitende Material
schicht mittels einer vorbestimmten Photoätzmaske einer Muster
bildung unterworfen wird, nachdem die Drain/Source-Kontaktteile
109, 109′ erzeugt wurden.
Wie in den Fig. 5G und 5H gezeigt ist, wird nach der Bildung
der Datenleitung 117 der zweite Isolierfilm 119 durch Abschei
den oder Auftragen eines Isoliermaterials auf die sich ergeben
de gesamte Oberfläche bis zu einer vorbestimmten Dicke gebil
det. Dann wird leitendes Material, das Licht abschneiden kann,
auf den zweiten Isolierfilm 119 aufgetragen, um eine Photoätz
maske auf dem leitenden Material zu erzeugen. Die Speicherelek
trode 121 wird auf einem Teil entsprechend der Gateleitung 101
und auf dem zweiten Isolierfilm 119 und dem entsprechend der
Datenleitung 117 gelegenen TFT gebildet, indem die abgeschiede
ne oder aufgetragene leitende Materialschicht mittels der Maske
geätzt wird.
Wie in den Fig. 51 und 5J gezeigt ist, wird nach der Bildung
der Speicherelektrode 121 das dritte Isoliermaterial 123 gebil
det, indem Isoliermaterial bis zu einer vorbestimmten Dicke auf
die sich ergebende gesamte Oberfläche aufgetragen wird, und ei
ne vorbestimmte Dicke der Photoätzmaske wird auf dem dritten
Isolierfilm 123 erzeugt. Durch selektives Ätzen des dritten
oder zweiten Isoliermaterials 123 oder 119 mittels der Maske
wird ein Kontaktteil gebildet, so daß ein vorbestimmter Teil
des Sourcebereiches 115 freigelegt wird, und ITO wird auf der
sich ergebenden Gesamtoberfläche abgeschieden, um die Pixele
lektrode 125 in Berührung mit der Sourceelektrode 115 über dem
Kontaktteil zu bilden, wobei ein vorbestimmter Teil der Gate
leitung 101 und der Datenleitung 117 bedeckt wird.
Die vorliegende Erfindung kann auf einen Oberseiten-Gate-Typ
(TG) sowie auf einen Boden-Gate-Typ (BG) angewandt werden, wie
dieser in den Zeichnungen der vorliegenden Erfindung (vergl.
Fig. 5A bis 5J) gezeigt ist.
Wie oben in Einzelheiten erläutert ist, schaltet durch Zwi
schenlegen einer Speicherelektrode aus einem leitenden Materi
al, das Licht zwischen der Datenleitung und der Pixelelektrode
und zwischen der Gateleitung und der Pixelelektrode abschneiden
oder sperren kann, die Speicherelektrode die Datenleitung und
die Pixelelektrode und die Gateleitung und die Pixelelektrode
ab, um eine dazwischen erzeugte parasitäre Kapazität möglichst
klein zu machen, damit ein durch die parasitäre Kapazität er
zeugtes Übersprechen verhindert wird, und durch Steigern eines
Öffnungsverhältnisses ohne Absinken des Durchlässigkeitsver
hältnisses von Licht kann eine hervorragende Bildqualität er
zielt werden.
Claims (2)
1. LCD-Vorrichtung mit Dünnfilmtransistor, die als eine
Schaltvorrichtung einen Dünnfilmtransistor mit einer Gateelek
trode, an der eine Ansteuerspannung liegt, und Sour
ce/Drainelektroden (115, 113), die eingeschaltet sind, indem
ein Kanal gebildet wird, wenn die Ansteuerspannung der Ga
teelektrode zugeführt ist, anwendet und eine Datenleitung (117)
umfaßt, die von der Sourceelektrode (115) um ein vorbestimmtes
Intervall beabstandet ist, um von dieser isoliert und mit der
Drainelektrode (113) verbunden zu sein, gekennzeichnet durch
eine Speicherelektrode (121), die vollständig die Datenleitung
(117) und die Gateleitung (101) bedeckt und in einem unteren
Teil einer Pixelelektrode (125) gelegen ist, um Licht zwischen
der Datenleitung (117) und der Pixelelektrode (125) und zwi
schen der Gateleitung (101) und der Pixelelektrode (125) abzu
schneiden bzw. zu sperren.
2. Verfahren zum Herstellen einer LCD-Vorrichtung mit Dünn
filmtransistor, die als eine Schaltvorrichtung einen Dünnfilm
transistor mit einer Gateelektrode, an der eine Ansteuerspan
nung liegt, und Source/Drainelektroden (115, 113), die einge
schaltet werden, indem ein Kanal gebildet wird, wenn die An
steuerspannung der Gateelektrode zugeführt ist, anwendet und
eine Datenleitung (117) aufweist, die von der Sourceelektrode
(115) um ein vorbestimmtes Intervall beabstandet ist, um von
dieser isoliert und mit der Drainelektrode (113) verbunden zu
sein,
gekennzeichnet durch die folgenden Verfahrensschritte:
Bilden eines ersten Isolierfilmes (103) durch Abscheiden eines Isoliermaterials auf der gesamten Oberfläche einer Struktur mit den darauf gebildeten Source/Drainelektroden (115, 113) und der Datenleitung (117),
Bilden einer Speicherelektrode (121) auf einem Teil entspre chend der Gateelektrode und auf oberen Teilen der Datenleitung (117) und des Dünnfilmtransistors,
Bilden eines zweiten Isolierfilmes (119) durch Abscheiden eines Isoliermaterials auf der sich ergebenden gesamten Oberfläche und
Bilden einer Pixelelektrode (125), die eine vorbestimmte Fläche des Sourcebereiches (115) und der Datenleitung (117) bedeckt, durch selektives Ätzen des ersten oder zweiten Isolierfilmes (103 bzw. 119), um einen Kontaktteil zu erzeugen, so daß ein vorbestimmter Teil der Sourceelektrode (115) freiliegt, und um ein ITO auf der sich ergebenden gesamten Oberfläche abzuschei den, und durch Mustern des ITO.
gekennzeichnet durch die folgenden Verfahrensschritte:
Bilden eines ersten Isolierfilmes (103) durch Abscheiden eines Isoliermaterials auf der gesamten Oberfläche einer Struktur mit den darauf gebildeten Source/Drainelektroden (115, 113) und der Datenleitung (117),
Bilden einer Speicherelektrode (121) auf einem Teil entspre chend der Gateelektrode und auf oberen Teilen der Datenleitung (117) und des Dünnfilmtransistors,
Bilden eines zweiten Isolierfilmes (119) durch Abscheiden eines Isoliermaterials auf der sich ergebenden gesamten Oberfläche und
Bilden einer Pixelelektrode (125), die eine vorbestimmte Fläche des Sourcebereiches (115) und der Datenleitung (117) bedeckt, durch selektives Ätzen des ersten oder zweiten Isolierfilmes (103 bzw. 119), um einen Kontaktteil zu erzeugen, so daß ein vorbestimmter Teil der Sourceelektrode (115) freiliegt, und um ein ITO auf der sich ergebenden gesamten Oberfläche abzuschei den, und durch Mustern des ITO.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950047896A KR100218293B1 (ko) | 1995-12-08 | 1995-12-08 | 박막트랜지스터 액정표시소자 및 그의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19650787A1 true DE19650787A1 (de) | 1997-06-12 |
DE19650787C2 DE19650787C2 (de) | 2000-04-13 |
Family
ID=19438648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19650787A Expired - Fee Related DE19650787C2 (de) | 1995-12-08 | 1996-12-06 | Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben |
Country Status (4)
Country | Link |
---|---|
US (1) | US5835169A (de) |
JP (1) | JPH09218424A (de) |
KR (1) | KR100218293B1 (de) |
DE (1) | DE19650787C2 (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100225097B1 (ko) * | 1996-10-29 | 1999-10-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
TW396289B (en) * | 1996-10-29 | 2000-07-01 | Nippon Electric Co | Liquid crystal display device |
JP3656076B2 (ja) * | 1997-04-18 | 2005-06-02 | シャープ株式会社 | 表示装置 |
WO1999005565A1 (fr) * | 1997-07-23 | 1999-02-04 | Seiko Epson Corporation | Affichage a cristaux liquides, procede de fabrication d'un tel affichage, et materiel electronique |
JP3935246B2 (ja) * | 1997-08-18 | 2007-06-20 | エルジー フィリップス エルシーディー カンパニー リミテッド | 液晶表示装置 |
JP4130490B2 (ja) * | 1997-10-16 | 2008-08-06 | 三菱電機株式会社 | 液晶表示装置 |
KR100322965B1 (ko) * | 1998-03-27 | 2002-06-20 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자의 제조방법 |
KR100451379B1 (ko) * | 1998-06-19 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
KR20000020864A (ko) * | 1998-09-24 | 2000-04-15 | 윤종용 | 액정표시장치 패널 구조 |
KR100720084B1 (ko) * | 1998-12-24 | 2007-12-07 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
EP1020920B1 (de) * | 1999-01-11 | 2010-06-02 | Sel Semiconductor Energy Laboratory Co., Ltd. | Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat |
US6870180B2 (en) * | 2001-06-08 | 2005-03-22 | Lucent Technologies Inc. | Organic polarizable gate transistor apparatus and method |
US7768014B2 (en) * | 2005-01-31 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and manufacturing method thereof |
KR101279654B1 (ko) * | 2006-10-25 | 2013-06-27 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
TWI356249B (en) * | 2007-10-26 | 2012-01-11 | Au Optronics Corp | Liquid crystal display panel and liquid crystal di |
TWI370311B (en) * | 2008-09-05 | 2012-08-11 | Au Optronics Corp | Pixel structure of a display panel |
US8179490B2 (en) * | 2009-06-12 | 2012-05-15 | Au Optronics Corporation | Pixel designs of improving the aperture ratio in an LCD |
US8471973B2 (en) * | 2009-06-12 | 2013-06-25 | Au Optronics Corporation | Pixel designs of improving the aperture ratio in an LCD |
TWI397757B (zh) | 2009-12-22 | 2013-06-01 | Au Optronics Corp | 聚合物穩定配向液晶顯示面板及液晶顯示面板 |
CN103399435B (zh) * | 2013-08-01 | 2015-09-16 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
WO2018135380A1 (ja) * | 2017-01-19 | 2018-07-26 | シャープ株式会社 | 薄膜トランジスタ基板、表示パネル及び表示装置 |
US10852591B2 (en) | 2018-06-29 | 2020-12-01 | Sharp Kabushiki Kaisha | Image display device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6455582A (en) * | 1987-08-06 | 1989-03-02 | Ibm | Color display device |
KR940004322B1 (ko) * | 1991-09-05 | 1994-05-19 | 삼성전자 주식회사 | 액정표시장치 및 그 제조방법 |
FR2682493B1 (fr) * | 1991-10-11 | 1994-02-04 | Thomson Lcd | Dispositif d'amelioration du contraste d'un ecran a cristal liquide et son procede de fabrication. |
JPH05249478A (ja) * | 1991-12-25 | 1993-09-28 | Toshiba Corp | 液晶表示装置 |
JPH06194687A (ja) * | 1992-10-30 | 1994-07-15 | Nec Corp | 透過型アクティブマトリクス型液晶素子 |
US5459596A (en) * | 1992-09-14 | 1995-10-17 | Kabushiki Kaisha Toshiba | Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line |
DE4407043B4 (de) * | 1993-03-04 | 2005-10-20 | Samsung Electronics Co Ltd | Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung |
-
1995
- 1995-12-08 KR KR1019950047896A patent/KR100218293B1/ko not_active IP Right Cessation
-
1996
- 1996-12-05 US US08/759,211 patent/US5835169A/en not_active Expired - Fee Related
- 1996-12-06 DE DE19650787A patent/DE19650787C2/de not_active Expired - Fee Related
- 1996-12-06 JP JP32636496A patent/JPH09218424A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US5835169A (en) | 1998-11-10 |
KR100218293B1 (ko) | 1999-09-01 |
JPH09218424A (ja) | 1997-08-19 |
DE19650787C2 (de) | 2000-04-13 |
KR970048830A (ko) | 1997-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69017262T2 (de) | Aktiv-Matrix-Anzeigevorrichtung und Verfahren zu ihrer Herstellung. | |
DE19650787C2 (de) | Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben | |
DE69434235T2 (de) | Aktivmatrixschaltkreisplatine und deren Herstellungsverfahren | |
DE3587485T2 (de) | Flüssigkristall-anzeige-element und dessen herstellung. | |
DE68917654T2 (de) | Anzeigevorrichtung. | |
DE3587536T2 (de) | Flüssigkristall-anzeigeelement und verfahren zu dessen herstellung. | |
DE19712233C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
DE68921567T2 (de) | Flüssigkristallanzeigetafel mit verminderten Pixeldefekten. | |
DE102012108165B4 (de) | Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben | |
DE69316399T2 (de) | Flüssigkristallanzeige mit Aktivmatrixansteuerung | |
DE10150432B4 (de) | Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung | |
DE19814676C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
DE3587470T2 (de) | Flüssigkristallanzeigevorrichtung. | |
DE69226334T2 (de) | Dünnschichttransistoranordnung für eine Treiber- und eine Matrixschaltung | |
DE69230138T2 (de) | Flüssigkristall-anzeigevorrichtung und verfahren zu ihrer herstellung | |
DE102004053587B4 (de) | Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung | |
DE3640174C2 (de) | ||
DE69427556T2 (de) | Drain/Source-Kontakt für Dünnfilmtransistor | |
DE68912482T2 (de) | Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind. | |
DE69021513T2 (de) | Anzeigevorrichtung mit aktiver Matrix. | |
DE3881978T2 (de) | Duennschichttransistoren-matrix. | |
DE3886198T2 (de) | Flüssigkristall-Anzeigevorrichtung. | |
DE19736204B4 (de) | Dünnschichttransistor, Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür | |
DE19610283A1 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung | |
DE4019605A1 (de) | Fluessigkristallanzeige |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |