JPS6370576A - 薄膜トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜トランジスタおよびその製造方法に係り
、ソース・ドレイン電極の形成に関する。

〔従来技術およびその問題点〕

薄膜トランジスタは、ガラスのような低廉な大面積基板
上に２次元的に集積してアクティブマトリックスにまと
め、これを液晶のような光学的活性物質と組み合わせて
パネル型ディスプレイを実現することができることから
、近年注目されているデバイスである。

ところで、活性層として多結晶シリコン薄膜を用いた薄
膜トランジスタでは、ＯＦＦ電流を低減するため、通常
はノンドープの多結晶シリコンを用いている（特開昭５
９−３３８７７号）。

しかしながら、活性層としてノンドープの多結晶シリコ
ンを用いた場合、それ自体の伝導率が１０−６Ω−１ａ
−１とアモルファスシリコン１０”　Ｑ−’ＣＲ−１に
：比へＴ、に’ｖ’タメＯＦ　ＦＭＦｊカ高いという問
題があった。そこでソース・ドレイン領域に不純物原子
を熱拡散したり、イオンインプランテーション法により
イオンを打ち込んだ後アニールする方法により接触形成
層を形成する方法等が提案されている。

しかし、熱拡散工程にしても、イオン注入工程における
アニール工程にしても、夫々例えば１２００℃、　１０
００″Ｃ以上の高温工程を要する上、多結晶シリコンは
結晶粒界が多数存在するため、粒界に拡散がより進み易
く微細な構造を作りにくく、単結晶シリコンの場合のよ
うなｐｎ接合を作ることは困難であった。

本発明は、前記実情に鑑みてなされたもので、ＯＦＦ電
流が小さく、素子特性の良好な薄膜トランジスタを提供
することを目的とする。

（問題点を解決するための手段） そこで本発明では、活性層としてｎ型又はｐ型にドープ
された多結晶シリコンを用いた薄膜トランジスタにおい
て、ソースおよびドレイン電極が、チャネル部との界面
でショットキー障壁を形成するような遷移金属のシリサ
イド層を含むように構成するようにしている。

また、本発明の方法によれば、薄膜トランジスタの製造
において、活性層としてのｎ型又はｐ型にドープされた
多結晶シリコン層上に、そのシリサイド層がこの多結晶
シリコン層との界面でショットキー障壁を形成するよう
な遷移金属層を形成し熱処理を行なうと共に所望の形状
にパターニングし遷移金属のシリサイド層を含むソース
およびドレイン電極を形成するようにしている。

〔作用〕

本発明によれば、ソース・ドレイン電極がチャネル部と
の界面でショットキー障壁を形成しているため、ＯＦＦ
電流は極めて小さいものとなり、素子特性が向上する。

また１本発明によれば遷移金属とシリコン層表面との界
面反応による遷移金属のシリサイド層の形成はせいぜい
５００℃程度で行なわれ、熱拡散やイオン注入後のアニ
ール工程に比べて低い温度の処理工程ですむことになる
。また、熱拡散やイオン注入によってオーミック接触形
成層を形成する場合に比べて素子領域の微細化も容易と
なる。

望ましくは、ｐ型又はｎ型にドープされた多結晶シリコ
ン層を形成し、この上層にゲート絶縁膜を形成した後遷
移金属を堆積し、熱処理した後遷移金属層を選択的にエ
ツチング除去し所望の形状にパターニングするようにす
るとよい。これによリ、ゲート領域上ではゲート絶縁層
の存在により界面反応は生じないためセルフアライメン
トで、チャネル部とソース・ドレイン電極との間にショ
ットキー１！！５壁が形成される。また、遷移金属層を
所望のパターン形状をなすように残留せしめるようにす
れば、同時にソース・ドレイン電極およびゲート電極の
形成が可能となる。

〔実施例］ 以下、本発明の実施例について図面を参照しつつ詳細に
説明する。

第１図は、本発明実施例の薄膜トランジスタの構造を示
す図である。

この薄膜トランジスタは、ソース・ドレイン電極を夫々
クロムシリサイドとクロムの二層構造にし、活性層との
界面にショットキー障壁を形成するようにしたものでガ
ラス基板１上に形成された活性層２としてのｐ型の多結
晶シリコン層と、この上層にゲート絶縁ＷＡ３としての
酸化シリコン膜を介して形成されたゲート電極４として
のクロム層と、このゲート電極４の両側方に夫々配設せ
しめられたソース・ドレイン電極５，６と、この上層に
層間絶縁ｖ！７としての酸化シリコン膜を介して配設さ
れた素子間配線層８としてのアルミニウム層とから構成
されている。

ここでこのソース・ドレイン電極５，６は夫々、クロム
シリサイドＷ５ａ、６ａと、クロム層５ｂ。

６ｂとの２層構造をなしている。

次に、この薄膜トランジスタの製造工程について説明す
る。

まず、第２図（ａ）に示す如く、ガラス基板１上に減圧
ＣＶＤ法により活性Ｗ！Ｊ２としてボロン（Ｂ）ドープ
されたｐ型の多結晶シリコン層を堆積する。

次いで、通常のフォトリソ法により該多結晶シリコン層
をパターニングした後、第２図（ｂ）に示す如く、ＣＶ
Ｄａによりゲート酸化膜３としての酸化シリコン膜を堆
積する。

更に、この上層に、第２図（Ｃ）に示す如くスパッタ法
によりクロム層を堆積した後、６００℃３０分程度の熱
処理を行ない、活性層２である前記ｐ型の多結晶シリコ
ン層との界面にクロムシリサイド層５ａ’　、５ａ’を
形成する。このとき、ゲート絶縁膜上にはクロムシリサ
イド層は形成されない。

この後、第２図（ｄ）に示す如く、通常のフォトリソ法
を用いて、前記クロム層をバターニングし、ゲート電極
４およびソース・ドレイン電極５゜６を得る。このとき
、ゲート電極４はクロム層のみから、ソース・ドレイン
電極はクロムシリサイド５ａ、６ａとクロム層５ｂ、６
ｂとの２層構造体とからなっている。

そして最後に、第２図（ｅ）に示す如く、ＣＶＤ法によ
り絶縁層７としての酸化シリコン膜を形成し、コンタク
トホールｈを穿孔した後、スパッタ法によりアルミニウ
ム層を堆積し、フォトリソ工程を経て素子間配４１層８
を形成し第１図に示したような薄膜トランジスタが完成
せしめられる。

このようにして形成された薄膜トランジスタは、ソース
・ドレイン電極と活性層との界面にショットキー障壁が
形成されているため、界面も清浄であり、ＯＦＦ電流が
小さく、素子特性の良好なものとなっている。

また、従来の熱拡散やイオン注入による接触形成層に比
べ、高温工程を経ることなく形成でき、制御性が良好で
あるため素子領域の微細化も可能となる。

更に、製造工程が大幅に簡略化されており、極めて容易
に作業性良く製造することができる。

なお、実施例では、第２図（ｄ）に示す如く、ソース・
ドレインＫ　％ｌ　とゲート電極とを同一工程で形成し
たが、必ずしも同一工程とする必要はなく、適宜変更可
能である。また遷移金属層はシリサイド層となったもの
を除いて全て除去し、更に新しく他の導体層を形成する
ようにしてもよい。

また、実施例では、活性層に対してゲート電極とソース
・ドレイン電極とが同じ側にあるコブラナ型の薄膜トラ
ンジスタについて説明したが、コブラナ型に限定される
ことなく、スタガ型の薄膜トランジスタにも適用可能で
あることはいうまでもない。

更にまた、実施例では遷移金属としてクロムを用いたが
、クロムに限定されることなく、活性層がｐ型の多結晶
シリコンである場合には、この他、モリブデン（Ｍｏ）
、ジルコニウム（Ｚｒ）、タンタル（Ｔａン、チタン（
Ｔ１）等から、一方活性層がｎ型の多結晶シリコンであ
る場合には、白金（Ｐｔ）、パラジウム（Ｐｄ）等から
、夫々適宜選択可能である。

また活性層、電極材料、絶縁膜等についても、実施例に
限定されることなく、適宜選択可能である。またこれら
の膜の成膜方法としてもレーザアニール法、蒸着法、プ
ラズマＣＶＤ法、ＣＶＤ法、スパッタ法等から適宜選択
可能である。

［効果］ 以上説明してきたように本発明によれば、ソース・ドレ
イン電極の少なくとも活性層としてのｐ又はｎ型の多結
晶シリコン層との界面近傍を遷移金属のシリサイド層で
構成し、活性層とソース・ドレイン電極との界面にシミ
ツトキー障壁が形成されるようにしているため、ＯＦＦ
電流が小さく、素子特性の良好な薄膜トランジスタを形
成することが可能となる。

また、拡散工程あるいはイオン注入工程が不要となり、
製造コストが低減される上、低温工程で形成でき、微ａ
４Ｒ造を容易に形成することが可ｎことなる。

【図面の簡単な説明】

第１図は本発明実施例の薄膜トランジスタを示す図、第
２図（ａ＞乃至（ｅ）は、同薄膜トランジスタの製造工
程図である。 １・・・ガラス基板、２・・・活性層、３・・・ゲート
絶縁膜、４・・・ゲート電極、５由ソース電極、６・・
・ドレイン電極、５ａ、６ａ・・・クロムシリサイド層
、５ｂ、６ｂ・・・クロム層、７・・・層間絶縁膜、８
・・・素子間配線層。 第２図（Ｑ） 第２図（ｂ） 第２図（Ｃ） 第２図（ｄ） 第２図（ｅ）

Claims (7)

【特許請求の範囲】
1. （１）活性層として、不純物を含む多結晶シリコン層を
   用いた薄膜トランジスタにおいて、 ソース・ドレイン電極が、前記多結晶シリコン層との界
   面にショットキー障壁を形成するように、遷移金属のシ
   リサイド層を含むようにしたことを特徴とする薄膜トラ
   ンジスタ。
2. （２）前記ソース・ドレイン電極は、遷移金属のシリサ
   イド層と他の導体層との２層構造膜から構成されている
   ことを特徴とする特許請求の範囲第（１）項記載の薄膜
   トランジスタ。
3. （３）前記導体層は、前記遷移金属からなる薄膜層であ
   ることを特徴とする特許請求の範囲第（１）項記載の薄
   膜トランジスタ。
4. （４）前記活性層がｐ型の多結晶シリコン層からなり、 前記遷移金属がクロム（Ｃｒ）、モリブデン（Ｍｏ）、
   ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔ
   ｉ）のうちのいずれかであることを特徴とする特許請求
   の範囲第（１）項乃至第（３）項のうちのいずれかに記
   載の薄膜トランジスタ。
5. （５）前記活性層がｎ型の多結晶シリコン層からなり、 前記遷移金属がプラチナ（Ｐｔ）、パラジウム（Ｐｄ）
   のうちのいずれかであることを特徴とする特許請求の範
   囲第（１）項乃至第（３）項のうちのいずれかに記載の
   薄膜トランジスタ。
6. （６）活性層として、不純物を含む多結晶シリコン層を
   用いた薄膜トランジスタの製造方法において、 ソース・ドレイン電極の形成工程が、 前記活性層と接するように遷移金属層を形成する堆積工
   程と、 前記多結晶シリコン層と遷移金属層との界面で界面反応
   を生ぜしむべく熱処理を行なう加熱工程とを含むように
   したことを特徴とする薄膜トランジスタの製造方法。
7. （７）前記ソース・ドレイン電極の形成に先立ち、基板
   上に前記多結晶シリコン層を形成する工程と、 この上層にゲート絶縁膜を形成する工程とを含み、 前記堆積工程および前記加熱工程を経た後、前記遷移金
   属層がゲート電極およびソース・ドレイン電極となるよ
   うに、該遷移金属層をパターニングする工程を含むよう
   にしたことを特徴とする特許請求の範囲第（６）項記載
   の薄膜トランジスタの製造方法。