JPH0818055A

JPH0818055A - 半導体集積回路およびその作製方法

Info

Publication number: JPH0818055A
Application number: JP13798694A
Authority: JP
Inventors: Kouyuu Chiyou; 宏勇張; Akira Takeuchi; 晃武内; Hideomi Suzawa; 英臣須沢
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1994-04-29
Filing date: 1994-05-26
Publication date: 1996-01-19
Anticipated expiration: 2018-10-06
Also published as: JP3452981B2

Abstract

(57)【要約】【目的】薄膜トランジスタにおいて、２層目配線の段
切れを防止する。【構成】概略三角形状の絶縁物１１１および１１２を
陽極酸化物１０７、１０８で被覆されたゲイト電極およ
びそれの延長の配線１０５、１０６の側面に形成する。
この結果、ゲイト配線乗り越え部における段差が緩やか
になり、２層目配線１１７が、ゲイト配線を乗り越える
部分で段切れすることを抑制する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶縁基板（本明細書で
は絶縁性の表面を有する物体全体を指し、特に断らない
かぎり、ガラス等の絶縁材料のみならず、半導体や金属
等の材料上に絶縁物層を形成したものも意味する）上に
薄膜状の絶縁ゲイト型半導体装置（薄膜トランジスタ、
ＴＦＴともいう）が形成された集積回路およびそれを形
成する方法に関する。本発明による半導体集積回路は、
液晶ディスプレー等のアクティブマトリクス回路および
その周辺駆動回路やイメージセンサー等の駆動回路、あ
るいはＳＯＩ集積回路や従来の半導体集積回路（マイク
ロプロセッサーやマイクロコントローラ、マイクロコン
ピュータ、あるいは半導体メモリー等）に使用されるも
のである。

【０００２】

【従来の技術】従来より、アクティブマトリックス型の
液晶表示装置やイメージセンサー等の回路をガラス基板
上に形成する場合において、薄膜トランジスタ（ＴＦ
Ｔ）を集積化して利用する構成が広く知られている。こ
の場合には、通常、最初にゲイト電極を含む１層目の配
線を形成し、その後、層間絶縁物を形成した後、２層目
の配線を形成する方法が一般的であり、必要に応じて
は、さらに３層目、４層目の配線を形成することもあっ
た。

【０００３】

【発明が解決しようとする課題】このような薄膜トラン
ジスタの集積回路における最大の問題点はゲイト電極の
延長上の配線（ゲイト配線）と、２層目の配線の交差す
る部分（乗り越え部）における２層目の配線の断線（段
切れ、ともいう）であった。これは、ゲイト電極・配線
上の層間絶縁物をステップカバレージよく形成し、さら
に、平坦化することが困難なためであった。

【０００４】図４には従来のＴＦＴ集積回路でよく見ら
れた断線不良の様子を示したものである。基板上にＴＦ
Ｔ領域４０１とゲイト配線４０２が設けられており、こ
れらを覆って、層間絶縁物４０３が形成されている。し
かしながら、ゲイト配線４０２のエッジが急峻である
と、層間絶縁物４０３がゲイト配線を十分に被覆するこ
とができない。そして、このような状態において、２層
目の配線４０４、４０５を形成した場合には、ゲイト配
線の乗り越え部４０６において、２層目配線が図に示す
ように断線（段切れ）してしまう。

【０００５】このような段切れを防止するには、２層目
の配線の厚みを増すことが必要であった。例えば、ゲイ
ト配線の２倍程度の厚さにすることが望まれた。しか
し、このことは、集積回路の凹凸がさらに増加すること
を意味し、その上にさらに配線を重ねることが必要な場
合には、２層目配線の厚みによる断線も考慮しなければ
ならなかった。また、液晶ディスプレーのように集積回
路の凹凸が好まれない回路を形成する場合には、２層目
配線の厚みを増すことによる対処は実質的に不可能であ
った。集積回路においては、段切れが１か所でも存在す
ると、全体が不良となってしまうため、段切れをいかに
減らすかが重要な課題であった。本発明は、このような
段切れ不良を減らす方法を提供し、よって集積回路の歩
留りを上げることを課題とする。

【０００６】

【課題を解決するための手段】本発明においては、ゲイ
ト電極・配線の少なくとも上面にゲイト電極を陽極酸化
法によって酸化することによって、酸化物被膜を形成
し、さらに、ゲイト電極・配線の側面に異方性エッチン
グによって概略三角形状の絶縁物（サイドウォール）を
形成したのち、層間絶縁物を堆積し、さらに、２層目の
配線を形成することを特徴とする。陽極酸化法によって
形成される酸化物被膜は、後に形成されるサイドウォー
ルを構成する材料に比較して、エッチングされにくいこ
とが必要であり、サイドウォールを酸化珪素によって形
成する場合には、酸化アルミニウム、酸化タンタル、酸
化チタン、酸化モリブテン、酸化タングステング等が好
ましい。これらの材料は、酸化珪素をドライエッチング
法によってエッチングする条件、すなわち、弗素系のエ
ッチングガス（例えば、ＮＦ₃、ＳＦ₆）によるエッチ
ングでは極めてエッチングレートが低い。

【０００７】本発明を実施する第１の方法は以下のよう
なものである。まず、島状の半導体層を形成する。さら
に、その上にゲイト絶縁膜となる被膜を形成する。さら
に、ゲイト電極・配線を形成する。この際、ゲイト電極
・配線は陽極酸化される材料で形成され、かつ、陽極酸
化の結果、得られる被膜は上記のようにサイドウォール
に比較してエッチングされにくいことが必要である。そ
の後、ゲイト電極・配線にほぼ中性の電解溶液中におい
て正の電圧を印加して、ゲイト電極・配線の少なくとも
上面に陽極酸化物被膜を形成する。この工程は、気相陽
極酸化法によってもよい。ここまでが第１の段階であ
る。

【０００８】その後、ゲイト電極・配線およびその周囲
の陽極酸化物被膜を覆って、絶縁物被膜を形成する。こ
の被膜形成においては被覆性が重要であり、また、ゲイ
ト電極・配線の高さの１／３〜２倍の厚さが好適であ
る。この目的には、プラズマＣＶＤ法や減圧ＣＶＤ法、
大気圧ＣＶＤ法等の化学的気相成長（ＣＶＤ）法が好ま
しい。そして、このように形成された絶縁物を異方性エ
ッチングによって基板に対して概略垂直な方向に優先的
にエッチングする。エッチングの終了は、平坦部におけ
る該絶縁物被膜がエッチングされる程度であり、さら
に、その下のゲイト絶縁膜がエッチングされる程度まで
エッチングをすすめてもよい。その結果、ゲイト電極・
配線の側面のごとき、段差部では、もともと該絶縁物被
膜が厚いので、概略三角形城の絶縁物（サイドウォー
ル）が取り残される。ここまでが第２の段階である。

【０００９】その後、層間絶縁物を形成したのち、ＴＦ
Ｔのソース／ドレインの一方もしくが双方にコンタクト
ホールを形成し、２層目の配線を形成する。ここまでが
第３の段階である。以上の段階において、ＴＦＴのソー
ス／ドレインを形成するためにドーピングをおこなうの
はさまざまな場合が考えられる。例えば、基板上にＮチ
ャネル型ＴＦＴのみを形成する場合には、第１段階と第
２段階の間に、比較的、高濃度のＮ型不純物をゲイト電
極およびその周囲の陽極酸化物被膜をマスクとして半導
体層に自己整合的に導入すればよい。この場合には、陽
極酸化物被膜がゲイト電極の側面に存在した場合には、
陽極酸化物の厚さ分だけソース／ドレインとゲイト電極
が離れた、いわゆるオフセットゲイト型となる。しか
し、以下の説明では、このようなケースも含めて、通常
のＴＦＴと称することとする。

【００１０】同じく、Ｎチャネル型ＴＦＴを形成する場
合においても、低濃度ドレイン（ＬＤＤ）を有するＴＦ
Ｔ（ＬＤＤ型ＴＦＴ）を形成する場合には、第１段階と
第２段階の間に、比較的低濃度の不純物を半導体層に導
入したのち、第２段階と第３段階の間に、より高濃度の
Ｎ型不純物をゲイト電極およびサイドウォールをマスク
として自己整合的に半導体層に導入すればよい。この場
合には、ＬＤＤの幅はサイドウォールの幅と概略同一で
ある。基板上にＰチャネル型ＴＦＴのみを形成する場合
も上記と同様にすればよい。

【００１１】基板上にＮチャネル型ＴＦＴとＰチャネル
型ＴＦＴを混在させた、いわゆる相補型回路（ＣＭＯＳ
回路）を形成することも上記の方法を使用して同様にお
こなえる。Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦ
Ｔともに通常のＴＦＴで構成する場合、もしくは、共に
ＬＤＤ型ＴＦＴで構成するには不純物の導入は、上記に
示したＮチャネル型もしくはＰチャネル型のＴＦＴの一
方のみを基板上に形成する方法における不純物の導入
を、Ｎ型不純物とＰ型不純物についてそれぞれおこなえ
ばよい。

【００１２】例えば、ホットキャリヤ対策の必要なＮチ
ャネル型ＴＦＴはＬＤＤ型とし、その必要がないＰチャ
ネル型ＴＦＴは通常のＴＦＴとする場合には、不純物導
入の工程はやや特殊なものとなる。その場合には、第１
段階と第２段階の間に、比較的低濃度のＮ型不純物を半
導体層に導入する。これを第１の不純物導入とする。こ
の際には、Ｐチャネル型ＴＦＴの半導体層にもＮ型不純
物を導入してもよい。さらに、Ｎチャネル型ＴＦＴの半
導体層をマスクして、Ｐチャネル型ＴＦＴの半導体層に
のみ高濃度のＰ型不純物を導入する。これを第２の不純
物導入とする。この不純物導入によって、仮に先のＮ型
不純物の導入によって、Ｐチャネル型ＴＦＴの半導体層
にＮ型不純物が存在したとしても、より高濃度のＰチャ
ネル型不純物が導入された結果、半導体の導電型はＰ型
である。当然、第１の不純物導入において導入される不
純物濃度に比較すると、第２の不純物導入のそれはより
大きく、好ましくは、１〜３桁大きい。

【００１３】最後に、Ｎチャネル型ＴＦＴのソース／ド
レインを形成するために比較的、高濃度のＮ型不純物
を、第２段階と第３段階の間に導入する。これを第３の
不純物導入とする。この場合には、Ｐチャネル型ＴＦＴ
にＮ型不純物が導入されないように、マスクして不純物
導入をおこなってもよいし、特にマスクをおこなわなく
てもよい。しかし、後者の場合には導入するＮ型不純物
の濃度は、第２の不純物導入で導入されたＰ型不純物の
濃度よりも小さいことが必要であり、好ましくは、第２
の不純物導入のＰ型不純物の濃度の１／１０〜２／３で
ある。この結果、Ｐチャネル型ＴＦＴの領域にもＮ型不
純物が導入されるが、不純物濃度はその前に導入された
Ｐ型不純物の濃度よりも小さいために、Ｐ型は維持され
る。

【００１４】

【作用】本発明においてはサイドウォールの存在によっ
てゲイト配線の乗り越え部分における層間絶縁物の段差
被覆性が向上し、第２配線の段切れを減らすことができ
る。また、上記に示したように、サイドウォールを利用
することにより、ＬＤＤ構造を得ることも可能である。
本発明においては、陽極酸化物被膜の存在は重要であ
る。上記の第２段階において、サイドウォールを形成す
るために異方性エッチングをおこなう。しかしながら、
絶縁表面上においてはプラズマを制御することが難し
く、基板内でのエッチングのばらつきは避けられないも
のであった。もし、ゲイト電極の上面に陽極酸化物が形
成されていない場合には、同じ基板内であっても、場所
によってはゲイト電極が激しくエッチングされてしまう
こともある。陽極酸化物被膜が存在すれば、エッチング
はストップし、ゲイト電極は保護される。以下に実施例
を示し、より詳細に本発明を説明する。

【００１５】

【実施例】

〔実施例１〕図１に本実施例を示す。まず、基板（コ
ーニング７０５９、３００ｍｍ×４００ｍｍもしくは１
００ｍｍ×１００ｍｍ）１０１上に下地酸化膜１０２と
して厚さ１０００〜５０００Å、例えば、２０００Åの
酸化珪素膜を形成した。この酸化膜の形成方法として
は、酸素雰囲気中でのスパッタ法を使用した。しかし、
より量産性を高めるには、ＴＥＯＳをプラズマＣＶＤ法
で分解・堆積して形成してもよい。また、このように形
成した酸化珪素膜を４００〜６５０℃でアニールしても
よい。

【００１６】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファス状のシリコン膜を３００〜５００
０Å、好ましくは４００〜１０００Å、例えば、５００
Å堆積し、これを、５５０〜６００℃の還元雰囲気に８
〜２４時間放置して、結晶化せしめた。その際には、ニ
ッケル等の結晶化を助長する金属元素を微量添加して結
晶化を促進せしめてもよい。また、この工程は、レーザ
ー照射によっておこなってもよい。そして、このように
して結晶化させたシリコン膜をエッチングして島状領域
１０３を形成した。さらに、この上にプラズマＣＶＤ法
によって厚さ７００〜１５００Å、例えば、１２００Å
の酸化珪素膜１０４を形成した。

【００１７】その後、厚さ１０００Å〜３μｍ、例え
ば、５０００Åのアルミニウム（１ｗｔ％のＳｉ、もし
くは０．１〜０．３ｗｔ％のＳｃ（スカンジウム）を含
む）膜をスパッタ法によって形成して、これをエッチン
グし、ゲイト電極１０５およびゲイト配線１０６を形成
した。（図１（Ａ））そして、ゲイト電極１０５およびゲイト電極１０６に電
解液中で電流を通じて陽極酸化し、厚さ５００〜２５０
０Å、例えば、２０００Åの陽極酸化物１０７、１０８
を形成した。用いた電解溶液は、Ｌ−酒石酸をエチレン
グリコールに５％の濃度で希釈し、アンモニアを用いて
ｐＨを７．０±０．２に調整したものである。その溶液
中に基板１０１を浸し、定電流源の＋側を基板上のゲイ
ト配線に接続し、−側には白金の電極を接続して２０ｍ
Ａの定電流状態で電圧を印加し、１５０Ｖに到達するま
で酸化を継続した。さらに、１５０Ｖで定電圧状態で加
え０．１ｍＡ以下になるまで酸化を継続した。この結
果、厚さ２０００Åの酸化アルミニウム被膜が得られ
た。

【００１８】その後、イオンドーピング法によって、島
状シリコン膜１０３に、ゲイト電極部（すなわちゲイト
電極とその周囲の陽極酸化膜）をマスクとして自己整合
的に不純物（ここでは燐）を注入し、図１（Ｂ）に示す
ように低濃度不純物領域（ＬＤＤ）１０９を形成した。
ドーズ量は１×１０¹³〜５×１０¹⁴原子／ｃｍ²、加速
電圧は１０〜９０ｋＶ、例えば、、ドーズ量を５×１０
¹³原子／ｃｍ²、加速電圧は８０ｋＶとした。（図１
（Ｂ））

【００１９】そして、プラズマＣＶＤ法によって、酸化
珪素膜１１０を堆積した。ここでは、原料ガスにＴＥＯ
Ｓと酸素、もしくはモノシランと亜酸化窒素を用いた。
酸化珪素膜１１０の厚さはゲイト電極・配線の高さによ
って最適な値が異なる。例えば、本実施例のごとく、ゲ
イト電極・配線の高さが陽極酸化物被膜も含めて約６０
００Åの場合には、その１／３〜２倍の２０００Å〜
１．２μｍが好ましく、ここでは、６０００Åとした。
この成膜工程においては、平坦部での膜厚の均一性をと
もに、ステップカバレージが良好であることも要求され
る。その結果、ゲイト電極・配線の側面部の酸化珪素膜
の厚さは、図１（Ｃ）に点線で示す分だけ厚くなってい
る。（図１（Ｃ））

【００２０】次に、公知のＲＩＥ法による異方性ドライ
エッチングをおこなうことによって、この酸化珪素膜１
０８のエッチングをおこなった。このエッチングはゲイ
ト絶縁膜１０５までエッチングが達した時点で終了し
た。このようなエッチングの終点に関しては、例えば、
ゲイト絶縁膜１０５のエッチングレートを、酸化珪素膜
１１０のものに比較して小さくすることによって、制御
することが可能である。以上の工程によって、ゲイト電
極・配線の側面には概略三角形状の絶縁物（サイドウォ
ール）１１１、１１２が残った。（図１（Ｄ））

【００２１】その後、再び、イオンドーピング法によっ
て、燐を導入した。この場合のドーズ量は、図１（Ｂ）
の工程のドーズ量より１〜３桁多いことが好ましい。本
実施例では、最初の燐のドーピングのドーズ量の４０倍
の２×１０¹⁵原子／ｃｍ²とした。加速電圧は８０ｋＶ
とした。この結果、高濃度の燐が導入された領域（ソー
ス／ドレイン）１１４が形成され、また、サイドウォー
ルの下部には低濃度領域（ＬＤＤ）１１３が残された。
（図１（Ｅ））

【００２２】さらに、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドー
ピングされた不純物の活性化をおこなった。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ²、好まし
くは２５０〜３００ｍＪ／ｃｍ²が適当であった。な
お、本実施例ではゲイト電極・配線にアルミニウムを用
いたため、耐熱性の点で問題があり、実施することが困
難であるが、レーザー照射による代わりに、熱アニール
によっておこなってもよい。

【００２３】最後に、全面に層間絶縁物１１５として、
ＣＶＤ法によって酸化珪素膜を厚さ５０００Å形成し
た。そして、ＴＦＴのソース／ドレインにコンタクトホ
ールを形成し、２層目のアルミニウム配線・電極１１
６、１１７を形成した。アルミニウム配線の厚さはゲイ
ト電極・配線とほぼ同じ、４０００〜６０００Åとし
た。以上の工程によって、Ｎチャネル型のＬＤＤを有す
るＴＦＴが完成された。不純物領域の活性化のために、
さらに２００〜４００℃で水素アニールをおこなっても
よい。２層目配線１１７はゲイト配線１０６を乗り越え
る部分での段差が、サイドウォール１１２の存在によっ
て緩やかになっているため、２層目の配線の厚さがゲイ
ト電極・配線とほぼ同じであるにも関わらず、段切れは
ほとんど観察されなかった。（図１（Ｆ））

【００２４】なお、２層目配線の厚さに関しては、本発
明人の検討の結果、ゲイト電極・配線の厚さをｘ
〔Å〕、２層目配線の厚さをｙ〔Å〕とした場合に、ｙ≧ｘ−１０００〔Å〕であれば、顕著な断線はなかった。ｙの値は小さければ
小さいほど好ましく、特に液晶ディスプレーのアクティ
ブマトリクス回路のように基板表面の凹凸の少ないこと
が要求される回路の場合には、ｘ−１０００〔Å〕≦ｙ≦ｘ＋１０００〔Å〕が適当であることがわかった。

【００２５】〔実施例２〕図２に本実施例を示す。本
実施例は同一基板上にアクティブマトクス回路とその駆
動回路が同時に作製される、いわゆる、モノリシック型
アクティブマトリクス回路に関するものである。本実施
例では、アクティブアトリクス回路のスイッチング素子
にはＰチャネル型ＴＦＴを、駆動回路にはＮチャネル型
ＴＦＴとＰチャネル型ＴＦＴによって構成される相補型
回路用いた。図２の左側には、駆動回路で用いられるＮ
チャネル型ＴＦＴの作製工程断面図を、また、同図の右
側には、駆動回路ならびにアクティブマトリクス回路に
用いられるＰチャネル型ＴＦＴの作製工程断面図を示
す。アクティブマトリクス回路のスイッチング素子にＰ
チャネル型ＴＦＴを用いたのは、リーク電流（オフ電流
ともいう）が小さいためである。

【００２６】まず、基板（コーニング７０５９）２０１
上に実施例１と同様に下地酸化膜２０２、島状シリコン
半導体領域、ゲイト酸化膜として機能する酸化珪素膜２
０３を形成し、アルミニウム膜（厚さ５０００Å）によ
るゲイト電極２０４、２０５を形成した。その後、実施
例１と同様に陽極酸化によって、ゲイト電極の周囲（側
面と上面）に厚さ２０００Åの陽極酸化物を形成した。
そして、ゲイト電極部をマスクとしてイオンドーピング
法によって燐の注入をおこない、低濃度のＮ型不純物領
域２０６、２０７を形成した。ドーズ量は１×１０¹³原
子／ｃｍ²とした。

【００２７】さらに、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドー
ピングされた不純物の活性化をおこなった。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ²、好まし
くは２５０〜３００ｍＪ／ｃｍ²が適当であった。（図
２（Ａ））その後、Ｎチャネル型ＴＦＴの領域をフォトレジスト２
０８でマスクし、この状態で、イオンドーピング法によ
って高濃度のホウ素のドーピングをおこなった。ドーズ
量は５×１０¹⁵原子／ｃｍ²、加速電圧は６５ｋＶとし
た。この結果、先の燐のドーピングによって、弱いＮ型
となった不純物領域２０７は強いＰ型に反転し、Ｐ型不
純物領域２０９となった。その後、再び、レーザー照射
によって、不純物の活性化をおこなった。（図２
（Ｂ））なお、本実施例では、低濃度の燐の全面ドーピングの後
に、高濃度のホウ素の部分選択ドーピングをおこなった
が、この工程は逆にしてもよい。

【００２８】フォトレジストのマスク２０８を除去した
後、プラズマＣＶＤ法によって厚さ４０００〜８０００
Åの酸化珪素膜２１０を堆積した。（図２（Ｃ））そして、実施例１と同様に異方性エッチングによって、
ゲイト電極の側面に酸化珪素のサイドウォール２１１、
２１２を形成した。（図２（Ｄ））その後、再び、イオンドーピング法によって、燐を導入
した。この場合のドーズ量は、図２（Ａ）の工程のドー
ズ量より１〜３桁多く、かつ、図２（Ｂ）の工程のドー
ズ量の１／１０〜２／３が好ましい。本実施例では、最
初の燐のドーピングのドーズ量の２００倍の２×１０¹⁵
原子／ｃｍ²とした。しかし、これは図２（Ｂ）の工程
のホウ素のドーズ量の４０％である。加速電圧は８０ｋ
Ｖとした。この結果、高濃度の燐が導入された領域（ソ
ース／ドレイン）２１３が形成され、また、サイドウォ
ールの下部には低濃度不純物領域（ＬＤＤ）２１４が残
された。

【００２９】さらに、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドー
ピングされた不純物の活性化をおこなった。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ²、好まし
くは２５０〜３００ｍＪ／ｃｍ²が適当であった。一
方、Ｐチャネル型ＴＦＴの領域（図の右側）にも燐がド
ーピングされたのであるが、先にドーピングされたホウ
素の濃度が燐の２．５倍であるのでＰ型のままであっ
た。Ｐチャネル型ＴＦＴのＰ型領域は見掛け上、サイド
ウォールの下の領域２１６とその外側（チャネル形成領
域の反対側）の領域２１５の２種類存在するように思え
るが、電気的特性の面からは両者には大した差が見られ
なかった。（図２（Ｅ））

【００３０】最後に、図２（Ｆ）に示すように、全面に
層間絶縁物２１７として、ＣＶＤ法によって酸化珪素膜
を厚さ３０００Å形成し、ＴＦＴのソース／ドレインに
コンタクトホールを形成し、アルミニウム配線・電極２
１８、２１９、２２０、２２１を形成した。以上の工程
によって、Ｎチャネル型ＴＦＴがＬＤＤ型である半導体
集積回路が完成された。図では示されていないが、ゲイ
ト配線を２層目の配線が乗り越える部分では、層間絶縁
物がさして厚くないにも関わらず、実施例１と同様に断
線はほとんど見られなかった。

【００３１】本実施例のようにＮチャネル型ＴＦＴをＬ
ＤＤ構造とするのはホットキャリヤによる劣化を防止す
るためである。しかし、ＬＤＤ領域はソース／ドレイン
に対して直列に挿入された寄生抵抗であるので、動作速
度が落ちてしまうという問題があった。したがって、モ
ビリティーが小さく、ホットキャリヤによる劣化の少な
いＰチャネル型ＴＦＴでは、本実施例のようにＬＤＤが
存在しないほうが望ましい。なお、本実施例では、ドー
ピング工程ごとにレーザー照射によるドーピング不純物
の活性化をおこなったが、全てのドーピング工程が終了
し、層間絶縁物を形成する直前に、一括しておこなって
もよい。

【００３２】〔実施例３〕本実施例を図３を用いて説
明する。本実施例は、実施例１において、サイドウォー
ルを形成するためのエッチングの程度をさまざまに変え
た例を示す。ず、図３（Ａ）で示されるものに関して説
明する。図にはＴＦＴ領域３０１とゲイト配線３０２が
示されている。このような構造を得るための作製プロセ
スは実施例１において、図１を用いて説明したものと同
様である。ただし、本実施例では、サイドウォール３０
４を形成するための異方性エッチングの工程において、
ややオーバーエッチ気味にエッチングをおこなったた
め、サイドウォール３０４がゲイト電極・配線の上面よ
りもやや下に位置している。また、ゲイト絶縁膜３０３
までエッチングされることとなった。

【００３３】本実施例では、サイドウォール３０４を構
成する材料のエッチングレートはゲイト絶縁膜３０３の
約２倍であった。そのため、同じエッチング条件であっ
たも、ゲイト絶縁膜のエッチングされる深さは、サイド
ウォールの約半分であった。本実施例では、ゲイト絶縁
膜は初期の厚さの約半分にまでエッチングされた。一
方、サイドウォール３０４とゲイト電極・配線の下方に
存在するゲイト絶縁膜３０３’の厚さは初期の厚さと同
じである。また、ゲイト電極・配線は陽極酸化物によっ
て被覆されていたので、サイドウォール形成のための異
方性エッチングの工程においてもほとんどダメージを受
けなかった。

【００３４】このような状態において、層間絶縁物３０
５を全面に形成した。サイドウォール３０４は実施例１
よりもやや低い位置に存在していたが、従来の場合と違
って、ゲイト配線３０２付近の段差が緩やかであるの
で、層間絶縁物は十分にゲイト配線の乗り越え部３０８
を被覆していた。その後、２層目の配線３０６、３０７
を形成したが、ゲイト乗り越え部３０８での層間絶縁物
３０５の起伏が緩やかであるので、当該部分での断線は
なかった。

【００３５】図３（Ｂ）は、サイドウォール３５４を構
成する材料のエッチングレートはゲイト絶縁膜３５３と
ほぼ同じ場合である。そのため、同じエッチング条件
で、ゲイト絶縁膜もサイドウォールもほぼ同様にエッチ
ングされた。本実施例では、ゲイト絶縁膜は完全にエッ
チングされ、ＴＦＴの活性層が露出する状態となった。
この場合においても、ゲイト乗り越え部での層間絶縁物
３５５の起伏が緩やかであるので、２層目の配線３５
６、３５７の当該部分での断線はなかった。なお、一般
に図３（Ａ）のようにゲイト絶縁膜を半分だけ残すとい
うことは難しく、図１もしくは図３（Ｂ）のように完全
に残すか、全く残さないかのいずれかの方が容易であ
る。

【００３６】〔実施例４〕本発明を用いて、アクティ
ブマトリクス回路とその周辺駆動回路、さらには、ＣＰ
Ｕ等の回路をも同一ガラス基板上に構成した例を示す。
回路全体のブロック図を図６に示す。これらの回路を構
成するＴＦＴは全て同一基板１４上に形成されている。
図６において、１１がアクティブマトリクス回路の一つ
の画素に設けられたＴＦＴであり、１２が画素電極、１
３が補助のキャパシタである。図６に示す構成において
は、アクティブマトリクス回路の各画素に形成されるＴ
ＦＴ１１に加えてさらに入力ポート、補正メモリー、メ
モリー、ＣＰＵ、ＸＹ分岐、Ｘデコーダー／ドライバ
ー、Ｙデコーダー／ドライバー、の回路を構成するＴＦ
Ｔを全て同一基板上に形成することを特徴とする。（図
６）

【００３７】図６において、入力ポートとは、外部から
入力された信号を読み取り、画像用信号に変換し、補正
メモリーは、アクティブマトリクスパネルの特性に合わ
せて入力信号等を補正するためのパネルに固有のメモリ
ーのことである。特に、この補正メモリーは、各画素固
有の情報を不揮発性メモリーとして有し、個別に補正す
るためのものである。すなわち、電気光学装置の画素に
点欠陥のある場合には、その点の周囲の画素にそれに合
わせて補正した信号を送り、点欠陥をカバーし、欠陥を
目立たなくする。または、画素が周囲の画素に比べて暗
い場合には、その画素により大きな信号を送って、周囲
の画素と同じ明るさとなるようにするものである。

【００３８】ＣＰＵとメモリーは通常のコンピュータの
ものとその機能は同様で、特にメモリーは各画素に対応
した画像メモリーをＲＡＭとして持っている。また、画
像情報に応じて、基板を裏面から照射するバックライト
を変化させることもできる。このような回路の断面の概
略を図５に示す。回路は、大きく分けてアクティブマト
リクス回路（画素回路）の領域とアクティブマトリクス
回路以外の周辺駆動回路、ＣＰＵ、メモリー等の領域に
分けられる。本実施例では、アクティブマトリクス回路
以外の領域では、Ｎチャネル型ＴＦＴ１５とＰチャネル
型ＴＦＴ１６から構成される相補型回路を用いた。その
作製方法は実施例２および図２に示されるものと同様で
ある。また、アクティブマトリクス回路においてはＴＦ
ＴとしてはＰチャネル型のＴＦＴ１１を用いたが、その
作製は上記の相補型回路におけるＰチャネル型ＴＦＴ作
製と同時におこなわれた。（図５）

【００３９】〔実施例５〕図７に本実施例を示す。本
実施例は実施例２と同様に同一基板上にＬＤＤ型のＮチ
ャネル型ＴＦＴと通常のＰチャネル型ＴＦＴを形成する
例である。図７の左側にはＮチャネル型ＴＦＴの作製工
程断面図を、また、同図の右側にはＰチャネル型ＴＦＴ
の作製工程断面図を示す。まず、基板（コーニング７０
５９）７０１上に下地酸化膜７０２、島状シリコン半導
体領域、ゲイト酸化膜として機能する酸化珪素膜７０３
を形成し、陽極酸化物によって表面の被覆されたアルミ
ニウム膜（厚さ５０００Å）のゲイト電極７０４、７０
５を形成した。

【００４０】さらに、Ｎチャネル型ＴＦＴの部分のゲイ
ト酸化膜をゲイト電極７０４をマスクとして選択的に除
去し、半導体層を露出せしめた。そして、ゲイト電極部
をマスクとしてイオンドーピング法によって燐の注入を
おこない、低濃度のＮ型不純物領域７０６を形成した。
ドーズ量は１×１０¹³原子／ｃｍ²、加速電圧は２０ｋ
ｅＶとした。このドーピング工程においては、加速電圧
が低いため、ゲイト酸化膜７０３で被覆されているＰチ
ャネル型ＴＦＴの島状領域７０７には燐はドーピングさ
れなかった。（図７（Ａ））

【００４１】その後、Ｎチャネル型ＴＦＴの領域をフォ
トレジスト７０８でマスクし、この状態で、イオンドー
ピング法によって高濃度のホウ素のドーピングをおこな
った。ドーズ量は５×１０¹⁴原子／ｃｍ²、加速電圧は
６５ｋＶとした。この結果、島状領域７０７にはＰ型不
純物領域７０９が形成された。（図７（Ｂ））なお、本実施例では、低濃度の燐の全面ドーピングの後
に、高濃度のホウ素の部分選択ドーピングをおこなった
が、この工程は逆にしてもよい。フォトレジストのマス
ク７０８を除去した後、プラズマＣＶＤ法によって厚さ
４０００〜８０００Åの酸化珪素膜７１０を堆積した。
（図７（Ｃ））

【００４２】そして、実施例２と同様に異方性エッチン
グによって、ゲイト電極の側面に酸化珪素のサイドウォ
ール７１１、７１２を形成した。（図７（Ｄ））その後、再び、イオンドーピング法によって、燐を導入
した。この場合のドーズ量は、図７（Ａ）の工程のドー
ズ量より１〜３桁多くなることが好ましい。本実施例で
は、最初の燐のドーピングのドーズ量の２００倍の２×
１０¹⁵原子／ｃｍ²とした。加速電圧は２０ｋＶとし
た。この結果、高濃度の燐が導入された領域（ソース／
ドレイン）７１３が形成され、また、サイドウォールの
下部には低濃度不純物領域（ＬＤＤ）７１４が残され
た。一方、Ｐチャネル型領域においては、ゲイト酸化膜
が存在するため、燐イオンは注入されなかった。実施例
２では、Ｐチャネル型ＴＦＴでは燐もホウ素も高濃度に
注入されるため、そのドーズ量の大小には制約があった
が、本実施例では、ドーズ量に関する制約はない。ただ
し、加速電圧に関しては、上記のように、燐を低く、ホ
ウ素を高くすることが必要である。（図７（Ｅ））

【００４３】ドーピング工程の後、ＫｒＦエキシマーレ
ーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照
射して、ドーピングされた不純物の活性化をおこなっ
た。レーザーのエネルギー密度は２００〜４００ｍＪ／
ｃｍ²、好ましくは２５０〜３００ｍＪ／ｃｍ²が適当
であった。最後に、図７（Ｆ）に示すように、全面に層
間絶縁物７１５として、ＣＶＤ法によって酸化珪素膜を
厚さ５０００Å形成し、ＴＦＴのソース／ドレインにコ
ンタクトホールを形成し、アルミニウム配線・電極７１
６、７１７、７１８、７１９を形成した。以上の工程に
よって、Ｎチャネル型ＴＦＴがＬＤＤ型である半導体集
積回路が完成された。

【００４４】本実施例では、実施例２と比較すると、Ｎ
チャネル型ＴＦＴの部分のゲイト酸化膜を除去するため
に、フォトリソグラフィー工程およびエッチング工程が
１つ余分に必要である。しかしながら、実質的にＰチャ
ネル型ＴＦＴにはＮ型不純物が導入されないので、Ｎ
型、Ｐ型各不純物のドーズ量を比較的、任意に変更でき
るというメリットもある。また、Ｐチャネル型ＴＦＴの
ゲイト酸化膜７０３の表面近傍に注入された燐は、後の
レーザー照射工程によって、燐ガラスを形成し、ナトリ
ウム等の可動イオンの侵入を防止するうえで効果があ
る。

【００４５】〔実施例６〕図８に本実施例を示す。本
実施例はアクティブマトリクス型液晶ディスプレーの作
製方法に関し、図８を用いて説明する。図８の左側のＴ
ＦＴ２つは、それぞれ、ＬＤＤ型のＮチャネル型ＴＦ
Ｔ、通常型のＰチャネル型ＴＦＴであり、周辺回路等に
用いられる論理回路を示す。また、右側のＴＦＴはアク
ティブマトリクスアレーに用いられるスイッチングトラ
ンジスタであり、オフセット型のＰチャネル型ＴＦＴを
示す。まず、基板（コーニング７０５９）上に下地酸化
膜、島状シリコン半導体領域（周辺回路用の島状領域８
０１、アクティブマトリクス回路用の島状領域８０
２）、ゲイト酸化膜として機能する酸化珪素膜８０３を
形成し、さらに、陽極酸化物によって表面の被覆された
アルミニウム膜（厚さ５０００Å）のゲイト電極８０
４、８０５（周辺回路用）、８０６（アクティブマトリ
クス回路用）を形成した。

【００４６】さらに、周辺回路用およびアクティブマト
リクス回路用のＰチャネル型ＴＦＴの部分のゲイト酸化
膜をゲイト電極８０４、８０６をマスクとして選択的に
除去し、半導体層を露出せしめた。さらに、アクティブ
マトリクス回路領域をフォトレジスト８０７でマスクし
た。そして、ゲイト電極部をマスクとしてイオンドーピ
ング法によってホウ素の注入をおこない、高濃度のＰ型
不純物領域８０８を形成した。ドーズ量は１×１０¹⁵原
子／ｃｍ²、加速電圧は２０ｋｅＶとした。このドーピ
ング工程においては、加速電圧が低いため、ゲイト酸化
膜８０３で被覆されているＮチャネル型ＴＦＴの領域に
はホウ素はドーピングされなかった。（図８（Ａ））

【００４７】その後、イオンドーピング法によって低濃
度の燐のドーピングをおこなった。ドーズ量は１×１０
¹³原子／ｃｍ²、加速電圧は８０ｋＶとした。この結
果、Ｎチャネル型ＴＦＴの領域には低濃度のＮ型不純物
領域８０９が形成された。（図８（Ｂ））なお、図面では、フォトレジストのマスク８０６を除去
してドーピングしてあるが、フォトレジストをつけたま
まドーピングをおこなってもよい。燐の加速電圧は高い
ので、フォトレジストを残したままドーピングをおこな
うと、燐がアクティブマトリクス回路領域に注入されな
いので、理想的なオフセット型のＰチャネル型ＴＦＴが
得られるが、ドーピングの結果、フォトレジストが炭化
し、その除去に手間取ることがある。

【００４８】フォトレジストを除去した場合にも、燐の
加速電圧が高いため、燐の濃度は島状半導体領域の下に
おいてピークを生じる。もっとも、完全に燐がドーピン
グされないという保証はなく、微量の燐が半導体領域に
形成される。しかし、この場合に燐がドーピングされた
としても、その濃度は僅かであり、また、Ｐ⁺（ソー
ス）／Ｎ^-／Ｉ（チャネル）／Ｎ^-／Ｐ⁺（ドレイン）
という構造であり、リーク電流を減らすことが必要とさ
れているアクティブマトリクス回路用のＴＦＴとしては
うってつけである。その後、プラズマＣＶＤ法によって
厚さ４０００〜８０００Åの酸化珪素膜７１０を堆積
し、実施例２と同様に異方性エッチングによって、ゲイ
ト電極の側面に酸化珪素のサイドウォール８１０、８１
１、８１２を形成した。（図８（Ｃ））

【００４９】その後、再び、イオンドーピング法によっ
て、ホウ素を導入した。この場合のドーズ量は、図８
（Ａ）の工程のドーズ量と同程度となることが望まし
い。本実施例では、ドーズ量は１×１０¹⁵原子／ｃ
ｍ²、加速電圧は２０ｋｅＶとした。加速電圧が低いた
め、ゲイト酸化膜８０３の存在するＮチャネル型ＴＦＴ
の領域にはホウ素はドーピングされず、主として、周辺
回路およびアクティブマトリクス回路のＰチャネル型Ｔ
ＦＴのソース／ドレインにドーピングされた。この結
果、アクティブマトリクス回路のＴＦＴのソース／ドレ
イン８１３が形成された。このＴＦＴはゲイト電極とソ
ース／ドレインが離れたオフセット構造となっている。
（図８（Ｄ））

【００５０】次に、燐のドーピングをおこなった。この
場合には、最初の燐のドーピング工程である、図８
（Ｂ）のドーズ量より１〜３桁多くなることが好まし
い。本実施例では、最初の燐のドーピングのドーズ量の
５０倍の５×１０¹⁴原子／ｃｍ²とした。加速電圧は８
０ｋＶとした。この結果、高濃度の燐が導入された領域
（ソース／ドレイン）８１４が形成され、また、サイド
ウォールの下部には低濃度不純物領域（ＬＤＤ）８１５
が残された。一方、Ｐチャネル型ＴＦＴ領域において
は、燐イオンの多くは下地膜に注入され、その導電型に
大きな影響を与えることはなかった。（図８（Ｅ））

【００５１】ドーピング工程の後、ＫｒＦエキシマーレ
ーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照
射して、ドーピングされた不純物の活性化をおこなっ
た。レーザーのエネルギー密度は２００〜４００ｍＪ／
ｃｍ²、好ましくは２５０〜３００ｍＪ／ｃｍ²が適当
であった。

【００５２】そして、全面に第１の層間絶縁物８１６と
して、ＣＶＤ法によって窒化珪素膜を厚さ５０００Å形
成し、ＴＦＴのソース／ドレインにコンタクトホールを
形成し、アルミニウム配線・電極８１７、８１８、８１
９、８２０を形成した。以上の工程によって、周辺回路
領域が形成された。（図８（Ｆ））さらに、第２の層間絶縁物８２１として、ＣＶＤ法によ
って酸化珪素膜を厚さ３０００Å形成し、これをエッチ
ングして、コンタクトホールを形成し、アクティブマト
リクス回路のＴＦＴに透明導電膜によって、画素電極８
２２を形成した。このようにして、アクティブマトリク
ス型液晶ディスプレー基板を作製した。（図８（Ｇ））

【００５３】

【発明の効果】本発明によって、ゲイト配線乗り越え部
における２層目配線の断線を削減することができるのは
上記の通りである。特に集積回路は多数の素子、配線か
ら構成されているのであるが、その中に１か所でも不良
があると、全体が使用不能になる可能性がある。本発明
によってこのような不良の数を大幅に削減できることは
集積回路の良品率を高める上で非常に大きな効果を有す
ることは言うまでもない。

【００５４】また、本発明によって、２層目配線の厚さ
をゲイト電極・配線と同じ程度、具体的には、ゲイト電
極・配線±１０００〔Å〕とすることも可能である。こ
のことによる効果は大きく、これは、基板表面の凹凸の
少ないことの要求される液晶ディスプレーのアクティブ
マトリクス回路には好適である。その他、本発明を使用
することによって派生的に得られるメリットは「作用」
の項で述べたとおりである。このように本発明はＴＦＴ
集積回路の歩留りを向上させる上で著しく有益である。

【図面の簡単な説明】

【図１】実施例１によるＴＦＴ回路の作製方法を示
す。

【図２】実施例２によるＴＦＴ回路の作製方法を示
す。

【図３】実施例３によるＴＦＴ回路の作製方法を示
す。

【図４】従来法によるＴＦＴの作製方法を示す。

【図５】実施例４におけるＴＦＴ回路の断面の様子を
示す。

【図６】実施例４におけるＴＦＴ回路のブロック図を
示す。

【図７】実施例５によるＴＦＴ回路の作製方法を示
す。

【図８】実施例６によるＴＦＴ回路の作製方法を示
す。

【符号の説明】

１０１ガラス基板１０２下地酸化膜（酸化珪素）１０３島状シリコン領域（活性層）１０４ゲイト絶縁膜１０５、１０６ゲイト電極（アルミニウム）１０７、１０８陽極酸化物（酸化アルミニウム）１０９弱いＮ型不純物領域１１０絶縁物被膜（酸化珪素）１１１、１１２サイドウォール１１３ＬＤＤ（低濃度不純物領域）１１４ソース／ドレイン１１５層間絶縁膜（酸化珪素）１１６、１１７金属配線・電極（アルミニウム）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所 9056−4ＭＨ０１Ｌ 29/78 ３１１Ｇ 9056−4Ｍ３１１Ｃ

Claims

【特許請求の範囲】

【請求項１】Ｎチャネル型の薄膜トランジスタを有す
る半導体集積回路において、ゲイト電極およびゲイト電極から延長するゲイト配線の
少なくとも上面に密着して、該ゲイト電極およびゲイト
配線を構成する材料を陽極酸化することによって得られ
た陽極酸化物被膜が存在し、該陽極酸化物被膜に密着して、ゲイト電極およびゲイト
配線の側面に概略三角形状の絶縁物が設けられており、該半導体集積回路のＮチャネル型薄膜トランジスタは、
ソース／ドレインに隣接し、前記概略三角形状の絶縁物
の下部に前記ソース／ドレインよりもＮ型不純物の濃度
の低い不純物領域が設けられていることを特徴とする半
導体集積回路。
【請求項２】請求項１において、ソース／ドレインに
接続する２層目の配線の厚さをｘ〔Å〕、前記ゲイト電
極およびゲイト配線の厚さをｙ〔Å〕とするとき、ｙ−１０００≦ｘ≦ｙ＋１０００であることを特徴とする半導体集積回路。
【請求項３】Ｎチャネル型およびＰチャネル型の薄膜
トランジスタを有する半導体集積回路において、ゲイト電極の少なくとも上面に密着して、該ゲイト電極
およびゲイト配線を構成する材料を陽極酸化することに
よって得られた陽極酸化物被膜が存在し、該陽極酸化物被膜に密着して、ゲイト電極の側面に概略
三角形状の絶縁物が設けられており、該半導体集積回路のＮチャネル型薄膜トランジスタの前
記概略三角形状の絶縁物の下部の半導体層中のＮ型不純
物の濃度は、Ｐチャネル型薄膜トランジスタの前記概略
三角形状の絶縁物の下部の半導体層中のＰ型不純物の濃
度よりも低いことを特徴とする半導体集積回路。
【請求項４】Ｎチャネル型およびＰチャネル型の薄膜
トランジスタを有する半導体集積回路において、ゲイト電極の少なくとも上面に密着して、該ゲイト電極
およびゲイト配線を構成する材料を陽極酸化することに
よって得られた陽極酸化物被膜が存在し、該陽極酸化物被膜に密着して、ゲイト電極の側面に概略
三角形状の絶縁物が設けられており、該半導体集積回路のＮチャネル型薄膜トランジスタの前
記概略三角形状の絶縁物の下部の半導体層中のＮ型不純
物の濃度は、Ｐチャネル型薄膜トランジスタの前記概略
三角形状の絶縁物の下部の半導体層中のＮ型不純物の濃
度と概略、同じであることを特徴とする半導体集積回
路。
【請求項５】Ｎチャネル型およびＰチャネル型の薄膜
トランジスタを有する半導体集積回路において、ゲイト電極の少なくとも上面に密着して、該ゲイト電極
およびゲイト配線を構成する材料を陽極酸化することに
よって得られた陽極酸化物被膜が存在し、該陽極酸化物被膜に密着して、ゲイト電極の側面に概略
三角形状の絶縁物が設けられており、該半導体集積回路のＰチャネル型薄膜トランジスタの前
記概略三角形状の絶縁物の下部の第１のＰ型領域のＮ型
不純物の濃度は、前記第１のＰ型領域に隣接し、チャネ
ル形成領域の反対側にある第２のＰ型領域のＮ型不純物
の濃度よりも低いことを特徴とする半導体集積回路。
【請求項６】Ｎチャネル型およびＰチャネル型の薄膜
トランジスタを有する半導体集積回路において、ゲイト電極の少なくとも上面に密着して、該ゲイト電極
およびゲイト配線を構成する材料を陽極酸化することに
よって得られた陽極酸化物被膜が存在し、該陽極酸化物被膜に密着して、ゲイト電極の側面に概略
三角形状の絶縁物が設けられており、該半導体集積回路のＰチャネル型薄膜トランジスタの前
記概略三角形状の絶縁物の下部の第１のＰ型領域のＰ型
不純物の濃度は、前記第１のＰ型領域に隣接し、チャネ
ル形成領域の反対側にある第２のＰ型領域のＰ型不純物
の濃度と概略、同じであることを特徴とする半導体集積
回路。
【請求項７】Ｎチャネル型およびＰチャネル型の薄膜
トランジスタを有する半導体集積回路において、ゲイト電極の少なくとも上面に密着して、該ゲイト電極
およびゲイト配線を構成する材料を陽極酸化することに
よって得られた陽極酸化物被膜が存在し、該陽極酸化物被膜に密着して、ゲイト電極の側面に概略
三角形状の絶縁物が設けられており、該半導体集積回路のＰチャネル型薄膜トランジスタの前
記概略三角形状の絶縁物の下部の第１のＰ型領域に隣接
し、チャネル形成領域の反対側にある第２のＰ型領域の
Ｎ型不純物の濃度は、Ｎチャネル型薄膜トランジスタの
ソース／ドレインのＮ型不純物の濃度と概略、同じであ
ることを特徴とする半導体集積回路。
【請求項８】Ｎチャネル型およびＰチャネル型の薄膜
トランジスタを有する半導体集積回路において、ゲイト電極の少なくとも上面に密着して、該ゲイト電極
およびゲイト配線を構成する材料を陽極酸化することに
よって得られた陽極酸化物被膜が存在し、該陽極酸化物被膜に密着して、ゲイト電極の側面に概略
三角形状の絶縁物が設けられており、該半導体集積回路のＰチャネル型薄膜トランジスタの前
記概略三角形状の絶縁物の下部の第１のＰ型領域に隣接
し、チャネル形成領域の反対側にある第２のＰ型領域の
Ｐ型不純物の濃度は、Ｎチャネル型薄膜トランジスタの
ソース／ドレインのＮ型不純物の濃度よりも大きいこと
を特徴とする半導体集積回路。
【請求項９】島状の半導体層と、該半導体層を覆うゲ
イト絶縁膜と、該ゲイト絶縁膜上にゲイト電極とを形成
する第１の工程と、前記ゲイト電極の少なくとも上面に選択的にゲイト電極
を構成する元素を含む第１の酸化物被膜を陽極酸化法に
よって形成する第２の工程と、前記ゲイト電極およびその表面の第１の酸化物被膜をマ
スクとして、自己整合的にＮ型の不純物を半導体層に導
入する第３の工程と、前記ゲイト電極およびその表面の第１の酸化物被膜を覆
って、第２の絶縁物を形成する第４の工程と、異方性エッチングを行うことによって、前記第２の絶縁
物をエッチングし、ゲイト電極側面に概略三角形状の絶
縁物を形成する第５の工程と、前記ゲイト電極および前記概略三角形状の絶縁物をマス
クとして、自己整合的にＮ型の不純物を半導体層に導入
する第６の工程と、を有し、前記第３および第６の工程
において半導体層中に導入されるＮ型不純物の濃度は、
第６の工程の方が第３の工程よりも大きいことを特徴と
する半導体集積回路の作製方法。
【請求項１０】島状の半導体層と、該半導体層を覆う
ゲイト絶縁膜と、該ゲイト絶縁膜上にゲイト電極とを形
成する第１の工程と、前記ゲイト電極の少なくとも上面に選択的にゲイト電極
を構成する元素を含む第１の酸化物被膜を陽極酸化法に
よって形成する第２の工程と、前記ゲイト電極およびその表面の第１の酸化物被膜をマ
スクとして、自己整合的にＰ型の不純物をＰチャネル型
薄膜トランジスタを形成する領域の半導体層に導入する
第３の工程と、前記ゲイト電極およびその表面の第１の酸化物被膜を覆
って、第２の絶縁物を形成する第４の工程と、異方性エッチングを行うことによって、前記第２の絶縁
物をエッチングし、ゲイト電極側面に概略三角形状の絶
縁物を形成する第５の工程と、前記ゲイト電極および前記概略三角形状の絶縁物をマス
クとして、自己整合的にＮ型の不純物を半導体層に導入
する第６の工程と、を有し、前記第３および第６の工程
において半導体層中に導入される不純物の濃度は、第３
の工程の方が第６の工程よりも大きいことを特徴とする
半導体集積回路の作製方法。
【請求項１１】絶縁表面上にＰチャネル型およびＮチ
ャネル型の薄膜トランジスタを形成する半導体集積回路
の作製方法において、島状の半導体層と、該半導体層を覆うゲイト絶縁膜と、
該ゲイト絶縁膜上にゲイト電極とを形成する第１の工程
と、前記ゲイト電極の少なくとも上面に選択的にゲイト電極
を構成する元素を含む第１の酸化物被膜を陽極酸化法に
よって形成する第２の工程と、前記ゲイト絶縁膜のうち、Ｐチャネル型もしくはＮチャ
ネル型いずれか一方の導電型の薄膜トランジスタを形成
する部分の島状半導体層の上に設けられたものを除去す
る第３の工程と、前記ゲイト電極およびその表面の第１の酸化物被膜をマ
スクとして、自己整合的に第１の導電型の不純物を低速
のイオンを照射することによって、導入する第４の工程
と、前記ゲイト電極およびその表面の第１の酸化物被膜を覆
って、第２の絶縁物を形成する第５の工程と、異方性エッチングを行うことによって、前記第２の絶縁
物をエッチングし、ゲイト電極側面に概略三角形状の絶
縁物を形成する第６の工程と、前記ゲイト電極および前記概略三角形状の絶縁物をマス
クとして、自己整合的に第２の導電型の不純物を高速の
イオンを照射することによって半導体層に導入する第７
の工程と、を有し、前記第４および第７の工程において
半導体層中に導入される不純物の濃度は、第４の工程の
方が第７の工程よりも大きいことを特徴とする半導体集
積回路の作製方法。