JPH0677252A

JPH0677252A - 薄膜状半導体装置およびその作製方法

Info

Publication number: JPH0677252A
Application number: JP18689193A
Authority: JP
Inventors: Yasuhiko Takemura; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1992-07-10
Filing date: 1993-06-30
Publication date: 1994-03-18
Anticipated expiration: 2018-03-17
Also published as: JP3386192B2

Abstract

(57)【要約】【目的】高い移動度とＯＮ／ＯＦＦ比の要求されるア
クティブマトリクス回路と複雑な配線を要する周辺駆動
回路とを同一基板上で同一プロセスで歩留りよく製造で
きるＴＦＴの構造およびその方法を提供する。【構成】絶縁基板上に薄膜トランジスタ（ＴＦＴ）を
有するアクティブマトリクス回路とその周辺駆動回路を
モノリシックに形成する工程において、アクティブマト
リクス回路のＴＦＴのゲイト電極はその上面および側面
を陽極酸化物によって被覆し、周辺駆動回路のＴＦＴの
ゲイト電極では、上面にのみ陽極酸化物を設け、側面に
は実質的に陽極酸化物がない状態であることを特徴とす
るＴＦＴおよびその作製方法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶縁基板上に絶縁ゲイ
ト型半導体装置およびそれらが多数形成された集積回路
を歩留りよく形成する方法、およびそのような方法によ
って形成された半導体装置に関する。本発明による半導
体装置は、液晶ディスプレー等のアクティブマトリクス
やイメージセンサー等の駆動回路、あるいはＳＯＩ集積
回路や従来の半導体集積回路（マイクロプロセッサーや
マイクロコントローラ、マイクロコンピュータ、あるい
は半導体メモリー等）における薄膜トランジスタとして
使用されるものである。

【０００２】また、本発明は、広い意味でのアクティブ
マトリクス（配線がマトリクス状に配置され、その交点
に選択のための１つ以上のトランジスタから成る回路が
設けられている回路）とそれを駆動するための周辺回路
を有する集積化された半導体装置に関する。具体的に
は、アクティブマトリクス液晶ディスプレー（ＡＭ−Ｌ
ＣＤ）や、ＤＲＡＭ、ＳＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲ
ＯＭ、マスクＲＯＭ等の半導体集積回路で、絶縁基板上
に形成されたものである。

【０００３】

【従来の技術】近年、絶縁基板上に絶縁ゲイト型半導体
装置（ＭＯＳＦＥＴ）を形成する研究が盛んに成されて
いる。このように絶縁基板上に半導体集積回路を形成す
ることは回路の高速駆動の上で有利である。なぜなら、
従来の半導体集積回路の速度は主として配線と基板との
容量（浮遊容量）によって制限されていたのに対し、絶
縁基板上ではこのような浮遊容量が存在しないからであ
る。このように絶縁基板上に形成され、薄膜状の活性層
を有するＭＯＳＦＥＴを薄膜トランジスタ（ＴＦＴ）と
いう。従来の半導体集積回路においても、例えばＳＲＡ
Ｍの負荷トランジスタとしてＴＦＴが使用されている。

【０００４】また、最近になって、透明な基板上に半導
体集積回路を形成する必要のある製品が出現した。例え
ば、液晶ディスプレーやイメージセンサーというような
光デバイスの駆動回路である。ここにもＴＦＴが用いら
れている。これらの回路は大面積に形成することが要求
されるのでＴＦＴ作製プロセスの低温化が求められてい
る。また、例えば、絶縁基板上に多数の端子を有する装
置で、該端子を半導体集積回路に接続する必要がある場
合にも、実装密度を低減するために、半導体集積回路の
最初の方の段、あるいは半導体集積回路そのものを、同
じ絶縁基板上にモノリシックに形成することも考えられ
ている。

【０００５】従来、ＴＦＴは、アモルファスもしくはセ
ミアモルファス、あるいは微結晶の半導体被膜を４５０
℃〜１２００℃の温度でアニールすることによって、結
晶性を改善し、良質な（すなわち、移動度の十分に大き
な）半導体被膜に改善することがなされてきた。半導体
被膜にアモルファス材料を使用するアモルファスＴＦＴ
もあるが、移動度が５ｃｍ²／Ｖｓ以下、通常は１ｃｍ
²／Ｖｓ程度と小さく、動作速度の点からで、また、Ｐ
チャネル型のＴＦＴが得られない点からその利用は大き
く制限されている。移動度が５ｃｍ²／Ｖｓ以上のＴＦ
Ｔを得るには、上記のような温度でのアニールが必要で
あった。また、このようなアニールによってＰチャネル
型ＴＦＴ（ＰＴＦＴ）を形成することができた。あるい
は、これらの熱的なアニール工程はレーザー光または強
光を照射することによっても成された。

【０００６】しかしながら、このようなＴＦＴにおいて
は、オフ状態での大きなリーク電流のため、アクティブ
マトリクスとして利用するには信頼性の点で問題がある
ことが指摘されていた。このような背景のもと、本発明
人等は特願平４−３４１９４もしくは同４−３０２２０
に記述されるように、ゲイト電極をアルミニウム等の低
抵抗の金属材料で構成するとともに、この表面を陽極酸
化することによって酸化物で被覆し、このような金属／
酸化物構成体を主たるマスクとして不純物の導入をおこ
なうことによってオフセット領域を形成する方法を提案
した。この結果、リーク電流を削減するとともに、陽極
酸化膜によって層間の絶縁が強化され、クロス部分での
ショートを著しく減少せしめることが可能となった。

【０００７】すなわち、陽極酸化物の被膜にはピンホー
ルが少なく、また、耐圧性も非常に高い（７ＭＶ／ｃｍ
以上）ので、層間を確実に絶縁できる。実際に特願平４
−３４１９４もしくは同４−３０２２０の技術を採用す
ることによって、配線間ショートによる不良を著しく低
減させることができた。アクティブマトリクス領域で
は、配線が交差する箇所が非常に多いので特に重要であ
った。

【０００８】

【発明が解決しようとする課題】しかし、本発明人等が
この技術を用いて、アクティブマトリクスとその周辺駆
動回路がモノリシックに形成されたデバイス（例えば、
メモリーやＡＭ−ＬＣＤ）を作製しようすると、技術的
に非常に困難な課題があることが判明した。

【０００９】一般に、周辺回路の構成・配線接続は複雑
であり、金属電極を陽極酸化物によって被覆する構成を
取ろうとしても、配線の複雑さのために電流を給電する
ことができず、また、無理に陽極酸化のためだけに配線
を形成すると、その配線を除去するためのフォトリソ工
程が余分に必要となり、歩留りの低下を招く。また、こ
のように余分な配線を設けて回路を構成すると、集積度
を著しく低下させることとなった。

【００１０】しかし、例えば、アクティブマトリクス回
路部では、陽極酸化工程を採用し、周辺回路部等のその
他の領域では陽極酸化工程を採用しないという方法も提
案されたが、歩留りが著しく低かった。これは、主とし
て、層間絶縁物が不完全なために、ピンホールが多く存
在し、このようなピンホールを通して、上部の配線と下
部の配線（ゲイト電極とその配線等）がショートしてし
まうためであることが判明した。

【００１１】特にこれは低融点の金属配線を使用する限
りにおいて本質的な問題であった。ゲイト電極材料とし
てアルミニウムやその合金が優れていることは周知の事
実であるが、この材料をゲイト電極として自己整合的に
不純物元素を導入するという方法を採用すれば、熱アニ
ールによる活性化は採用できず、必然的に不純物元素の
活性化にはレーザーアニール等の低温活性化技術を採用
しなければならなかった。また、４５０℃以上での層間
絶縁膜の形成は利用できなかった。

【００１２】例えば、基板温度を４５０℃以上にして、
ＬＰＣＶＤ法やＡＰＣＶＤ法によって形成された酸化珪
素等の層間絶縁材料では、ピンホールが極めて少なく配
線間のショートもほとんどなかった。しかしながら、４
５０℃以下の低温ではスパッタ法やプラズマＣＶＤ法し
か採用できず、これらの方法では、成膜中に被膜にダス
トが多く降り注ぎ、結果的にピンホールが非常に多く、
絶縁性に問題のある被膜となってしまった。周辺駆動回
路部であっても配線の交差は存在し、したがって、歩留
りの向上のために何らかの方法によって陽極酸化物を形
成することが望まれる。

【００１３】

【課題を解決するための手段】本発明はこのような問題
に鑑みて、最適なデバイス構造と作製プロセスを提供せ
んとしてなされたものである。そもそも、特願平４−３
４１９４もしくは同４−３０２２０のように陽極酸化物
を設けることによって得られる最大の特徴は、明細書中
にも示されている通り、オフセットの効果によってゲイ
トに逆電圧が印加されたときのリーク電流を著しく低減
できるということであった。このような特性は、画素の
電圧を確実に保持する必要のあるダイナミックな動作を
するアクティブマトリクス領域のＴＦＴには必要なこと
であった。あるいは、フリップ・フロップ回路の待機時
の消費電力を抑える上では必要なことであった。その意
味で、このような構造のＴＦＴをＡＭ−ＬＣＤの画素ト
ランジスタやＳＯＩ技術で形成されるＤＲＡＭの記憶ビ
ットの選択トランジスタやＳＲＡＭ（特に完全ＣＭＯＳ
型ＳＲＡＭ）の記憶ビットのインバータ回路を構成する
トランジスタに用いることによって、大きな効果が得ら
れた。

【００１４】しかしながら、周辺回路においては、特に
スタティックもしくは半スタティックな動作をおこなう
回路であれば、リーク電流はそれほど問題とならない。
したがって、少なくとも側面に陽極酸化物を設けなくて
も（オフセット構造としなくても）十分に回路は動作す
る。

【００１５】しかし、ゲイト電極の上面に陽極酸化物等
の緻密な被膜がないと配線間のリークによって歩留りが
著しく低下してしまう。また、上記特許出願の明細書に
おいても述べられたように、レーザーアニールを採用す
る場合には、ゲイト電極の上面に陽極酸化物が存在する
ことによって、レーザーアニール工程によるダメージを
最小とすることができた。

【００１６】本発明人等の知見では、電子ビーム蒸着法
によって形成された金属アルミニウム膜は表面が平坦で
粒径がサブミクロン以下であるので、特に紫外線の反射
が良好で、直接レーザー照射をおこなってもほとんどダ
メージは認められなかったが、スパッタ法等の方法で形
成された粒径の大きな（〜１μｍ）被膜では、非常に大
きなダメージが観測された。しかし、電子ビーム蒸着法
は量産性に劣っているので、実用的にはスパッタ法によ
って作製することが望まれる。すなわち、周辺回路にと
っては、ゲイト電極の側面の陽極酸化物は不要である
が、上面には必要である。

【００１７】そこで本発明では、ゲイト電極の側面には
陽極酸化物が実質的に存在せず、上面にのみ陽極酸化物
が存在する構造を有するＴＦＴをアクティブマトリクス
領域のＴＦＴとともに形成することを提案する。そのよ
うな構造を有するＴＦＴおよびその集合体としてのデバ
イスの作製方法は以下のように行なえばよい。

【００１８】まず、島状の半導体領域およびゲイト絶縁
膜上にアルミニウム等の金属被膜を形成する。そして、
その表面に陽極酸化法によって酸化膜を形成する。本発
明人等の知見によると酸化物の厚さは１００ｎｍ以下で
は組成が化学量論比と異なるために絶縁性が悪いので、
絶縁物の厚さは１００ｎｍ以上であることが望ましかっ
た。

【００１９】その後、上記酸化物および金属被膜をエッ
チングして所望の形状のゲイト電極とすれば、ゲイト電
極の上面には陽極酸化物を残し、側面には陽極酸化物の
ない構造とすることができる。

【００２０】これらのエッチングには反応性イオンエッ
チング（ＲＩＥ）等の方向性エッチング方法が良い。こ
れは、等方的なエッチング法では陽極酸化物と金属被膜
のエッチングレートの違いによって、その界面付近に空
孔（カスプ）が生じ、これをまたぐ上部の配線の断線が
発生しやすくなるためである。しかし、材料によって
は、全てのプロセスをＲＩＥ等でおこなえない場合も存
在する。

【００２１】例えば、金属材料がアルミニウムの場合に
は陽極酸化物は酸化アルミニウムであるが、これはＲＩ
Ｅによって除去できない。そこで、この場合には、ま
ず、ウェットエッチングによって酸化アルミニウム膜を
エッチングし、その後、残存した酸化アルミニウムをマ
スクとして、ＲＩＥによって金属アルミニウムをエッチ
ングすればよい。

【００２２】もし、金属アルミニウムのエッチングにＲ
ＩＥを採用できず、ウェットエッチングにのみ頼る場合
には、金属アルミニウム膜ができるだけ薄くすることが
望まれる。具体的には酸化アルミニウム膜と金属アルミ
ニウムの膜厚の比が１：３以下、好ましくは１：２以下
であることが望まれる。

【００２３】このようなＴＦＴを用いてモノリシックな
マトリクス回路を構成しようとすれば、以下のように行
なえばよい。第１の方法は以下に示すプロセスから構成
される。周辺回路にもマトリクス領域にも同じように金属被
膜を形成する。これを陽極酸化して、表面に陽極酸化物を形成す
る。不要な箇所の陽極酸化物をエッチングする。残存した陽極酸化物をマスクとして金属被膜をエッ
チングし、周辺回路部およびマトリクス部にゲイト電極
を形成する。マトリクス部にのみ電流を通じて、マトリクス部の
ゲイト電極のみに側面にも陽極酸化物を形成する。

【００２４】この方法においては、マトリクス部に注目
すると、最初に工程で形成された陽極酸化物がゲイト
電極上に残存したまま、工程によって第２の陽極酸化
をおこなうので、この最初の陽極酸化物とその後に形成
される陽極酸化物の間で応力歪みが生じ、最初に形成さ
れた上部の陽極酸化物が剥離してしまうことがある。

【００２５】これを解決するには、実施例１に示すよう
に、工程の後に、 ’周辺回路部にのみマスクをして、マトリクス部の陽
極酸化物を除去する。という工程を付加すればよい。このような工程を経るこ
とによって、マトリクス部のゲイト電極は金属材料が全
面にわたって露出し、によって、上面、側面に均一に
陽極酸化物が形成される。マトリクス部のみをマスクす
ることは容易であり、この工程を追加することによっ
て、歩留りが低下してしまうことはない。ただし、エッ
チャントの種類に依っては、この工程でゲイト絶縁膜ま
でエッチングされてしまう。もし、半導体領域の表面が
露出した場合には、歩留りの低下の原因となるので注意
が必要である。また、いずれにしろ、少なくとも２回の
陽極酸化工程が必要である。

【００２６】第２の方法は、実施例２の方法であるが、
主として以下のようなプロセスから構成される。周辺回路部には全体的に金属被膜を形成し、マトリ
クス部にはゲイト電極の形状のままに金属被膜を形成す
る。周辺回路部の金属被膜とマトリクス部のゲイト電極
（とその配線）に電流を通じて、陽極酸化物を形成す
る。周辺回路部の陽極酸化物と金属被膜をエッチングし
て、周辺回路部のゲイト電極を形成する。

【００２７】この方法では、陽極酸化工程は１回である
が、フォトリソグラフィーの工程が、（主として）マト
リクス部のゲイト電極形成と周辺回路部のゲイト電極形
成のために、少なくとも２回必要である。

【００２８】

【実施例】〔実施例１〕基板（コーニング７０５９、
３００ｍｍ×３００ｍｍもしくは１００ｍｍ×１００ｍ
ｍ）１０１上に下地酸化膜１０２として厚さ１００〜３
００ｎｍの酸化珪素膜を形成した。この酸化膜の形成方
法としては、酸素雰囲気中でのスパッタ法やＴＥＯＳを
プラズマＣＶＤ法で分解・堆積した膜を４５０〜６５０
℃でアニールしてもよい。

【００２９】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファス状のシリコン膜を３０〜１５０ｎ
ｍ、好ましくは５０〜１００ｎｍ堆積し、さらに、プラ
ズマＣＶＤ法によって、保護層として、厚さ２０〜１０
０ｎｍ、好ましくは２０〜４０ｎｍの酸化珪素または窒
化珪素膜を形成した。その後、５５０〜６５０℃、好ま
しくは６００℃で７２時間アニールすることによって、
アモルファスシリコン膜の結晶化をおこなった。このよ
うにして結晶化されたシリコン膜の結晶性をラマン散乱
分光法によって調べたところ、単結晶シリコンのピーク
（５２１ｃｍ^-1）とは異なって、５１５ｃｍ^-1付近に比
較的ブロードなピークが観測された。

【００３０】次に保護層を除去して、シリコン層を露出
せしめ、これを島状にパターニングして、周辺駆動回路
のＴＦＴ領域１０３とマトリクス回路のＴＦＴ領域１０
４を形成した。さらに、酸素雰囲気中でのスパッタ法に
よって、厚さ５０〜２００ｎｍのゲイト酸化膜１０５を
形成した。その後、厚さ２００ｎｍ〜５μｍ、好ましく
は２００〜６００ｎｍのアルミニウム膜１０６を電子ビ
ーム蒸着法によって基板全面に形成した。そして、これ
を陽極酸化法によって酸化して、表面に厚さ１００〜３
００ｎｍの陽極酸化物１０７を形成した。陽極酸化の条
件は特願平４−３０２２０、同４−３８６３７および同
４−５４３２２に示される条件を使用した。

【００３１】さらに、図１（Ｂ）に示すように、陽極酸
化物をフッ化水素酸を主体とするエッチャント（例えば
１／１０バッファーＨＦ）によってエッチングしてか
ら、残存した陽極酸化物をマスクとして、ＲＩＥによっ
て金属アルミニウム膜１０６をエッチングした。さら
に、周辺回路領域にはマスクを施して、マトリクス回路
部のゲイト電極上の陽極酸化物がエッチングされた。こ
うして、周辺駆動回路部のゲイト電極１０８（ＮＴＦＴ
用）と１０９（ＰＴＦＴ用）、さらにマトリクス回路部
のゲイト電極１１０を得た。（図１（Ｂ））

【００３２】その後、マトリクス回路部のゲイト電極に
のみ電流を通じ、上記と同じ条件で厚さ２００〜３００
ｎｍ、例えば２５０ｎｍの陽極酸化物１１１を該ゲイト
電極の上面および側面に形成させた。（図１（Ｃ））

【００３３】その後、イオンドーピング法によって、各
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極とその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入した。この際には、最初に全面
にフォスフィン（ＰＨ₃）をドーピングガスとして燐を
注入し、その後、図の島状領域１０３の左側だけをフォ
トレジストで覆って、ジボラン（Ｂ₂Ｈ₆）をドーピン
グガスとして、島状領域１０３および１０４に硼素を注
入した。ドーズ量は、燐は２〜８×１０¹⁵ｃｍ^-2、硼素
は４〜１０×１０¹⁵ｃｍ^-2とし、硼素のドーズ量が燐を
上回るように設定した。

【００３４】その後、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、上記
不純物領域の導入によって、結晶性の劣化した部分の結
晶性を改善させた。レーザーのエネルギー密度は２００
〜４００ｍＪ／ｃｍ²、好ましくは２５０〜３００ｍＪ
／ｃｍ²とした。この結果、周辺回路においてＮ型の領
域１１２とＰ型の領域１１３、およびマトリクス回路の
Ｐ型の領域１１４が形成された。これらの領域のシート
抵抗は２００〜８００Ω／□であった。この工程におい
て、ＫｒＦエキシマーレーザーのようなパルスレーザ光
でなく、レーザ光の照射と同等の効果のある強光の照射
によってもよい。この方法はＲＴＡ（ラピッドサーマル
アニール）といわれ、赤外光、特に１μｍ〜２μｍにピ
ークを有する赤外光（好ましくはハロゲン光（１．３μ
ｍ））を利用して、シリコン半導体を選択的に加熱する
方法である。この方法によれば、上記不純物が導入され
た領域を１０００〜１２００度程度に加熱することがで
き、効果的なアニールを行うことができる。このような
赤外光は、シリコン半導体に選択的に吸収されるので、
ガラス基板に熱的なダメージを与えることなく、シリコ
ン膜に対するアニールを行うことができる。また、数秒
〜数分間の短い時間の照射で効果を上げることができる
ことも特徴である。ここまでの様子を図１（Ｄ）に示
す。

【００３５】その後、全面に層間絶縁物１１５として、
スパッタ法によって酸化珪素膜を厚さ３００ｎｍ形成し
た。これは、プラズマＣＶＤ法による酸化珪素膜や窒化
珪素膜であってもよい。

【００３６】その後、マトリクス部にスパッタ法によっ
て形成したＩＴＯ膜をエッチングして、画素電極１１６
を形成し、また、各ＴＦＴのソース／ドレインにコンタ
クトホールを形成し、スパッタ成膜とフォトリソグラフ
ィー法で、図１（Ｅ）に示すように、クロム配線１１７
〜１２１（いずれも厚さ８００ｎｍ）を形成した。この
場合には、周辺回路領域のＮＴＦＴとＰＴＦＴでインバ
ータ回路が形成されていることが示されている。最後
に、水素中で３５０℃で２時間アニールして、シリコン
膜のダングリングボンドを減らした。以上の工程によっ
て周辺回路とアクティブマトリクス回路を一体化して形
成できた。

【００３７】〔実施例２〕本実施例を図２に示す。ま
ず、基板（コーニング７０５９、３００ｍｍ×３００ｍ
ｍもしくは１００ｍｍ×１００ｍｍ）２０１上に下地酸
化膜２０２として厚さ１００〜３００ｎｍの酸化珪素膜
を形成した。この酸化膜の形成方法としては、酸素雰囲
気中でのスパッタ法やＴＥＯＳをプラズマＣＶＤ法で分
解・堆積した膜を４５０〜６５０℃でアニールしてもよ
い。

【００３８】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファス状のシリコン膜２０３を３０〜１
５０ｎｍ、好ましくは５０〜１００ｎｍ堆積し、さら
に、プラズマＣＶＤ法によって、保護層２０４として、
厚さ２０〜１００ｎｍ、好ましくは５０〜７０ｎｍの酸
化珪素または窒化珪素膜を形成した。そして、図２
（Ａ）に示すようにＫｒＦエキシマーレーザー（波長２
４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、シリコ
ン膜２０３の結晶性を改善させた。レーザーのエネルギ
ー密度は２００〜４００ｍＪ／ｃｍ²、好ましくは２５
０〜３００ｍＪ／ｃｍ²とした。このようにして形成さ
れたシリコン膜２０３の結晶性をラマン散乱分光法によ
って調べたところ、単結晶シリコンのピーク（５２１ｃ
ｍ^-1）とは異なって、５１５ｃｍ^-1付近に比較的ブロー
ドなピークが観測された。このＫｒＦエキシマーレーザ
ーの照射によるシリコン膜２０３の結晶化の後に、シリ
コン膜２０３に赤外光の強光を照射し、さらに結晶化を
助長させることは有用である。赤外光は、シリコン半導
体に選択的に吸収されるので、ガラス基板をそれ程加熱
することなく、シリコン膜２０３の結晶化を効果的に助
長させることができる。具体的には、欠陥や不対結合手
を減少させることができる。また、強光の照射のみで結
晶化を行ってもよい。その後、水素中で３５０℃で２時
間アニールした。

【００３９】次に保護層２０４を除去して、シリコン層
２０３を露出せしめ、これを島状にパターニングして、
実施例１と同様に周辺回路領域とアクティブマトリクス
領域を形成した。さらに、酸素雰囲気中でのスパッタ法
やＴＥＯＳをプラズマＣＶＤ法で分解・堆積した膜を４
５０〜６５０℃でアニールする方法によって、ゲイト酸
化膜を形成した。特に後者の方法を採用する場合には、
本工程の温度によって、基板に歪みや縮みが生じ、後の
マスク合わせが困難となる恐れがあるので大面積基板を
扱う場合には十分に注意しなければならない。また、ス
パッタ法では基板温度は１５０℃以下にできるが、膜中
のダングリングボンド等を減らして、固定電荷の影響を
減らすために水素中で３００〜４５０℃程度のアニール
をすることが望ましい。

【００４０】その後、厚さ２００〜５００ｎｍのアルミ
ニウム膜をスパッタ法によって形成して、これをパター
ニングし、図２（Ｂ）に示すように周辺回路領域を覆う
金属アルミニウム被膜２０５とアクティブマトリクス領
域のゲイト電極２０６を形成した。

【００４１】さらに、図２（Ｃ）に示すように、基板を
電解溶液に浸して上記アルミニウム被膜２０５およびゲ
イト電極２０６に電流を通じ、その表面あるいは周囲に
陽極酸化物の層２０７、２０８を形成した。本実施例で
は陽極酸化膜の厚さは２００〜２５０ｎｍとした。ま
た、この結果、残っている金属アルミニウムの厚さは１
００〜４００ｎｍであった。

【００４２】そして、次に図２（Ｄ）のように周辺回路
領域のＴＦＴのゲイト電極２０９、２１０を形成した。
最初にフッ化水素酸を主体とするエッチャント（例えば
１／１０バッファーＨＦ）によって、ウェットエッチン
グ法によって、陽極酸化物層をエッチングし、ついで、
残存した陽極酸化物をマスクとして混酸によってアルミ
ニウムをエッチングした。このようにしてゲイト電極を
形成したが、図に示すようにこれらのゲイト電極の上に
は陽極酸化物が残されている。一方、アクティブマトリ
クス領域のＴＦＴのゲイト電極２１１はそのままであ
る。

【００４３】その後、イオンドーピング法によって、各
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極とその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入した。この際には、最初に全面
にフォスフィン（ＰＨ₃）をドーピングガスとして燐を
注入し、その後、図の周辺回路領域の左側だけをフォト
レジストで覆って、ジボラン（Ｂ₂Ｈ₆）をドーピング
ガスとして、周辺回路領域の右側およびマトリクス領域
だけに硼素を注入した。ドーズ量は、燐は２〜８×１０
¹⁵ｃｍ^-2、硼素は４〜１０×１０¹⁵ｃｍ^-2とし、硼素の
ドーズ量が燐を上回るように設定した。

【００４４】その後、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、上記
不純物領域の導入によって、結晶性の劣化した部分の結
晶性を改善させた。レーザーのエネルギー密度は２００
〜４００ｍＪ／ｃｍ²、好ましくは２５０〜３００ｍＪ
／ｃｍ²とした。またこの工程を強光（赤外光）の照射
によるアニールで行ってもよい。

【００４５】この結果、図２（Ｄ）に示すように、Ｎ型
の領域２１２、およびＰ型の領域２１３、２１４が形成
された。これらの領域のシート抵抗は２００〜８００Ω
／□であった。その後、全面に層間絶縁物２１５とし
て、スパッタ法によって酸化珪素膜を厚さ３００ｎｍ形
成した。これは、プラズマＣＶＤ法による窒化珪素膜で
あってもよい。

【００４６】その後、アクティブマトリクス部のＴＦＴ
には、透明導電材料（ＩＴＯ等）で画素電極２１６を形
成した。そして、各ＴＦＴのソース／ドレインにコンタ
クトホールを形成し、クロム配線２１７〜２２１を形成
した。この場合には、周辺回路領域のＮＴＦＴとＰＴＦ
Ｔでインバータ回路が形成されていることが示されてい
る。さらに、最後に、水素中で３５０℃で２時間アニー
ルして、シリコン膜のダングリングボンドを減らした。
以上の工程によって周辺回路とアクティブマトリクス回
路を一体化して形成できた。

【００４７】

【発明の効果】本発明によって、ＯＦＦ抵抗の大きなＴ
ＦＴをアクティブマトリクス領域に形成し、また、構成
の複雑な周辺回路領域も歩留り良く形成し、しかも両者
を同一プロセスでモノリシックに形成することが出来
た。したがって、例えばＡＭ−ＬＣＤに関しては、従来
のようにＴＡＢ接続をおこなう場合に比べてコストを３
０％以上削減することが出来た。従来のＴＦＴでは、移
動度が高いＴＦＴでは、十分なＯＦＦ抵抗が得られない
という問題があった。そのため、例えば高温プロセスに
よってマトリクスと周辺回路に同じ構造のＴＦＴを用い
た場合には、いずれかの機能を犠牲にしなければならな
かった。

【００４８】これに対して、特願平４−３４１９４もし
くは同４−３０２２０に記述される方法では、移動度が
高くて、ＯＦＦ抵抗も大きいという理想的なＴＦＴが得
られたので、例えば本発明人等の出願であるデジタル階
調（例えば、特願平３−１６９３０６、同３−２０９８
６９）のような高速動作と高いＯＮ／ＯＦＦ比が要求さ
れるものであっても、何ら表示には差し支えないもので
あった。

【００４９】しかしながら、特願平４−３４１９４もし
くは同４−３０２２０で記述されるＴＦＴを回路の複雑
な周辺駆動回路にまで適用しようとすると、作製上に大
きな困難があった。本発明はこの矛盾に対して明解な回
答を与えたものである。特に前記のデジタル階調表示は
通常の表示方法に比して複雑な信号処理が要求されるの
で回路構成は極めて複雑である。そのため、従来は陽極
酸化工程の困難という理由だけで、周辺駆動回路をＴＡ
Ｂ接続でＩＣに接続しなければならなかった。

【００５０】本発明では、いかなる複雑な周辺回路もほ
とんどその能力を落とさずに形成できることとなった。
もちろん、本発明はデジタル階調表示という方法だけに
限らず、通常のアナログ階調表示方式を採用するＬＣＤ
にも有効であることは言うまでもない。特に、行数が１
０００以上の高精彩ＬＣＤではその効果がいかんなく発
揮される。また、実施例ではＡＭ−ＬＣＤについて記述
されたが、広い意味でアクティブマトリクスと周辺駆動
回路を有するデバイス（例えば、ＤＲＡＭやＳＲＡＭ
等）全てに対しても本発明によって同様な効果が得られ
ることは明らかであろう。このように本発明は工業上、
極めて有益である。

【図面の簡単な説明】

【図１】本発明によるＴＦＴの作製方法を示す。

【図２】本発明によるＴＦＴの作製方法を示す。

【符号の説明】

１０１絶縁基板１０２下地酸化膜１０３半導体領域（周辺駆動回路用）１０４半導体領域（アクティブマトリクス
用）１０５ゲイト絶縁膜１０６金属被膜１０７金属被膜の陽極酸化物１０８ゲイト電極（周辺回路のＮＴＦＴ用）１０９ゲイト電極（周辺回路のＰＴＦＴ用）１１０ゲイト電極（アクティブマトリクス回
路のＰＴＦＴ用）１１１陽極酸化膜１１２Ｎ型不純物領域１１３、１１４Ｐ型不純物領域１１５層間絶縁物１１６画素電極（ＩＴＯ）１１７〜１２１金属配線

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に、島状の半導体領域を形成
する工程と、前記半導体被膜上にゲイト絶縁膜として機
能する絶縁被膜を形成する工程と、前記絶縁被膜上に金
属元素を主成分とする被膜を形成する工程と、前記金属
被膜に電解液中で電流を通じて、金属被膜の表面に厚さ
１００ｎｍ以上の陽極酸化物層を形成する工程と、前記
金属被膜および陽極酸化物を選択的に除去して、ゲイト
電極を形成する工程と、前記ゲイト電極を主たるマスク
として自己整合的に不純物元素を導入する工程と、前記
工程後、前記ゲイト電極を主たるマスクとしてレーザー
光またはそれと同等な強光を照射する工程とを有するこ
とを特徴とする薄膜状半導体装置の作製方法。
【請求項２】絶縁基板上に形成され、アルミニウムを
主成分とする金属材料をゲイト電極・配線として有する
複数の薄膜トランジスタを有する半導体装置で、該装置
はアクティブマトリクス部と周辺駆動回路部とを有し、
前記アクティブマトリクス部中の薄膜トランジスタのゲ
イト電極は、その側面および上面に厚さ１００ｎｍ以上
の酸化アルミニウム膜を有し、前記周辺駆動回路部中の
薄膜トランジスタのゲイト電極は、その上面には厚さ１
００ｎｍ以上の酸化アルミニウム被膜を有するが、その
側面には実質的に酸化アルミニウムを有しないことを特
徴とする薄膜状半導体装置
【請求項３】絶縁基板上にアクティブマトリクス回路
と、周辺駆動回路を形成する工程に関して、アクティブ
マトリクス回路用および周辺駆動回路用の複数の島状の
半導体領域を形成する工程と、前記半導体領域上にゲイ
ト絶縁膜として機能する絶縁被膜を形成する工程と、前
記絶縁被膜上に金属元素を主成分とする被膜を構成する
工程と、前記被膜に電解液中で電流を通じることによっ
て、該被膜表面に陽極酸化物層を１００ｎｍ以上形成す
る工程と、前記被膜およびその上の陽極酸化物をパター
ニングしてゲイト電極を形成する工程と、前記ゲイト電
極のうち、アクティブマトリクス回路のゲイト電極のみ
に電解液中で電流を通じてその上面および側面に陽極酸
化物を形成する工程と、アクティブマトリクス回路およ
び周辺駆動回路のゲイト電極を主たるマスクとして自己
整合的に半導体領域中に不純物を導入する工程とを有す
ることを特徴とする薄膜状半導体装置の作製方法。
【請求項４】絶縁基板上にアクティブマトリクス回路
と、周辺駆動回路を形成する工程に関して、アクティブ
マトリクス回路用および周辺駆動回路用の複数の島状の
半導体領域を形成する工程と、前記半導体領域上にゲイ
ト絶縁膜として機能する絶縁被膜を形成する工程と、前
記絶縁被膜上に金属元素を主成分とする被膜を構成する
工程と、前記被膜を選択的にパターニングして、アクテ
ィブマトリクス回路のゲイト電極およびその配線と周辺
回路部を覆う被膜とを形成する工程と、前記アクティブ
マトリクス回路のゲイト電極およびその配線と周辺回路
部を覆う被膜とに電解液中で電流を通じることによっ
て、該ゲイト電極および被膜表面に陽極酸化物層を１０
０ｎｍ以上形成する工程と、前記周辺回路部を覆う被膜
およびその上の陽極酸化物をパターニングして周辺駆動
回路部のゲイト電極を形成する工程と、アクティブマト
リクス回路および周辺駆動回路のゲイト電極を主たるマ
スクとして自己整合的に半導体領域中に不純物を導入す
る工程とを有することを特徴とする薄膜状半導体装置の
作製方法。
【請求項５】請求項３または請求項４において、不純
物導入工程が終了した後、前記ゲイト電極を主たるマス
クとしてレーザー光またはそれと同等な強光を照射する
工程を有することを特徴とする薄膜状半導体装置の作製
方法。